WO2015186478A1 - 窒化物半導体発光素子 - Google Patents

窒化物半導体発光素子 Download PDF

Info

Publication number
WO2015186478A1
WO2015186478A1 PCT/JP2015/063548 JP2015063548W WO2015186478A1 WO 2015186478 A1 WO2015186478 A1 WO 2015186478A1 JP 2015063548 W JP2015063548 W JP 2015063548W WO 2015186478 A1 WO2015186478 A1 WO 2015186478A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
semiconductor layer
layer
type nitride
type
Prior art date
Application number
PCT/JP2015/063548
Other languages
English (en)
French (fr)
Inventor
知也 井上
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP2016525747A priority Critical patent/JP6227134B2/ja
Priority to CN201580027376.4A priority patent/CN106415860B/zh
Priority to US15/313,819 priority patent/US20170186912A1/en
Publication of WO2015186478A1 publication Critical patent/WO2015186478A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Definitions

  • the present invention relates to a nitride semiconductor light emitting device.
  • the group III-V compound semiconductor material containing nitrogen (hereinafter referred to as “nitride semiconductor material”) has a band gap energy corresponding to the energy of light having a wavelength in the infrared region to the ultraviolet region. Therefore, the nitride semiconductor material is useful as a material for a light emitting element that emits light having a wavelength in the infrared region to the ultraviolet region, or as a material for a light receiving element that receives light having a wavelength in the region.
  • the bonding force between atoms constituting the nitride semiconductor is strong, the dielectric breakdown voltage is high, and the saturation electron velocity is high.
  • the nitride semiconductor material is also useful as a material for an electronic device such as a high-temperature transistor having a high temperature resistance and a high output. Furthermore, since the nitride semiconductor material hardly harms the environment, it attracts attention as an easy-to-handle material.
  • a quantum well structure as a light emitting layer.
  • a voltage is applied to a nitride semiconductor light emitting device that employs a quantum well structure as the light emitting layer, electrons and holes are recombined in the quantum well layer constituting the light emitting layer, thereby generating light.
  • the light emitting layer having a quantum well structure may have a single quantum well (SQW) structure, or a multiple quantum well (MQW) in which quantum well layers and barrier layers are alternately stacked. ) It may consist of a structure.
  • an InGaN layer is used as the quantum well layer and a GaN layer is used as the barrier layer.
  • a blue LED Light Emitting Device
  • white LED can be produced by combining the blue LED and the yellow phosphor.
  • n-type nitride semiconductor layer included in the nitride semiconductor light emitting device a GaN layer or an InGaN layer is generally used.
  • a function of the n-type nitride semiconductor layer in addition to a function as a contact layer with the n-side electrode, a function as a layer for reducing distortion of the current injection layer or the light emitting layer, or a V-shaped pit structure is manufactured. It is considered to have a function as a layer.
  • the effect of these functions of the n-type nitride semiconductor layer on the characteristics of the nitride semiconductor light emitting device has not been fully clarified.
  • Patent Document 1 Japanese Patent Laid-Open No. 11-330554 describes a nitride semiconductor device including an n-side multilayer film layer having an In-containing nitride semiconductor layer under an active layer. Patent Document 1 describes that the above-described n-side multilayer film performs some action to improve the output of the light emitting element, which is presumed to be because the crystallinity of the active layer is improved. However, details are unknown.
  • Patent Document 2 Japanese Patent Laid-Open No. 8-23124
  • a second n-type layer having a high carrier concentration is formed on the active layer side in contact with the first n-type layer, the active layer It is described that a uniform surface emission can be obtained and an element with improved light output can be realized.
  • a nitride semiconductor light emitting device has a pit structure having a shape called a V pit (V pit, V-shaped pit, V-shaped recess), a V defect (V defect), or an inverted hexagonal pyramid defect. It is known that it is formed.
  • Patent Document 3 Japanese Patent Laid-Open No. 2013-187484 discloses an n-type nitride semiconductor layer, a V pit generation layer, an intermediate layer, a multiple quantum well light emitting layer, and a p-type nitride semiconductor layer in this order. A stacked nitride semiconductor light emitting device is described.
  • Patent Document 3 if a multilayer structure (in the multilayer structure, a plurality of nitride semiconductor layers having different band gap energies are stacked) is provided between the V pit generation layer and the intermediate layer, It is described that it is possible to prevent a decrease in light emission efficiency during operation at a high temperature and a large current, and to reduce a defect rate caused by ESD (Electrostatic Discharge).
  • ESD Electrostatic Discharge
  • Non-Patent Document 1 reports the action of V pits in a light emitting layer having an MQW structure. According to Non-Patent Document 1, if a V pit is present in a light emitting layer having an MQW structure, the width of the quantum well layer on the slope of the V pit becomes narrow, so that electrons and holes injected into the quantum well layer pass through. It is described that dislocation is prevented from reaching, and as a result, non-radiative recombination in the light emitting layer is suppressed.
  • a nitride semiconductor light emitting device is manufactured using an n-type nitride semiconductor layer containing In, the reason is unknown, but the light output can be increased.
  • the In raw material is expensive, and the laminated structure of the nitride semiconductor layer becomes complicated. Therefore, the productivity of the nitride semiconductor light emitting device may be reduced, and the cost of the nitride semiconductor light emitting device may be increased.
  • a nitride semiconductor light emitting device can be manufactured relatively easily.
  • the light output decreases.
  • the light emission efficiency is reduced, so the light output is significantly reduced. Therefore, for example, when a nitride semiconductor light-emitting element is used for illumination or the like, there arises a problem that the light output after the time after lighting elapses is significantly lower than the light output immediately after lighting.
  • the n-type nitride semiconductor layer is separated from the light-emitting layer. It will function as a light absorption layer that absorbs light. For this reason, even when operating at room temperature, the light output may be reduced.
  • An object of the present invention is to operate at room temperature and at high temperature (in this specification, including the case where the operating temperature of the nitride semiconductor light-emitting element becomes high due to operation at a large current or large current density). And increasing the light output of the nitride semiconductor light emitting device.
  • the nitride semiconductor light-emitting device of the present invention includes a substrate, an n-type nitride semiconductor layer sequentially provided on the substrate, a light-emitting layer including a single quantum well structure or a multiple quantum well structure, and a p-type nitride semiconductor.
  • the n-type nitride semiconductor layer includes a first n-type nitride semiconductor layer, a second n-type nitride semiconductor layer, and a third n-type nitride semiconductor layer provided in this order from the substrate side to the light emitting layer side.
  • the n-type dopant concentration of the second n-type nitride semiconductor layer is lower than the n-type dopant concentration of the first n-type nitride semiconductor layer.
  • the n-type dopant concentration of the third n-type nitride semiconductor layer is higher than the n-type dopant concentration of the second n-type nitride semiconductor layer.
  • a V pit structure is partially formed in the second n-type nitride semiconductor layer, the third n-type nitride semiconductor layer, and the light emitting layer. The average position of the starting point of the V pit structure exists in the second n-type nitride semiconductor layer.
  • the diameter of the V pit structure on the lower surface of the light emitting layer is preferably 40 nm or more and 80 nm or less.
  • the average position of the starting point of the V pit structure is preferably 30 nm or more away from the lower surface of the second n-type nitride semiconductor layer.
  • the third n-type nitride semiconductor layer is preferably made of GaN or AlGaN.
  • the light output of the nitride semiconductor light-emitting element can be increased both during operation at room temperature and during operation at high temperature.
  • Barrier layer means a layer sandwiched between quantum well layers in a light emitting layer.
  • the barrier layer that is not sandwiched between the quantum well layers is referred to as “first barrier layer” or “last barrier layer”, and the representation is different from the layer sandwiched between quantum well layers.
  • Dopant concentration and “carrier concentration”, which is the concentration of electrons or holes generated with the doping of an n-type dopant or a p-type dopant, are used. The relationship between “dopant concentration” and “carrier concentration” will be described later.
  • Carrier gas means a gas other than the group III source gas, the group V source gas, and the dopant source gas.
  • the atoms constituting the carrier gas are not taken into the nitride semiconductor layer or the like.
  • Undoped means that a dopant (n-type dopant or p-type dopant) is not intentionally doped. Therefore, the “undoped layer” may contain a dopant due to diffusion of the dopant from a layer adjacent to the undoped layer.
  • n-type nitride semiconductor layer may include a p-type layer or an undoped layer having a low carrier concentration with a thickness that does not impede the flow of electrons practically.
  • a level not impeding practically means that the operating voltage of the nitride semiconductor light emitting device is at a practical level.
  • the “p-type nitride semiconductor layer” may include a low carrier concentration n-type layer or an undoped layer having a thickness that does not impede the flow of holes in practice. “Not practically hindered” means that the operating voltage of the nitride semiconductor light emitting device is at a practical level.
  • AlGaN means that Al, Ga, and N are included as atoms, and the composition is not particularly limited. The same applies to the notations “InGaN”, “AlGaInN”, and “AlON”.
  • Niride semiconductor ideally means that the atomic ratio between nitrogen (N) and other elements (eg, Al, Ga, or In) is 1: 1.
  • the “nitride semiconductor” includes a nitride semiconductor containing a dopant, and also includes a case where the atomic ratio is different from 1: 1.
  • Al x Ga 1-x N even when expressed as “Al x Ga 1-x N”, only the case where the atomic ratio between nitrogen (N) and other elements (Al, Ga) is 1: 1 is included. Instead, the case where the atomic ratio is different from 1: 1 is included.
  • FIG. 1 is a cross-sectional view of a nitride semiconductor light emitting device according to an embodiment of the present invention.
  • the nitride semiconductor light emitting device includes a substrate 1, a buffer layer 3, an underlayer 5, an n-type nitride semiconductor layer 7, a light emitting layer 15, and a p-type nitride semiconductor layer 17 provided in order on the substrate 1. ing.
  • the n-type nitride semiconductor layer 7 includes a first n-type nitride semiconductor layer 9, a second n-type nitride semiconductor layer 11, and a third n-type nitride semiconductor layer 13 that are sequentially provided in the direction from the substrate 1 toward the light emitting layer 15.
  • Have A V pit structure 27 is partially formed in the second n-type nitride semiconductor layer 11, the third n-type nitride semiconductor layer 13, and the light emitting layer 15.
  • a transparent electrode layer 19 is provided on the p-type nitride semiconductor layer 17, and a p-side electrode 21 is provided on the transparent electrode layer 19.
  • An n-side electrode 23 is provided on the exposed surface of the first n-type nitride semiconductor layer 9. Although the surface of the nitride semiconductor light emitting device is covered with the transparent insulating layer 25, a part of the upper surface of the p-side electrode 21 and a part of the upper surface of the n-side electrode 23 are exposed from the transparent insulating layer 25.
  • the substrate 1 for example, a substrate made of sapphire, GaN, SiC, Si, ZnO, or the like can be used.
  • the thickness of the substrate 1 is not particularly limited.
  • the thickness of the substrate 1 when growing a nitride semiconductor layer such as the n-type nitride semiconductor layer 7 is preferably 900 ⁇ m or more and 1300 ⁇ m or less, and the thickness of the substrate 1 when using the nitride semiconductor light emitting device is 50 ⁇ m or more. It is preferable that it is 300 micrometers or less.
  • An uneven shape having a convex portion and a concave portion may be formed on the upper surface 1A of the substrate 1.
  • Each shape of a convex part and a recessed part is not specifically limited, Each arrangement
  • the convex portion is provided at a position that is a vertex of a substantially equilateral triangle on the upper surface 1A. It is preferable that the space
  • the shape of the convex portion on the upper surface 1A is preferably substantially circular. When the vertical cross-sectional shape of the convex portion is a trapezoid, the apex of the trapezoid is preferably rounded. Note that at least a part of the upper surface 1A may be flat.
  • the substrate 1 may be removed after the growth of the nitride semiconductor layer on the upper surface 1A of the substrate 1. That is, the nitride semiconductor light emitting device of this embodiment may not include the substrate 1.
  • buffer layer 3 examples include an AlON layer (the ratio of O to N is about several atomic%) or a general formula Al s0 Gat0 O u0 N 1-u0 (0 ⁇ s0 ⁇ 1, 0 ⁇ t0 ⁇ 1, 0 ⁇ A layer made of a nitride semiconductor material represented by u0 ⁇ 1, s0 + t0 + u0 ⁇ 0) can be used.
  • the buffer layer 3 it is preferable that a small part of N (0.5 atomic% or more and 2 atomic% or less) is replaced with oxygen.
  • the buffer layer 3 since the buffer layer 3 is formed so as to extend in the normal direction of the growth surface of the substrate 1, the buffer layer 3 made of an aggregate of columnar crystals with uniform crystal grains can be obtained.
  • the buffer layer 3 it is preferable to use an AlON layer formed by a known sputtering method. Thereby, the crystal quality of the underlayer 5 can be improved. The crystal quality of the underlayer 5 can be confirmed from the half width of the peak appearing in the diffraction intensity curve measured by the X-ray rocking curve diffraction method.
  • buffer layer 3 for example, a GaN layer formed by a MOCVD (Metal Organic Chemical Vapor Deposition) method at a low temperature of about 500 ° C. may be used.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • the thickness of the buffer layer 3 is not particularly limited, but is preferably 3 nm or more and 100 nm or less, and more preferably 5 nm or more and 50 nm or less.
  • the underlayer 5 is made of, for example, a nitride semiconductor material represented by the general formula Al x0 Ga y0 In z0 N (0 ⁇ x0 ⁇ 1, 0 ⁇ y0 ⁇ 1, 0 ⁇ z0 ⁇ 1, x0 + y0 + z0 ⁇ 0). Layers or the like can be used.
  • the underlayer 5 it is preferable to use a nitride semiconductor layer containing Ga as a group III element. As a result, the underlayer 5 can be formed without taking over crystal defects (dislocations, etc.) in the buffer layer 3 made of aggregates of columnar crystals.
  • the underlayer 5 may be an undoped layer or an n-type layer.
  • the underlayer 5 may be doped with an n-type dopant in a range of 1 ⁇ 10 16 / cm 3 to 1 ⁇ 10 20 / cm 3 .
  • the n-type dopant for example, at least one of Si, Ge, and Sn can be used, and Si is preferably used.
  • Si is used as the n-type dopant, it is preferable to use silane or disilane as the n-type dopant source gas.
  • the material of the n-type dopant and the material of the n-type dopant source gas can be applied to the n-type nitride semiconductor layer described later.
  • the thickness of the underlayer 5 is increased as much as possible, defects in the underlayer 5 are reduced, but a wafer (a nitride semiconductor layer is formed on the upper surface of the substrate) due to a difference in thermal expansion coefficient between the substrate 1 and the underlayer 5. There is a problem that the warpage of the above is increased. Further, when the thickness of the underlayer 5 is increased to a certain extent, the effect of reducing defects in the underlayer 5 is saturated. For these reasons, the thickness of the underlayer 5 is preferably 1 ⁇ m or more and 8 ⁇ m or less, and more preferably 3 ⁇ m or more and 5 ⁇ m or less.
  • the first n-type nitride semiconductor layer 9 is, for example, a nitride represented by the general formula Al x1 Ga y1 In z1 N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1, 0 ⁇ z1 ⁇ 1, x1 + y1 + z1 ⁇ 0).
  • a layer in which an n-type dopant is doped in a layer made of a semiconductor material can be used.
  • a layer doped with an n-type dopant is used.
  • the n-type dopant concentration of the first n-type nitride semiconductor layer 9 is preferably 2 ⁇ 10 18 / cm 3 or more. As a result, the light emission efficiency of the nitride semiconductor light emitting device can be increased even during operation at a large current density. More preferably, the n-type dopant concentration of the first n-type nitride semiconductor layer 9 is 5 ⁇ 10 18 / cm 3 or more and 5 ⁇ 10 19 / cm 3 or less.
  • the first n-type nitride semiconductor layer 9 also serves as a contact layer with the n-side electrode 23. Therefore, in the portion functioning as a contact layer with the n-side electrode 23 in the first n-type nitride semiconductor layer 9, the n-type dopant concentration is preferably 1 ⁇ 10 18 / cm 3 or more.
  • the thickness of the first n-type nitride semiconductor layer 9 is preferably 1 ⁇ m or more and 10 ⁇ m or less, but is not limited to this range.
  • the first n-type nitride semiconductor layer 9 may be a single layer, or may have a stacked structure in which two or more layers having different compositions and dopant concentrations are stacked. . In the case where the first n-type nitride semiconductor layer 9 has the above-described stacked structure, at least one of the composition and the dopant concentration in another layer constituting the first n-type nitride semiconductor layer 9 is another layer. Different from the above.
  • the thickness may be the same in all layers constituting the first n-type nitride semiconductor layer 9, or the first n-type nitride semiconductor layer 9
  • the thickness of at least one of the layers constituting the physical semiconductor layer 9 may be different from the other layers.
  • the n-type dopant concentration of the first n-type nitride semiconductor layer 9 is set to each of the layers constituting the first n-type nitride semiconductor layer 9. It is obtained by dividing the total amount of n-type dopants contained by the volume of the first n-type nitride semiconductor layer 9.
  • the second n-type nitride semiconductor layer 11 is, for example, a nitride represented by the general formula Al x2 Ga y2 In z2 N (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1, 0 ⁇ z2 ⁇ 1, x2 + y2 + z2 ⁇ 0).
  • a layer in which an n-type dopant is doped in a layer made of a semiconductor material can be used.
  • it is made of a nitride semiconductor material represented by the general formula Al x2 Ga 1-x2 N (0 ⁇ x2 ⁇ 1, preferably 0 ⁇ x2 ⁇ 0.3, more preferably 0 ⁇ x2 ⁇ 0.1).
  • a layer doped with an n-type dopant is used.
  • the n-type dopant concentration of the second n-type nitride semiconductor layer 11 is preferably lower than the n-type dopant concentration of the first n-type nitride semiconductor layer 9, and more preferably 1 ⁇ 10 19 / cm 3 or less.
  • the second n-type nitride semiconductor layer 11 may be an undoped layer.
  • the thickness of the second n-type nitride semiconductor layer 11 is not particularly limited, but is preferably 50 nm or more and 500 nm or less.
  • the second n-type nitride semiconductor layer 11 may be a single layer or may have a stacked structure in which two or more layers having different at least one of composition and dopant concentration are stacked. .
  • the second n-type nitride semiconductor layer 11 has the above-described stacked structure, at least one of the composition and the dopant concentration in another layer constituting the second n-type nitride semiconductor layer 11 is another layer. Different from the above.
  • the thickness may be the same in all the layers constituting the second n-type nitride semiconductor layer 11, or the second n-type nitride semiconductor layer 11
  • the thickness of at least one of the layers constituting the physical semiconductor layer 11 may be different from the other layers.
  • the n-type dopant concentration of the second n-type nitride semiconductor layer 11 is set to each of the layers constituting the second n-type nitride semiconductor layer 11. It is obtained by dividing the total amount of n-type dopant contained by the volume of the second n-type nitride semiconductor layer 11.
  • n-type nitride semiconductor layer 13 for example, a nitride represented by the general formula Al x3 Ga y3 In z3 N (0 ⁇ x3 ⁇ 1, 0 ⁇ y3 ⁇ 1, 0 ⁇ z3 ⁇ 1, x3 + y3 + z3 ⁇ 0).
  • a layer in which an n-type dopant is doped in a layer made of a semiconductor material can be used.
  • a layer made of a nitride semiconductor material for example, GaN or AlGaN
  • GaN or AlGaN containing at least one of Ga and Al is doped with an n-type dopant.
  • the n-type dopant concentration of the third n-type nitride semiconductor layer 13 is preferably higher than the n-type dopant concentration of the second n-type nitride semiconductor layer 11, more preferably the n-type dopant concentration of the second n-type nitride semiconductor layer 11. 2 times or more.
  • the n-type dopant concentration of the third n-type nitride semiconductor layer 13 is preferably 2 ⁇ 10 18 / cm 3 or more and 2 ⁇ 10 19 / cm 3 or less.
  • the thickness of the third n-type nitride semiconductor layer 13 is preferably larger than 0 nm and not larger than 100 nm, more preferably not smaller than 5 nm and not larger than 100 nm. If the thickness of the third n-type nitride semiconductor layer 13 is 5 nm or more, the driving voltage can be reduced. If the thickness of the third n-type nitride semiconductor layer 13 is 100 nm or less, the depletion layer spreads in the third n-type nitride semiconductor layer 13 even when a reverse voltage is applied, thereby preventing a decrease in electrostatic withstand voltage. it can.
  • the third n-type nitride semiconductor layer 13 may be a single layer, or may have a stacked structure in which two or more layers having different compositions and dopant concentrations are stacked. .
  • the third n-type nitride semiconductor layer 13 has the above-described stacked structure, at least one of the composition and the dopant concentration in another layer constituting the third n-type nitride semiconductor layer 13 is another layer. Different from the above.
  • the thickness may be the same in all layers constituting the third n-type nitride semiconductor layer 13, or the third n-type nitride semiconductor layer 13
  • the thickness of at least one of the layers constituting the physical semiconductor layer 13 may be different from the other layers.
  • the n-type dopant concentration of the third n-type nitride semiconductor layer 13 is set to each of the layers constituting the third n-type nitride semiconductor layer 13. It is obtained by dividing the total amount of the n-type dopant contained by the volume of the third n-type nitride semiconductor layer 13.
  • n-type nitride semiconductor layer 7 ⁇ Composition (In) in n-type Nitride Semiconductor Layer 7>
  • the n-type nitride semiconductor layer 7 does not contain In. If the n-type nitride semiconductor layer 7 does not contain In, light having an emission peak wavelength in the wavelength range of 360 nm or more and 420 nm or less can be prevented from being absorbed by the n-type nitride semiconductor layer 7. Therefore, even when the light emitting layer 15 emits light having an emission peak wavelength in the wavelength range of 360 nm or more and 420 nm or less, the light extraction efficiency can be maintained high, and the light output can be maintained high.
  • the n-type nitride semiconductor layer 7 does not contain In means that the nitride semiconductor material constituting the first n-type nitride semiconductor layer 9 is represented by the general formula Al x1 Ga y1 N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1).
  • the nitride semiconductor material constituting the second n-type nitride semiconductor layer 11 is represented by the general formula Al x2 Ga y2 N (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1, x2 + y2 ⁇ 0)
  • the nitride semiconductor material constituting the third n-type nitride semiconductor layer 13 is represented by the general formula Al x3 Ga y3 N (0 ⁇ x3 ⁇ 1, 0 ⁇ y3 ⁇ 1, x3 + y3 ⁇ 0). Means the case.
  • n-type dopant concentration in n-type nitride semiconductor layer 7 is lower than the n-type dopant concentration of the first n-type nitride semiconductor layer 9, and the n-type dopant concentration of the third n-type nitride semiconductor layer 13 is The n-type dopant concentration of the second n-type nitride semiconductor layer 11 is higher.
  • the n-type dopant concentration of the second n-type nitride semiconductor layer 11 is lower than the n-type dopant concentration of the first n-type nitride semiconductor layer 9, the ESD resistance is improved, and a leakage system failure (caused by generation of leakage current). Defects) are reduced. Therefore, the manufacturing yield of the nitride semiconductor light emitting device is improved.
  • the electron injection efficiency is increased, so that the operating voltage is reduced. Moreover, since the light output is increased, the power efficiency is increased.
  • the n-type dopant concentration of the first n-type nitride semiconductor layer 9 may be higher or lower than the n-type dopant concentration of the third n-type nitride semiconductor layer 13.
  • the light emitting layer 15 may include an SQW structure or may include an MQW structure. Below, the case where the light emitting layer 15 consists of MQW structure is shown.
  • the light emitting layer 15 having the MQW structure has a quantum well layer, a barrier layer, an initial barrier layer, and a final barrier layer.
  • the first barrier layer is provided on the upper surface 13A of the third n-type nitride semiconductor layer 13, the last barrier layer is in contact with the p-type nitride semiconductor layer 17, and the quantum well layer is sandwiched between the barrier layers. .
  • the length of one cycle of the light emitting layer 15 (the sum of the thickness of one barrier layer and the thickness of one quantum well layer) is preferably 5 nm or more and 100 nm or less.
  • the quantum well layer for example, a layer made of a nitride semiconductor material represented by the general formula Al c1 Ga d1 In (1-c1-d1) N (0 ⁇ c1 ⁇ 1, 0 ⁇ d1 ⁇ 1), for example. Can be used.
  • a layer made of a nitride semiconductor material represented by the general formula In e1 Ga (1-e1) N (0 ⁇ e1 ⁇ 1) not containing Al is used.
  • the band gap energy of the quantum well layer can be changed. For example, when emitting ultraviolet light having a wavelength of 375 nm or less, it is necessary to increase the band gap energy of the light emitting layer.
  • the quantum well layer preferably contains Al.
  • some of the quantum well layers located on the n-type nitride semiconductor layer 7 side preferably include an n-type dopant. Thereby, the drive voltage of the nitride semiconductor light emitting element can be lowered.
  • each quantum well layer is preferably 1 nm or more and 7 nm or less. If the thickness of each quantum well layer is 1 nm or more and 7 nm or less, the light emission efficiency of the nitride semiconductor light emitting device during operation at a large current density can be increased.
  • the thicknesses of the quantum well layers are preferably the same.
  • the quantum levels of the quantum well layers are the same, so the wavelength of light generated by recombination of electrons and holes in the quantum well layers Are the same. Thereby, the width of the peak appearing in the emission spectrum of the nitride semiconductor light emitting device is narrowed.
  • the width of the peak appearing in the emission spectrum of the nitride semiconductor light emitting device is widened. It is preferable to determine whether or not the quantum well layers have the same thickness or composition in accordance with the use of the nitride semiconductor light emitting device.
  • the number of quantum well layers included in the light emitting layer 15 is not particularly limited, but is preferably 1 or more and 20 or less, more preferably 3 or more and 15 or less, and further preferably 4 or more and 12 or less. It is.
  • barrier layer a nitride semiconductor material having a larger band gap energy than the nitride semiconductor material constituting the quantum well layer can be used.
  • barrier layer a layer made of a nitride semiconductor material represented by the general formula Al f Ga g In (1-fg) N (0 ⁇ f ⁇ 1, 0 ⁇ g ⁇ 1) can be used independently.
  • a layer made of a nitride semiconductor material represented by the general formula Al h Ga (1-h) N (0 ⁇ h ⁇ 1) containing Al is used.
  • a layer made of a nitride semiconductor material represented by the general formula Al h Ga (1-h) N (0 ⁇ h ⁇ 1) containing Ga and Al is used.
  • a nitride semiconductor material represented by the general formula Al h Ga (1-h) N (0 ⁇ h ⁇ 1) containing Ga and Al is used. The same applies to the composition of the first barrier layer and the composition of the last barrier layer.
  • the barrier layer and the first barrier layer may be undoped layers, but the n-type dopant concentration in each of the barrier layer and the first barrier layer is not particularly limited, and is preferably set as appropriate.
  • the barrier layer located on the n-type nitride semiconductor layer 7 side is doped with an n-type dopant
  • the barrier layer located on the p-type nitride semiconductor layer 17 side is n-type.
  • the n-type dopant having a lower concentration than the barrier layer located on the nitride semiconductor layer 7 side is doped, or the n-type dopant is not doped (undoped).
  • the barrier layer, the first barrier layer, and the last barrier layer may be doped by thermal diffusion of the p-type dopant during the growth of the p-type nitride semiconductor layer 17.
  • each barrier layer is not particularly limited, but is preferably 1 nm to 10 nm, more preferably 3 nm to 7 nm. As the thickness of the barrier layer decreases, the operating voltage decreases. However, if the thickness of the barrier layer is less than 1 nm, the light emission efficiency may be lowered during operation at a large current density.
  • the thickness of the first barrier layer is not particularly limited, and is preferably 1 nm or more and 10 nm or less.
  • the thickness of the last barrier layer is not particularly limited, but is preferably 1 nm or more and 40 nm or less.
  • V pit structure 27 is generated due to threading dislocations, and the upper surface of the light emitting layer 15 from the inside of the second n-type nitride semiconductor layer 11 (the light emitting layer 15 located on the p-type nitride semiconductor layer 17 side). Plane) means a crystal defect having a shape that expands toward 15A. As described above, the V pit structure 27 is partially formed in the second n-type nitride semiconductor layer 11, the third n-type nitride semiconductor layer 13, and the light emitting layer 15.
  • V pit structure 27 is partially formed in second n-type nitride semiconductor layer 11, third n-type nitride semiconductor layer 13 and light emitting layer 15” means that the inside of second n-type nitride semiconductor layer 11 Means that the V pit structure 27 having a shape that expands toward the upper surface 15A of the light emitting layer 15 is scattered on the upper surface 15A of the light emitting layer 15, and preferably has a surface density on the upper surface 15A of the light emitting layer 15. It is formed with a surface density of 5 ⁇ 10 7 / cm 2 or less on the upper surface 15 A of the light emitting layer 15, more preferably 1 ⁇ 10 8 / cm 2 or less. For example, when the upper surface 15A of the light emitting layer 15 is observed with an atomic force microscope (AFM), the surface density of the V pit structure 27 on the upper surface 15A of the light emitting layer 15 can be obtained.
  • AFM atomic force microscope
  • the average position of the start point 27C of the V pit structure 27 exists in the second n-type nitride semiconductor layer 11.
  • the “starting point 27C of the V pit structure 27” is an intersection that appears when the side surface constituting the V pit structure 27 is extended to the first n-type nitride semiconductor layer 9 side. In the case shown in FIG. This is the portion of the V pit structure 27 that is located closest to the first n-type nitride semiconductor layer 9 side.
  • the “average position of the start point 27C of the V pit structure 27” means a position obtained by averaging the start point 27C of the V pit structure 27 in the thickness direction of the nitride semiconductor light emitting device.
  • the diameter r of the V pit structure 27 at 15B (hereinafter, simply referred to as “the diameter r of the V pit structure 27”) can be 40 nm or more and 80 nm or less.
  • the diameter r of the V pit structure 27 is 40 nm or more, the size of the V pit structure 27 can be secured, so that it is possible to prevent electrons or holes from being captured by threading dislocations existing in the V pit structure 27.
  • the occurrence of non-radiative recombination at threading dislocations can be prevented.
  • the light output can be increased during the operation at room temperature and the operation at a high temperature, so that the light output can be increased. This is particularly noticeable when operating at high temperatures.
  • the upper surface of the second n-type nitride semiconductor layer 11 around the V pit structure 27 (the second n-type nitride semiconductor located on the third n-type nitride semiconductor layer 13 side).
  • the surface of the layer 11) 11A can be maintained flat, and the upper surface of the third n-type nitride semiconductor layer 13 around the V pit structure 27 (the surface of the third n-type nitride semiconductor layer 13 located on the light emitting layer 15 side).
  • the flatness of 13A can be maintained. Thereby, crystal defects can be prevented from occurring in the light emitting layer 15.
  • the diameter r of the V pit structure 27 is 80 nm or less, it is possible to prevent the light emission efficiency from being lowered due to the formation of the V pit structure 27. That is, the light emission efficiency can be increased regardless of the operating temperature of the nitride semiconductor light emitting device. Therefore, the light output can be increased both when operating at room temperature and when operating at high temperature.
  • the diameter r of the V pit structure 27 can be set to 40 nm or more and 80 nm or less.
  • the light output of the nitride semiconductor light emitting device can be increased both during operation at room temperature and during operation at high temperature. More preferably, the diameter r of the V pit structure 27 is not less than 45 nm and not more than 75 nm.
  • the average position of the start point 27C of the V pit structure 27 can be confirmed, and the diameter r of the V pit structure 27 can be obtained.
  • the diameter r of the V pit structure 27 is an average value of the obtained diameters.
  • the diameter r of the V pit structure 27 tends to be less than 40 nm.
  • the diameter r of the V pit structure 27 tends to exceed 80 nm.
  • the second n-type nitride semiconductor layer 11 When the second n-type nitride semiconductor layer 11 is grown, it is considered that if the temperature of the substrate 1 is low or the growth rate is high, the start point 27C of the V pit structure 27 is likely to be formed. If the speed is low, it is considered that the starting point 27C of the V pit structure 27 is difficult to be formed. If the thickness of the second n-type nitride semiconductor layer 11 is large, the diameter r of the V pit structure 27 is considered to be large. If the thickness of the second n-type nitride semiconductor layer 11 is small, the diameter r of the V pit structure 27 is small. It is considered to be.
  • the temperature of the substrate 1 is preferably set to 600 ° C. or higher and 1000 ° C. or lower, and more preferably set to 650 ° C. or higher and 950 ° C. or lower.
  • the growth rate of the second n-type nitride semiconductor layer 11 is preferably set to 50 nm / h or more and 1000 nm / h or less, and 50 nm / h or more and 500 nm / h or less. It is more preferable to set to.
  • the thickness of the second n-type nitride semiconductor layer 11 is preferably 5 nm or more and 1000 nm or less, and more preferably 10 nm or more and 500 nm or less.
  • the temperature of the substrate 1 is preferably 840 ° C. or higher and 870 ° C. or lower, and the growth rate of the second n-type nitride semiconductor layer 11 is preferably 130 nm / h or higher and 200 nm / h or lower. Further, it is preferable that the temperature of the substrate 1 is 800 ° C. or higher and 840 ° C.
  • the growth rate of the second n-type nitride semiconductor layer 11 is 50 nm / h or higher and 130 nm / h or lower. Further, when the second n-type nitride semiconductor layer 11 is grown at a growth rate of 150 nm / h with the temperature of the substrate 1 set to 850 ° C., the second n-type nitride semiconductor layer is grown until the thickness becomes 50 nm or more and 300 nm or less. It is preferable to grow 11.
  • the formation of the V pit structure 27 is likely to proceed if the temperature of the substrate 1 is low or the growth rate is fast. If it is late, it is considered that the formation of the V pit structure 27 is difficult to proceed. If the thickness of the third n-type nitride semiconductor layer 13 is large, the diameter r of the V pit structure 27 is considered to be large. If the thickness of the third n-type nitride semiconductor layer 13 is small, the diameter r of the V pit structure 27 is small. It is considered to be.
  • the temperature of the substrate 1 is preferably set to 600 ° C. or higher and 1000 ° C. or lower, and more preferably set to 650 ° C. or higher and 950 ° C. or lower.
  • the growth rate of the third n-type nitride semiconductor layer 13 is preferably set to 50 nm / h or more and 1000 nm / h or less, and 50 nm / h or more and 500 nm / h or less. It is more preferable to set to.
  • the thickness of the third n-type nitride semiconductor layer 13 is preferably 1 nm or more and 50 nm or less, and more preferably 1 nm or more and 30 nm or less.
  • the temperature of the substrate 1 is preferably 840 ° C. or higher and 870 ° C. or lower, and the growth rate of the third n-type nitride semiconductor layer 13 is preferably 130 nm / h or higher and 200 nm / h or lower.
  • the temperature of the substrate 1 is 800 ° C. or higher and 840 ° C.
  • the growth rate of the third n-type nitride semiconductor layer 13 is 50 nm / h or higher and 130 nm / h or lower.
  • the third n-type nitride semiconductor layer 13 is grown at a growth rate of 150 nm / h with the temperature of the substrate 1 set at 850 ° C., the third n-type nitride semiconductor layer is grown until the thickness becomes 5 nm or more and 25 nm or less. It is preferable to grow 13.
  • the average position of the starting point 27C of the V pit structure 27 is the lower surface of the second n-type nitride semiconductor layer 11 (the surface of the second n-type nitride semiconductor layer 11 in contact with the first n-type nitride semiconductor layer 9). More than 30 nm away from 11B.
  • the distance d shown in FIG. 1 is preferably 30 nm or more.
  • the diameter r of the V pit structure 27 tends to be 40 nm or more and 80 nm or less. Therefore, the light output of the nitride semiconductor light emitting device can be easily increased both during operation at room temperature and during operation at high temperature. More preferably, the distance d shown in FIG. 1 is not less than 30 nm and not more than 1000 nm. Note that the distance d shown in FIG. 1 can be obtained from the cross-sectional TEM image of the nitride semiconductor light emitting device.
  • the distance d shown in FIG. 1 is 30 nm or more.
  • the temperature of the substrate 1 is preferably set to 600 ° C. or higher and 1000 ° C. or lower, and more preferably set to 650 ° C. or higher and 950 ° C. or lower.
  • the growth rate of the second n-type nitride semiconductor layer 11 is preferably set to 50 nm / h or more and 1000 nm / h or less, and 50 nm / h or more and 500 nm / h or less. It is more preferable to set to.
  • the p-type nitride semiconductor layer 17 is, for example, a nitride semiconductor represented by the general formula Al x4 Ga y4 In z4 N (0 ⁇ x4 ⁇ 1, 0 ⁇ y4 ⁇ 1, 0 ⁇ z4 ⁇ 1, x4 + y4 + z4 ⁇ 0).
  • a layer made of a material and doped with a p-type dopant can be used.
  • a p-type dopant is present in the layer made of a nitride semiconductor material represented by the general formula Al x4 Ga (1-x4) N (0 ⁇ x4 ⁇ 0.4, preferably 0.1 ⁇ x4 ⁇ 0.3).
  • a doped layer is used.
  • the p-type dopant concentration of the p-type nitride semiconductor layer 17 is preferably 1 ⁇ 10 18 / cm 3 or more, more preferably 2 ⁇ 10 18 / cm 3 or more and 2 ⁇ 10 21 / cm 3 or less.
  • the thickness of the p-type nitride semiconductor layer 17 is not particularly limited, but is preferably 50 nm or more and 300 nm or less. If the thickness of the p-type nitride semiconductor layer 17 is 300 nm or less, the heating time during the growth of the p-type nitride semiconductor layer 17 can be shortened. Therefore, it is possible to prevent the p-type dopant from diffusing from the p-type nitride semiconductor layer 17 to the light emitting layer 15.
  • the p-type nitride semiconductor layer 17 may be a single layer or may have a laminated structure in which two or more layers having different at least one of composition and dopant concentration are laminated.
  • the p-type nitride semiconductor layer 17 has the above-described stacked structure, at least one of the composition and the dopant concentration in at least one of the layers constituting the p-type nitride semiconductor layer 17 is different from the other layers. It only has to be different.
  • all layers constituting the p-type nitride semiconductor layer 17 may have the same thickness, or the p-type nitride semiconductor layer At least one of the layers constituting 17 may have a thickness different from that of the other layers.
  • the p-type nitride semiconductor layer 17 functions as a p-type cladding layer since the light emitting layer 15 is sandwiched together with the third n-type nitride semiconductor layer 13.
  • the transparent electrode layer 19, the p-side electrode 21, and the n-side electrode 23 are electrodes for supplying power to the nitride semiconductor light emitting device.
  • the p-side electrode 21 and the n-side electrode 23 may each be composed of a pad electrode, but a branch electrode for current diffusion may be connected to the pad electrode.
  • the transparent electrode layer 19 is preferably made of, for example, ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide), and preferably has a thickness of 20 nm to 200 nm.
  • the p-side electrode 21 and the n-side electrode 23 are preferably configured by, for example, a nickel layer, an aluminum layer, a titanium layer, and a gold layer laminated in this order. However, the p-side electrode 21 and the n-side electrode 23 may have the same configuration or different configurations.
  • the thickness of each of the p-side electrode 21 and the n-side electrode 23 is not particularly limited, but is preferably 1 ⁇ m or more assuming that wire bonding is performed on each of the p-side electrode 21 and the n-side electrode 23.
  • an insulating layer is provided under the p-side electrode 21, preferably under the transparent electrode layer 19, to prevent current from being injected directly under the p-side electrode 21.
  • the transparent insulating layer 25 for example, a SiO 2 film can be used.
  • the material of the transparent insulating layer 25 is not limited to SiO 2 .
  • the carrier concentration means the concentration of electrons or holes, and is not determined only by the amount of n-type dopant or the amount of p-type dopant. Such carrier concentration is calculated based on the result of the voltage vs. capacitance characteristics of the nitride semiconductor light emitting device, and refers to the carrier concentration in the state where no current is injected, This is the total number of carriers generated from donor-generated crystal defects and acceptor-formed crystal defects.
  • the n-type carrier concentration is almost the same as the n-type dopant concentration because the activation rate of the n-type dopant (for example, Si) is high.
  • the n-type dopant concentration can be easily obtained by measuring the concentration distribution in the depth direction by SIMS (Secondary Ion Mass Spectroscopy).
  • SIMS Secondary Ion Mass Spectroscopy
  • the relative relationship (ratio) of the dopant concentration is almost the same as the relative relationship (ratio) of the carrier concentration. For these reasons, in the present invention, a dopant concentration that is actually easy to measure is used.
  • the buffer layer 3 is formed on the upper surface 1A of the substrate 1 by sputtering or MOCVD.
  • the underlayer 5, the n-type nitride semiconductor layer 7, the light emitting layer 15, and the p-type nitride semiconductor layer 17 are formed in this order on the buffer layer 3 by MOCVD, MBE, or VPE.
  • the temperature of the substrate 1 during the formation of the underlayer 5 is preferably 800 ° C. or higher and 1250 ° C. or lower. Thereby, the underlayer 5 having few crystal defects and excellent crystal quality can be formed. More preferably, the temperature of the substrate 1 when forming the base layer 5 is 900 ° C. or higher and 1150 ° C. or lower.
  • the substrate 1 on which a part of the first n-type nitride semiconductor layer 9 is formed is temporarily removed from the growth furnace. After the removal, the remaining portion of the first n-type nitride semiconductor layer 9 may be grown in another furnace.
  • the growth conditions of the second n-type nitride semiconductor layer 11 and the growth conditions of the third n-type nitride semiconductor layer 13 are as described above.
  • TMG trimethyl gallium
  • TEG triethyl gallium
  • Al source gas TMA (trimethylaluminum) or TEA (triethylaluminum) can be used.
  • In source gas TMI (trimethylindium) or TEI (triethylindium) can be used.
  • N source gas an organic nitrogen compound such as DMHy (dimethylhydrazine) or NH 3 can be used.
  • Si is used as the n-type dopant
  • SiH 4 , Si 2 H 6 or organic Si can be used as the n-type dopant source gas.
  • Mg is used as the p-type dopant
  • Cp 2 Mg can be used as the p-type dopant source gas.
  • the p-type nitride semiconductor layer 17, the light emitting layer 15, the third n-type nitride semiconductor layer 13, the second n-type nitride semiconductor layer 11 and the first n-type nitride semiconductor layer 9 are exposed so that a part of the first n-type nitride semiconductor layer 9 is exposed.
  • a part of the 1n type nitride semiconductor layer 9 is etched.
  • An n-side electrode 23 is formed on the upper surface of the first n-type nitride semiconductor layer 9 exposed by this etching.
  • the transparent electrode layer 19 and the p-side electrode 21 are sequentially formed on the upper surface of the p-type nitride semiconductor layer 17.
  • the nitride semiconductor light emitting device of this embodiment is obtained.
  • a nitride semiconductor light emitting device shown in FIG. 1 includes a substrate 1, an n-type nitride semiconductor layer 7 provided in order on the substrate 1, a light emitting layer 15 including a single quantum well structure or a multiple quantum well structure, and a p-type nitride semiconductor layer 17.
  • the n-type nitride semiconductor layer 7 includes a first n-type nitride semiconductor layer 9, a second n-type nitride semiconductor layer 11, and a third n-type nitride provided in order from the substrate 1 side toward the light emitting layer 15 side.
  • a semiconductor layer 13 is provided.
  • the n-type dopant concentration of the second n-type nitride semiconductor layer 11 is lower than the n-type dopant concentration of the first n-type nitride semiconductor layer 9.
  • the n-type dopant concentration of the third n-type nitride semiconductor layer 13 is higher than the n-type dopant concentration of the second n-type nitride semiconductor layer 11.
  • a V pit structure 27 is partially formed in the second n-type nitride semiconductor layer 11, the third n-type nitride semiconductor layer 13, and the light emitting layer 15.
  • the average position of the start point 27 ⁇ / b> C of the V pit structure 27 exists in the second n-type nitride semiconductor layer 11.
  • the diameter r of the V pit structure 27 on the lower surface 15B of the light emitting layer 15 is preferably 40 nm or more and 80 nm or less. Thereby, the light output of the nitride semiconductor light emitting element can be easily increased both during operation at room temperature and during operation at high temperature.
  • the average position of the starting point 27C of the V pit structure 27 is preferably separated from the lower surface 11B of the second n-type nitride semiconductor layer 11 by 30 nm or more. Thereby, the light output of the nitride semiconductor light emitting element can be easily increased both during operation at room temperature and during operation at high temperature.
  • the third n-type nitride semiconductor layer 13 is preferably made of GaN or AlGaN. Thereby, even when the light emitting layer 15 emits light having an emission peak wavelength in a wavelength range of 360 nm or more and 420 nm or less, the light extraction efficiency can be maintained high.
  • Example 1 A sapphire substrate (having a diameter of 100 mm, a substrate) having projections and depressions formed on the upper surface was prepared.
  • the convex portions were provided on the upper surface of the sapphire substrate at the positions that are the vertices of a substantially equilateral triangle, the interval between the vertices of the adjacent convex portions was 2 ⁇ m, and the height of the convex portions was about 0.6 ⁇ m.
  • the shape of the convex part in the upper surface of a sapphire substrate was substantially circular (a diameter is 1.2 micrometers).
  • RCA cleaning was performed on the upper surface of the sapphire substrate.
  • N 2 , O 2 and Ar were introduced into the chamber, and the sapphire substrate was heated to 650 ° C.
  • a buffer layer (thickness: 35 nm) made of AlON crystal was formed on the upper surface of the sapphire substrate by a reactive sputtering method that sputters an Al target.
  • the above-mentioned AlON crystal was extended in the normal direction of the upper surface of the sapphire substrate, and consisted of an aggregate of columnar crystals with uniform crystal grains.
  • the sapphire substrate on which the buffer layer was formed was placed in the first MOCVD apparatus.
  • An underlayer (thickness: 3.8 ⁇ m) made of undoped GaN is grown on the upper surface of the buffer layer by MOCVD, and then a first n-type nitride semiconductor layer (thickness: 3 ⁇ m, made of Si-doped n-type GaN)
  • An n-type dopant concentration of 1 ⁇ 10 19 / cm 3 ) was grown.
  • the sapphire substrate was taken out from the first MOCVD apparatus and placed in the second MOCVD apparatus.
  • the temperature of the sapphire substrate was set to 850 ° C.
  • an n-type GaN layer (thickness 74 nm, n-type dopant concentration 7 ⁇ 10 17 / cm 3 ) was grown, and an undoped GaN layer (thickness 64 nm) was subsequently grown.
  • a second n-type nitride semiconductor layer n-type dopant concentration of 5.4 ⁇ 10 17 / cm 3 ) composed of an n-type GaN layer and an undoped GaN layer was formed.
  • the growth rate of the n-type GaN layer and the undoped GaN layer was 145 nm / h, respectively.
  • the growth rate of the third n-type nitride semiconductor layer was 145 nm / h.
  • the temperature of the sapphire substrate was lowered to 670 ° C. to grow a light emitting layer.
  • barrier layers thinness 4 nm
  • quantum well layers thinness 3.4 nm
  • the first barrier layer having a thickness of 4 nm
  • the last barrier layer (with a thickness of 8 nm) was formed on the top of the light emitting layer.
  • the temperature of the sapphire substrate was raised to 1200 ° C.
  • a p-type nitride semiconductor layer composed of a p-type Al 0.2 Ga 0.8 N layer and a p-type GaN layer was grown on the upper surface of the last barrier layer.
  • the flow rate of the p-type dopant source gas was appropriately changed.
  • TMG trimethylgallium
  • TMA trimethylaluminum
  • TMI trimethylindium
  • NH 3 was used as the N source gas.
  • SiH 4 was used as the n-type dopant source gas
  • Cp 2 Mg was used as the p-type dopant source gas.
  • the p-type nitride semiconductor layer, the light emitting layer, the third n-type nitride semiconductor layer, the second n-type nitride semiconductor layer, and the first n-type nitride are exposed so that a part of the first n-type nitride semiconductor layer is exposed.
  • a part of the semiconductor layer was etched.
  • An n-side electrode made of Au was formed on the upper surface of the first n-type nitride semiconductor layer exposed by this etching.
  • a transparent electrode layer made of ITO and a p-side electrode made of Au were sequentially formed on the upper surface of the p-type nitride semiconductor layer.
  • the upper surface of the transparent electrode layer and the side surface of each layer exposed by the above-described etching were covered with a transparent insulating layer made of SiO 2 so that the upper surfaces of the p-side electrode and the n-side electrode were exposed.
  • the sapphire substrate was divided into 620 ⁇ 680 ⁇ m sizes, and the resulting chip was mounted on a surface mount package.
  • the p-side electrode and the n-side electrode were connected to the electrodes of the surface mount package by a wire bond method, and the chip was sealed with a resin.
  • the nitride semiconductor light emitting device of Example 1 was obtained.
  • the obtained nitride semiconductor light emitting device was operated at a current of 120 mA, and the light output at room temperature (25 ° C.) and high temperature (80 ° C.) was measured.
  • the light output of the nitride semiconductor light emitting device of this example was 161 mW at 25 ° C. and 159 mW at 80 ° C.
  • the emission peak wavelength of the nitride semiconductor light emitting device of this example was about 450 nm.
  • the size and position of the V pit structure were confirmed without growing the light emitting layer. Specifically, immediately after the growth of the third n-type nitride semiconductor layer, the temperature of the sapphire substrate was lowered and the sapphire substrate was taken out from the second MOCVD apparatus. When the upper surface of the third n-type nitride semiconductor layer was observed by AFM, it was confirmed that a V pit structure was formed at a surface density of 4 ⁇ 10 7 / cm 2 on the upper surface of the third n-type nitride semiconductor layer. It was confirmed by AFM that the diameter r of the V pit structure was 49 nm. The cross-sectional TEM confirmed that the average position of the starting point of the V pit structure was present in the second n-type nitride semiconductor layer.
  • Example 2 During the growth of the second n-type nitride semiconductor layer and the third n-type nitride semiconductor layer, the temperature of the sapphire substrate was 830 ° C., and the growth rate was 100 nm / h. Except for these two points, the nitride semiconductor light emitting device of Example 2 was fabricated according to the method described in Example 1 above.
  • the obtained nitride semiconductor light emitting device was operated at a current of 120 mA, and the light output at room temperature (25 ° C.) and high temperature (80 ° C.) was measured.
  • the light output of the nitride semiconductor light emitting device of this example was 163 mW at 25 ° C. and 160 mW at 80 ° C.
  • the emission peak wavelength of the nitride semiconductor light emitting device of this example was about 450 nm.
  • the size and position of the V pit structure were confirmed according to the method described in Example 1 above. It was confirmed that a V pit structure was formed at a surface density of 5 ⁇ 10 7 / cm 2 on the upper surface of the third n-type nitride semiconductor layer. It was confirmed that the diameter r of the V pit structure was 74 nm. It was confirmed that the average position of the starting point of the V pit structure exists in the second n-type nitride semiconductor layer.
  • the light output of the nitride semiconductor light emitting device at 25 ° C. and 80 ° C. is measured, the surface density of the V pit structure on the upper surface of the third n-type nitride semiconductor layer is obtained, and the V pit The diameter r of the structure was determined. Also, the average position of the starting point of the V pit structure was confirmed.
  • Comparative Example 4 and Comparative Example 5 the diameter r of the V pit structure was 0 nm, and no V pit structure was formed. Further, both the light output at 25 ° C. and the light output at 80 ° C. were lower than those of Examples 1 and 2. In particular, the light output at 80 ° C. was significantly lower than in Examples 1 and 2.
  • the diameter r of the V pit structure was 40 nm or more and 80 nm or less. Further, both the light output at 25 ° C. and the light output at 80 ° C. were about 160 mW.
  • both the light output at 25 ° C. and the light output at 80 ° C. could be increased (FIG. 2).
  • the temperature and growth rate of the sapphire substrate are optimized during the growth of the second n-type nitride semiconductor layer and the third n-type nitride semiconductor layer, the average position of the starting point of the V pit structure is the second n-type nitride semiconductor layer.
  • the diameter r of the V pit structure can be 40 nm or more and 80 nm or less.
  • Example 3 According to the method described in Example 1, the layers up to the third n-type nitride semiconductor layer were formed. Thereafter, the temperature of the sapphire substrate was lowered to 710 ° C. to grow a light emitting layer. Specifically, a barrier layer (thickness 4 nm) made of undoped Al 0.05 Ga 0.95 N and a quantum well layer (thickness 3.4 nm) made of undoped In 0.08 Ga 0.82 N are alternately layered one by one. Grown up. The first barrier layer (having a thickness of 4 nm) was formed on the upper surface of the third n-type nitride semiconductor layer. The last barrier layer (with a thickness of 4 nm) was formed on the top of the light emitting layer.
  • the temperature of the sapphire substrate was raised to 1200 ° C., and a p-type nitride semiconductor layer was grown according to the method described in Example 1 above.
  • the sapphire substrate on which the p-type nitride semiconductor layer was formed was taken out of the second MOCVD apparatus, the sapphire substrate was divided into 440 ⁇ 530 ⁇ m sizes according to the method described in Example 1 above.
  • the obtained chip was sealed with a resin according to the method described in Example 1 to obtain a nitride semiconductor light emitting device of Example 3.
  • the light output of the nitride semiconductor light emitting device at 25 ° C. and 80 ° C. was measured to be 69 mW at 25 ° C. and 65 mW at 80 ° C.
  • the emission peak wavelength of the nitride semiconductor light emitting device of this example was about 405 nm.
  • Example 1 the surface density of the V pit structure on the upper surface of the third n-type nitride semiconductor layer is obtained, the diameter r of the V pit structure is obtained, and the average position of the starting point of the V pit structure It was confirmed. As a result, the same results as in Examples 1 and 2 were obtained.
  • Example 1 the light output of the nitride semiconductor light emitting device at 25 ° C. and 80 ° C. is measured, the surface density of the V pit structure on the upper surface of the third n-type nitride semiconductor layer is obtained, and the V pit The diameter r of the structure was obtained and the average position of the starting point of the V pit structure was confirmed. As a result, the same results as in Comparative Examples 1 to 5 were obtained.
  • the emission peak wavelength of the nitride semiconductor light emitting device is about 405 nm
  • the light output at 25 ° C. and the light output at 80 ° C. are obtained if the diameter r of the V pit structure is 40 nm or more and 80 nm or less. Both were able to enhance.
  • both the light output at 25 ° C. and the light output at 80 ° C. can be increased if the diameter r of the V pit structure is 40 nm or more and 80 nm or less regardless of the value of the emission peak wavelength of the nitride semiconductor light emitting device. I understood that I could do it.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Luminescent Compositions (AREA)

Abstract

　窒化物半導体発光素子は、基板（１）と、基板（１）の上に順に設けられたｎ型窒化物半導体層（７）、単一量子井戸構造又は多重量子井戸構造を含む発光層（１５）、及び、ｐ型窒化物半導体層（１７）とを備える。ｎ型窒化物半導体層（７）は、基板（１）側から発光層（１５）側へ向かう方向に順に設けられた第１ｎ型窒化物半導体層（９）、第２ｎ型窒化物半導体層（１１）、及び、第３ｎ型窒化物半導体層（１３）を有する。第２ｎ型窒化物半導体層（１１）のｎ型ドーパント濃度が、第１ｎ型窒化物半導体層（９）のｎ型ドーパント濃度よりも低い。第３ｎ型窒化物半導体層（１３）のｎ型ドーパント濃度が、第２ｎ型窒化物半導体層（１１）のｎ型ドーパント濃度よりも高い。第２ｎ型窒化物半導体層（１１）と第３ｎ型窒化物半導体層（１３）と発光層（１５）とには、Ｖピット構造（２７）が部分的に形成されている。Ｖピット構造（２７）の開始点（２７Ｃ）の平均的な位置は、第２ｎ型窒化物半導体層（１１）内に存在する。

Description

窒化物半導体発光素子
　本発明は、窒化物半導体発光素子に関する。
　窒素を含むＩＩＩ－Ｖ族化合物半導体材料（以下、「窒化物半導体材料」と呼ぶ）は、赤外領域から紫外領域の波長を有する光のエネルギーに相当するバンドギャップエネルギーを有している。そのため、窒化物半導体材料は、赤外領域から紫外領域の波長を有する光を発光する発光素子の材料、又は、その領域の波長を有する光を受光する受光素子の材料等に有用である。
　また、窒化物半導体材料では、窒化物半導体を構成する原子間の結合力が強く、絶縁破壊電圧が高く、飽和電子速度が大きい。これらのことから、窒化物半導体材料は、耐高温かつ高出力な高周波トランジスタ等の電子デバイスの材料としても有用である。さらに、窒化物半導体材料は、環境を害することがほとんどないので、取り扱い易い材料としても注目されている。
　このような窒化物半導体材料を用いた窒化物半導体発光素子においては、発光層として量子井戸構造を採用することが一般的である。発光層として量子井戸構造を採用した窒化物半導体発光素子に電圧が印加されると、発光層を構成する量子井戸層において電子とホールとが再結合され、よって、光が発生する。量子井戸構造を有する発光層は、単一量子井戸（Single　Quantum　Well；ＳＱＷ）構造からなっても良いし、量子井戸層とバリア層とが交互に積層された多重量子井戸（Multiple　Quantum　Well；ＭＱＷ）構造からなっても良い。
　量子井戸層としてＩｎＧａＮ層を用いバリア層としてＧａＮ層を用いることが一般的である。これにより、例えば、発光ピーク波長が約４５０ｎｍの青色ＬＥＤ（Light　Emitting　Device）を作製できる。また、その青色ＬＥＤと黄色蛍光体とを組み合わせて白色ＬＥＤを作製できる。
　窒化物半導体発光素子に含まれるｎ型窒化物半導体層としては、ＧａＮ層又はＩｎＧａＮ層を用いることが一般的である。ｎ型窒化物半導体層の機能としては、ｎ側電極とのコンタクト層という機能の他、電流注入層又は発光層の歪みを緩和する層としての機能、又は、Ｖ字型のピット構造を作製する層としての機能があると考えられている。しかし、ｎ型窒化物半導体層のこれらの機能が窒化物半導体発光素子の特性に及ぼす作用については、完全には明らかにされていない。
　例えば特許文献１（特開平１１－３３０５５４号公報）には、Ｉｎを含む窒化物半導体層を有するｎ側多層膜層を活性層の下に備えた窒化物半導体素子が記載されている。特許文献１には、上述のｎ側多層膜層が何らかの作用を行って発光素子の出力を向上させることが記載されており、その理由としては活性層の結晶性を向上させることによるためと推察されるが詳しいことは不明であると記載されている。
　また、特許文献２（特開平８－２３１２４号公報）には、キャリア濃度の大きな第２のｎ型層が第１のｎ型層に接して活性層側に形成されていれば、活性層から均一な面発光を得て、光出力の向上した素子を実現できると記載されている。
　ところで、窒化物半導体発光素子には、Ｖピット（V　pit，　V-shaped　pit、断面Ｖ字状の凹部）、Ｖディフェクト（V　defect）、又は、inverted　hexagonal　pyramid　defectなどと呼ばれる形状のピット構造が形成されていることが知られている。
　特許文献３（特開２０１３－１８７４８４号公報）には、ｎ型窒化物半導体層と、Ｖピット発生層と、中間層と、多重量子井戸発光層と、ｐ型窒化物半導体層とがこの順に積層された窒化物半導体発光素子が記載されている。特許文献３には、多層構造体（多層構造体では、バンドギャップエネルギーが異なる複数の窒化物半導体層が積層されている）がＶピット発生層と中間層との間に設けられていれば、高温及び大電流での動作時における発光効率の低下を防止でき、ＥＳＤ（Electrostatic　Discharge）に起因する不良率を低減できることが記載されている。
　また、非特許文献１では、ＭＱＷ構造からなる発光層におけるＶピットの作用が報告されている。非特許文献１には、ＭＱＷ構造からなる発光層にＶピットが存在していると、Ｖピットの斜面における量子井戸層の幅が狭くなるので、量子井戸層に注入された電子及びホールが貫通転位に到達することが妨げられ、その結果、発光層における非発光再結合が抑制されることが記載されている。
特開平１１－３３０５５４号公報 特開平８－２３１２４号公報 特開２０１３－１８７４８４号公報
A.　Hangleiter,　F.　Hitzel,　C.　Netzel,　D.　Fuhrmann,　U.　Rossow,　G.　Ade,　and　P.　Hinze,　"Suppression　of　Nonradiative　Recombination　by　V-Shaped　Pits　in　GaInN/GaN　Quantum　Wells　Produces　a　Large　Increase　in　the　Light　Emission　Efficiency",　Physical　Review　Letters　95,　127402　(2005)
　Ｉｎを含むｎ型窒化物半導体層を用いて窒化物半導体発光素子を製造すれば、理由は不明であるが、光出力を高めることができる。しかし、Ｉｎの原料は高価であり、また、窒化物半導体層の積層構造は複雑となる。そのため、窒化物半導体発光素子の生産性が低下することがあり、また、窒化物半導体発光素子のコストが上昇することがある。
　一方、Ｉｎを含まないｎ型窒化物半導体層を用いれば、窒化物半導体発光素子を比較的簡便に製造できる。しかし、光出力が低下する。特に、高温又は大電流での動作時には、発光効率が低下するので、光出力の低下が顕著となる。そのため、例えば、窒化物半導体発光素子を照明用途等に用いた場合には、点灯直後の光出力に比べて点灯後時間が経過した後での光出力が大きく低下する等の問題が生じる。
　また、例えばＩｎを含むｎ型窒化物半導体層を用いて発光ピーク波長が３６０ｎｍ～４２０ｎｍ等の短波長波長領域に存在する発光素子を製造すると、そのｎ型窒化物半導体層は、発光層からの光を吸収する光吸収層として機能してしまう。そのため、室温での動作時であっても光出力の低下を招くことがある。
　本発明の目的は、室温での動作時と高温での動作時（本明細書では、大電流又は大電流密度での動作によって窒化物半導体発光素子の動作温度が高温となった場合も含む）との両方において窒化物半導体発光素子の光出力を高めることである。
　本発明の窒化物半導体発光素子は、基板と、基板の上に順に設けられたｎ型窒化物半導体層、単一量子井戸構造又は多重量子井戸構造を含む発光層、及び、ｐ型窒化物半導体層とを備える。ｎ型窒化物半導体層は、基板側から発光層側へ向かう方向に順に設けられた第１ｎ型窒化物半導体層、第２ｎ型窒化物半導体層、及び、第３ｎ型窒化物半導体層を有する。第２ｎ型窒化物半導体層のｎ型ドーパント濃度が、第１ｎ型窒化物半導体層のｎ型ドーパント濃度よりも低い。第３ｎ型窒化物半導体層のｎ型ドーパント濃度が、第２ｎ型窒化物半導体層のｎ型ドーパント濃度よりも高い。第２ｎ型窒化物半導体層と第３ｎ型窒化物半導体層と発光層とには、Ｖピット構造が部分的に形成されている。Ｖピット構造の開始点の平均的な位置は、第２ｎ型窒化物半導体層内に存在する。
　発光層の下面におけるＶピット構造の直径が４０ｎｍ以上８０ｎｍ以下であることが好ましい。
　Ｖピット構造の開始点の平均的な位置は、第２ｎ型窒化物半導体層の下面から３０ｎｍ以上離れていることが好ましい。
　第３ｎ型窒化物半導体層は、ＧａＮ又はＡｌＧａＮからなることが好ましい。
　本発明では、室温での動作時と高温での動作時との両方において窒化物半導体発光素子の光出力を高めることができる。
本発明の一実施形態の窒化物半導体発光素子の断面図である。 実施例の結果を示すグラフである。
　以下、本発明について図面を用いて説明する。なお、本発明の図面において、同一の参照符号は、同一部分又は相当部分を表すものである。また、長さ、幅、厚さ、深さ等の寸法関係は図面の明瞭化と簡略化のために適宜変更されており、実際の寸法関係を表すものではない。以下、本明細書における用語を定義してから、本発明を説明する。
　（本明細書での用語の定義）
　「バリア層」とは、発光層において量子井戸層に挟まれた層を意味する。量子井戸層に挟まれていないバリア層は、「最初のバリア層」又は「最後のバリア層」と表記され、量子井戸層に挟まれた層とは表記を異にする。
　「ドーパント濃度」と、ｎ型ドーパント又はｐ型ドーパントのドープに伴って発生する電子又はホールの濃度である「キャリア濃度」とを用いている。「ドーパント濃度」と「キャリア濃度」との関係については後述する。
　「キャリアガス」とは、ＩＩＩ族原料ガス、Ｖ族原料ガス及びドーパント原料ガス以外のガスを意味する。キャリアガスを構成する原子は窒化物半導体層等に取り込まれない。
　「アンドープ」とは、意図的にドーパント（ｎ型ドーパント又はｐ型ドーパント）をドープしないことを意味する。そのため、「アンドープ層」は、そのアンドープ層に隣接する層からのドーパントの拡散によりドーパントを含むことがある。
　「ｎ型窒化物半導体層」とは、電子の流れを実用上妨げない程度の厚さの低キャリア濃度のｐ型層又はアンドープ層を含んでいてもよい。「実用上妨げない程度」とは、窒化物半導体発光素子の動作電圧が実用的なレベルであることを言う。
　「ｐ型窒化物半導体層」とは、ホールの流れを実用上妨げない程度の厚さの低キャリア濃度のｎ型層又はアンドープ層を含んでいてもよい。「実用上妨げない」とは、窒化物半導体発光素子の動作電圧が実用的なレベルであることを言う。
　「ＡｌＧａＮ」という表記は、原子としてＡｌ、Ｇａ及びＮを含んでいるという意味であって、その組成には特に限定されない。「ＩｎＧａＮ」、「ＡｌＧａＩｎＮ」及び「ＡｌＯＮ」という各表記についても同様である。
　「窒化物半導体」とは、理想的には、窒素（Ｎ）とその他の元素（例えばＡｌ、Ｇａ又はＩｎ）との原子数比が１：１であることを意味する。しかし、「窒化物半導体」には、ドーパントを含む窒化物半導体も含まれ、また、上述の原子数比が１：１とは異なる場合も含まれる。また、「ＡｌxＧａ1-xＮ」と表記した場合であっても、窒素（Ｎ）とその他の元素（Ａｌ、Ｇａ）との原子数比が１：１である場合だけが含まれるわけではなく、この原子数比が１：１とは異なる場合も含まれる。
　窒化物半導体のバンドギャップエネルギーＥｇ（単位はｅＶ）とＩｎ又はＡｌの混晶比ｘとは、Joachim　Piprek　et.　al,　“Semiconductor　Optoelectric　Devices”,　Academic　Press,　2003,　p.191に記載されている以下の式（Ｉ）及び（ＩＩ）を満たすと仮定する。
Ｅｇ(ＩｎxＧａ1-xＮ)＝１．８９ｘ＋３．４２(１－ｘ)－３．８(１－ｘ)
・・・式（Ｉ）
Ｅｇ(ＡｌxＧａ1-xＮ)＝６．２８ｘ＋３．４２(１－ｘ)－１．３(１－ｘ)
・・・式（ＩＩ）。
　［窒化物半導体発光素子の構成］
　図１は、本発明の一実施形態の窒化物半導体発光素子の断面図である。窒化物半導体発光素子は、基板１と、基板１の上に順に設けられたバッファ層３、下地層５、ｎ型窒化物半導体層７、発光層１５及びｐ型窒化物半導体層１７とを備えている。ｎ型窒化物半導体層７は、基板１側から発光層１５へ向かう方向に順に設けられた第１ｎ型窒化物半導体層９、第２ｎ型窒化物半導体層１１及び第３ｎ型窒化物半導体層１３を有する。第２ｎ型窒化物半導体層１１と第３ｎ型窒化物半導体層１３と発光層１５とには、Ｖピット構造２７が部分的に形成されている。
　ｐ型窒化物半導体層１７の上には透明電極層１９が設けられており、透明電極層１９の上にはｐ側電極２１が設けられている。また、第１ｎ型窒化物半導体層９の露出面には、ｎ側電極２３が設けられている。窒化物半導体発光素子の表面は透明絶縁層２５で覆われているが、ｐ側電極２１の上面の一部及びｎ側電極２３の上面の一部は透明絶縁層２５から露出している。
　＜基板＞
　基板１としては、例えば、サファイア、ＧａＮ、ＳｉＣ、Ｓｉ又はＺｎＯ等からなる基板を用いることができる。基板１の厚さは特に限定されない。ｎ型窒化物半導体層７等の窒化物半導体層の成長時における基板１の厚さは９００μｍ以上１３００μｍ以下であることが好ましく、窒化物半導体発光素子の使用時における基板１の厚さは５０μｍ以上３００μｍ以下であることが好ましい。
　基板１の上面１Ａには、凸部と凹部とを有する凹凸形状が形成されていても良い。凸部及び凹部の各形状は特に限定されず、上面１Ａにおける凸部及び凹部の各配置は特に限定されない。例えば、凸部は上面１Ａにおいて略正三角形の頂点となる位置に設けられていることが好ましい。隣り合う凸部の頂点の間隔が１μｍ以上５μｍ以下であることが好ましい。上面１Ａにおける凸部の形状は略円形であることが好ましい。凸部の縦断面形状が台形である場合には、台形の頂点は丸みを帯びていることが好ましい。なお、上面１Ａの少なくとも一部が平坦であっても良い。
　なお、基板１は、基板１の上面１Ａへの窒化物半導体層の成長の後に除去されても良い。つまり、本実施形態の窒化物半導体発光素子は基板１を備えていなくても良い。
　＜バッファ層＞
　バッファ層３としては、例えば、ＡｌＯＮ層（Ｎに対するＯの比率が数原子％程度）又は一般式Ａｌs0Ｇａt0Ｏu0Ｎ1-u0（０≦ｓ０≦１、０≦ｔ０≦１、０≦ｕ０≦１、ｓ０＋ｔ０＋ｕ０≠０）で表される窒化物半導体材料からなる層等を用いることができる。
　バッファ層３を構成するＡｌＯＮ層では、Ｎのごく一部（０．５原子％以上２原子％以下）が酸素に置き換えられていることが好ましい。この場合、バッファ層３は基板１の成長面の法線方向に伸長するように形成されるので、結晶粒の揃った柱状結晶の集合体からなるバッファ層３を得ることができる。
　バッファ層３としては、公知のスパッタ法により形成されたＡｌＯＮ層を用いることが好ましい。これにより、下地層５の結晶品質を高めることができる。Ｘ線ロッキングカーブ回折法により測定された回折強度曲線に現れるピークの半値幅から、下地層５の結晶品質を確認できる。
　バッファ層３としては、例えば、５００℃程度の低温でＭＯＣＶＤ（Metal　Organic　Chemical　Vapor　Deposition）法により形成されたＧａＮ層を用いても良い。
　このようなバッファ層３の厚さは、特に限定されないが、好ましくは３ｎｍ以上１００ｎｍ以下であり、より好ましくは５ｎｍ以上５０ｎｍ以下である。
　＜下地層＞
　下地層５としては、例えば、一般式Ａｌx0Ｇａy0Ｉｎz0Ｎ（０≦ｘ０≦１、０≦ｙ０≦１、０≦ｚ０≦１、ｘ０＋ｙ０＋ｚ０≠０）で表される窒化物半導体材料からなる層等を用いることができる。
　下地層５としては、ＩＩＩ族元素としてＧａを含む窒化物半導体層を用いることが好ましい。これにより、柱状結晶の集合体からなるバッファ層３中の結晶欠陥（転位等）を引き継ぐことなく下地層５を形成できる。
　下地層５は、アンドープ層であっても良いし、ｎ型層であっても良い。例えば、下地層５には、ｎ型ドーパントが１×１０16／ｃｍ3以上１×１０20／ｃｍ3以下の範囲でドーピングされていてもよい。ここで、ｎ型ドーパントとしては、例えばＳｉ、Ｇｅ及びＳｎのうちの少なくとも１つを用いることができ、好ましくはＳｉを用いることである。ｎ型ドーパントとしてＳｉを用いた場合には、ｎ型ドーパント原料ガスとしてシラン又はジシランを用いることが好ましい。ｎ型ドーパントの材料及びｎ型ドーパント原料ガスの材料については、後述するｎ型窒化物半導体層にも言える。
　下地層５の厚さをできるだけ厚くすれば、下地層５中の欠陥は減少するが、基板１と下地層５との熱膨張率差に伴ってウエハ（基板の上面に窒化物半導体層が形成されたもの）の反りが大きくなるという問題がある。また、下地層５の厚さをある程度以上厚くすると、下地層５中の欠陥が減少するという効果は飽和する。これらのことから、下地層５の厚さは、好ましくは１μｍ以上８μｍ以下であり、より好ましくは３μｍ以上５μｍ以下である。
　＜ｎ型窒化物半導体層＞
　＜第１ｎ型窒化物半導体層＞
　第１ｎ型窒化物半導体層９としては、例えば、一般式Ａｌx1Ｇａy1Ｉｎz1Ｎ（０≦ｘ１≦１、０≦ｙ１≦１、０≦ｚ１≦１、ｘ１＋ｙ１＋ｚ１≠０）で表わされる窒化物半導体材料からなる層にｎ型ドーパントがドープされた層を用いることができる。好ましくは、一般式Ａｌx1Ｇａ1-x1Ｎ（０≦ｘ１≦１、好ましくは０≦ｘ１≦０．５、より好ましくは０≦ｘ１≦０．１）で表わされる窒化物半導体材料からなる層にｎ型ドーパントがドープされた層を用いる。
　第１ｎ型窒化物半導体層９のｎ型ドーパント濃度は２×１０18／ｃｍ3以上であることが好ましい。これにより、大電流密度での動作時においても窒化物半導体発光素子の発光効率を高めることができる。より好ましくは、第１ｎ型窒化物半導体層９のｎ型ドーパント濃度は５×１０18／ｃｍ3以上５×１０19／ｃｍ3以下である。
　また、第１ｎ型窒化物半導体層９は、ｎ側電極２３とのコンタクト層を兼ねている。そのため、第１ｎ型窒化物半導体層９のうちｎ側電極２３とのコンタクト層として機能する部分においては、ｎ型ドーパント濃度は１×１０18／ｃｍ3以上であることが好ましい。
　第１ｎ型窒化物半導体層９の厚さが厚くなれば、第１ｎ型窒化物半導体層９の抵抗は低くなるが、窒化物半導体発光素子の製造コストの上昇を招く。このことを考慮すれば、第１ｎ型窒化物半導体層９の厚さは、１μｍ以上１０μｍ以下であることが好ましいが、この範囲に限定されない。
　第１ｎ型窒化物半導体層９は、単層であっても良いし、組成及びドーパント濃度のうちの少なくとも１つが異なる２以上の層が積層されて構成された積層構造を有していても良い。第１ｎ型窒化物半導体層９が上述の積層構造を有している場合、第１ｎ型窒化物半導体層９を構成する層の少なくとも１層において組成及びドーパント濃度のうちの少なくとも１つが他の層とは異なっていれば良い。第１ｎ型窒化物半導体層９が上述の積層構造を有している場合、第１ｎ型窒化物半導体層９を構成する全ての層において厚さが同一であっても良いし、第１ｎ型窒化物半導体層９を構成する層の少なくとも１層において厚さが他の層とは異なっていても良い。
　第１ｎ型窒化物半導体層９が上述の積層構造を有している場合、第１ｎ型窒化物半導体層９のｎ型ドーパント濃度は、第１ｎ型窒化物半導体層９を構成する層のそれぞれに含まれるｎ型ドーパント量の合計を第１ｎ型窒化物半導体層９の体積で除することにより求められる。
　＜第２ｎ型窒化物半導体層＞
　第２ｎ型窒化物半導体層１１としては、例えば、一般式Ａｌx2Ｇａy2Ｉｎz2Ｎ（０≦ｘ２≦１、０≦ｙ２≦１、０≦ｚ２≦１、ｘ２＋ｙ２＋ｚ２≠０）で表わされる窒化物半導体材料からなる層にｎ型ドーパントがドープされた層を用いることができる。好ましくは、一般式Ａｌx2Ｇａ1-x2Ｎ（０≦ｘ２≦１、好ましくは０≦ｘ２≦０．３、より好ましくは０≦ｘ２≦０．１）で表される窒化物半導体材料からなる層又は一般式Ｉｎz2Ｇａ1-z2Ｎ（０≦ｚ２≦１、好ましくは０≦ｚ２≦０．３、より好ましくは０≦ｚ２≦０．１）で表される窒化物半導体材料からなる層にｎ型ドーパントがドープされた層を用いる。
　第２ｎ型窒化物半導体層１１のｎ型ドーパント濃度は、好ましくは第１ｎ型窒化物半導体層９のｎ型ドーパント濃度よりも低く、より好ましくは１×１０19／ｃｍ3以下である。なお、第２ｎ型窒化物半導体層１１はアンドープ層であっても良い。
　第２ｎ型窒化物半導体層１１の厚さは特に限定されないが、５０ｎｍ以上５００ｎｍ以下であることが好ましい。
　第２ｎ型窒化物半導体層１１は、単層であっても良いし、組成及びドーパント濃度のうちの少なくとも１つが異なる２以上の層が積層されて構成された積層構造を有していても良い。第２ｎ型窒化物半導体層１１が上述の積層構造を有している場合、第２ｎ型窒化物半導体層１１を構成する層の少なくとも１層において組成及びドーパント濃度のうちの少なくとも１つが他の層とは異なっていれば良い。第２ｎ型窒化物半導体層１１が上述の積層構造を有している場合、第２ｎ型窒化物半導体層１１を構成する全ての層において厚さが同一であっても良いし、第２ｎ型窒化物半導体層１１を構成する層の少なくとも１層において厚さが他の層とは異なっていても良い。
　第２ｎ型窒化物半導体層１１が上述の積層構造を有している場合、第２ｎ型窒化物半導体層１１のｎ型ドーパント濃度は、第２ｎ型窒化物半導体層１１を構成する層のそれぞれに含まれるｎ型ドーパント量の合計を第２ｎ型窒化物半導体層１１の体積で除することにより求められる。
　＜第３ｎ型窒化物半導体層＞
　第３ｎ型窒化物半導体層１３としては、例えば、一般式Ａｌx3Ｇａy3Ｉｎz3Ｎ（０≦ｘ３≦１、０≦ｙ３≦１、０≦ｚ３≦１、ｘ３＋ｙ３＋ｚ３≠０）で表わされる窒化物半導体材料からなる層にｎ型ドーパントがドープされた層を用いることができる。好ましくは、Ｇａ及びＡｌのうちの少なくとも１つを含む窒化物半導体材料（例えばＧａＮ又はＡｌＧａＮ）からなる層にｎ型ドーパントがドープされた層を用いる。
　第３ｎ型窒化物半導体層１３のｎ型ドーパント濃度は、好ましくは第２ｎ型窒化物半導体層１１のｎ型ドーパント濃度よりも高く、より好ましくは第２ｎ型窒化物半導体層１１のｎ型ドーパント濃度の２倍以上である。例えば、第３ｎ型窒化物半導体層１３のｎ型ドーパント濃度は、２×１０18／ｃｍ3以上２×１０19／ｃｍ3以下であることが好ましい。
　第３ｎ型窒化物半導体層１３の厚さは、０ｎｍよりも大きく１００ｎｍ以下であることが好ましく、より好ましくは５ｎｍ以上１００ｎｍ以下である。第３ｎ型窒化物半導体層１３の厚さが５ｎｍ以上であれば、駆動電圧を低下させることができる。第３ｎ型窒化物半導体層１３の厚さが１００ｎｍ以下であれば、逆方向電圧の印加時であっても空乏層が第３ｎ型窒化物半導体層１３において広がるので、静電耐圧の低下を防止できる。
　第３ｎ型窒化物半導体層１３は、単層であっても良いし、組成及びドーパント濃度のうちの少なくとも１つが異なる２以上の層が積層されて構成された積層構造を有していても良い。第３ｎ型窒化物半導体層１３が上述の積層構造を有している場合、第３ｎ型窒化物半導体層１３を構成する層の少なくとも１層において組成及びドーパント濃度のうちの少なくとも１つが他の層とは異なっていれば良い。第３ｎ型窒化物半導体層１３が上述の積層構造を有している場合、第３ｎ型窒化物半導体層１３を構成する全ての層において厚さが同一であっても良いし、第３ｎ型窒化物半導体層１３を構成する層の少なくとも１層において厚さが他の層とは異なっていても良い。
　第３ｎ型窒化物半導体層１３が上述の積層構造を有している場合、第３ｎ型窒化物半導体層１３のｎ型ドーパント濃度は、第３ｎ型窒化物半導体層１３を構成する層のそれぞれに含まれるｎ型ドーパント量の合計を第３ｎ型窒化物半導体層１３の体積で除することにより求められる。
　＜ｎ型窒化物半導体層７における組成（Ｉｎ）＞
　発光層１５の発光ピーク波長が３６０ｎｍ以上４２０ｎｍ以下である場合には、ｎ型窒化物半導体層７がＩｎを含まないことが好ましい。ｎ型窒化物半導体層７がＩｎを含まなければ、３６０ｎｍ以上４２０ｎｍ以下の波長範囲に発光ピーク波長を有する光がｎ型窒化物半導体層７で吸収されることを防止できる。よって、発光層１５が３６０ｎｍ以上４２０ｎｍ以下の波長範囲に発光ピーク波長を有する光を発する場合であっても、光の取り出し効率を高く維持できるので、光出力を高く維持できる。
　「ｎ型窒化物半導体層７がＩｎを含まない」とは、第１ｎ型窒化物半導体層９を構成する窒化物半導体材料が一般式Ａｌx1Ｇａy1Ｎ（０≦ｘ１≦１、０≦ｙ１≦１、ｘ１＋ｙ１≠０）で表わされ、第２ｎ型窒化物半導体層１１を構成する窒化物半導体材料が一般式Ａｌx2Ｇａy2Ｎ（０≦ｘ２≦１、０≦ｙ２≦１、ｘ２＋ｙ２≠０）で表わされ、第３ｎ型窒化物半導体層１３を構成する窒化物半導体材料が一般式Ａｌx3Ｇａy3Ｎ（０≦ｘ３≦１、０≦ｙ３≦１、ｘ３＋ｙ３≠０）で表わされる場合を意味する。
　＜ｎ型窒化物半導体層７におけるｎ型ドーパント濃度＞
　上述したように、第２ｎ型窒化物半導体層１１のｎ型ドーパント濃度は第１ｎ型窒化物半導体層９のｎ型ドーパント濃度よりも低く、第３ｎ型窒化物半導体層１３のｎ型ドーパント濃度は第２ｎ型窒化物半導体層１１のｎ型ドーパント濃度よりも高い。
　第２ｎ型窒化物半導体層１１のｎ型ドーパント濃度が第１ｎ型窒化物半導体層９のｎ型ドーパント濃度よりも低ければ、ＥＳＤ耐性が向上し、また、リーク系不良（リーク電流の発生により生じる不良）が低減する。よって、窒化物半導体発光素子の製造歩留りが向上する。
　第３ｎ型窒化物半導体層１３のｎ型ドーパント濃度が第２ｎ型窒化物半導体層１１のｎ型ドーパント濃度よりも高ければ、電子注入効率が高くなるので、動作電圧が低減する。また、光出力が高くなるので、電力効率が高くなる。
　第１ｎ型窒化物半導体層９のｎ型ドーパント濃度は、第３ｎ型窒化物半導体層１３のｎ型ドーパント濃度よりも高くても良いし低くても良い。
　＜発光層＞
　発光層１５は、ＳＱＷ構造を含んでいても良いし、ＭＱＷ構造を含んでいても良い。以下では、発光層１５がＭＱＷ構造からなる場合について示す。
　ＭＱＷ構造からなる発光層１５は、量子井戸層と、バリア層と、最初のバリア層と、最後のバリア層とを有する。最初のバリア層は第３ｎ型窒化物半導体層１３の上面１３Ａに設けられており、最後のバリア層はｐ型窒化物半導体層１７に接しており、量子井戸層はバリア層に挟まれている。
　なお、バリア層と量子井戸層との間には、バリア層及び量子井戸層とは異なる別の半導体層が１層以上設けられていても良い。また、発光層１５の一周期の長さ（１つのバリア層の厚さと１つの量子井戸層の厚さとの合計）は５ｎｍ以上１００ｎｍ以下であることが好ましい。
　（量子井戸層）
　量子井戸層としては、それぞれ独立に、例えば、一般式Ａｌc1Ｇａd1Ｉｎ(1-c1-d1)Ｎ（０≦ｃ１＜１、０＜ｄ１≦１）で表わされる窒化物半導体材料からなる層を用いることができる。好ましくは、Ａｌを含まない一般式Ｉｎe1Ｇａ(1-e1)Ｎ（０＜ｅ１≦１）で表わされる窒化物半導体材料からなる層を用いる。量子井戸層のＩｎの組成を変更することにより、量子井戸層のバンドギャップエネルギーを変更できる。例えば波長が３７５ｎｍ以下の紫外光を発光させる場合には、発光層のバンドギャップエネルギーを大きくする必要がある。その場合には、量子井戸層はＡｌを含むことが好ましい。
　複数の量子井戸層のうちｎ型窒化物半導体層７側に位置する量子井戸層のいくつかは、ｎ型ドーパントを含むことが好ましい。これにより、窒化物半導体発光素子の駆動電圧を低下させることができる。
　量子井戸層のそれぞれの厚さは１ｎｍ以上７ｎｍ以下であることが好ましい。各量子井戸層の厚さが１ｎｍ以上７ｎｍ以下であれば、大電流密度での動作時における窒化物半導体発光素子の発光効率を高めることができる。
　複数の量子井戸層では、量子井戸層の厚さは互いに同一であることが好ましい。複数の量子井戸層において、量子井戸層の厚さが互いに同一であれば、量子井戸層の量子準位が同一となるので、量子井戸層における電子とホールとの再結合により発生する光の波長が同一となる。これにより、窒化物半導体発光素子の発光スペクトルに現れるピークの幅が狭くなる。
　一方、複数の量子井戸層において、量子井戸層の厚さ及び組成のうちの少なくとも１つが意図的に異なる場合には、窒化物半導体発光素子の発光スペクトルに現れるピークの幅が広くなる。窒化物半導体発光素子の用途に合わせて、量子井戸層の厚さ又は組成を互いに同一とするか否かを決定することが好ましい。
　発光層１５に含まれる量子井戸層の層数は特に限定されないが、好ましくは１層以上２０層以下であり、より好ましくは３層以上１５層以下であり、更に好ましくは４層以上１２層以下である。
　（バリア層、最初のバリア層、最後のバリア層）
　バリア層としては、それぞれ、量子井戸層を構成する窒化物半導体材料よりもバンドギャップエネルギーが大きい窒化物半導体材料を用いることができる。バリア層としては、それぞれ独立に、一般式ＡｌfＧａgＩｎ(1-f-g)Ｎ（０≦ｆ＜１、０＜ｇ≦１）で表わされる窒化物半導体材料からなる層を用いることができる。好ましくは、Ａｌを含む一般式ＡｌhＧａ(1-h)Ｎ（０＜ｈ≦１）で表わされる窒化物半導体材料からなる層を用いる。より好ましくは、Ｇａ及びＡｌを含む一般式ＡｌhＧａ(1-h)Ｎ（０＜ｈ＜１）で表わされる窒化物半導体材料からなる層を用いる。最初のバリア層の組成及び最後のバリア層の組成についても同様のことが言える。
　バリア層及び最初のバリア層はアンドープ層であっても良いが、バリア層及び最初のバリア層のそれぞれにおけるｎ型ドーパント濃度は特に限定されず、必要に応じて適宜設定されることが好ましい。一例としては、複数のバリア層のうち、ｎ型窒化物半導体層７側に位置するバリア層にはｎ型ドーパントがドープされ、ｐ型窒化物半導体層１７側に位置するバリア層にはｎ型窒化物半導体層７側に位置するバリア層よりも低い濃度のｎ型ドーパントがドープされている又はｎ型ドーパントがドープされていない（アンドープ）。
　なお、バリア層、最初のバリア層及び最後のバリア層には、ｐ型窒化物半導体層１７の成長時にｐ型ドーパントが熱拡散してドープされることがある。
　バリア層のそれぞれの厚さは特に限定されないが、好ましくは１ｎｍ以上１０ｎｍ以下であり、より好ましくは３ｎｍ以上７ｎｍ以下である。バリア層の厚さが小さくなれば、動作電圧が低くなる。しかし、バリア層の厚さが１ｎｍ未満となると、大電流密度での動作時において発光効率が低下することがある。最初のバリア層の厚さは、特に限定されず、１ｎｍ以上１０ｎｍ以下であることが好ましい。最後のバリア層の厚さは、特に限定されないが、１ｎｍ以上４０ｎｍ以下であることが好ましい。
　＜Ｖピット構造＞
　「Ｖピット構造２７」とは、貫通転位に起因して発生し、第２ｎ型窒化物半導体層１１の内部から発光層１５の上面（ｐ型窒化物半導体層１７側に位置する発光層１５の面）１５Ａへ向かって拡径する形状を有する結晶欠陥を意味する。このＶピット構造２７は、上述したように、第２ｎ型窒化物半導体層１１と第３ｎ型窒化物半導体層１３と発光層１５とに部分的に形成されている。
　「Ｖピット構造２７が第２ｎ型窒化物半導体層１１と第３ｎ型窒化物半導体層１３と発光層１５とに部分的に形成されている」とは、第２ｎ型窒化物半導体層１１の内部から発光層１５の上面１５Ａへ向かって拡径する形状を有するＶピット構造２７が、発光層１５の上面１５Ａにおいて点在していることを意味し、好ましくは発光層１５の上面１５Ａにおいて面密度１×１０8／ｃｍ2以下で形成され、より好ましくは発光層１５の上面１５Ａにおいて面密度５×１０7／ｃｍ2以下で形成されている。例えば、原子間力顕微鏡（ＡＦＭ：Atomic　Force　Microscope）により発光層１５の上面１５Ａを観察すれば、発光層１５の上面１５ＡにおけるＶピット構造２７の面密度を求めることができる。
　Ｖピット構造２７の開始点２７Ｃの平均的な位置は、第２ｎ型窒化物半導体層１１内に存在している。「Ｖピット構造２７の開始点２７Ｃ」とは、Ｖピット構造２７を構成する側面を第１ｎ型窒化物半導体層９側へ延長させたときに現れる交点であって、図１に示す場合にはＶピット構造２７のうち最も第１ｎ型窒化物半導体層９側に位置する部位である。「Ｖピット構造２７の開始点２７Ｃの平均的な位置」とは、Ｖピット構造２７の開始点２７Ｃを窒化物半導体発光素子の厚さ方向で平均化して得られた位置を意味する。
　Ｖピット構造２７の開始点２７Ｃの平均的な位置が第２ｎ型窒化物半導体層１１内に存在していれば、発光層１５の下面（第３ｎ型窒化物半導体層１３に接する発光層１５の面）１５ＢにおけるＶピット構造２７の直径ｒ（以下では単に「Ｖピット構造２７の直径ｒ」と記す）を４０ｎｍ以上８０ｎｍ以下にできる。
　Ｖピット構造２７の直径ｒが４０ｎｍ以上であれば、Ｖピット構造２７の大きさを確保できるので、Ｖピット構造２７内に存在する貫通転位に電子又はホールが捕獲されることを防止でき、よって、貫通転位での非発光再結合の発生を防止できる。これにより、室温での動作時においても、高温での動作時においても、発光効率を高めることができるので光出力を高めることができる。特に高温での動作時において顕著となる。
　詳細には、高温になると、電子又はホールの移動が活発となるので、電子又はホールが貫通転位へ到達する確率が高くなる。そのため、貫通転位での非発光再結合が起こり易くなる。しかし、Ｖピット構造２７の直径ｒが４０ｎｍ以上であれば、Ｖピット構造２７内に存在する貫通転位に電子又はホールが捕獲され難くなる。よって、貫通転位での非発光再結合の発生を防止できる。
　Ｖピット構造２７の直径ｒが８０ｎｍ以下であれば、Ｖピット構造２７の周囲における第２ｎ型窒化物半導体層１１の上面（第３ｎ型窒化物半導体層１３側に位置する第２ｎ型窒化物半導体層１１の面）１１Ａの平坦性を維持でき、また、Ｖピット構造２７の周囲における第３ｎ型窒化物半導体層１３の上面（発光層１５側に位置する第３ｎ型窒化物半導体層１３の面）１３Ａの平坦性を維持できる。これにより、発光層１５において結晶欠陥が発生することを防止できる。このようにＶピット構造２７の直径ｒが８０ｎｍ以下であれば、Ｖピット構造２７が形成されたことに起因して発光効率が低下することを防止できる。つまり、窒化物半導体発光素子の動作温度に依らず発光効率を高めることができる。よって、室温での動作時においても高温での動作時においても光出力を高めることができる。
　以上より、Ｖピット構造２７の開始点２７Ｃの平均的な位置が第２ｎ型窒化物半導体層１１内に存在していれば、Ｖピット構造２７の直径ｒを４０ｎｍ以上８０ｎｍ以下にでき、よって、室温での動作時と高温での動作時との両方において窒化物半導体発光素子の光出力を高めることができる。より好ましくは、Ｖピット構造２７の直径ｒが４５ｎｍ以上７５ｎｍ以下である。ここで、窒化物半導体発光素子の断面ＴＥＭ（Transmission　Electron　Microscope）画像から、Ｖピット構造２７の開始点２７Ｃの平均的な位置を確認でき、また、Ｖピット構造２７の直径ｒを求めることができる。Ｖピット構造２７が２つ以上存在する場合には、Ｖピット構造２７の直径ｒは求められた直径の平均値となる。
　なお、Ｖピット構造２７の開始点２７Ｃの平均的な位置が第３ｎ型窒化物半導体層１３内に存在している場合には、Ｖピット構造２７の直径ｒは４０ｎｍ未満となり易い。また、Ｖピット構造２７の開始点２７Ｃの平均的な位置が第１ｎ型窒化物半導体層１１内に存在している場合には、Ｖピット構造２７の直径ｒは８０ｎｍを超えやすい。
　第２ｎ型窒化物半導体層１１の成長条件及び第３ｎ型窒化物半導体層１３の成長条件のうちの少なくとも１つを好適な条件とすれば、Ｖピット構造２７の開始点２７Ｃの平均的な位置が第２ｎ型窒化物半導体層１１内に存在することとなる。よって、Ｖピット構造２７の直径ｒを４０ｎｍ以上８０ｎｍ以下にできる。
　第２ｎ型窒化物半導体層１１の成長時、基板１の温度が低ければ又は成長速度が速ければＶピット構造２７の開始点２７Ｃが形成され易いと考えられ、基板１の温度が高ければ又は成長速度が遅ければＶピット構造２７の開始点２７Ｃが形成され難いと考えられる。第２ｎ型窒化物半導体層１１の厚さが大きければＶピット構造２７の直径ｒが大きくなると考えられ、第２ｎ型窒化物半導体層１１の厚さが小さければＶピット構造２７の直径ｒが小さくなると考えられる。
　具体的には、第２ｎ型窒化物半導体層１１の成長時、基板１の温度を、６００℃以上１０００℃以下に設定することが好ましく、６５０℃以上９５０℃以下に設定することがより好ましい。また、第２ｎ型窒化物半導体層１１の成長時、第２ｎ型窒化物半導体層１１の成長速度を、５０ｎｍ／ｈ以上１０００ｎｍ／ｈ以下に設定することが好ましく、５０ｎｍ／ｈ以上５００ｎｍ／ｈ以下に設定することがより好ましい。また、第２ｎ型窒化物半導体層１１の厚さを、５ｎｍ以上１０００ｎｍ以下とすることが好ましく、１０ｎｍ以上５００ｎｍ以下とすることがより好ましい。例えば、基板１の温度を８４０℃以上８７０℃以下とし、且つ、第２ｎ型窒化物半導体層１１の成長速度を１３０ｎｍ／ｈ以上２００ｎｍ／ｈ以下とすることが好ましい。また、基板１の温度を８００℃以上８４０℃以下とし、且つ、第２ｎ型窒化物半導体層１１の成長速度を５０ｎｍ／ｈ以上１３０ｎｍ／ｈ以下とすることが好ましい。また、基板１の温度を８５０℃に設定して１５０ｎｍ／ｈの成長速度で第２ｎ型窒化物半導体層１１を成長させる場合、厚さが５０ｎｍ以上３００ｎｍ以下となるまで第２ｎ型窒化物半導体層１１を成長させることが好ましい。
　第３ｎ型窒化物半導体層１３の成長時、基板１の温度が低ければ又は成長速度が速ければＶピット構造２７の形成が進行し易いと考えられ、基板１の温度が高ければ又は成長速度が遅ければＶピット構造２７の形成が進行し難いと考えられる。第３ｎ型窒化物半導体層１３の厚さが大きければＶピット構造２７の直径ｒが大きくなると考えられ、第３ｎ型窒化物半導体層１３の厚さが小さければＶピット構造２７の直径ｒが小さくなると考えられる。
　具体的には、第３ｎ型窒化物半導体層１３の成長時、基板１の温度を、６００℃以上１０００℃以下に設定することが好ましく、６５０℃以上９５０℃以下に設定することがより好ましい。また、第３ｎ型窒化物半導体層１３の成長時、第３ｎ型窒化物半導体層１３の成長速度を、５０ｎｍ／ｈ以上１０００ｎｍ／ｈ以下に設定することが好ましく、５０ｎｍ／ｈ以上５００ｎｍ／ｈ以下に設定することがより好ましい。また、第３ｎ型窒化物半導体層１３の厚さを、１ｎｍ以上５０ｎｍ以下とすることが好ましく、１ｎｍ以上３０ｎｍ以下とすることがより好ましい。例えば、基板１の温度を８４０℃以上８７０℃以下とし、且つ、第３ｎ型窒化物半導体層１３の成長速度を１３０ｎｍ／ｈ以上２００ｎｍ／ｈ以下とすることが好ましい。また、基板１の温度を８００℃以上８４０℃以下とし、且つ、第３ｎ型窒化物半導体層１３の成長速度を５０ｎｍ／ｈ以上１３０ｎｍ／ｈ以下とすることが好ましい。また、基板１の温度を８５０℃に設定して１５０ｎｍ／ｈの成長速度で第３ｎ型窒化物半導体層１３を成長させる場合、厚さが５ｎｍ以上２５ｎｍ以下となるまで第３ｎ型窒化物半導体層１３を成長させることが好ましい。
　好ましくは、Ｖピット構造２７の開始点２７Ｃの平均的な位置は、第２ｎ型窒化物半導体層１１の下面（第１ｎ型窒化物半導体層９に接する第２ｎ型窒化物半導体層１１の面）１１Ｂから３０ｎｍ以上離れている。換言すると、好ましくは、図１に示す距離ｄが３０ｎｍ以上である。これにより、Ｖピット構造２７の直径ｒが４０ｎｍ以上８０ｎｍ以下となり易くなる。よって、室温での動作時と高温での動作時との両方において窒化物半導体発光素子の光出力を容易に高めることができる。より好ましくは、図１に示す距離ｄが３０ｎｍ以上１０００ｎｍ以下である。なお、窒化物半導体発光素子の断面ＴＥＭ画像から図１に示す距離ｄを求めることができる。
　第２ｎ型窒化物半導体層１１の成長条件のうちの少なくとも１つを好適な条件とすれば、図１に示す距離ｄが３０ｎｍ以上となる。例えば、第２ｎ型窒化物半導体層１１の成長時、基板１の温度を、６００℃以上１０００℃以下に設定することが好ましく、６５０℃以上９５０℃以下に設定することがより好ましい。また、第２ｎ型窒化物半導体層１１の成長時、第２ｎ型窒化物半導体層１１の成長速度を、５０ｎｍ／ｈ以上１０００ｎｍ／ｈ以下に設定することが好ましく、５０ｎｍ／ｈ以上５００ｎｍ／ｈ以下に設定することがより好ましい。
　＜ｐ型窒化物半導体層＞
　ｐ型窒化物半導体層１７としては、例えば、一般式Ａｌx4Ｇａy4Ｉｎz4Ｎ（０≦ｘ４≦１、０≦ｙ４≦１、０≦ｚ４≦１、ｘ４＋ｙ４＋ｚ４≠０）で表わされる窒化物半導体材料からなる層にｐ型ドーパントがドープされた層を用いることができる。好ましくは、一般式Ａｌx4Ｇａ(1-x4)Ｎ（０＜ｘ４≦０．４、好ましくは０．１≦ｘ４≦０．３）で表わされる窒化物半導体材料からなる層にｐ型ドーパントがドープされた層を用いる。
　ｐ型窒化物半導体層１７のｐ型ドーパント濃度は、好ましくは１×１０18／ｃｍ3以上であり、より好ましくは２×１０18／ｃｍ3以上２×１０21／ｃｍ3以下である。なお、ｐ型ドーパントとしては、マグネシウムを用いることが好ましい。
　ｐ型窒化物半導体層１７の厚さは特に限定されないが、５０ｎｍ以上３００ｎｍ以下であることが好ましい。ｐ型窒化物半導体層１７の厚さが３００ｎｍ以下であれば、ｐ型窒化物半導体層１７の成長時における加熱時間を短くできる。よって、ｐ型ドーパントがｐ型窒化物半導体層１７から発光層１５へ拡散することを防止できる。
　ｐ型窒化物半導体層１７は、単層であっても良いし、組成及びドーパント濃度のうちの少なくとも１つが異なる２以上の層が積層されて構成された積層構造を有していても良い。ｐ型窒化物半導体層１７が上述の積層構造を有している場合、ｐ型窒化物半導体層１７を構成する層の少なくとも１層において組成及びドーパント濃度のうちの少なくとも１つが他の層とは異なっていれば良い。ｐ型窒化物半導体層１７が上述の積層構造を有している場合、ｐ型窒化物半導体層１７を構成する全ての層において厚さが同一であっても良いし、ｐ型窒化物半導体層１７を構成する層の少なくとも１層において厚さが他の層とは異なっていても良い。
　また、ｐ型窒化物半導体層１７は、第３ｎ型窒化物半導体層１３とともに発光層１５を挟むので、ｐ型クラッド層として機能する。
　＜ｎ側電極、ｐ側電極、透明電極層、透明絶縁層＞
　透明電極層１９、ｐ側電極２１及びｎ側電極２３は、窒化物半導体発光素子に電力を供給するための電極である。ｐ側電極２１及びｎ側電極２３は、それぞれ、パッド電極からなっても良いが、電流の拡散を目的とする枝電極がパッド電極に接続されて構成されていても良い。
　透明電極層１９は、例えば、ＩＴＯ（Indium　Tin　Oxide）又はＩＺＯ（Indium　Zinc　Oxide）等からなることが好ましく、２０ｎｍ以上２００ｎｍ以下の厚さを有することが好ましい。
　ｐ側電極２１及びｎ側電極２３は、例えば、ニッケル層、アルミニウム層、チタン層及び金層がこの順序で積層されて構成されていることが好ましい。しかし、ｐ側電極２１とｎ側電極２３とでは、構成が同じであっても良いし異なっても良い。ｐ側電極２１及びｎ側電極２３のそれぞれの厚さは特に限定されないが、ｐ側電極２１及びｎ側電極２３のそれぞれにワイヤボンディングを行うことを想定すれば１μｍ以上であることが好ましい。
　ｐ側電極２１の下、好ましくは透明電極層１９の下に、電流がｐ側電極２１の直下に注入されることを防止するための絶縁層が設けられていることが好ましい。これにより、ｐ側電極２１に遮蔽される光量が減少するので、光取り出し効率を高めることができる。
　透明絶縁層２５としては、例えばＳｉＯ2膜を用いることができる。しかし、透明絶縁層２５の材料は、ＳｉＯ2に限定されない。
　＜キャリア濃度とドーパント濃度との関係＞
　キャリア濃度は、電子又はホールの濃度を意味し、ｎ型ドーパントの量又はｐ型ドーパントの量だけでは決定されない。このようなキャリア濃度は、窒化物半導体発光素子の電圧対容量特性の結果に基づいて算出されるものであり、電流が注入されていない状態のキャリア濃度のことを指しており、イオン化した不純物、ドナー化した結晶欠陥及びアクセプター化した結晶欠陥から発生したキャリアの合計である。
　ｎ型キャリア濃度は、ｎ型ドーパント（例えばＳｉ）の活性化率が高いことから、ｎ型ドーパント濃度とほぼ同じであると考えることができる。また、ｎ型ドーパント濃度はＳＩＭＳ（Secondary　Ion　Mass　Spectroscopy；二次イオン質量分析）にて深さ方向の濃度分布を測定することにより容易に求めることができる。さらに、ドーパント濃度の相対関係（比率）は、キャリア濃度の相対関係（比率）とほぼ同じである。これらのことから、本発明においては、実際に測定の容易なドーパント濃度を用いている。
　［窒化物半導体発光素子の製造］
　本実施形態の窒化物半導体発光素子の製造方法の一例を以下に示す。まず、スパッタ法又はＭＯＣＶＤ法により、基板１の上面１Ａにバッファ層３を形成する。
　次に、ＭＯＣＶＤ法、ＭＢＥ法又はＶＰＥ法により、バッファ層３の上に、下地層５、ｎ型窒化物半導体層７、発光層１５及びｐ型窒化物半導体層１７を順に形成する。
　下地層５の形成時における基板１の温度は、８００℃以上１２５０℃以下であることが好ましい。これにより、結晶欠陥が少なく結晶品質に優れた下地層５を形成できる。より好ましくは、下地層５の形成時における基板１の温度は９００℃以上１１５０℃以下である。
　第１ｎ型窒化物半導体層９の形成時には、第１ｎ型窒化物半導体層９の一部を成長した後、第１ｎ型窒化物半導体層９の一部が形成された基板１を成長炉から一旦取り出してから別の炉で第１ｎ型窒化物半導体層９の残りの部分を成長させても良い。
　第２ｎ型窒化物半導体層１１の成長条件及び第３ｎ型窒化物半導体層１３の成長条件については、上述した通りである。
　なお、ＭＯＣＶＤ法により下地層５、ｎ型窒化物半導体層７、発光層１５及びｐ型窒化物半導体層１７を形成する場合、Ｇａ原料ガスとしてはＴＭＧ（トリメチルガリウム）又はＴＥＧ（トリエチルガリウム）を用いることができる。Ａｌ原料ガスとしては、ＴＭＡ（トリメチルアルミニウム）又はＴＥＡ（トリエチルアルミニウム）を用いることができる。Ｉｎ原料ガスとしては、ＴＭＩ（トリメチルインジウム）又はＴＥＩ（トリエチルインジウム）を用いることができる。Ｎ原料ガスとしては、ＤＭＨｙ（ジメチルヒドラジン）等の有機窒素化合物又はＮＨ3を用いることができる。ｎ型ドーパントとしてＳｉを用いる場合、ｎ型ドーパント原料ガスとしてはＳｉＨ4、Ｓｉ2Ｈ6又は有機Ｓｉを用いることができる。ｐ型ドーパントとしてＭｇを用いる場合、ｐ型ドーパント原料ガスとしてはＣｐ2Ｍｇを用いることができる。
　続いて、第１ｎ型窒化物半導体層９の一部分が露出するように、ｐ型窒化物半導体層１７、発光層１５、第３ｎ型窒化物半導体層１３、第２ｎ型窒化物半導体層１１及び第１ｎ型窒化物半導体層９の一部をエッチングする。このエッチングにより露出した第１ｎ型窒化物半導体層９の上面にｎ側電極２３を形成する。また、ｐ型窒化物半導体層１７の上面に透明電極層１９とｐ側電極２１とを順に形成する。その後、ｐ側電極２１及びｎ側電極２３の各上面が露出するように、透明電極層１９の上面と上述のエッチングにより露出した各層の側面とを透明絶縁層２５で覆う。これにより、本実施形態の窒化物半導体発光素子が得られる。
　［実施形態の総括］
　図１に示す窒化物半導体発光素子は、基板１と、基板１の上に順に設けられたｎ型窒化物半導体層７、単一量子井戸構造又は多重量子井戸構造を含む発光層１５、及び、ｐ型窒化物半導体層１７とを備える。ｎ型窒化物半導体層７は、基板１側から発光層１５側へ向かう方向に順に設けられた第１ｎ型窒化物半導体層９、第２ｎ型窒化物半導体層１１、及び、第３ｎ型窒化物半導体層１３を有する。第２ｎ型窒化物半導体層１１のｎ型ドーパント濃度が、第１ｎ型窒化物半導体層９のｎ型ドーパント濃度よりも低い。第３ｎ型窒化物半導体層１３のｎ型ドーパント濃度が、第２ｎ型窒化物半導体層１１のｎ型ドーパント濃度よりも高い。第２ｎ型窒化物半導体層１１と第３ｎ型窒化物半導体層１３と発光層１５とには、Ｖピット構造２７が部分的に形成されている。Ｖピット構造２７の開始点２７Ｃの平均的な位置は、第２ｎ型窒化物半導体層１１内に存在する。これにより、室温での動作時と高温での動作時との両方において窒化物半導体発光素子の光出力を高めることができる。
　発光層１５の下面１５ＢにおけるＶピット構造２７の直径ｒが４０ｎｍ以上８０ｎｍ以下であることが好ましい。これにより、室温での動作時と高温での動作時との両方において窒化物半導体発光素子の光出力を容易に高めることができる。
　Ｖピット構造２７の開始点２７Ｃの平均的な位置は第２ｎ型窒化物半導体層１１の下面１１Ｂから３０ｎｍ以上離れていることが好ましい。これにより、室温での動作時と高温での動作時との両方において窒化物半導体発光素子の光出力を容易に高めることができる。
　第３ｎ型窒化物半導体層１３はＧａＮ又はＡｌＧａＮからなることが好ましい。これにより、発光層１５が３６０ｎｍ以上４２０ｎｍ以下の波長範囲に発光ピーク波長を有する光を発する場合であっても、光の取り出し効率を高く維持できる。
　以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
　［実施例１、２及び比較例１～５］
　＜実施例１＞
　凸部及び凹部からなる凹凸が上面に形成されたサファイア基板（直径が１００ｍｍ、基板）を準備した。凸部はサファイア基板の上面において略正三角形の頂点となる位置に設けられており、隣り合う凸部の頂点の間隔は２μｍであり、凸部の高さは０．６μｍ程度であった。また、サファイア基板の上面における凸部の形状は略円形（直径が１．２μｍ）であった。
　次に、サファイア基板の上面に対してＲＣＡ洗浄を行なった。ＲＣＡ洗浄後のサファイア基板をチャンバー内に配置してから、Ｎ2とＯ2とＡｒとをチャンバー内に導入し、サファイア基板を６５０℃に加熱した。Ａｌターゲットをスパッタする反応性スパッタ法により、サファイア基板の上面にＡｌＯＮ結晶からなるバッファ層（厚さが３５ｎｍ）を形成した。上述のＡｌＯＮ結晶は、サファイア基板の上面の法線方向に伸長しており、結晶粒の揃った柱状結晶の集合体からなっていた。
　続いて、バッファ層が形成されたサファイア基板を第１ＭＯＣＶＤ装置内に入れた。ＭＯＣＶＤ法により、バッファ層の上面に、アンドープＧａＮからなる下地層（厚さが３．８μｍ）を成長させ、引き続いてＳｉドープｎ型ＧａＮからなる第１ｎ型窒化物半導体層（厚さが３μｍ、ｎ型ドーパント濃度が１×１０19／ｃｍ3）を成長させた。
　続いて、サファイア基板を第１ＭＯＣＶＤ装置から取り出して第２ＭＯＣＶＤ装置内に入れた。サファイア基板の温度を８５０℃に設定し、ｎ型ＧａＮ層（厚さが７４ｎｍ、ｎ型ドーパント濃度が７×１０17／ｃｍ3）を成長させ、引き続いてアンドープＧａＮ層（厚さが６４ｎｍ）を成長させた。これにより、ｎ型ＧａＮ層とアンドープＧａＮ層とからなる第２ｎ型窒化物半導体層（ｎ型ドーパント濃度が５．４×１０17／ｃｍ3）を形成した。ｎ型ＧａＮ層及びアンドープＧａＮ層の成長速度はそれぞれ１４５ｎｍ／ｈであった。
　続いて、サファイア基板の温度を８５０℃に保持した状態でＳｉドープｎ型ＧａＮからなる第３ｎ型窒化物半導体層（厚さが２０ｎｍ、ｎ型ドーパント濃度が１．１×１０19／ｃｍ3）を成長させた。第３ｎ型窒化物半導体層の成長速度は１４５ｎｍ／ｈであった。
　続いて、サファイア基板の温度を６７０℃に下げて発光層を成長させた。具体的には、アンドープＧａＮからなるバリア層（厚さが４ｎｍ）とアンドープＩｎ0.2Ｇａ0.8Ｎからなる量子井戸層（厚さが３．４ｎｍ）とを１層ずつ交互に成長させた。第３ｎ型窒化物半導体層の上面には最初のバリア層（厚さが４ｎｍ）を形成した。発光層の最上部には最後のバリア層（厚さが８ｎｍ）を形成した。
　続いて、サファイア基板の温度を１２００℃に上げた。最後のバリア層の上面に、ｐ型Ａｌ0.2Ｇａ0.8Ｎ層及びｐ型ＧａＮ層からなるｐ型窒化物半導体層を成長させた。ｐ型窒化物半導体層のｐ型ドーパント濃度を最終的に目標とするｐ型ドーパント濃度とするために、ｐ型ドーパント原料ガスの流量を適宜変化させた。
　なお、窒化物半導体層をＭＯＣＶＤ成長させる際には、Ｇａ原料ガスとしてはＴＭＧ（トリメチルガリウム）を用い、Ａｌ原料ガスとしてはＴＭＡ（トリメチルアルミニウム）を用い、Ｉｎ原料ガスとしてはＴＭＩ（トリメチルインジウム）を用い、Ｎ原料ガスとしてはＮＨ3を用いた。また、ｎ型ドーパント原料ガスとしてはＳｉＨ4を用い、ｐ型ドーパント原料ガスとしてはＣｐ2Ｍｇを用いた。
　続いて、第１ｎ型窒化物半導体層の一部が露出するように、ｐ型窒化物半導体層、発光層、第３ｎ型窒化物半導体層、第２ｎ型窒化物半導体層および第１ｎ型窒化物半導体層の一部をエッチングした。このエッチングにより露出した第１ｎ型窒化物半導体層の上面に、Ａｕからなるｎ側電極を形成した。ｐ型窒化物半導体層の上面に、ＩＴＯからなる透明電極層とＡｕからなるｐ側電極とを順に形成した。その後、ｐ側電極及びｎ側電極の各上面が露出するように、透明電極層の上面と上述のエッチングにより露出した各層の側面とをＳｉＯ2からなる透明絶縁層で覆った。
　続いて、サファイア基板を６２０×６８０μｍサイズに分割し、得られたチップを表面実装型パッケージにマウントした。ワイヤボンド法によりｐ側電極及びｎ側電極を表面実装型パッケージの電極に接続し、チップを樹脂で封止した。このようにして実施例１の窒化物半導体発光素子を得た。
　得られた窒化物半導体発光素子を１２０ｍＡの電流で動作させ、室温（２５℃）及び高温（８０℃）における光出力を測定した。本実施例の窒化物半導体発光素子の光出力は、２５℃では１６１ｍＷであり、８０℃では１５９ｍＷであった。本実施例の窒化物半導体発光素子の発光ピーク波長は約４５０ｎｍであった。
　なお、上述の方法にしたがって第３ｎ型窒化物半導体層を形成した後、発光層を成長させることなくＶピット構造の大きさ及び位置を確認した。具体的には、第３ｎ型窒化物半導体層の成長終了後に即座にサファイア基板の温度を下げ、そのサファイア基板を第２ＭＯＣＶＤ装置から取り出した。第３ｎ型窒化物半導体層の上面をＡＦＭにより観察したところ、第３ｎ型窒化物半導体層の上面にはＶピット構造が面密度４×１０7／ｃｍ2で形成されていることを確認した。ＡＦＭにより、Ｖピット構造の直径ｒが４９ｎｍであることが確認された。断面ＴＥＭにより、Ｖピット構造の開始点の平均的な位置が第２ｎ型窒化物半導体層内に存在していることが確認された。
　＜実施例２＞
　第２ｎ型窒化物半導体層及び第３ｎ型窒化物半導体層の成長時において、サファイア基板の温度を８３０℃とし、成長速度を１００ｎｍ／ｈとした。この２点を除いては上記実施例１に記載の方法にしたがって、実施例２の窒化物半導体発光素子を作製した。
　得られた窒化物半導体発光素子を１２０ｍＡの電流で動作させ、室温（２５℃）及び高温（８０℃）における光出力を測定した。本実施例の窒化物半導体発光素子の光出力は、２５℃では１６３ｍＷであり、８０℃では１６０ｍＷであった。本実施例の窒化物半導体発光素子の発光ピーク波長は約４５０ｎｍであった。
　なお、上記実施例１に記載の方法にしたがって、Ｖピット構造の大きさ及び位置を確認した。第３ｎ型窒化物半導体層の上面にはＶピット構造が面密度５×１０7／ｃｍ2で形成されていることを確認した。Ｖピット構造の直径ｒが７４ｎｍであることが確認された。Ｖピット構造の開始点の平均的な位置が第２ｎ型窒化物半導体層内に存在していることが確認された。
　＜比較例１～５＞
　第２ｎ型窒化物半導体層及び第３ｎ型窒化物半導体層の成長時において、サファイア基板の温度を表１に示す温度とし、成長速度を表１に示す速度とした。この２点を除いては上記実施例１と同様の方法にしたがって、比較例１～５の窒化物半導体発光素子を作製した。
　上記実施例１に記載の方法にしたがって、２５℃及び８０℃における窒化物半導体発光素子の光出力を測定し、第３ｎ型窒化物半導体層の上面におけるＶピット構造の面密度を求め、Ｖピット構造の直径ｒを求めた。また、Ｖピット構造の開始点の平均的な位置を確認した。
　＜結果と考察＞
　表１及び図２に結果を示す。なお、表１及び後述の表２において、「距離d(nm)*11」とは、図１に示す距離ｄ、つまり、Ｖピット構造の開始点の平均的な位置と第２ｎ型窒化物半導体層の下面との距離を意味する。図２、表１、及び、後述の表２において、Ｖピット構造の直径ｒが０ｎｍであるとは、Ｖピット構造が形成されていないことを意味する。
Figure JPOXMLDOC01-appb-T000001
　比較例１～３では、Ｖピット構造の直径ｒは８０ｎｍより大きかった。また、２５℃における光出力及び８０℃における光出力のどちらもが実施例１及び２よりも低かった。
　比較例４及び比較例５では、Ｖピット構造の直径ｒは０ｎｍであり、Ｖピット構造は形成されなかった。また、２５℃における光出力及び８０℃における光出力のどちらもが実施例１及び２よりも低かった。特に、８０℃における光出力は実施例１及び２よりも著しく低下した。
　一方、実施例１及び２では、Ｖピット構造の直径ｒは４０ｎｍ以上８０ｎｍ以下であった。また、２５℃における光出力及び８０℃における光出力のどちらもが１６０ｍＷ程度となった。
　以上の結果から、Ｖピット構造の直径ｒが４０ｎｍ以上８０ｎｍ以下であれば２５℃における光出力及び８０℃における光出力のどちらもを高めることができた（図２）。そして、第２ｎ型窒化物半導体層及び第３ｎ型窒化物半導体層の成長時においてサファイア基板の温度と成長速度とを最適化すれば、Ｖピット構造の開始点の平均的な位置が第２ｎ型窒化物半導体層内に存在するようになり、よって、Ｖピット構造の直径ｒを４０ｎｍ以上８０ｎｍ以下とできることが分かった。
　［実施例３及び比較例６～１０］
　＜実施例３＞
　上記実施例１に記載の方法にしたがって第３ｎ型窒化物半導体層までを形成した。その後、サファイア基板の温度を７１０℃に下げて発光層を成長させた。具体的には、アンドープＡｌ0.05Ｇａ0.95Ｎからなるバリア層（厚さが４ｎｍ）とアンドープＩｎ0.08Ｇａ0.82Ｎからなるからなる量子井戸層（厚さが３．４ｎｍ）とを１層ずつ交互に成長させた。第３ｎ型窒化物半導体層の上面には最初のバリア層（厚さが４ｎｍ）を形成した。発光層の最上部には最後のバリア層（厚さが４ｎｍ）を形成した。
　次に、サファイア基板の温度を１２００℃に上げ、上記実施例１に記載の方法にしたがってｐ型窒化物半導体層を成長させた。ｐ型窒化物半導体層が形成されたサファイア基板を第２ＭＯＣＶＤ装置から取り出したのち、上記実施例１に記載の方法にしたがってサファイア基板を４４０×５３０μｍサイズに分割した。得られたチップを上記実施例１に記載の方法にしたがって樹脂で封止して実施例３の窒化物半導体発光素子を得た。
　上記実施例１に記載の方法にしたがって、２５℃及び８０℃における窒化物半導体発光素子の光出力を測定すると、２５℃では６９ｍＷであり、８０℃では６５ｍＷであった。また、本実施例の窒化物半導体発光素子の発光ピーク波長は約４０５ｎｍであった。
　上記実施例１に記載の方法にしたがって、第３ｎ型窒化物半導体層の上面におけるＶピット構造の面密度を求め、Ｖピット構造の直径ｒを求め、Ｖピット構造の開始点の平均的な位置を確認した。その結果、上記実施例１及び２と同様の結果が得られた。
　＜比較例６～１０＞
　第２ｎ型窒化物半導体層及び第３ｎ型窒化物半導体層の成長時において、サファイア基板の温度を表２に示す温度とし、成長速度を表２に示す速度とした。この２点を除いては上記実施例３と同様の方法にしたがって、比較例６～１０の窒化物半導体発光素子を作製した。得られた窒化物半導体発光素子の発光ピーク波長は約４０５ｎｍであった。
　上記実施例１に記載の方法にしたがって、２５℃及び８０℃における窒化物半導体発光素子の光出力を測定し、第３ｎ型窒化物半導体層の上面におけるＶピット構造の面密度を求め、Ｖピット構造の直径ｒを求め、Ｖピット構造の開始点の平均的な位置を確認した。その結果、比較例１～５と同様の結果が得られた。
　＜結果と考察＞
　表２に結果を示す。
Figure JPOXMLDOC01-appb-T000002
　表２に示すように、窒化物半導体発光素子の発光ピーク波長が約４０５ｎｍであっても、Ｖピット構造の直径ｒが４０ｎｍ以上８０ｎｍ以下であれば２５℃における光出力及び８０℃における光出力のどちらもを高めることができた。以上より、窒化物半導体発光素子の発光ピーク波長の値に依らずＶピット構造の直径ｒが４０ｎｍ以上８０ｎｍ以下であれば、２５℃における光出力及び８０℃における光出力のどちらもを高めることができるということが分かった。
　今回開示された実施の形態及び実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
　１　基板、１Ａ，１１Ａ，１３Ａ，１５Ａ　上面、３　バッファ層、５　下地層、７　ｎ型窒化物半導体層、９　第１ｎ型窒化物半導体層、１１　第２ｎ型窒化物半導体層、１１Ｂ，１５Ｂ　下面、１３　第３ｎ型窒化物半導体層、１５　発光層、１７　ｐ型窒化物半導体層、１９　透明電極層、２１　ｐ側電極、２３　ｎ側電極、２５　透明絶縁層、２７　Ｖピット構造、２７Ｃ　開始点。

Claims (4)

  1. 　基板と、
    　前記基板の上に順に設けられたｎ型窒化物半導体層、単一量子井戸構造又は多重量子井戸構造を含む発光層、及び、ｐ型窒化物半導体層とを備え、
    　前記ｎ型窒化物半導体層は、前記基板側から前記発光層側へ向かう方向に順に設けられた第１ｎ型窒化物半導体層、第２ｎ型窒化物半導体層、及び、第３ｎ型窒化物半導体層を有し、
    　前記第２ｎ型窒化物半導体層のｎ型ドーパント濃度が、前記第１ｎ型窒化物半導体層のｎ型ドーパント濃度よりも低く、
    　前記第３ｎ型窒化物半導体層のｎ型ドーパント濃度が、前記第２ｎ型窒化物半導体層のｎ型ドーパント濃度よりも高く、
    　前記第２ｎ型窒化物半導体層と前記第３ｎ型窒化物半導体層と前記発光層とには、Ｖピット構造が部分的に形成されており、
    　前記Ｖピット構造の開始点の平均的な位置は、前記第２ｎ型窒化物半導体層内に存在する窒化物半導体発光素子。
  2. 　前記発光層の下面における前記Ｖピット構造の直径が４０ｎｍ以上８０ｎｍ以下である請求項１に記載の窒化物半導体発光素子。
  3. 　前記Ｖピット構造の開始点の平均的な位置は、前記第２ｎ型窒化物半導体層の下面から３０ｎｍ以上離れている請求項１または２に記載の窒化物半導体発光素子。
  4. 　前記第３ｎ型窒化物半導体層は、ＧａＮ又はＡｌＧａＮからなる請求項１～３のいずれかに記載の窒化物半導体発光素子。
PCT/JP2015/063548 2014-06-03 2015-05-12 窒化物半導体発光素子 WO2015186478A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016525747A JP6227134B2 (ja) 2014-06-03 2015-05-12 窒化物半導体発光素子
CN201580027376.4A CN106415860B (zh) 2014-06-03 2015-05-12 氮化物半导体发光元件
US15/313,819 US20170186912A1 (en) 2014-06-03 2015-05-12 Nitride semiconductor light-emitting element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014114859 2014-06-03
JP2014-114859 2014-06-03

Publications (1)

Publication Number Publication Date
WO2015186478A1 true WO2015186478A1 (ja) 2015-12-10

Family

ID=54766556

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/063548 WO2015186478A1 (ja) 2014-06-03 2015-05-12 窒化物半導体発光素子

Country Status (4)

Country Link
US (1) US20170186912A1 (ja)
JP (1) JP6227134B2 (ja)
CN (1) CN106415860B (ja)
WO (1) WO2015186478A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105449522A (zh) * 2015-12-28 2016-03-30 中国科学院半导体研究所 一种绿光激光器外延片及其制备方法
JP2017135215A (ja) * 2016-01-26 2017-08-03 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子とその製造方法
JP6405430B1 (ja) * 2017-09-15 2018-10-17 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102600002B1 (ko) * 2017-01-11 2023-11-08 삼성전자주식회사 반도체 발광 소자
KR102432227B1 (ko) * 2017-12-27 2022-08-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체소자 및 반도체소자 패키지
JP7154266B2 (ja) * 2020-10-16 2022-10-17 日機装株式会社 窒化物半導体発光素子
CN116207197A (zh) * 2023-05-06 2023-06-02 江西兆驰半导体有限公司 高光效的发光二极管外延片及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268581A (ja) * 2004-03-19 2005-09-29 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子
JP2010087217A (ja) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法
WO2010150809A1 (ja) * 2009-06-24 2010-12-29 日亜化学工業株式会社 窒化物半導体発光ダイオード
JP2013041930A (ja) * 2011-08-12 2013-02-28 Sharp Corp 窒化物半導体発光素子およびその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6189664A (ja) * 1984-10-09 1986-05-07 Fujitsu Ltd 半導体装置の製造方法
JP3594826B2 (ja) * 1999-02-09 2004-12-02 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
JP3909811B2 (ja) * 2001-06-12 2007-04-25 パイオニア株式会社 窒化物半導体素子及びその製造方法
JP4201079B2 (ja) * 2002-12-20 2008-12-24 昭和電工株式会社 発光素子、その製造方法およびｌｅｄランプ
JP5305588B2 (ja) * 2006-01-12 2013-10-02 三菱化学株式会社 ＧａＮ系発光素子およびその製造方法
KR101164026B1 (ko) * 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
JP2010232597A (ja) * 2009-03-30 2010-10-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
US8604461B2 (en) * 2009-12-16 2013-12-10 Cree, Inc. Semiconductor device structures with modulated doping and related methods
JP5380754B2 (ja) * 2010-02-12 2014-01-08 日立金属株式会社 窒化物半導体自立基板の製造方法および窒化物半導体デバイスの製造方法
SG183608A1 (en) * 2011-03-02 2012-09-27 Soitec Silicon On Insulator Methods of forming iii/v semiconductor materials, and semiconductor structures formed using such methods
DE102011100037A1 (de) * 2011-04-29 2012-10-31 Osram Opto Semiconductors Gmbh Strahlung emittierender Halbleiterchip mit integriertem ESD-Schutz
US9178114B2 (en) * 2011-09-29 2015-11-03 Manutius Ip, Inc. P-type doping layers for use with light emitting devices
US8698163B2 (en) * 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
JP5881393B2 (ja) * 2011-12-06 2016-03-09 国立大学法人山口大学 窒化物半導体発光素子およびその製造方法
JP6026116B2 (ja) * 2012-03-09 2016-11-16 シャープ株式会社 窒化物半導体発光素子およびその製造方法
US10453996B2 (en) * 2012-05-04 2019-10-22 Stc.Unm Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
WO2013187171A1 (ja) * 2012-06-13 2013-12-19 シャープ株式会社 窒化物半導体発光素子及びその製造方法
JP5853921B2 (ja) * 2012-09-26 2016-02-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
DE102012217640B4 (de) * 2012-09-27 2020-02-20 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102014115599A1 (de) * 2013-10-28 2015-04-30 Seoul Viosys Co., Ltd. Halbleitervorrichtung und Verfahren zu deren Herstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268581A (ja) * 2004-03-19 2005-09-29 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子
JP2010087217A (ja) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法
WO2010150809A1 (ja) * 2009-06-24 2010-12-29 日亜化学工業株式会社 窒化物半導体発光ダイオード
JP2013041930A (ja) * 2011-08-12 2013-02-28 Sharp Corp 窒化物半導体発光素子およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105449522A (zh) * 2015-12-28 2016-03-30 中国科学院半导体研究所 一种绿光激光器外延片及其制备方法
CN105449522B (zh) * 2015-12-28 2019-04-16 中国科学院半导体研究所 一种绿光激光器外延片及其制备方法
JP2017135215A (ja) * 2016-01-26 2017-08-03 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子とその製造方法
JP6405430B1 (ja) * 2017-09-15 2018-10-17 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP2019054122A (ja) * 2017-09-15 2019-04-04 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
US11616167B2 (en) 2017-09-15 2023-03-28 Nikkiso Co., Ltd. Nitride semiconductor light-emitting element and method for manufacturing nitride semiconductor light-emitting element

Also Published As

Publication number Publication date
CN106415860B (zh) 2020-02-14
JPWO2015186478A1 (ja) 2017-04-20
JP6227134B2 (ja) 2017-11-08
CN106415860A (zh) 2017-02-15
US20170186912A1 (en) 2017-06-29

Similar Documents

Publication Publication Date Title
JP6227134B2 (ja) 窒化物半導体発光素子
US9324908B2 (en) Nitride semiconductor light-emitting element
US8134170B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
TWI529962B (zh) 氮化物半導體發光元件及其製造方法
JP6005346B2 (ja) 窒化物半導体発光素子およびその製造方法
TWI493753B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP6026116B2 (ja) 窒化物半導体発光素子およびその製造方法
KR20100093872A (ko) 질화물 반도체 발광소자 및 그 제조방법
JP2006114886A (ja) ｎ型ＩＩＩ族窒化物半導体積層構造体
JP6482573B2 (ja) 窒化物半導体発光素子
JP2008288397A (ja) 半導体発光装置
WO2014061692A1 (ja) 窒化物半導体発光素子
TWI567877B (zh) Manufacturing method of nitride semiconductor device
JP6124740B2 (ja) 窒化物半導体発光素子の製造方法、窒化物半導体発光素子および窒化物半導体発光素子用下地基板
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP2008227103A (ja) ＧａＮ系半導体発光素子
JP2021158291A (ja) 窒化物半導体素子の製造方法
JP6482388B2 (ja) 窒化物半導体発光素子
KR102224109B1 (ko) 발광소자, 발광소자 제조방법 및 조명시스템
JP6071044B2 (ja) 半導体発光素子及びその製造方法
JP2014082396A (ja) 窒化物半導体発光素子
JP2016178269A (ja) 半導体発光素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15803146

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15313819

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2016525747

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15803146

Country of ref document: EP

Kind code of ref document: A1