WO2015053520A1 - 기판과 발광다이오드 - Google Patents

기판과 발광다이오드 Download PDF

Info

Publication number
WO2015053520A1
WO2015053520A1 PCT/KR2014/009394 KR2014009394W WO2015053520A1 WO 2015053520 A1 WO2015053520 A1 WO 2015053520A1 KR 2014009394 W KR2014009394 W KR 2014009394W WO 2015053520 A1 WO2015053520 A1 WO 2015053520A1
Authority
WO
WIPO (PCT)
Prior art keywords
active layer
substrate
light emitting
emitting diode
chip
Prior art date
Application number
PCT/KR2014/009394
Other languages
English (en)
French (fr)
Inventor
염홍서
Original Assignee
염홍서
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 염홍서 filed Critical 염홍서
Priority to CN201480055469.3A priority Critical patent/CN105765740B/zh
Priority to US15/026,731 priority patent/US9660143B2/en
Publication of WO2015053520A1 publication Critical patent/WO2015053520A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Definitions

  • the present invention relates to a substrate for increasing the output of a light emitting diode having an active layer and a structure of a light emitting diode using the same.
  • the upper and lower surfaces of the substrate on which the light emitting diodes are formed are parallel.
  • the active layer formed on the substrate is also generally horizontal with respect to the top and bottom surfaces of the substrate.
  • the outer surface of a conventional hexahedral chip has a rectangular cross section, and the shape of each layer shown on the exposed outer cross section corresponds to the case where a virtual cross section is formed in the chip perpendicular to the outer face. It is represented by a straight line.
  • Non-Patent Document 1 “Nitride-Based LEDs With Textured Side Walls”
  • Non-Patent Document 2 IEEE PHOTONICS TECHNOLOGY LETTERS, VOL. 16, NO. 3, pp750-751 MARCH 2004
  • Non-Patent Document 3 "Nitride-Based LEDs With Phosphoric Acid Etched Undercut Sidewalls"
  • Non-Patent Document 4 IEEE PHOTONICS TECHNOLOGY LETTERS, VOL.21, NO. 8, pp510-512 APRIL 15, 2009
  • the amount of light emitted is increased while keeping the plane size of the light emitting diode the same. To this end, the chip size remains the same and the area of the active layer emitting light is increased. In addition, while increasing the area of the active layer exposed to the edge of the chip, the light emitted to the side is directed to the front to increase the utilization of the emitted light.
  • the light emitting diode of the present invention includes an active layer that is non-parallel to the reference plane.
  • the active layer may be characterized by having a bend.
  • the active layer may be characterized by having an inclination.
  • the side wall of the light emitting diode may be characterized in that the curvature.
  • the curvature of the side wall of the light emitting diode may be characterized by having an inclination.
  • the substrate of the present invention has an upper surface that is non-parallel to the lower surface. That is, it is a board
  • This upper surface is characterized in that it comprises one or more bends.
  • the upper surface is characterized in that it comprises at least one slope.
  • the substrate of the present invention has an upper surface and a lower surface, and includes at least one upper layer formed on the substrate, wherein at least one of the upper layers is displaced with respect to the lower surface.
  • This upper surface is characterized in that it comprises one or more bends.
  • the upper surface is characterized in that it comprises at least one slope.
  • the substrate of the present invention has an upper surface and a lower surface with respect to a horizontal reference surface, and the reference surface and the lower surface are disposed to be offset.
  • the light emitting diode of the present invention includes a substrate having an upper surface which is displaced with respect to the lower surface and has a bend on the side surface.
  • the light emitting diode of the present invention comprises a substrate having a top surface and a bottom surface, the substrate comprising at least one top layer formed on the substrate, wherein at least one of the top layers comprises a substrate having a top layer which is displaced with respect to the bottom surface and is bent at a side surface.
  • the light emitting diode of the present invention includes at least one substrate having an upper surface and a lower surface with respect to a horizontal reference surface, and the reference surface and the lower surface are disposed to be offset.
  • the application of this structure increases the light output per unit plane area of the chip (per unit projection area of the active layer, per unit installation area of the chip), and also increases the amount of light emitted to the side by increasing the exposed area of the active layer.
  • the light emitted from the surface is directed forward to increase the light output.
  • a conventional light emitting diode comprising a substrate
  • Fig. 13 Stereoscopic representation of curved surfaces 2
  • Fig. 16 Stereoscopic representation of curved surfaces 1
  • Fig. 17 Stereoscopic representation of curved surfaces 2
  • One side wall has inclined bends
  • Fig. 25 An inverted form of the side wall with inclined bends
  • 35 illustrates an arrangement of bends on a substrate
  • Example 1 in which the chip is located on a part of the curved surface.
  • Example 2 chip is located on a part of the curved surface
  • Fig. 39 A perpendicular curved surface and an inclined curved surface
  • Fig. 42 Increased exposure area of the curved active layer consisting of inclined planes
  • Fig. 47 An active layer having one direction bending as a lower surface and an upper surface thereof
  • Fig. 51 Example of continuous change and asymmetry of the reflection wall angle surrounding the chip.
  • Fig. 52 An example of the configuration of the outer wall surrounding one or more chips and the inclination of the reflector
  • the element surface is the outermost face of the structure constituting the chip. If there are irregularities on the surface, a pattern that is continuous in a straight or curved line with respect to the uneven cross section in the vertical direction is used, and overlapping of specific shapes such as squares (rectangles, squares, trapezoids, etc.) and spheres is also possible. In addition, irregular surface roughness may be applied as in the case of roughing.
  • the substrate on which the light emitting diode is formed has an upper surface and a lower surface as shown in FIG. 2.
  • the conventional pss pattern is formed by applying a photolithography process by forming a PR pattern on a substrate (eg, sapphire) as shown in FIG. Patterns such as B and C of FIG. 4 or the shape of unevenness show that the shape of the etched pattern may vary according to the crystal plane. These examples have been widely used in the past.
  • FIG. 5 shows that when the chip is a hexahedron, the area of the active layer (section area, A-A 'plane area) is parallel to the substrate on the substrate on which the chip is formed and has the same projection width. At this time, if the active layer of the hexahedral device is not planar with respect to the reference plane, the area projected on the substrate surface or the adhesive surface (the bottom surface) and the area of the active layer plane of the device may be different.
  • One embodiment of the present invention includes the following cases with respect to the active layer of the light emitting device.
  • the inclination of the active layer at this time may have an inclination either individually or together with respect to the vertical or horizontal direction (the inclination with respect to the vertical direction is a microarea divided by the active layer plane finely).
  • This structure increases the sum of the total area of the active layer that emits light and the exposed area of the active layer exposed on the four sidewalls.
  • the active layer exposed on the sidewalls is directed forward rather than laterally (see FIGS. 10, 23, 41-44).
  • the inclination may be implemented when the upper surface of the substrate is inclined or the inclined upper layer is formed on the upper surface of the substrate to implement the inclination of the active layer.
  • the active layer surface may be inclined with respect to the vertical or horizontal direction of the active layer mentioned above, respectively or together.
  • the total area of the active layer formed in this way has an effect of increasing the area compared to the case where the active layer plane is parallel to the reference plane (substrate upper surface or the substrate adhesive surface) and inclined with the reference plane.
  • the active layer exposed area of the sidewalls also increases (FIGS. 7, 8, 9, 45, 46, 47).
  • the bending may be a case where the upper surface of the substrate is curved and a curved upper layer is formed on the upper surface of the substrate to form the bending of the active layer.
  • Such curvature may be regular or irregular. Flexion can lead to the formation of surfaces that continue to bulge and settle.
  • the mask may be formed on the target surface to form an inclined surface or a curved surface, and then the surface may be etched, and an upper layer may be formed by epitaxy or the like along the remaining curvature after the etching.
  • This top layer may comprise an active layer.
  • A has a larger actual area than B having the same active layer area as the active layer area projected onto the bottom surface (reference plane, parallel plane) of A.
  • An increase in the area of the active layer which is one of the effects obtained from the plane inclined with respect to the reference plane, is as follows.
  • Length of Substrate B Length of Substrate A x cos a
  • Length (or area) of active layer B length (or area) of active layer A X cos a ⁇ length (or area) of active layer A> length (or area) of active layer B)
  • the inclined surface When the inclined surface has a constant area and is continuously disposed at different angles, the inclined surface has a curved surface (see FIG. 11) or an arc-shaped curved surface (see FIG. 12). These convex arc-shaped curved surfaces may be irregularly connected (see FIG. 13). Larger curvatures are formed when arc-shaped curved surfaces formed in opposite directions are continuously connected. The curvature at this time is so large that it is incomparable with the pss pattern, sometimes one chip (the size of one chip) may be formed in a part of the bend, or one chip may be formed over several bends. Therefore, it is difficult to expect ELOG (Epitaxial Lateral Overgrowth) due to such bending.
  • ELOG Epi- Lateral Overgrowth
  • the size of the pattern (e.g., several micrometers level) is such that the ELOG is possible, and thus it is not the bending of the substrate as in the present invention.
  • this pss pattern does not affect the inclination of the upper surface of the substrate with respect to the reference surface.
  • Examples where the active layer is curved can be divided into the following cases.
  • the active layer When the active layer is formed as a curved surface, the total area of the active layer increases as compared with the case of a simple rectangular cross section. Therefore, the light output compared to the same chip projection area is increased.
  • FIG. 15 illustrates a form in which the left and right asymmetric patterns are repeatedly applied to the chip edges in the top view of the vertical type LED.
  • the entire surface of the curved active layer is inclined again or the substrate itself is inclined, or the entire uneven or curved sidewall of the device or Angle can be formed.
  • the present invention including this example relates to a light emitting diode, characterized in that it has a non-planar active layer.
  • the case of having a non-planar active layer includes the case of having an inclined active layer and the case of having a curved active layer.
  • An embodiment of such a light emitting diode is as follows.
  • a light emitting diode having an uneven surface of the device or a light emitting diode having a curved surface of the device is a case where the surface of the device is patterned or roughened and has a non-planar active layer.
  • a bend having a size that does not cause ELOG in size may be present on the active layer surface inside the light emitting diode and on the active layer surface exposed to the side of the light emitting diode.
  • the present invention relates to a light emitting diode, characterized by having an inclined active layer and / or a curved active layer and having a non-planar active layer exposed surface.
  • the sidewall of the device is etched to maximize the exposed area of the active layer.
  • the shape of the surface of the substrate 1_ can be transferred to the device structure, the substrate 2 can be inclined with respect to the reference plane, and photolithography can be used.
  • One of the technical configurations of the present invention relates to a substrate (Fig. 17) having a curved upper surface in which concave or convex surfaces (Fig. 16) are alternately formed.
  • the convex hemispherical surface may be an example of bending of irregularities formed by etching down based on the upper surface of the substrate (FIG. 18), and the shape may be symmetrical or asymmetrical.
  • the contiguous configuration between the concave surface and the concave surface, the convex surface and the convex surface, and the convex surface and the concave surface, which are expressed in cross section, is based on the size that ELOG (Epitaxial Lateral Overgrowth) cannot occur. This is because growth without ELOG can achieve an increase in active layer area for the same projected area. Therefore, the bending in the present invention means a geometric shape of the size that ELOG does not occur. Epitaxy occurs along this curve.
  • the present invention may be characterized in that the concave and convex surfaces are alternately formed with a curved upper surface, wherein the concave and convex surfaces are formed of a substrate material (FIG. 18).
  • the substrate may be etched by photolithography or bent by applying a physical method (eg, grinding).
  • the present invention can be characterized in that in the substrate having a curved upper surface formed by alternating concave and convex surfaces, the convex surface is formed of a different material different from the substrate material (Fig. 19).
  • This bend may first form a concave portion of the bend followed by other materials to form a convex portion of the bend.
  • another embodiment of implementing the light emitting diode of the present invention may change the shape of the active layer surface by forming concave and convex by etching the substrate by a pattern formed on the substrate rather than the shape of the substrate itself. have.
  • the substrate having a curved upper surface formed alternately of the concave surface and the convex surface of the present invention may include a secondary pattern formed along the curvature of the convex surface and the concave surface. This secondary pattern allows ELOG to be partially or fully enabled (see FIG. 20).
  • this invention relates to the board
  • the light emitting diode of the present invention formed on such a substrate may have a non-planar active layer, and the active layer may have the same shape as the upper shape of the substrate. (See Figure 7)
  • the light emitting diode of the present invention may be characterized in that it has a non-planar active layer and all or part of the active layer is not planar.
  • the light emitting diode of the present invention may be characterized in that it has a non-planar active layer and the active layer is exposed to a part of the device surface. (See Figure 7)
  • the light emitting diode of the present invention may be characterized in that the non-planar active layer and all or a portion of the cross section to which the active layer is exposed are curved surfaces (see FIG. 14).
  • the curvature may be a zigzag straight surface or a superposition of curved surfaces.
  • Known photolithography is utilized to implement the shape (straight or curved curvature) of the active layer exposed surface in FIG. Applying this structure, we set up a process for fabricating LEDs with textured sidewalls to test the change in light extraction efficiency of the mesa structure of GaN series LEDs.
  • the sidewall texturing structure applied in this experiment was formed at the same time as the photolithography process proceeds to make a place for mesa and n-electrode.
  • ICP etching conditions for sidewall texturing are the same as those applied to a typical sample. Therefore, there is no added photolithography process as compared to the general LED manufacturing process, and the same ICP etching conditions, there is no additional damage by the plasma.
  • FIG. 48 in which the technical idea of the present invention is represented in correspondence with FIG. 14, shows an inclination given to a chip and an inclination given to a side surface.
  • A shows the underside of the chip when applying a bend to the edge side of the chip.
  • B denotes a case in which the edge side of the chip is bent and at the same time inclined, and the exposed sidewalls of the flat active layer and the curved active layer are expressed on one curved slope.
  • C is a case where the edge of the chip having the curved active layer is etched obliquely while the inclination is applied to the entire chip.
  • D represents the active layer surface and the bottom surface when inclined with a flat active layer and a flat bottom surface.
  • E is a case where the edge of the chip having the flat active layer is etched obliquely, while the inclination is applied to the entire chip.
  • the curved surface formed on the active layer inside the chip increases the light output per projected area of the active layer surface, and the curved surface formed by exposing the active layer on the edge of the chip increases the area where the active layer is exposed. This increases and the light emitting direction is directed forward.
  • the light emitting diode of the present invention is characterized in that the active layer is not parallel to the horizontal plane.
  • the top and bottom surfaces of the substrate are parallel, and the active layer is also generally horizontal with respect to the top and bottom surfaces of the substrate.
  • the active layer surface is not parallel to the upper or lower surface of the substrate or the lower adhesive surface (hereinafter referred to as reference surface) to which the completed chip is attached. (See Figure 22)
  • the active layer (or the cross section of the active layer) is not parallel to the reference plane means that the 1_active layer can be an inclined plane or a 2_ bent plane or a 3_ bent plane.
  • the light emitting diode of the present invention is characterized in that the active layer is not parallel (or non-parallel, or intersects) with the horizontal plane, and the cross section of the active layer has an angle with the horizontal plane. (See Figure 22)
  • the first example of the case where the active layer is an inclined plane is the case of epi growth using a substrate having an inclined top surface.
  • FIG. 6 there is illustrated a light emitting diode characterized in that the cross section of the active layer is parallel to a plane (substrate top surface) having a horizontal bottom surface and an angle A.
  • the light emitting diode is configured on the inclined plane, the following effects are obtained.
  • b_Bending to the edge of the chip vertically (using a conventional photolithography process): the side of the active layer exposed to the side of the same projection area is increased, and the exposed active layer is displaced upwards to which light should be emitted.
  • the light output can be minimized.
  • Fig. 14 planar chip and Fig. 15 vertical chip side curvature. When one chip corresponding to two chip areas is installed on an inclined surface facing each other (see Fig. 23), a larger amount of light is required to be emitted forward. Light may be emitted.
  • the shape of the lower right side where the upper part of the chip is flat can be made by a known technique (Korean Application No .: 1020050123314_ Selective epitaxial growth method).
  • FIGS. 14 and 15 The shape of the bend formed on the side is shown in FIGS. 14 and 15.
  • An edge (side wall) of the chip is etched to form a zigzag cross section in one or more straight lines;
  • An edge (side wall) of the chip is etched to form a zigzag cross section consisting of one or more curves;
  • the shape of the asymmetrical pattern which forms a cross section by superimposing a straight line and a curve on the edge (side wall) of a chip is illustrated.
  • the tilt can be imparted through photolithography so that when bending, the active layer cross section faces the direction in which light should be emitted.
  • FIGGS. 24 and 25 25 is a form in which the growth substrate is removed and inverted after giving a slope. It is also possible to provide a reflective surface for increasing forward emission of light emitted from the side surface.
  • the substrate may be inclined in a package step by using a general light emitting diode structure in which the active layer is formed in parallel with the upper and lower surfaces of the substrate.
  • a light emitting diode can be realized in which the lower surface of the substrate intended by the present invention is not parallel to the horizontal surface (adhesive surface).
  • the description of the inside of the chip and the chip edge in this case is basically the same as the case where the top surface itself is inclined. ( Figure 28)
  • the active layer is not parallel to the horizontal plane, and the cross section of the active layer may be formed non-linearly on the etched surface.
  • FIG. 29 shows that the cross section of the active layer is formed non-linearly on the etched surface.
  • This nonlinear active layer reflects the curvature of the underlying layer.
  • the bending of the lower layer is made in the form as shown in FIG. 30 is a view of the top surface of the substrate as viewed from the top, and (x) indicates the peak of the bent upwards. Concentric circles mean contours. It may have RB1 and RB2 (radius of B2 section) for the cut planes of B1 and A1, respectively.
  • RB1 and RB2 radius of B2 section
  • One or more of these curved surfaces may exist within one chip, and several chips may exist on one curved surface (FIG. 32). The case where only the thickness change in the diagonal direction is shown is shown in FIG.
  • FIG. 34 shows the upper and lower curved surfaces and FIG. 35 illustrates the arrangement of the curved lines.
  • 30 and 31 show that the magnitude of the bend may vary from bend to bend.
  • 32 shows the downward curvature relative to the upper surface of the substrate. (+) In FIG. 32 means the lowest point bent downward.
  • 33 shows only one bend in one chip, and the thickness of the semiconductor layer is changed according to a diagonal cross section.
  • 34 may be an example of one bend corresponding to one chip each.
  • 35 illustrates chip size and placement with respect to the arrangement of the bends on the substrate, and FIGS. 30-34 illustrate that the shape or arrangement of the bends included as examples may vary.
  • FIG. 36, 37 and 38 show that a chip (of size) may be in part of one bend or may be over several bends.
  • FIG. 38 illustrates an example in which multiple bends exist in various sizes over the entire surface of the substrate, and show that one chip may be formed over several bends on the substrate.
  • White space on the substrate is an example of the possibility of placing chips of various sizes.
  • Such a curve shown in FIG. 38 may be made by general etching or direct processing on a substrate, and in addition to the cutout thus formed, a pattern of a size (eg, pss) in which an epitaxial lateral overgrowth (ELOG) effect may occur.
  • ELOG epitaxial lateral overgrowth
  • FIG. 20 is such an example
  • FIG. 21 shows that a pss pattern can be formed continuously over the curvature entering and exiting relative to the top surface of the substrate on the substrate plane.
  • nonlinear (linear bending, curves) on a plane where the cross section (surface shown after etching) of the active layer intersects (or includes the cross section of the active layer) the cross section of the active layer. can be exposed or formed.
  • the active layer is an inclined surface which is not parallel to the horizontal plane and has a curved surface
  • an example in which the curved surface on the substrate is performed by the combination of the inclined plane is shown in FIG. 11.
  • 11 is an embodiment in which the curved surface on the substrate is expressed by a combination of planes.
  • the light emitting diode in which the curved surface is reflected and the active layer is formed as the curved surface
  • the shape of the active layer is a plane having an arbitrary angle with the cross section or the cross section ( It is characterized by the fact that it is bent on the surface where the shape of the active layer appears (Fig. 39). 40 is an example of a virtual representation of the three-dimensional shape of the bend in the present invention that can appear as a bend in the cross-section.
  • FIG. 41 shows that the exposed active layer area increases with the change of the active layer exposed cross section, which is a combination of simple straight lines or flat surfaces.
  • FIG. 41 shows that the area of the active layer exposed diagonally to the sidewall of the light emitting diode grown on the inclined substrate is larger than that of the general light emitting diode.
  • This active layer may be a multi-quantum well (MQW).
  • MQW multi-quantum well
  • FIG. 42 shows a case in which sidewalls are etched in a semicircle (or arc) with respect to a light emitting diode formed on a curved surface formed of an inclined plane, and a sidewall of a light emitting diode formed in a simple plane is etched in a semicircle (or arc).
  • FIG. 43 shows that the length (or area) of the inclined nonlinear arc remaining in the exposed semicircular cross section after etching in the form of an arc for the sidewall formed in the inclined bend of B is longer or larger than A.
  • the active layer has an inclined surface (in the case of B) or a curved surface (FIG. 12, 13) intended by the present invention, or a beveled curved surface, or a curved surface (exposed active layer is in the form of an arc) that penetrates into the epi layer.
  • Forming a shape having an angle other than a right angle with respect to the cross section (FIG. 39) ensures more active layer exposure area, and has an effect of directing the light emission direction forward.
  • the effective area of the active layer and the exposure of the active layer is maximized to increase the amount of light emitted and to direct the direction of light emission.
  • the device may have a curved surface.
  • the surface of the device is curved, as compared with the case where the active layer has a curvature and an inclination and the surface has no curvature (see FIG. 9), the closer the curvature is to the hemispherical shape, the greater the amount of light emission.
  • 9 illustrates an embodiment in which the curvature on the substrate is gradually relaxed as the lamination proceeds, so that the curvature of the active layer is more gentle than the curvature on the substrate, or the upper surface is not curved through a separate process.
  • the light emitting diode of the present invention having such a configuration is characterized in that it comprises an active layer and a non-parallel or inclined reference plane and the reference plane.
  • Non-parallel to the reference plane means that it has a plane that is inclined with respect to the substrate top surface or the adhesion reference plane and / or bends.
  • the slope may be formed symmetrically.
  • the shape may be symmetrical in the circumferential direction (FIG. 40), or may be made of an irregular inclined surface.
  • the curve may be formed symmetrically.
  • the bend may be made by alternating concave and convex surfaces.
  • the bend may be made of one or a part of the concave surface, only one or a part of the convex surface.
  • the light emitting diode of the present invention having such a configuration is characterized in that the laminated structure includes a p layer, an active layer, n layers.
  • This structure covers all types of light emitting diodes such as planar, flip chip and vertical chip.
  • the light emitting diode of the present invention is characterized in that the light emitting device having a curved surface.
  • This type of light emitting diode can be more easily escaped to the outside of the device by increasing the active layer area after the laminated structure is formed on the curved or concave surface and convex surface alternately or symmetrically inclined substrate. To be.
  • the light emitting diode of this type is a vertical type including a laminated structure separated from the light emitting diode including a substrate, as well as a curved structure or a concave surface and a convex surface formed on an inclined surface alternately or symmetrically and separated from the substrate. (vertical chip) may be included.
  • the support substrate used for the vertical type may be flat unlike the growth substrate to be separated, and a filler may be filled between the support surface and the curved surface formed on the surface of the light emitting diode.
  • the active layer on the right side has a larger actual area of the active layer per unit projection area, and thus more light emission effect than the same projection area can be expected.
  • the cross section of the active layer exposed to the side is widened and the emission angle is changed.
  • the inclination at this time may be caused by the upper surface of the substrate or the upper surface of the substrate.
  • the material forming the inclined upper layer is, for example, an AlInGaN compound semiconductor including GaN, AlGaN, InGaN, that is, Al x In y Ga (1-xy) N composition formula (where 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the inclined top layer may not be doped or may be doped with n type, and before forming the inclined layer, an n-GaN layer is first formed on the top surface of the substrate, and then on the n-GaN layer. The slope can be formed. At this time, a photolithography method may be applied to form a slope.
  • the upper surface of the substrate may have a curvature, or the curvature layer may be formed on the flat upper layer or the inclined upper layer formed on the substrate.
  • the material forming the layer having the curvature are AlInGaN compound semiconductors including GaN, AlGaN, and InGaN, that is, Al x In y Ga (1-xy) N composition formulas, where 0 ⁇ x ⁇ 1 and 0 ⁇ y ⁇ 1 , 0 ⁇ x + y ⁇ 1).
  • the upper layer having the curvature may not be doped or may be doped with n type, and before forming the upper layer having the curvature, an n-GaN layer is first formed at the bottom, and then the upper curvature is formed on the n-GaN layer. A layer can be formed. At this time, a photolithography method may be applied to form a slope.
  • the active layer has curvature in one direction. Flexion is imparted to the flat active layer with the same slope in FIG. 44. This bend is in the form of continuously gathered folds. Unevenness is formed when the bend intersects in both directions. At this time, wrinkles or irregularities are the size of the range that does not form an elog. Virtual planes with no bends are shown for clarity.
  • FIG. 46 illustrates the inclination in FIG. 44 or FIG. 45 from the side of the chip as the one-side curved surface has the inclination.
  • the slope of the entire chip and the slope of the curved surface (active layer) are shown.
  • Fig. 47 shows the active layer having one direction bend as the bottom face and the bend formed at the top face thereof. The bends formed at right angles to the bends shown in FIG. 45 are compared.
  • the inclination of the entire chip and the inclined bend of the chip side may be expressed as follows for five examples.
  • A shows the bottom surface of the side curve of the chip. Methods of forming such curvatures include etching.
  • B shows that the side curvature having such a bottom surface is inclined, and represents the case where the active layer is flat and formed with curvature.
  • C shows the tilting of the entire chip including the curved active layer and the side curves.
  • This inclination can be manifested by the inclination of the substrate or by the inclination of one of the top layers on the substrate, which can be applied to embodiments related to the inclination of the active layer (Figs. 22, 23, 26, 27, 28). Reference).
  • D shows the slope of the bottom surface and the active layer surface of the chip. It can be seen that when the active layer is projected downward, it overlaps with a part of the bottom surface.
  • E denotes that the planar active layer without bending is inclined with inclined side curvature.
  • the content described above with respect to FIG. 22 may be specifically expressed as follows.
  • the present invention with respect to the examples shown in C and D relates to a substrate having a top surface that is non-parallel (nonparallel to the bottom surface or misaligned with the bottom surface) with respect to the bottom surface (or reference surface) and a light emitting diode comprising such a substrate.
  • This upper surface may have a bend, and the bend may be continuous in one or more.
  • the upper surface may have an inclination, and the upper surface may further include a bend.
  • the curve may be inclined at the side surface.
  • the present invention in a substrate having an upper surface and a lower surface, includes at least one upper layer formed on the substrate, wherein at least one of the upper layers is displaced with respect to the lower surface.
  • a substrate having an upper layer and a light emitting diode comprising such a substrate are provided.
  • This misaligned top layer may comprise one or more bends or one or more slopes.
  • the side may be curved and the curve may be inclined.
  • FIG. 22C shows a substrate having an upper surface and a lower surface with respect to a horizontal reference surface and provided with the reference surface and the lower surface displaced.
  • FIG. 22D shows a light emitting diode which is an example of the present invention including a substrate having a top surface which is displaced with respect to a bottom surface, which may have a curvature on its side.
  • 49 represents that the degree of inclination of the entire chip can be selected.
  • the angle can be given in consideration of light distribution characteristics and conditions such as proper light output.
  • 50 is an example of controlling light distribution characteristics by continuously changing the angle of the inclined outer wall, and may be applied to the case where the active layer is flat, curved, or inclined.
  • FIG. 51 shows that there may be more than one angle of reflective wall that may be formed monolithically around the chip. One reflective surface can have multiple angles applied in succession, showing that one or more reflective wall angles around the chip can all be different.
  • FIG. 52 shows that the configuration of one or more individual outer walls surrounding one or more chips and the inclination of the reflector can be selected. In a chip having the characteristic elements of the present invention as applied to FIG.
  • one or more layers having different refractive indices may form the exterior of the chip.
  • the layers having respective refractive indices do not exclude that they are made of conformal coating along the outer form of the chip, and phosphors and the like may be combined together or stacked in separate layers.
  • Such a chip is not limited to the package having the reflectors shown in FIGS. 51 and 52 and may be applied without limitation, including the case where there is no reflector.
  • the height of the continuous surface on the upper surface of the substrate is expressed in the form of an imaginary line along the surface, and the content of the curvedness in the outline is illustrated.
  • the height of the continuous layer on the upper layer on the upper surface of the substrate is expressed in the form of an imaginary line along the surface, and the content of the curved line is shown in the outline. It can be seen that there is at least one layer on the substrate and if any one of the layers has a curvature, the layers formed thereon will have the curvature.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 기준면에 대하여 비평행인 상부면을 갖는 기판으로서 경사지거나 굴곡있는 상부면이나 상부층을 포함할 수 있다. 또한, 본 발명은 기준면에 대하여 비평행인 활성층을 포함하는 발광다이오드에 관한 것이다. 본 발명은 발광다이오드는 상기 활성층이 굴곡을 가지는 것을 특징으로 할 수 있다. 또한 본 발명의 발광다이오드는 상기 발광다이오드의 측벽이 굴곡을 갖는 것을 특징으로 할 수 있다. 다. 또한 본 발명의 발광다이오드는 상기 발광다이오드의 측벽이 굴곡을 가지며 경사진 것을 특징으로 할 수 있다. 이러한 구성을 통해 칩사이즈는 동일하게 유지하며 광을 방출하는 활성층면적을 증가시킨다. 또한, 칩의 가장자리에 노출된 활성층의 면적을 증가시키는 한편, 측면으로 방출되는 광을 전방으로 지향시켜 방출된 광에 대한 활용률을 높인다.

Description

기판과 발광다이오드
본 발명은 활성층을 갖는 발광다이오드의 출력을 증가시키는 기판과 이를 이용한 발광다이오드의 구조에 관한 것이다.
종래기술에서 발광다이오드가 형성되는 기판의 상부면과 하부면은 평행하다. 기판 상부에 형성되는 활성층도 통상적으로 기판의 상부면과 하부면에 대해 수평을 유지한다. 또한, 통상적인 육면체형태의 칩의 외부면은 사각형인 단면을 가지며, 노출된 외부단면에 나타난 각각의 층의 형상은 이 칩의 내부에 외부면에 대하여 수직으로 가상단면을 형성한 경우와 일치하며 직선으로 표현된다.
(비특허문헌 1)"Nitride-Based LEDs With Textured Side Walls"
(비특허문헌 2)IEEE PHOTONICS TECHNOLOGY LETTERS, VOL. 16, NO. 3, pp750-751 MARCH 2004
(비특허문헌 3)"Nitride-Based LEDs With Phosphoric Acid Etched Undercut Sidewalls"
(비특허문헌 4)IEEE PHOTONICS TECHNOLOGY LETTERS, VOL.21, NO. 8, pp510-512 APRIL 15, 2009
발광다이오드의 평면사이즈를 동일하게 유지하면서 광방출량을 증가시킨다. 이를 위해 칩사이즈는 동일하게 유지하며 광을 방출하는 활성층면적을 증가시킨다. 또한, 칩의 가장자리에 노출된 활성층의 면적을 증가시키는 한편, 측면으로 방출되는 광을 전방으로 지향시켜 방출된 광에 대한 활용률을 높인다.
본 발명의 발광다이오드는 기준면에 대하여 비평행인 활성층을 포함한다.
또한, 본 발명에 있어서, 상기 활성층이 굴곡을 가지는 것을 특징으로 할 수 있다.
또한, 본 발명에 있어서, 상기 활성층이 경사를 가지는 것을 특징으로 할 수 있다.
또한, 본 발명에 있어서, 상기 발광다이오드의 측벽이 굴곡을 갖는 것을 특징으로 할 수 있다.
또한, 본 발명에 있어서, 상기 발광다이오드의 측벽의 굴곡이 경사를 갖는 것을 특징으로 할 수 있다.
본 발명의 기판은 하부면에 대하여 비평행인 상부면을 갖는다. 즉, 하부면에 대하여 어긋나는 상부면을 갖는 기판이다. 이러한 상부면은 하나 이상의 굴곡을 포함하는 것을 특징으로 한다. 또한 상기 상부면이 하나 이상의 경사를 포함하는 것을 특징으로 한다.
본 발명의 기판은 상부면과 하부면을 가지며, 상기 기판 위에 형성된 하나 이상의 상부층을 포함하며, 상기 상부층 중 하나 이상이 상기 하부면에 대하여 어긋나는 것을 특징으로 한다. 이러한 상부면은 하나 이상의 굴곡을 포함하는 것을 특징으로 한다. 또한 상기 상부면이 하나 이상의 경사를 포함하는 것을 특징으로 한다.
본 발명의 기판은 수평인 기준면에 대하여 상부면과 하부면을 가지며 상기 기준면과 상기 하부면이 어긋나게 설치된다.
본 발명의 발광다이오드는 하부면에 대하여 어긋나는 상부면을 갖는 기판을 포함하며 측면에 굴곡을 갖는다.
본 발명의 발광다이오드는 상부면과 하부면을 갖는 기판에 있어서, 상기 기판 위에 형성된 하나 이상의 상부층을 포함하며, 상기 상부층 중 하나 이상이 상기 하부면에 대하여 어긋나는 상부층을 갖는 기판을 포함하며 측면에 굴곡을 갖는다.
본 발명의 발광다이오드는 수평인 기준면에 대하여, 상부면과 하부면을 가지며, 상기 기준면과 상기 하부면이 어긋나게 설치되는 하나 이상의 기판을 포함한다.
이러한 구조를 적용함에 따라 칩의 단위 평면면적당(활성층의 단위투영면적당, 칩의 단위설치면적당) 광출력을 증가시킴과 동시에, 활성층이 노출된 면적을 증가시켜 측면으로 나오는 광량을 증가시키고, 이러한 노출면으로부터 방출된 광을 전방으로 지향시켜 광출력을 증가시킨다.
도 1 종래의 발광다이오드 개요
도 2 종래의 기판
도 3 종래의 pss (patterned sapphire substrate) 패턴 형성
도 4 기판의 패턴형성방법
도 5 기판을 포함하는 종래의 발광다이오드
도 6 경사진 평면
도 7 굴곡을 가진 구조의 실시예1
도 8 굴곡을 가진 구조의 실시예2
도 9 굴곡을 가진 구조의 실시예3
도 10 경사진 평면의 단면
도 11 볼록한 굴곡을 이루는 경사평면
도 12 굴곡면의 입체표현1
도 13 굴곡면의 입체표현2
도 14 칩의 가장자리 굴곡예1
도 15 칩의 가장자리 굴곡예2
도 16 굴곡 표면의 입체표현1
도 17 굴곡 표면의 입체표현2
도 18 연속굴곡의 예시1
도 19 기판상의 다른 물질에 의한 굴곡
도 20 연속굴곡과 2차 패턴 단면 예시
도 21 연속굴곡과 2차 패턴 평면 예시
도 22 기판 경사의 예시
도 23 광방출 방향의 변화
도 24 한쪽 측벽이 기울어진 굴곡을 갖는 형태
도 25 기울어진 굴곡을 갖는 측벽의 뒤집힌 형태
도 26 반사면의 설치예1
도 27 반사면의 설치예2(base와 일체형)
도 28 반사면의 설치예3
도 29 측벽에 직각인 단면의 의미
도 30 굴곡의 크기
도 31 칩 하나의 면적에 해당하는 볼록한 굴곡의 예시
도 32 여러 개의 칩면적에 대응하는 기판 상의 오목한 굴곡의 예시
도 33 하나의 칩에 대응하는 기판 상의 두께변화 예시
도 34 굴곡의 형태
도 35 기판 상의 굴곡의 배열 예시
도 36 칩이 굴곡 표면의 일부에 위치하는 예시1
도 37 칩이 굴곡 표면의 일부에 위치하는 예시2
도 38 연속굴곡의 예시2
도 39 직각 굴곡면과 경사진 굴곡면
도 40 굴곡면의 입체표현 예시
도 41 경사평면의 활성층 노출면적 증대
도 42 경사평면으로 이루어진 굴곡의 활성층 노출면적 증대
도 43 측벽에 경사진 호의 길이
도 44 경사진 평면활성층의 노출면
도 45 한 방향으로 굴곡을 갖는 경우
도 46 한 방향 굴곡면이 경사를 갖는 경우
도 47 하부면인 한 방향 굴곡을 갖는 활성층과 그 상부면
도 48 칩 전체의 경사와 칩 측면의 경사진 굴곡
도 49 칩 전체의 경사도가 임의적인 것을 표현
도 50 칩 외벽의 각도를 연속적으로 변화시킨 배광특성 조절의 예
도 51 칩을 둘러싼 반사벽각도의 연속적 변경과 비대칭성의 예
도 52 하나 이상의 칩을 둘러싼 외벽의 구성예와 반사체의 경사
도 53 기판의 상부면에 연속되는 굴곡
도 54 기판의 상부면 상의 상부층에 연속되는 굴곡
발광소자(또는 발광다이오드)는 도 1 에서와 같이 크게 세 유형이 있다. 화살표는 각각의 표면을 의미한다. 소자 표면은 칩을 구성하는 구조의 최외각 면이다. 표면에 요철이 있는 경우는, 수직방향의 요철단면에 대하여 직선형 또는 곡선형으로 연속되는 패턴이 사용되며, 사각형(직사각형, 정사각형, 사다리꼴 등), 구형 등의 특정 형상의 중첩반복도 가능하다. 또한 러프닝의 경우처럼 비규칙적 표면 거칠기를 적용하는 경우가 있다.
이러한 발광다이오드가 형성되는 기판은 도 2 에서와 같이 상부면과 하부면을 가진다. 종래의 pss 패턴은 도 3 과 같이 기판(예: 사파이어)에 PR 패턴을 형성하여 포토리소그래피공정을 적용하여 형성한다. 도 4 의 B 와 C 같은 패턴이나 요철의 형태 등은 결정면에 따라 식각된 패턴의 형상이 달라질 수 있음을 보여준다. 이러한 예들이 종래에 널리 사용되어 온 경우이다.
도 5 는 칩이 육면체인 경우, 활성층의 면적(단면적, A-A'평면의 면적)이 칩이 형성된 기판(substrate, 기준면)상에 기판과 평행하며 동일한 투영넓이를 갖게 됨을 보인다. 이 때, 육면체소자의 활성층이 기준면에 대하여 평면이 아닌 경우는, 바닥면인 기판면 또는 접착면(에 투영되는 면적과 소자의 활성층 면(Plane)의 면적이 달라질 수 있다. 이러한 기술적 구성을 실현한 본 발명은 발광소자의 활성층에 대하여 다음과 같은 경우를 포함한다.
첫째, 활성층면이 경사를 갖는 경우로서(도 6), 이 때의 활성층의 경사는 수직 또는 수평 방향에 대하여 각각 또는 함께 경사를 가질 수 있다 (수직방향에 대한 경사는 활성층평면을 잘게 나눈 미소면적 각각의 법선벡터가 수직선과 이루는 경사를 의미함). 이러한 구조에 의해 활성층은 광을 방출하는 활성층의 전체면적과 네 개의 측벽에 노출되는 활성층의 노출면적의 합이 증가한다. 또한 측벽에 노출되는 활성층이, 측방보다는 전방을 지향하게 된다(도 10, 도 23, 도 41 내지 도 44 참조). 이 때, 경사는 기판의 상부면이 기울어진 경우 또는 기판의 상부면 위에 기울어진 상부층이 형성되어 활성층의 경사를 구현할 수 있다.
둘째, 활성층면이 굴곡을 갖는 경우로서, 이 때의 활성층의 굴곡에 더하여 상기 첫째에서 언급한 활성층의 수직 또는 수평방향에 대하여 활성층면이 각각 또는 함께 경사를 가질 수 있다. 이렇게 형성되는 활성층의 전체면적은 활성층면이 기준면(기판상부면 또는 기판 접착면)과 평행한 경우와 기준면과 경사진 경우에 비하여 면적이 증가하는 효과가 있다. 측벽의 활성층 노출면적도 증가한다 (도 7, 8, 9, 45, 46, 47). 이 때, 굴곡은 기판의 상부면에 굴곡이 있는 경우와 기판의 상부면 위에 굴곡이 있는 상부층이 형성되어 활성층의 굴곡을 형성할 수 있다. 이러한 굴곡은 규칙적일 수도 있고 불규칙적일 수도 있다. 굴곡은 융기와 침강이 계속되는 표면의 형태로 이어질 수 있다.
경사면 또는 굴곡면을 만들기 위해 대상 표면에 마스크를 형성한 후 표면을 에칭하고, 에칭 후에 남은 굴곡을 따라 에피택시 등의 방법으로 상부층을 형성할 수 있다. 이러한 상부층은 활성층을 포함할 수 있다.
각각의 경우를 세분하여 살펴 본다. 도 10 과 같이 활성층이 경사진 경우 A 는 A 의 바닥면(기준면, 평행면)에 투영되는 활성층면적과 동일한 활성층면적을 갖는 B 보다 실제의 면적이 크다. 기준면에 대하여 경사진 평면으로부터 얻을 수 있는 효과 중의 하나인 활성층 면적의 증가는 다음과 같다.
Substrate B 의 길이= Substrate A 의 길이 x cos a
활성층 B 의 길이(또는 면적) = 활성층 A 의 길이 (또는 면적) X cos a → 활성층 A 의 길이 (또는 면적) ＞ 활성층 B 의 길이 (또는 면적))
이러한 경사면이 일정한 면적을 가지고 연속하여 다른 각도로 배치되면 굴곡(도 11 참조) 또는 호형의 곡면(도 12 참조)을 갖게 된다. 이러한 볼록한 호형의 곡면이 불규칙하게 연결될 수 있다(도 13 참조). 서로 반대방향으로 형성되는 호형의 곡면이 연속하여 연결되면 보다 큰 굴곡이 형성된다. 이때의 굴곡은 그 크기가 pss패턴과는 비교할 수 없을 정도로 크며 때로는 칩 하나(칩 하나의 크기)가 굴곡의 일부에 형성될 수도 있고, 칩 하나가 여러 개의 굴곡에 걸쳐 형성될 수도 있다. 따라서, 이러한 굴곡에 의해서는 ELOG(Epitaxial Lateral Overgrowth)를 기대하기 어렵다. 통상적인 기판의 상부 면에 적용하는 pss(patterned sapphire substrate)패턴의 경우, 패턴의 사이즈(예시: 수 마이크로미터 수준)가 ELOG가 가능한 수준이므로 본 발명에서와 같은 기판의 굴곡이 아니다. 또한, 이러한 pss패턴은 기준면에 대한 기판 상부면의 경사에도 영향을 미치지 못한다.
활성층이 굴곡을 갖는 (굴곡진, 곡면인) 예들을 다음의 경우로 나눌 수 있다.
첫째, 활성층의 전부 또는 활성층의 일부가 굴곡면인 경우 (칩 내부의 활성층의 면적에 대하여 제 1 반도체층과 제 2 반도체층을 향해 굴곡이 있는 경우)
둘째, 활성층이 노출된 측면의 전부 또는 측면의 일부가 굴곡면인 경우(칩의 외곽 단면에 보이는 활성층의 가장자리가, 제 1 반도체층과 제 2 반도체층이 서로 접하여 그 사이에 있는 활성층이 가려지지 않은 상태로 굴곡을 보이는 경우)
셋째, 위의 네 가지 경우 중 둘 이상이 겹쳐진 경우로 나눌 수 있다. 이러한 곡면의 적용에 따른 효과는 다음과 같다.
활성층이 굴곡면으로 형성되면 단순한 사각형 단면인 경우에 비하여 활성층의 전체 면적이 증가한다. 따라서 동일한 칩 투영면적 대비 광출력이 증가한다.
또한, 칩의 측면에 대하여 평면이 아닌 단면(곡면으로 이루어진 단면)이 형성되는 경우 활성층의 노출면적도 증가한다. 직접 외부로 노출되는 활성층 면적을 증가시키기 위해 측벽을 인위적인 굴곡으로 만든 형태가 되면(도 9, 도 13 참조: 도 9는 도 13에 대하여 칩 전체에 경사를 추가로 부여한 경우) 동일한 칩투영면적에 대비하여 광출력은 더욱 증가한다. 수직형 칩의 경우도 동일한 효과가 발생한다. 도 15 (Top view of Vertical type LED)에 칩 가장자리(edge)에 좌우 비대칭 패턴이 반복되어 적용된 형태가 예시되어 있다.
동일한 단면적을 가지는 활성층의 전체면적의 증가 및 활성층이 노출된 면적 증가를 극대화시키기 위하여 굴곡진 활성층 전체에 경사를 다시 부여하거나 기판 자체를 기울이거나, 소자의 울퉁불퉁한 또는 굴곡진 측벽 전체에 대하여 경사 또는 각도를 형성할 수 있다.
이러한 예시를 포함하는 본 발명은 발광다이오드에 관한 것으로서, 비평면활성층을 가지는 것을 특징으로 한다. 비평면활성층을 가지는 경우는 경사진 활성층을 가지는 경우와 굴곡진 활성층을 가지는 경우를 포함한다. 이러한 발광다이오드의 실시예는 다음과 같다.
본 발명의 발광 다이오드에 있어서, 소자표면이 요철을 갖는 발광다이오드 또는 소자표면이 굴곡을 갖는 발광다이오드는 소자표면에 패턴이 있거나 러프닝된 경우로서 비평면활성층을 가지는 경우이다. 비평면활성층의 하나의 예시로서, 크기에 있어서 ELOG 를 일으키지 않는 사이즈를 가진 굴곡이 발광다이오드 내부의 활성층면과 발광다이오드의 측면에 노출된 활성층면에 존재할 수 있다.
본 발명은 발광다이오드에 관한 것으로서, 경사진 활성층 및/또는 굴곡진 활성층을 가지며 비평면 활성층 노출면을 가지는 것을 특징으로 한다.
소자의 측벽을 식각하여 활성층의 노출면적을 최대화한 경우이다.
이러한 발광다이오드를 구현하기 위해 1_기판 표면의 형상을 소자구조에 전사시킬 수 있고, 2_기판을 기준면에 대하여 경사지게 설치할 수 있으며, 3_포토리소그래피를 이용할 수 있다.
이러한 본 발명의 기술적 구성 중 하나는, 오목면 또는 볼록면(도 16)이 교대로 형성된 굴곡이 있는 상부면을 갖는 기판(도 17)에 관한 것이다. 이러한 올록 볼록한 반구면은 기판 상부면을 기준으로 아래로 식각하여 형성된 요철을 굴곡의 예로 들 수 있으며(도 18), 이러한 형태는 좌우대칭 또는 비대칭일 수 있다. 단면으로 표시한 오목면과 오목면 사이, 볼록면과 볼록면 사이, 볼록면과 오목면의 연속적 구성은 ELOG(Epitaxial Lateral Overgrowth)가 생길 수 없는 사이즈를 전제로 한다. ELOG 없이 성장해야 동일한 투영단면적에 대한 활성층면적의 증가를 성취할 수 있기 때문이다. 따라서 본 발명에서 굴곡은 ELOG 가 일어나지 않는 크기의 기하학적 형상을 의미한다. 이러한 굴곡을 따라 에피택시(epitaxy)가 이루어진다.
또한 굴곡의 형상이나 재질의 측면에서 다양한 실시가 가능하다. 이러한 관점에서 본 발명은 오목면과 볼록면이 교대로 형성된 굴곡이 있는 상부면을 갖는 기판에 있어서, 상기 오목면과 볼록면이 기판물질로 형성된 것을 특징으로 할 수 있다(도 18). 기판을 포토리소그래피에 의해 식각하거나 물리적인 방법(예: 그라인딩)을 적용하여 굴곡을 만들 수 있다.
또한, 본 발명은 오목면과 볼록면이 교대로 형성된 굴곡이 있는 상부면을 갖는 기판에 있어서, 상기 볼록면이 기판물질과는 다른 이종물질로 형성된 것을 특징으로 할 수 있다(도 19). 이러한 굴곡은 굴곡 중 오목한 부분을 먼저 형성한 후 다른 물질을 사용하여 굴곡 중 볼록한 부분을 형성할 수 있다. 이와 관련하여, 본 발명의 발광다이오드를 구현하는 또 하나의 실시예는, 기판 자체의 형상이 아닌 기판 위에 형성된 패턴에 의해 기판을 식각함으로써 오목과 볼록을 형성하여 활성층면의 형상에 변화를 줄 수 있다.
또한 본 발명의 오목면과 볼록면이 교대로 형성된 굴곡이 있는 상부면을 갖는 기판에 있어서, 상기 볼록면과 오목면으로 이루어진 굴곡을 따라 형성된 2 차 패턴을 포함할 수 있다. 이러한 2 차 패턴을 통해 ELOG 가 부분적으로 또는 전체적으로 가능해 질 수 있다 (도 20 참조).
또한 본 발명은, 오목면과 볼록면이 교대로 형성된 굴곡이 있는 상부면을 갖는 기판에 있어서, 상기 2 차 패턴이 반복되는 것을 특징으로 한 기판에 관한 것이다. 반복은 규칙적(도 21 참조) 또는 비규칙적으로 이루어질 수 있다. 또한, 상기 굴곡 위에 오목 만으로 또는 볼록 만으로 이루어진 기판 상의 패턴이 반복될 수 있다.
이러한 기판 상에 형성된 본 발명의 발광다이오드는 비평면 활성층을 가지며 활성층의 형상이 기판의 상부형상과 같은 것을 특징으로 할 수 있다. (도 7 참조)
이러한 본 발명의 발광다이오드는 비평면 활성층을 가지며 활성층의 전부 또는 일부가 평면이 아닌 것을 특징으로 할 수 있다.
또한, 본 발명의 발광다이오드는 비평면 활성층을 가지며 소자표면의 일부에 활성층이 노출된 것을 특징으로 할 수 있다. (도 7 참조)
또한, 본 발명의 발광다이오드는 비평면 활성층을 가지며 활성층이 노출되는 단면의 전부 또는 일부가 굴곡면인 것을 특징으로 할 수 있다 (도 14 참조). 굴곡은 지그재그형식의 직선면 또는 곡면의 중첩일 수 있다. 도 14 에서의 활성층노출면의 형상(직선 또는 곡선 굴곡)을 구현하기 위해서 공지의 포토리소그래피를 활용한다. 이러한 구조를 적용하여 "GaN 계열의 LED 의 mesa 구조의 광추출 효율의 변화를 테스트하기 위해 측벽이 텍스쳐링된 LED 를 제작하는 공정을 셋업하여 8 종류의 샘플을 제작하였다.
본 실험에 적용된 측벽텍스쳐링 구조는 메사와 n-전극이 형성될 자리를 만드는 포토리소그래피공정의 진행과 동시에 형성되었다. 측벽 텍스쳐링을 위한 ICP 에칭조건은 일반적인 샘플에 적용된 조건과 동일하다. 따라서, 일반적인 LED 제작공정에 비하여 추가된 포토리소그래피 공정이 없으며, ICP 에칭 조건도 동일하므로 플라즈마에 의한 추가적인 손상도 없다.
측벽이 에칭된 LED 샘플과 일반적인 LED 샘플의 Von 전압은 유의한 차이를 보이지 않았다. 각 샘플의 리키지 커런트도 유의한 차이를 보이지 않았다.
측벽텍스쳐링 샘플에서의 광추출효율증가는 포토디텍터 데이터를 기준으로 20mA 의 전류에서 35% 내지 45%의 증가를 보였다." (국회도서관 청구기호 TM 621.3-11-525 Light Extraction Efficiency Change by Texturing on MESA Side Wall of GaN Based LED/Hongseo Yom)
도 14 에 대응하여 본 발명의 기술적 사상이 표현된 도 48 은 칩에 부여된 경사와 측면에 부여된 경사를 도시한다. A 는 칩의 가장자리 측면에 굴곡을 부여할 경우 칩의 밑면을 도시한 것이다. B 는 칩의 가장자리 측면에 굴곡을 부여하며 동시에 경사를 부여한 경우를 나타내며, 평평한 활성층과 굴곡이 있는 활성층의 측벽 노출이 하나의 굴곡진 경사면에 표현되어 있다. C 는 굴곡이 있는 활성층을 가진 칩의 가장자리를 경사지게 식각하는 한편, 칩 전체에 경사를 부여한 경우이다. D 는 평평한 활성층과 평평한 밑면을 가진 채 경사진 경우의 활성층면과 밑면을 나타낸 것이다. E 는 평평한 활성층을 가진 칩의 가장자리를 경사지게 식각하는 한편, 칩 전체에 경사를 부여한 경우이다.
이러한 구조를 실시함에 따라 칩 내부의 활성층에 형성된 굴곡면이 활성층면의 기준면 투영면적당 광출력을 증가시킴과 동시에, 칩의 가장자리에 활성층이 노출되어 형성된 곡면이 활성층이 노출된 면적을 증가시켜서 광출력이 증가하며 광 방출방향이 전방으로 향하는 효과가 있다.
본 발명의 발광다이오드는 활성층이 수평면과 평행하지 않은 것을 특징으로 한다. 종래기술에서 기판의 상부면과 하부면은 평행하며, 활성층도 통상적으로 기판의 상부면과 하부면에 대해 수평을 유지한다. 본 발명에서는 활성층면이 수평면인 기판의 상부면 또는 하부면 또는 완성된 칩이 부착되는 하부접착면(이하, 기준면)과 평행하지 않은 것이 특징이다. (도 22 참조)
활성층(또는 활성층의 단면)이 기준면과 평행하지 않다는 것은 1_활성층이 경사진 평면 또는 2_굴곡이 있는 평면 또는 3_굴곡을 갖는 경사진 평면일 수 있음을 의미한다.
본 발명의 발광다이오드는 활성층이 수평면과 평행하지 않으며(또는 비평행하며, 또는 교차하며), 상기 활성층의 단면이 상기 수평면과 임의의 각도를 갖는 것을 특징으로 한다. (도 22 참조)
활성층이 경사진 평면인 경우의 첫 번째 예시로서 경사진 상부면을 갖는 기판을 사용하여 에피성장하는 경우를 들 수 있다.
도 6 에 활성층의 단면이 수평인 기판하부면과 각도 A 를 갖는 평면(기판상부면)과 평행하게 존재하는 것을 특징으로 하는 발광다이오드가 예시되어 있다. 이러한 경사진 평면 상에 발광다이오드를 구성하는 경우, 다음과 같은 효과가 있다.
a_칩 내부의 경우에는 기판하부면과 평행한 종래의 발광다이오드와 대비하여 동일한 투영면적 대비 형성된 활성층면적이 증가함으로써 같은 평면크기에서 더 많은 광을 방출시킬 수 있다. (도 10 에 관련하여 언급한 경사진 평면의 효과 참조)
b_칩 가장자리에 수직방향으로 굴곡을 주는 경우(통상적인 포토리소그래피 공정사용): 동일한 투영면적 대비 측방으로 노출된 활성층면적이 증가됨과 동시에 노출된 활성층이 광이 방출되어야 할 전방으로 상향하게 됨으로 소실되는 광출력을 최소화 할 수 있다. (도 14 planar 칩과 도 15 vertical chip 의 측면 굴곡 참조) 두 개의 칩면적에 해당하는 하나의 칩을 마주보는 경사면상에 설치하는 경우(도 23 참조) 광이 방출되어야 할 전방으로 좀 더 많은 양의 광이 방출될 수 있다. 칩의 상부가 평평한 우측 하단의 형상은 공지기술(한국출원번호: 1020050123314_선택적에피택시얼성장방법)에 의해 만들 수 있다.
측면에 형성되는 굴곡의 형태는 도 14 와 도 15 에 나타나 있다. 칩의 가장자리(측벽)를 하나 이상의 직선으로 지그재그 단면을 형성하도록 식각한 형태; 칩의 가장자리(측벽)를 하나 이상의 곡선으로 이루어진 지그재그 단면을 형성하도록 식각한 형태; 와 칩의 가장자리(측벽)를 직선과 곡선을 중첩시켜 단면을 형성하는 비대칭 패턴의 형태가 예시되어 있다.
굴곡을 줄 때 활성층 단면이 광이 방출되어야 하는 방향을 바라보도록 포토리소그래피 작업을 통해 기울기를 부여할 수 있다. (도 24 와 도 25). 도 25 는 기울기를 부여한 뒤 성장용 기판을 제거하고 뒤집은 형태이다. 또한, 측면으로 나온 광의 전방방출을 증대시키기 위한 반사면을 설치할 수 있다. (도 26, 27)
활성층이 경사진 평면인 경우의 두 번째 예시로서, 활성층이 기판상하부면과 평행하게 형성된 일반적인 발광다이오드 구조를 사용하여 패키지 단계에서 기판에 경사를 부여할 수 있다. 이러한 경사를 부여함으로써 본 발명이 의도하는 기판의 하부면이 수평면(접착면)과 평행하지 않은 것을 특징으로 하는 발광다이오드를 구현할 수 있다. 이 경우에서의 칩 내부와 칩 가장자리에 관한 설명은, 기판 상부면 자체에 경사가 있는 경우와 기본적으로 동일하다. (도 28)
굴곡이 있다는 의미는 다음과 같이 설명될 수 있다. 본 발명에 있어서, 활성층이 수평면과 평행하지 않으며, 또한 상기 활성층의 단면이 식각된 면에 비선형으로 형성될 수 있다.
도 29 는 활성층의 단면이 식각된 면에 비선형으로 형성된 것을 보여준다. 이러한 비선형 활성층은 하부층의 굴곡을 반영한다. 하부층의 굴곡은 도 30 과 같은 형태로 만들어진다. 도 30 은 기판의 상부면을 위에서 본 그림이고, (x)표시는 위로 솟은 굴곡의 정점을 나타낸다. 동심원은 등고선의 의미이다. B1 과 A1 의 절단면에 대하여 각각 RB1 과 RB2(radius of B2 section)을 가질 수 있다. 이러한 굴곡면(도 30, 도 31)이 하나의 칩 내에 하나 또는 그 이상 존재할 수 있으며 하나의 굴곡 위에 여러 개의 칩이 존재할 수도 있다(도 32). 대각선 방향의 두께변화만 있는 경우는 도 33 에 도시되어 있다.
도 34 는 상방과 하방의 굴곡면을 나타내며 도 35 은 굴곡의 배열을 예시한다. 도 30 과 도 31 은 굴곡의 크기가 굴곡마다 다를 수 있음을 보여준다. 도 32 는 기판상부면을 기준으로 아래로 내려간 굴곡을 보여준다. 도 32 에서의 (+)표시는 아래로 굴곡진 최하부 지점을 의미한다. 도 33 은 하나의 칩에서 하나의 굴곡만 있는 형태이며 대각선 단면에 따라 반도체층의 두께가 변하는 모습을 보여준다. 도 34 는 각각 하나의 칩에 대응하는 하나의 굴곡의 예시일 수 있다. 도 35 는 기판 상의 굴곡의 배열에 대하여 칩크기 및 배치를 도시하고 있고, 도 30 내지 34 는 예시로서 포함하는 굴곡의 형상 또는 배열이 다양할 수 있음을 나타낸다.
도 36, 도 37, 도 38 은 칩 하나(의 크기)가 하나의 굴곡의 일부에 있을 수도 있고 여러 개의 굴곡 위에 있을 수도 있음을 보여준다. 도 38 은 기판 전면에 걸쳐 여러 개의 굴곡이 다양한 크기로 존재하는 경우에 대한 예시이며, 기판 상의 몇 개의 굴곡에 걸쳐 하나의 칩이 형성될 수 있음을 보여준다. 기판 상의 여백은 여러 가지 사이즈의 칩이 위치할 수 있는 가능성의 예시이다. 도 38 에서 보여지는 이러한 굴곡은 일반적인 에칭 또는 기판에 대한 직접가공에 의해 만들어질 수 있으며, 이렇게 만들어진 굴곡(cutout)에 더하여 ELOG(epitaxial lateral overgrowth)효과가 나타날 수 있는 크기의 패턴(예: pss)을 PR 코팅(on etched recessed cutout), 패턴형성, 에칭, 현상, 스트립의 프로세스를 통해 만들 수 있다. 도 20 은 이러한 예시이며, 도 21 은 기판 평면 상에 기판상부면을 기준으로 들어가고 나가는 굴곡 위에 pss 패턴이 연속하여 형성될 수 있음을 보여 준다.
본 발명에 있어서, 활성층이 수평면과 평행하지 않기 때문에, 상기 활성층의 단면(식각된 후 보여지는 면)이 활성층의 단면과 교차하는(또는 활성층의 단면을 포함하는) 면상에 비선형(직선형굴곡, 곡선형굴곡)으로 노출 또는 형성될 수 있다.
활성층이 수평면과 평행하지 않은 경사면이면서 굴곡을 갖는 경우의 예시로서, 기판 상의 굴곡면을 경사평면의 조합으로 실시한 예가 도 11 에 나타나 있다. 도 11 은 기판 상의 굴곡면을 평면의 조합으로 표현한 실시예이다. 이러한 굴곡면이 반영되어 활성층이 굴곡면으로 형성된 발광다이오드는,
칩 내부영역에서의 활성층 면적의 증가와 더불어,
칩 가장자리에서는 외부에 노출된 활성층이 보이는 칩의 측벽(가장자리의 수직면)에 대하여 임의의 각도로 굴곡을 갖는 단면을 만드는 식각을 한 경우, 활성층의 형상이 단면 또는 단면과 임의의 각도를 갖는 평면(활성층의 형상이 나타나는 면)상에도 굴곡으로 나타나는 것을 특징으로 한다(도 39). 도 40 은 단면에서 굴곡으로 나타날 수 있는 본 발명에서의 굴곡의 입체를 가상적으로 표현한 예시이다.
도 41, 도 42, 도 43 은 단순직선 내지는 평면의 조합으로 이루어진 활성층 노출단면의 변화에 따라 노출된 활성층면적이 증가됨을 보여준다. 도 41 은 경사를 갖는 기판 상부에 성장된 발광다이오드의 측벽에 사선으로 노출되는 활성층의 면적이 일반적인 발광다이오드보다 증가하는 것을 보여준다. 이러한 활성층은 MQW(Multi-quantum Well)일 수 있다. 일점쇄선으로 이루어진 면을 따라 측벽을 식각하는 경우 활성층의 노출면적이 더 증가한다. 도 42 는 경사평면으로 이루어진 굴곡 위에 형성된 발광다이오드에 대해 측벽을 반원형 (또는 호형)으로 식각할 경우와 단순평면 위에 형성된 발광다이오드의 측벽을 반원형 (또는 호형)으로 식각하는 경우를 보여준다. 도 43 은 B 의 경사진 굴곡에 형성된 측벽에 대해 호의 형태로 식각 후 노출된 반원형 단면에 남는 경사진 비선형 호의 길이(또는 면적)가 A 에 비하여 길거나 많음을 보여준다.
(측벽에 경사진 호의 길이 ＞ 측벽에 직각인 단면을 따라 생긴 호의 길이)
이때 활성층이 본 발명이 의도하는 경사면(B 의 경우)이나 굴곡을 가지거나(도 12, 도 13) 경사진 굴곡면인 경우, 또는 에피층으로 파고 들어가는 굴곡면(노출되는 활성층은 호의 형태)를 단면에 대해 직각이 아닌 각도를 갖는 형태로 형성하게 되면 (도 39) 더 많은 활성층 노출면적을 확보하는 한편, 광 방출방향을 전방으로 지향시키는 효과를 더 갖게 된다
즉, 경사지고, 굴곡이 있는 활성층을 갖는 경우(경사진 평면/ 그리고 그 평면이 굴곡을 갖는 경우)로서, 굴곡있는 활성층이 형성된 면이 수평면과 일정각도를 갖는 경우 활성층의 유효면적과 활성층의 노출면적이 극대화되어 광방출량이 증대되고, 광 방출방향을 전방으로 지향시키게 된다
이러한 구조를 적용한 결과, 소자는 표면이 굴곡을 지닐 수 있다. 굴곡과 경사를 갖는 활성층면을 가지며 표면에 굴곡이 없는 경우(도 9 참조)에 비하여 소자표면이 굴곡이 있는 경우 굴곡이 반구형에 가까울수록 광방출량이 증대될 수 있다. 도 9 는 적층이 진행됨에 따라 기판 상의 굴곡이 점점 완화되어 활성층의 굴곡이 기판상의 굴곡보다 좀 더 완만해지거나 별도의 공정을 통해 굴곡이 없는 상부표면이 만들어진 실시예를 도시하고 있다.
이러한 구성을 갖는 본 발명의 발광다이오드는 기준면과 비평행한 또는 경사진 활성층과 적층구조를 포함하는 것을 특징으로 한다. 기준면과 비평행하다는 의미는 기판 상부면 또는 접착기준면에 대하여 기울어진 평면 또는/및 굴곡을 갖는 면을 갖는다는 의미이다. 상기 경사는 대칭으로 형성될 수 있다. 또한 원주방향으로 대칭인 형태(도 40)일 수 있으며, 불규칙한 경사면으로 이루어질 수도 있다. 상기 굴곡은 좌우대칭으로 형성될 수 있다. 또한 상기 굴곡은 오목면과 볼록면이 교대하여 만들어질 수 있다. 또한, 상기 굴곡은 오목면 하나 또는 그 일부, 볼록면 하나 또는 그 일부만으로 만들어질 수 있다.
이러한 구성을 갖는 본 발명의 발광다이오드는 상기 적층구조가 p 층, 활성층, n 층을 포함하는 것을 특징으로 한다. 이러한 구조는 planar, flip chip, vertical chip 등 모든 발광다이오드의 형태를 포괄한다.
이러한 본 발명의 발광다이오드는 굴곡이 있는 표면을 갖는 발광소자인 것을 특징으로 한다.
이러한 형태의 발광다이오드는 굴곡면 또는 오목면과 볼록면이 교대하여 또는 좌우대칭으로 경사가 형성된 기판 상에 적층구조가 형성된 후 확장된 활성층 면적에 의해 증가된 출력이 소자외부로 더 잘 빠져 나갈 수 있게 한다.
또한 이러한 형태의 발광다이오드는 기판을 포함하는 발광다이오드는 물론 굴곡면 또는 오목면과 볼록면이 교대하여 또는 좌우대칭으로 경사가 형성된 기판 상에 형성된 후 상기 기판과 분리된 적층구조를 포함하는 수직형(vertical chip)을 포함할 수 있다.
수직형에 사용되는 지지용 기판은 분리되는 성장용 기판과는 달리 평면 일 수 있으며 발광다이오드의 표면에 형성된 굴곡면과 지지용 기판 사이에는 충전물이 채워질 수 있다.
도 44는 경사진 평면활성층의 노출면을 도시한다. 경사가 없고 측면굴곡을 가지는 왼쪽의 경우에 대비하여 오른쪽의 기울어진 활성층은 단위투영면적당 활성층의 실제 면적이 넓어서 동일투영면적대비 더 많은 광방출효과를 기대할 수 있다. 또한, 측면으로 노출되는 활성층의 단면이 넓어지고 방출각도가 변경되는 효과가 있다. 이 때의 기울어짐은 기판 상부면 또는 기판 상부면 위의 상부층에 의해 유발될 수 있다. 상기 경사진 상부층을 이루는 물질은 예시로서 GaN, AlGaN, InGaN 을 포함한 AlInGaN계 화합물 반도체 즉, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)로 이루어질 수 있다. 그리고, 상기 경사진 상부층은 도핑하지 않거나, 혹은 n 타입으로 도핑할 수도 있으며, 상기 경사층을 형성하기 전에 상기 기판의 상부면에 n-GaN층을 먼저 형성한 후, 상기 n-GaN층 상부에 경사를 형성할 수 있다. 이 때, 경사의 형성을 위해 포토리소그래피 방법을 적용할 수 있다.
도 44의 왼쪽 평면활성층이나 오른쪽 경사활성층이 굴곡을 갖는 경우는 기판 상부면이 굴곡을 가지거나, 기판 위에 형성된 평평한 상부층 또는 경사를 갖는 상부층 위에 굴곡을 갖는 층이 형성된 경우일 수 있다. 상기 굴곡을 갖는 층을 이루는 물질은 예시로서 GaN, AlGaN, InGaN 을 포함한 AlInGaN계 화합물 반도체 즉, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)로 이루어질 수 있다. 그리고, 상기 굴곡을 갖는 상부층은 도핑하지 않거나, 혹은 n 타입으로 도핑할 수도 있으며, 상기 굴곡을 갖는 상부층을 형성하기 전에 하부에 n-GaN층을 먼저 형성한 후, 상기 n-GaN층 상부에 굴곡층을 형성할 수 있다. 이 때, 경사의 형성을 위해 포토리소그래피 방법을 적용할 수 있다.
도 45는 활성층이 한 방향으로 굴곡을 갖는 경우의 예시이다. 도 44에서 같은 경사를 갖는 평평한 활성층에 굴곡을 부여한다. 이러한 굴곡은 연속적으로 잡힌 주름의 형태가 된다. 굴곡이 가로 세로 양방향으로 교차하는 경우 요철이 형성된다. 이 때, 주름 또는 요철은 elog를 형성하지 않는 범위의 크기이다. 굴곡이 형성되지 않은 가상평면이 이해를 돕기위해 표시되었다.
도 46은 한 방향 굴곡면이 경사를 갖는 경우로서 도 44 또는 도 45에서의 경사를 칩의 측면에서 표현한다. 칩전체의 경사와 굴곡면(활성층)의 경사가 도시되어 있다.
도 47은 하부면인 한 방향 굴곡을 갖는 활성층과 그 상부면에 형성되는 굴곡을 도시한다. 도 45에 도시된 굴곡에 대하여 직각방향으로 형성된 굴곡을 대비하고 있다.
도 48에 대하여는 앞서 기술한 바에 더하여 칩 전체의 경사와 칩 측면의 경사진 굴곡을 다섯 개의 예시에 대하여 다음과 같이 표현할 수 있다. A는 칩의 측면굴곡의 최하부면을 도시한다. 이러한 굴곡을 형성하는 방법은 식각을 포함한다. B는 이러한 최하부면을 갖는 측면굴곡이 경사진 것을 도시하며, 활성층이 평면인 경우와 굴곡을 갖게 형성된 경우를 표현한다. C는 굴곡이 있는 활성층과 측면굴곡을 포함하는 칩전체가 기울어진 모습을 나타낸다. 이러한 기울어짐은 기판의 기울어짐 또는 기판 위의 상부층 중 어느 한 층의 기울어짐에 의해 나타날 수 있으며, 이는 활성층의 경사와 관련된 실시예들에 적용될 수 있다 (도22, 23, 26, 27, 28 참조). D는 칩의 바닥면과 활성층면의 경사를 보여준다. 활성층을 아래를 향해 투영하면 바닥면의 일부와 겹쳐지게 됨을 알 수 있다. E는 굴곡이 없는 평면활성층이 경사진 측면굴곡과 함께 기울어진 것을 표현한다.
도 22에 대하여 앞서 설명한 내용을 다음과 같이 구체적으로 표현할 수 있다. C와 D에 도시된 예시에 관한 본 발명은 하부면(또는 기준면)에 대하여 비평행인(하부면과 평행하지 않은 또는 하부면과 어긋나는) 상부면을 갖는 기판과 그러한 기판을 포함하는 발광다이오드에 관한 것이다. 이러한 상부면이 굴곡을 가질 수 있으며, 굴곡은 하나 이상으로 연속될 수 있다. 또한 이러한 상부면은 경사를 가질 수 있으며, 상부면은 굴곡을 더 포함할 수 있다. 이에 더하여 측면에 굴곡을 가지며 상기 굴곡이 경사질 수 있다.
도 22의 B와 E에 도시된 예시에 관한 본 발명은, 상부면과 하부면을 갖는 기판에 있어서, 상기 기판 위에 형성된 하나 이상의 상부층을 포함하며, 상기 상부층 중 하나 이상이 상기 하부면에 대하여 어긋나는 상부층을 갖는 기판과 그러한 기판을 포함하는 발광다이오드에 관한 것이다. 이러한 어긋나는 상부층이 하나 이상의 굴곡이나 하나 이상의 경사를 포함할 수 있다. 이에 더하여 측면이 굴곡을 가지며 상기 굴곡이 경사질 수 있다.
도22의 C는 수평인 기준면에 대하여, 상부면과 하부면을 가지며 상기 기준면과 상기 하부면이 어긋나게 설치되는 기판을 도시한다. 도22의 D는 하부면에 대하여 어긋나는 상부면을 갖는 기판을 포함하는 본 발명의 예시인 발광다이오드를 도시하며, 이러한 발광다이오드는 측면에 굴곡을 가질 수 있다.
도 49는 칩 전체의 경사의 정도가 선택될 수 있음을 표현한 것이다. 배광특성과 적정광출력 등의 조건을 감안하여 각도를 부여할 수 있다. 도 50은 경사진 외벽의 각도를 연속적으로 변화시켜 배광특성을 조절하는 예로서, 활성층이 평면이거나 굴곡을 갖거나 경사진 경우 등에 대해 적용할 수 있다. 도 51은 칩 주위에 단일체로 형성될 수 있는 반사벽의 각도가 하나 이상일 수 있음을 보여 준다. 하나의 반사면이 연속으로 적용되는 여러 각도를 가질 수 있으며, 칩 주변의 하나 이상의 반사벽각도가 모두 다를 수 있음을 보여준다. 도 52는 하나 이상의 칩을 둘러싼 하나 이상의 개별적인 외벽으로 이루어진 구성예와 반사체의 경사가 선택될 수 있음을 보여준다. 도 51 또는 도 52에 적용되는 본 발명의 특징적 요소를 구비하는 칩에 있어서, 도 51의 가운데와 도 52의 우측 상단에 도시하는 바와 같이 각기 다른 굴절율을 갖는 하나 이상의 층이 칩의 외부를 형성할 수 있다. 각각의 굴절율을 갖는 층은 칩의 외부형태를 따르는 콘포멀코팅(conformal coating)으로 이루어지는 것을 배제하지 않으며, 형광체 등이 함께 배합되어 또는 별개의 층으로 적층될 수 있다. 이러한 칩은 도 51과 도 52에 도시된 반사체를 갖는 패키지에 한정되어 적용되지는 않으며, 반사체가 없는 경우를 포함하여 제한없이 적용될 수 있다.
도 53에서는 기판의 상부면에 연속되는 굴곡을 표면을 따르는 가상선의 형태로 높낮이를 표현하는 한편, 외곽선으로 굴곡이 있음을 표현하는 내용을 도시하고 있다. 도 54에서는 기판의 상부면 상의 상부층에 연속되는 굴곡을 표면을 따르는 가상선의 형태로 높낮이를 표현하는 한편, 외곽선으로 굴곡이 있음을 표현하는 내용을 도시하고 있다. 기판 위의 하나 이상의 층이 있으며 그 중 어느 하나의 층이 굴곡을 가지면 그 위로 형성되는 층들이 굴곡을 가지게 됨을 알 수 있다.

Claims (17)

  1. 기준면에 대하여 비평행인 활성층을 포함하는 발광다이오드.
  2. 제1항에 있어서,
    상기 활성층이 굴곡을 가지는 것을 특징으로 하는 발광다이오드.
  3. 제1항에 있어서,
    상기 활성층이 경사를 가지는 것을 특징으로 발광다이오드.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서
    상기 발광다이오드의 측벽이 굴곡을 갖는 것을 특징으로 하는 발광다이오드.
  5. 제4항에 있어서,
    상기 발광다이오드의 측벽의 굴곡이 경사를 갖는 것을 특징으로 하는 발광다이오드.
  6. 하부면에 대하여 비평행인 상부면을 갖는 기판.
  7. 제6항에 있어서,
    상기 상부면이 굴곡을 포함하는 것을 특징으로 하는 기판.
  8. 하부면에 대하여 어긋나는 상부면을 갖는 기판.
  9. 제8항에 있어서,
    상기 상부면이 하나 이상의 굴곡을 포함하는 것을 특징으로 하는 기판.
  10. 제8항에 있어서
    상기 상부면이 하나 이상의 경사를 포함하는 것을 특징으로 하는 기판.
  11. 상부면과 하부면을 갖는 기판에 있어서,
    상기 기판 위에 형성된 하나 이상의 상부층을 포함하며,
    상기 상부층 중 하나 이상이 상기 하부면에 대하여 어긋나는 상부층을 갖는 기판.
  12. 제11항에 있어서,
    상기 어긋나는 상부층이 하나 이상의 굴곡을 포함하는 것을 특징으로 하는 기판.
  13. 제11항에 있어서,
    상기 어긋나는 상부층이 하나 이상의 경사를 포함하는 것을 특징으로 하는 기판.
  14. 수평인 기준면에 대하여,
    상부면과 하부면을 가지며
    상기 기준면과 상기 하부면이 어긋나게 설치되는 기판.
  15. 하부면에 대하여 어긋나는 상부면을 갖는 기판을 포함하며
    측면에 굴곡을 갖는 발광다이오드.
  16. 상부면과 하부면을 갖는 기판에 있어서,
    상기 기판 위에 형성된 하나 이상의 상부층을 포함하며,
    상기 상부층 중 하나 이상이 상기 하부면에 대하여 어긋나는 상부층을 갖는 기판을 포함하며
    측면에 굴곡을 갖는 발광다이오드.
  17. 수평인 기준면에 대하여,
    상부면과 하부면을 가지며,
    상기 기준면과 상기 하부면이 어긋나게 설치되는
    하나 이상의 기판을 포함하며
    측면에 굴곡을 갖는 발광다이오드.
PCT/KR2014/009394 2013-10-07 2014-10-06 기판과 발광다이오드 WO2015053520A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201480055469.3A CN105765740B (zh) 2013-10-07 2014-10-06 衬底和发光二极管
US15/026,731 US9660143B2 (en) 2013-10-07 2014-10-06 Substrate and light emitting diode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130119941 2013-10-07
KR10-2013-0119941 2013-10-07

Publications (1)

Publication Number Publication Date
WO2015053520A1 true WO2015053520A1 (ko) 2015-04-16

Family

ID=52813298

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2014/009394 WO2015053520A1 (ko) 2013-10-07 2014-10-06 기판과 발광다이오드

Country Status (4)

Country Link
US (1) US9660143B2 (ko)
KR (4) KR101572386B1 (ko)
CN (1) CN105765740B (ko)
WO (1) WO2015053520A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729386A (zh) * 2019-10-31 2020-01-24 佛山市国星半导体技术有限公司 一种用于显示屏的led芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090068875A (ko) * 2007-12-24 2009-06-29 엘지전자 주식회사 발광 소자
KR20120040854A (ko) * 2010-10-20 2012-04-30 엘지이노텍 주식회사 발광 소자
US20130009188A1 (en) * 2006-07-28 2013-01-10 Ta-Cheng Hsu Light-emitting device having a patterned substrate and the method thereof
KR20130053512A (ko) * 2011-11-14 2013-05-24 엘지이노텍 주식회사 발광소자
KR20130094621A (ko) * 2012-02-16 2013-08-26 서울옵토디바이스주식회사 개선된 광 추출 효율을 갖는 발광 다이오드 및 그것을 제조하는 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19632626A1 (de) * 1996-08-13 1998-02-19 Siemens Ag Verfahren zum Herstellen von Halbleiterkörpern mit MOVPE-Schichtenfolge
US6214427B1 (en) * 1998-08-28 2001-04-10 General Electric Company Method of making an electronic device having a single crystal substrate formed by solid state crystal conversion
JP2004128107A (ja) * 2002-10-01 2004-04-22 Murata Mfg Co Ltd 光半導体素子
JP2006196694A (ja) * 2005-01-13 2006-07-27 Sony Corp 半導体発光素子
DE602006004419D1 (de) * 2005-10-18 2009-02-05 Semiconductor Energy Lab Flüssigkristallanzeige und elektronisches Gerät
JP5082752B2 (ja) * 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
KR101305876B1 (ko) * 2007-08-09 2013-09-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20100095134A (ko) * 2009-02-20 2010-08-30 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101729263B1 (ko) * 2010-05-24 2017-04-21 엘지이노텍 주식회사 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
US8804067B2 (en) * 2011-05-02 2014-08-12 Au Optronics Corporation Display device
KR101767101B1 (ko) * 2011-05-23 2017-08-24 삼성전자주식회사 반도체 발광소자 및 그 제조방법
US9178109B2 (en) * 2013-02-17 2015-11-03 Tien Yang Wang Semiconductor light-emitting device and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130009188A1 (en) * 2006-07-28 2013-01-10 Ta-Cheng Hsu Light-emitting device having a patterned substrate and the method thereof
KR20090068875A (ko) * 2007-12-24 2009-06-29 엘지전자 주식회사 발광 소자
KR20120040854A (ko) * 2010-10-20 2012-04-30 엘지이노텍 주식회사 발광 소자
KR20130053512A (ko) * 2011-11-14 2013-05-24 엘지이노텍 주식회사 발광소자
KR20130094621A (ko) * 2012-02-16 2013-08-26 서울옵토디바이스주식회사 개선된 광 추출 효율을 갖는 발광 다이오드 및 그것을 제조하는 방법

Also Published As

Publication number Publication date
KR20150092050A (ko) 2015-08-12
KR101572386B1 (ko) 2015-11-26
KR20150040765A (ko) 2015-04-15
US20160233382A1 (en) 2016-08-11
KR20150091281A (ko) 2015-08-10
CN105765740B (zh) 2018-10-23
KR102113361B1 (ko) 2020-05-20
US9660143B2 (en) 2017-05-23
CN105765740A (zh) 2016-07-13
KR20150108339A (ko) 2015-09-25

Similar Documents

Publication Publication Date Title
WO2016153213A1 (ko) 발광 소자 패키지 및 조명 장치
JP6600521B2 (ja) レンズ及びそれを含む発光素子モジュール
EP3076444B1 (en) Light emitting device and method for manufacturing the same
WO2016153218A1 (ko) 발광 소자, 이를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 조명 장치
WO2016111454A1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
WO2017014512A1 (ko) 발광 소자
WO2015190722A1 (ko) 발광 소자 및 조명 장치
US20110001147A1 (en) Semiconductor light-emitting device
WO2013133567A1 (ko) 개선된 광 추출 효율을 갖는 발광 다이오드 및 그것을 제조하는 방법
WO2012165739A1 (en) Semiconductor light-emitting device, method of fabricating the same, and package comprising the same
WO2016080676A1 (ko) 발광소자 패키지
TW201427073A (zh) 發光二極體及其製造方法
WO2015083932A1 (ko) 발광 소자 및 이를 구비한 조명 장치
WO2016195286A1 (ko) 발광 다이오드
WO2020241993A1 (ko) 수직형 발광 다이오드
WO2020096384A1 (ko) 발광 소자
KR20140066397A (ko) 복수개의 단위 발광소자들을 갖는 발광다이오드
WO2017119730A1 (ko) 발광 소자
WO2015053520A1 (ko) 기판과 발광다이오드
WO2019109888A1 (zh) 半导体封装模块的切割方法及半导体封装单元
KR100661716B1 (ko) 발광 소자 성장용 기판, 이 기판에 성장된 삼차원 구조의발광층을 구비한 발광 소자 및 그의 제조 방법
EP2355184B1 (en) Light emitting device, light emitting device package, and lighting system
WO2015080416A1 (ko) 측면 발광 다이오드, 면광원 및 그 제조 방법
WO2017057977A1 (ko) 발광소자
WO2011021774A2 (ko) 반도체 광소자 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14852307

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15026731

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14852307

Country of ref document: EP

Kind code of ref document: A1