WO2011021774A2 - 반도체 광소자 및 그 제조방법 - Google Patents

반도체 광소자 및 그 제조방법 Download PDF

Info

Publication number
WO2011021774A2
WO2011021774A2 PCT/KR2010/004543 KR2010004543W WO2011021774A2 WO 2011021774 A2 WO2011021774 A2 WO 2011021774A2 KR 2010004543 W KR2010004543 W KR 2010004543W WO 2011021774 A2 WO2011021774 A2 WO 2011021774A2
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
layer
semiconductor
electrode pad
active layer
Prior art date
Application number
PCT/KR2010/004543
Other languages
English (en)
French (fr)
Other versions
WO2011021774A3 (ko
Inventor
윤강식
Original Assignee
Youn Kang-Sik
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Youn Kang-Sik filed Critical Youn Kang-Sik
Publication of WO2011021774A2 publication Critical patent/WO2011021774A2/ko
Publication of WO2011021774A3 publication Critical patent/WO2011021774A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Definitions

  • the present invention relates to a semiconductor optical device and a method of manufacturing the same, and more particularly, to a semiconductor optical device having a total reflection prevention structure on the surface for improving the light efficiency and a method of manufacturing the same.
  • a chip of a semiconductor optical device such as a light emitting diode (LED), a laser diode (LD), a photodiode (PD), or the like is manufactured to include a structure in which an active layer is stacked between an n-type semiconductor layer and a p-type semiconductor layer.
  • LED light emitting diode
  • LD laser diode
  • PD photodiode
  • the active layer 11 and the p-type semiconductor layer 12 are epitaxially grown by a compound such as gallium nitride (GaN) on the n-type semiconductor layer 10, Part of the n-type semiconductor layer 10
  • GaN gallium nitride
  • the n-type electrode pad 15 is bonded to the ohmic contact layer 13 and the p-type electrode pad 14 on the p-type semiconductor layer 12.
  • Korean Patent Publication No. 0702430 proposes a technique of extracting light that has been totally internally reflected outside the chip by forming an uneven structure on the surface of the optical device chip.
  • the uneven structure disclosed in the patent is formed in a shape where the unevenness is repeated along the thickness direction of the active layer so that the uneven pattern is observed from the side of the chip, the uneven structure has a general lithography process and orientation performed after the epitaxy growth described above. In the etching process, there is a problem in that it is difficult to realize the above-mentioned uneven structure.
  • the thickness of the active layer is typically designed to several tens to several hundreds of ohms strong, there is a limit in that a concave-convex pattern that can effectively prevent total internal reflection can not be properly formed along the thickness direction of the active layer. .
  • the present invention has been made to solve the above problems, a semiconductor optical device having a concave-convex structure capable of suppressing a decrease in optical efficiency due to total reflection occurring in the side of the optical device, masking for manufacturing the same; It is an object of the present invention to provide a method for manufacturing a semiconductor optical device including a lithography process.
  • the semiconductor optical device includes a first semiconductor layer formed on a base substrate; A second semiconductor layer facing the first semiconductor layer; And an active layer formed between the first semiconductor layer and the second semiconductor layer, wherein an uneven structure is formed in which protrusions and recesses are repeated in the circumferential direction of the active layer and the second semiconductor layer.
  • the first semiconductor layer and the second semiconductor layer are each composed of an n-type semiconductor thin film and a p-type semiconductor thin film, and n-type electrode pads and p-type electrode pads are bonded to the first semiconductor layer and the second semiconductor layer, respectively.
  • the n-type electrode pad and the p-type electrode pad may be disposed on the same side with the first semiconductor layer as a reference plane, and the n-type electrode pad and the p-type electrode pad may have an uneven structure along a circumference thereof.
  • the active layer may be formed in a multi-quantum well structure.
  • the uneven structure has a round outline.
  • the radius of curvature of the round outline is 50 nm to 50 ⁇ m.
  • a transparent ohmic contact layer may be formed on the second semiconductor layer, and the uneven structure may extend to the side surface of the ohmic contact layer.
  • step (e) performing a photolithography process to form a concave-convex structure along the circumference of the electrode pad;
  • step (d) it is preferable to perform the photolithography process by depositing a PR mask layer having a window having a rectangular or round uneven pattern on the second semiconductor layer or the protective film provided on the second semiconductor layer. Do.
  • the first semiconductor layer is composed of an n-type semiconductor thin film in which a gallium nitride (GaN) compound is grown on a sapphire substrate
  • the second semiconductor layer is a p-type semiconductor thin film in which a gallium nitride (GaN) compound is grown.
  • GaN gallium nitride
  • step (d) it is possible to form a concave-convex structure whose radius of curvature of the round outline is 50 nm to 50 ⁇ m.
  • the step of forming an ohmic contact layer prior to the formation of the electrode pad may further include.
  • the light efficiency of the semiconductor optical device can be improved by forming the uneven structure in the circumferential direction of the semiconductor optical device, thereby increasing the side area of the active layer and reducing the total reflection.
  • a lithography process may be performed to easily form a concave-convex structure repeated along the circumferential direction of the active layer.
  • the semiconductor optical device according to the present invention has no restriction in the width or pitch of the unevenness formed along the circumferential direction, thereby improving the light efficiency by reducing the total reflection in various wavelength bands.
  • FIG. 1 is a cross-sectional view showing the configuration of a semiconductor optical device according to the prior art
  • FIG. 2 is a plan view of FIG.
  • FIG. 3 is a diagram illustrating the total internal reflection generated in the semiconductor optical device according to the prior art
  • FIG. 4 is a cross-sectional view showing the configuration of a semiconductor optical device according to a preferred embodiment of the present invention.
  • FIG. 5 is a plan view of FIG. 4;
  • FIG. 6 is a plan view showing a modification of FIG.
  • FIG. 7 is a diagram illustrating total internal reflection generated in a semiconductor optical device according to a preferred embodiment of the present invention.
  • FIG. 8 is a plan view illustrating an example in which a semiconductor optical device according to the present invention is applied to a power chip
  • FIG. 9 is a plan view illustrating an example in which a concave-convex structure is formed on the p-type electrode pad and the n-type electrode pad in FIG. 5;
  • 10 and 11 are diagrams illustrating the window form of the PR mask for forming the uneven structure shown in FIG. 5.
  • n-type semiconductor layer 101 active layer
  • the active layer 101 and the p-type semiconductor layer 102 having the concave-convex structure 106 along the sides thereof are the n-type semiconductor layer 100.
  • the n-type electrode pad 105 for wire bonding is formed on the n-type semiconductor layer 100 around the stacked structure of the active layer 101 and the p-type semiconductor layer 102, and the p-type semiconductor layer 102 is formed thereon.
  • the p-type electrode pad 104 includes a structure provided thereon.
  • the n-type semiconductor layer 100 is formed of a gallium nitride-based (GaN-based) semiconductor thin film epitaxially grown on a sapphire base substrate.
  • GaN-based gallium nitride-based
  • the active layer 101 has a multi-quantum well (MQW) structure in which a quantum well layer and a barrier layer are alternately grown.
  • the active layer 101 is formed with a concave-convex structure 106 in which protrusions and concave portions that are portions other than the protrusions are repeated in the lateral circumferential direction.
  • the uneven structure 106 preferably has a shape in which protrusions and recesses having a round outline are repeated.
  • the shape of the concave-convex structure 106 is not limited to the round shape, but may be modified in various other shapes.
  • the uneven structure 106 may be formed all over the side circumference of the active layer 101. Alternatively, the uneven structure 106 may be formed only on a portion of the side circumference of the active layer 101 as shown in FIG. 6. Here, the position of the portion where the uneven structure 106 is not formed is not limited to the example shown in the drawings may be variously modified.
  • the concave-convex structure 106 when light travels from the active layer 101 toward the air layer A, as shown in FIG. 7, the incident angle of most light rays is less than the critical angle at the interface between the two media, and thus the light is smoothly activated. 101 may diverge outward.
  • the radius of curvature R of the round outline forming the uneven structure 106 is preferably 50 nm to 50 ⁇ m.
  • the p-type semiconductor layer 102 is formed to face the n-type semiconductor layer 100 with the active layer 101 therebetween.
  • the p-type semiconductor layer 102 is formed of a gallium nitride-based (GaN-based) semiconductor thin film epitaxially grown on the active layer 101.
  • an ohmic contact layer 103 made of indium tin oxide (ITO), nickel (Ni) -gold (Au), platinum (Pt), or the like, which is a transparent conductor, is formed, and the ohmic contact layer 103 is formed. ), The p-type electrode pad 104 is bonded.
  • the uneven structure 106 formed along the circumference of the active layer 101 is formed in the same pattern on the side surface of the p-type semiconductor layer 102.
  • the uneven structure 106 may be formed to extend to the side of the ohmic contact layer 103 on the p-type semiconductor layer 102.
  • the uneven structure 106 is formed by growing the active layer 101, the p-type semiconductor layer 102, etc. on the n-type semiconductor layer 100 in order to form a laminated structure, and then etching in the thickness direction of the laminated structure Can be formed. As a result, an uneven structure 106 is formed in which protrusions and recesses are repeated in the lateral circumferential direction of the active layer 101 and the p-type semiconductor layer 102.
  • 5 is a plan view showing a concave-convex structure 106 in which protrusions and recesses are repeated in the lateral circumferential direction of the p-type semiconductor layer 102.
  • the n-type electrode pad 105 is bonded onto the n-type semiconductor layer 100 around the stacked structure of the active layer 101, the p-type semiconductor layer 102, and the p-type electrode pad 104. Therefore, the n-type electrode pad 105 and the p-type electrode pad 104 are positioned on the same side with the n-type semiconductor layer 100 as a reference plane.
  • the n-type electrode pad 105 and the p-type electrode pad 104 are positioned on the same side with the n-type semiconductor layer 100 as a reference plane, but the active layer (101), the pattern of the p-type semiconductor layer 102 and the p-type electrode pad 104 and the pattern of the n-type electrode pad 105 is interdigitated to form a conventional 'power chip' semiconductor optical device Can be provided.
  • the p-type electrode pad 104 and the n-type electrode pad 105 may have additional concave-convex structures 107 and 108 in which protrusions and recesses are repeated along the circumference of the edge. According to such a structure, the bonding force of the electrode pads 104 and 105 can be improved.
  • a method of manufacturing a semiconductor optical device has a structure in which an active layer 101 is formed between an n-type semiconductor layer 100 and a p-type semiconductor layer 102 by epitaxially growing a compound semiconductor material. And an epitaxy process for producing an epiwafer having a chip, and a chip process for producing a chip from the epiwafer.
  • an n-type semiconductor layer 100, an active layer 101, and a p-type semiconductor layer are preferably formed by growing a thin film of a gallium nitride (GaN) compound on a sapphire base substrate using an organometallic chemical vapor deposition (MOCVD) process. 102) are formed in sequence.
  • GaN gallium nitride
  • MOCVD organometallic chemical vapor deposition
  • a dielectric such as SiO 2 or SiNx on the p-type semiconductor layer 102 or a protective film (not shown) formed on the p-type semiconductor layer 102 using a plasma chemical vapor deposition (PECVD) process.
  • PECVD plasma chemical vapor deposition
  • PR photoresist
  • a process of forming a protective film on the p-type semiconductor layer 102 may be added after the photolithography process is completed to form the uneven structure 106. Can be.
  • the p-type semiconductor layer 102 and the active layer 101 and a part of the upper surface of the n-type semiconductor layer 100 are etched by performing a photolithography process in the thickness direction of the epi wafer.
  • the uneven structure 106 is formed in the p-type semiconductor layer 102 and the active layer 101 in which protrusions and recesses are repeated in the lateral circumferential direction.
  • the uneven structure 106 is preferably composed of a round protrusion and a recess.
  • the PR mask layer is formed to include the window W of the round uneven pattern as shown in FIG. 10.
  • the PR mask layer may be formed to include the window W of the rectangular uneven pattern as shown in FIG.
  • the shape of the window W of the PR mask layer is rectangular, when the size of the window W is finely formed to about 200 nm or less, the actual p-type semiconductor layer 102 and the active layer 101 may be formed due to the diffraction effect of light.
  • a concave-convex structure 106 Around the side of the side) is formed a concave-convex structure 106 having a round outline.
  • the lithography process is performed by the n-type semiconductor layer 100 in a portion of the region around the p-type semiconductor layer 102 and the active layer 101. It is performed to expose the top surface of.
  • an n-type electrode pad 105 is formed on the surface of the n-type semiconductor layer 100.
  • the ohmic contact layer 103 is formed by depositing ITO or nickel (Ni) -gold (Au), which is a transparent conductor, on the p-type semiconductor layer 102.
  • the p-type electrode pad 104 is formed on the 103.
  • the order of forming the n-type electrode pad 105 and the p-type electrode pad 104 is not limited to the above-described example, and is modified so as to form the n-type electrode pad 105 after forming the p-type electrode pad 104 first. May be

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 베이스 기판에 형성된 제1 반도체층; 상기 제1 반도체층과 대향하는 제2 반도체층; 및 상기 제1 반도체층과 제2 반도체층 사이에 형성된 활성층;을 포함하고, 상기 활성층 및 제2 반도체층의 측면 둘레 방향으로 돌출부와 요입부가 반복되는 요철 구조가 형성된 것을 특징으로 하는 반도체 광소자를 개시한다.

Description

반도체 광소자 및 그 제조방법
본 발명은 반도체 광소자 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 광 효율 향상을 위해 표면에 전반사 방지구조가 구비된 반도체 광소자 및 그 제조방법에 관한 것이다.
본 출원은 2009년 8월 20일에 출원된 한국특허출원 제10-2009-0077269호에 기초한 우선권을 주장하며, 해당 출원의 명세서 및 도면에 개시된 모든 내용은 본 출원에 원용된다.
일반적으로 발광 다이오드(LED)나, 레이저 다이오드(LD), 포토 다이오드(PD) 등과 같은 반도체 광소자의 칩은 n형 반도체층과 p형 반도체층 사이에 활성층이 적층된 구조를 포함하도록 제작된다.
도 1에는 종래기술에 따른 반도체 광소자의 주요 구성이 도시되어 있다. 도면에 나타난 바와 같이 반도체 광소자는 n형 반도체층(10) 상부에 활성층(11)과 p형 반도체층(12)이 질화갈륨계(GaN계) 등의 화합물에 의해 에피택시(Epitaxy) 성장되고, n형 반도체층(10)의 일부에는 n형 전극패드(15)가, p형 반도체층(12) 위에는 오믹컨택층(Ohmic Contact Layer)(13)과 p형 전극패드(14)가 접합된다.
그런데, 종래의 반도체 광소자는 활성층(11)과 p형 반도체층(12)의 테두리단이 도 2에 도시된 바와 같이 둘레를 따라 평탄하게 식각되는 관계로 활성층(11)의 측면에서 광의 진행이 억제되는 현상이 발생하는 취약점이 있다. 즉, 도 3에 도시된 바와 같이 활성층(11)으로부터 상기 활성층(11)에 비해 굴절률이 작은 매질인 공기층(A)으로 광이 진행할 경우 두 매질 간의 경계면에서 입사각이 임계각(θC) 이상인 광들은 모두 활성층(11) 내부에서 전반사되어 광소자의 휘도 저하를 초래하게 된다.
상기 문제점과 관련하여, 한국등록특허공보 제0702430호에서는 광소자 칩의 표면에 요철 구조를 형성하여 내부 전반사되던 광들을 칩 외부로 추출하는 기술을 제안하고 있다.
그러나, 상기 등록특허에 개시된 요철 구조는 칩의 측면에서 요철 패턴이 관측되도록 활성층의 두께 방향을 따라 요철이 반복되는 형상으로 이루어지므로 상술한 에피택시 성장 이후에 수행되는 통상의 리소그래피 공정과 방향성을 가지는 식각공정으로는 현실적으로 상기한 요철구조의 구현이 곤란한 문제가 있다.
또한, 통상적으로 활성층의 두께가 수 십 내지 수 백 옴스트롱(Å)으로 설계되는 점을 감안할 때 내부 전반사를 효과적으로 방지할 수 있는 요철 패턴을 활성층의 두께 방향을 따라 제대로 형성할 수 없는 한계가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 광소자의 측면에서 발생하는 전반사에 의한 광 효율 저하를 억제할 수 있는 요철 구조를 가진 반도체 광소자와, 이를 제조하기 위한 마스킹(Masking) 및 리소그래피(Lithography) 공정을 포함하는 반도체 광소자의 제조방법을 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명에 따른 반도체 광소자는, 베이스 기판에 형성된 제1 반도체층; 상기 제1 반도체층과 대향하는 제2 반도체층; 및 상기 제1 반도체층과 제2 반도체층 사이에 형성된 활성층;을 포함하고, 상기 활성층 및 제2 반도체층의 측면 둘레 방향으로 돌출부와 요입부가 반복되는 요철 구조가 형성된 것을 특징으로 한다.
상기 제1 반도체층과 제2 반도체층은 각각 n형 반도체 박막과 p형 반도체 박막으로 이루어지고, 상기 제1 반도체층과 제2 반도체층에는 각각 n형 전극패드와 p형 전극패드가 접합되고, 상기 제1 반도체층을 기준면으로 하여 상기 n형 전극패드와 p형 전극패드가 같은 편에 위치하며, 상기 n형 전극패드와 p형 전극패드에는 둘레를 따라 요철 구조가 형성될 수 있다.
상기 활성층은 다중양자우물 구조로 형성될 수 있다.
상기 요철 구조는 라운드형 윤곽선을 갖는 것이 바람직하다.
상기 라운드형 윤곽선의 곡률반경은 50㎚~50㎛인 것이 바람직하다.
상기 제2 반도체층 위에는 투명한 오믹컨택층이 형성되고, 상기 요철 구조는 상기 오믹컨택층의 측면까지 연장될 수 있다.
본 발명의 다른 측면에 따르면, (a) 제1 반도체층을 성장시키는 단계; (b) 상기 제1 반도체층 위에 다중양자우물 구조의 활성층을 성장시키는 단계; (c) 상기 활성층 위에 제2 반도체층을 성장시키는 단계; (d) 상기 제2 반도체층과 활성층 적층 구조의 두께 방향으로 포토 리소그래피 공정을 실시하여 상기 활성층 및 제2 반도체층의 측면 둘레 방향으로 돌출부와 요입부가 반복되는 요철 구조를 형성하는 단계; 및 (e) 상기 제1 반도체층과 상기 제2 반도체층 위에 전극패드를 형성하는 단계;를 포함하는 반도체 광소자의 제조방법이 제공된다.
상기 단계 (e)에서는, 포토 리소그래피 공정을 수행하여 상기 전극패드의 둘레를 따라 요철 구조를 형성하는 단계;를 더 포함할 수 있다.
상기 단계 (d)에서는, 각형 또는 라운드형 요철 패턴을 갖는 윈도우가 구비된 PR 마스크층을 상기 제2 반도체층 또는 상기 제2 반도체층 위에 구비된 보호막 위에 증착하여 상기 포토 리소그래피 공정을 실시하는 것이 바람직하다.
상기 제1 반도체층은 사파이어 기판 위에 질화갈륨계(GaN계) 화합물을 성장시킨 n형 반도체 박막으로 구성되고, 상기 제2 반도체층은 질화갈륨계(GaN계) 화합물을 성장시킨 p형 반도체 박막으로 구성될 수 있다.
상기 단계 (d)에서는, 라운드형 윤곽선의 곡률반경이 50㎚~50㎛인 요철 구조를 형성할 수 있다.
상기 단계 (e)에서는, 상기 전극패드의 형성 전에 오믹컨택층을 형성하는 단계;를 더 포함할 수 있다.
본 발명에 의하면 반도체 광소자의 측면 둘레 방향으로 요철 구조를 형성하여 활성층의 측면 면적을 증가시키는 동시에 전반사를 줄임으로써 반도체 광소자의 광 효율을 향상시킬 수 있다.
또한, 에피택시 성장영역의 상부 표면에 마스크층을 형성한 후 리소그래피 공정을 실시하여 용이하게 활성층의 둘레 방향을 따라 반복되는 요철 구조를 형성할 수 있으므로 제조공정이 간편한 장점이 있다.
또한, 본 발명에 따른 반도체 광소자는 둘레 방향을 따라 형성되는 요철의 폭이나 피치에 제약이 없으므로 다양한 파장대에서 전반사를 줄임으로써 광 효율을 향상시킬 수 있다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
도 1은 종래기술에 따른 반도체 광소자의 구성을 도시한 단면도,
도 2는 도 1의 평면도,
도 3은 종래기술에 따른 반도체 광소자에서 발생하는 내부 전반사를 도식화한 도면,
도 4는 본 발명의 바람직한 실시예에 따른 반도체 광소자의 구성을 도시한 단면도,
도 5는 도 4의 평면도,
도 6은 도 5의 변형예를 도시한 평면도,
도 7은 본 발명의 바람직한 실시예에 따른 반도체 광소자에서 발생하는 내부 전반사를 도식화한 도면,
도 8은 본 발명에 따른 반도체 광소자를 파워칩에 적용한 예를 도시한 평면도,
도 9는 도 5에서 p형 전극패드와 n형 전극패드에 요철 구조가 형성된 예를 도시한 평면도,
도 10 및 도 11은 도 5에 도시된 요철 구조를 형성하기 위한 PR 마스크의 윈도우 형태를 도식화한 도면이다.
<도면의 주요 참조 부호에 대한 설명>
100: n형 반도체층 101: 활성층
102: p형 반도체층 103: 오믹컨택층
104: p형 전극패드 105: n형 전극패드
106,107,108: 요철 구조
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 4 및 도 5에는 본 발명의 바람직한 실시예에 따른 반도체 광소자의 주요 구성이 도시되어 있다.
도 4 및 도 5를 참조하면, 본 발명의 바람직한 실시예에 따른 반도체 광소자는 요철 구조(106)가 측면을 따라 형성된 활성층(101) 및 p형 반도체층(102)이 n형 반도체층(100) 상부에 형성되고, 활성층(101) 및 p형 반도체층(102)의 적층 구조 주변의 n형 반도체층(100) 위에는 와이어 본딩을 위한 n형 전극패드(105)가, p형 반도체층(102) 위에는 p형 전극패드(104)가 구비된 구조를 포함한다.
n형 반도체층(100)은 사파이어 베이스 기판 위에 에피택시 성장된 질화갈륨계(GaN계) 반도체 박막에 의해 형성된다.
활성층(101)은 양자우물층과 장벽층이 번갈아가며 성장된 다중양자우물(MQW) 구조로 이루어진다. 활성층(101)에는 측면 둘레 방향으로 돌출부와 상기 돌출부 이외의 부분인 요입부가 반복되는 요철 구조(106)가 형성된다. 요철 구조(106)는 라운드형 윤곽선을 갖는 돌출부와 요입부가 반복되는 형상을 갖는 것이 바람직하다. 본 발명에 있어서 요철 구조(106)의 형상은 라운드형에 한정되지 않고 그밖의 다양한 형상으로 변형될 수도 있음은 물론이다.
요철 구조(106)는 활성층(101)의 측면 둘레 전부에 걸쳐 형성될 수 있다. 대안으로, 요철 구조(106)는 도 6에 도시된 바와 같이 활성층(101)의 측면 둘레 일부에만 형성되는 것도 가능하다. 여기서, 요철 구조(106)가 형성되지 않은 부분의 위치는 도면에 도시된 예에 한정되지 않고 다양하게 변형될 수 있다.
상기 요철 구조(106)에 의하면, 도 7에 도시된 바와 같이 활성층(101)으로부터 공기층(A) 방향으로 광이 진행할 경우 두 매질 간의 경계면에서 대다수 광선들의 입사각이 임계각 미만이 되어 원활하게 광이 활성층(101) 외부로 발산될 수 있다. 활성층(101) 측면에서의 내부 전반사를 효과적으로 억제하기 위해 요철 구조(106)를 이루는 라운드형 윤곽선의 곡률반경(R)은 50㎚~50㎛로 결정되는 것이 바람직하다.
p형 반도체층(102)은 활성층(101)을 사이에 두고 n형 반도체층(100)과 대향하도록 형성된다. p형 반도체층(102)은 활성층(101) 위에 에피택시 성장된 질화갈륨계(GaN계) 반도체 박막에 의해 형성된다.
p형 반도체층(102) 위에는 투명 도전체인 ITO(Indium Tin Oxide)나 니켈(Ni)-금(Au), 백금(Pt) 등으로 이루어진 오믹컨택층(103)이 형성되고, 오믹컨택층(103) 위에는 p형 전극패드(104)가 접합된다.
활성층(101)의 둘레를 따라 형성된 요철 구조(106)는 p형 반도체층(102)의 측면에도 동일한 패턴으로 형성된다. 또한, 상기 요철 구조(106)는 p형 반도체층(102) 위의 오믹컨택층(103)의 측면까지 연장되도록 형성될 수 있다.
상기 요철 구조(106)는 n형 반도체층(100) 위에 활성층(101), p형 반도체층(102) 등을 차례대로 성장시켜 적층 구조를 형성한 이후에 적층 구조의 두께 방향으로 식각을 진행함으로써 형성될 수 있다. 이에 따라, 활성층(101) 및 p형 반도체층(102)의 측면 둘레 방향으로 돌출부와 요입부가 반복되는 요철 구조(106)가 형성된다. 이해를 도모하기 위해 도 5에는 p형 반도체층(102)의 측면 둘레 방향으로 돌출부와 요입부가 반복되는 요철 구조(106)를 나타낸 평면도가 도시되어 있다.
n형 전극패드(105)는 활성층(101), p형 반도체층(102) 및 p형 전극패드(104)의 적층 구조 주변에서 n형 반도체층(100) 위에 접합된다. 따라서, n형 반도체층(100)을 기준면으로 하여 n형 전극패드(105)와 p형 전극패드(104)는 같은 편에 위치하게 된다.
본 발명의 다른 실시예에 의하면, 도 8에 도시된 바와 같이 n형 반도체층(100)을 기준면으로 하여 n형 전극패드(105)와 p형 전극패드(104)가 같은 편에 위치하되, 활성층(101), p형 반도체층(102) 및 p형 전극패드(104)의 패턴과 n형 전극패드(105)의 패턴이 상호 맞물려서 통상의 '파워칩(power chip)' 구조를 이루는 반도체 광소자가 제공될 수 있다.
도 9에 도시된 바와 같이 p형 전극패드(104)와 n형 전극패드(105)에는 테두리단의 둘레를 따라 돌출부와 요입부가 반복되는 요철 구조(107,108)가 추가될 수 있다. 이러한 구조에 의하면 전극패드(104,105)의 접합력을 향상시킬 수 있다.
본 발명의 바람직한 실시예에 따른 반도체 광소자의 제조방법은 화합물 반도체 재료를 에피택시(Epitaxy) 성장시켜 n형 반도체층(100)과 p형 반도체층(102) 사이에 활성층(101)이 형성된 구조를 갖는 에피웨이퍼를 제작하는 에피택시 공정과, 에피웨이퍼로부터 칩을 제작하는 칩 공정을 포함한다.
에피택시 공정에서는 바람직하게 유기금속화학증착(MOCVD) 공정을 이용해 사파이어 베이스 기판 위에 질화갈륨계(GaN계) 화합물을 박막 성장시켜 n형 반도체층(100), 활성층(101), p형 반도체층(102)을 차례대로 형성한다.
에피웨이퍼를 제작한 후 칩 공정에서는 플라즈마화학기상증착(PECVD) 공정을 이용해 p형 반도체층(102) 또는 상기 p형 반도체층(102) 위에 형성된 보호막(미도시) 위에 SiO2 나 SiNx와 같은 유전체를 증착하여 PR(Photoresist) 마스크층을 형성한다. p형 반도체층(102) 위에 바로 PR 마스크층을 형성하는 경우에는 포토 리소그래피 공정을 완료하여 요철 구조(106)를 형성한 이후에 상기 p형 반도체층(102) 위에 보호막을 형성하는 공정이 부가될 수 있다.
PR 마스크층을 형성한 후에는 에피웨이퍼의 두께 방향으로 포토 리소그래피 공정을 실시함으로써 p형 반도체층(102) 및 활성층(101)과, n형 반도체층(100)의 상면 일부를 식각한다. 포토 리소그래피 공정에 의해 p형 반도체층(102)과 활성층(101)에는 측면 둘레 방향으로 돌출부와 요입부가 반복되는 요철 구조(106)가 형성된다.
상기 요철 구조(106)는 라운드형의 돌출부와 요입부로 이루어지는 것이 바람직하다. 라운드형 윤곽선의 곡률반경(R)을 50㎚~50㎛로 식각하기 위해 PR 마스크층은 도 10에 도시된 바와 같이 라운드형 요철 패턴의 윈도우(W)를 포함하도록 형성된다.
대안으로, PR 마스크층은 도 11에 도시된 바와 같이 사각형 요철 패턴의 윈도우(W)를 포함하도록 형성되는 것도 가능하다. 이 경우 비록 PR 마스크층의 윈도우(W) 형태는 사각형이나, 윈도우(W)의 크기를 약 200nm 이하로 미세하게 형성하게 되면 빛의 회절 효과 등에 의해 실제 p형 반도체층(102)과 활성층(101)의 측면 둘레에는 라운드형의 윤곽선을 갖는 요철 구조(106)가 형성된다.
p형 전극과 n형 전극이 모두 상면에서 관측되는 구조의 반도체 광소자를 제작하는 경우, 상기 리소그래피 공정은 p형 반도체층(102)과 활성층(101) 주변 영역의 일부에서 n형 반도체층(100)의 상면을 노출시키도록 수행된다.
리소그래피 공정을 완료한 후에는 n형 반도체층(100)의 표면에 n형 전극패드(105)을 형성한다.
n형 전극패드(105)를 형성한 후에는 p형 반도체층(102) 위에 투명 도전체인 ITO나 니켈(Ni)-금(Au)을 증착하여 오믹컨택층(103)을 형성하고, 오믹컨택층(103) 위에 p형 전극패드(104)를 형성한다.
n형 전극패드(105)와 p형 전극패드(104)의 형성 순서는 상술한 예에 한정되지 않고, p형 전극패드(104)를 먼저 형성한 후에 n형 전극패드(105)를 형성하도록 변형될 수도 있다.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 발명의 적용시 기존 제품에 비해 휘도 특성이 향상된 고휘도 LED를 구현할 수 있다.

Claims (12)

  1. 베이스 기판에 형성된 제1 반도체층;
    상기 제1 반도체층과 대향하는 제2 반도체층; 및
    상기 제1 반도체층과 제2 반도체층 사이에 형성된 활성층;을 포함하고,
    상기 활성층 및 제2 반도체층의 측면 둘레 방향으로 돌출부와 요입부가 반복되는 요철 구조가 형성된 것을 특징으로 하는 반도체 광소자.
  2. 제1항에 있어서,
    상기 제1 반도체층과 제2 반도체층은 각각 n형 반도체 박막과 p형 반도체 박막으로 이루어지고,
    상기 제1 반도체층과 제2 반도체층에는 각각 n형 전극패드와 p형 전극패드가 접합되고, 상기 제1 반도체층을 기준면으로 하여 상기 n형 전극패드와 p형 전극패드가 같은 편에 위치하며,
    상기 n형 전극패드와 p형 전극패드의 둘레를 따라 요철 구조가 형성된 것을 특징으로 하는 반도체 광소자.
  3. 제1항에 있어서,
    상기 활성층은 다중양자우물 구조를 갖는 것을 특징으로 하는 반도체 광소자.
  4. 제1항에 있어서,
    상기 요철 구조는 라운드형 윤곽선을 갖는 것을 특징으로 하는 반도체 광소자.
  5. 제4항에 있어서,
    상기 라운드형 윤곽선의 곡률반경이 50㎚~50㎛인 것을 특징으로 하는 반도체 광소자.
  6. 제1항에 있어서,
    상기 제2 반도체층 위에 형성된 투명한 오믹컨택층;을 더 포함하고,
    상기 요철 구조는 상기 오믹컨택층의 측면까지 연장된 것을 특징으로 하는 반도체 광소자.
  7. (a) 제1 반도체층을 성장시키는 단계;
    (b) 상기 제1 반도체층 위에 다중양자우물 구조의 활성층을 성장시키는 단계;
    (c) 상기 활성층 위에 제2 반도체층을 성장시키는 단계;
    (d) 상기 제2 반도체층과 활성층 적층 구조의 두께 방향으로 포토 리소그래피 공정을 실시하여 상기 활성층 및 제2 반도체층의 측면 둘레 방향으로 돌출부와 요입부가 반복되는 요철 구조를 형성하는 단계; 및
    (e) 상기 제1 반도체층과 상기 제2 반도체층에 전극패드를 형성하는 단계;를 포함하는 반도체 광소자의 제조방법.
  8. 제7항에 있어서, 상기 단계 (e)에서,
    포토 리소그래피 공정을 수행하여 상기 전극패드의 둘레를 따라 요철 구조를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 광소자의 제조방법.
  9. 제7항에 있어서, 상기 단계 (d)에서,
    각형 또는 라운드형 요철 패턴을 갖는 윈도우가 구비된 PR 마스크층을 상기 제2 반도체층 또는 상기 제2 반도체층 위에 구비된 보호막 위에 증착하여 상기 포토 리소그래피 공정을 실시하는 것을 특징으로 하는 반도체 광소자의 제조방법.
  10. 제7항에 있어서,
    상기 제1 반도체층은 사파이어 기판 위에 질화갈륨계(GaN계) 화합물을 성장시킨 n형 반도체 박막이며,
    상기 제2 반도체층은 질화갈륨계(GaN계) 화합물을 성장시킨 p형 반도체 박막인 것을 특징으로 하는 반도체 광소자의 제조방법.
  11. 제7항에 있어서, 상기 단계 (d)에서,
    라운드형 윤곽선의 곡률반경이 50㎚~50㎛인 요철 구조를 형성하는 것을 특징으로 하는 반도체 광소자의 제조방법.
  12. 제7항에 있어서, 상기 단계 (e)에서,
    상기 전극패드의 형성 전에 오믹컨택층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 광소자의 제조방법.
PCT/KR2010/004543 2009-08-20 2010-07-13 반도체 광소자 및 그 제조방법 WO2011021774A2 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090077269A KR20110019643A (ko) 2009-08-20 2009-08-20 반도체 광소자 및 그 제조방법
KR10-2009-0077269 2009-08-20

Publications (2)

Publication Number Publication Date
WO2011021774A2 true WO2011021774A2 (ko) 2011-02-24
WO2011021774A3 WO2011021774A3 (ko) 2011-04-14

Family

ID=43607420

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2010/004543 WO2011021774A2 (ko) 2009-08-20 2010-07-13 반도체 광소자 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR20110019643A (ko)
WO (1) WO2011021774A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111656542A (zh) * 2018-07-05 2020-09-11 世迈克琉明有限公司 半导体发光元件及其制造方法
TWI837842B (zh) * 2022-09-23 2024-04-01 友達光電股份有限公司 發光元件及其製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299494A (ja) * 1999-04-15 2000-10-24 Rohm Co Ltd 半導体発光素子の製法
JP2004006662A (ja) * 2002-03-28 2004-01-08 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体素子
KR20050049730A (ko) * 2003-11-24 2005-05-27 엘지이노텍 주식회사 반도체 발광소자
JP2006173534A (ja) * 2004-12-20 2006-06-29 Toyoda Gosei Co Ltd 発光装置
JP2006287026A (ja) * 2005-04-01 2006-10-19 Toyoda Gosei Co Ltd 発光素子およびこれを用いた発光装置
JP2007234707A (ja) * 2006-02-28 2007-09-13 Rohm Co Ltd 半導体発光素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299494A (ja) * 1999-04-15 2000-10-24 Rohm Co Ltd 半導体発光素子の製法
JP2004006662A (ja) * 2002-03-28 2004-01-08 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体素子
KR20050049730A (ko) * 2003-11-24 2005-05-27 엘지이노텍 주식회사 반도체 발광소자
JP2006173534A (ja) * 2004-12-20 2006-06-29 Toyoda Gosei Co Ltd 発光装置
JP2006287026A (ja) * 2005-04-01 2006-10-19 Toyoda Gosei Co Ltd 発光素子およびこれを用いた発光装置
JP2007234707A (ja) * 2006-02-28 2007-09-13 Rohm Co Ltd 半導体発光素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111656542A (zh) * 2018-07-05 2020-09-11 世迈克琉明有限公司 半导体发光元件及其制造方法
CN111656542B (zh) * 2018-07-05 2023-06-13 世迈克琉明有限公司 半导体发光元件及其制造方法
TWI837842B (zh) * 2022-09-23 2024-04-01 友達光電股份有限公司 發光元件及其製造方法

Also Published As

Publication number Publication date
WO2011021774A3 (ko) 2011-04-14
KR20110019643A (ko) 2011-02-28

Similar Documents

Publication Publication Date Title
KR102554232B1 (ko) 측면 반사층을 갖는 발광 다이오드
US9634061B2 (en) Light emitting diode
WO2014069880A1 (en) Lens and light emitting module for surface illumination
WO2012026695A2 (en) Light emitting diode with improved luminous efficiency
KR20220017965A (ko) 발광 소자
US11935990B2 (en) Light emitting diode having side reflection layer
WO2012020901A1 (en) Light emitting diode with improved light extraction efficiency
WO2011162479A2 (en) Light emitting diode
WO2013133567A1 (ko) 개선된 광 추출 효율을 갖는 발광 다이오드 및 그것을 제조하는 방법
US10461218B2 (en) Semiconductor device
KR102022659B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
WO2018174425A1 (ko) 분포 브래그 반사기 적층체를 구비하는 발광 다이오드
WO2020096384A1 (ko) 발광 소자
WO2014035087A1 (ko) 면 조명용 발광 모듈
WO2011021774A2 (ko) 반도체 광소자 및 그 제조방법
WO2020111429A1 (ko) 발광 소자
KR20130098760A (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR101272708B1 (ko) 개선된 발광 효율을 갖는 발광다이오드 및 제조방법
CN114068775B (zh) 一种倒装led芯片、led封装模组及显示装置
KR20180095426A (ko) 측면 반사층을 갖는 발광 다이오드
KR20180097979A (ko) 광 차단층을 가지는 발광 다이오드
WO2016036067A1 (en) Light emitting diode
WO2013133562A1 (ko) 개선된 광 추출 효율을 갖는 발광 다이오드 및 그것을 제조하는 방법
TWI846638B (zh) 發光元件
EP4310909A1 (en) Unit pixel for led display and display device comprising same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10810082

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10810082

Country of ref document: EP

Kind code of ref document: A2