WO2014166724A1 - Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements - Google Patents

Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements Download PDF

Info

Publication number
WO2014166724A1
WO2014166724A1 PCT/EP2014/055857 EP2014055857W WO2014166724A1 WO 2014166724 A1 WO2014166724 A1 WO 2014166724A1 EP 2014055857 W EP2014055857 W EP 2014055857W WO 2014166724 A1 WO2014166724 A1 WO 2014166724A1
Authority
WO
WIPO (PCT)
Prior art keywords
doped
semiconductor layer
region
optoelectronic component
dopant
Prior art date
Application number
PCT/EP2014/055857
Other languages
English (en)
French (fr)
Inventor
Tobias Meyer
Christian LEIRER
Lorenzo Zini
Jürgen OFF
Andreas LÖFFLER
Adam Bauer
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to DE112014001948.8T priority Critical patent/DE112014001948B4/de
Priority to JP2016506836A priority patent/JP6100967B2/ja
Priority to CN201480020763.0A priority patent/CN105122454B/zh
Priority to US14/782,911 priority patent/US9620673B2/en
Publication of WO2014166724A1 publication Critical patent/WO2014166724A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Definitions

  • the invention relates to an optoelectronic component.
  • the invention further relates to a method for producing an optoelectronic component. Even small electrostatic discharge can damage optoelekt ⁇ tronic components permanently.
  • Such an optoelectronic component may, for example, be an indium-gallium-nitride chip. Thus, there is a need for measures to protect against such electrostatic discharges.
  • the object on which the invention is based can be regarded as providing an optoelectronic component which is better protected against damage caused by electrostatic discharges.
  • the object underlying the invention can also be seen in providing a corresponding method for producing an optoelectronic component.
  • an optoelectronic component will be ⁇ riding provided, comprising: a support on which a half ⁇ semiconductor layer sequence is applied which includes an n-doped and p-doped semiconductor layer, so that a pn junction is formed of an active Zone for generating electromagnetic radiation, wherein at least one of the n-doped and the p-type semiconductor layer comprises a comprises doped region having a first doping concentration that is greater than a second Dotismeskonzentra ⁇ tion in a vicinity of the region in the semiconductor layer comprising the area.
  • a method for producing an optoelectronic component where in a support, a semiconductor layer sequence is placed ⁇ introduced ⁇ comprising an n-doped and a p-doped semi-conductor layer, so that a pn junction is formed comprising an active region for generating electromagnetic ⁇ shear radiation, wherein a portion of at least one of the n-doped and p-doped semiconductor layer is provided with a dopant so that the region is doped with egg ner first doping concentration, is greater than a second doping concentration in an environment of the region in the semiconductor layer including the region.
  • a region of the semiconductor layer sequence comprising at least one of the n-doped and the p-doped semiconductor layers is provided with the dopant.
  • the support may be formed as a growth substrate, which may also be referred to generally as a substrate.
  • a growth substrate the then especially the individual layers of the semiconductor layer sequence, ie in particular the n- and p-doped semiconductor layer deposited or grown.
  • the Dotie ⁇ ren the range can then be carried out in particular during the wake-up sens of the semiconductor layers.
  • Insbesonde ⁇ re doping of the region may alternatively or additionally be performed after the growth of semiconductor layers. This is especially true if the semiconductor layer sequence is still arranged on the growth substrate.
  • the growth substrate may for example comprise sapphire or be formed from sapphire.
  • a carrier substrate is arranged on the surface of the semiconductor layer sequence, wherein the surface is formed facing away from the growth substrate.
  • the growth substrate and the carrier substrate are thus in particular opposite each other, wherein the semiconductor layer sequence is provided or formed or arranged between the growth substrate and the carrier substrate.
  • the area is doped accordingly.
  • the Trä ⁇ gersubstrat may be formed, in particular germanium or silicon umfas ⁇ sen or of germanium or silicon.
  • the doping of the region or of the regions comprises in particular the case that the region or the regions during the growth or formation of the semiconductors ⁇ stratification is doped accordingly respectively.
  • the case is encompassed that the area or the areas subsequently be doped accordingly, ie after the growth or after the formation of the semiconductor layer sequence, respectively, respectively, for example by means of a sputtering process.
  • the doping of the region is preferably carried out if a growth substrate is provided as the carrier.
  • the doping of the area alternatively or additionally, for example, is carried out when a carrier substrate is provided as a carrier.
  • statements relating to one area also apply to several areas and vice versa.
  • the invention thus encompasses the idea of providing at least one of the two doped semiconductor layers with a region which has a higher doping or doping concentration than the semiconductor layer which comprises this region.
  • the doped semiconductor layer is not homogeneously doped, but rather has a heterogeneous doping or a heterogeneous doping concentration.
  • Different areas of do ⁇ oriented semiconductor layer are therefore particularly endowed different.
  • the semiconductor layer has a plurality of such preparation ⁇ che, modulated also by a doping or a modulation in the doping can be spoken. That means in particular that these areas affecting such a mo ⁇ lated doping.
  • the area surrounding the area thus has, in particular, a higher or higher breakdown voltage in the reverse direction. It is particularly possible that the device a
  • the Lateral directions are those directions that are parallel to a main extension plane, for example, the n-doped semiconductor layer. Between adjacent doped regions, regions with the second doping concentration can then be present in each case. The regions of high dopant concentration and low dopant concentration can therefore alternate in the lateral direction. This modulation of the dopant concentration also modulates the breakdown voltage in the lateral direction.
  • a forward direction or the forward direction of the pn junction is defined as follows: On the n-doped semi-conductor layer ⁇ a negative pole of a voltage source is applied or arranged. At the p-doped semiconductor layer, a positive pole of the voltage source is arranged or applied. The electrical current flows from the p-doped semiconductor layer in the direction of the n-doped semiconductor layer. This is usually the case during operation of the device when the device generates electromagnetic radiation.
  • a reverse direction or the reverse direction to the pn junction is defined as follows: On the n-doped semi-conductor layer ⁇ the positive pole of the voltage source is applied. The negative pole of the voltage source is applied to the p-doped semiconductor layer. It flows only due to the minority charge carriers generated an electrical reverse current.
  • the proposed internal protection element that is the doped region with the first doping concentration, also does not reduce a brightness of emitted electromagnetic radiation ⁇ shear, so that no loss of efficiency due to the provision of the internal protection element occurs. It is thus an ESD protection causes, without causing a loss of efficiency.
  • Embodiments provided on the n-doped semiconductor layer relate to apply corresponding ⁇ the embodiments for the p-doped semiconductor layer and vice versa. If embodiments relate only to one doped region, then the corresponding embodiments also apply to a plurality of doped regions and vice versa.
  • doping according to the present invention includes the case that the dopant is introduced into the semiconductor ⁇ layer.
  • doping may also include the case that a doping layer comprising the dopant is formed on the surface of the semiconductor layer.
  • the formation of the doped region can be carried out in particular when doping a semiconductor layer in order to form the n-doped or p-doped semiconductor layer.
  • a plurality of doped regions are provided. These doped regions may for example, equal to or be formed in particular ⁇ Lich difference. Nevertheless, these doped regions, even though they may be formed differently, so in particular, different doping concentrations aufwei ⁇ sen always a higher doping concentration than directly adjacent respective immediate surrounding area of the respective zone, so insbeson ⁇ particular to this doped region in the doped semiconductor layer. There may be several doped regions may be provided in the n-doped semi-conductor layer ⁇ particular. It can preferably several doped regions in the p-doped semiconductor layer be ⁇ see.
  • the region extend laterally with respect to a growth direction of the semiconductor layers onto a growth substrate. This means, in particular, that a lateral extent of the area in relation to the growth direction is greater than a transverse extent.
  • the doped region has in particular a rectangular shape. Preferably, the doped region on ei ⁇ ne parallelepiped shape. An edge length of the cuboid or the rectangle may be in particular 3 ym.
  • the region is n-doped and the second doping concentration is the doping concentration of the n-doped semiconductor layer.
  • dopants or dopants for n-doping the following dopants may be provided according to one embodiment: silicon (Si). This therefore means in particular that the n-doped region and / or the n-doped semiconductor layer are doped with the aforementioned dopant.
  • silicon Si
  • Dotand may also be referred to as n-dopant.
  • a doping concentration based on n-dopants can also be referred to as n-doping concentration in particular.
  • other n-dopants known to the person skilled in the art may be provided, for example germanium (Ge) and / or selenium (Se) and / or oxygen (0) and / or sulfur (S) and / or tellurium (Te ).
  • the region is p-doped and the second doping concentration is the doping concentration of the p-doped semiconductor layer.
  • the statements made in connection with the n-doped region and the n-doped semiconductor layer apply analogous to the p-doped region and the p-doped semiconductor ⁇ conductor layer and vice versa.
  • the following dopants can be used as dopants for a p-type doping: magnesium (Mg) and / or carbon (C). That means in particular that the p-doped region and / or the p-doped semiconductor layer with one or at ⁇ the aforementioned dopants that can be specifically referred to as p- dopants may be doped.
  • a doping concentration relative to p-dopants can also be referred to as p-doping concentration in particular.
  • both the n-doped semiconductor layer has an n-doped region with a first n-doping concentration which is higher than a second n-doping concentration in an environment of the n-doped region in the n-doped region.
  • the n-doped semiconductor layer comprises a plurality of n-doped regions of the first n-dopant concentrations and preferably having the p-type semiconductor layer a plurality of p-doped Be ⁇ rich with first p-type doping concentrations.
  • the respective first n-doping concentrations and / or the respective first p-doping concentrations may preferably be the same or different. Nevertheless, these are always higher than the second n-type doping concentration and second p-type doping concentration, respectively.
  • provision may be made for the region to extend up to the pn junction and to form it in particular in a contacting manner.
  • an internal Zener diode is formed as it were in the semiconductor layer sequence, which can provide protection against damage due to electrostatic discharges analogously to external Zener diodes.
  • the region is formed by the p-n junction and connecting the two doped semiconductor layers.
  • the doped region extends from the one doped semiconductor layer through the p-n junction into the other doped semiconductor layer.
  • an internal Zener diode is formed in an advantageous manner. Due to the direct connection between the two doped semiconductor layers, an improved contacting and even a reduced breakdown voltage are effected, so that an even greater protection against damage by electrostatic discharges can be effected in an advantageous manner.
  • the region is formed adjacent to a defect formed in the semiconductor layer comprising the region. That means in particular that the n-doped semiconductors ⁇ layer and / or the p-type semiconductor layer each have ei ⁇ NEN defect, wherein adjacent to this defect, the doped region is formed. Adjacent includes the case insbesonde ⁇ re that the doped region in direct contact-is related to the defect. This means in particular that, for example, no further layers are formed between the defect and the region. It can be provided that the region is formed indirectly adjacent to the defect. This means in particular that, for example, one or more layers are provided between the defect and the region.
  • a plurality of defects may be formed, that is to say in particular a plurality of defects in the n-doped semiconductor layer and / or preferably in the p-doped semiconductor layer.
  • the defects are in particular the same or preferably formed differently.
  • the defect may be a V-pit.
  • a V-pit can be formed for example by special growth conditions.
  • a V-pit designates in particular a crystal defect , in particular an opened hexagonal crystal defect, which can preferably occur at dislocations, wherein the V-pit can generally have the shape of a "V" in a cross-sectional view in that such defects in the direction of growth with respect to a direction of growth of the semiconductor layers on a growth substrate become ever larger, in particular become larger and larger until mutual collision, and thus can be seen in cross-section as "V".
  • the defect is an epi-tube.
  • An epi-tube designates ins ⁇ particular a very thin crystal defect, in particular, such a crystal defect has a diameter of ⁇ 1 ym.
  • a diameter can be a few nanometers, in particular ⁇ 0.1 nanometer. The diameter can therefore be in particular between 0.1 nanometers and 1 ym.
  • Such thin crystal defects can in particular be pulled or run vertically through wide zones or even through further layers of the semiconductor layer sequence.
  • Such epi-tubes have a constant diameter, especially in the growth direction.
  • Such crystal defects can in particular Dislocations are formed or arise from such dislocations and may be hollow, for example.
  • Such defects as, for example, a V-pit or an epi-tube may inherently exhibit zener diode behavior, and thus have a reduced breakdown voltage relative to the regions surrounding the defects.
  • This intrinsic Zener diode behavior has such defects, especially when the defect is both p-doped and n-doped. This means, in particular, that such a defect can be formed within the active zone.
  • an existing diodes ⁇ behavior or an existing Zenerdioden is reinforced in an advantageous manner, which may thus result in an advantageous way to an even lower breakdown voltage, thus in turn an even better protection against damage caused by electrostatic discharges.
  • the existing ESD protection by such defects is thus further enhanced in an advantageous manner.
  • a defect in the sense of the present invention may in particular be in an n-doped semiconductor layer or a p-doped semiconductor layer or in an undoped semiconductor layer or in a p- and n-doped semiconductor layer, for example in the active zone for generating electromagnetic radiation. be formed or arise. In this more defects can be formed preferably in each case be ⁇ arbitrarily in one of the aforementioned ways or formed.
  • the region is formed adjacent to a via formed in the semiconductor layer comprising the region.
  • a via denotes a recess or a recess or a cavity in the semiconductor layer sequence. This means, in particular, that such a via in its aftermath has a doped region with an increased doping concentration.
  • Neighboring includes in particular an immediate neighborhood. This means in particular that, for example, no further layers are formed between the via and the doped region. So the Be doped ⁇ rich is in particular in direct or in direct contact with the Via.
  • an indirect neighborhood may be provided. This means, in particular, that the doped region can be arranged indirectly adjacent to the via. So indirectly adjacent referred the case to the ⁇ special that may be provided, one or more layers or semiconductor layers between doped region and the Via.
  • the via is partially or completely filled with a dopant or is.
  • the via can be formed as a trench, in particular as a mesa trench.
  • the opposing walls of the trench may be provided with a dopant.
  • the region is formed on an outer surface of the semiconductor layer comprising the region remote from the semiconductor layer sequence.
  • a doped semiconductor layer can be applied to such an outer surface, which then forms this doped region.
  • the doped semiconductor layer comprises the doped region
  • the doped region is applied to an outer surface of the semiconductor layer
  • the formulation includes in particular the Case in which the doped region is formed directly in the doped semiconductor layer.
  • outer surface can be an edge or in particular to a mesa edge of the half ⁇ semiconductor layer sequence, for example.
  • the doped region has an area of at least 25 ⁇ m 2 .
  • the region may have a length of at least 5 ym and a width of at least 5 ym.
  • the area can have an area of at least 5 ⁇ m ⁇ 5 ⁇ m.
  • a defect is formed in at least one of the doped semiconductor layers, which defect is provided with the dopant, so that the doped region is formed adjacent to the defect.
  • a via is formed in at least one of the doped semiconductor layer into which the dopant is introduced may be provided, so ⁇ that the doped region is formed adjacent to the via.
  • At least one exposed, thus in particular an uncovered or non-covered, surface of the semiconductor layer sequence with a protective layer against a doping with the dopant shipping ⁇ hen is can be provided.
  • Doping the p-doped semiconductor layer in providing an n-doped dopant for an n-doped region not damaged In particular, damage to an n-doping of the n-doped semiconductor layer can thus be avoided if the dopant is a p-dopant.
  • the support may be formed as a substrate, in particular as a growth substrate.
  • the semiconductor layer sequence also comprises further layers such as, for example, mirror layers, contacting layers or antireflection layers.
  • FIG. 1 shows an optoelectronic component
  • FIG. 2 shows a flow diagram of a method for producing an optoelectronic component
  • FIG. 3 shows a further optoelectronic component
  • FIGS. 4 and 5 show another optoelectronic component at different points in time of manufacture
  • FIGS. 14 to 18 show yet another optoelectronic component at different points in time of a production
  • FIGS. 20 to 22 show yet another optoelectronic component at different points in time of a production
  • FIG. 23 shows a further optoelectronic component.
  • FIG. 1 shows an optoelectronic component 101.
  • the optoelectronic component 101 comprises a carrier 103, which may be formed, for example, as a substrate, in particular as a growth substrate.
  • a semiconductor layer sequence 105 is applied on the carrier 103.
  • the semi-conductor layer sequence 105 comprises a p-doped semiconductor ⁇ layer 107 and an n-doped semiconductor layer 109.
  • Zvi ⁇ rule of the n-type semiconductor layer 109 and the p doped semiconductor layer 107 a pn junction 111 is formed, which comprises an active zone 113 for generating electromagnetic radiation ⁇ .
  • the individual semiconductor layers of the semiconductor layer sequence are applied to this seen in fol ⁇ gender order from the support 103 from 105: the p-doped semiconductor layer 107, the pn junction 111 and the n-doped semiconductor layer 109th
  • the n-doped semiconductor layer 109 provision can be made for the n-doped semiconductor layer 109 to be applied first from the carrier 103.
  • the semiconductor layer sequence 105 has further ⁇ re layers, in particular further semiconductor layers, such as mirror layers and / or Mulltechniks- layers for contacting the n- and the p-doped semiconductor layer.
  • the n-doped semiconductor layer comprises egg ⁇ NEN doped region 115 which is formed in the n-doped semiconductor layer 109th
  • the doped region 115 has a first doping concentration that is greater than a second doping concentration in an environment of the region 115, wherein the second doping concentration corresponds to the doping concentration of the n-doped semiconductor layer 109.
  • This therefore means in particular that a higher concentration of n-dopants is provided in the doped region 115 in comparison to the n-doped semiconductor layer 109.
  • the n-doped semiconductor layer 109 comprises a further doped region 117, which is provided with a third doping concentration, which is likewise greater than the second doping concentration.
  • the Re doped region 117 up to the pn junction 111 zoom, so that advantageously an internal diode, in particular ⁇ re Zener diode, is formed in this area.
  • the n-type semiconductor layer 109 still comprises egg ⁇ NEN further doped region 119 having a fourth doping concentration, which is also greater than the second doping concentration.
  • this n-doped region 119 extends from the n-doped semiconductor layer 109 through the pn junction 111 comprising the active zone 113 into the p-doped semiconductor layer 107, so that the further n-doped region 119 interconnects the two doped semiconductor layers 107 and 109 combines.
  • a breakdown voltage at these regions in the reverse direction is advantageously reduced, so that potential electrostatic discharges can advantageously flow away rapidly over these regions. This advantageously provides protection against damage due to electrostatic discharges.
  • a plurality of such doped regions may each be formed by the doped regions 115, 117, 119.
  • only one type of these areas 115, 117, 119 is provided, so in particular ⁇ sondere only areas 115 or only areas 117 or only Be ⁇ rich 119th
  • FIG. 2 shows a flowchart of a method for producing an optoelectronic component.
  • a semiconductor layer sequence is applied to a carrier, in particular to a substrate, for example to a growth substrate.
  • the semiconductor ⁇ layer sequence comprises an n-doped and p-doped semiconductor layer. This therefore means in particular that, according to step 201, an n-doped and a p-doped semiconductor layer are applied to the carrier.
  • the application of the n- and the p-doped semiconductor layer forms a p-n junction which comprises an active zone for generating electromagnetic radiation.
  • a region of the at least one of the n-doped and the p-doped semiconductor layer is provided with a dopant, so that the region is doped with a first doping concentration that is greater than a second doping concentration in an environment of the region in which Area comprehensive semiconductor layer.
  • the n-doped semiconductor layer is provided with an n-dopant, so that one or more regions with a time increment ⁇ th n-doping form.
  • the statements in connection with an n-doped semiconductor layer comprising an n-doped region with a higher or higher doping concentration apply analogously to the p-doped semiconductor layer, which can be doped with a p-dopant, so that in the p doped semiconductor layer, an area or more areas with a higher or larger Can form doping concentration as the p-doped semiconductor layer.
  • FIG. 3 shows a further optoelectronic component 301.
  • the optoelectronic device 301 includes a semiconductor layer sequence ⁇ 105 with a p-type semiconductor layer 107 and an n-doped semiconductor layer 109.
  • a semiconductor layer sequence ⁇ 105 with a p-type semiconductor layer 107 and an n-doped semiconductor layer 109 For clarity, no carrier for the optoelectronic component 301 is located.
  • Such a support can ⁇ example, on the side of the p-type semiconductor layer 107 of the o- be seen on the side of the n-type semiconductor layer 109 before ⁇ . For clarity, also not ⁇ draws the pn junction comprising the active zone.
  • the optoelectronic device 301 includes three doped Be ⁇ rich 117, which are formed in the n-type semiconductor layer 109, said doped regions 117 are n-doped and a larger doping concentration have, as the n-type semiconductor layer 109.
  • These doped preparation ⁇ che 117 extend laterally in the n-type semiconductor layer 109 and contact the p-type semiconductor layer 109. Owing to the provision of such doped regions 117 are quasi internal diodes in the semiconductor layer sequence forms ge ⁇ 105th This is symbolic by means of the corresponding
  • the reference numeral 305 have on ⁇ , here specifically a diode switching.
  • a switching symbol is provided with the reference numeral 303, which is likewise a diode switching symbol.
  • This Dio ⁇ denschalt Lake 303 is provided between the n-type semiconductor layer 109 and the p-doped semiconductor layer is characterized ⁇ 107 where no doped region is provided 117th
  • the diode switch 303 is drawn larger than the Dio ⁇ denschalt Lake 305. This is because here is a larger Breakdown voltage must be applied before it comes to a breakthrough.
  • This different breakdown behavior of the two diodes 303 and 305 is shown in a graph in FIG.
  • the current I is plotted against the voltage U.
  • the characteristic curve for the diode 305 has the reference numeral 307.
  • the characteristic curve for the diode 303 has the reference numeral 309. It can be seen that the regions which have an increased n-type doping, that is to say the regions 117, have a lower breakdown voltage.
  • FIGS. 4 and 5 show a further optoelectronic component 401 at different points in time of a production.
  • the semiconductor layer sequence 105 is shown comprising the n-type semiconductor layer 109 and the p-doped semi-conductor layer ⁇ 107th Furthermore, already in the semiconductor layer sequence 105 has a recess 403, also as
  • the Via 403 may have been, for example, ge ⁇ etched.
  • the via 403 passes through the p-type semiconductor layer 107 and the n-type semiconductor layer 109.
  • an n-dopant is then introduced, which is shown in FIG. 5 by way of example or symbolically with an arrow with the reference numeral 501.
  • regions which are formed adjacent to the via 403 in the n-doped semiconductor layer 109 are provided with a higher n-doping.
  • UNMIT ⁇ telbar extend adjacent to the Via 403rd
  • the optoelectronic component 401 has exposed outer surfaces of the semiconductor layer sequence 105, which can also be referred to as an edge, in particular as a mesa edge 405.
  • An n-dopant can likewise be introduced into the n-doped semiconductor layer 109 at these exposed outer surfaces, in particular this mesa edge 405, so that n-doped regions 117 also form in these regions of the n-doped semiconductor layer 109 a greater doping concentration than have the n-type semiconductor layer 109.
  • the application of the n-dopant can in particular cause on the outer surfaces of an n-doping layer bil ⁇ det, which then forms the doped region. The same applies to p-dopants.
  • FIGS. 4 and 5 show an optoelectronic device 401 that an increased n-type doping in the n-doped semiconductor layer 109 is provided having with areas, it may for example be provided that entspre ⁇ sponding areas with an increased p-type doping in the p-doped semiconductor layer 107 may be provided in addition to or instead of the n-doped regions 117 of the n-doped semiconductor layer 109.
  • FIGS. 6 to 9 show another optoelectronic component 601 at different times of manufacture.
  • FIG. 6 shows the optoelectronic component 601 comprising a carrier 103, which may be formed, for example, as a substrate, in particular as a growth substrate.
  • a carrier 103 which may be formed, for example, as a substrate, in particular as a growth substrate.
  • an n-doped semiconductor layer wherein the n-doped semiconductor layer has a defect, in this case a V-pit 603.
  • Such a V-pit 603 draws a ⁇ be in a growth direction 605, indicated here by an arrow with the corresponding reference numerals open hexagonal crystal defect.
  • Such defects will in the growth direction 605 larger and are thus recognizable in cross section as "V".
  • V-pit 603 For the sake of clarity, a three-dimensional view of the V-pit 603 is also shown in FIG. 6. This means, in particular, that the semiconductor layer 109 has a crystal defect which is V-shaped in cross-section. In a not-shown embodiment, it may be provided that a plurality of such V-pits 603 may be formed, which may in particular be the same or, for example, differently formed.
  • an n-dopant can be introduced into the V-pit 603, so that, as FIG. 7 shows, an n-doped region 117 is formed in the V-pit 603 and is deposited on the n-doped semiconductor layer 109.
  • the n-type semiconductor layer has a region which is provided with a time increment ⁇ th n-type doping compared to the doping concentration of the semiconductor layer 109.
  • the filling of the V-pits 603 can cause particular, that the n-dopant into the penetrates n-doped semiconductor layer 109 or eindiffun ⁇ diert and 109 forms entspre ⁇ accordingly highly doped regions in the n-doped semiconductor layer. The same applies to p-dopants.
  • the V-pit 603 is only partially filled with the n-dopant. In an embodiment, not shown, it may be provided that the V-pit 603 is completely or completely filled with an n-dopant.
  • the optoelectronic component 601 is shown at a subsequent time with reference to FIG. 7 in a corresponding production method. That means in particular that the V-pit 603 is at least partially, in particular completely filled with an n-type dopant, and then the thus formed layers, ie conductor layer, the n-doped semi- ⁇ 109 with the at least partially filled V-Pit 603, a p-doped semiconductor layer 107 is applied, in particular grown in the growth direction 605.
  • the zone comprising the n-doped region 117 has a reduced reverse breakdown voltage, so that an outflow of electrical charges is made possible, so that the optoelectronic device 601 against Damage caused by electrostatic charges may be protected.
  • Figure 9 shows a possible variant for the optoelectronic see device 601.
  • the V-pit 603 is filled similarly to the fi gures ⁇ 7 and 8 to the n-dopant at least partially.
  • a layer of this n-dopant is applied to the exposed surfaces of the n-doped semiconductor layer 109 outside the V-pit 603.
  • a layer thickness of this n-doping layer in the V-pit 603 is greater or thicker than in the region outside the V-pit 603 on the exposed surfaces which run parallel to the carrier 103.
  • the layer thickness in the V-pit 603 of the n-dopant is drawn.
  • the thinner layer thickness of the n-dopant outside the V-pit is drawn.
  • the p-doped semiconductor layer 107 can then be applied, in particular grown, to the layer structure according to FIG.
  • the statements made in connection with FIGS. 6 to 9 apply analogously to p-doped semiconductor layers which have one or more V-pits.
  • the n-doped and p-doped semiconductor layer each have one or meh ⁇ eral V-pits which are doped appropriately.
  • Figures 10 to 13 show still another optoelectronic component MOORISH 1,001 respectively in 1101 at different time points ⁇ manufacturing.
  • 10 shows an optoelectronic component 1001, wherein the n-type semiconductor layer 109 was grown up from the carrier 103 of die ⁇ hen first on the carrier 103rd
  • the carrier 103 may be referred to as the growth substrate or as a substrate in particular, since the single ⁇ NEN semiconductor layers are grown on the carrier 103rd
  • Figure 11 shows a further optoelectronic device 1101 wherein the p-doped semiconductor layer is here 107 is provided closer to the carrier 103 as the n-doped semi-conductor layer ⁇ 109th
  • FIG. 13 shows two possible production variants of the component 1101: A first variant with the reference number
  • a mesa trench 1201 was etched into the semiconductor layer sequence 105 as far as the carrier 103.
  • the semiconductor layer sequence 105 is divided into two parts and thus forms two optoelectronic components, which are designated here by the reference numerals 1101A and 1101B.
  • Corresponding n-dopants can then be introduced into these etched mesa trench 1201, so that the mesa edges 405 of the semiconductor layer sequence 105 in the mesa trench 1201 Form areas with increased n-type doping.
  • n-type dopant on the mesa edges 405 of the semiconductor layer sequence 105 are applied in particular which, based on the overlying against ⁇ page on the mesa trench 1201, the semiconductor layer sequence 105 of the respective devices 1101A and 1101B applied, ie to the from the mesa trench 1201 ⁇ facing sides of the semiconductor layer sequence 105th
  • FIG. 13 shows in two images, thereby to form n-doped regions 117, which ⁇ conductor layer from the n-doped semiconductor 109 extend across the pn junction 111 to the p-doped semiconductor layer 107th
  • This the n-doped regions 117 comprising transition regions 1301 have the n-type semiconductor layer 109 to the p-type semiconductor layer 109, a lower greed screen- breakdown voltage in comparison with the regions of the semiconductor layer sequence 105, which do not exhibit enhanced n-doping on ⁇ .
  • FIG. 13 shows above a possible embodiment, which is identified by the reference numeral 1305A.
  • the carrier 103 forms a growth substrate.
  • the growth substrate may be, for example, sapphire.
  • Figure 13 shows below another possible embodiment, identified by the reference numeral 1305B, which is a further development of the device 1305A.
  • the growth substrate was peeled off (element 103 in device 1305A above).
  • a mirror layer was prior to stripping still applied to the the growth substrate 103 facing away from the surface of the p-type semiconductor layer 107, 1303 and then to this mirror layer 1303, a support substrate 1304 is at ⁇ game as germanium or silicon, is applied in such a way that it is the two components 1101A and 1101B together to carry them.
  • the growth substrate 103 may be peeled off.
  • the mirror layer 1303 is insbesonde ⁇ re then provided when the finished manufactured device as support not a growth substrate, but a Stromub ⁇ strat has.
  • exposed surfaces of the optoelectronic components 1101A and 1101B are provided by means of a protective layer prior to the application or introduction of the n-dopant, so that, for example, the p-doped semiconductor layer 107 and / or the active zone 113 of the pn- Transition 111 can not be doped with n-dopants.
  • n-dopants can be done for example by sputtering. This in particular quite generally detached from this specific embodiment.
  • n-dopant and the n-doped semiconductor layer 109 apply analogously to embodiments in which the p-doped semiconductor layer 107 is doped with a p-dopant, so that in the p-doped semiconductor layer 107 areas with a creased it ⁇ p-type impurity concentration are formed.
  • Such embodiments may for example be based on the optoelectronic component 1001 according to FIG. That is to say in particular ⁇ sondere that is provided analogous to the figures 12 and 13 and the opto-electronic device 1001 of FIG 10 with a mesa trench 1201 and is then appropriately doped with a p-dopant.
  • FIGS. 14 to 18 show an optoelectronic component 1401 at different times of manufacture.
  • a mirror layer 1303 may be provided analogously to the component 1305B according to FIG.
  • This Spie ⁇ gel coat in 1303, such a mirror may be omitted similar to the device 1303A according to FIG 13.
  • a via 403 or a recess is also etched or formed in the semiconductor layer sequence 105 of the optoelectronic component 1401, whereby as a difference the recess 403 does not pass through to the carrier 103 but in the n-channel. doped semiconductor layer 109 ends.
  • exposed surfaces of the individual semiconductor layers of the semiconductor layer sequence 105 are formed, which can be doped, for example, by means of an n-dopant and / or p-dopant, so that corresponding doped regions are formed which have an increased doping concentration, for example the n-doped one Semiconductor layer 109 and p-type semiconductor layer 107, respectively.
  • the exposed spots on in the recess 403 with an n-dopant, for example silicon, be doped by the appropriate mate rial ⁇ is introduced into the individual layers, ⁇ example, by means of sputtering.
  • n-dopant for example silicon
  • a passivation ⁇ layer 1701 for example, grown. It can be provided for example that this passivation ⁇ approximate layer 117 in Figure 17 is also a bottom of the vias covers due to the growth or introducing or depositing of the passivation layer 117 403, wherein the passivation approximate layer ⁇ 117 is then removed after the lateral walls of the recess 403 be covered by the passivation layer ⁇ , as also shown in FIG 17.
  • n-type contacting layer 1801 is then applied as the next layer to the layer sequence according to FIG. grown particular, in particular the n-doped semiconductor ⁇ conductor layer 109 electrically contacted. This is shown in FIG. FIG. 19 shows another optoelectronic component 1901.
  • FIGS. 20 to 22 show a further optoelectronic component 2001 at different points in time of manufacture.
  • n-doped Be ⁇ reaching 117 is formed a, which is comprised by the n-type semiconductor layer 109 and passes through the pn junction 111 to the p-doped semiconductor layer 107th A reverse current will cause a current to flow.
  • This current flow is indicated by an arrow with the reference numeral 2003.
  • Reference numeral 2002 denotes a hatched region in which the p-type semiconductor layer 107 and the n-type region 117 overlap with the increased n-type doping. In this area it can happen in 2002 that a p-conductivity is reduced by the high n-type doping.
  • an optional mirror layer 1303 be vorgese ⁇ hen.
  • the mirror layer 1303 can also be dispensed with.
  • a protective layer 2101 is applied to the exposed corresponding surface of the p-doped semiconductor layer 107 prior to the introduction of the corresponding n-dopant, ie before the formation of the region 117.
  • this protective layer can be applied to a 2101 ent ⁇ speaking exposed surface of active zone 113 of the pn junction 111th This causes in some exemplary prior ⁇ a manner that in a subsequent doping step with an n-dopant here no penetration of n-
  • Figure 23 shows a further optoelectronic component 2301, which may be substantially constructed analogous to the component 2001 ⁇ . Reference may be made to the corresponding explanations.
  • the component has a passivation layer 2303 is deposited on the n-doped semi-conductor layer ⁇ 107th
  • the passivation layer 2303 extends over a horizontal surface 2304 of the n-doped semiconductor layer 107 further over an edge 2305 of the n-doped semiconductor layer 107 in the direction of the carrier 103 up to the doped region 117 and thus covers in particular, a vertical outer surface 2307 of the n-type semiconductor layer 107 that abuts the edge 2305 or adjoins ⁇ , and a further vertical outer surface 2309 of the pn junction 111 on the outer surface 2305 connects.
  • the invention thus includes in particular the idea of providing at least one of the two p-doped and n-doped semiconductor layers, in particular both, with a modular doping, insofar one or more
  • Regions are provided with a higher n- or p-doping compared to an environment of the area. This advantageously has the effect that these regions have a lower breakdown voltage, so that preferably electrical charges can flow away in the case of an electrostatic charging of the optoelectronic component. This causes in particular advantageously protection against electrostatic charges or against eventu ⁇ ell resulting damage.
  • An area is provided with a dopant

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Led Devices (AREA)
  • Photovoltaic Devices (AREA)

Abstract

Die Erfindung betrifft ein optoelektronisches Bauelement (101), umfassend: einen Träger (103), auf welchem eine Halbleiterschichtenfolge (105) aufgebracht ist, die eine n-dotierte und eine p-dotierte Halbleiterschicht (107) umfasst, so dass ein p-n-Übergang (111) gebildet ist, der eine aktive Zone (113) zur Erzeugung von elektromagnetischer Strahlung umfasst, wobei zumindest eine der n-dotierten und der p-dotierten Halbleiterschicht einen dotierten Bereich mit einer ersten Dotierungskonzentration umfasst, die größer ist als eine zweite Dotierungskonzentration in einer Umgebung des Bereichs in der den Bereich umfassenden Halbleiterschicht. Die Erfindung betrifft ferner ein entsprechendes Verfahren zur Herstellung eines optoelektronischen Bauelements (101).

Description

Beschreibung
Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
Die Erfindung betrifft ein optoelektronisches Bauelement. Die Erfindung betrifft ferner ein Verfahren zur Herstellung eines optoelektronischen Bauelements. Schon geringe elektrostatische Entladungen können optoelekt¬ ronische Bauelemente dauerhaft schädigen. Bei einem solchen optoelektronischen Bauelement kann es sich beispielsweise um einen Indium-Gallium-Nitrid-Chip handeln. Es besteht also ein Bedarf an Maßnahmen zum Schutz gegen solche elektrostatischen Entladungen.
Die der Erfindung zugrundeliegende Aufgabe kann darin gesehen werden, ein optoelektronisches Bauelement anzugeben, das ge- gen Schäden durch elektrostatische Entladungen besser geschützt ist.
Die der Erfindung zugrundeliegende Aufgabe kann auch darin gesehen werden, ein entsprechendes Verfahren zur Herstellung eines optoelektronischen Bauelements bereitzustellen.
Diese Aufgaben werden mittels des jeweiligen Gegenstands der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen sind Gegenstand von jeweils abhängigen Unteransprüchen.
Nach einem Aspekt wird ein optoelektronisches Bauelement be¬ reitgestellt, umfassend: einen Träger, auf welchem eine Halb¬ leiterschichtenfolge aufgebracht ist, die eine n-dotierte und eine p-dotierte Halbleiterschicht umfasst, so dass ein p-n- Übergang gebildet ist, der eine aktive Zone zur Erzeugung von elektromagnetischer Strahlung umfasst, wobei zumindest eine der n-dotierten und der p-dotierten Halbleiterschicht einen dotierten Bereich mit einer ersten Dotierungskonzentration umfasst, die größer ist als eine zweite Dotierungskonzentra¬ tion in einer Umgebung des Bereichs in der den Bereich umfassenden Halbleiterschicht.
Gemäß einem weiteren Aspekt wird ein Verfahren zur Herstellung eines optoelektronischen Bauelements bereitgestellt, wo¬ bei auf einen Träger eine Halbleiterschichtenfolge aufge¬ bracht wird, die eine n-dotierte und eine p-dotierte Halb- leiterschicht umfasst, so dass ein p-n-Übergang gebildet wird, der eine aktive Zone zur Erzeugung von elektromagneti¬ scher Strahlung umfasst, wobei ein Bereich der zumindest einen der n-dotierten und der p-dotierten Halbleiterschicht mit einem Dotierstoff versehen wird, so dass der Bereich mit ei- ner ersten Dotierungskonzentration dotiert wird, die größer ist als eine zweite Dotierungskonzentration in einer Umgebung des Bereichs in der den Bereich umfassenden Halbleiterschicht. Das heißt also insbesondere, dass ein Bereich der Halbleiterschichtenfolge, der zumindest einen der n-dotierten und der p-dotierten Halbleiterschichten, umfasst, mit dem Dotierstoff versehen wird.
Nach einer Ausführungsform kann der Träger als ein Aufwachssubstrat gebildet sein, welches allgemein auch als Substrat bezeichnet werden kann. Auf ein solches Aufwachssubstrat wer¬ den dann insbesondere die einzelnen Schichten der Halbleiterschichtenfolge, also insbesondere die n- und die p-dotierte Halbleiterschicht, aufgebracht oder aufgewachsen. Das Dotie¬ ren des Bereichs kann dann insbesondere während des Aufwach- sens der Halbleiterschichten durchgeführt werden. Insbesonde¬ re kann das Dotieren des Bereichs alternativ oder zusätzlich nach dem Aufwachsen der Halbleiterschichten durchgeführt werden. Dies insbesondere dann, wenn die Halbleiterschichtenfol¬ ge noch auf dem Aufwachssubstrat angeordnet ist. Das Auf- wachssubstrat kann beispielsweise Saphir umfassen oder aus Saphir gebildet sein. Nach einer Ausführungsform kann vorgesehen sein, dass nach dem Aufwachsen der Halbleiterschichten der Halbleiterschichtenfolge auf das Aufwachssubstrat ein Trägersubstrat auf die Oberfläche der Halbleiterschichtenfolge angeordnet wird, wo- bei die Oberfläche dem Aufwachssubstrat abgewandt gebildet ist. Das Aufwachssubstrat und das Trägersubstrat liegen also insbesondere einander gegenüber, wobei zwischen dem Aufwachssubstrat und dem Trägersubstrat die Halbleiterschichtenfolge vorgesehen oder gebildet oder angeordnet ist. Insbesondere in dieser Anordnung kann vorgesehen sein, dass alternativ oder zusätzlich der Bereich entsprechend dotiert wird. Das Trä¬ gersubstrat kann insbesondere Germanium oder Silizium umfas¬ sen oder aus Germanium oder Silizium gebildet sein. Nach dem Anordnen des Trägersubstrats kann insbesondere vor¬ gesehen sein, dass das Aufwachssubstrat von der Halbleiterschichtenfolge gelöst oder entfernt wird. Das Trägersubstrat bildet dann hier insbesondere den Träger, wobei hier vorzugs¬ weise vorgesehen sein kann, dass dann alternativ oder zusätz- lieh der Bereich dotiert wird. Das Trägersubstrat ist also nicht gleichzusetzen mit dem Aufwachssubstrat .
Das Dotieren des Bereichs respektive der Bereiche, also das Versehen der n-dotierten und/oder der p-dotierten Halbleiter- schicht mit einer entsprechenden Dotierungskonzentration, um- fasst insbesondere den Fall, dass der Bereich respektive die Bereiche während des Aufwachsens oder Bildens der Halbleiter¬ schichtenfolge entsprechend dotiert wird respektive werden. Insbesondere ist zusätzlich oder alternativ der Fall umfasst, dass der Bereich respektive die Bereiche nachträglich, also nach dem Aufwachsen oder nach dem Bilden der Halbleiterschichtenfolge, entsprechend dotiert wird respektive werden, beispielsweise mittels eines Sputterprozesses . Allgemein kann insbesondere vorgesehen sein, dass das Dotieren des Bereichs vorzugsweise durchgeführt wird, wenn als Träger ein Aufwachssubstrat vorgesehen ist. Insbesondere kann allgemein vorgesehen sein, dass das Dotieren des Bereichs alternativ oder zusätzlich beispielsweise durchgeführt wird, wenn als Träger ein Trägersubstrat vorgesehen ist. Allgemein gelten Ausführungen im Zusammenhang mit einem Bereich auch für mehrere Bereiche und umgekehrt.
Die Erfindung umfasst also insbesondere den Gedanken, zumindest eine der beiden dotierten Halbleiterschichten mit einem Bereich zu versehen, der eine höhere Dotierung bzw. Dotierungskonzentration aufweist, als die Halbleiterschicht, die diesen Bereich umfasst. Das heißt also insbesondere, dass die dotierte Halbleiterschicht nicht homogen dotiert ist, sondern vielmehr eine heterogene Dotierung bzw. eine heterogene Do- tierungskonzentration aufweist. Verschiedene Bereiche der do¬ tierten Halbleiterschicht sind also insbesondere verschieden dotiert. Sofern die Halbleiterschicht mehrere solcher Berei¬ che aufweist, kann auch von einer modulierten Dotierung oder einer Modulation in der Dotierung gesprochen werden. Das heißt also insbesondere, dass diese Bereiche eine solche mo¬ dulierte Dotierung bewirken.
Durch das Vorsehen dieser dotierten Bereiche, die eine höhere oder größere Dotierungskonzentration aufweisen, wird in vor- teilhafter Weise ein Durchbruchverhalten bezogen auf diesen
Bereich erreicht, welches von einem Durchbruchverhalten bezogen auf eine Umgebung des dotierten Bereichs abweicht. Insbe¬ sondere weisen die Bereiche mit der ersten Dotierungskonzent¬ ration eine geringere Durchbruchsspannung auf, insbesondere in Rückwärtsrichtung, als die umgebenden Bereiche bzw. die
Umgebung des Bereichs mit der ersten Dotierungskonzentration. Die Umgebung des Bereichs weist also insbesondere eine höhere oder größere Durchbruchsspannung in Rückwärtsrichtung auf. Dabei ist es insbesondere möglich, dass das Bauelement eine
Vielzahl der dotierten Bereiche aufweist, wobei die dotierten Bereiche lateral beabstandet zueinander angeordnet sind. Die lateralen Richtungen sind dabei diejenigen Richtungen, die parallel zu einer Haupterstreckungsebene beispielsweise der n-dotierten Halbleiterschicht verlaufen. Zwischen benachbarten dotierten Bereichen können dann jeweils Bereiche mit der zweiten Dotierungskonzentration vorhanden sein. Die Bereiche hoher Dotierstoffkonzentration und niedriger Dotierstoffkon- zentration können sich also in lateraler Richtung abwechseln. Durch diese Modulation der Dotierstoffkonzentration ist auch die Durchbruchspannung in lateraler Richtung moduliert.
Eine Vorwärtsrichtung oder Durchlassrichtung für den p-n- Übergang ist wie folgt definiert: An der n-dotierten Halb¬ leiterschicht ist ein Minuspol einer Spannungsquelle angelegt oder angeordnet. An der p-dotierten Halbleiterschicht ist ein Pluspol der Spannungsquelle angeordnet oder angelegt. Der elektrische Strom fließt von der p-dotierten Halbleiterschicht in Richtung der n-dotierten Halbleiterschicht. Dies ist in der Regel der Fall bei Betrieb des Bauelements, wenn das Bauelement elektromagnetische Strahlung erzeugt.
Eine Rückwärtsrichtung oder Sperrrichtung für den p-n- Übergang ist wie folgt definiert: An der n-dotierten Halb¬ leiterschicht ist der Pluspol der Spannungsquelle angelegt. An der p-dotierten Halbleiterschicht ist der Minuspol der Spannungsquelle angelegt. Es fließt lediglich aufgrund der erzeugten Minoritätsladungsträger ein elektrischer Sperrstrom.
Dadurch, dass Bereiche mit einer geringeren Durchbruchsspan- nung gebildet sind, können potentielle elektrostatische Auf¬ ladungen schnell und homogen verteilt abfließen, sodass sich erst gar keine ausreichend hohe bezogen auf eine mögliche Schädigung oder Zerstörung des Bauelements Spannung aufbauen kann. Das optoelektronische Bauelement ist somit in vorteil- hafter Weise gegen Schäden durch elektrostatische Ladungen geschützt . Dadurch, dass dieser Schutz gegen Schäden durch elektrostatische Entladungen von der Halbleiterschichtenfolge umfasst ist, kann insbesondere in vorteilhafter Weise auf externe Schutzelemente wie beispielsweise externe Schutzdioden ver- ziehtet werden. Diese externen Schutzelemente werden in der Regel separat von der Halbleiterschichtenfolge gebildet und mit dieser entsprechend verschaltet. Das erfordert aber einen ausreichend großen Bauraum. Aufgrund des Verzichts auf exter¬ ne Schutzelemente ist somit ein benötigter Bauraum für das erfindungsgemäße optoelektronische Bauelement verringert im Vergleich zu bekannten optoelektronischen Bauelementen, die solche externen Schutzelemente aufweisen.
Das vorgeschlagene interne Schutzelement, also der dotierte Bereich mit der ersten Dotierungskonzentration, verringert auch nicht eine Helligkeit von abgestrahlter elektromagneti¬ scher Strahlung, sodass auch kein Verlust von Effizienz aufgrund des Vorsehens des internen Schutzelements auftritt. Es wird somit ein ESD-Schutz bewirkt, ohne dass es zu einem Effizienzverlust kommt.
Das heißt also insbesondere, dass durch den direkten Einbau in die Halbleiterschichtenfolge oder auf die Halbleiter- schichtenfolge der internen Schutzelemente, also der dotierte Bereich mit der ersten Dotierungskonzentration, auf externe Schutzelemente verzichtet werden kann. Eine Stabilität des optoelektronischen Bauelements gegenüber elektrostatischen Entladungen ist somit in vorteilhafter Weise erhöht. Ferner ist auch keine besondere Epitaxie bezüglich des Aufwachsens der einzelnen Halbleiterschichten der Halbleiterschichtenfolge notwendig, was einen Herstellungsprozess erheblich verein¬ facht und Kosten sowie eine Herstellungszeit senken kann. Es ist somit in vorteilhafter Weise ermöglicht, kostengünsti¬ gere und platzsparendere optoelektronische Bauelemente herzu¬ stellen oder zu fertigen, welche ESD-fest sind. ESD-fest be- deutet hier insbesondere unempfindlich gegenüber elektrosta¬ tischen Entladungen. „ESD" steht für die englischen Begriff: Electrostatic Discharge. Also auf Deutsch: Elektrostatische Entladung .
Es wird angemerkt, dass die vorangegangenen Ausführungen und die nachfolgenden Ausführungen stets für das Verfahren und für das Bauelement gelten, auch wenn konkret in einer einzel¬ nen Ausführung nur auf das Bauelement oder das Verfahren Be- zug genommen wird. Sofern sich Ausführungsformen auf die n- dotierte Halbleiterschicht beziehen, gelten die entsprechen¬ den Ausführungen auch für die p-dotierte Halbleiterschicht und umgekehrt. Sofern sich Ausführungsformen nur auf einen dotierten Bereich beziehen, so gelten die entsprechenden Aus- führungen auch für mehrere dotierte Bereiche und umgekehrt.
Dotieren im Sinne der vorliegenden Erfindung umfasst insbesondere den Fall, dass der Dotierstoff in die Halbleiter¬ schicht eingebracht wird. Insbesondere kann ein Dotieren auch den Fall umfassen, dass auf der Oberfläche der Halbleiterschicht eine Dotierschicht umfassend den Dotierstoff gebildet wird. Das Bilden des dotierten Bereichs kann insbesondere beim Dotieren einer Halbleiterschicht, um die n-dotierte oder p-dotierte Halbleiterschicht zu bilden, durchgeführt werden.
Nach einer Ausführungsform kann vorgesehen sein, dass mehrere dotierte Bereiche vorgesehen sind. Diese dotierten Bereiche können beispielsweise gleich oder insbesondere unterschied¬ lich gebildet sein. Dennoch weisen diese dotierten Bereiche, auch wenn sie unterschiedlich gebildet sein können, also insbesondere unterschiedliche Dotierungskonzentrationen aufwei¬ sen, stets eine höhere Dotierungskonzentration auf, als eine unmittelbare Umgebung des jeweiligen Bereichs, also insbeson¬ dere direkt angrenzend an diesen dotierten Bereich, in der entsprechenden dotierten Halbleiterschicht. Es können insbesondere mehrere dotierte Bereiche in der n-dotierten Halb¬ leiterschicht vorgesehen sein. Es können vorzugsweise mehrere dotierte Bereiche in der p-dotierten Halbleiterschicht vorge¬ sehen sein.
Nach einer Ausführungsform kann vorgesehen sein, dass der Be- reich lateral bezogen auf eine Aufwachsrichtung der Halbleiterschichten auf ein Aufwachssubstrat verlaufen. Das heißt also insbesondere, dass eine laterale Ausdehnung des Bereichs bezogen auf die Aufwachsrichtung größer ist als eine Quer- Ausdehnung. Der dotierte Bereich weist insbesondere eine Rechteckform auf. Vorzugsweise weist der dotierte Bereich ei¬ ne Quaderform auf. Eine Kantenlänge des Quaders oder des Rechtecks kann insbesondere 3 ym betragen.
Gemäß einer Ausführungsform kann vorgesehen sein, dass der Bereich n-dotiert ist und die zweite Dotierungskonzentration die Dotierungskonzentration der n-dotierten Halbleiterschicht ist .
Als Dotanden oder Dotierungsstoff für eine n-Dotierung können nach einer Ausführungsform folgender Dotand vorgesehen sein: Silizium (Si) . Das heißt also insbesondere, dass der n- dotierte Bereich und/oder die n-dotierte Halbleiterschicht mit dem vorgenannten Dotanden dotiert sind. Ein solcher
Dotand kann insbesondere auch als n-Dotand bezeichnet werden. Eine Dotierungskonzentration bezogen auf n-Dotanden kann insbesondere auch als n-Dotierungskonzentration bezeichnet werden. Insbesondere können auch zusätzlich oder alternativ andere dem Fachmann bekannte n-Dotanden vorgesehen sein, beispielsweise Germanium (Ge) und/oder Selen (Se) und/oder Sau- erstoff (0) und/oder Schwefel (S) und/oder Tellur (Te) .
Nach einer Ausführungsform kann vorgesehen sein, dass der Bereich p-dotiert ist und die zweite Dotierungskonzentration die Dotierungskonzentration der p-dotierten Halbleiterschicht ist. Die im Zusammenhang mit dem n-dotierten Bereich und der n-dotierten Halbleiterschicht gemachten Ausführungen gelten analog für den p-dotierten Bereich und die p-dotierte Halb¬ leiterschicht und umgekehrt.
Nach einer Ausführungsform kann vorgesehen sein, dass als Dotanden für eine p-Dotierung die folgenden Dotanden verwendet werden können: Magnesium (Mg) und/oder Kohlenstoff (C) . Das heißt also insbesondere, dass der p-dotierte Bereich und/oder die p-dotierte Halbleiterschicht mit einem oder bei¬ den der vorgenannten Dotanden, die insbesondere als p- Dotanden bezeichnet werden können, dotiert sein können. Eine Dotierungskonzentration bezogen auf p-Dotanden kann insbesondere auch als p-Dotierungskonzentration bezeichnet werden. Insbesondere können auch zusätzlich oder alternativ andere dem Fachmann bekannte p-Dotanden vorgesehen sein, beispiels- weise Beryllium (Be) und/oder Zink (Zn) .
Nach einer Ausführungsform kann vorgesehen sein, dass sowohl die n-dotierte Halbleiterschicht einen n-dotierten Bereich mit einer ersten n-Dotierungskonzentration aufweist, die hö- her ist als eine zweite n-Dotierungskonzentration in einer Umgebung des n-dotierten Bereichs in der n-dotierten Halbleiterschicht als auch die p-dotierte Schicht einen solchen p-dotierten Bereich aufweisend eine erste p- Dotierungskonzentration aufweist, die höher ist als eine zweite p-Dotierungskonzentration in einer Umgebung des p- dotierten Bereichs in der p-dotierten Halbleiterschicht.
In einer anderen Ausführungsform kann vorgesehen sein, dass die n-dotierte Halbleiterschicht mehrere n-dotierte Bereiche mit ersten n-Dotierungskonzentrationen aufweist und vorzugsweise die p-dotierte Halbeiterschicht mehrere p-dotierte Be¬ reiche mit ersten p-Dotierungskonzentrationen aufweist. Die jeweiligen ersten n-Dotierungskonzentrationen und/oder die jeweiligen ersten p-Dotierungskonzentrationen können vorzugs- weise gleich oder unterschiedlich sein. Dennoch sind diese stets höher als die zweite n-Dotierungskonzentration respektive zweite p-Dotierungskonzentration. Gemäß einer Ausführungsform kann vorgesehen sein, dass der Bereich bis zu dem p-n-Übergang verlaufend und diesen insbesondere kontaktierend gebildet ist. Dadurch wird in vorteil- hafter Weise in dem Übergang zwischen dem dotierten Bereich und dem p-n-Übergang eine Zone gebildet, die ein Zenerdioden- ähnliches Verhalten aufweist. Das heißt also insbesondere, dass aufgrund des Vorsehens des dotierten Bereichs quasi eine interne Zenerdiode in der Halbleiterschichtenfolge gebildet wird, die analog zu externen Zenerdioden einen Schutz gegen Schäden durch elektrostatische Entladungen bewirken kann.
Nach einer weiteren Ausführungsform kann vorgesehen sein, dass der Bereich durch den p-n-Übergang verlaufend und die beiden dotierten Halbleiterschichten verbindend gebildet ist. Das heißt also insbesondere, dass der dotierte Bereich von der einen dotierten Halbleiterschicht durch den p-n-Übergang in die andere dotierte Halbleiterschicht verläuft. Auch hier ist in vorteilhafter Weise eine interne Zenerdiode gebildet. Aufgrund der direkten Verbindung zwischen den beiden dotierten Halbleiterschichten sind noch eine verbesserte Kontaktie- rung und noch eine verringertere Durchbruchsspannung bewirkt, sodass in vorteilhafter Weise ein noch größerer Schutz gegen Schäden durch elektrostatische Entladungen bewirkt werden kann.
Gemäß einer anderen Ausführungsform kann vorgesehen sein, dass der Bereich benachbart zu einem in der den Bereich umfassenden Halbleiterschicht gebildeten Defekt gebildet ist. Das heißt also insbesondere, dass die n-dotierte Halbleiter¬ schicht und/oder die p-dotierte Halbleiterschicht jeweils ei¬ nen Defekt aufweisen, wobei benachbart zu diesem Defekt der dotierte Bereich gebildet ist. Benachbart umfasst insbesonde¬ re den Fall, dass der dotierte Bereich in unmittelbarem Kon- takt zu dem Defekt steht. Das heißt also insbesondere, dass zwischen Defekt und Bereich beispielsweise keine weiteren Schichten mehr gebildet sind. Es kann vorgesehen sein, dass der Bereich mittelbar benachbart zu dem Defekt gebildet ist. Das heißt also insbesondere, dass beispielsweise eine oder mehrere Schichten zwischen dem Defekt und dem Bereich vorgesehen sind.
Nach einer Ausführungsform können mehrere Defekte gebildet sein, also insbesondere mehrere Defekte in der n-dotierten Halbleiterschicht und/oder vorzugsweise in der p-dotierten Halbleiterschicht. Die Defekte sind insbesondere gleich oder vorzugsweise unterschiedlich gebildet.
Nach einer Ausführungsform kann es sich bei dem Defekt um einen V-Pit handeln. Ein solcher V-Pit kann beispielsweise durch spezielle Wachstumsbedingungen gebildet werden. Ein V- Pit bezeichnet insbesondere einen Kristalldefekt, insbesonde¬ re einen geöffneten hexagonalen Kristalldefekt, der bevorzugt an Versetzungen auftreten kann, wobei der V-Pit in der Regel die Form eines „V"s aufweisen kann in einer Querschnittsansicht gesehen. Das heißt also insbesondere, dass solche De- fekte in Wachstumsrichtung bezogen auf eine Aufwachsrichtung der Halbleiterschichten auf einem Aufwachssubstrat immer größer werden, insbesondere bis zum gegenseitigen Zusammenstoßen immer größer werden, und so im Querschnitt als „V" erkennbar sind .
Nach einer anderen Ausführungsform kann vorgesehen sein, dass der Defekt eine Epi-Röhre ist. Eine Epi-Röhre bezeichnet ins¬ besondere einen sehr dünnen Kristalldefekt, insbesondere weist ein solcher Kristalldefekt einen Durchmesser von < 1 ym auf. Insbesondere kann ein Durchmesser wenige Nanometer, ins¬ besondere 0,1 Nanometer, betragen. Der Durchmesser kann also insbesondere zwischen 0,1 Nanometern und 1 ym liegen. Solche dünnen Kristalldefekte können sich insbesondere vertikal durch weite Zonen oder noch durch weitere Schichten der Halb- leiterschichtenfolge ziehen oder verlaufen. Solche Epi-Röhren haben insbesondere in Wachstumsrichtung einen konstanten Durchmesser. Solche Kristalldefekte können insbesondere an Versetzungen gebildet werden bzw. entstehen an solchen Versetzungen und können beispielsweise hohl sein.
Solche Defekte wie beispielsweise ein V-Pit oder eine Epi- Röhre können immanent ein Zenerdiodenverhalten aufweisen und weisen dann insofern eine verringerte Durchbruchsspannung relativ zu den die Defekte umgebenden Bereichen auf. Dieses immanente Zenerdiodenverhalten weisen solche Defekte insbesondere dann auf, wenn der Defekt sowohl p-dotiert als auch n- dotiert ist. Das heißt also insbesondere, dass ein solcher Defekt innerhalb der aktiven Zone gebildet sein kann. Durch das Vorsehen der dotierten Bereiche an solchen Defekten wird also in vorteilhafter Weise ein bereits vorhandenes Dioden¬ verhalten bzw. ein bereits vorhandenes Zenerdiodenverhalten noch verstärkt, was somit in vorteilhafter Weise zu einer noch geringeren Durchbruchsspannung führen kann, wodurch sich dann wiederum ein noch verbesserter Schutz gegen Schäden durch elektrostatische Entladungen ergeben kann. Der bereits vorhandene ESD-Schutz durch solche Defekte wird somit in vor- teilhafter Weise noch weiter verstärkt.
Ein Defekt im Sinne der vorliegenden Erfindung kann insbesondere in einer n-dotierten Halbleiterschicht oder eine p- dotierten Halbleiterschicht oder in einer undotierten Halb- leiterschicht oder in einer p- und n-dotierten Halbleiterschicht, beispielsweise in der aktiven Zone zur Erzeugung von elektromagnetischer Strahlung, gebildet sein oder entstehen. Bei mehreren Defekten können diese vorzugsweise jeweils be¬ liebig in einer der vorgenannten Möglichkeiten gebildet sein oder entstehen.
Gemäß einer Ausführungsform kann vorgesehen sein, dass der Bereich benachbart zu einem in der den Bereich umfassenden Halbleiterschicht gebildetes Via gebildet ist. Ein Via be- zeichnet insbesondere eine Ausnehmung oder eine Aussparung oder einen Hohlraum in der Halbleiterschichtenfolge. Das heißt also insbesondere, dass ein solcher Via in seiner Nach- barschaft einen dotierten Bereich mit einer erhöhten Dotierungskonzentration aufweist. Benachbart umfasst insbesondere eine unmittelbare Nachbarschaft. Das heißt also insbesondere, dass zwischen Via und dem dotierten Bereich beispielsweise keine weiteren Schichten mehr gebildet sind. Der dotierte Be¬ reich steht also insbesondere in unmittelbarem oder in direktem Kontakt mit dem Via. Es kann insbesondere eine mittelbare Nachbarschaft vorgesehen sein. Das heißt also insbesondere, dass der dotierte Bereich mittelbar benachbart zu dem Via an- geordnet sein kann. Mittelbar benachbart bezeichnet also ins¬ besondere den Fall, dass zwischen dotiertem Bereich und dem Via noch ein oder mehrere Schichten bzw. Halbleiterschichten vorgesehen sein können. Nach einer Ausführungsform kann vorgesehen sein, dass der Via teilweise oder komplett mit einem Dotierstoff gefüllt wird oder ist.
Nach einer Ausführungsform kann der Via als Graben, insbeson- dere als Mesa-Graben gebildet sein. Insbesondere können die gegenüberliegenden Wände des Grabens mit einem Dotierstoff versehen werden.
Nach einer weiteren Ausführungsform kann vorgesehen sein, dass der Bereich an einer von der Halbleiterschichtenfolge abgewandten Außenfläche der den Bereich umfassenden Halbleiterschicht gebildet ist. Das heißt also insbesondere, dass auf einer solchen Außenfläche eine dotierte Halbleiterschicht aufgebracht werden kann, die dann diesen dotierten Bereich bildet.
Es wird angemerkt, dass mittels der Formulierung, dass die dotierte Halbleiterschicht den dotierten Bereich umfasst, insbesondere der Fall umfasst sein soll, in welchem der do- tierte Bereich auf einer Außenfläche der Halbleiterschicht aufgebracht ist. Die Formulierung umfasst insbesondere den Fall, in welchem der dotierte Bereich direkt in der dotierten Halbleiterschicht gebildet ist.
Bei einer solchen Außenfläche kann es sich beispielsweise um eine Kante oder insbesondere um eine Mesa-Kante der Halb¬ leiterschichtenfolge handeln.
Gemäß einer Ausführungsform kann vorgesehen sein, dass der dotierte Bereich eine Fläche von mindestens 25 ym2 aufweist. Vorzugsweise kann der Bereich eine Länge von mindestens 5 ym und eine Breite von mindestens 5 ym aufweisen. Das heißt also insbesondere, dass der Bereich eine Fläche von mindestens 5 ym x 5 ym aufweisen kann. Nach einer anderen Ausführungsform kann vorgesehen sein, dass in zumindest eine der dotierten Halbleiterschichten ein Defekt gebildet wird, der mit dem Dotierstoff versehen wird, sodass der dotierte Bereich benachbart zu dem Defekt gebildet wird .
Nach einer anderen Ausführungsform kann vorgesehen sein, dass in zumindest einer der dotierten Halbleiterschichten ein Via gebildet wird, in das der Dotierstoff eingebracht wird, so¬ dass der dotierte Bereich benachbart zu dem Via gebildet wird.
Nach noch einer Ausführungsform kann vorgesehen sein, dass vor dem Versehen des Bereichs mit dem Dotierstoff zumindest eine freiliegende, also insbesondere eine unbedeckte oder nicht-bedeckte, Fläche der Halbleiterschichtenfolge mit einer Schutzschicht gegen eine Dotierung mit dem Dotierstoff verse¬ hen wird. Das bewirkt in vorteilhafter Weise, dass weitere Halbleiterschichten der Halbleiterschichtenfolge nicht mit¬ tels des Dotierstoffes kontaminiert oder verunreinigt werden können. So wird insbesondere in vorteilhafter Weise eine p-
Dotierung der p-dotierten Halbleiterschicht beim Vorsehen eines n-dotierten Dotierstoffes für einen n-dotierten Bereich nicht geschädigt. Insbesondere kann so eine Beschädigung ei¬ ner n-Dotierung der n-dotierten Halbleiterschicht vermieden werden, wenn es sich bei dem Dotierstoff um einen p-Dotanden handelt .
Nach einer Ausführungsform kann vorgesehen sein, dass vor dem Versehen des Bereichs mit dem Dotierstoff, also vor dem Do¬ tieren, ein oder mehrere Bereiche der Halbleiterschichtenfol¬ ge entfernt werden, die nicht zu der dotierten Halbeiter- schicht gehören, die mit dem dotierten Bereich versehen werden soll, so dass bei einem anschließenden Dotierungsschritt bevorzugt die Halbleiterschicht dotiert wird, in der es ge¬ wollt ist, die dotierten Bereiche mit einer erhöhten Dotie¬ rungskonzentration zu bilden. So besteht insbesondere keine Gefahr einer Verunreinigung durch die Dotierung in den anderen Halbleiterschichten, da diese aufgrund des Entfernens ei¬ niger Bereiche ausreichend Abstand zu der Dotierungszone auf¬ weisen . Nach einer Ausführungsform kann der Träger als Substrat, insbesondere als Aufwachssubstrat , gebildet sein.
Nach einer Ausführungsform umfasst die Halbleiterschichtenfolge noch weitere Schichten wie beispielsweise Spiegel- schichten, Kontaktierungsschichten oder Antireflexschichten .
Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusam- menhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden, wobei
Figur 1 ein optoelektronisches Bauelement,
Figur 2 ein Ablaufdiagramm eines Verfahrens zur Herstellung eines optoelektronischen Bauelements, Figur 3 ein weiteres optoelektronisches Bauelement,
Figuren 4 und 5 ein anderes optoelektronisches Bauelement zu verschiedenen Zeitpunkten einer Herstellung,
Figuren 6 bis 9 ein weiteres optoelektronisches Bauele¬ ment zu verschiedenen Zeitpunkten einer Herstellung, Figuren 10 bis 13 ein anderes optoelektronisches Bauelement zu verschiedenen Zeitpunkten einer Herstellung,
Figuren 14 bis 18 noch ein weiteres optoelektronisches Bau¬ element zu verschiedenen Zeitpunkten einer Herstellung,
Figur 19 ein anderes optoelektronisches Bauelement zu ver¬ schiedenen Zeitpunkt einer Herstellung,
Figur 20 bis 22 noch ein anderes optoelektronisches Bau- element zu verschiedenen Zeitpunkten einer Herstellung und
Figur 23 ein weiteres optoelektronisches Bauelement zeigen .
Im Folgenden können für gleiche Merkmale gleiche Bezugszei¬ chen verwendet werden.
Figur 1 zeigt ein optoelektronisches Bauelement 101.
Das optoelektronische Bauelement 101 umfasst einen Träger 103, der beispielsweise als Substrat, insbesondere als ein Aufwachssubstrat , gebildet sein kann. Auf dem Träger 103 ist eine Halbleiterschichtenfolge 105 aufgebracht. Die Halb- leiterschichtenfolge 105 umfasst eine p-dotierte Halbleiter¬ schicht 107 und eine n-dotierte Halbleiterschicht 109. Zwi¬ schen der n-dotierten Halbleiterschicht 109 und der p- dotierten Halbleiterschicht 107 ist ein p-n-Übergang 111 gebildet, der eine aktive Zone 113 zur Erzeugung von elektro¬ magnetischer Strahlung umfasst. Bei dem optoelektronischen Bauelement 101 sind die einzelnen Halbleiterschichten der Halbleiterschichtenfolge 105 in fol¬ gender Reihenfolge vom Träger 103 aus gesehen auf diesem aufgebracht: die p-dotierte Halbleiterschicht 107, der p-n- Übergang 111 und die n-dotierte Halbleiterschicht 109.
In einer nicht gezeigten Ausführungsform kann vorgesehen sein, dass die n-dotierte Halbleiterschicht 109 vom Träger 103 aus gesehen als erstes aufgebracht wird. In anderen nicht gezeigten Ausführungsbeispielen kann vorgesehen sein, dass die Halbleiterschichtenfolge 105 noch weite¬ re Schichten, insbesondere weitere Halbleiterschichten, wie beispielsweise Spiegelschichten und/oder Kontaktierungs- schichten für eine Kontaktierung der n- und der p-dotierten Halbleiterschicht aufweist.
Es ist vorgesehen, dass die n-dotierte Halbleiterschicht ei¬ nen dotierten Bereich 115 umfasst, der in der n-dotierten Halbleiterschicht 109 gebildet ist. Der dotierte Bereich 115 weist eine erste Dotierungskonzentration auf, die größer ist als eine zweite Dotierungskonzentration in einer Umgebung des Bereichs 115, wobei die zweite Dotierungskonzentration der Dotierungskonzentration der n-dotierten Halbleiterschicht 109 entspricht. Das heißt also insbesondere, dass in dem dotier- ten Bereich 115 eine höhere Konzentration an n-Dotanden vorgesehen ist im Vergleich zu der n-dotierten Halbleiterschicht 109.
Ferner umfasst die n-dotierte Halbleiterschicht 109 einen weiteren dotierten Bereich 117, der mit einer dritten Dotierungskonzentration versehen ist, die ebenfalls größer ist als die zweite Dotierungskonzentration. Hierbei reicht der weite- re dotierte Bereich 117 bis an den p-n-Übergang 111 heran, sodass in vorteilhafter Weise eine interne Diode, insbesonde¬ re Zenerdiode, in diesem Bereich gebildet ist. Ferner umfasst die n-dotierte Halbleiterschicht 109 noch ei¬ nen weiteren dotierten Bereich 119, der eine vierte Dotierungskonzentration aufweist, die ebenfalls größer ist als die zweite Dotierungskonzentration. Hierbei verläuft dieser n- dotierte Bereich 119 von der n-dotierten Halbleiterschicht 109 durch den p-n-Übergang 111 umfassend die aktive Zone 113 in die p-dotierte Halbleiterschicht 107, sodass der weitere n-dotierte Bereich 119 die beiden dotierten Halbleiterschichten 107 und 109 miteinander verbindet. Durch das Vorsehen solcher dotierten Bereiche wird in vorteilhafter Weise eine Durchbruchsspannung an diesen Bereichen in Rückwärtsrichtung gesehen verringert, sodass in vorteilhafter Weise potentielle elektrostatische Entladungen schnell über diese Bereiche abfließen können. Das bewirkt in vorteil- hafter Weise einen Schutz gegen Beschädigungen durch elektrostatische Entladungen.
In nicht gezeigten Ausführungsformen kann vorgesehen sein, dass von den dotierten Bereichen 115, 117, 119 jeweils mehre- re solcher dotierter Bereiche gebildet sein können. Insbesondere kann beispielsweise vorgesehen sein, dass lediglich ein Typ dieser Bereiche 115, 117, 119 vorgesehen ist, also insbe¬ sondere nur Bereiche 115 oder nur Bereiche 117 oder nur Be¬ reiche 119.
In einer anderen nicht gezeigten Ausführungsform kann vorgesehen sein, dass zusätzlich oder anstelle zu den n-dotierten Bereichen 115, 117, 119 entsprechende p-dotierte Bereiche in der p-dotierten Halbleiterschicht 107 vorgesehen sein können. Die im Zusammenhang mit den n-dotierten Bereichen 115, 117 und 119 gemachten Ausführungen gelten insbesondere analog für die p-dotierten Bereiche der p-dotierten Halbleiterschicht 107 und umgekehrt. Somit ist auch über die p-dotierte Halb¬ leiterschicht ein Abfließen von elektrostatischen Aufladungen ermöglicht . Figur 2 zeigt ein Ablaufdiagramm eines Verfahrens zur Herstellung eines optoelektronischen Bauelements.
Gemäß einem Schritt 201 wird eine Halbleiterschichtenfolge auf einen Träger, insbesondere auf ein Substrat, beispiels- weise auf ein Aufwachssubstrat , aufgebracht. Die Halbleiter¬ schichtenfolge umfasst eine n-dotierte und eine p-dotierte Halbleiterschicht. Das heißt also insbesondere, dass gemäß dem Schritt 201 auf den Träger eine n-dotierte und eine p- dotierte Halbleiterschicht aufgebracht werden.
Gemäß einem Schritt 203 wird durch das Aufbringen der n- und der p-dotierten Halbleiterschicht ein p-n-Übergang gebildet, der eine aktive Zone zur Erzeugung von elektromagnetischer Strahlung umfasst.
Gemäß einem Schritt 205 wird ein Bereich der zumindest einen der n-dotierten und der p-dotierten Halbleiterschicht mit einem Dotierstoff versehen, sodass der Bereich mit einer ersten Dotierungskonzentration dotiert wird, die größer ist als eine zweite Dotierungskonzentration in einer Umgebung des Bereichs in der den Bereich umfassenden Halbleiterschicht.
Das heißt also insbesondere, dass beispielsweise die n- dotierte Halbleiterschicht mit einem n-Dotanden versehen wird, sodass sich ein oder mehrere Bereiche mit einer erhöh¬ ten n-Dotierung ausbilden. Die Ausführungen im Zusammenhang mit einer n-dotierten Halbleiterschicht umfassend einen n- dotierten Bereich mit einer höheren bzw. größeren Dotierungskonzentration gelten analog für die p-dotierte Halbleiter- Schicht, die insofern mit einem p-Dotanden dotiert werden kann, sodass sich in der p-dotierten Halbleiterschicht ein Bereich oder mehrere Bereiche mit einer höheren bzw. größeren Dotierungskonzentration als die p-dotierte Halbleiterschicht bilden können.
Figur 3 zeigt ein weiteres optoelektronisches Bauelement 301.
Das optoelektronische Bauelement 301 umfasst eine Halbleiter¬ schichtenfolge 105 mit einer p-dotierten Halbleiterschicht 107 und einer n-dotierten Halbleiterschicht 109. Der Übersicht halber ist kein Träger für das optoelektronische Bau- element 301 eingezeichnet. Ein solcher Träger kann beispiels¬ weise auf der Seite der p-dotierten Halbleiterschicht 107 o- der auf der Seite der n-dotierten Halbleiterschicht 109 vor¬ gesehen sein. Der Übersicht halber ebenfalls nicht einge¬ zeichnet ist der p-n-Übergang umfassend die aktive Zone.
Das optoelektronische Bauelement 301 weist drei dotierte Be¬ reiche 117 auf, die in der n-dotierten Halbleiterschicht 109 gebildet sind, wobei diese dotierten Bereiche 117 n-dotiert sind und eine größere Dotierungskonzentration aufweisen als die n-dotierte Halbleiterschicht 109. Diese dotierten Berei¬ che 117 verlaufen lateral in der n-dotierten Halbleiterschicht 109 und kontaktieren die p-dotierte Halbleiterschicht 109. Aufgrund des Vorsehens solcher dotierten Bereiche 117 sind quasi interne Dioden in der Halbleiterschichtenfolge 105 ge¬ bildet. Dies ist symbolisch mittels der entsprechenden
Schaltzeichen eingezeichnet, die das Bezugszeichen 305 auf¬ weisen, hier konkret ein Diodenschaltzeichen. Zum Vergleich dazu ist ein Schaltzeichen mit dem Bezugszeichen 303 vorgesehen, dass ebenfalls ein Diodenschaltzeichen ist. Dieses Dio¬ denschaltzeichen 303 ist zwischen der n-dotierten Halbleiterschicht 109 und der p-dotierten Halbleiterschicht 107 einge¬ zeichnet, wo kein dotierter Bereich 117 vorgesehen ist. Das Diodenschaltzeichen 303 ist größer eingezeichnet als das Dio¬ denschaltzeichen 305. Dies deshalb, da hier eine größere Durchbruchsspannung angelegt werden muss, bevor es zu einem Durchbruch kommt .
Dieses unterschiedliche Durchbruchsverhalten der beiden Dio- den 303 und 305 ist in einem Graphen in Figur 3 dargestellt. Aufgetragen ist der Strom I über die Spannung U. Die Kennlinie für die Diode 305 weist das Bezugszeichen 307 auf. Die Kennlinie für die Diode 303 weist das Bezugszeichen 309 auf. Zu erkennen ist, dass die Bereiche, die eine erhöhte n- Dotierung aufweisen, also die Bereiche 117, eine geringere Durchbruchsspannung aufweisen.
Die Figuren 4 und 5 zeigen ein weiteres optoelektronisches Bauelement 401 zu verschiedenen Zeitpunkten einer Herstel- lung.
In Figur 4 ist die Halbleiterschichtenfolge 105 umfassend die n-dotierte Halbleiterschicht 109 und die p-dotierte Halb¬ leiterschicht 107 dargestellt. Ferner wurde bereits in die Halbleiterschichtenfolge 105 eine Ausnehmung 403, auch als
Via bezeichnet, gebildet. Das Via 403 kann beispielsweise ge¬ ätzt worden sein. Das Via 403 verläuft durch die p-dotierte Halbleiterschicht 107 und die n-dotierte Halbleiterschicht 109.
In diesen Via 403 wird dann ein n-Dotand eingebracht, was in Figur 5 exemplarisch bzw. symbolisch mit einem Pfeil mit dem Bezugszeichen 501 dargestellt ist. Durch das Einbringen eines solchen Dotanden, hier insbesondere eines n-Dotanden, werden Bereiche, die benachbart zu dem Via 403 in der n-dotierten Halbleiterschicht 109 gebildet sind, mit einer höheren n- Dotierung versehen. Es bilden sich also n-dotierte Bereiche 117 in der n-dotierten Halbleiterschicht 109 aus, die unmit¬ telbar benachbart zu dem Via 403 verlaufen.
Ferner weist das optoelektronische Bauelement 401 freiliegen¬ de Außenflächen der Halbleiterschichtenfolge 105 auf, die auch als Kante, insbesondere als Mesa-Kante 405, bezeichnet werden können. An diesen freiliegenden Außenflächen, insbesondere dieser Mesa-Kante 405, kann ebenfalls ein n-Dotand in die n-dotierte Halbleiterschicht 109 eingebracht werden, so- dass sich auch in diesen Bereichen der n-dotierten Halbleiterschicht 109 n-dotierte Bereiche 117 bilden, die eine größere Dotierungskonzentration aufweisen als die n-dotierte Halbleiterschicht 109. Das Aufbringen des n-Dotanden kann insbesondere bewirken, dass sich auf den Außenflächen eine n-Dotierungsschicht bil¬ det, die dann den dotierten Bereich bildet. Analoges gilt für p-Dotanden . Obwohl die Figuren 4 und 5 ein optoelektronisches Bauelement 401 zeigen, dass mit Bereichen aufweisend eine erhöhte n- Dotierung in der n-dotierten Halbleiterschicht 109 versehen ist, so kann beispielsweise vorgesehen sein, dass entspre¬ chende Bereiche mit einer erhöhten p-Dotierung in der p- dotierten Halbleiterschicht 107 zusätzlich oder anstelle zu den n-dotierten Bereichen 117 der n-dotierten Halbleiterschicht 109 vorgesehen sein können.
Die Figuren 6 bis 9 zeigen ein anderes optoelektronisches Bauelement 601 zu verschiedenen Zeitpunkten einer Herstellung .
Figur 6 zeigt das optoelektronische Bauelement 601 umfassend einen Träger 103, der beispielsweise als Substrat, insbeson- dere als Aufwachssubstrat , gebildet sein kann. Auf dem Sub¬ strat 103 ist eine n-dotierte Halbleiterschicht 109 aufge¬ bracht, wobei die n-dotierte Halbleiterschicht einen Defekt, hier einen V-Pit 603, aufweist. Ein solcher V-Pit 603 be¬ zeichnet einen in einer Wachstumsrichtung 605, hier mit einem Pfeil mit dem entsprechenden Bezugszeichen gekennzeichnet, geöffneten hexagonalen Kristalldefekt. Solche Defekte werden in der Wachstumsrichtung 605 immer größer und sind so im Querschnitt als „V" erkennbar.
Der Übersicht halber ist entsprechend in Figur 6 auch eine dreidimensionale Ansicht des V-Pits 603 eingezeichnet. Das heißt also insbesondere, dass die Halbleiterschicht 109 einen im Querschnitt V-förmigen Kristalldefekt aufweist. In einer nichtgezeigten Ausführungsform kann vorgesehen sein, dass mehrere solcher V-Pits 603 gebildet sein können, die insbe- sondere gleich oder beispielsweise unterschiedlich gebildet sein können.
In den V-Pit 603 kann beispielsweise ein n-Dotand eingebracht werden, sodass sich, wie Figur 7 zeigt, in dem V-Pit 603 ein n-dotierter Bereich 117 bildet, der auf der n-dotierten Halbleiterschicht 109 aufgebracht ist. Somit weist die n-dotierte Halbleiterschicht 109 einen Bereich auf, der mit einer erhöh¬ ten n-Dotierung versehen ist im Vergleich zu der Dotierungskonzentration der Halbleiterschicht 109. Das Füllen des V- Pits 603 kann insbesondere bewirken, dass der n-Dotand in die n-dotierte Halbleiterschicht 109 eindringt oder eindiffun¬ diert und in der n-dotierten Halbleiterschicht 109 entspre¬ chend höher dotierte Bereiche bildet. Analoges gilt für p- Dotanden .
Gemäß Figur 7 ist der V-Pit 603 nur teilweise mit dem n- Dotanden gefüllt. In einer nicht gezeigten Ausführungsform kann vorgesehen sein, dass der V-Pit 603 vollständig oder komplett mit einem n-Dotanden gefüllt ist.
In Figur 8 ist das optoelektronische Bauelement 601 zu einem nachfolgenden Zeitpunkt bezogen auf Figur 7 in einem entsprechenden Herstellungsverfahren gezeigt. Das heißt also insbesondere, dass der V-Pit 603 mit einem n-Dotanden zumindest teilweise, insbesondere vollständig, gefüllt ist, wobei dann auf die so gebildeten Schichten, also die n-dotierte Halb¬ leiterschicht 109 mit dem zumindest teilweise gefüllten V-Pit 603, eine p-dotierte Halbleiterschicht 107 aufgebracht wird, insbesondere aufgewachsen wird in der Aufwachsrichtung 605. Die Zone umfassend den n-dotierten Bereich 117 weist eine verringerte Rückwärtsdurchbruchsspannung auf, sodass hierüber ein Abfluss von elektrischen Ladungen ermöglicht ist, sodass das optoelektronische Bauelement 601 gegen Beschädigungen durch elektrostatische Aufladungen geschützt sein kann.
Figur 9 zeigt eine mögliche Variante für das optoelektroni- sehe Bauelement 601. Hier ist der V-Pit 603 analog zu den Fi¬ guren 7 und 8 mit dem n-Dotanden zumindest teilweise gefüllt. Darüber hinaus ist noch eine Schicht aus diesem n-Dotanden auf die freiliegenden Oberflächen der n-dotierten Halbleiterschicht 109 außerhalb des V-Pits 603 aufgebracht. Hierbei ist eine Schichtdicke dieser n-Dotierungsschicht im V-Pit 603 größer oder dicker als im Bereich außerhalb des V-Pits 603 auf den freiliegenden Oberflächen, die parallel zum Träger 103 verlaufen. Mit einem Doppelpfeil mit dem Bezugszeichen 903 ist die Schichtdicke im V-Pit 603 des n-Dotanden einge- zeichnet. Mit einem Doppelpfeil mit dem Bezugszeichen 901 ist die dünnere Schichtdicke des n-Dotanden außerhalb des V-Pits eingezeichnet. Analog zu Figur 8 kann dann die p-dotierte Halbleiterschicht 107 auf den Schichtaufbau gemäß Figur 9 aufgebracht, insbesondere aufgewachsen, werden.
Die im Zusammenhang mit den Figuren 6 bis 9 gemachten Ausführungen gelten analog für p-dotierte Halbleiterschichten, welche einen oder mehrere V-Pits aufweisen. In einer nichtgezeigten Ausführungsform weisen die n-dotierte und die p-dotierte Halbleiterschicht jeweils einen oder meh¬ rere V-Pits auf, die entsprechend dotiert sind.
Die Figuren 10 bis 13 zeigen noch ein anderes optoelektroni- sches Bauelement 1001 respektive 1101 zu verschiedenen Zeit¬ punkten einer Herstellung. Figur 10 zeigt ein optoelektronisches Bauelement 1001, wobei die n-dotierte Halbleiterschicht 109 vom Träger 103 aus gese¬ hen als erstes auf den Träger 103 aufgewachsen wurde. Der Träger 103 kann insbesondere als Aufwachssubstrat oder als Substrat bezeichnet werden, da auf dem Träger 103 die einzel¬ nen Halbleiterschichten aufgewachsen werden.
Die Figur 11 zeigt ein weiteres optoelektronisches Bauelement 1101, wobei hier die p-dotierte Halbleiterschicht 107 näher an dem Träger 103 vorgesehen ist als die n-dotierte Halb¬ leiterschicht 109.
Insbesondere kann vorgesehen sein, dass der Träger 103 des optoelektronischen Bauelements 1001 gemäß Figur 10 abgelöst wurde, wobei dann die p-dotierte Halbleiterschicht 107 auf einen weiteren Träger 103 aufgebracht oder angeordnet wurde (vgl. Figur 13, untere Abbildung, dort ist dieser weitere Träger mit dem Bezugszeichen 1304 gekennzeichnet) . Die Figuren 12 und 13 zeigen nun das optoelektronische Bau¬ element 1101 zu verschiedenen Zeitpunkten einer Herstellung, wobei die entsprechenden Ausführungen analog für das optoelektronische Bauelement 1001 gemäß Figur 10 gelten. Hierbei zeigt Figur 13 zwei mögliche Herstellungsvarianten des Bau- elements 1101: Eine erste Variante mit dem Bezugszeichen
1305A oben gezeigt und darunter eine zweite Variante mit dem Bezugszeichen 1305B unten gezeigt.
Gemäß Figur 12 wurde ein Mesa-Graben 1201 in die Halbleiter- schichtenfolge 105 bis zum Träger 103 geätzt. Dadurch teilt sich die Halbleiterschichtenfolge 105 in zwei Teile auf und bildet somit zwei optoelektronische Bauelemente, die hier mit den Bezugszeichen 1101A und 1101B gekennzeichnet sind. In diesen geätzten Mesa-Graben 1201 können dann entsprechende n-Dotanden eingebracht werden, sodass sich an den Mesakanten 405 der Halbleiterschichtenfolge 105 in dem Mesa-Graben 1201 Bereiche mit einer erhöhten n-Dotierung bilden. Hierbei werden insbesondere auch n-Dotanden auf den Mesakanten 405 der Halbleiterschichtenfolge 105 aufgebracht, die auf der gegen¬ überliegenden Seite bezogen auf den Mesa-Graben 1201 der Halbleiterschichtenfolge 105 der jeweiligen Bauelemente 1101A und 1101B aufgebracht, also auf den dem Mesa-Graben 1201 ab¬ gewandten Seiten der Halbleiterschichtenfolge 105.
Wie Figur 13 in beiden Abbildungen zeigt, bilden sich dadurch n-dotierte Bereiche 117 aus, die von der n-dotierten Halb¬ leiterschicht 109 über den p-n-Übergang 111 zu der p- dotierten Halbleiterschicht 107 verlaufen. Diese die n- dotierten Bereiche 117 umfassenden Übergangsbereiche 1301 von der n-dotierten Halbleiterschicht 109 zu der p-dotierten Halbleiterschicht 109 weisen eine geringere Rückwärtsdurch- bruchsspannung auf im Vergleich zu den Bereichen der Halbleiterschichtenfolge 105, die keine erhöhte n-Dotierung auf¬ weisen . Figur 13 zeigt oben eine mögliche Ausführungsform, die mit dem Bezugszeichen 1305A gekennzeichnet ist. In dieser bildet der Träger 103 ein Aufwachssubstrat . Das Aufwachssubstrat kann beispielsweise Saphir sein. Figur 13 zeigt unten eine weitere mögliche Ausführungsform, die mit dem Bezugszeichen 1305B gekennzeichnet ist, die eine Weiterentwicklung des Bauelements 1305A ist. In dieser wurde das Aufwachssubstrat abgelöst (Element 103 in dem Bauelement 1305A oben) . Vor dem Ablösen wurde noch eine Spiegelschicht 1303 auf die dem Aufwachssubstrat 103 abgewandte Oberfläche der p-dotierten Halbleiterschicht 107 aufgebracht, wobei dann auf diese Spiegelschicht 1303 ein Trägersubstrat 1304, bei¬ spielsweise Germanium oder Silizium, aufgebracht wird derart, dass es die beiden Bauelemente 1101A und 1101B miteinander verbindet, um diese zu tragen. Dann kann das Aufwachssubstrat 103 abgelöst werden. Die Spiegelschicht 1303 wird insbesonde¬ re dann vorgesehen, wenn das fertig hergestellt Bauelement als Träger nicht ein Aufwachssubstrat , sondern ein Trägersub¬ strat aufweist.
In einer nichtgezeigten Ausführungsform kann vorgesehen sein, dass freiliegende Flächen der optoelektronischen Bauelemente 1101A und 1101B mittels einer Schutzschicht vor dem Aufbringen oder Einbringen des n-Dotanden versehen werden, sodass beispielsweise die p-dotierte Halbleiterschicht 107 und/oder die aktive Zone 113 des p-n-Übergangs 111 nicht mit n- Dotanden dotiert werden.
Das Einbringen von n-Dotanden kann beispielsweise mittels Sputtern erfolgen. Dies insbesondere ganz allgemein losgelöst von diesem konkreten Ausführungsbeispiel.
Die obigen Ausführungen im Zusammenhang mit einem n-Dotanden und der n-dotierten Halbleiterschicht 109 gelten analog auch für Ausführungsformen, in denen die p-dotierte Halbleiterschicht 107 mit einem p-Dotanden dotiert wird, sodass sich in der p-dotierten Halbleiterschicht 107 Bereiche mit einer er¬ höhten p-Dotierungskonzentration bilden. Solche Ausführungsformen können beispielsweise auf dem optoelektronischen Bauelement 1001 gemäß Figur 10 basieren. Das heißt also insbe¬ sondere, dass analog zu den Figuren 12 und 13 auch das opto- elektronische Bauelement 1001 gemäß Figur 10 mit einem Mesa- Graben 1201 versehen wird und anschließend mit einem p- Dotanden entsprechend dotiert wird.
Die Figuren 14 bis 18 zeigen ein optoelektronisches Bauele- ment 1401 zu verschiedenen Zeitpunkten einer Herstellung.
Hier kann insbesondere eine Spiegelschicht 1303 analog zu dem Bauelement 1305B gemäß Figur 13 vorgesehen sein. Diese Spie¬ gelschicht 1303 kann auch weggelassen werden analog zu dem Bauelement 1303A gemäß Figur 13. Ob eine solche Spiegel- schicht 1303 vorgesehen oder nicht ist, hängt insbesondere davon ab, ob das Aufwachssubstrat abgelöst werden soll oder nicht. Also abhängig davon, ob ein Trägersubstrat vorgesehen sein soll oder nicht.
Analog zu den Figuren 10 bis 13 wird auch in die Halbleiter- schichtenfolge 105 des optoelektronischen Bauelements 1401 ein Via 403 bzw. eine Ausnehmung geätzt bzw. gebildet, wobei als ein Unterschied die Ausnehmung 403 nicht durchgeht bis zum Träger 103, sondern in der n-dotierten Halbleiterschicht 109 endet.
Es sind somit freiliegende Flächen der einzelnen Halbleiterschichten der Halbleiterschichtenfolge 105 gebildet, welche beispielsweise mittels eines n-Dotanden und/oder p-Dotanden dotiert werden können, sodass sich entsprechende dotierte Be- reiche ausbilden, die eine erhöhte Dotierungskonzentration aufweisen als beispielsweise die n-dotierte Halbleiterschicht 109 respektive p-dotierte Halbleiterschicht 107.
So kann beispielsweise gemäß Figur 16 die freiliegenden Flä- chen in der Ausnehmung 403 mit einem n-Dotanden, beispielsweise Silizium, dotiert werden, indem das entsprechende Mate¬ rial in die einzelnen Schichten eingebracht wird, beispiels¬ weise mittels Sputtern. Auf diesen dotierten Bereichen 117 und auf die p-dotierte
Halbleiterschicht 107 wird anschließend eine Passivierungs¬ schicht 1701 aufgebracht, beispielsweise aufgewachsen. Es kann beispielsweise vorgesehen sein, dass diese Passivie¬ rungsschicht 117 gemäß Figur 17 aufgrund des Aufwachsens oder Einbringens oder Aufbringens der Passivierungsschicht 117 auch einen Boden des Vias 403 bedeckt, wobei die Passivie¬ rungsschicht 117 dann entfernt wird, nachdem die seitlichen Wände der Ausnehmung 403 mittels der Passivierungsschicht be¬ deckt sind, wie es auch die Figur 17 zeigt.
Es wird dann als nächste Schicht auf die Schichtenfolge gemäß Figur 17 eine n-Kontaktierungsschicht 1801 aufgebracht, ins- besondere aufgewachsen, die insbesondere die n-dotierte Halb¬ leiterschicht 109 elektrisch kontaktiert. Dies ist in Figur 18 gezeigt. Figur 19 zeigt ein anderes optoelektronisches Bauelement 1901.
Gezeigt ist das optoelektronische Bauelement 1901 in einer Draufsicht. Zu erkennen sind die mehreren Vias 403, sowie ei- ne umlaufende Mesa-Kante 405, die hier nicht gezeigte dotier¬ te Bereiche mit einer erhöhten Dotierungskonzentration aufweist, sodass großflächig eine verringerte Rückwärtsspannung bewirkt ist. Die Figuren 20 bis 22 zeigen ein weiteres optoelektronisches Bauelement 2001 zu verschiedenen Zeitpunkten einer Herstellung .
Der Übersicht halber ist kein Träger 103 für die Halbleiter- schichtenfolge 105 eingezeichnet. Es ist ein n-dotierter Be¬ reich 117 gebildet, der von der n-dotierten Halbleiterschicht 109 umfasst ist und durch den p-n-Übergang 111 bis in die p- dotierte Halbleiterschicht 107 verläuft. Bei einem Rückwärts- durchbruch wird ein Strom fließen. Dieser Stromfluss ist mit einem Pfeil mit dem Bezugszeichen 2003 gekennzeichnet. Mit dem Bezugszeichen 2002 ist ein schraffierter Bereich gekennzeichnet, in welchen die p-dotierte Halbleiterschicht 107 und der n-dotierte Bereich 117 mit der erhöhten n-Dotierung überlappen. Hier kann es in diesem Bereich 2002 passieren, dass eine p-Leitfähigkeit durch die hohe n-Dotierung verringert wird. Eventuell kann es passieren, dass in diesem Bereich die p-Dotierung durch das n-Dotieren zerstört wird. Auch hier kann vorzugsweise optional eine Spiegelschicht 1303 vorgese¬ hen sein. Optional bedeutet insbesondere, dass auf die Spie- gelschicht 1303 auch verzichtet werden kann. Um dies zu vermeiden, kann beispielsweise gemäß Figur 21 vorgesehen sein, dass vor dem Einbringen des entsprechenden n- Dotanden, also vor dem Bilden des Bereichs 117, eine Schutzschicht 2101 auf die freiliegende entsprechende Oberfläche der p-dotierten Halbleiterschicht 107 aufgebracht wird. Ins¬ besondere kann diese Schutzschicht 2101 auch auf eine ent¬ sprechende freiliegende Oberfläche der aktiven Zone 113 des p-n-Übergangs 111 aufgebracht werden. Dies bewirkt in vor¬ teilhafter Weise, dass bei einem anschließenden Dotierungs- Schritts mit einem n-Dotanden hier kein Eindringen von n-
Dotanden in die aktive Zone 113 und in die p-dotierte Halb¬ leiterschicht 107 auftritt.
Gemäß Figur 22 kann alternativ oder zusätzlich zu der Schutz- schicht 2101 vorgesehen sein, dass Bereiche der p-dotierten Halbleiterschicht 107 und/oder der aktiven Zone 113 entfernt werden, sodass die entsprechenden Kanten der p-dotierten Halbleiterschicht 107 und der aktiven Zone 113 nicht mehr bündig mit der n-dotierten Halbleiterschicht 109 verlaufen. Das heißt also insbesondere, dass bei einem Dotierungsschritt lediglich die freiliegende Oberfläche der n-dotierten Halb¬ leiterschicht 109 dotiert wird, nicht jedoch die p-dotierte Halbleiterschicht 107 und die aktive Zone 103. Die entfernten Bereiche sind mit einem Pfeil mit dem Bezugszeichen 2201 schematisch gekennzeichnet.
Figur 23 zeigt ein weiteres optoelektronisches Bauelement 2301, das im Wesentlichen analog zu dem Bauelement 2001 auf¬ gebaut sein kann. Auf die entsprechenden Ausführungen kann verwiesen werden.
Als zusätzliche Besonderheit weist das Bauelement 2301 eine Passivierungsschicht 2303 auf, die auf der n-dotierten Halb¬ leiterschicht 107 aufgebracht ist. Die Passivierungsschicht 2303 erstreckt sich über eine horizontale Oberfläche 2304 der n-dotierten Halbleiterschicht 107 weiter über eine Kante 2305 der n-dotierten Halbleiterschicht 107 in Richtung Träger 103 bis zu dem dotierten Bereich 117 und bedeckt somit insbesondere auch eine senkrechte Außenfläche 2307 der n-dotierten Halbleiterschicht 107, die an der Kante 2305 anstößt oder an¬ grenzt, und eine weitere senkrechte Außenfläche 2309 des p-n- Übergangs 111, die sich an die Außenfläche 2305 anschließt.
Zusammenfassend umfasst die Erfindung also insbesondere den Gedanken, zumindest eine der beiden p-dotierten und n- dotierten Halbleiterschichten, insbesondere beide, mit einer modularen Dotierung zu versehen, insofern ein oder mehrere
Bereiche mit einer höheren n- respektive p-Dotierung versehen werden im Vergleich zu einer Umgebung des Bereichs. Dadurch wird in vorteilhafter Weise bewirkt, dass diese Bereiche eine geringere Durchbruchsspannung aufweisen, sodass hierüber be- vorzugt elektrische Ladungen bei einer elektrostatischen Aufladung des optoelektronischen Bauelements abfließen können. Dies bewirkt insbesondere in vorteilhafter Weise einen Schutz gegen elektrostatische Aufladungen bzw. gegen daraus eventu¬ ell resultierende Schäden.
Die Erfindung wurde anhand der bevorzugten Ausführungsbei¬ spiele näher illustriert und beschrieben. Dennoch ist die Erfindung nicht auf die offenbarten Beispiele eingeschränkt. Vielmehr können hieraus andere Variationen vom Fachmann abge- leitet werden, ohne den Schutzumfang der Erfindung zu verlassen .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102013103601.5, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Bezugs zeichenliste
101 optoelektronisches Bauelement
103 Träger
105 Halbleiterschichtenfolge
107 p-dotierte Halbleiterschicht
109 n-dotierte Halbleiterschicht
111 p-n-Übergang
113 aktive Zone
115 dotierter Bereich
117
119
201 Aufbringen der Halbleiterschichtenfolge
203 p-n-Übergang wird gebildet
205 ein Bereich wird mit einem Dotierstoff versehen
301 optoelektronisches Bauelement
303 Diode
305
307 Kennlinie der Diode 305
309 Kennlinie der Diode 303
401 optoelektronisches Bauelement
403 Via
405 Mesa-Kante
501 Dotierstoff
601 optoelektronisches Bauelement
603 V-Pit
605 Aufwachsrichtung
801 Zone mit verringerter Rückwärtsspannung
901 Dicke des dotierten Bereichs außerhalb des V-Pits
903 Dicke des dotierten Bereichs innerhalb des V-Pits
1001 optoelektronisches Bauelement
1101
1101 A
1101 B
1201 Mesa-Graben
1301 Übergangsbereiche 1303 Spiegelschicht
1305A, 1305B optoelektronische Bauelemente
1401 optoelektronisches Bauelement
1701 Passivierungsschicht
1801 n-Kontaktschicht
1901 optoelektronisches Bauelement
2001
2002 überlappender Bereich der n- und p-Dotierung in p- dotierter Halbleiterschicht
2003 Stromfluss bei Rückwärtsdurchbruch
2101 Schutzschicht
2201 entfernter Bereich
2301 optoelektronisches Bauelement
2303 Passivierungsschicht
2304 horizontale Oberfläche
2305 Kante
2307, 2309 vertikale Oberflächen

Claims

Ansprüche
1. Optoelektronisches Bauelement (101), umfassend:
einen Träger (103), auf welchem eine Halbleiterschichtenfolge (105) aufgebracht ist, die eine n-dotierte Halb¬ leiterschicht (109) und eine p-dotierte Halbleiterschicht (107) umfasst, so dass ein p-n-Übergang (111) gebildet ist, der eine aktive Zone (113) zur Erzeugung von elekt¬ romagnetischer Strahlung umfasst, wobei
zumindest eine der n-dotierten Halbleiterschicht (109) und der p-dotierten Halbleiterschicht (107) einen dotierten Bereich (117) mit einer ersten Dotierungskonzentration umfasst, die größer ist als eine zweite Dotierungskon¬ zentration in einer Umgebung des Bereichs (117) in der den Bereich (117) umfassenden Halbleiterschicht.
2. Optoelektronisches Bauelement (101) nach dem vorherigen Anspruch mit einer Vielzahl der dotierten Bereiche (117), wobei
- die dotierten Bereiche (117) jeweils eine geringere Durchbruchsspannung in einer Sperrrichtung für den p-n- Übergang aufweisen, als die Durchbruchsspannung in der Sperrrichtung in den Umgebungen der dotierten Bereiche (117) ,
- die dotierten Bereiche (117) lateral beabstandet zuei¬ nander angeordnet sind, und
- zwischen benachbarten dotierten Bereichen (117) jeweils Bereiche mit der zweiten Dotierungskonzentration vorhanden sind.
3. Optoelektronisches Bauelement (101) nach einem der vorhe¬ rigen Ansprüche, wobei der Bereich (117) n-dotiert ist und die zweite Dotierungskonzentration die Dotierungskonzentration der n-dotierten Halbleiterschicht ist.
4. Optoelektronisches Bauelement (101) nach einem der vorhe¬ rigen Ansprüche, wobei der Bereich p-dotiert ist und die zweite Dotierungskonzentration die Dotierungskonzentrati¬ on der p-dotierten Halbleiterschicht (107) ist.
Optoelektronisches Bauelement (101) nach einem der vorhe¬ rigen Ansprüche, wobei der Bereich (117) bis zu dem p-n- Übergang (111) verlaufend und diesen kontaktierend gebil¬ det ist.
Optoelektronisches Bauelement (101) nach einem der vorhe¬ rigen Ansprüche, wobei der Bereich (117) durch den p-n- Übergang (111) verlaufend und die beiden dotierten Halbleiterschichten verbindend gebildet ist.
Optoelektronisches Bauelement (101) nach einem der vorhe¬ rigen Ansprüche, wobei der Bereich (117) benachbart zu einem in der den Bereich umfassenden Halbleiterschicht gebildeten Defekt gebildet ist.
Optoelektronisches Bauelement (101) nach einem der vorhe¬ rigen Ansprüche, wobei der Defekt ein V-Pit (603) oder eine Epi-Röhre ist.
Optoelektronisches Bauelement (101) nach einem der vorhe¬ rigen Ansprüche, wobei der Bereich (117) benachbart zu einem in der den Bereich umfassenden Halbleiterschicht gebildetes Via (403) gebildet ist.
Optoelektronisches Bauelement (101) nach einem der vorhe¬ rigen Ansprüche, wobei der Bereich (117) an einer von der Halbleiterschichtenfolge (105) abgewandten Außenfläche der den Bereich (117) umfassenden Halbleiterschicht gebildet ist.
Optoelektronisches Bauelement (101) nach einem der vorhe¬ rigen Ansprüche, wobei mehrere Bereiche (115, 117, 119) gebildet sind, so dass die die Bereiche (115, 117, 119) umfassende Halbleiterschicht eine modulierte Dotierung aufweist .
Optoelektronisches Bauelement (101) nach einem der vorhe rigen Ansprüche, wobei der Bereich (117) eine Fläche von mindestens 25 ym2 aufweist.
Verfahren zur Herstellung eines optoelektronischen Bauelements (101), wobei auf einen Träger (103) eine Halb¬ leiterschichtenfolge (105) aufgebracht wird, die eine n- dotierte und eine p-dotierte Halbleiterschicht (107) um- fasst, so dass ein p-n-Übergang (111) gebildet wird, der eine aktive Zone (113) zur Erzeugung von elektromagneti¬ scher Strahlung umfasst, wobei ein Bereich der zumindest einen der n-dotierten und der p-dotierten Halbleiterschicht (107) mit einem Dotierstoff (501) versehen wird, so dass der Bereich (117) mit einer ersten Dotierungskon zentration dotiert wird, die größer ist als eine zweite Dotierungskonzentration in einer Umgebung des Bereichs (117) in der den Bereich (117) umfassenden Halbleiterschicht .
Verfahren nach einem der vorherigen Ansprüche, wobei in zumindest eine der dotierten Halbleiterschichten ein Defekt gebildet wird, der mit dem Dotierstoff (501) verse¬ hen wird, so dass der dotierte Bereich (117) benachbart zu dem Defekt gebildet wird.
Verfahren nach einem der vorherigen Ansprüche, wobei in zumindest eine der dotierten Halbleiterschichten ein Via (403) gebildet wird, in das der Dotierstoff (501) einge¬ bracht wird, so dass der dotierte Bereich (117) benach¬ bart zu dem Via (403) gebildet wird. 16. Verfahren nach einem der vorherigen Ansprüche, wobei vor dem Versehen des Bereichs mit dem Dotierstoff (501) zu¬ mindest eine frei liegende Fläche der Halbleiterschich- tenfolge (105) mit einer Schutzschicht gegen eine Dotie¬ rung mit dem Dotierstoff (501) versehen wird.
PCT/EP2014/055857 2013-04-10 2014-03-24 Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements WO2014166724A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112014001948.8T DE112014001948B4 (de) 2013-04-10 2014-03-24 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
JP2016506836A JP6100967B2 (ja) 2013-04-10 2014-03-24 オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法
CN201480020763.0A CN105122454B (zh) 2013-04-10 2014-03-24 光电子器件和用于制造光电子器件的方法
US14/782,911 US9620673B2 (en) 2013-04-10 2014-03-24 Optoelectronic component and method of producing an optoelectronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013103601.5A DE102013103601A1 (de) 2013-04-10 2013-04-10 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102013103601.5 2013-04-10

Publications (1)

Publication Number Publication Date
WO2014166724A1 true WO2014166724A1 (de) 2014-10-16

Family

ID=50424212

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/055857 WO2014166724A1 (de) 2013-04-10 2014-03-24 Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements

Country Status (5)

Country Link
US (1) US9620673B2 (de)
JP (1) JP6100967B2 (de)
CN (1) CN105122454B (de)
DE (2) DE102013103601A1 (de)
WO (1) WO2014166724A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020229607A1 (de) * 2019-05-15 2020-11-19 Osram Opto Semiconductors Gmbh Bauelement mit vergrabenen dotierten bereichen und verfahren zur herstellung eines bauelements

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3243360A (en) * 1961-06-13 1966-03-29 Allied Chem Automatic actuation of the uptake valves in a coke oven battery
DE102017112127A1 (de) 2017-06-01 2018-12-06 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102017115794A1 (de) * 2017-07-13 2019-01-17 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
EP3948358B1 (de) 2019-03-29 2024-01-03 Shenzhen Xpectvision Technology Co., Ltd. Vorrichtungen zur strahlungsdetektion und verfahren zur herstellung davon

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054716A (en) * 1997-01-10 2000-04-25 Rohm Co., Ltd. Semiconductor light emitting device having a protecting device
US20060181828A1 (en) * 2005-02-16 2006-08-17 Sanken Electric Co., Ltd. Overvoltage-protected light-emitting semiconductor device
EP1750309A2 (de) * 2005-08-03 2007-02-07 Samsung Electro-mechanics Co., Ltd Licht-emittierende Vorrichtung mit Schutzelement
WO2011080219A1 (de) * 2009-12-30 2011-07-07 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
JP2012064647A (ja) * 2010-09-14 2012-03-29 Sharp Corp 化合物系半導体発光素子およびその製造方法
DE102011100037A1 (de) * 2011-04-29 2012-10-31 Osram Opto Semiconductors Gmbh Strahlung emittierender Halbleiterchip mit integriertem ESD-Schutz

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3251600B2 (ja) 1990-09-27 2002-01-28 株式会社東芝 有機金属成長法
JPH07118570B2 (ja) 1993-02-01 1995-12-18 日本電気株式会社 面発光素子およびその製造方法
JP3323324B2 (ja) * 1993-06-18 2002-09-09 株式会社リコー 発光ダイオードおよび発光ダイオードアレイ
JP3612985B2 (ja) * 1998-02-02 2005-01-26 豊田合成株式会社 窒化ガリウム系化合物半導体素子及びその製造方法
JP3909811B2 (ja) 2001-06-12 2007-04-25 パイオニア株式会社 窒化物半導体素子及びその製造方法
US6975661B2 (en) 2001-06-14 2005-12-13 Finisar Corporation Method and apparatus for producing VCSELS with dielectric mirrors and self-aligned gain guide
DE10260937A1 (de) * 2002-12-20 2004-07-08 Technische Universität Braunschweig Strahlungssemittierender Halbleiterkörper und Verfahren zu dessen Herstellung
WO2006099211A2 (en) * 2005-03-11 2006-09-21 Ponce Fernando A Solid state light emitting device
JP2008297191A (ja) * 2007-05-02 2008-12-11 Sumitomo Electric Ind Ltd 窒化ガリウム基板及び窒化ガリウム層の形成方法
KR101164026B1 (ko) * 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR101521259B1 (ko) 2008-12-23 2015-05-18 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
US8232568B2 (en) * 2009-08-21 2012-07-31 Bridgelux, Inc. High brightness LED utilizing a roughened active layer and conformal cladding
DE102009057780A1 (de) 2009-12-10 2011-06-16 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und photonischer Kristall
JP2013051340A (ja) 2011-08-31 2013-03-14 Seiko Epson Corp 発光装置、スーパールミネッセントダイオード、およびプロジェクター
US8698163B2 (en) * 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
FR2992466A1 (fr) * 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054716A (en) * 1997-01-10 2000-04-25 Rohm Co., Ltd. Semiconductor light emitting device having a protecting device
US20060181828A1 (en) * 2005-02-16 2006-08-17 Sanken Electric Co., Ltd. Overvoltage-protected light-emitting semiconductor device
EP1750309A2 (de) * 2005-08-03 2007-02-07 Samsung Electro-mechanics Co., Ltd Licht-emittierende Vorrichtung mit Schutzelement
WO2011080219A1 (de) * 2009-12-30 2011-07-07 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
JP2012064647A (ja) * 2010-09-14 2012-03-29 Sharp Corp 化合物系半導体発光素子およびその製造方法
DE102011100037A1 (de) * 2011-04-29 2012-10-31 Osram Opto Semiconductors Gmbh Strahlung emittierender Halbleiterchip mit integriertem ESD-Schutz

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020229607A1 (de) * 2019-05-15 2020-11-19 Osram Opto Semiconductors Gmbh Bauelement mit vergrabenen dotierten bereichen und verfahren zur herstellung eines bauelements

Also Published As

Publication number Publication date
CN105122454B (zh) 2018-01-12
CN105122454A (zh) 2015-12-02
JP2016518711A (ja) 2016-06-23
JP6100967B2 (ja) 2017-03-22
US9620673B2 (en) 2017-04-11
US20160049543A1 (en) 2016-02-18
DE112014001948A5 (de) 2015-12-31
DE112014001948B4 (de) 2021-10-21
DE102013103601A1 (de) 2014-10-16

Similar Documents

Publication Publication Date Title
DE102012109460B4 (de) Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
DE102012107756B4 (de) FinFET-basierte ESD-Einheiten und Verfahren zu deren Herstellung
DE112014002164B4 (de) Anordnung, Verfahren zum Herstellen einer Anordnung und Array
DE102015119353A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2014166724A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE102007022947A1 (de) Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102014101896A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils sowie optoelektronisches Halbleiterbauteil
DE112015002796B4 (de) Optoelektronischer Halbleiterchip
DE102014108300B4 (de) Optoelektronische Halbleiterbauelemente
DE102016113274B4 (de) Optoelektronischer Halbleiterchip
DE112016001422B4 (de) Optoelektronischer Halbleiterchip
DE112018001450B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102013200509A1 (de) Optoelektronischer Halbleiterchip
EP3376547B1 (de) Leuchtdiode
WO2022184414A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
WO2014095353A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102015114135A1 (de) Photovoltaische Vorrichtung und Verfahren zur Herstellung einer photovoltaischen Vorrichtung
DE102015104144A1 (de) Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
DE102012204987B4 (de) Licht-emittierende Halbleiterstruktur und opto-elektronisches Bauelement daraus
DE102013213007B4 (de) Halbleiterbauelement, Trench-Feldeffekttransistor, Verfahren zur Herstellung eines Trench-Feldeffekttransistors und Verfahren zur Herstellung eines Halbleiterbauelements
DE102017113585A1 (de) Halbleiterschichtenfolge und Verfahren zur Herstellung einer Halbleiterschichtenfolge
WO2021089545A1 (de) Optoelektronisches halbleiterbauteil
WO2013044913A2 (de) Verfahren zum herstellen eines lasers
EP2812921B1 (de) Halbleiterbauelemente mit steilem phosphor-profil in einer germaniumschicht
WO2014173950A1 (de) Optoelekronisches gan-basiertes bauelement mit erhöhter esd resistenz durch ein übergitter und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14714634

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14782911

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2016506836

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112014001948

Country of ref document: DE

Ref document number: 1120140019488

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112014001948

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14714634

Country of ref document: EP

Kind code of ref document: A1