WO2014123146A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2014123146A1
WO2014123146A1 PCT/JP2014/052648 JP2014052648W WO2014123146A1 WO 2014123146 A1 WO2014123146 A1 WO 2014123146A1 JP 2014052648 W JP2014052648 W JP 2014052648W WO 2014123146 A1 WO2014123146 A1 WO 2014123146A1
Authority
WO
WIPO (PCT)
Prior art keywords
laser chip
semiconductor chip
submount
sheet
semiconductor
Prior art date
Application number
PCT/JP2014/052648
Other languages
English (en)
French (fr)
Inventor
佐藤　弘人
前岨　剛
Original Assignee
ウシオ電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウシオ電機株式会社 filed Critical ウシオ電機株式会社
Publication of WO2014123146A1 publication Critical patent/WO2014123146A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Definitions

  • the present invention relates to a semiconductor device in which a semiconductor chip is mounted on a submount.
  • Patent Document 1 discloses a semiconductor laser device having a submount made of diamond.
  • Patent Document 2 discloses a semiconductor laser device having a submount in which a plurality of sheet-like graphites are stacked along a plane intersecting a contact surface with a laser chip.
  • the diamond when diamond is used as the material constituting the submount, the diamond has a linear thermal expansion coefficient that is equal to that of the material constituting the laser chip, such as a gallium arsenide compound or a gallium nitride compound.
  • the difference is large. Therefore, in the manufacturing process of the semiconductor laser device, for example, a large thermal stress is generated in the laser chip by heating when the laser chip is bonded to the submount by AuSn solder.
  • the sheet-like graphite laminate when a sheet-like graphite laminate is used as the material constituting the submount, the sheet-like graphite has a greatly different linear thermal expansion coefficient in the plane direction and linear thermal expansion coefficient in the thickness direction. . Therefore, a large thermal stress is generated in the laser chip. And when a thermal stress arises in a laser chip, there exists a problem that a crack will arise in a laser chip or a laser characteristic will be impaired.
  • the present invention has been made based on the above circumstances, and an object thereof is a semiconductor capable of removing heat generated by a semiconductor chip and suppressing thermal stress generated in the semiconductor chip. To provide an apparatus.
  • a semiconductor device of the present invention is a semiconductor device comprising a semiconductor chip having a rectangular planar shape and a submount on which the semiconductor chip is mounted,
  • the submount is formed by laminating a plurality of sheet-like graphites along a direction substantially orthogonal to the thickness direction of the semiconductor chip, and a linear thermal expansion coefficient ⁇ 1 in the surface direction of the lamination surface of the sheet-like graphite and the lamination surface.
  • the linear thermal expansion coefficient ⁇ 2 in the normal direction are different from each other,
  • An angle ⁇ formed by a long side direction in the plane of the semiconductor chip and a normal direction of the laminated surface of the sheet-like graphite is 35 to 65 °.
  • the main material of the semiconductor chip is gallium arsenide (GaAs) or gallium nitride (GaN)
  • the angle ⁇ formed with the normal direction is preferably 40 to 55 °.
  • the main material of the semiconductor chip may be silicon (Si).
  • the submount is formed by laminating sheet-like graphite having a high thermal conductivity in the plane direction along a direction substantially orthogonal to the thickness direction of the semiconductor chip.
  • the heat generated can be removed.
  • the linear thermal expansion coefficient ⁇ 1 in the plane direction of the laminated surface of the sheet-like graphite and the linear thermal expansion coefficient ⁇ 2 in the normal direction of the laminated surface are different from each other.
  • the angle ⁇ formed by the long side direction in the plane of the semiconductor chip and the normal direction of the laminated surface of the sheet-like graphite is in a specific range. Therefore, the thermal stress generated in the semiconductor chip can be suppressed. Therefore, it is possible to prevent the semiconductor chip from being cracked or from damaging the characteristics of the semiconductor chip.
  • FIG. 2 is a plan view of the semiconductor laser device shown in FIG. 1.
  • FIG. 3 is a cross-sectional view of the semiconductor laser device shown in FIG. 2 along AA.
  • It is a graph which shows the relationship between the perpendicular stress which arises in the laser chip calculated
  • It is a graph which shows the relationship between the perpendicular stress which arises in the laser chip calculated
  • FIG. 1 is a perspective view showing a configuration of an example of a semiconductor laser device according to the present invention
  • FIG. 2 is a plan view of the semiconductor laser device shown in FIG. 1
  • FIG. 3 is an AA of the semiconductor laser device shown in FIG. It is sectional drawing.
  • This semiconductor laser device has a plate-like laser chip 10 having a rectangular planar shape.
  • the laser chip 10 is mounted on the surface of a rectangular plate-shaped submount 20 by being bonded via a first bonding layer 25 made of, for example, AuSn eutectic solder.
  • a heat sink 30 made of, for example, copper is bonded via a second bonding layer 26 made of, for example, SnAgCu eutectic solder.
  • a plurality of planar circular light emitters 15 each emitting light are linearly arranged in a line along the longitudinal direction of the laser chip 10 inside a plate-like substrate 11 having a rectangular planar shape. They are arranged side by side.
  • a plurality of light extraction portions 12 for extracting light emitted from the light emitter 15 to the outside are formed on the surface of the base 11 in the laser chip 10. These light extraction portions 12 are arranged so as to be aligned in a straight line along the longitudinal direction of the base 11 corresponding to each of the light emitters 15.
  • a semiconductor material such as gallium arsenide (GaAs), gallium nitride (GaN), or silicon (Si) can be used.
  • the submount 20 is configured by laminating a plurality of sheet-like graphites 21 along a direction substantially orthogonal to the thickness direction of the semiconductor chip.
  • the thickness of the submount 20 is preferably 0.5 to 1.2 mm.
  • the thermal conductivity in the surface direction of the sheet-like graphite 21 in the submount 20 is preferably 1500 W / m ° C. or higher. If this thermal conductivity is too low, it may be difficult to remove the heat generated by the laser chip 10 with high efficiency.
  • the thermal conductivity in the thickness direction of the sheet-like graphite 21 in the submount 20 is, for example, 5 to 9 W / m ° C.
  • the linear thermal expansion coefficient ⁇ 1 in the surface direction of the laminated surface of the sheet-like graphite 21 and the linear thermal expansion coefficient ⁇ 2 in the normal direction of the laminated surface are different from each other.
  • the linear thermal expansion coefficient ⁇ 1 in the surface direction of the laminated surface of the sheet-like graphite 21 in the submount 20 is, for example, ⁇ 1 ⁇ 10 ⁇ 6 to 1 ⁇ 10 ⁇ 6 K ⁇ 1 .
  • the linear thermal expansion coefficient ⁇ 2 in the normal direction of the laminated surface of the sheet-like graphite 21 in the submount 20 is, for example, 20 ⁇ 10 ⁇ 6 to 35 ⁇ 10 ⁇ 6 K ⁇ 1 .
  • the linear thermal expansion coefficient of the material constituting the substrate 11 of the laser chip 10 for example, gallium arsenide (GaAs), gallium nitride (GaN), silicon (Si), etc. is larger than the linear thermal expansion coefficient ⁇ 1, and the line It is smaller than the thermal expansion coefficient ⁇ 2.
  • the angle ⁇ formed by the long side direction X in the plane of the laser chip 10 and the normal direction (hereinafter also referred to as “lamination direction”) S of the laminated surface of the sheet-like graphite. 35 to 65 °.
  • the material constituting the substrate 11 is gallium arsenide (GaAs) or gallium nitride (GaN)
  • the long-side direction X in the plane of the laser chip 10 and The angle ⁇ formed with the stacking direction S of the sheet-like graphite 21 is preferably 40 to 55 °.
  • the angle ⁇ formed is too small or too large, it is difficult to suppress the thermal stress generated in the laser chip 10. As a result, the thermal stress generated in the laser chip 10 causes cracks in the laser chip 10 or damages the laser characteristics.
  • Such a semiconductor laser device can be manufactured, for example, as follows. A rectangular parallelepiped laminate material in which a large number of sheet-like graphites are laminated is produced. Next, when the laser chip 10 is mounted on the submount 20 at a required angle between the stacking direction S and the longitudinal direction of the submount 20 to be formed with one side surface perpendicular to the stacking surface of the stack material as the surface. Then, the laminate material is cut into a rectangular plate shape so that the angle ⁇ between the lamination direction S and the long side direction X of the laser chip 10 is obtained. Then, the target submount 20 is obtained by polishing the cut laminate material.
  • the laser chip 10 is disposed on the surface of the submount 20 via, for example, an AuSn eutectic solder material. Then, after the AuSn eutectic solder material is melted by heating to a temperature equal to or higher than its melting point, for example, 320 ° C., the AuSn eutectic solder material is cooled and solidified to form a first joint on the surface of the submount 20. The laser chip 10 is bonded via the layer 25. Thereafter, the heat sink 30 is disposed on the back surface of the submount 20 via a SnAgCu eutectic solder material.
  • the SnAgCu eutectic solder material is heated to a temperature equal to or higher than its melting point, the SnAgCu eutectic solder material is cooled and solidified, whereby the second bonding layer 26 is formed on the back surface of the submount 20.
  • the semiconductor laser device shown in FIG. 1 is manufactured.
  • the laser chip 10 can be bonded to the submount 20 by a known method such as reflow or die bonding.
  • the laser chip 10 and the submount 20 are heated and cooled together with the AuSn eutectic solder material.
  • the laser chip 10 and the submount 20 are deformed (expanded and contracted) in accordance with their respective thermal expansion coefficients. Therefore, thermal stress is generated in the cooled laser chip 10 due to a difference in thermal expansion coefficient from the submount 20.
  • the semiconductor laser device of the present invention since the angle ⁇ between the long side direction X of the laser chip 10 and the stacking direction S of the sheet-like graphite 21 is in a specific range, the thermal stress generated in the laser chip 10. Is suppressed.
  • the semiconductor laser device when electric energy is supplied to the laser chip 10, a part of the electric energy is converted into light energy, and light is emitted from each light emitter 15. Further, a part of the electric energy supplied to the laser chip 10 is converted into heat energy, thereby generating heat in the laser chip 10.
  • the sheet-like graphite 21 has a high thermal conductivity in the surface direction
  • the submount 20 is formed by laminating the sheet-like graphite 21 along a direction substantially perpendicular to the thickness direction of the semiconductor chip. Therefore, heat generated in the laser chip 10 is conducted in the thickness direction of the submount 20, is transmitted to the heat sink 30 through the second bonding layer 26, and is removed from the bottom of the heat sink 30 to the outside.
  • the submount 20 has the sheet-like graphite 21 having a high thermal conductivity in the plane direction stacked along the direction substantially orthogonal to the thickness direction of the laser chip 10. Therefore, the heat generated in the laser chip 10 can be removed.
  • the linear thermal expansion coefficient ⁇ 1 in the surface direction of the laminated surface and the linear thermal expansion coefficient ⁇ 2 in the normal direction of the laminated surface are different from each other.
  • the angle ⁇ formed by the long side direction in the plane of the laser chip 10 and the normal direction of the laminated surface of the sheet-like graphite 21 is in a specific range. Therefore, the thermal stress generated in the laser chip 10 can be suppressed. Therefore, it is possible to prevent the laser chip 10 from being cracked or the characteristics of the laser chip 10 from being impaired.
  • the embodiments of the semiconductor device of the present invention have been described by taking the case of implementation as a semiconductor laser device as an example, but the present invention is not limited to the semiconductor laser device.
  • the present invention can be applied to, for example, a semiconductor device including an LED chip and a semiconductor device including a power semiconductor chip such as a power MOSFET or IGBT.
  • a thickness of 5 ⁇ m made of AuSn eutectic solder having a mass ratio of gold to tin of 80:20 is interposed on a submount in which a plurality of sheet-like graphites are laminated along a direction substantially perpendicular to the thickness direction. Then, a laser chip having a size of 8 mm ⁇ 1 mm ⁇ 0.07 mm, a size of 12 mm ⁇ 3.5 mm ⁇ 0.8 mm, and a base material of gallium arsenide (GaAs) was disposed. Next, the AuSn eutectic solder was heated to 280 ° C.
  • the eutectic point of the AuSn eutectic solder (the eutectic point of the AuSn eutectic solder) and then cooled to ⁇ 40 ° C., whereby the laser chip was bonded onto the submount.
  • the angle ⁇ between the long side direction of the laser chip and the lamination direction of the sheet-like graphite is 0 °, 10 °, 20 °, 30 °, 40 °, 45 °, 50 °, 60 Those having angles of 70, 80, and 90 degrees were used.
  • the physical properties of gallium arsenide (GaAs), submount and AuSn eutectic solder constituting the base of the laser chip are shown in Table 1 below.
  • FIG. 4 shows the relationship between the vertical stress generated in the laser chip and the angle ⁇ between the long side direction of the laser chip and the stacking direction of the sheet-like graphite.
  • Example 2 A laser chip was obtained in the same manner as in Experimental Example 1 except that a laser chip having a size of 12 mm ⁇ 3.5 mm ⁇ 0.8 mm and a base material of gallium nitride (gallium nitride (GaN)) was used.
  • the vertical stress generated in each of the long side direction and the short side direction of the laser chip was obtained by bonding on the submount.
  • FIG. 5 shows the relationship between the vertical stress generated in the laser chip and the angle ⁇ between the long side direction of the laser chip and the lamination direction of the sheet-like graphite.
  • the physical properties of gallium nitride (GaN) constituting the base of the laser chip are shown in Table 1 below.
  • Example 3 The laser chip was bonded onto the submount in the same manner as in Experimental Example 1 except that a laser chip having a size of 12 mm ⁇ 3.5 mm ⁇ 0.8 mm and a base material of silicon (Si) was used. The normal stress generated in each of the long side direction and the short side direction of the laser chip was obtained.
  • FIG. 6 shows the relationship between the vertical stress generated in the laser chip and the angle ⁇ between the long side direction of the laser chip and the stacking direction of the sheet-like graphite.
  • the physical properties of silicon (Si) constituting the base of the laser chip are shown in Table 1 below.
  • Example 4 A laser chip was used in the same manner as in Experimental Example 1 except that a laser chip having a size of 6 mm ⁇ 3.5 mm ⁇ 0.8 mm and a base material of gallium arsenide (gallium arsenide (GaAs)) was used. The chip was bonded onto the submount, and the normal stress generated in each of the long side direction and the short side direction of the laser chip was determined.
  • FIG. 7 shows the relationship between the vertical stress generated in the laser chip and the angle ⁇ between the long side direction of the laser chip and the stacking direction of the sheet-like graphite.
  • the horizontal axis indicates the angle ⁇ formed by the long side direction of the laser chip and the lamination direction of the sheet-like graphite
  • the vertical axis indicates the value of the vertical stress.
  • the length of the bonding surface of the laser chip when the value of ⁇ is about 40 °.
  • the normal stress generated in the side direction is zero.
  • the vertical stress generated in the short side direction of the bonding surface of the laser chip is zero. Therefore, if the value of ⁇ is in the range of 35 to 65 °, particularly 40 to 55 °, the stress generated in the laser chip is suppressed, and the laser chip is cracked or the characteristics of the laser chip are impaired. It is understood that it can be prevented.
  • the ⁇ value is in the range of 35 to 65 °, particularly 40 to 55 °. It is understood that the stress generated in the laser chip can be suppressed, and it is possible to prevent the laser chip from being cracked or from damaging the characteristics of the laser chip.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

　本発明は、半導体チップの発熱を除熱することができ、しかも、半導体チップに生ずる熱応力を抑制することができる半導体装置を提供する。　本発明の半導体装置は、平面形状が矩形の半導体チップと、この半導体チップが搭載されたサブマウントとを備えてなり、前記サブマウントは、複数のシート状グラファイトが、前記半導体チップの厚み方向に略直交する方向に沿って積層されてなり、当該シート状グラファイトの積層面の面方向の線熱膨張係数α１と積層面の法線方向の線熱膨張係数α２とが互いに異なる値のものであり、前記半導体チップの平面における長辺方向と前記シート状グラファイトの積層面の法線方向とのなす角度θが、３５～６５°であることを特徴とする。

Description

半導体装置
　本発明は、半導体チップがサブマウント上に搭載されてなる半導体装置に関するものである。
　半導体装置においては、その使用時に半導体チップに発熱が生じ、この発熱による温度変化によって、当該半導体チップの特性が変化する。例えば半導体レーザ装置においては、温度変化によって、発振波長が変化したり発光強度が変化したりする。そして、半導体レーザ装置においては、その使用時にレーザチップに生じる発熱を高い効率で放熱するために、当該レーザチップが搭載されるサブマウントを構成する材料として、熱伝導率の高い材料を用いる技術が知られている。例えば特許文献１には、ダイヤモンドよりなるサブマウントを有する半導体レーザ装置が開示されている。また、特許文献２には、複数のシート状グラファイトがレーザチップとの接触面と交差する面に沿って積層されてなるサブマウントを有する半導体レーザ装置が開示されている。
特開２００１－１２７３７５号公報 特開２０１１－２３６７０号公報
　しかしながら、サブマウントを構成する材料としてダイヤモンドを用いる場合には、当該ダイヤモンドは、その線熱膨張係数がレーザチップを構成する材料、例えばヒ化ガリウム系化合物や窒化ガリウム系化合物の線熱膨張係数に対して差が大きいものである。そのため、半導体レーザ装置の製造工程において、例えばＡｕＳｎハンダによってレーザチップをサブマウントに接合する際の加熱によって、当該レーザチップには大きな熱応力が生ずる。
　また、サブマウントを構成する材料としてシート状グラファイトの積層体を用いる場合においても、当該シート状グラファイトは、その面方向の線熱膨張係数と厚み方向の線熱膨張係数とが大きく異なるものである。そのため、レーザチップには大きな熱応力が生ずる。
　そして、レーザチップに熱応力が生じると、レーザチップにクラックが生じたり、レーザ特性が損なわれたりする、という問題がある。
　本発明は、以上のような事情に基づいてなされたものであって、その目的は、半導体チップの発熱を除熱することができ、しかも、半導体チップに生ずる熱応力を抑制することができる半導体装置を提供することにある。
　本発明の半導体装置は、平面形状が矩形の半導体チップと、この半導体チップが搭載されたサブマウントとを備えてなる半導体装置であって、
　前記サブマウントは、複数のシート状グラファイトが、前記半導体チップの厚み方向に略直交する方向に沿って積層されてなり、当該シート状グラファイトの積層面の面方向の線熱膨張係数α１と積層面の法線方向の線熱膨張係数α２とが互いに異なる値のものであり、
　前記半導体チップの平面における長辺方向と前記シート状グラファイトの積層面の法線方向とのなす角度θが、３５～６５°であることを特徴とする。
　本発明の半導体装置においては、前記半導体チップの主材料がヒ化ガリウム（ＧａＡｓ）または窒化ガリウム（ＧａＮ）である場合には、前記半導体チップの平面における長辺方向と前記シート状グラファイトの積層面の法線方向とのなす角度θが、４０～５５°であることが好ましい。
　また、前記半導体チップの主材料がシリコン（Ｓｉ）であってもよい。
　本発明の半導体装置によれば、サブマウントは、面方向の熱伝導率が高いシート状グラファイトが、半導体チップの厚み方向に略直交する方向に沿って積層されてなるものであるため、半導体チップの発熱を除熱することができる。
　また、サブマウントは、シート状グラファイトの積層面の面方向の線熱膨張係数α１と積層面の法線方向の線熱膨張係数α２とが互いに異なる値のものである。しかも、半導体チップの平面における長辺方向とシート状グラファイトの積層面の法線方向とのなす角度θが特定の範囲にある。そのため、半導体チップに生ずる熱応力を抑制することができる。従って、半導体チップにクラックが生じたり、半導体チップの特性が損なわれたりすることを防止することができる。
本発明に係る半導体レーザ装置の一例における構成を示す斜視図である。 図１に示す半導体レーザ装置の平面図である。 図２に示す半導体レーザ装置のＡ－Ａ断面図である。 実験例１において求めたレーザチップに生ずる垂直応力と、レーザチップの長辺方向とシート状グラファイトの積層方向とのなす角度との関係を示すグラフである。 実験例２において求めたレーザチップに生ずる垂直応力と、レーザチップの長辺方向とシート状グラファイトの積層方向とのなす角度との関係を示すグラフである。 実験例３において求めたレーザチップに生ずる垂直応力と、レーザチップの長辺方向とシート状グラファイトの積層方向とのなす角度との関係を示すグラフである。 実験例４において求めたレーザチップに生ずる垂直応力と、レーザチップの長辺方向とシート状グラファイトの積層方向とのなす角度との関係を示すグラフである。
　以下、本発明の半導体装置の実施の形態について、半導体レーザ装置として実施した場合を例に挙げて説明する。
　図１は、本発明に係る半導体レーザ装置の一例における構成を示す斜視図、図２は、図１に示す半導体レーザ装置の平面図、図３は、図２に示す半導体レーザ装置のＡ－Ａ断面図である。
　この半導体レーザ装置は、平面形状が矩形の板状のレーザチップ１０を有する。このレーザチップ１０は、矩形の板状のサブマウント２０の表面上に、例えばＡｕＳｎ共晶ハンダよりなる第１の接合層２５を介して接合されることによって搭載されている。サブマウント２０の裏面上には、例えば銅よりなるヒートシンク３０が、例えばＳｎＡｇＣｕ共晶ハンダよりなる第２の接合層２６を介して接合されている。
　レーザチップ１０においては、平面形状が矩形の板状の基体１１の内部に、それぞれ光を出射する複数の平面円形の光エミッタ１５が、当該レーザチップ１０の長手方向に沿って一列に直線状に並ぶよう配置されている。このレーザチップ１０における基体１１の表面には、光エミッタ１５から出射される光を外部に取り出すための複数の光取り出し部１２が形成されている。これらの光取り出し部１２は、光エミッタ１５の各々に対応して、基体１１の長手方向に沿って一列に直線状に並ぶよう配置されている。
　基体１１を構成する材料としては、ヒ化ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、シリコン（Ｓｉ）などの半導体材料を用いることができる。
　サブマウント２０は、複数のシート状グラファイト２１が半導体チップの厚み方向に略直交する方向に沿って積層されることによって構成されている。
　サブマウント２０の厚みは、０．５～１．２ｍｍであることが好ましい。
　サブマウント２０におけるシート状グラファイト２１の面方向の熱伝導率は、１５００Ｗ／ｍ℃以上であることが好ましい。この熱伝導率が過小である場合には、レーザチップ１０の発熱を高い効率で除熱することが困難となることがある。
　サブマウント２０におけるシート状グラファイト２１の厚み方向の熱伝導率は、例えば５～９Ｗ／ｍ℃である。
　サブマウント２０は、シート状グラファイト２１の積層面の面方向の線熱膨張係数α１と積層面の法線方向の線熱膨張係数α２とが互いに異なる値のものである。
　サブマウント２０におけるシート状グラファイト２１の積層面の面方向の線熱膨張係数α１は、例えば－１×１０-6～１×１０-6Ｋ-1である。
　また、サブマウント２０におけるシート状グラファイト２１の積層面の法線方向の線熱膨張係数α２は、例えば２０×１０-6～３５×１０-6Ｋ-1である。
　そして、レーザチップ１０の基体１１を構成する材料、例えばヒ化ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、シリコン（Ｓｉ）などの線熱膨張係数は、上記線熱膨張係数α１より大きく、上記線熱膨張係数α２より小さい。
　そして、本発明の半導体レーザ装置においては、レーザチップ１０の平面における長辺方向Ｘとシート状グラファイトの積層面の法線方向（以下、「積層方向」ともいう。）Ｓとのなす角度θが、３５～６５°とされる。特に、レーザチップ１０の主材料、具体的には基体１１を構成する材料が、ヒ化ガリウム（ＧａＡｓ）または窒化ガリウム（ＧａＮ）である場合には、レーザチップ１０の平面における長辺方向Ｘとシート状グラファイト２１の積層方向Ｓとのなす角度θが、４０～５５°であることが好ましい。このなす角度θが過小または過大である場合には、レーザチップ１０に生ずる熱応力を抑制することが困難となる。その結果、レーザチップ１０に生ずる熱応力によって、レーザチップ１０にクラックが生じたり、レーザ特性が損なわれたりする。
　このような半導体レーザ装置は、例えば以下のようにして製造することができる。
　多数のシート状グラファイトが積層されてなる直方体状の積層体材料を作製する。次いで、この積層体材料における積層面に垂直な一側面を表面として、形成すべきサブマウント２０における積層方向Ｓと長手方向とが所要の角度、すなわちサブマウント２０上にレーザチップ１０を搭載したときに積層方向Ｓとレーザチップ１０の長辺方向Ｘとのなす角度θとなるよう、当該積層体材料を矩形の板状に切断する。その後、切断された積層体材料を研磨することにより、目的とするサブマウント２０が得られる。
　次いで、サブマウント２０の表面上に、例えばＡｕＳｎ共晶ハンダ材料を介してレーザチップ１０を配置する。そして、ＡｕＳｎ共晶ハンダ材料を、その融点以上の温度例えば３２０℃に加熱して溶融した後、当該ＡｕＳｎ共晶ハンダ材料を冷却して固化することにより、サブマウント２０の表面上に第１接合層２５を介してレーザチップ１０を接合する。その後、サブマウント２０の裏面上に、ＳｎＡｇＣｕ共晶ハンダ材料を介してヒートシンク３０を配置する。そして、ＳｎＡｇＣｕ共晶ハンダ材料を、その融点以上の温度に加熱して溶融した後、当該ＳｎＡｇＣｕ共晶ハンダ材料を冷却して固化することにより、サブマウント２０の裏面上に第２接合層２６を介してヒートシンク３０を接合し、以て、図１に示す半導体レーザ装置が製造される。
　以上において、サブマウント２０に対するレーザチップ１０の接合は、リフローあるいはダイボンディングなどの公知の方法によって行うことができる。
　そして、レーザチップ１０の接合においては、ＡｕＳｎ共晶ハンダ材料と共に、レーザチップ１０およびサブマウント２０も加熱された後冷却される。このとき、レーザチップ１０およびサブマウント２０は、それぞれの熱膨張係数に応じて変形（膨張および収縮）する。そのため、冷却後のレーザチップ１０には、サブマウント２０との熱膨張係数の差に起因して熱応力が生じる。然るに、本発明に係る半導体レーザ装置によれば、レーザチップ１０の長辺方向Ｘとシート状グラファイト２１の積層方向Ｓとのなす角度θが特定の範囲にあるため、レーザチップ１０に生ずる熱応力が抑制される。
　そして、本発明に係る半導体レーザ装置においては、レーザチップ１０に電気エネルギーが供給されることにより、当該電気エネルギーの一部が光エネルギーに変換され、各光エミッタ１５から光が出射される。また、レーザチップ１０に供給された電気エネルギーの一部は熱エネルギーに変換され、これにより、レーザチップ１０に発熱が生じる。而して、シート状グラファイト２１は面方向の熱伝導率が高く、サブマウント２０は、シート状グラファイト２１が半導体チップの厚み方向に略直交する方向に沿って積層されてなるものである。そのため、レーザチップ１０に生じた熱は、サブマウント２０の厚み方向に伝導され、第２の接合層２６を介してヒートシンク３０に伝わり、当該ヒートシンク３０の底部から外部へ除熱される。
　以上のように、本発明に係る半導体レーザ装置によれば、サブマウント２０は、面方向の熱電導率が高いシート状グラファイト２１が、レーザチップ１０の厚み方向に略直交する方向に沿って積層されてなるものであるため、レーザチップ１０に生じた熱を除熱することができる。
　また、シート状グラファイト２１は、積層面の面方向の線熱膨張係数α１と積層面の法線方向の線熱膨張係数α２とが互いに異なる値である。しかも、レーザチップ１０の平面における長辺方向とシート状グラファイト２１の積層面の法線方向とのなす角度θが特定の範囲にある。そのため、レーザチップ１０に生ずる熱応力を抑制することができる。従って、レーザチップ１０にクラックが生じたり、レーザチップ１０の特性が損なわれたりすることを防止することができる。
　以上、本発明の半導体装置の実施の形態について、半導体レーザ装置として実施した場合を例に挙げて説明したが、本発明は、半導体レーザ装置に限定されない。本発明は、例えばＬＥＤチップを備えた半導体装置、パワーＭＯＳＦＥＴやＩＧＢＴなどのパワー半導体チップを備えた半導体装置に適用することができる。
〈実験例１〉
　複数のシート状グラファイトが厚み方向に略直交する方向に沿って積層されてなるサブマウント上に、金とスズとの質量比が８０：２０のＡｕＳｎ共晶ハンダよりなる厚みが５μｍの層を介して、寸法が８ｍｍ×１ｍｍ×０．０７ｍｍで、寸法が１２ｍｍ×３．５ｍｍ×０．８ｍｍで、基体の材質がヒ化ガリウム（ＧａＡｓ）であるレーザチップを配置した。
　次いで、ＡｕＳｎ共晶ハンダを２８０℃（ＡｕＳｎ共晶ハンダの共晶点）に加熱した後、－４０℃に冷却にすることにより、レーザチップをサブマウント上に接合した。
　以上において、サブマウントとしては、レーザチップの長辺方向とシート状グラファイトの積層方向とのなす角度θが、０°、１０°、２０°、３０°、４０°、４５°、５０°、６０°、７０°、８０°および９０°となるものを用いた。
　また、レーザチップの基体を構成するヒ化ガリウム（ＧａＡｓ）、サブマウントおよびＡｕＳｎ共晶ハンダの物性を下記表１に示す。
　そして、レーザチップにおけるサブマウントとの接合面において、２８０℃における応力を０として、－４０℃に冷却したときに当該レーザチップの長辺方向および短辺方向の各々に生ずる垂直応力を、有限要素法による構造解析から求めた。レーザチップに生ずる垂直応力と、レーザチップの長辺方向とシート状グラファイトの積層方向とのなす角度θとの関係を図４に示す。
〈実験例２〉
　レーザチップとして、寸法が１２ｍｍ×３．５ｍｍ×０．８ｍｍで、基体の材質が窒化ガリウム（窒化ガリウム（ＧａＮ））であるものを用いたこと以外は実験例１と同様にして、レーザチップをサブマウント上に接合し、レーザチップの長辺方向および短辺方向の各々に生ずる垂直応力を求めた。レーザチップに生ずる垂直応力と、レーザチップの長辺方向とシート状グラファイトの積層方向とのなす角度θとの関係を図５に示す。
　また、レーザチップの基体を構成する窒化ガリウム（ＧａＮ）の物性を下記表１に示す。
〈実験例３〉
　レーザチップとして、寸法が１２ｍｍ×３．５ｍｍ×０．８ｍｍで、基体の材質がシリコン（Ｓｉ）であるものを用いたこと以外は実験例１と同様にして、レーザチップをサブマウント上に接合し、レーザチップの長辺方向および短辺方向の各々に生ずる垂直応力を求めた。レーザチップに生ずる垂直応力と、レーザチップの長辺方向とシート状グラファイトの積層方向とのなす角度θとの関係を図６に示す。
　また、レーザチップの基体を構成するシリコン（Ｓｉ）の物性を下記表１に示す。
〈実験例４〉
　レーザチップとして、寸法が６ｍｍ×３．５ｍｍ×０．８ｍｍで、基体の材質がヒ化ガリウム（ヒ化ガリウム（ＧａＡｓ））であるものを用いたこと以外は実験例１と同様にして、レーザチップをサブマウント上に接合し、レーザチップの長辺方向および短辺方向の各々に生ずる垂直応力を求めた。レーザチップに生ずる垂直応力と、レーザチップの長辺方向とシート状グラファイトの積層方向とのなす角度θとの関係を図７に示す。
Figure JPOXMLDOC01-appb-T000001
　図４～図７に示すグラフにおいて、横軸はレーザチップの長辺方向とシート状グラファイトの積層方向とのなす角度θを示し、縦軸は垂直応力の値を示す。
　これらの図に示す結果から明らかなように、レーザチップの接合面の長辺方向においては、θの値が０°のときには、マイナスの垂直応力すなわち圧縮応力が生じる。これは、２８０℃から－４０℃に冷却したときに、レーザチップの基体における長辺方向の収縮率が、サブマウントにおける長辺方向（シート状グラファイトの積層方向）の収縮率より小さいからである。一方、レーザチップの接合面の短辺方向においては、θの値が０°のときは、プラスの垂直応力すなわち引張応力が生じる。これは、２８０℃から－４０℃に冷却したときに、レーザチップの基体における短辺方向の収縮率が、サブマウントにおける短辺方向（シート状グラファイトの面方向）の収縮率より大きいからである。
　そして、θの値が０°から大きくなるに連れて、レーザチップの接合面の長辺方向に生ずる圧縮応力が小さくなり、その後、プラスの垂直応力すなわち引張応力が生じる。そして、θの値が９０°に近づくに連れて、レーザチップの接合面の長辺方向に生ずる引張応力が大きくなる。
　また、θの値が０°から大きくなるに連れて、レーザチップの接合面の短辺方向に生ずる引張応力が小さくなり、その後、マイナスの垂直応力すなわち圧縮応力が生じる。そして、θの値が９０°に近づくに連れて、レーザチップの接合面の短辺方向に生ずる圧縮応力が大きくなる。
　そして、図４に示す結果から、基体がヒ化ガリウム（ＧａＡｓ）よりなるレーザチップをサブマウント上に搭載した場合には、θの値が約４０°のときに、レーザチップの接合面の長辺方向に生じる垂直応力が０となる。また、θの値が約５５°のとき、レーザチップの接合面の短辺方向に生じる垂直応力が０となる。従って、θの値が３５～６５°、特に４０～５５°の範囲であれば、レーザチップに生ずる応力が抑制され、レーザチップにクラックが生じたり、レーザチップの特性が損なわれたりすることを防止することができることが理解される。
　また、図５に示す結果から、基体が窒化ガリウム（ＧａＮ）よりなるレーザチップをサブマウント上に搭載した場合には、基体がヒ化ガリウム（ＧａＡｓ）よりなるレーザチップを搭載した場合と同様に、θの値が３５～６５°、特に４０～５５°の範囲であれば、レーザチップに生ずる応力が抑制され、レーザチップにクラックが生じたり、レーザチップの特性が損なわれたりすることを防止することができることが理解される。
　また、図６に示す結果から、基体がシリコン（Ｓｉ）よりなるレーザチップをサブマウント上に搭載した場合には、θの値が約３５°のときに、レーザチップの接合面の長辺方向に生じる垂直応力が０となる。また、θの値が約６５°のとき、レーザチップの接合面の短辺方向に生じる垂直応力が０となる。従って、θの値が３５～６５°の範囲であれば、レーザチップに生ずる応力が抑制され、レーザチップにクラックが生じたり、レーザチップの特性が損なわれたりすることを防止することができることが理解される。
　また、図４および図７に示す結果から、レーザチップにおける長辺の寸法と短辺の寸法の比が異なる場合でも、θの値が３５～６５°、特に４０～５５°の範囲であれば、レーザチップに生ずる応力が抑制され、レーザチップにクラックが生じたり、レーザチップの特性が損なわれたりすることを防止することができることが理解される。
１０　レーザチップ
１１　基体
１２　光取り出し部
１５　光エミッタ
２０　サブマウント
２１　シート状グラファイト
２５　第１の接合層
２６　第２の接合層
３０　ヒートシンク

Claims (3)

  1. 　平面形状が矩形の半導体チップと、この半導体チップが搭載されたサブマウントとを備えてなる半導体装置であって、
    　前記サブマウントは、複数のシート状グラファイトが、前記半導体チップの厚み方向に略直交する方向に沿って積層されてなり、当該シート状グラファイトの積層面の面方向の線熱膨張係数α１と積層面の法線方向の線熱膨張係数α２とが互いに異なる値のものであり、
    　前記半導体チップの平面における長辺方向と前記シート状グラファイトの積層面の法線方向とのなす角度θが、３５～６５°であることを特徴とする半導体装置。
  2. 　前記半導体チップの主材料がヒ化ガリウム（ＧａＡｓ）または窒化ガリウム（ＧａＮ）であり、前記半導体チップの平面における長辺方向と前記シート状グラファイトの積層面の法線方向とのなす角度θが、４０～５５°であることを特徴とする請求項１に記載の半導体装置。
  3. 　前記半導体チップの主材料がシリコン（Ｓｉ）であることを特徴とする請求項１に記載の半導体装置。
PCT/JP2014/052648 2013-02-05 2014-02-05 半導体装置 WO2014123146A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013020011A JP2014154570A (ja) 2013-02-05 2013-02-05 半導体装置
JP2013-020011 2013-02-05

Publications (1)

Publication Number Publication Date
WO2014123146A1 true WO2014123146A1 (ja) 2014-08-14

Family

ID=51299738

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/052648 WO2014123146A1 (ja) 2013-02-05 2014-02-05 半導体装置

Country Status (2)

Country Link
JP (1) JP2014154570A (ja)
WO (1) WO2014123146A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111276446A (zh) * 2017-03-07 2020-06-12 联咏科技股份有限公司 薄膜倒装封装及薄膜倒装封装的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028520A (ja) * 2010-07-22 2012-02-09 Denso Corp 半導体冷却装置
JP2012222160A (ja) * 2011-04-08 2012-11-12 Nippon Soken Inc 発熱体モジュール及びその製造方法、熱拡散部材
JP2012238733A (ja) * 2011-05-12 2012-12-06 Thermo Graphitics Co Ltd 異方性熱伝導素子及びその製造方法
JP2012248568A (ja) * 2011-05-25 2012-12-13 Sanken Electric Co Ltd 放熱基板及びその製造方法、半導体モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028520A (ja) * 2010-07-22 2012-02-09 Denso Corp 半導体冷却装置
JP2012222160A (ja) * 2011-04-08 2012-11-12 Nippon Soken Inc 発熱体モジュール及びその製造方法、熱拡散部材
JP2012238733A (ja) * 2011-05-12 2012-12-06 Thermo Graphitics Co Ltd 異方性熱伝導素子及びその製造方法
JP2012248568A (ja) * 2011-05-25 2012-12-13 Sanken Electric Co Ltd 放熱基板及びその製造方法、半導体モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111276446A (zh) * 2017-03-07 2020-06-12 联咏科技股份有限公司 薄膜倒装封装及薄膜倒装封装的制造方法
CN111276446B (zh) * 2017-03-07 2022-05-24 联咏科技股份有限公司 薄膜倒装封装及薄膜倒装封装的制造方法

Also Published As

Publication number Publication date
JP2014154570A (ja) 2014-08-25

Similar Documents

Publication Publication Date Title
US20160181760A1 (en) Semiconductor laser device and manufacturing method thereof, and submount manufacturing method
JP6423731B2 (ja) 半導体モジュール
US11908768B2 (en) Method of manufacturing bonded body for insulation circuit substrate board and bonded body for insulation circuit substrate board
TW201529267A (zh) 光裝置及光裝置之加工方法
WO2016152297A1 (ja) 蛍光光源装置
US20190271510A1 (en) Manufacturing method of vapor chamber
JP5935751B2 (ja) 放熱基板及びその製造方法
JP2016072563A (ja) ヒートシンク付パワーモジュール用基板の製造方法
US9177889B2 (en) Implementing microscale thermoacoustic heat and power control for processors and 3D chipstacks
JP2009252897A (ja) 接合体の製造方法及び接合体の製造装置
WO2014123146A1 (ja) 半導体装置
WO2017064951A1 (ja) 光源装置
WO2014156629A1 (ja) 半導体レーザ装置
JP2018125462A (ja) グラファイト放熱板
JP2015191950A (ja) 半導体装置
JP5282075B2 (ja) 放熱装置
WO2016117539A1 (ja) レーザ光源装置およびその製造方法
JP6421674B2 (ja) パワーモジュール用基板及びその製造方法
JP2015179759A (ja) 半導体装置
JP6472683B2 (ja) 半導体レーザモジュール
WO2013118800A1 (ja) 半導体装置
JP2016082088A (ja) 回路基板付きヒートシンク及びその製造方法
JP2018107319A (ja) レーザパッケージの製造方法
JP2014183155A (ja) 半導体レーザ装置
JP2015032706A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14748936

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14748936

Country of ref document: EP

Kind code of ref document: A1