WO2014097835A1 - 樹脂多層基板 - Google Patents

樹脂多層基板 Download PDF

Info

Publication number
WO2014097835A1
WO2014097835A1 PCT/JP2013/081846 JP2013081846W WO2014097835A1 WO 2014097835 A1 WO2014097835 A1 WO 2014097835A1 JP 2013081846 W JP2013081846 W JP 2013081846W WO 2014097835 A1 WO2014097835 A1 WO 2014097835A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin
silica
multilayer substrate
layer
resin layer
Prior art date
Application number
PCT/JP2013/081846
Other languages
English (en)
French (fr)
Inventor
千阪 俊介
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2014553045A priority Critical patent/JP5958558B2/ja
Publication of WO2014097835A1 publication Critical patent/WO2014097835A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0162Silicon containing polymer, e.g. silicone
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09872Insulating conformal coating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1316Moulded encapsulation of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets

Definitions

  • the present invention relates to a resin multilayer substrate.
  • Patent Document 1 a surface wiring layer and a circuit component are arranged on the surface of a substrate on which a plurality of insulating layers made of a glass-ceramic material are laminated.
  • a multilayer substrate is described in which a sealing member is formed on the entire substrate surface so as to cover components.
  • glass epoxy composite resins have been widely used as insulating materials for wiring boards.
  • bismaleimide triazine resins that is, so-called BT resins have been widely used.
  • BT resins bismaleimide triazine resins
  • the characteristics of electronic devices under conditions using high frequencies have been attracting attention.
  • dielectric materials at high frequencies, reliability, and heat resistance have been required for insulating materials.
  • super engineering plastics such as Teflon (registered trademark), LCP (liquid crystal polymer), PEEK, and PEI as an insulating material is increasing.
  • epoxy resin is often used when sealing surface-mounted components.
  • the epoxy resin has high water absorption, but in a wiring board using ceramic, since the adhesion between the epoxy resin and the ceramic is relatively good, for example, problems such as solder splash described later hardly occur.
  • resin multilayer boards using super engineering plastic as the main insulating material it is inappropriate to use epoxy resin to seal surface mount components in the same way as multilayer ceramic boards. is there. In such a resin multilayer substrate, due to the high water absorption of the epoxy resin, the entire resin multilayer substrate is not sufficiently reliable for high temperature and high humidity.
  • solder splash occurs in a resin multilayer substrate coated with an epoxy resin as a sealing resin for sealing surface-mounted components, if the epoxy resin absorbs moisture due to moisture in the air and is heated for reflow, the moisture contained in the epoxy resin In addition to the vaporization expansion, the interface between the substrate made of super engineering plastic and the sealing resin is inferior, so that the interface between the substrate and the sealing resin peels off. At the same time when the interface peels, the melted solder spreads in the gaps between the peeled interfaces due to capillary action, causing a short circuit. Such a phenomenon is called “solder splash”.
  • an object of the present invention is to provide a resin multilayer substrate that can obtain sufficient adhesion at the interface between the substrate and the sealing resin even in a process that involves heating, and that hardly causes solder splash.
  • a resin multilayer substrate according to the present invention includes a plurality of laminated thermoplastic resin layers, and silica is formed on one main surface side of a portion where the plurality of thermoplastic resin layers are laminated.
  • a multilayer substrate main body having an exposed silica exposed surface, a component mounted on the one main surface side of the multilayer substrate main body, a silicone resin as a main material, and the silica exposed surface on the one main surface side
  • a sealing resin layer that seals the component so that at least a part thereof is in contact.
  • the sealing resin layer and the silica exposed surface are in close contact with each other and the water absorption of the sealing resin layer itself is low, it is possible to provide a resin multilayer substrate that hardly causes solder splash even in a process involving heating. Can do.
  • “Silica” as used herein is a general term for substances composed of SiO 2 and SiO 2 .
  • the resin multilayer substrate 101 in the present embodiment includes a multilayer substrate body 1.
  • the multilayer substrate body 1 includes a resin layer 2 as a plurality of laminated thermoplastic resin layers, and silica in which silica is exposed on one main surface 1u side of a portion where the plurality of thermoplastic resin layers are laminated. It has an exposed surface 20.
  • the resin multilayer substrate 101 is further composed of a component 3 mounted on one main surface 1u side of the multilayer substrate body 1 and a silicone resin as a main material, and at least one of the silica exposed surface 20 on the one main surface 1u side. And a sealing resin layer 23 that seals the component 3 so as to be in contact with each other.
  • a conductor pattern 7 and a via conductor 6 are appropriately formed inside the multilayer substrate body 1.
  • a solder resist layer 16 is formed so as to cover the entire bottom surface of the multilayer substrate body 1.
  • the main surface 1 u of the multilayer substrate body 1 is the uppermost surface of a multilayer body made of a plurality of resin layers 2 in the multilayer substrate body 1. That is, one main surface 1u is the upper surface of the uppermost resin layer 2a among the plurality of laminated resin layers 2.
  • the external electrode 19 has a three-layer structure in which two types of metal films are stacked on a metal layer made of the same material as the conductor pattern 7. It is a preferable example that the external electrode 19 has a three-layer structure, and the external electrode 19 does not necessarily have a three-layer structure.
  • a silica layer 22 is formed so as to cover the main surface 1 u of the multilayer substrate body 1, the component 3 disposed on the main surface 1 u and the external electrode 19.
  • the silica layer 22 is also formed on the exposed surfaces of the component 3 and the external electrode 19 in the stage before the sealing resin layer 23 is formed.
  • the silica exposed surface 20 is the upper surface of the silica layer 22.
  • the silica layer 22 is a part of the multilayer substrate body 1.
  • the silica exposed surface 20 is a surface that the multilayer substrate body 1 has.
  • the resin multilayer substrate in the present embodiment there is a silica exposed surface 20 on one main surface 1u side of the multilayer substrate body 1, and a sealing resin for sealing the component 3 mounted on the main surface 1u side. Since the layer 23 is mainly made of a silicone resin, the sealing resin layer 23 and the silica exposed surface 20 are firmly adhered to each other by a silane bond. Since the sealing resin layer 23 is mainly composed of a silicone resin, the sealing resin layer 23 has low water absorption. Therefore, it is possible to realize a resin multilayer substrate as a highly reliable functional electronic component that is hardly affected by moisture.
  • the silica layer constituting the silica exposed surface is a part of the multilayer substrate body, and the sealing resin layer and the silica exposed surface are firmly adhered by silane bonding, and the sealing resin layer Since the water absorption itself is low, it is possible to obtain a resin multilayer substrate that hardly generates solder splash even in a process involving heating.
  • a super engineering plastic such as PTEF (polytetrafluoroethylene) or LCP (liquid crystal polymer) is used as the material of the resin layer 2 included in the multilayer substrate body 1
  • PTEF polytetrafluoroethylene
  • LCP liquid crystal polymer
  • the resin layer 2 as the thermoplastic resin layer is selected from the group consisting of LCP, PEEK (polyether ether ketone), PEI (polyether imide), PPS (poniphenylene sulfide), and thermoplastic PI (polyimide). It is preferable to use a resin as a main material. If the resin layer 2 is mainly composed of these kinds of resins, it can be particularly excellent in high frequency characteristics.
  • a silica layer is preferably formed so as to cover at least a part of the upper surface of the uppermost thermoplastic resin layer, and the exposed silica surface is preferably the surface of the silica layer.
  • the silica layer 22 is formed on the main surface 1 u which is the upper surface of the resin layer 2 as the uppermost layer.
  • the silica layer 22 may be formed by silica coating or vapor deposition. Such a configuration is preferable because the silica layer 22 can be formed later on the upper surface of the resin layer 2 that has been conventionally used, and the silica exposed surface 20 can be realized by the silica layer 22.
  • the sealing resin layer 23 and the component 3 are in direct contact with each other because the sealing resin layer 23 is mainly made of silicone resin. In this case, the adhesion between the two is excellent.
  • FIG. 1 has been described as an example.
  • the solder resist layer 16 formed so as to cover the lower surface of the multilayer substrate body 1 is not essential for the present invention.
  • a rectangular parallelepiped component is shown as the component 3 mounted on the surface.
  • an IC chip or the like may be mounted on the surface of the multilayer substrate body 1 as a component.
  • such an IC chip may be mounted by bump connection.
  • Some external electrodes or surface electrodes may be provided on the lower surface of the multilayer substrate body 1.
  • Embodiment 2 With reference to FIGS. 2 to 12, a method for manufacturing a resin multilayer substrate in accordance with the second embodiment of the present invention will be described.
  • the manufacturing method of the resin multilayer substrate in the present embodiment is for obtaining the resin multilayer substrate described in the first embodiment.
  • the resin sheet 12 with a conductive foil as shown in FIG. 2 is prepared.
  • the resin sheet with conductor foil 12 is a sheet having a structure in which the conductor foil 17 is attached to one surface of the resin layer 2.
  • the resin layer 2 is made of a thermoplastic resin.
  • the thermoplastic resin is, for example, LCP (liquid crystal polymer).
  • the material of the resin layer 2 may be PEEK (polyetheretherketone), PEI (polyetherimide), PPS (poniphenylene sulfide), thermoplastic PI (polyimide), etc. in addition to LCP.
  • the conductor foil 17 is a 18 ⁇ m thick foil made of Cu, for example.
  • the conductor foil 17 has a roughened surface so that the surface roughness Rz is 3 ⁇ m, for example.
  • the material of the conductor foil 17 may be Ag, Al, SUS, Ni, Au other than Cu, or may be an alloy of two or more different metals selected from these metals.
  • the conductor foil 17 has a thickness of 18 ⁇ m, but the thickness of the conductor foil 17 may be about 2 ⁇ m or more and 50 ⁇ m or less.
  • the conductor foil 17 may be any thickness that allows circuit formation.
  • via holes 11 are formed so as to penetrate the resin layer 2 by irradiating the surface of the resin sheet 12 with conductor foil on the resin layer 2 side with a carbon dioxide laser beam.
  • the via hole 11 penetrates the resin layer 2 but does not penetrate the conductor foil 17.
  • smears (not shown) in the via holes 11 are removed by a chemical treatment such as permanganic acid.
  • carbon dioxide laser light is used here to form the via hole 11, other types of laser light may be used.
  • a method other than laser beam irradiation may be employed to form the via hole 11.
  • a resist pattern 13 corresponding to a desired circuit pattern is printed on the surface of the conductive foil 17 of the resin sheet 12 with conductive foil by a method such as screen printing.
  • etching is performed using the resist pattern 13 as a mask, and the portion of the conductor foil 17 not covered with the resist pattern 13 is removed as shown in FIG. A portion of the conductor foil 17 remaining after this etching is referred to as “conductor pattern 7”. Thereafter, as shown in FIG. 6, the resist pattern 13 is removed. Thus, a desired conductor pattern 7 is obtained on one surface of the resin layer 2.
  • the via hole 11 is filled with a conductive paste by screen printing or the like. Screen printing is performed from the lower surface in FIG. 6 and 7, for convenience of explanation, the via hole 11 is displayed in a posture facing downward, but in practice, screen printing may be performed by changing the posture as appropriate.
  • the conductive paste to be filled may be composed mainly of silver, but instead may be composed mainly of copper, for example. This conductive paste forms an alloy layer with the metal that is the material of the conductor pattern 7 at the temperature when the laminated resin layer is thermocompression bonded (hereinafter referred to as “thermocompression temperature”). It is preferable that the metal powder contains an appropriate amount.
  • this conductive paste contains copper, that is, Cu as a main component for exerting conductivity
  • this conductive paste includes at least one of Ag, Cu, and Ni in addition to the main component, and Sn, Bi, Zn. It is preferable that at least one of them is included.
  • the via conductor 6 is formed.
  • the processing in the resin layer 2b as one resin layer 2 has been described with reference to the drawings. However, in the other resin layers, the same processing is performed to appropriately form the conductor pattern 7 in a desired region, Via conductors 6 are formed as necessary.
  • the conductor pattern 7 may be formed after the via conductor 6 is formed.
  • a plurality of resin layers 2 are laminated to form a laminated body, and this laminated body is subjected to thermocompression bonding by heating and pressing.
  • the resin layer 2b produced up to FIG. 7 is used as an intermediate layer of the three layers.
  • the multilayer substrate body 1 is obtained.
  • the conductor pattern exposed on the upper surface of the multilayer substrate body 1 becomes the external electrode 19.
  • FIG. 9 shows the state after plating.
  • a total of three layers including the metal film formed by this plating are collectively referred to as the external electrode 19.
  • solder resist layer 16 is formed on the lower surface of the multilayer substrate body 1. Solder is applied to the external electrode 19 using a solder printer. The parts 3 are respectively placed on the external electrodes 19 by a mounter, and reflow is performed. Thus, as shown in FIG. 11, the components 3 were mounted on the respective surfaces.
  • the silica layer 22 is formed so as to cover the exposed portion of the main surface 1u of the multilayer substrate body 1, the component 3, and the like.
  • the method for forming the silica layer 22 is not limited to spraying. For example, a method may be used in which the entire multilayer substrate body 1 on which the component 3 is mounted or the vicinity of the upper surface is immersed in a silane coupling agent.
  • the silica layer 22 may be formed by depositing silica by sputtering.
  • the thickness of the silica layer 22 is preferably 0.1 ⁇ m to several tens of ⁇ m. Particularly, it is preferably 1 ⁇ m or more and 10 ⁇ m or less. If the silica layer 22 is too thin, it is difficult to uniformly apply silica to the multilayer substrate body. If the silica layer 22 is too thick, the influence on the high frequency characteristics becomes a problem. The surface of the silica layer 22 formed here becomes the silica exposed surface 20.
  • a sealing resin mainly composed of a silicone resin is applied by a general-purpose dispenser so as to seal the main surface 1u of the multilayer substrate body 1 and the component 3 mounted thereon.
  • the sealing resin is cured by performing a heat treatment at 120 ° C. for 1 hour, and the sealing resin layer 23 is formed. All the components 3 are encapsulated by the sealing resin layer 23. In this way, the resin multilayer substrate 101 shown in FIG. 1 can be obtained.
  • the resin multilayer substrate 101 as described in the first embodiment can be obtained. Therefore, the effect described in the first embodiment can be obtained.
  • an external electrode can also be provided on the lower surface using the conductor pattern 7.
  • a component is mounted on one main surface of the multilayer substrate body, but the component may be built in the multilayer substrate body.
  • an opening corresponding to the size of the part is formed by punching a part of the resin layers among the plurality of resin layers to be laminated, and the laminated body is formed by connecting these openings in the thickness direction.
  • a cavity for housing the components can be formed inside. If the components are arranged inside the cavity formed in this way and a resin layer is further stacked so as to close the cavity, the components can be built in the multilayer substrate body.
  • Embodiment 3 With reference to FIG. 13, a resin multilayer substrate in accordance with Embodiment 3 of the present invention will be described.
  • the basic structure of the resin multilayer substrate 102 in the present embodiment is the same as that of the resin multilayer substrate 101 described in Embodiment 1, but is different in the following points.
  • the resin layer 2 a as the uppermost thermoplastic resin layer is formed of a resin containing silica, and the silica exposed surface 20. These are the upper surfaces of the resin layer 2a as a thermoplastic resin layer in the uppermost layer. Also in the resin multilayer substrate 102 in the present embodiment, it can be said that the multilayer substrate body 1 has the silica exposed surface 20. In the present embodiment, it can be said that the main surface 1u also serves as the silica exposed surface 20 as it is.
  • the resin layer 2a formed of a resin containing silica is used as the uppermost resin layer of the laminate, and the upper surface of the uppermost resin layer is used as it is as the exposed silica surface. It is not necessary to newly form a silica layer on the surface of the uppermost resin layer after forming the laminate, which is preferable.
  • the resin layer 2a as a whole is not limited to the configuration made of a resin containing silica, but may be a configuration in which at least the upper surface of the resin layer 2a is made of a resin containing silica.
  • the resin layer 2a containing silica can be obtained, for example, by softening a pellet-like or sheet-like LCP and then mixing with a silica filler to form a sheet.
  • the resin layer 2a has a so-called inorganic-organic hybrid structure.
  • Embodiment 4 With reference to FIG. 14, the resin multilayer substrate in Embodiment 4 based on this invention is demonstrated.
  • the basic structure of the resin multilayer substrate 103 in the present embodiment is the same as that of the resin multilayer substrate 101 described in Embodiment 1, but is different in the following points.
  • a silica-containing resin is applied by applying a resin containing silica so as to cover at least a part of the upper surface of the resin layer 2a as the uppermost thermoplastic resin layer.
  • the layer 24 is formed, and the silica exposed surface 20 is the surface of the silica-containing resin layer 24.
  • resin in the case of “resin containing silica”, for example, epoxy resin and urethane resin can be used.
  • the resin to be applied by including silica may function as a solder resist.
  • the silica-containing resin layer 24 is formed so as not to cover the external electrode 19 and the component 3, but may be formed so as to cover the external electrode 19 and the component 3.
  • a silica-containing resin layer is additionally formed so as to cover at least a part of one main surface 1u, and the surface of the silica-containing resin layer Even if it is used as a silica exposed surface, the same effect as described in the first embodiment can be obtained.
  • the present invention can be used for a resin multilayer substrate.
  • 1 multilayer substrate body 1u main surface, 2, 2a, 2b resin layer, 3 parts, 6 via conductor, 7 conductor pattern, 11 via hole, 12 resin sheet with conductor foil, 13 resist pattern, 16 solder resist layer, 17 conductor Foil, 19 external electrode, 20 silica exposed surface, 22 silica layer, 23 sealing resin layer, 24 silica-containing resin layer, 101, 102, 103 resin multilayer substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

 樹脂多層基板(101)は、積層された複数の熱可塑性樹脂層としての樹脂層(2)を含み、複数の熱可塑性樹脂層が積層された部分の一方の主面(1u)の側にシリカが露出するシリカ露出面(20)を有する多層基板本体(1)と、多層基板本体(1)の一方の主面(1u)の側に実装された部品(3)と、シリコーン樹脂を主材料とし、一方の主面(1u)の側においてシリカ露出面(20)と少なくとも一部が接するようにして部品(3)を封止する封止樹脂層(23)とを備える。

Description

樹脂多層基板
 本発明は、樹脂多層基板に関するものである。
 たとえば特開2003-17838号公報(特許文献1)には、複数のガラス-セラミック材料からなる絶縁層が積層された基体の表面に表面配線層および回路構成部品を配置し、表面配線層および回路構成部品を被覆するように基体表面全体に封止部材を形成してなる多層基板について記載されている。
 ところで、配線基板の絶縁材料として、ガラスエポキシ複合樹脂がこれまで広く使用されてきた。また、ビスマレイミドトリアジン樹脂、すなわち、いわゆるBTレジンなどもこれまで広く使用されてきた。近年の高度情報化社会において、使用される電磁波の高周波化に伴い、電子機器にも高周波を用いる条件下での特性が注目されるようになってきた。特に、高周波での誘電特性、信頼性、耐熱性が絶縁材料に求められるようになってきている。その結果、絶縁材料としては、テフロン(登録商標)、LCP(液晶ポリマー)、PEEK、PEIなどのいわゆるスーパーエンジニアリングプラスチックを使用した樹脂多層基板の需要が増している。
特開2003-17838号公報
 配線基板の絶縁材料としてセラミックを用いた場合、表面実装部品を封止する際にはエポキシ樹脂が用いられることが多い。エポキシ樹脂は吸水性が高いが、セラミックを用いた配線基板においては、エポキシ樹脂とセラミックとの密着性が比較的良好であるため、たとえば、後述するはんだスプラッシュなどの問題は起こりにくかった。しかし、スーパーエンジニアリングプラスチックを主な絶縁材料として用いた樹脂多層基板においては、セラミックを使用した多層基板の場合と同様に考えて表面実装部品を封止するためにエポキシ樹脂を用いることは不適切である。そのような樹脂多層基板においては、エポキシ樹脂の吸水性の高さゆえに、樹脂多層基板全体として、高温、高湿度に対する信頼性が十分でないものとなる。実際、スーパーエンジニアリングプラスチックを使用した樹脂多層基板において表面実装部品を封止するためにエポキシ樹脂を用いた場合、その後のリフローなどの加熱工程の際に、封止された表面実装部品の電極接続部においてはんだスプラッシュが生じるという問題が知られていた。すなわち、表面実装部品を封止する封止樹脂としてエポキシ樹脂が塗布された樹脂多層基板において、空気中の水分によってエポキシ樹脂が吸湿した状態でリフローのための加熱をすると、エポキシ樹脂に含まれる水分の気化膨脹に加え、スーパーエンジニアリングプラスチックからなる基板と封止樹脂との間の密着力が劣っていることにより、基板と封止樹脂との界面が剥離する。界面が剥離すると同時にこの剥離した界面の隙間に、溶融したはんだが毛細管現象で広がってショートを発生させてしまう。このような現象が「はんだスプラッシュ」と呼ばれている。
 そこで、本発明は、加熱を伴う工程においても、基板と封止樹脂との間の界面で十分な密着性を得られ、はんだスプラッシュを生じにくい樹脂多層基板を提供することを目的とする。
 上記目的を達成するため、本発明に基づく樹脂多層基板は、積層された複数の熱可塑性樹脂層を含み、上記複数の熱可塑性樹脂層が積層された部分の一方の主面の側にシリカが露出するシリカ露出面を有する多層基板本体と、上記多層基板本体の上記一方の主面の側に実装された部品と、シリコーン樹脂を主材料とし、上記一方の主面の側において上記シリカ露出面と少なくとも一部が接するようにして上記部品を封止する封止樹脂層とを備える。
 本発明によれば、封止樹脂層とシリカ露出面とが強固に密着し、封止樹脂層自体の吸水性も低いので、加熱を伴う工程においてもはんだスプラッシュを生じにくい樹脂多層基板とすることができる。
本発明に基づく実施の形態1における樹脂多層基板の断面図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法の第1の工程の説明図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法の第2の工程の説明図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法の第3の工程の説明図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法の第4の工程の説明図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法の第5の工程の説明図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法の第6の工程の説明図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法の第7の工程の説明図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法の第8の工程の説明図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法の第9の工程の説明図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法の第10の工程の説明図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法の第11の工程の説明図である。 本発明に基づく実施の形態3における樹脂多層基板の断面図である。 本発明に基づく実施の形態4における樹脂多層基板の断面図である。
 ここでいう「シリカ」とは、SiO2およびSiO2によって構成される物質の総称である。
 ここでいう「LCP」は、液晶ポリマーを意味する。
 (実施の形態1)
 図1を参照して、本発明に基づく実施の形態1における樹脂多層基板について説明する。本実施の形態における樹脂多層基板101は、多層基板本体1を備える。多層基板本体1は、積層された複数の熱可塑性樹脂層としての樹脂層2を含み、これらの複数の熱可塑性樹脂層が積層された部分の一方の主面1uの側にシリカが露出するシリカ露出面20を有する。樹脂多層基板101は、さらに、多層基板本体1の一方の主面1uの側に実装された部品3と、シリコーン樹脂を主材料とし、一方の主面1uの側においてシリカ露出面20と少なくとも一部が接するようにして部品3を封止する封止樹脂層23とを備える。
 多層基板本体1の内部には、導体パターン7およびビア導体6が適宜形成されている。図1に示した例では、多層基板本体1の最下面の全面を覆うようにソルダレジスト層16が形成されている。
 図1に示した例では、多層基板本体1の主面1uは、多層基板本体1のうち複数の樹脂層2による積層体の最上面である。すなわち、一方の主面1uは、積層された複数の樹脂層2のうち最も上にある樹脂層2aの上面である。
 主面1uには、いくつかの外部電極19が配置されており、これらの外部電極19を介して、主面1uの側に部品3が表面実装されている。図1に示した例では、外部電極19は、導体パターン7と同じ材質の金属層の上に他の種類の金属膜を2層積層した3層構造となっている。外部電極19を3層構造としたのはあくまで好ましい一例であって、外部電極19は必ずしも3層構造であるとは限らない。
 図1に示した例では、多層基板本体1の主面1uおよび主面1uに配置された部品3および外部電極19を覆うようにシリカ層22が形成されている。言い換えれば、封止樹脂層23が形成される前の段階における部品3および外部電極19の露出面上にもシリカ層22が形成されている。本実施の形態においては、シリカ露出面20は、シリカ層22の上面である。シリカ層22は多層基板本体1の一部である。シリカ露出面20は、多層基板本体1が有する面である。
 本実施の形態における樹脂多層基板では、多層基板本体1の一方の主面1uの側にシリカ露出面20があり、なおかつ、主面1uの側に実装された部品3を封止する封止樹脂層23はシリコーン樹脂を主材料とするものであるので、封止樹脂層23とシリカ露出面20とがシラン結合により強固に密着する。封止樹脂層23はシリコーン樹脂を主材料とするものであるので、封止樹脂層23は吸水性が低い。したがって、水分の影響を受けにくく、信頼性の高い機能性電子部品としての樹脂多層基板を実現することができる。
 本実施の形態によれば、シリカ露出面を構成するシリカ層は多層基板本体の一部であり、封止樹脂層とシリカ露出面との間はシラン結合により強固に密着し、封止樹脂層自体の吸水性も低いので、加熱を伴う工程においてもはんだスプラッシュの発生を生じにくい樹脂多層基板とすることができる。
 特に、多層基板本体1に含まれる樹脂層2の材料としてPTEF(ポリテトラフルオロエチレン)やLCP(液晶ポリマー)のようなスーパーエンジニアリングプラスチックが用いられている場合であっても、本実施の形態における樹脂多層基板であれば、密着性に優れ、高周波特性に優れた機能性電子部品とすることができる。
 なお、熱可塑性樹脂層としての樹脂層2は、LCP、PEEK(ポリエーテルエーテルケトン)、PEI(ポリエーテルイミド)、PPS(ポニフェニレンスルファイド)、熱可塑性PI(ポリイミド)からなる群から選ばれる樹脂を主材料とすることが好ましい。樹脂層2がこれらの種類の樹脂を主材料とするものであれば、特に高周波特性に優れたものとすることができる。
 最上層にある熱可塑性樹脂層の上面の少なくとも一部を覆うように、シリカ層が形成されており、シリカ露出面はシリカ層の表面であることが好ましい。図1に示した例では、最上層にある樹脂層2の上面である主面1uにシリカ層22が形成されたものであった。シリカ層22は、シリカの塗布または蒸着によって形成されたものであってよい。このような構成であれば、従来から用いられていた樹脂層2の上面に後付けでシリカ層22を形成することができ、シリカ層22によってシリカ露出面20を実現することができるので好ましい。
 部品3としてしばしば用いられる受動部品、ICなども材料としてSiを含むので、封止樹脂層23がシリコーン樹脂を主材料とするものであることにより、封止樹脂層23と部品3とが直接触れ合う場合、両者間の密着性が優れたものとなる。
 なお、本実施の形態では、図1を例にとって説明したが、図1で示している多層基板本体1の内部の構造は、あくまで一例であって、この通りとは限らない。多層基板本体1の下面を覆うように形成されているソルダレジスト層16は本発明にとって必須のものではない。図1では、表面に実装される部品3として直方体の部品を示しているが、これはあくまで一例であって、この通りとは限らない。たとえば、部品としてICチップなどが多層基板本体1の表面に実装されてもよい。たとえばこのようなICチップなどはバンプ接続により実装されていてもよい。多層基板本体1の下面に何らかの外部電極や表面電極が設けられていてもよい。
 (実施の形態2)
 図2~図12を参照して、本発明に基づく実施の形態2における樹脂多層基板の製造方法について説明する。本実施の形態における樹脂多層基板の製造方法は、実施の形態1で説明した樹脂多層基板を得るためのものである。
 まず、図2に示すような導体箔付き樹脂シート12を用意する。導体箔付き樹脂シート12は、樹脂層2の片面に導体箔17が付着した構造のシートである。樹脂層2は、熱可塑性樹脂からなるものである。熱可塑性樹脂とは、たとえばLCP(液晶ポリマー)である。樹脂層2の材料としては、LCPの他に、PEEK(ポリエーテルエーテルケトン)、PEI(ポリエーテルイミド)、PPS(ポニフェニレンスルファイド)、熱可塑性PI(ポリイミド)などであってもよい。導体箔17は、たとえばCuからなる厚さ18μmの箔である。導体箔17は、たとえば表面粗さRzが3μmとなるように表面が粗くされたものである。なお、導体箔17の材料はCu以外にAg、Al、SUS、Ni、Auであってもよく、これらの金属のうちから選択された2以上の異なる金属の合金であってもよい。本実施の形態では、導体箔17は厚さ18μmとしたが、導体箔17の厚みは2μm以上50μm以下程度であってよい。導体箔17は、回路形成が可能な厚みであればよい。
 複数枚の短冊状の導体箔付き樹脂シート12を用意してから以下の導体パターンなどの形成作業を進めてもよいが、他の方法として、大判の1枚の導体箔付き樹脂シート12の中に、のちに複数の樹脂シートとして個別に切り出されるべき短冊状の領域が設定されたものを用意して、大判サイズのまま以下の導体パターンなどの形成作業を進め、その後に短冊状に切り出してもよい。ここでは、既に短冊状の導体箔付き樹脂シート12に切り出されているものとして説明を続ける。
 次に、図3に示すように、導体箔付き樹脂シート12の樹脂層2側の表面に炭酸ガスレーザ光を照射することによって樹脂層2を貫通するようにビア孔11を形成する。ビア孔11は、樹脂層2を貫通しているが導体箔17は貫通していない。その後、必要に応じて、過マンガン酸などの薬液処理によりビア孔11のスミア(図示せず)を除去する。ここではビア孔11を形成するために炭酸ガスレーザ光を用いたが、他の種類のレーザ光を用いてもよい。また、ビア孔11を形成するためにレーザ光照射以外の方法を採用してもよい。
 次に、図4に示すように、導体箔付き樹脂シート12の導体箔17の表面に、スクリーン印刷などの方法で、所望の回路パターンに対応するレジストパターン13を印刷する。
 次に、レジストパターン13をマスクとしてエッチングを行ない、図5に示すように、導体箔17のうちレジストパターン13で被覆されていない部分を除去する。導体箔17のうち、このエッチングの後に残った部分を「導体パターン7」と称する。その後、図6に示すように、レジストパターン13を除去する。こうして樹脂層2の一方の表面に所望の導体パターン7が得られる。
 次に、図7に示すように、ビア孔11に、スクリーン印刷などにより導電性ペーストを充填する。スクリーン印刷は、図6における下側の面から行なわれる。図6および図7では説明の便宜上、ビア孔11が下方を向いた姿勢で表示しているが、実際には適宜姿勢を変えてスクリーン印刷を行なってよい。充填する導電性ペーストは、銀を主成分とするものであってもよいが、その代わりにたとえば銅を主成分とするものであってもよい。この導電性ペーストは、のちに積層した樹脂層を熱圧着する際の温度(以下「熱圧着温度」という。)で、導体パターン7の材料である金属との間で合金層を形成するような金属粉を適量含むものであることが好ましい。この導電性ペーストは導電性を発揮するための主成分として銅すなわちCuを含むので、この導電性ペーストは主成分の他にAg,Cu,Niのうち少なくとも1種類と、Sn,Bi,Znのうち少なくとも1種類とを含むことが好ましい。こうしてビア導体6が形成される。
 ここでは、ある1枚の樹脂層2としての樹脂層2bにおける処理を図示しながら説明したが、他の樹脂層においても、同様に処理を行なって所望の領域に導体パターン7を適宜形成し、必要に応じてビア導体6を形成する。なお、ビア導体6を形成してから、導体パターン7を形成するようにしてもよい。
 図8に示すように、複数の樹脂層2を積層して積層体とし、この積層体を加熱および加圧をすることにより、熱圧着させる。図8では、図7までで作製した樹脂層2bは3層のうちの中間の層として用いられている。こうして多層基板本体1が得られる。多層基板本体1の上面に露出していた導体パターンは外部電極19となる。
 無電解めっきを行なうことにより、外部電極19にさらに2種類の金属膜を形成する。図9にめっき後の様子を示す。以下、このめっきによって形成された金属膜を含めた合計3層を合わせて外部電極19と呼ぶものとする。
 図10に示すように、多層基板本体1の下面にソルダレジスト層16を形成する。
 はんだ印刷機を用いて、外部電極19にはんだを塗布する。マウンタにより部品3を外部電極19の上にそれぞれ設置し、リフローを行なう。こうして、図11に示すように、部品3がそれぞれ表面実装された。
 シリコーンのエアロゾルスプレーを上方から吹き付ける。こうして、図12に示すように、多層基板本体1の主面1uの露出部分、部品3などを覆うようにシリカ層22が形成される。スプレー噴射の場合、シリカ層22の厚みが1μmから数μm程度になるようにシリカ層22を形成することが好ましい。シリカ層22を形成する方法は、スプレー噴射に限らない。たとえば、部品3を実装済みの多層基板本体1の全体または上面近傍を、シランカップリング剤に浸漬するという方法であってもよい。あるいは、スパッタでシリカを蒸着させることによって、シリカ層22を形成することとしてもよい。
 シリカ層22の厚みは、0.1μmから数十μmであることが好ましい。特に1μm以上10μm以下が好ましい。シリカ層22が薄すぎると、多層基板本体に均一にシリカを塗布することが難しくなる。シリカ層22が厚すぎると、高周波特性への影響が問題となる。ここで形成されたシリカ層22の表面は、シリカ露出面20となる。
 次に、多層基板本体1の主面1uおよびここに実装した部品3などを封止するように、シリコーン樹脂を主材料とする封止樹脂を汎用のディスペンサによって塗布する。ディスペンサによる塗布の後で、120℃で1時間に渡る熱処理を施すことによって、封止樹脂を硬化させ、封止樹脂層23が形成される。部品3はいずれも封止樹脂層23によって包み込まれる。こうして、図1に示した樹脂多層基板101を得ることができる。
 本実施の形態における樹脂多層基板の製造方法によれば、実施の形態1で説明したような樹脂多層基板101を得ることができる。したがって、実施の形態1で説明した効果を得ることができる。
 なお、積層する樹脂層の一部の向きを反転させることとすれば、導体パターン7を利用して下面にも外部電極を設けることもできる。本実施の形態では、多層基板本体の一方の主面に部品を実装した例を示したが、多層基板本体の内部に部品を内蔵させることとしてもよい。この場合、積層される複数の樹脂層のうちの一部の樹脂層に打抜き加工をすることにより部品の寸法に対応した開口部を形成し、これらの開口部を厚み方向に連ねることによって積層体の内部に部品を収容するためのキャビティを形成することができる。こうして形成されたキャビティの内部に部品を配置し、キャビティを塞ぐようにさらに樹脂層を重ねることとすれば、多層基板本体に部品を内蔵することができる。
 (実施の形態3)
 図13を参照して、本発明に基づく実施の形態3における樹脂多層基板について説明する。本実施の形態における樹脂多層基板102は、基本的な構成は、実施の形態1で説明した樹脂多層基板101と同様であるが、以下の点で異なる。
 本実施の形態における樹脂多層基板102においては、図13に示すように、最上層にある熱可塑性樹脂層としての樹脂層2aが、シリカを含む樹脂によって形成されたものであり、シリカ露出面20は、最上層にある熱可塑性樹脂層としての樹脂層2aの上面である。本実施の形態における樹脂多層基板102においても、多層基板本体1は、シリカ露出面20を有するといえる。本実施の形態では、主面1uがそのままシリカ露出面20を兼ねているといえる。
 本実施の形態においても、実施の形態1で説明したのと同様の効果が得られる。さらに本実施の形態では、シリカを含む樹脂によって形成された樹脂層2aを、積層体の最上層の樹脂層として用い、この最上層の樹脂層の上面をそのままシリカ露出面として利用しているので、積層体を作成した後にその最上層の樹脂層の表面にシリカ層を新たに形成する必要がなく、好ましい。この場合、樹脂層2aの全体がシリカを含む樹脂で形成されている構成に限らず、樹脂層2aの少なくとも上面近傍がシリカを含む樹脂で形成されている構成であってもよい。シリカを含む樹脂層2aは、たとえばペレット状やシート状のLCPを軟化させた後、シリカのフィラーと混合してシート化することによって得ることができる。このようにして得たシートを樹脂層2aとして用いた場合、樹脂層2aは、いわゆる無機-有機ハイブリッド構造ということになる。
 (実施の形態4)
 図14を参照して、本発明に基づく実施の形態4における樹脂多層基板について説明する。本実施の形態における樹脂多層基板103は、基本的な構成は、実施の形態1で説明した樹脂多層基板101と同様であるが、以下の点で異なる。
 本実施の形態における樹脂多層基板103においては、最上層にある熱可塑性樹脂層としての樹脂層2aの上面の少なくとも一部を覆うように、シリカを含ませた樹脂を塗布することによってシリカ含有樹脂層24が形成されており、シリカ露出面20はシリカ含有樹脂層24の表面である。ここで、「シリカを含ませた樹脂」という場合の「樹脂」としては、たとえばエポキシ樹脂、ウレタン樹脂が使用可能である。シリカを含ませて塗布する樹脂は、ソルダレジストとして機能するものであってもよい。本実施の形態では、シリカ含有樹脂層24は、外部電極19および部品3を覆わないように形成されているが、外部電極19および部品3を覆うように形成されていてもよい。
 本実施の形態のように、シリカを含ませた樹脂を塗布することで、一方の主面1uの少なくとも一部を覆うようにシリカ含有樹脂層を追加的に形成し、シリカ含有樹脂層の表面をシリカ露出面として利用することとしても、実施の形態1で説明したのと同様の効果が得られる。
 なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
 本発明は、樹脂多層基板に利用することができる。
 1 多層基板本体、1u 主面、2,2a,2b 樹脂層、3 部品、6 ビア導体、7 導体パターン、11 ビア孔、12 導体箔付き樹脂シート、13 レジストパターン、16 ソルダレジスト層、17 導体箔、19 外部電極、20 シリカ露出面、22 シリカ層、23 封止樹脂層、24 シリカ含有樹脂層、101,102,103 樹脂多層基板。

Claims (5)

  1.  積層された複数の熱可塑性樹脂層を含み、前記複数の熱可塑性樹脂層が積層された部分の一方の主面の側にシリカが露出するシリカ露出面を有する多層基板本体と、
     前記多層基板本体の前記一方の主面の側に実装された部品と、
     シリコーン樹脂を主材料とし、前記一方の主面の側において前記シリカ露出面と少なくとも一部が接するようにして前記部品を封止する封止樹脂層とを備える、樹脂多層基板。
  2.  前記熱可塑性樹脂層は、液晶ポリマー、ポリエーテルエーテルケトン、ポリエーテルイミド、ポニフェニレンスルファイド、熱可塑性ポリイミドからなる群から選ばれる樹脂を主材料とする、請求項1に記載の樹脂多層基板。
  3.  最上層にある熱可塑性樹脂層の上面の少なくとも一部を覆うように、シリカ層が形成されており、前記シリカ露出面は前記シリカ層の表面である、請求項1または2に記載の樹脂多層基板。
  4.  最上層にある熱可塑性樹脂層が、シリカを含む樹脂によって形成されたものであり、前記シリカ露出面は、前記最上層にある熱可塑性樹脂層の上面である、請求項1または2に記載の樹脂多層基板。
  5.  最上層にある熱可塑性樹脂層の上面の少なくとも一部を覆うように、シリカを含ませた樹脂を塗布することによってシリカ含有樹脂層が形成されており、前記シリカ露出面は前記シリカ含有樹脂層の表面である、請求項1または2に記載の樹脂多層基板。
PCT/JP2013/081846 2012-12-18 2013-11-27 樹脂多層基板 WO2014097835A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014553045A JP5958558B2 (ja) 2012-12-18 2013-11-27 樹脂多層基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012275740 2012-12-18
JP2012-275740 2012-12-18

Publications (1)

Publication Number Publication Date
WO2014097835A1 true WO2014097835A1 (ja) 2014-06-26

Family

ID=50978176

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/081846 WO2014097835A1 (ja) 2012-12-18 2013-11-27 樹脂多層基板

Country Status (2)

Country Link
JP (1) JP5958558B2 (ja)
WO (1) WO2014097835A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016052284A1 (ja) * 2014-09-30 2017-06-22 株式会社村田製作所 多層基板
US10154597B2 (en) 2015-11-05 2018-12-11 Murata Manufacturing Co., Ltd. Component mount board
EP3297827A4 (en) * 2015-05-19 2019-01-09 Tacto Tek OY THERMOFORMED PLASTIC COVER FOR ELECTRONICS AND ASSOCIATED METHOD OF MANUFACTURE

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832214A (ja) * 1994-07-15 1996-02-02 Nippondenso Co Ltd 電子部品搭載回路基板の製造方法
WO2006093293A1 (ja) * 2005-03-04 2006-09-08 Murata Manufacturing Co., Ltd. セラミック多層基板及びその製造方法
JP2012209320A (ja) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832214A (ja) * 1994-07-15 1996-02-02 Nippondenso Co Ltd 電子部品搭載回路基板の製造方法
WO2006093293A1 (ja) * 2005-03-04 2006-09-08 Murata Manufacturing Co., Ltd. セラミック多層基板及びその製造方法
JP2012209320A (ja) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd 半導体装置および半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016052284A1 (ja) * 2014-09-30 2017-06-22 株式会社村田製作所 多層基板
EP3297827A4 (en) * 2015-05-19 2019-01-09 Tacto Tek OY THERMOFORMED PLASTIC COVER FOR ELECTRONICS AND ASSOCIATED METHOD OF MANUFACTURE
US10383232B2 (en) 2015-05-19 2019-08-13 Tactotek Oy Thermoformed plastic cover for electronics and related method of manufacture
US10154597B2 (en) 2015-11-05 2018-12-11 Murata Manufacturing Co., Ltd. Component mount board

Also Published As

Publication number Publication date
JP5958558B2 (ja) 2016-08-02
JPWO2014097835A1 (ja) 2017-01-12

Similar Documents

Publication Publication Date Title
KR100572143B1 (ko) 프린트배선판 및 그 제조방법
US7849591B2 (en) Method of manufacturing a printed wiring board
US9357647B2 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
WO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
US10249561B2 (en) Printed wiring board having embedded pads and method for manufacturing the same
US9951434B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
US10098243B2 (en) Printed wiring board and semiconductor package
JP2014107372A (ja) 回路モジュール及びその製造方法
WO2010103695A1 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
US8161634B2 (en) Method of fabricating a printed circuit board
US8723050B2 (en) Multilayer printed circuit board and method for making same
JP5958558B2 (ja) 樹脂多層基板
KR100674295B1 (ko) 다층 인쇄회로기판의 제조방법
CN110753447B (zh) 内埋式电路板及其制作方法
JP2001144212A (ja) 半導体チップ
JP6266908B2 (ja) 電子部品内蔵基板の製造方法
JP2002299826A (ja) 多層プリント配線基板、半導体装置、及び、これらの製造方法
CN114554729B (zh) 电路板的制作方法以及电路板
JP5516069B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2012156161A (ja) 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法
JP2001144211A (ja) 半導体チップ及びその製造方法
TWI407874B (zh) 多層電路板及其製作方法
JP5003528B2 (ja) 電子部品モジュールの製造方法
KR101197782B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
JP5920716B2 (ja) 部品内蔵基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13865582

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014553045

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13865582

Country of ref document: EP

Kind code of ref document: A1