WO2014080955A1 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
WO2014080955A1
WO2014080955A1 PCT/JP2013/081318 JP2013081318W WO2014080955A1 WO 2014080955 A1 WO2014080955 A1 WO 2014080955A1 JP 2013081318 W JP2013081318 W JP 2013081318W WO 2014080955 A1 WO2014080955 A1 WO 2014080955A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid crystal
display device
power supply
crystal display
potential
Prior art date
Application number
PCT/JP2013/081318
Other languages
English (en)
French (fr)
Inventor
平尾　一真
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US14/440,575 priority Critical patent/US20150277170A1/en
Publication of WO2014080955A1 publication Critical patent/WO2014080955A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133397—Constructional arrangements; Manufacturing methods for suppressing after-image or image-sticking
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display

Definitions

  • the present invention relates to a liquid crystal display device.
  • FIG. 18 is a block diagram showing a configuration example of a conventional liquid crystal display device (active matrix type).
  • the liquid crystal display device 100 includes a liquid crystal panel 10 and a signal line driving circuit (source driver) 20, a scanning line driving circuit (gate driver) 30, and a liquid crystal driving circuit 40 provided around the liquid crystal panel 10.
  • the liquid crystal panel 10 has a plurality of image signal lines (data signal lines) 11 and a plurality of scanning signal lines 12 arranged in a matrix so as to intersect with each other.
  • Auxiliary capacitance wiring 13 is arranged in parallel.
  • the image signal line 11 is connected to the signal line driving circuit 20
  • the scanning signal line 12 is connected to the scanning line driving circuit 30
  • the auxiliary capacity wiring 13 is connected to the CS trunk wiring 46 connected to the liquid crystal driving circuit 40.
  • Transistors 14 as switching elements are respectively provided at positions near the intersections of the image signal lines 11 and the scanning signal lines 12, and a control terminal (gate) of the transistor 14 is connected to the scanning signal line 12.
  • One drive terminal (one of source and drain) of the transistor 14 is connected to the image signal line 11.
  • the other drive terminal (the other of the source and the drain) of the transistor 14 is connected to a pixel electrode 15 provided in a region surrounded by each image signal line 11 and each scanning signal line 12, and the pixel electrode 15 is provided with a common electrode 17 (COM) so as to face each other with a liquid crystal layer as a display medium interposed therebetween.
  • a liquid crystal capacitor 19 (pixel) is formed by the pixel electrode 15 and the common electrode 17 and a liquid crystal layer interposed therebetween.
  • an auxiliary capacitance line 13 is connected to the other drive terminal of the transistor 14 via an auxiliary capacitance 18.
  • the system power supply potential Vcc generated by the power supply circuit 77 outside the liquid crystal display device is supplied to the liquid crystal drive circuit 40 via the power supply wiring 41.
  • the liquid crystal driving circuit 40 supplies the potential Vcom of the common electrode 17 to the Vcom wiring 45 connected to the common electrode 17.
  • the gate-on power supply potential VGH is supplied from the liquid crystal driving circuit 40 to the gate driver 30 via the power supply wiring 43
  • the gate-off power supply potential VGL is supplied from the liquid crystal driving circuit 40 to the gate driver 30 via the power supply wiring 44.
  • the analog power supply potential VLS is supplied from the circuit 40 to the source driver 20 through the power supply wiring 42.
  • a scanning voltage is supplied from the scanning signal line driving circuit 30 to the gate of the transistor 14 via the scanning signal line 12, and a signal line driving circuit is connected to the source or drain of the transistor 14.
  • a signal voltage corresponding to the display signal is supplied from 20 through the image signal line 11.
  • FIG. 19 is a signal waveform diagram showing an example of signal waveforms at various parts when the power is turned off in the liquid crystal display device 100 shown in FIG.
  • Each scanning signal line 12 is supplied with a high level potential (VGH) that turns on the transistor 14 (selected state) and a low level potential (VGL) that turns the transistor 14 off (non-selected state).
  • VGH high level potential
  • VGL low level potential
  • the supply potential to 12 is VGL.
  • AC driving is performed in order to prevent deterioration of the liquid crystal.
  • FIG. 19 the writing potential to the pixel electrode having a positive polarity with respect to Vcom is shown as VS +, and the writing potential to the pixel electrode having a negative polarity with respect to Vcom is shown as VS ⁇ .
  • the outputs of the image signal line driving circuit 20 and the scanning line driving circuit 30 are in a high impedance state, and the charges of the pixel electrode 15 are transferred to the peripheral wiring (image signal line 11, scanning signal line). 12 and the auxiliary capacitance line 13), the transistor 14, and the liquid crystal display device 100 are gradually discharged by a leak current through the high resistance path and the like.
  • the transistor 14 since the transistor 14 is turned off for a long time, a long-term potential difference is generated between the common electrode 17 and the pixel electrode 15 due to the charges charged in the liquid crystal capacitor 19 and the auxiliary capacitor 18, and this causes an afterimage. It was.
  • Patent Documents 1 to 4 can be cited as documents relating to the above problem.
  • the difference between the gate voltage Vg and the drain voltage Vd of at least a part of the transistor is the liquid crystal difference during the display driving, at least one vertical period before the power of the liquid crystal display device is turned off. It is necessary to input an afterimage-off signal for driving by controlling the polarity of the gradation voltage supplied to the source bus line so that the voltage difference Vgd can discharge the held charge more quickly. is there.
  • Patent Document 4 requires power-off detection means for detecting that the power is turned off.
  • Patent Document 3 it is not necessary to generate an auxiliary power supply or a power-off detection means for detecting that the power supply is turned off, or to generate a signal in advance before the power supply is cut off, but the potential of the auxiliary capacitance line 13 is raised to a high voltage in advance. Therefore, there is a problem that it is difficult to adopt for a CS on-gate liquid crystal panel, and it is difficult to correct a pixel defect in the normally black mode (black spot correction).
  • An object of the present invention is to easily suppress an afterimage when the power is turned off.
  • the liquid crystal display device includes a liquid crystal layer, a data signal line, a scanning signal line, a transistor connected to the data signal line and the scanning signal line, a pixel electrode connected to the data signal line through the transistor,
  • a liquid crystal display device comprising a conductor and a power supply line, wherein the pixel electrode and the conductor are connected via a first capacitor, wherein the conductor and the power supply line are connected via a second capacitor.
  • FIG. 1 is a block diagram showing a configuration of a liquid crystal display device according to a first exemplary embodiment.
  • FIG. 2 is a circuit diagram illustrating a configuration example of a main part of the liquid crystal panel of FIG. 1.
  • FIG. 2 is a signal waveform diagram illustrating an example of a signal waveform of each part when the power is turned off in the liquid crystal display device of FIG. 1.
  • FIG. 6 is a waveform diagram relating to the effect of the first embodiment.
  • FIG. 3 is a block diagram showing another configuration of the liquid crystal display device according to the first exemplary embodiment;
  • FIG. 6 is a block diagram showing still another configuration of the liquid crystal display device according to the first exemplary embodiment.
  • FIG. 6 is a block diagram showing still another configuration of the liquid crystal display device according to the first exemplary embodiment.
  • FIG. 6 is a block diagram showing still another configuration of the liquid crystal display device according to the first exemplary embodiment.
  • FIG. 6 is a block diagram showing still another configuration of the liquid crystal display device according to the first exemplary embodiment.
  • FIG. 6 is a block diagram showing still another configuration of the liquid crystal display device according to the first exemplary embodiment.
  • FIG. 3 is a block diagram showing a configuration of a liquid crystal display device according to a second exemplary embodiment.
  • FIG. 11 is a signal waveform diagram illustrating an example of a signal waveform of each part when the power is turned off in the liquid crystal display device of FIG. 10.
  • FIG. 6 is a block diagram showing another configuration of the liquid crystal display device according to the second exemplary embodiment.
  • FIG. 10 is a block diagram showing still another configuration of the liquid crystal display device according to the second exemplary embodiment.
  • FIG. 10 is a block diagram showing still another configuration of the liquid crystal display device according to the second exemplary embodiment.
  • FIG. 10 is a block diagram showing still another configuration of the liquid crystal display device according to the second exemplary embodiment.
  • FIG. 6 is a block diagram showing a configuration of a liquid crystal display device according to a third exemplary embodiment.
  • FIG. 14 is a signal waveform diagram illustrating an example of a signal waveform of each part when the power is turned off in the liquid crystal display device of FIG. 13. It is a block diagram which shows the structure of the conventional liquid crystal display device. It is a signal waveform diagram which shows an example of the signal waveform of each part at the time of power-off in the conventional liquid crystal display device. It is a wave form diagram regarding the subject of the conventional liquid crystal display device.
  • FIG. 1 is a block diagram illustrating a configuration example of a liquid crystal display device
  • FIG. 2 is a circuit diagram illustrating a pixel configuration example of the liquid crystal panel of FIG.
  • the liquid crystal display device 1 includes a liquid crystal panel 10 and a backlight 88, a signal line driving circuit (source driver) 20 and a scanning line driving circuit (gate driver) 30 provided around the liquid crystal panel 10. And a liquid crystal driving circuit 40.
  • the liquid crystal panel 10 has a plurality of image signal lines (data signal lines) 11 and a plurality of scanning signal lines 12 arranged in a matrix so as to intersect with each other.
  • a storage capacitor wiring 13 is arranged in parallel with the line 12.
  • the image signal line 11 is connected to the signal line driving circuit 20, the scanning signal line 12 is connected to the scanning line driving circuit 30, and the auxiliary capacitance wiring 13 is connected to the CS trunk wiring 46.
  • Transistors 14 N-channel TFTs as switching elements are respectively provided in the vicinity of the intersections between the image signal lines 11 and the scanning signal lines 12, and the control terminals (gates) of the transistors 14 are provided.
  • the other drive terminal (the other of the source and the drain) of the transistor 14 is connected to a pixel electrode 15 provided in a region surrounded by each image signal line 11 and each scan signal line 12, and a display medium
  • a common electrode 17 (COM) is provided so as to face the pixel electrode 15 through the liquid crystal layer.
  • a liquid crystal capacitor 19 (first capacitor) is formed by the pixel electrode 15, the common electrode 17, and the liquid crystal layer.
  • the other drive terminal of the transistor 14 is connected to the auxiliary capacitance line 13 via the auxiliary capacitance 18.
  • the system power supply potential Vcc generated by the power supply circuit 77 outside the liquid crystal display device is supplied to the liquid crystal drive circuit 40 through the power supply wiring 41.
  • the liquid crystal driving circuit 40 supplies the gate driver 30 with a gate-on power supply potential VGH (voltage in a selected state) via a power supply wiring 43 and also with a gate-off power supply potential VGL (via a power supply wiring 44).
  • an analog power supply potential VLS is supplied to the source driver 20 via the power supply wiring 42.
  • a data signal potential to be output to the image signal line 11 is generated based on the analog power supply potential VLS.
  • the liquid crystal driving circuit 40 supplies the common electrode potential Vcom to the common electrode 17 through the Vcom wiring 45 and supplies the CS potential Vcs to the auxiliary capacitance wiring 13 through the CS trunk wiring 46.
  • Vcs may be the same potential as Vcom.
  • the capacitance 50 (second capacitance) between the Vcom wiring 45 connected to the common electrode 17 and the power supply wiring 41 to which the system power supply potential Vcc of the liquid crystal display device 1 is supplied. Is provided.
  • FIG. 3 is a signal waveform diagram showing an example of the signal waveform of each part of the liquid crystal display device 1 when the power is off.
  • the scanning signal line 12 can take a gate-on potential VGH that turns on the transistor 14 (selected state) and a gate-off potential VGL that turns the transistor 14 off (non-selected state). Since only one scanning signal line is in the selected state and the rest are in the non-selected state, the potential of the scanning signal line 12 is set to the gate-off potential VGL.
  • the data signal potential (the writing potential to the pixel electrode 15) having a positive polarity with respect to Vcom (the potential of the common electrode 17) is also set to VS + and Vcom in FIG.
  • the negative data signal potential (write potential to the pixel electrode 15) is VS ⁇ .
  • the drain and the source in the transistor 14 decreases as the potential of the source or drain (Vgs / Vgd) with respect to the potential of the gate (scanning signal line 12) decreases ( ON characteristics are increased), and the drain-source leakage current increases.
  • Vgs / Vgd at time t after a predetermined time elapses from power OFF is high, and the OFF characteristics of the transistor 14 are high (the charge of the pixel electrode 15 is the image charge). It can be seen that it is difficult to come out to the signal line 11 side).
  • the potential of the pixel electrode 15 rapidly decreases as described above, and Vgs / Vgd (at the gate) at the time t as compared with the conventional technique (FIG. 20).
  • the potential of the source or the drain with respect to the potential is low, and the leakage characteristics between the pixel electrode 15 and the image signal line 11 are large due to the deterioration of the OFF characteristics of the transistor 14 (according to this). easy).
  • the potential difference between the pixel electrode 15 and the common electrode 17 can be reduced more quickly than in the case of FIGS. 19 and 20, and afterimages can be reduced.
  • the deterioration of the liquid crystal panel 10 due to the residual voltage of the liquid crystal capacitance can be suppressed.
  • the first embodiment can be applied to a CS on-gate liquid crystal panel as shown in FIG.
  • the afterimage reduction effect can be further improved by providing a discharge circuit for quickly lowering the system power supply potential.
  • the power supply wiring 41 is connected to the ground via the resistor 60.
  • the afterimage reduction effect depends on the voltage drop (potential difference) and the drop speed (voltage drop per unit time) of the system power supply after the power is turned off.
  • the power supply wiring and the common electrode 17 may be connected via a capacitor.
  • the power supply wiring 42 to which the analog power supply potential VLS is supplied and the common electrode 17 are connected via a capacitor 51.
  • VLS has a higher potential than Vcc and a large amount of potential drop when the power is turned off.
  • the power supply wiring 43 to which the gate-on power supply potential VGH is supplied and the common electrode 17 are connected via a capacitor 52.
  • the power supply wiring 41 supplied with the system power supply Vcc and the common electrode 17 are connected via the capacitor 50, and the power supply wiring 42 supplied with the analog power supply potential VLS and the common electrode 17 are connected with the capacitor 51. Further, the power supply wiring 43 to which the gate-on power supply potential VGH is supplied and the common electrode 17 are connected through the capacitor 52.
  • CS trunk line 46 connected to the auxiliary capacitance line 13 and a power supply line 41 to which the system power supply potential Vcc of the liquid crystal display device 1 is supplied.
  • the capacitor 53 (second capacitor) is provided between the two.
  • FIG. 11 is a signal waveform diagram showing an example of the signal waveform of each part when the liquid crystal display device 1 is powered off.
  • the outputs of the image signal line driving circuit 20 and the scanning line driving circuit 30 are in a high impedance state, and the potential of the scanning signal line 12 is gradually increased by natural discharge.
  • the potential of the auxiliary capacitance line 13 connected to the power supply line 41 via the capacitor 53 also drops rapidly.
  • the potential of the pixel electrode 15 connected to the capacitor wiring 13 also quickly decreases. That is, as compared with the prior art (FIGS. 19 and 20), the potential of the source or drain with respect to the gate potential of the transistor 14 rapidly decreases, and the OFF characteristics of the transistor 14 accompanying this decrease cause the pixel electrode 15 and the image signal.
  • the leakage current between the lines 11 is large (the charge of the pixel electrode 15 is likely to escape to the image signal line 11 side).
  • the potential difference between the pixel electrode 15 and the common electrode 17 can be reduced more quickly than in the case of FIG. 19, and afterimages can be reduced.
  • the deterioration of the liquid crystal panel 10 due to the residual voltage of the liquid crystal capacitance can be suppressed.
  • the second embodiment can be applied to a so-called IPS liquid crystal panel in which a pixel electrode and a common electrode are formed on the same substrate.
  • the afterimage reduction effect can be further improved by providing a discharge circuit for quickly lowering the system power supply potential.
  • the power supply wiring 41 is connected to the ground via the resistor 60.
  • the afterimage reduction effect depends on the voltage drop (potential difference) of the system power supply and the speed of drop (voltage drop per unit time) after the power is turned off.
  • the power supply wiring and the auxiliary capacity wiring 13 may be connected via a capacitor.
  • the power supply wiring 42 to which the analog power supply potential VLS is supplied and the auxiliary capacitance wiring 13 are connected via a capacitor 54.
  • VLS has a higher potential than Vcc and a large amount of potential drop when the power is turned off.
  • the power supply wiring 43 to which the gate-on power supply potential VGH is supplied and the auxiliary capacity wiring 13 are connected via a capacitor 55.
  • the power supply wiring 41 to which the system power supply Vcc is supplied and the auxiliary capacitance wiring 13 are connected via the capacitor 53, and the power supply wiring 42 to which the analog power supply potential VLS is supplied and the auxiliary capacitance wiring 13 are connected.
  • the power supply wiring 43 to which the gate-on power supply potential VGH is supplied and the auxiliary capacitance wiring 13 are connected via the capacitor 55.
  • the power supply wiring 41 supplied with the system power supply Vcc and the common electrode 17 are connected via the capacitor 50, and the power supply wiring 42 supplied with the analog power supply potential VLS
  • the common electrode 17 is connected via a capacitor 51, and the power supply wiring 43 to which the gate-on power supply potential VGH is supplied and the common electrode 17 are connected via a capacitor 52.
  • the power supply wiring 41 and the auxiliary capacitance wiring 13 are connected via the capacitor 53, the power supply wiring 42 and the auxiliary capacitance wiring 13 are connected via the capacitance 54, and the power supply wiring 43 and the auxiliary capacitance wiring 13 are connected. Connection is made via a capacitor 55.
  • the power supply wiring 41 is connected to the ground via the resistor 60
  • the power supply wiring 42 is connected to the ground via the resistor 61
  • the power supply wiring 43 is connected to the ground via the resistor 62.
  • FIG. 17 is a signal waveform diagram showing an example of the signal waveform of each part of the liquid crystal display device 1 when the power is off.
  • the potential of each part is VGL, ground potential (0 V), VS ⁇ , Vcc, Vcs (Vcom), VS +, VLS, VGH is not particularly affected by the capacity of 50 to 55.
  • the outputs of the image signal line driving circuit 20 and the scanning line driving circuit 30 are in a high impedance state, and the low-side potential of the scanning signal line 12 gradually increases due to natural discharge.
  • the system power supply potential is suddenly lowered from Vcc
  • the analog power supply potential is from VLS
  • the gate-on power supply potential is suddenly lowered from VGH, so that the common electrode connected to the power supply wiring 41 to the power supply wiring 43 through the capacitors 50 to 52 is connected.
  • the potential of the auxiliary capacitor line 13 connected to the power supply line 41 to the power supply line 43 via the capacitors 53 to 55 also drops rapidly, and accordingly, connected to the common electrode 17 via the liquid crystal capacitor 19.
  • the potential of the pixel electrode 15 connected to the auxiliary capacitance line 13 via the auxiliary capacitance 18 also decreases very rapidly. That is, as compared with the prior art (FIGS. 19 and 20), the potential of the source or drain with respect to the potential of the gate of the transistor 14 decreases very rapidly.
  • the leakage current between the image signal lines 11 is further increased (the charge of the pixel electrode 15 is more likely to escape to the image signal line 11 side).
  • the potential difference between the pixel electrode 15 and the common electrode 17 can be reduced more quickly than in the case of FIG. 19, and afterimages can be reduced.
  • the deterioration of the liquid crystal panel 10 due to the residual voltage of the liquid crystal capacitance can be suppressed.
  • discharge resistors 60 to 62 are provided as a discharge circuit to quickly lower each power supply potential, thereby further improving the afterimage reduction effect.
  • all of the capacitors 50 to 55 and the resistors 60 to 62 are provided, but these may be appropriately selected. For example, only the capacitor 50 and the resistor 60 may be provided, or only the capacitor 51 and the capacitor 55 may be provided.
  • the biggest point of the present embodiment is that afterimages at the time of power-off can be reduced by adding a very small number of capacitors and, in some cases, resistors without adding a complicated circuit such as a power-off detection circuit. It is in that point.
  • an oxide semiconductor e.g., an oxide semiconductor containing indium, gallium, and zinc
  • Transistors using an oxide semiconductor generally have good OFF characteristics, and a liquid crystal panel equipped with such a transistor can easily see an afterimage when the power is turned off. Therefore, a higher afterimage suppression effect can be expected in each of the above embodiments. .
  • the liquid crystal display device is connected to the data signal line through the liquid crystal layer, the data signal line, the scanning signal line, the transistor connected to the data signal line and the scanning signal line, and the transistor.
  • a liquid crystal display device including a pixel electrode, a conductor, and a power supply wiring, wherein the pixel electrode and the conductor are connected via a first capacitor, wherein the conductor and the power supply wiring are second. Connected through capacity.
  • the conductor may be a common electrode
  • the first capacitor may be a liquid crystal capacitor
  • the conductor may be an auxiliary capacitance line
  • the first capacitance may be an auxiliary capacitance.
  • the present liquid crystal display device may be configured to include an auxiliary capacitance line connected to the pixel electrode via an auxiliary capacitance, and the auxiliary capacitance line and the power supply line are connected via a third capacitance.
  • the second capacitor may be configured to be a capacitor for quickly removing the charge of the pixel electrode when the liquid crystal display device is turned off.
  • the power supply wiring may be connected to the ground via a resistor.
  • the power supply wiring may be configured to be an external power supply wiring supplied from the outside of the liquid crystal display device.
  • the power supply wiring may be a wiring of an internal power source generated in the liquid crystal display device.
  • the liquid crystal display device may include a source driver for driving the data signal line, and the internal power may be supplied to the source driver.
  • a signal potential can be generated using the potential of the internal power supply.
  • the liquid crystal display device may include a gate driver that drives the scanning signal line, and the internal power supply may be supplied to the gate driver.
  • the potential of the internal power supply may be a potential for turning on the transistor.
  • the display device includes a plurality of scanning signal lines and a plurality of image signal lines provided so as to intersect with each other, and a scanning from the scanning signal lines provided at a position near the intersection of the scanning signal lines and the image signal lines.
  • a switching element controlled by a signal to switch an image signal from the image signal line, a pixel electrode provided for each switching element and connected to the image signal line through the switching element, and a display medium
  • a display panel having a common electrode provided so as to face the pixel electrode, and a liquid crystal system for quickly dropping the potential on one electrode side of the common electrode facing the switching element when the power is turned off.
  • This is a display device in which a capacitor is provided between a power supply Vcc and a common electrode.
  • the display device includes a plurality of scanning signal lines and a plurality of image signal lines provided so as to intersect with each other, and a scanning from the scanning signal lines provided at a position near the intersection of the scanning signal lines and the image signal lines.
  • a switching element controlled by a signal to switch an image signal from the image signal line, a pixel electrode provided for each switching element and connected to the image signal line through the switching element, and a display medium
  • a display panel having a common electrode provided so as to face the pixel electrode, and when the power is turned off, the source driver is provided with a source driver to quickly drop the potential on one electrode side of the common electrode facing the switching element.
  • This is a display device in which a capacitor is provided between an input analog power supply VLS and a common electrode.
  • the display device includes a plurality of scanning signal lines and a plurality of image signal lines provided so as to intersect with each other, and a scanning from the scanning signal lines provided at a position near the intersection of the scanning signal lines and the image signal lines.
  • a switching element controlled by a signal to switch an image signal from the image signal line, a pixel electrode provided for each switching element and connected to the image signal line through the switching element, and a display medium
  • a display panel having a common electrode provided so as to face the pixel electrode.
  • the display device includes a plurality of scanning signal lines and a plurality of image signal lines provided so as to intersect with each other, and a scanning from the scanning signal lines provided at a position near the intersection of the scanning signal lines and the image signal lines.
  • a switching element controlled by a signal to switch an image signal from the image signal line, a pixel electrode provided for each switching element and connected to the image signal line through the switching element, and a display medium
  • a display panel having a common electrode provided to face the pixel electrode and an auxiliary capacity means connected to the switching element, and one of the auxiliary capacity means facing the switching element when the power is turned off.
  • This is a display device in which a capacitor is provided between the liquid crystal system power supply Vcc and the one electrode side in order to quickly drop the potential on the electrode side.
  • the present display device is provided with a plurality of scanning signal lines and a plurality of image signal lines provided so as to cross each other, and a position near the intersection of the scanning signal lines and the image signal lines.
  • a switching element controlled by a signal to switch an image signal from the image signal line, a pixel electrode provided for each switching element and connected to the image signal line through the switching element, and a display medium
  • a display panel having a common electrode provided to face the pixel electrode and an auxiliary capacity means connected to the switching element, and one of the auxiliary capacity means facing the switching element when the power is turned off.
  • a capacitor is provided between the analog power supply VLS input to the source driver and the common electrode in order to quickly drop the potential on the electrode side.
  • the display device includes a plurality of scanning signal lines and a plurality of image signal lines provided so as to intersect with each other, and a scanning from the scanning signal lines provided at a position near the intersection of the scanning signal lines and the image signal lines.
  • a switching element controlled by a signal to switch an image signal from the image signal line, a pixel electrode provided for each switching element and connected to the image signal line through the switching element, and a display medium
  • a display panel having a common electrode provided to face the pixel electrode and an auxiliary capacity means connected to the switching element, and one of the auxiliary capacity means facing the switching element when the power is turned off.
  • This is a display device in which a capacitor is provided between the high-side power source VGH of the gate driver and the common electrode in order to quickly drop the potential on the electrode side.
  • the liquid crystal system power supply Vcc means a power supply (Vcc41) supplied to the liquid crystal display device 1 from the user (set) side. Normally, voltages such as VLS, VGH, and VGL are generated in the liquid crystal display device by using DC / DC, a charge pump, or the like based on this Vcc41.
  • the “analog power source VLS input to the source driver” means an analog power source (VLS 42) of the signal line driving circuit 20 that outputs a predetermined analog voltage to the pixel signal line 11 of the liquid crystal 10.
  • the “gate driver high-side power supply VGH” means a power supply (VGH 43) that supplies a high-level (selection level) voltage output from the scanning line driving circuit 30 to the scanning signal line 12 of the liquid crystal 10.
  • the present invention is suitable for a liquid crystal display device used in, for example, a personal computer, a mobile phone, a smartphone, a digital camera, and a television device.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

本発明に係る液晶表示装置は、液晶層と、データ信号線（１１）と、走査信号線（１２）と、データ信号線（１１）および走査信号線（１２）に接続されたトランジスタ（１４）と、該トランジスタ（１４）を介してデータ信号線（１１）に接続された画素電極（１５）と、導電体（１３）と、電源配線（４１）とを備え、上記画素電極（１５）と導電体（１３）とが第１容量（１８）を形成している液晶表示装置であって、上記導電体（１３）と電源配線（４１）とが第２容量（５０）を介して接続されている。上記構成によって、画像表示装置の電源オフ時の残像が低減される。

Description

液晶表示装置
  本発明は、液晶表示装置に関する。
　図１８は、従来の液晶表示装置（アクティブマトリクス型）の構成例を示すブロック図である。液晶表示装置１００は、液晶パネル１０と、その周囲に設けられた信号線駆動回路（ソースドライバ）２０、走査線駆動回路（ゲートドライバ）３０および液晶駆動回路４０とを有している。
　液晶パネル１０には、図１８に示すように、複数の画像信号線（データ信号線）１１と複数の走査信号線１２とが互いに交差するようにマトリクス状に配置され、各走査信号線１２と平行に補助容量配線１３が配置されている。
　画像信号線１１は信号線駆動回路２０に接続され、走査信号線１２は走査線駆動回路３０に接続され、補助容量配線１３は液晶駆動回路４０に繋がるＣＳ幹配線４６に接続されている。
　これらの画像信号線１１と走査信号線１２との各交差部近傍位置にはそれぞれ、スイッチング素子としてのトランジスタ１４がそれぞれ設けられており、このトランジスタ１４の制御端子（ゲート）は走査信号線１２に接続され、トランジスタ１４の一方の駆動端子（ソースおよびドレインの一方）は画像信号線１１に接続されている。また、トランジスタ１４の他方の駆動端子（ソースおよびドレインの他方）は、各画像信号線１１と各走査信号線１２とで囲まれた領域に設けられた画素電極１５と接続されており、画素電極１５との間に表示媒体としての液晶層を挟んで対向するように共通電極１７（ＣＯＭ）が設けられている。これら画素電極１５および共通電極１７と、これらの間に介在する液晶層とによって、液晶容量１９（画素）が形成されている。さらに、トランジスタ１４の他方の駆動端子には、補助容量１８を介して補助容量配線１３が接続されている。
　なお、液晶駆動回路４０には、液晶表示装置外の電源回路７７で生成されたシステム電源電位Ｖｃｃが、電源配線４１を介して供給される。また、液晶駆動回路４０は、共通電極１７の電位Ｖｃｏｍを、共通電極１７に接続するＶｃｏｍ配線４５に供給する。さらに、液晶駆動回路４０からゲートドライバ３０に電源配線４３を介してゲートオン電源電位ＶＧＨが供給され、液晶駆動回路４０からゲートドライバ３０に電源配線４４を介してゲートオフ電源電位ＶＧＬが供給され、液晶駆動回路４０からソースドライバ２０に電源配線４２を介してアナログ電源電位ＶＬＳが供給される。
　上記構成により、このアクティブマトリクス型液晶表示装置１において、トランジスタ１４のゲートに走査信号線駆動回路３０から走査信号線１２を介して走査電圧が供給され、トランジスタ１４のソースまたはドレインに信号線駆動回路２０から画像信号線１１を介して表示用信号に対応する信号電圧が供給される。これによって、液晶パネル１０内でマトリクス状に複数配置された液晶表示画素が個別に駆動されて、液晶パネル１０の表示画面上に所望の表示パターンが得られる。
　ここで、液晶表示装置の電源がオフされると、信号線駆動回路２０および走査信号線駆動回路３０の出力はハイインピーダンス状態となる。このとき、液晶容量１９中に蓄積された電荷および補助容量１８中に蓄積された電荷は逃げ道がなくなり、漏れ電流によって徐々に放電されるだけであるので、画素電極１５の電位と共通電極１７の電位とがほぼ同電位になるまでには、かなりの時間（数秒程度）を要する。この時間（数秒程度）は、人間の目にとっては比較的長い時間であり、十分に視認可能な時間であるため、電源オフ直前の表示画面がホールドされて徐々に消えていくように見え、ある一定の期間、もやもやとした残像のような画像の存在が視覚的に明確に認められることになる。また、表示用画素に印加される残留電圧によって液晶表示パネル１０が劣化するという問題もあった。
　以下に、従来のアクティブマトリクス型液晶表示装置１における問題について、図１９を用いて詳細に説明する。図１９は、図１８に示す液晶表示装置１００における電源オフ時の各部の信号波形の一例を示す信号波形図である。
　各走査信号線１２には、トランジスタ１４をオン状態（選択状態）にするハイレベル電位（ＶＧＨ）と、トランジスタ１４をオフ状態（非選択状態）にするロウレベル電位（ＶＧＬ）とが供給されるが、通常、選択状態となるのは多数の走査信号線１２のうち１本の走査信号線１２のみであり、残りの走査信号線１２は全て非選択状態であることから、図１９では走査信号線１２への供給電位をＶＧＬとしている。液晶表示装置１００では、液晶の劣化を防止するため、交流駆動が行われる。図１９では、Ｖｃｏｍに対して正極性の画素電極への書き込み電位をＶＳ＋、Ｖｃｏｍに対して負極性の画素電極への書き込み電位をＶＳ－として示している。
　通常動作状態では、各部の電位は図１９の点線から左側に示されるとおり、低電位側から順に、ＶＧＬ、グラウンド電位（０Ｖ）、ＶＳ－、Ｖｃｃ、Ｖｃｏｍ、ＶＳ＋となり（ＶｃｏｍはＶＳ＋とＶＳ－のほぼ中間）となる。
　液晶表示装置１００のシステム電源がオフすると、画像信号線駆動回路２０および走査線駆動回路３０の出力はハイインピーダンス状態となり、画素電極１５の電荷は、周辺の配線（画像信号線１１、走査信号線１２および補助容量配線１３）、トランジスタ１４および液晶表示装置１００の高抵抗経路などを介したリーク電流によって徐々に放電される。このとき、トランジスタ１４は長期間オフ状態となるため、液晶容量１９および補助容量１８にチャージされた電荷によって共通電極１７と画素電極１５との間に長期間電位差が生じ、これが残像の原因となっていた。
　上記問題に関する文献として、例えば特許文献１～４を挙げることができる。
日本国公開特許公報「特開平１０－２１４０６７号公報」 日本国公開特許公報「特開２００１－１５９８７６号公報」 日本国特許第４５５７６４９ 日本国公開特許公報「特開２００８－２４１７４９号公報」
　上記特許文献１では、液晶表示装置本体の電源オフ後も回路を動作させるための補助電源、および液晶表示装置本体の電源がオフしたことを検出する電源オフ検出手段を必要とする。
　上記特許文献２では、液晶表示装置本体の電源がオフする少なくとも一垂直期間前に、トランジスタの少なくとも一部のゲート電圧Ｖｇとドレイン電圧Ｖｄとの差が、表示駆動時における電圧差のうちで液晶保持電荷をより迅速に放電させるような電圧差Ｖｇｄとなるように、ソースバスラインに供給される階調電圧の極性を制御して駆動するための残像オフ信号を電源遮断前に入力させる必要がある。
　特許文献４では、電源がオフしたことを検出する電源オフ検出手段を必要とする。
　特許文献３は、補助電源や電源がオフしたことを検出する電源オフ検出手段や電源遮断前の事前の信号の生成は不要であるが、補助容量配線１３の電位をあらかじめ高い電圧に上げておく必要があるため、ＣＳオンゲートの液晶パネルに採用し難い、また、ノーマリブラックモードでの画素欠陥の修正（黒点化修正）がし難くなるという問題があった。
　本発明は、電源オフ時の残像を簡易に抑制することを目的とする。
　本液晶表示装置は、液晶層と、データ信号線と、走査信号線と、データ信号線および走査信号線に接続されたトランジスタと、該トランジスタを介してデータ信号線に接続された画素電極と、導電体と、電源配線とを備え、上記画素電極と導電体とが第１容量を介して接続されている液晶表示装置であって、上記導電体と電源配線とが第２容量を介して接続されている。
　本液晶表示装置によれば、電源オフ時の残像を簡易に抑制することができる。
実施の形態１にかかる液晶表示装置の構成を示すブロック図である。 図１の液晶パネルの要部の構成例を示す回路図である。 図１の液晶表示装置における電源オフ時の各部の信号波形の一例を示す信号波形図である。 実施の形態１の効果に関する波形図である。 実施の形態１にかかる液晶表示装置の別構成を示すブロック図である。 実施の形態１にかかる液晶表示装置のさらなる別構成を示すブロック図である。 実施の形態１にかかる液晶表示装置のさらなる別構成を示すブロック図である。 実施の形態１にかかる液晶表示装置のさらなる別構成を示すブロック図である。 実施の形態１にかかる液晶表示装置のさらなる別構成を示すブロック図である。 実施の形態２にかかる液晶表示装置の構成を示すブロック図である。 図１０の液晶表示装置における電源オフ時の各部の信号波形の一例を示す信号波形図である。 実施の形態２にかかる液晶表示装置の別構成を示すブロック図である。 実施の形態２にかかる液晶表示装置のさらなる別構成を示すブロック図である。 実施の形態２にかかる液晶表示装置のさらなる別構成を示すブロック図である。 実施の形態２にかかる液晶表示装置のさらなる別構成を示すブロック図である。 実施の形態３にかかる液晶表示装置の構成を示すブロック図である。 図１３の液晶表示装置における電源オフ時の各部の信号波形の一例を示す信号波形図である。 従来の液晶表示装置の構成を示すブロック図である。 従来の液晶表示装置における電源オフ時の各部の信号波形の一例を示す信号波形図である。 従来の液晶表示装置の課題に関する波形図である。
　以下に、本発明をアクティブマトリクス型の液晶表示装置に適用させた場合について、図１～図２０を参照しながら説明する。
　〔実施の形態１〕
　図１は、液晶表示装置の構成例を示すブロック図であり、図２は、図１の液晶パネルの画素構成例を示す回路図である。図１に示すように、液晶表示装置１は、液晶パネル１０およびバックライト８８と、液晶パネル１０の周囲に設けられた信号線駆動回路（ソースドライバ）２０および走査線駆動回路（ゲートドライバ）３０と、液晶駆動回路４０とを有している。
  液晶パネル１０には、図１・図２に示すように、複数の画像信号線（データ信号線）１１と複数の走査信号線１２とが互いに交差するようにマトリクス状に配置され、各走査信号線１２と平行に補助容量配線１３が配置されている。
　画像信号線１１は信号線駆動回路２０に接続され、走査信号線１２は走査線駆動回路３０に接続され、補助容量配線１３はＣＳ幹配線４６に接続されている。
　これらの画像信号線１１と走査信号線１２との各交差部近傍位置にはそれぞれ、スイッチング素子としてのトランジスタ１４（Ｎチャネル型のＴＦＴ）がそれぞれ設けられており、このトランジスタ１４の制御端子（ゲート）は走査信号線１２に接続され、トランジスタ１４の一方の駆動端子（ソースおよびドレインの一方）は画像信号線１１に接続されている。また、トランジスタ１４の他方の駆動端子（ソースおよびドレインの他方）は、各画像信号線１１と各走査信号線１２とで囲まれた領域に設けられた画素電極１５と接続されており、表示媒体である液晶層を介して画素電極１５と対向するように共通電極１７（ＣＯＭ）が設けられている。そして、画素電極１５および共通電極１７並びに液晶層によって液晶容量１９（第１容量）が形成されている。さらに、トランジスタ１４の他方の駆動端子は補助容量１８を介して補助容量配線１３に接続されている。
　液晶駆動回路４０には、液晶表示装置外の電源回路７７で生成されたシステム電源電位Ｖｃｃが、電源配線４１を介して供給される。このシステム電源電位Ｖｃｃに基づいて、液晶駆動回路４０は、ゲートドライバ３０に電源配線４３を介してゲートオン電源電位ＶＧＨ（選択状態の電圧）を供給するとともに電源配線４４を介してゲートオフ電源電位ＶＧＬ（非選択状態の電圧）を供給し、さらに、ソースドライバ２０に電源配線４２を介してアナログ電源電位ＶＬＳを供給する。ソースドライバ２０では、アナログ電源電位ＶＬＳに基づいて画像信号線１１に出力するデータ信号電位が生成される。
　また、液晶駆動回路４０は、共通電極電位Ｖｃｏｍを、Ｖｃｏｍ配線４５を介して共通電極１７に供給するとともに、ＣＳ電位Ｖｃｓを、ＣＳ幹配線４６を介して補助容量配線１３に供給する。なお、ＶｃｓはＶｃｏｍと同電位でもよい。
　実施の形態１にて特に注目すべきは、共通電極１７に接続するＶｃｏｍ配線４５と、液晶表示装置１のシステム電源電位Ｖｃｃが供給される電源配線４１との間に容量５０（第２容量）が設けられていることである。
　図３は、液晶表示装置１における電源オフ時の各部の信号波形の一例を示す信号波形図である。なお、走査信号線１２は、通常状態において、トランジスタ１４をオン状態（選択状態）にするゲートオン電位ＶＧＨと、トランジスタ１４をオフ状態（非選択状態）にするゲートオフ電位ＶＧＬとをとり得るが、通常、選択状態となるのは１本の走査信号線のみであり、残りは非選択状態であることから、走査信号線１２の電位をゲートオフ電位ＶＧＬとしている。液晶表示装置１においては、通常交流駆動が行われるため、図３でも、Ｖｃｏｍ（共通電極１７の電位）に対して正極性のデータ信号電位（画素電極１５への書き込み電位）をＶＳ＋、Ｖｃｏｍに対して負極性のデータ信号電位（画素電極１５への書き込み電位）をＶＳ－としている。
　通常動作状態では、各部の電位は図３の２点斜線（電源オフ時刻）から左側に示されるとおり、低電位側から順に、ＶＧＬ、グラウンド電位（０Ｖ）、ＶＳ－、Ｖｃｃ、Ｖｃｏｍ、ＶＳ＋となり（ＶｃｏｍはＶＳ＋とＶＳ－のほぼ中間）となり、特に容量５０の影響はない。
　液晶表示装置１のシステム電源がオフすると、画像信号線駆動回路２０および走査線駆動回路３０の出力はハイインピーダンス状態となり、走査信号線１２の電位は、自然放電によって徐々に上昇する。一方、システム電源電位はＶｃｃから急激に低下するため、容量５０を介して電源配線４１に接続された共通電極１７の電位も急速に低下し、これに伴って、液晶容量１９を介して共通電極１７に接続された画素電極１５の電位も速やかに低下する。
　ここで、トランジスタ１４（Ｎチャネル）にはドレインとソースの区別がなく、ゲート（走査信号線１２）の電位に対するソースあるいはドレインの電位（Ｖｇｓ／Ｖｇｄ）が低いほどトランジスタ１４のＯＦＦ特性が低下（ＯＮ特性が上昇）してドレイン・ソース間の漏れ電流が大きくなる。図１８－１９に示す従来技術では、図２０に示すように、電源ＯＦＦから所定時間経過後の時刻ｔでのＶｇｓ／Ｖｇｄが高く、トランジスタ１４のＯＦＦ特性も高い（画素電極１５の電荷が画像信号線１１側に抜け難い）ことがわかる。
　一方、実施の形態１（図４参照）では、上記のように画素電極１５の電位が速やかに低下し、従来技術（図２０）と比較して、上記時刻ｔでのＶｇｓ／Ｖｇｄ（ゲートの電位に対するソースあるいはドレインの電位）が低く、これに伴うトランジスタ１４のＯＦＦ特性の低下によって画素電極１５および画像信号線１１間の漏れ電流が大きい（画素電極１５の電荷が画像信号線１１側に抜け易い）。これにより、画素電極１５および共通電極１７間の電位差が、図１９・図２０の場合よりも速やかに縮小し、残像を低減することができる。また、液晶容量の残留電圧による液晶パネル１０の劣化も抑制することができる。さらに、本実施の形態１は、図５に示すように、ＣＳオンゲートの液晶パネルにも適用することができる。
　なお、システム電源電位を素早く下げるためのディスチャージ回路を設けることで、残像低減効果をさらに上げることができる。例えば図６では、電源配線４１を、抵抗６０を介してグラウンドに接続している。
　また、残像低減の効果は、電源オフ後におけるシステム電源の降下電圧（電位差）と降下スピード（単位時間あたりの低下電圧値）に依存しているため、電源オフ時にシステム電源よりも降下電圧や降下スピードの大きい電源配線があれば、この電源配線と共通電極１７とを容量を介して接続してもよい。例えば図７では、アナログ電源電位ＶＬＳが供給される電源配線４２と共通電極１７とを容量５１を介して接続している。一般的にＶＬＳはＶｃｃよりも電位が高く電源オフ時の電位降下量も多いため、残像低減の効果も大きくなる。また、図８では、ゲートオン電源電位ＶＧＨが供給される電源配線４３と共通電極１７とを容量５２を介して接続している。また、図９では、システム電源Ｖｃｃが供給される電源配線４１と共通電極１７とを容量５０を介して接続するとともに、アナログ電源電位ＶＬＳが供給される電源配線４２と共通電極１７とを容量５１を介して接続し、さらに、ゲートオン電源電位ＶＧＨが供給される電源配線４３と共通電極１７とを容量５２を介して接続している。
　〔実施の形態２〕
　実施の形態２にて特に注目すべきは、図１０に示されるように、補助容量配線１３に接続するＣＳ幹配線４６と、液晶表示装置１のシステム電源電位Ｖｃｃが供給される電源配線４１との間に容量５３（第２容量）が設けられていることである。
　図１１は、液晶表示装置１における電源オフ時の各部の信号波形の一例を示す信号波形図である。
　通常動作状態では、各部の電位は図１１の２点斜線から左側に示されるとおり、低電位側から順に、ＶＧＬ、グラウンド電位（０Ｖ）、ＶＳ－、Ｖｃｃ、Ｖｃｓ（Ｖｃｏｍ）、ＶＳ＋となり（ＶｃｏｍはＶＳ＋とＶＳ－のほぼ中間）となり、特に容量５３の影響はない。
　液晶表示装置１のシステム電源がオフすると、画像信号線駆動回路２０および走査線駆動回路３０の出力はハイインピーダンス状態となり、走査信号線１２の電位は、自然放電によって徐々に上昇する。一方、システム電源電位はＶｃｃから急激に低下するため、容量５３を介して電源配線４１に接続された補助容量配線１３の電位も急速に低下し、これに伴って、補助容量１８を介して補助容量配線１３に接続された画素電極１５の電位も速やかに低下する。すなわち、従来技術（図１９・２０）と比較して、トランジスタ１４のゲートの電位に対するソースあるいはドレインの電位が速やかに低下し、これに伴うトランジスタ１４のＯＦＦ特性の低下によって画素電極１５および画像信号線１１間の漏れ電流が大きく（画素電極１５の電荷が画像信号線１１側に抜け易く）なる。これにより、画素電極１５および共通電極１７間の電位差が、図１９の場合よりも速やかに縮小し、残像を低減することができる。また、液晶容量の残留電圧による液晶パネル１０の劣化も抑制することができる。さらに、本実施の形態２は、画素電極と共通電極とが同基板に形成された、所謂ＩＰＳ型液晶パネルにも適用することができる。
　なお、システム電源電位を素早く下げるためのディスチャージ回路を設けることで、残像低減効果をさらに上げることができる。例えば図１２では、電源配線４１を、抵抗６０を介してグラウンドに接続している。
　また、残像低減の効果は、電源オフ後におけるシステム電源の降下電圧（電位差）と降下スピード（単位時間あたりの低下電圧値）に依存しているため、電源オフ時にシステム電源よりも降下電圧や降下スピードの早い電源配線があれば、この電源配線と補助容量配線１３とを容量を介して接続してもよい。例えば図１３では、アナログ電源電位ＶＬＳが供給される電源配線４２と補助容量配線１３とを容量５４を介して接続している。一般的にＶＬＳはＶｃｃよりも電位が高く電源オフ時の電位降下量も多いため、残像低減の効果も大きくなる。また、図１４では、ゲートオン電源電位ＶＧＨが供給される電源配線４３と補助容量配線１３とを容量５５を介して接続している。また、図１５では、システム電源Ｖｃｃが供給される電源配線４１と補助容量配線１３とを容量５３を介して接続するとともに、アナログ電源電位ＶＬＳが供給される電源配線４２と補助容量配線１３とを容量５４を介して接続し、さらに、ゲートオン電源電位ＶＧＨが供給される電源配線４３と補助容量配線１３とを容量５５を介して接続している。
　〔実施の形態３〕
　実施の形態３では、図１６に示すように、システム電源Ｖｃｃが供給される電源配線４１と共通電極１７とを容量５０を介して接続するとともに、アナログ電源電位ＶＬＳが供給される電源配線４２と共通電極１７とを容量５１を介して接続し、かつゲートオン電源電位ＶＧＨが供給される電源配線４３と共通電極１７とを容量５２を介して接続している。さらに、電源配線４１と補助容量配線１３とを容量５３を介して接続するとともに、電源配線４２と補助容量配線１３とを容量５４を介して接続し、かつ電源配線４３と補助容量配線１３とを容量５５を介して接続している。さらに、電源配線４１を、抵抗６０を介してグラウンドに接続し、電源配線４２を、抵抗６１を介してグラウンドに接続し、電源配線４３を、抵抗６２を介してグラウンドに接続している。
　図１７は、液晶表示装置１における電源オフ時の各部の信号波形の一例を示す信号波形図である。
　通常動作状態では、各部の電位は図１７の２点斜線から左側に示されるとおり、低電位側から順に、ＶＧＬ、グラウンド電位（０Ｖ）、ＶＳ－、Ｖｃｃ、Ｖｃｓ（Ｖｃｏｍ）、ＶＳ＋、ＶＬＳ、ＶＧＨとなり、特に容量５０～５５の影響はない。
　液晶表示装置１のシステム電源がオフすると、画像信号線駆動回路２０および走査線駆動回路３０の出力はハイインピーダンス状態となり、走査信号線１２のＬｏｗ側の電位は、自然放電によって徐々に上昇する。一方、システム電源電位はＶｃｃから、アナログ電源電位はＶＬＳから、ゲートオン電源電位はＶＧＨから急激に低下するため、容量５０～容量５２を介して電源配線４１～電源配線４３に接続された共通電極と、容量５３～容量５５を介して電源配線４１～電源配線４３に接続された補助容量配線１３の電位も急速に低下し、これに伴って、液晶容量１９を介して共通電極１７に接続されるとともに、補助容量１８を介して補助容量配線１３に接続された画素電極１５の電位も非常に速やかに低下する。すなわち、従来技術（図１９・２０）と比較して、トランジスタ１４のゲートの電位に対するソースあるいはドレインの電位が非常に速やかに低下し、これに伴うトランジスタ１４のＯＦＦ特性の低下によって画素電極１５および画像信号線１１間の漏れ電流がさらに大きく（画素電極１５の電荷が画像信号線１１側にさらに抜け易く）なる。これにより、画素電極１５および共通電極１７間の電位差が、図１９の場合よりも速やかに縮小し、残像を低減することができる。また、液晶容量の残留電圧による液晶パネル１０の劣化も抑制することができる。実施の形態３では、ディスチャージ回路として放電用の抵抗６０～６２を設けて各電源電位を素早く下げ、残像低減効果をさらに上げている。
　なお、図１６では、容量５０～容量５５と抵抗６０～抵抗６２のすべてを設けているが、これらを適宜選択して設けてもよい。例えば容量５０と抵抗６０だけ設けてもよいし、容量５１と容量５５だけ設けてもよい。
　〔まとめ〕
　本実施の形態の最大のポイントは、電源オフ検出回路等の複雑な回路の追加なしに、ごく少数の容量や場合によっては抵抗を追加するだけで、電源オフ時の残像を低減することができるという点にある。なお、液晶パネル１０のトランジスタ１４のチャネルに酸化物半導体（例えば、インジウムおよびガリウム並びに亜鉛を含む酸化物半導体等）を用いてもよい。酸化物半導体を用いたトランジスタは一般にＯＦＦ特性が良好で、このようなトランジスタを搭載した液晶パネルは電源ＯＦＦ時の残像が視認され易いため、上記各実施の形態においてより高い残像抑制効果が期待できる。
　以上のように、本液晶表示装置は、液晶層と、データ信号線と、走査信号線と、データ信号線および走査信号線に接続されたトランジスタと、該トランジスタを介してデータ信号線に接続された画素電極と、導電体と、電源配線とを備え、上記画素電極と導電体とが第１容量を介して接続されている液晶表示装置であって、上記導電体と電源配線とが第２容量を介して接続されている。
　本液晶表示装置では、上記導電体は共通電極であり、上記第１容量は液晶容量である構成とすることもできる。
　本液晶表示装置では、上記導電体は補助容量配線であり、上記第１容量は補助容量である構成とすることもできる。
本液晶表示装置では、補助容量を介して画素電極に接続された補助容量配線を備え、該補助容量配線と上記電源配線とが第３容量を介して接続されている構成とすることもできる。
本液晶表示装置では、上記第２容量は、液晶表示装置がＯＦＦされたときに画素電極の電荷を速やかに抜くための容量である構成とすることもできる。
本液晶表示装置では、上記電源配線が抵抗を介してグラウンドに接続されている構成とすることもできる。
本液晶表示装置では、上記電源配線は、液晶表示装置の外部から供給される外部電源の配線である構成とすることもできる。
本液晶表示装置では、上記電源配線は、液晶表示装置内で生成された内部電源の配線である構成とすることもできる。
本液晶表示装置では、データ信号線を駆動するソースドライバを備え、上記内部電源はソースドライバに供給される構成とすることもできる。
　本液晶表示装置では、上記内部電源の電位を用いて信号電位が生成される構成とすることもできる。
本液晶表示装置では、走査信号線を駆動するゲートドライバを備え、上記内部電源はゲートドライバに供給される構成とすることもできる。
本液晶表示装置では、上記内部電源の電位はトランジスタをオンさせる電位である構成とすることもできる。
　本表示装置は、互いに交差して設けられた複数の走査信号線および複数の画像信号線と、該走査信号線および画像信号線の交差部近傍位置に設けられて、該走査信号線からの走査信号により制御され、該画像信号線からの画像信号をスイッチングするスイッチング素子と、該スイッチング素子毎に設けられ、該スイッチング素子を介して該画像信号線に接続された画素電極と、表示媒体を挟んで該画素電極と対向するように設けられた共通電極とを有する表示パネルを備え、電源オフ時に、該スイッチング素子に対向する共通電極の一方電極側の電位降下を速やかに行うべく、液晶のシステム電源Ｖｃｃと共通電極の間に容量を設けた表示装置である。
　本表示装置は、互いに交差して設けられた複数の走査信号線および複数の画像信号線と、該走査信号線および画像信号線の交差部近傍位置に設けられて、該走査信号線からの走査信号により制御され、該画像信号線からの画像信号をスイッチングするスイッチング素子と、該スイッチング素子毎に設けられ、該スイッチング素子を介して該画像信号線に接続された画素電極と、表示媒体を挟んで該画素電極と対向するように設けられた共通電極とを有する表示パネルを備え、電源オフ時に、該スイッチング素子に対向する共通電極の一方電極側の電位降下を速やかに行うべく、ソースドライバに入力されるアナログ電源ＶＬＳと共通電極の間に容量を設けた表示装置である。
　本表示装置は、互いに交差して設けられた複数の走査信号線および複数の画像信号線と、該走査信号線および画像信号線の交差部近傍位置に設けられて、該走査信号線からの走査信号により制御され、該画像信号線からの画像信号をスイッチングするスイッチング素子と、該スイッチング素子毎に設けられ、該スイッチング素子を介して該画像信号線に接続された画素電極と、表示媒体を挟んで該画素電極と対向するように設けられた共通電極とを有する表示パネルを備え、電源オフ時に、該スイッチング素子に対向する共通電極の一方電極側の電位降下を速やかに行うべく、ゲートドライバのＨｉｇｈ側電源ＶＧＨと共通電極の間に容量を設けた表示装置である。
　本表示装置は、互いに交差して設けられた複数の走査信号線および複数の画像信号線と、該走査信号線および画像信号線の交差部近傍位置に設けられて、該走査信号線からの走査信号により制御され、該画像信号線からの画像信号をスイッチングするスイッチング素子と、該スイッチング素子毎に設けられ、該スイッチング素子を介して該画像信号線に接続された画素電極と、表示媒体を挟んで該画素電極と対向するように設けられた共通電極と、該スイッチング素子に接続された補助容量手段とを有する表示パネルを備え、電源オフ時に、該スイッチング素子に対向する該補助容量手段の一方電極側の電位降下を速やかに行うべく、液晶のシステム電源Ｖｃｃと該一方電極側の間に容量を設けた表示装置である。
　本表示装置は、 互いに交差して設けられた複数の走査信号線および複数の画像信号線と、該走査信号線および画像信号線の交差部近傍位置に設けられて、該走査信号線からの走査信号により制御され、該画像信号線からの画像信号をスイッチングするスイッチング素子と、該スイッチング素子毎に設けられ、該スイッチング素子を介して該画像信号線に接続された画素電極と、表示媒体を挟んで該画素電極と対向するように設けられた共通電極と、該スイッチング素子に接続された補助容量手段とを有する表示パネルを備え、電源オフ時に、該スイッチング素子に対向する該補助容量手段の一方電極側の電位降下を速やかに行うべく、ソースドライバに入力されるアナログ電源ＶＬＳと共通電極の間に容量を設けた表示装置である。
　本表示装置は、互いに交差して設けられた複数の走査信号線および複数の画像信号線と、該走査信号線および画像信号線の交差部近傍位置に設けられて、該走査信号線からの走査信号により制御され、該画像信号線からの画像信号をスイッチングするスイッチング素子と、該スイッチング素子毎に設けられ、該スイッチング素子を介して該画像信号線に接続された画素電極と、表示媒体を挟んで該画素電極と対向するように設けられた共通電極と、該スイッチング素子に接続された補助容量手段とを有する表示パネルを備え、電源オフ時に、該スイッチング素子に対向する該補助容量手段の一方電極側の電位降下を速やかに行うべく、ゲートドライバのＨｉｇｈ側電源ＶＧＨと共通電極の間に容量を設けた表示装置である。
　なお、液晶のシステム電源Ｖｃｃとは、液晶表示装置１にユーザー（セット）側から供給される電源（Ｖｃｃ４１）を意味する。通常はこのＶｃｃ４１をもとにＤＣ／ＤＣやチャージポンプ等でＶＬＳ、ＶＧＨ、ＶＧＬなどの電圧を液晶表示装置内で作成する。また、「ソースドライバに入力されるアナログ電源ＶＬＳ」とは液晶１０の画素信号線１１に所定のアナログ電圧を出力する信号線駆動回路２０のアナログ電源（ＶＬＳ４２）を意味する。また、「ゲートドライバのＨｉｇｈ側電源ＶＧＨ」とは走査線駆動回路３０から液晶１０の走査信号線１２に出力されるハイレベル（選択レベル）の電圧を供給する電源（ＶＧＨ４３）を意味する。
　以上、本発明に係る実施形態について説明したが、本発明は上記の実施形態に限定されるものではない。本請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　本発明は、例えばパーソナルコンピュータ、携帯電話、スマートフォン、デジタルカメラ、およびテレビジョン装置などに用いられる液晶表示装置に好適である。
　１　液晶表示装置
　１１　画像信号線
　１２　走査信号線
　１３　補助容量配線
　１４　トランジスタ
　１５　画素電極
　１６  液晶層
　１７  共通電極
　１８　補助容量
　１０　液晶パネル
　２０　信号線駆動回路
　３０　走査線駆動回路
　４０　液晶駆動回路
　５０－５５　容量
　６０－６２　抵抗

Claims (12)

  1. 　液晶層と、データ信号線と、走査信号線と、データ信号線および走査信号線に接続されたトランジスタと、該トランジスタを介してデータ信号線に接続された画素電極と、導電体と、電源配線とを備え、上記画素電極と導電体とが第１容量を介して接続されている液晶表示装置であって、
    　上記導電体と電源配線とが第２容量を介して接続されている液晶表示装置。
  2. 　上記導電体は共通電極であり、上記第１容量は液晶容量である請求項１記載の液晶表示装置。
  3. 　上記導電体は補助容量配線であり、上記第１容量は補助容量である請求項１記載の液晶表示装置。
  4. 　補助容量を介して画素電極に接続された補助容量配線を備え、該補助容量配線と上記電源配線とが第３容量を介して接続されている請求項２記載の液晶表示装置。
  5. 　上記第２容量は、液晶表示装置がＯＦＦされたときに画素電極の電荷を速やかに抜くための容量である請求項１～４のいずれか１項に記載の液晶表示装置。
  6. 　上記電源配線が抵抗を介してグラウンドに接続されている請求項１～５のいずれか１項に記載の液晶表示装置。
  7. 　上記電源配線は、液晶表示装置の外部から供給される外部電源の配線である請求項１～６のいずれか１項に記載の液晶表示装置。
  8. 　上記電源配線は、液晶表示装置内で生成された内部電源の配線である請求項１～６のいずれか１項に記載の液晶表示装置。
  9. 　データ信号線を駆動するソースドライバを備え、
    　上記内部電源はソースドライバに供給される請求項８記載の液晶表示装置。
  10. 　上記内部電源の電位を用いて信号電位が生成される請求項９記載の液晶表示装置。
  11. 　走査信号線を駆動するゲートドライバを備え、
    　上記内部電源はゲートドライバに供給される請求項８記載の液晶表示装置。
  12. 　上記内部電源の電位はトランジスタをオンさせる電位である請求項１１記載の液晶表示装置。
PCT/JP2013/081318 2012-11-21 2013-11-20 液晶表示装置 WO2014080955A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/440,575 US20150277170A1 (en) 2012-11-21 2013-11-20 Liquid crystal display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012255634 2012-11-21
JP2012-255634 2012-11-21

Publications (1)

Publication Number Publication Date
WO2014080955A1 true WO2014080955A1 (ja) 2014-05-30

Family

ID=50776134

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/081318 WO2014080955A1 (ja) 2012-11-21 2013-11-20 液晶表示装置

Country Status (2)

Country Link
US (1) US20150277170A1 (ja)
WO (1) WO2014080955A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6420056B2 (ja) * 2014-04-24 2018-11-07 シナプティクス・ジャパン合同会社 携帯端末及び表示パネルドライバ
KR20170072423A (ko) * 2015-12-16 2017-06-27 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007212689A (ja) * 2006-02-08 2007-08-23 Toshiba Matsushita Display Technology Co Ltd 液晶表示素子
JP2008241749A (ja) * 2007-03-23 2008-10-09 Sharp Corp 液晶表示装置、液晶表示装置の駆動回路および液晶表示装置の駆動方法
JP2011070055A (ja) * 2009-09-28 2011-04-07 Sony Corp 液晶表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100206567B1 (ko) * 1995-09-07 1999-07-01 윤종용 박막 트랜지스터 액정표시장치의 화면 지움 회로와 그 구동방법
US7698573B2 (en) * 2002-04-02 2010-04-13 Sharp Corporation Power source apparatus for display and image display apparatus
JP4269582B2 (ja) * 2002-05-31 2009-05-27 ソニー株式会社 液晶表示装置およびその制御方法、ならびに携帯端末

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007212689A (ja) * 2006-02-08 2007-08-23 Toshiba Matsushita Display Technology Co Ltd 液晶表示素子
JP2008241749A (ja) * 2007-03-23 2008-10-09 Sharp Corp 液晶表示装置、液晶表示装置の駆動回路および液晶表示装置の駆動方法
JP2011070055A (ja) * 2009-09-28 2011-04-07 Sony Corp 液晶表示装置

Also Published As

Publication number Publication date
US20150277170A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
TWI415080B (zh) 可變共同電極
US9542039B2 (en) Display screen device with common electrode line voltage equalization
JP4984391B2 (ja) 表示駆動装置及び表示装置並びにその駆動制御方法
KR20130024032A (ko) 정전 보호 회로를 가지는 표시 장치 및 그것의 제조 방법
US10008173B2 (en) Liquid crystal display device with a discharge control circuit
JP2018180414A (ja) 液晶表示装置
US9430982B2 (en) Display apparatus
US11004413B2 (en) Power circuit for display panel, display panel and driving method thereof
JP4315418B2 (ja) 画像表示装置
CN101556776B (zh) 一种实现像素薄膜晶体管快速放电的驱动电路
WO2014080955A1 (ja) 液晶表示装置
JP5823603B2 (ja) 駆動装置および表示装置
WO2013183531A1 (ja) 表示装置およびその駆動方法
US20150206498A1 (en) Liquid-crystal display device
WO2013115100A1 (ja) 液晶表示装置、液晶表示装置の駆動方法
JP4557649B2 (ja) 表示装置
JP2005128101A (ja) 液晶表示装置
JP2003122311A (ja) 画像表示パネルの放電方法、画像表示パネルの放電装置、画像表示パネル、画像表示装置
KR101862609B1 (ko) 액정 표시장치
JP2008299253A (ja) 液晶表示装置
JP2005017934A (ja) 表示装置
US9590620B2 (en) Gate driving circuit and display panel using the same
JP5972914B2 (ja) 液晶表示装置、液晶表示装置の駆動方法
JP2008241749A (ja) 液晶表示装置、液晶表示装置の駆動回路および液晶表示装置の駆動方法
KR20060100878A (ko) 액정표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13856360

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14440575

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13856360

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP