WO2014013571A1 - 半導体装置の検査装置、検査システム、検査方法、及び、検査済半導体装置の生産方法 - Google Patents

半導体装置の検査装置、検査システム、検査方法、及び、検査済半導体装置の生産方法 Download PDF

Info

Publication number
WO2014013571A1
WO2014013571A1 PCT/JP2012/068230 JP2012068230W WO2014013571A1 WO 2014013571 A1 WO2014013571 A1 WO 2014013571A1 JP 2012068230 W JP2012068230 W JP 2012068230W WO 2014013571 A1 WO2014013571 A1 WO 2014013571A1
Authority
WO
WIPO (PCT)
Prior art keywords
potential
terminal
inspection
selector
semiconductor device
Prior art date
Application number
PCT/JP2012/068230
Other languages
English (en)
French (fr)
Inventor
洋介 長内
牛島　隆志
Original Assignee
トヨタ自動車株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トヨタ自動車株式会社 filed Critical トヨタ自動車株式会社
Priority to JP2014525604A priority Critical patent/JP5812200B2/ja
Priority to PCT/JP2012/068230 priority patent/WO2014013571A1/ja
Priority to KR1020157001274A priority patent/KR101652648B1/ko
Priority to US14/402,951 priority patent/US9379029B2/en
Priority to CN201280003753.7A priority patent/CN103688180B/zh
Priority to TW102117213A priority patent/TWI471576B/zh
Publication of WO2014013571A1 publication Critical patent/WO2014013571A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors

Definitions

  • the technology disclosed in this specification relates to a semiconductor device.
  • Patent Document 1 discloses a burn-in inspection method for semiconductor devices.
  • a plurality of semiconductor devices are connected to a common ammeter.
  • this inspection method by controlling a signal input to each semiconductor device, only one selected semiconductor device is turned on, and the other semiconductor devices are not turned on. As a result, the energization current of the selected semiconductor device is detected by the ammeter, and it is tested whether or not the selected semiconductor device operates properly.
  • another semiconductor device is selected and the semiconductor device is inspected. In this way, all semiconductor devices are inspected.
  • a semiconductor device with poor conduction is a semiconductor device that is turned on (that is, conducted) even though a signal that is not turned on is input. That is, when a semiconductor device with poor conduction is included, even the semiconductor device with poor conduction that is not selected is turned on during the inspection of the selected semiconductor device. Then, in addition to the energizing current of the selected semiconductor device, the energizing current of the semiconductor device with poor conduction flows through the ammeter. For this reason, the energization current of the selected semiconductor device cannot be detected, and an accurate inspection cannot be performed.
  • the inspection apparatus disclosed in this specification inspects an output signal of a semiconductor device.
  • This inspection apparatus has a monitor line, a monitor apparatus for detecting a signal on the monitor line, and a plurality of inspection circuits connected to the monitor line.
  • Each inspection circuit can be provided with a semiconductor device, a semiconductor device support having a signal terminal to which a signal is input from the installed semiconductor device, and a first resistor connected between the signal terminal and the monitor line And a first diode connected between the signal terminal and the selector terminal so that the selector terminal side becomes a cathode.
  • FIG. 1 shows an embodiment of the inspection apparatus described above as an example.
  • reference numeral 100 is a monitor device
  • reference numeral 102 is a monitor line
  • reference numeral 104 is an inspection circuit.
  • two inspection circuits 104a and 104b are shown, but two or more inspection circuits may be connected to the monitor line.
  • Reference numeral 110 is a semiconductor device support
  • reference numeral 112 is a semiconductor device
  • reference numeral 114 is a first resistor
  • reference numeral 116 is a first diode
  • reference numeral 118 is a selector terminal.
  • reference numeral 120 is a signal terminal.
  • one semiconductor device is selected from the semiconductor devices installed in the inspection apparatus, and a first potential is applied to the selector terminal of the inspection circuit having the selected semiconductor device. To do. A second potential lower than the first potential is applied to selector terminals of other inspection circuits.
  • the semiconductor device 112a is selected in FIG. 1
  • the first potential V1 is applied to the selector terminal 118a
  • the second potential V2 is applied to the selector terminal 118b.
  • the first potential V1 is applied to the selector terminal 118a
  • the first diode 116a is not turned on. Therefore, a signal output from the semiconductor device 112 a to the signal terminal 120 a is output on the monitor line 102.
  • the monitor device 100 can accurately detect the output signal of the selected semiconductor device 112a.
  • each semiconductor device can be correctly inspected.
  • the present specification provides an inspection method for inspecting an output signal of a semiconductor device using an inspection apparatus.
  • the inspection apparatus has a monitor line and a plurality of inspection circuits connected to the monitor line.
  • Each inspection circuit can install a semiconductor device, a semiconductor device support having a signal terminal to which a signal is input from the installed semiconductor device, and a first resistor connected between the signal terminal and the monitor line And a first diode connected between the signal terminal and the selector terminal so that the selector terminal side becomes a cathode.
  • the inspection method includes the steps of installing a semiconductor device on each semiconductor device support, applying a first potential to a first selector terminal of a plurality of selector terminals, and applying a first potential lower than the first potential to the other selector terminals.
  • the present specification also provides a method for producing an inspected semiconductor device.
  • This production method includes a step of forming a structure of a semiconductor device and a step of inspecting the formed semiconductor device.
  • the inspection apparatus used in the inspection step has a monitor line and a plurality of inspection circuits connected to the monitor line.
  • Each inspection circuit can install a semiconductor device, a semiconductor device support having a signal terminal to which a signal is input from the installed semiconductor device, and a first resistor connected between the signal terminal and the monitor line And a first diode connected between the signal terminal and the selector terminal so that the selector terminal side becomes a cathode.
  • the step of inspecting includes the step of installing a semiconductor device on each semiconductor device support, applying a first potential to a first selector terminal of a plurality of selector terminals, and applying the first potential to other selector terminals than the first potential.
  • the circuit diagram of the inspection system of other examples. The circuit diagram of the inspection system of other examples.
  • the forward voltage of the diode means a voltage generated between the anode and cathode of the diode when a rated current is passed.
  • the upper potential of the signal means the potential in the highest potential state among a plurality of potential states that the signal can take.
  • the lower potential of a signal means a potential in the lowest potential state among a plurality of potential states that the signal can take.
  • the high potential is the upper potential and the low potential is the lower potential.
  • the open potential electrode Since the open potential electrode is in a floating state, the potential is determined by the surrounding environment. In general, the open potential is lower than the high potential and higher than the low potential. Also in this case, the high potential is the upper potential and the low potential is the lower potential. In a signal that transitions between a high potential and an open potential, the high potential is an upper potential and the open potential is a lower potential. In a signal that transitions between an open potential and a low potential, the open potential is an upper potential and the low potential is a lower potential.
  • the condition for not turning on the first diode 116a is V1> Vout1-VF11 (Vout1 is the potential of the signal terminal 120a).
  • Vout1 is the potential of the signal terminal 120a.
  • the potential Vout1 does not become higher than the upper potential VH1. Therefore, as long as V1> VH1-VF11 is satisfied, the first diode 116a can be always turned off during the inspection of the selected semiconductor device 112a.
  • the condition for turning on the second diode 116b is V2 ⁇ Vout2-VF12 (Vout2 is the potential of the signal terminal 120b).
  • Each inspection circuit has a second diode connected in parallel to the first resistor so that the monitor line side becomes a cathode.
  • FIG. 2 shows an embodiment of the feature 3 configuration. 2 is obtained by adding the second diode 122 to FIG. According to such a configuration, when the output signal from the selected semiconductor device 112a is the upper potential, the diode 122a is turned on. Thereby, a signal is transmitted from the semiconductor device 112a to the monitor line. According to such a configuration, since the signal is transmitted to the monitor line 102 via the first resistor 114a and the diode 122a as compared with the case where the signal is transmitted to the monitor line 102 only through the first resistor 114a, the semiconductor device 112a. Thus, the potential of the monitor line 102 when the output signal from is at the upper potential can be increased. Therefore, the SN ratio of the signal on the monitor line 102 can be increased.
  • the selected semiconductor device 112a when the selected semiconductor device 112a outputs the lower potential VL1, the potential of the monitor line 102 becomes substantially equal to the lower potential VL1.
  • the first diode 116b is turned on before the second diode 122b. Therefore, according to this feature, even if the semiconductor device 112b outputs a high potential, the potential can be prevented from being output to the monitor line 102 via the second diode 122b.
  • Each test circuit has a second resistor connected between a connection portion connecting the anode of the first diode and the first resistor and the signal terminal.
  • Each semiconductor device support has a high potential terminal for supplying a high potential to the installed semiconductor device and a low potential terminal for supplying a low potential to the installed semiconductor device.
  • Each of the plurality of inspection circuits has a third resistor connected between the high potential terminal and the signal terminal.
  • a semiconductor device that outputs an open potential and a low potential can be inspected more accurately.
  • Each semiconductor device support has a high potential terminal for supplying a high potential to the installed semiconductor device and a low potential terminal for supplying a low potential to the installed semiconductor device.
  • Each inspection circuit has a fourth resistor connected between the low potential terminal and the signal terminal.
  • a semiconductor device that outputs an open potential and a high potential can be inspected more accurately.
  • the burn-in inspection system 10 shown in FIG. 3 operates the IC in a high temperature environment and inspects the output signal of the IC.
  • the burn-in inspection system 10 includes a control unit 20 and a burn-in board 30.
  • monitor line 42 On the substrate of the burn-in board 30, a monitor line 42 extending in the horizontal direction in FIG. 3 is formed.
  • the n monitor lines 42 are arranged in the vertical direction of FIG.
  • the monitor line 42 existing in the j-th row is represented as a monitor line 42-j (j is an arbitrary integer, 1 ⁇ j ⁇ n).
  • selector line 44 On the substrate of the burn-in board 30, a selector line 44 extending in the vertical direction of FIG. 3 is formed. M selector lines 44 are arranged in the horizontal direction of FIG.
  • the selector lines 44 existing in the k columns are represented as selector lines 44-k (k is an arbitrary integer, 1 ⁇ k ⁇ m).
  • a selector terminal 46 is formed at the end of the selector line 44. That is, there are m selector terminals 46.
  • the selector terminal 46 connected to the selector line 44-k is referred to as a selector terminal 46-k.
  • a large number of inspection circuits 40 are formed on the substrate of the burn-in board 30.
  • M inspection circuits 40 are arranged in the horizontal direction in FIG. 3, and n inspection circuits 40 are arranged in the vertical direction in FIG. That is, m ⁇ n inspection circuits 40 are formed on the substrate of the burn-in board 30.
  • the inspection circuit 40 existing in the j row and the k column may be expressed as an inspection circuit 40-jk.
  • each component in the inspection circuit 40 may be represented by the same notation.
  • the inspection circuit 40-jk is connected to the monitor line 42-j and the selector line 44-k.
  • Each inspection circuit 40 includes an IC socket 32, a resistor 34, and a diode 36.
  • reference numerals such as an IC socket, a resistor, and a diode are attached only to the inspection circuit 40-11 and the inspection circuit 40-12 in consideration of easy viewing. ing. Since the configuration of each test circuit 40 is the same, the configuration of one test circuit 40 will be described below.
  • An IC is attached to the IC socket 32 of the inspection circuit 40.
  • the IC socket 32 includes a large number of terminals.
  • the IC socket 32 has a terminal 32 a connected to the power supply wiring 50 and a terminal 32 b connected to the ground wiring 52.
  • the IC socket 32 has a signal terminal 32 c connected to the output wiring 54.
  • a signal is input from the IC installed in the IC socket 32 to the signal terminal 32c.
  • the signal transitions between the power supply potential Vcc and the ground potential V0.
  • the IC installed in the IC socket 32 is controlled by a control signal input from a terminal (not shown).
  • a resistor 34 is connected between the output wiring 54 and the monitor line 42.
  • a diode 36 is connected between the output wiring 54 and the selector line 44. The diode 36 is connected so that the selector line 44 side becomes a cathode.
  • the control unit 20 has n monitor devices 22. Each monitor device 22 is connected to a corresponding monitor line 42. Hereinafter, the monitor device 22 connected to the monitor line 42-j is referred to as a monitor device 22-j.
  • the monitor device 22-j detects a signal (potential) on the monitor line 42-j.
  • the control unit 20 has a selector device 24.
  • the selector device 24 controls the potentials of the m selector terminals 46-1 to 46-m.
  • the burn-in inspection system 10 is used in IC production lines.
  • the IC production method will be described below.
  • the IC production method includes a step of forming an IC structure and a step of inspecting the IC.
  • a semiconductor circuit is formed in the semiconductor wafer by ion implantation or the like.
  • the semiconductor wafer is divided into semiconductor chips by dicing.
  • the semiconductor chip is fixed to the lead frame, and the semiconductor chip and the lead frame are connected by wire bonding or the like. Thereafter, the semiconductor chip is resin-molded together with the lead frame. Thereby, the IC before the inspection is completed.
  • the above-described inspection system 10 is used to inspect the IC.
  • an IC is installed in each IC socket 32 of the inspection system 10.
  • m ⁇ n ICs are installed in the inspection system 10.
  • the IC installed in the socket 32-jk is referred to as IC-jk.
  • the burn-in board 30 is heated to a predetermined temperature. Each IC is inspected while the burn-in board 30 is heated.
  • step S2 all the ICs are operated. As a result, a signal is output to the signal terminal 32 c of each IC socket 32. The subsequent steps are performed while each IC is operating.
  • step S4 the selector device 24 selects a column to be inspected.
  • the first column ie, IC-11 to IC-n1 is selected.
  • step S6 the selector device 24 first applies the low potential Vlo to the selector terminal 46 corresponding to the unselected column.
  • the selector device 24 applies the high potential Vhi to the selector terminal 46 corresponding to the selected column.
  • Each monitor device 22 detects a signal on the corresponding monitor line 42. Since the first column is selected in the first step S4, in the first step S6, the high potential Vhi is applied to the selector terminal 46-1 and the low potential Vlo is applied to the selector terminals 46-2 to 46-m.
  • the operation of each of the inspection circuits 40-11 to 40-1m connected to the monitor line 42-1 in this case will be described.
  • the low potential Vlo is applied to the selector line 44-2.
  • the low potential Vlo is substantially equal to the ground potential V0.
  • the low potential Vlo, the upper potential Vcc of the signal output from the IC-12 (that is, the power supply potential Vcc), and the forward voltage VF36 of the diode 36-12 satisfy the relationship of Vlo ⁇ Vcc-VF36.
  • the diode 36-12 is turned on. Therefore, in the inspection circuit 40-12, the potential of the signal terminal 32c is substantially fixed at the potential V0.
  • the inspection circuits 40-13 to 40-1m operate in the same manner as the inspection circuit 40-12 (in this embodiment, the upper potentials Vcc of the output signals of all the ICs are substantially equal to each other, and all the diodes 36 are Forward voltages VF36 are substantially equal to each other). Therefore, no signal is transmitted on the monitor line 42-1 from the inspection circuits 40-13 to 40-1m.
  • the high potential Vhi is applied to the selector line 44-1.
  • the high potential Vhi is substantially equal to the power supply potential Vcc. Therefore, the high potential Vhi, the upper potential Vcc of the signal output from the IC-11, and the forward voltage VF36 of the diode 36-11 satisfy the relationship of Vhi> Vcc ⁇ VF36. Therefore, the diode 36-11 is not turned on, and the signal output from the IC-11 is output onto the monitor line 42-1 via the resistor 34-11. Therefore, the monitor device 22-1 detects the signal of the IC-11.
  • FIG. 5 shows an equivalent circuit of each of the inspection circuits 40-11 to 40-1m connected to the monitor line 42-1. Since the diodes 36-12 to 36-1m are on, when the IC-11 outputs the potential Vcc to the signal terminal 32c, the signal terminal 32c of the IC-11 and other IC-12 to IC-1m The potential difference ⁇ V (see FIG. 5) between the signal terminals 32c is Vcc ⁇ (VF36 + Vlo). Therefore, the voltage applied to each of the resistors 34-12 to 34-1m is divided into the potential difference ⁇ V by the combined resistance value RN of the resistors 34-12 to 34-1m and the resistance value R11 of the resistor 34-11.
  • Equation 1 the potential VM1 of the monitor line 42-1 when the IC-11 outputs the potential Vcc to the signal terminal 32c is: (Equation 1) It becomes. However, It is. As described above, since the potential Vlo is substantially equal to the ground potential V0 (that is, 0 V), the above equation 1 can also be expressed as follows. (Equation 2)
  • the potential VM2 of the monitor line 42-1 when the IC-11 outputs the potential V0 to the signal terminal 32c is substantially equal to the potential V0.
  • the monitor device 22-1 detects a signal that transitions between the VM1 and the VM2.
  • the monitor device 22-1 determines whether the IC-11 is normal by comparing the detected signal with an expected value.
  • each inspection circuit 40 connected to the other monitor lines 42-2 to 42-n operates in the same manner as each inspection circuit 40 connected to the monitor line 42-1. Accordingly, the signals of IC-21 to IC-n1 are detected by the monitor devices 22-2 to 22-n, and the quality of these signals is determined.
  • step S6 it is determined whether or not the inspection has been completed for all ICs (step S8). If not completed, the processing from step S4 is repeated again. In the next step S4, the next column after the previously selected column is selected. Therefore, by repeating steps S4 to S8, the test is performed up to the IC in the last column m. When the inspection for all the ICs is completed, the inspection system 10 ends the process.
  • this inspection system 10 it is possible to prevent a signal from being output to the monitor line 42 from an IC in a non-selected column. Therefore, the selected IC can be accurately inspected. Further, since no signal is output from the IC in the non-selected column to the monitor line 42, the IC in the selected column can be inspected while continuing the operation of the IC in the non-selected column. Further, even if there is a failure or the like in the IC in the non-selected column, the inspection result of the IC in the selected column is not affected. For example, even if an unselected IC tries to output an abnormal potential to the signal terminal 32c due to a failure or the like, the potential of the signal terminal 32c does not rise. Therefore, an accurate inspection of the selected IC is possible.
  • each inspection circuit 40 belonging to the selected column is connected to a different monitor line 42. Therefore, it is possible to inspect a plurality of ICs at a time.
  • Some ICs output an open potential.
  • the open potential is an unstable potential that varies depending on the surrounding environment, the inspection accuracy decreases. Therefore, another embodiment capable of suitably inspecting an IC that outputs an open potential will be described below.
  • FIG. 6 shows an embodiment suitable for an IC that outputs an open potential and a power supply potential Vcc.
  • a resistor 38 for connecting the signal terminal 32 c and the ground wiring 52 is added to each inspection circuit 40 as compared with FIG. 3.
  • the selected IC inputs the power supply potential Vcc to the signal terminal 32c
  • the potential is output to the monitor line 42 as in the above-described embodiment.
  • the selected IC outputs an open potential to the signal terminal 32c
  • the signal terminal 32c since the signal terminal 32c is connected to the ground wiring 52 by the resistor 38, the signal terminal 32c becomes the ground potential V0.
  • the potential of the monitor line 42 becomes the ground potential V0 in the same manner as in the above-described embodiment.
  • the potential of the signal terminal 32c is fixed to the ground potential V0, so that a clearer signal can be detected by the monitor device 22. Therefore, the inspection can be performed more accurately.
  • FIG. 7 shows an embodiment suitable for an IC that outputs an open potential and a ground potential V0.
  • a resistor 39 for connecting the signal terminal 32 c and the power supply wiring 50 is added to each inspection circuit 40 as compared with FIG. 3.
  • the selected IC inputs an open potential to the signal terminal 32c
  • the signal terminal 32c becomes the power supply potential Vcc. Therefore, a potential is output to the monitor line 42 as in the above-described embodiment.
  • the selected IC outputs the ground potential V0 to the signal terminal 32c
  • the potential of the monitor line 42 becomes the ground potential V0 as in the above-described embodiment.
  • an IC that outputs the open potential and the ground potential V0 can be appropriately inspected.
  • FIG. 8 shows an embodiment in which unselected ICs and diodes 36 can be protected from overcurrent.
  • the power supply terminal 32 a and the signal terminal 32 c are short-circuited due to an IC failure, current flows from the power supply wiring 50 to the selector line 44 via the IC and the diode 36. Since there is no load in this path, an overcurrent flows and the IC or the diode 36 may be damaged.
  • a resistor 37 is added between the signal terminal 32 c and the diode 36. For this reason, even if an IC short circuit occurs, an extremely large current is prevented from flowing. If an overcurrent protection circuit or the like is formed in the IC, the resistor 37 shown in FIG. 8 is not necessarily required.
  • FIG. 9 shows an embodiment in which a diode 35 connected in parallel to the resistor 34 of each inspection circuit 40 is added.
  • the diode 35 is connected so that the monitor line 42 side becomes a cathode.
  • the diode 35 may be turned on.
  • the non-selected inspection circuit 40 needs to be set so that the diode 36 is turned on before the diode 35.
  • the diode 35 of the non-selected inspection circuit 40 is turned on when the potential of the signal terminal 32c exceeds V0 + VF35 (note that the voltage VF35 is a forward voltage of the diode 35).
  • the diode 36 is turned on when the potential of the signal terminal 32c exceeds Vlo + VF36. Therefore, if V0 + VF35> Vlo + VF36 is satisfied, the diode 36 is turned on before the diode 35 when the potential of the signal terminal 32c of the non-selected inspection circuit 40 rises.
  • the low potential Vlo is lower than the ground potential V0.
  • the forward voltage VF35 of the diode 35 is substantially equal to the forward voltage VF36 of the diode 36. Therefore, the above relationship is satisfied, and a signal is prevented from being transmitted to the monitor line 42 from the non-selected inspection circuit 40.
  • FIG. 10 shows an equivalent circuit of each inspection circuit 40 connected to the monitor line 42-1 of FIG.
  • Vcc the power supply potential
  • the potential VM2 of the monitor line 42-1 is substantially equal to the potential V0 as in the other embodiments described above.
  • Equation 3 Compare Equation 3 with Equation 1 (or Equation 2).
  • Equation 1 described above ie, the embodiment of FIG. 3
  • the combined resistance RN decreases as the number of test circuits 40 connected to the monitor line 42-1 increases.
  • the selected IC outputs the power supply potential Vcc
  • the potential obtained on the monitor line 42-1 is lowered.
  • the signal-to-noise ratio of the signal appearing on the monitor line 42-1 is lowered, and the inspection accuracy is lowered.
  • the voltage VM1 is not affected by the combined resistance RN.
  • FIG. 11 shows an embodiment in which the embodiment of FIG. 8 and the embodiment of FIG. 9 are combined. According to such a combination, the technical effects of both FIG. 8 and FIG. 9 can be obtained.
  • FIG. 12 shows an embodiment in which the embodiment of FIG. 6, the embodiment of FIG. 8, and the embodiment of FIG. 9 are combined. Even in this combination, the effects of FIGS. 6, 8, and 9 can be obtained.
  • the embodiments can be combined in other modes.
  • FIG. 13 shows a configuration in which the selector line 44 extends in the horizontal direction and the monitor line 42 extends in the vertical direction.
  • the physical arrangement of each component may be changed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

　半導体装置の出力信号を検査する検査装置であって、モニタライン上の信号を検出するモニタ装置と、モニタラインに接続されている複数の検査回路を有している。各検査回路が、半導体装置を設置可能であり、設置された半導体装置から信号が入力される信号端子を有する半導体装置支持具と、信号端子とモニタラインの間に接続されている第１抵抗器と、セレクタ端子と、信号端子とセレクタ端子の間にセレクタ端子側がカソードとなるように接続されている第１ダイオードを有している。

Description

半導体装置の検査装置、検査システム、検査方法、及び、検査済半導体装置の生産方法
　本明細書に開示の技術は、半導体装置に関する。
　日本国特許公開公報２００４－２５７９２１号（以下、特許文献１という）には、半導体装置のバーンイン検査方法が開示されている。この検査方法で用いられる検査装置では、共通の電流計に複数の半導体装置が接続される。この検査方法では、各半導体装置に入力される信号を制御することによって、選択された１つの半導体装置だけをオンさせ、他の半導体装置をオンさせない。これによって、選択された半導体装置の通電電流が電流計で検出され、選択された半導体装置が適切に動作するか否かが試験される。１つの半導体装置に対する検査が終了したら、別の半導体装置が選択され、その半導体装置が検査される。このようにして、全ての半導体装置に対する検査が行われる。
　特許文献１の検査方法では、検査対象の複数の半導体装置の中に導通不良の半導体装置が含まれている場合に、適切な検査を行うことができない。なお、導通不良の半導体装置とは、オンさせない信号を入力しているにも係わらずオン（すなわち、導通）してしまう半導体装置である。すなわち、導通不良の半導体装置が含まれている場合には、選択された半導体装置の検査中に、選択されていない導通不良の半導体装置までもがオンしてしまう。すると、電流計に、選択された半導体装置の通電電流に加えて、導通不良の半導体装置の通電電流が流れる。このため、選択された半導体装置の通電電流を検出することができず、正確な検査を行うことができない。
　本明細書が開示する検査装置は、半導体装置の出力信号を検査する。この検査装置は、モニタラインと、モニタライン上の信号を検出するモニタ装置と、モニタラインに接続されている複数の検査回路を有している。各検査回路は、半導体装置を設置可能であり、設置された半導体装置から信号が入力される信号端子を有する半導体装置支持具と、信号端子とモニタラインの間に接続されている第１抵抗器と、セレクタ端子と、信号端子とセレクタ端子の間にセレクタ端子側がカソードとなるように接続されている第１ダイオードを有している。
　図１は、例として、上記の検査装置の一実施形態を示している。図１中において、参照番号１００はモニタ装置であり、参照番号１０２はモニタラインであり、参照番号１０４は検査回路である。なお、図１では２つの検査回路１０４ａ、１０４ｂが示されているが、２つ以上の検査回路がモニタラインに接続されていてもよい。また、参照番号１１０は半導体装置支持具であり、参照番号１１２は半導体装置であり、参照番号１１４は第１抵抗器であり、参照番号１１６は第１ダイオードであり、参照番号１１８はセレクタ端子であり、参照番号１２０は信号端子である。
　この検査装置を用いて検査を行う場合には、検査装置に設置された半導体装置の中から１の半導体装置を選択し、選択された半導体装置を有する検査回路のセレクタ端子に第１電位を印加する。その他の検査回路のセレクタ端子には、第１電位よりも低い第２電位を印加する。例えば、図１において半導体装置１１２ａが選択されている場合には、セレクタ端子１１８ａに第１電位Ｖ１を印加し、セレクタ端子１１８ｂに第２電位Ｖ２を印加する。セレクタ端子１１８ａに第１電位Ｖ１を印加すると、第１ダイオード１１６ａがオンしない。このため、半導体装置１１２ａから信号端子１２０ａに出力される信号は、モニタライン１０２上に出力される。他方、セレクタ端子１１８ｂに第２電位Ｖ２が印加されている状態においては、信号端子１２０ｂの電位が上昇すると、第１ダイオード１１６ｂがオンする。これによって、信号端子１２０ｂの電位の上昇が防止される。このため、選択されていない半導体装置１１２ｂからの信号がモニタライン１０２上に出力されることが防止される。したがって、モニタ装置１００で、選択された半導体装置１１２ａの出力信号を正確に検出することができる。このように、この検査装置によれば、各半導体装置を正確に検査することができる。
　また、本明細書は、検査装置を用いて半導体装置の出力信号を検査する検査方法を提供する。検査装置は、モニタラインと、モニタラインに接続されている複数の検査回路を有している。各検査回路が、半導体装置を設置可能であり、設置された半導体装置から信号が入力される信号端子を有する半導体装置支持具と、信号端子とモニタラインの間に接続されている第１抵抗器と、セレクタ端子と、信号端子とセレクタ端子の間にセレクタ端子側がカソードとなるように接続されている第１ダイオードを有している。検査方法は、各半導体装置支持具に半導体装置を設置するステップと、複数のセレクタ端子のうちの第１のセレクタ端子に第１電位を印加し、他のセレクタ端子に第１電位よりも低い第２電位を印加した状態で、モニタライン上の信号を検出するステップと、複数のセレクタ端子のうちの第２のセレクタ端子に第１電位を印加し、他のセレクタ端子に第２電位を印加した状態で、モニタライン上の信号を検出するステップを有している。
　また、本明細書は、検査済半導体装置を生産する方法を提供する。この生産方法は、半導体装置の構造を形成する工程と、形成された半導体装置を検査する工程を有している。前記検査する工程で用いる検査装置は、モニタラインと、モニタラインに接続されている複数の検査回路を有している。各検査回路が、半導体装置を設置可能であり、設置された半導体装置から信号が入力される信号端子を有する半導体装置支持具と、信号端子とモニタラインの間に接続されている第１抵抗器と、セレクタ端子と、信号端子とセレクタ端子の間にセレクタ端子側がカソードとなるように接続されている第１ダイオードを有している。前記検査する工程が、各半導体装置支持具に半導体装置を設置するステップと、複数のセレクタ端子のうちの第１のセレクタ端子に第１電位を印加し、他のセレクタ端子に第１電位よりも低い第２電位を印加した状態で、モニタライン上の信号を検出するステップと、複数のセレクタ端子のうちの第２のセレクタ端子に第１電位を印加し、他のセレクタ端子に第２電位を印加した状態で、モニタライン上の信号を検出するステップを有している。
実施形態の検査システムの回路図の一例。 他の実施形態の検査システムの回路図の一例。 実施例の検査システム１０の回路図。 実施例の検査システム１０が実行する処理を示すフローチャート。 実施例の検査システム１０の第１行の部分の等価回路図。 他の実施例の検査システムの回路図。 他の実施例の検査システムの回路図。 他の実施例の検査システムの回路図。 他の実施例の検査システムの回路図。 図９の実施例の検査システムの第１行の部分の等価回路図。 他の実施例の検査システムの回路図。 他の実施例の検査システムの回路図。 他の実施例の検査システムの回路図。
　最初に、以下に説明する実施例の特徴を列記する。なお、ここに列記する特徴は、何れも独立して有効なものである。
（特徴１）　複数のセレクタ端子のうちの第１のセレクタ端子に第１電位を印加し、他のセレクタ端子に第１電位よりも低い第２電位を印加する動作と、複数のセレクタ端子のうちの第２のセレクタ端子に第１電位を印加し、他のセレクタ端子に第２電位を印加する動作とを実行可能なセレクタ装置をさらに備える。
（特徴２）　第１電位Ｖ１と、第１電位の印加対象のセレクタ端子に対応する信号端子に入力される信号の上位電位ＶＨ１と、第１電位の印加対象のセレクタ端子に対応する第１ダイオードの順電圧ＶＦ１１が、Ｖ１＞ＶＨ１－ＶＦ１１の関係を満たす。第２電位Ｖ２と、第２電位の印加対象のセレクタ端子に対応する信号端子に入力され得る信号の上位電位ＶＨ２と、第２電位の印加対象のセレクタ端子に対応する第２ダイオードの順電圧ＶＦ１２が、Ｖ２＜ＶＨ２－ＶＦ１２の関係を満たす。
　なお、ダイオードの順電圧は、定格電流を流したときにダイオードのアノード－カソード間に生じる電圧を意味する。また、信号の上位電位とは、信号が取り得る複数の電位状態のうちの最も高い電位状態の電位を意味する。また、以下において、信号の下位電位とは、信号が取り得る複数の電位状態のうちの最も低い電位状態の電位を意味する。したがって、例えば、高電位と低電位の間で遷移する信号においては、高電位が上位電位であり、低電位が下位電位である。また、高電位と、低電位と、オープン電位（半導体装置内では他の端子から切り離されている状態の電位）の間で遷移する信号を出力する半導体装置も存在する。オープン電位の電極はフローティング状態にあるため、周囲の環境によって電位が定まる。一般に、オープン電位は、高電位より低く、低電位よりも高い。この場合も、高電位が上位電位であり、低電位が下位電位である。また、高電位とオープン電位の間で遷移する信号では、高電位が上位電位であり、オープン電位が下位電位である。また、オープン電位と低電位の間で遷移する信号では、オープン電位が上位電位であり、低電位が下位電位である。
　図１の場合（半導体装置１１２ａが選択されている場合）において、第１ダイオード１１６ａをオンさせないための条件は、Ｖ１＞Ｖｏｕｔ１－ＶＦ１１である（Ｖｏｕｔ１は、信号端子１２０ａの電位）。電位Ｖｏｕｔ１は、原則的に、上位電位ＶＨ１よりも高くならない。したがって、Ｖ１＞ＶＨ１－ＶＦ１１が満たされていれば、選択された半導体装置１１２ａの検査中に、第１ダイオード１１６ａを常時オフさせておくことができる。他方、図１の場合において、第２ダイオード１１６ｂをオンさせるための条件は、Ｖ２＜Ｖｏｕｔ２－ＶＦ１２である（Ｖｏｕｔ２は、信号端子１２０ｂの電位）。したがって、Ｖ２＜ＶＨ２－ＶＦ１２が満たされていれば、選択されていない半導体装置１１２ｂが上位電位ＶＨ２を出力したとしても、その出力時にダイオード１１６ｂがオンする。このため、上位電位ＶＨ２がモニタライン上に出力されることが防止される。
（特徴３）　各検査回路が、第１抵抗器に対して並列に、モニタライン側がカソードとなるように接続されている第２ダイオードを有している。
　図２は、特徴３の構成の一実施形態を示している。なお、図２は、図１に第２ダイオード１２２を付加したものである。このような構成によれば、選択された半導体装置１１２ａからの出力信号が上位電位であるときには、ダイオード１２２ａがオンする。これにより、半導体装置１１２ａからモニタラインに信号が伝わる。このような構成によれば、信号が第１抵抗１１４ａのみを介してモニタライン１０２に伝わる場合に比べて、信号が第１抵抗１１４ａ及びダイオード１２２ａを介してモニタライン１０２に伝わるため、半導体装置１１２ａからの出力信号が上位電位であるときのモニタライン１０２の電位を高めることができる。したがって、モニタライン１０２上の信号のＳＮ比を高めることができる。
（特徴４）　第１電位の印加対象のセレクタ端子に対応する信号端子に入力される信号の下位電位ＶＬ１と、第２電位Ｖ２と、第２電位の印加対象のセレクタ端子に対応する第１ダイオードの順電圧ＶＦ１２と、第２電位の印加対象のセレクタ端子に対応する第２ダイオードの順電圧ＶＦ２２が、Ｖ２＋ＶＦ１２＜ＶＬ１＋ＶＦ２２の関係を満たす。
　図２に示すように、選択された半導体装置１１２ａが下位電位ＶＬ１を出力すると、モニタライン１０２の電位は下位電位ＶＬ１と略等しくなる。上記の関係が満たされていると、選択されていない半導体装置１１２ｂが信号端子１２０ｂに電位ＶＬ２を出力したとしても、第１ダイオード１１６ｂが第２ダイオード１２２ｂよりも先にオンする。このため、この特徴によれば、半導体装置１１２ｂが高い電位を出力したとしても、その電位が第２ダイオード１２２ｂを介してモニタライン１０２に出力されることを防止することができる。
（特徴５）各検査回路が、第１ダイオードのアノードと第１抵抗器とを接続している接続部と信号端子との間に接続されている第２抵抗器を有している。
　このような構成によれば、選択されていない半導体装置及び第１ダイオードに過電流が流れることを抑制することができる。
（特徴６）各半導体装置支持具が、設置された半導体装置に高電位を供給する高電位端子と、設置された半導体装置に低電位を供給する低電位端子を有している。複数の検査回路の各々が、高電位端子と信号端子の間に接続されている第３抵抗器を有している。
　このような構成によれば、オープン電位と低電位を出力する半導体装置をより正確に検査することができる。
（特徴７）各半導体装置支持具が、設置された半導体装置に高電位を供給する高電位端子と、設置された半導体装置に低電位を供給する低電位端子を有している。各検査回路が、低電位端子と信号端子の間に接続されている第４抵抗器を有している。
　このような構成によれば、オープン電位と高電位を出力する半導体装置をより正確に検査することができる。
（特徴８）上述したいずれかの検査装置を複数個有している検査システムであり、各検査装置のモニタライン及びモニタ装置が独立しており、各検査装置が有するセレクタ端子が、他の検査装置のセレクタ端子と共通化されている。
　この検査システムによれば、多数の半導体装置を短時間で検査することができる。
　図３に示すバーンイン検査システム１０は、ＩＣを高温環境下で動作させて、ＩＣの出力信号を検査する。バーンイン検査システム１０は、制御ユニット２０と、バーンインボード３０を有している。
　バーンインボード３０の基板上には、図３の横方向に伸びるモニタライン４２が形成されている。モニタライン４２は、図３の縦方向にｎ個配列されている。以下では、ｊ行に存在するモニタライン４２をモニタライン４２－ｊと表す（ｊは任意の整数。１≦ｊ≦ｎ）。
　バーンインボード３０の基板上には、図３の縦方向に伸びるセレクタライン４４が形成されている。セレクタライン４４は、図３の横方向にｍ個配列されている。以下では、ｋ列に存在するセレクタライン４４を、セレクタライン４４－ｋと表す（ｋは任意の整数。１≦ｋ≦ｍ）。セレクタライン４４の端部には、セレクタ端子４６が形成されている。すなわち、セレクタ端子４６は、ｍ個存在する。以下では、セレクタライン４４－ｋと接続されているセレクタ端子４６を、セレクタ端子４６－ｋと表す。
　バーンインボード３０の基板上には、検査回路４０が多数形成されている。検査回路４０は、図３の横方向にｍ個配列されており、図３の縦方向にｎ個配列されている。すなわち、バーンインボード３０の基板上には、ｍ×ｎ個の検査回路４０が形成されている。以下では、ｊ行ｋ列に存在する検査回路４０を、検査回路４０－ｊｋと表す場合がある。また、検査回路４０内の各構成要素についても、同様の標記によって表す場合がある。検査回路４０－ｊｋは、モニタライン４２－ｊ及びセレクタライン４４－ｋに接続されている。
　各検査回路４０は、ＩＣソケット３２、抵抗器３４、ダイオード３６を有する。なお、実施例を説明する各図においては、図の見易さを考慮して、ＩＣソケット、抵抗器、ダイオード等の参照番号は、検査回路４０－１１と検査回路４０－１２のみに付されている。各検査回路４０の構成は等しいので、以下では１つの検査回路４０の構成について説明する。検査回路４０のＩＣソケット３２には、ＩＣが取り付けられる。ＩＣソケット３２は、多数の端子を備えている。例えば、ＩＣソケット３２は、電源配線５０に接続されている端子３２ａ、及び、グランド配線５２に接続されている端子３２ｂを有している。これらの端子によって、ＩＣソケット３２に設置されたＩＣには、電源電位Ｖｃｃとグランド電位Ｖ０が供給される。また、ＩＣソケット３２は、出力配線５４に接続されている信号端子３２ｃを有している。信号端子３２ｃには、ＩＣソケット３２に設置されたＩＣから信号が入力される。当該信号は、電源電位Ｖｃｃとグランド電位Ｖ０の間で遷移する。また、ＩＣソケット３２に設置されたＩＣは、図示しない端子から入力される制御信号によって制御される。出力配線５４とモニタライン４２の間には、抵抗器３４が接続されている。出力配線５４とセレクタライン４４の間には、ダイオード３６が接続されている。ダイオード３６は、セレクタライン４４側がカソードとなるように接続されている。
　制御ユニット２０は、ｎ個のモニタ装置２２を有している。各モニタ装置２２は、対応するモニタライン４２に接続されている。以下では、モニタライン４２－ｊに接続されているモニタ装置２２を、モニタ装置２２－ｊと表す。モニタ装置２２－ｊは、モニタライン４２－ｊ上の信号（電位）を検出する。
　制御ユニット２０は、セレクタ装置２４を有している。セレクタ装置２４は、ｍ個のセレクタ端子４６－１～４６－ｍの電位を制御する。
　バーンイン検査システム１０は、ＩＣの生産ラインにおいて使用される。以下に、ＩＣの生産方法について説明する。ＩＣの生産方法は、ＩＣの構造を形成する工程と、ＩＣを検査する工程を有する。ＩＣの構造を形成する工程では、まず、半導体ウエハ内にイオン注入等によって半導体回路を形成する。次に、ダイシングによって半導体ウエハを半導体チップに分割する。次に、半導体チップをリードフレームに固定し、半導体チップとリードフレームをワイヤーボンディング等で接続する。その後、半導体チップをリードフレームと共に樹脂成形する。これによって、検査前のＩＣが完成する。
　次に、ＩＣの検査工程について説明する。ＩＣの検査工程では、上記の検査システム１０を用いてＩＣを検査する。最初に、検査システム１０の各ＩＣソケット３２に、ＩＣを設置する。ここでは、ｍ×ｎ個のＩＣが検査システム１０に設置される。以下では、ソケット３２－ｊｋに設置されたＩＣを、ＩＣ－ｊｋという。次に、バーンインボード３０を所定温度まで加熱する。各ＩＣの検査は、バーンインボード３０を加熱した状態で行われる。
　次に、制御ユニット２０によって、図４の処理が実行される。ステップＳ２では、全てのＩＣが動作させられる。これによって、各ＩＣソケット３２の信号端子３２ｃに信号が出力される。以降の各ステップは、各ＩＣが動作している状態で行われる。
　ステップＳ４では、セレクタ装置２４が、検査を行う列を選択する。最初のステップＳ２では、第１列（すなわち、ＩＣ－１１～ＩＣ－ｎ１）が選択される。
　ステップＳ６では、セレクタ装置２４が、まず、選択されていない列に対応するセレクタ端子４６に低電位Ｖｌｏを印加する。また、セレクタ装置２４は、選択された列に対応するセレクタ端子４６に高電位Ｖｈｉを印加する。そして、各モニタ装置２２が、対応するモニタライン４２の信号を検出する。最初のステップＳ４で第１列が選択されているので、最初のステップＳ６では、セレクタ端子４６－１に高電位Ｖｈｉが印加され、セレクタ端子４６－２～４６－ｍに低電位Ｖｌｏが印加される。この場合におけるモニタライン４２－１に接続されている各検査回路４０－１１～４０－１ｍの動作について説明する。
　検査回路４０－１２では、セレクタライン４４－２に低電位Ｖｌｏが印加されている。本実施例では、低電位Ｖｌｏは、グランド電位Ｖ０と略等しい。このため、低電位Ｖｌｏと、ＩＣ－１２が出力する信号の上位電位Ｖｃｃ（すなわち、電源電位Ｖｃｃ）と、ダイオード３６－１２の順電圧ＶＦ３６は、Ｖｌｏ＜Ｖｃｃ－ＶＦ３６の関係を満たす。このため、ＩＣ－１２の出力電位（すなわち、信号端子３２ｃの電位）が上昇しようとすると、ダイオード３６－１２がオンする。このため、検査回路４０－１２では、信号端子３２ｃの電位が電位Ｖ０にほぼ固定される。このため、ＩＣ－１２からモニタライン４２－１上には、信号が伝わらない。また、検査回路４０－１３～４０－１ｍも、検査回路４０－１２と同様に動作する（なお、本実施例では、全てのＩＣの出力信号の上位電位Ｖｃｃは互いに略等しく、全てのダイオード３６の順電圧ＶＦ３６は互いに略等しい。）。したがって、検査回路４０－１３～４０－１ｍからも、モニタライン４２－１上に信号が伝わらない。
　他方、検査回路４０－１１では、セレクタライン４４－１に高電位Ｖｈｉが印加されている。本実施例では、高電位Ｖｈｉは、電源電位Ｖｃｃと略等しい。このため、高電位Ｖｈｉと、ＩＣ－１１が出力する信号の上位電位Ｖｃｃと、ダイオード３６－１１の順電圧ＶＦ３６は、Ｖｈｉ＞Ｖｃｃ－ＶＦ３６の関係を満たす。したがって、ダイオード３６－１１はオンにならず、ＩＣ－１１が出力する信号は、抵抗器３４－１１を介してモニタライン４２－１上に出力される。したがって、モニタ装置２２－１では、ＩＣ－１１の信号が検出される。
　なお、図５は、モニタライン４２－１に接続されている各検査回路４０－１１～４０－１ｍの等価回路を示している。ダイオード３６－１２～３６－１ｍはオンしているので、ＩＣ－１１が信号端子３２ｃに電位Ｖｃｃを出力しているときには、ＩＣ－１１の信号端子３２ｃと他のＩＣ－１２～ＩＣ－１ｍの信号端子３２ｃの間の電位差ΔＶ（図５参照）は、Ｖｃｃ－（ＶＦ３６＋Ｖｌｏ）となる。このため、各抵抗器３４－１２～３４－１ｍに印加される電圧は、抵抗器３４－１２～３４－１ｍの合成抵抗値ＲＮと、抵抗器３４－１１の抵抗値Ｒ１１によって電位差ΔＶを分圧した値、すなわち、ΔＶ・ＲＮ／（ＲＮ＋Ｒ１１）となる。したがって、ＩＣ－１１が信号端子３２ｃに電位Ｖｃｃを出力しているときのモニタライン４２－１の電位ＶＭ１は、
（数１）
Figure JPOXMLDOC01-appb-I000001
　となる。但し、
 
Figure JPOXMLDOC01-appb-I000002
　である。なお、上記の通り、電位Ｖｌｏはグランド電位Ｖ０（すなわち、０Ｖ）と略等しいので、上記数１は、以下のように表すこともできる。
（数２）
Figure JPOXMLDOC01-appb-I000003
　他方、ＩＣ－１１が信号端子３２ｃに電位Ｖ０を出力しているときのモニタライン４２－１の電位ＶＭ２は電位Ｖ０と略等しくなる。
　したがって、モニタ装置２２－１では、上記のＶＭ１とＶＭ２の間で遷移する信号が検出される。モニタ装置２２－１では、検出される信号を期待値と比較することで、ＩＣ－１１が正常か否かを判定する。
　また、他のモニタライン４２－２～４２－ｎに接続されている各検査回路４０も、モニタライン４２－１に接続されている各検査回路４０と同様に動作する。したがって、各モニタ装置２２－２～２２－ｎで、ＩＣ－２１～ＩＣ－ｎ１の信号が検出され、これらの良否の判定が行われる。
　ステップＳ６が終了すると、全てのＩＣに対して検査が終了したか否かが判定される（ステップＳ８）。終了していない場合には、再度、ステップＳ４からの処理が繰り返される。次のステップＳ４では、前回に選択した列の次の列が選択される。したがって、ステップＳ４～Ｓ８が繰り返されることで、最後の列ｍのＩＣまで検査が行われる。全てのＩＣに対する検査が終了すると、検査システム１０は処理を終了する。
　以上に説明した検査工程が終了することで、各ＩＣの生産が完了し、出荷可能となる。
　以上に説明したように、この検査システム１０では、選択されていない列のＩＣからモニタライン４２に信号が出力されることが防止される。したがって、選択されたＩＣを正確に検査することができる。また、選択されていない列のＩＣからモニタライン４２に信号が出力されないので、選択されていない列のＩＣの動作を継続しながら、選択された列のＩＣの検査を行うことができる。また、選択されていない列のＩＣに故障等があったとしても、選択された列のＩＣの検査結果に影響しない。例えば、選択されていないＩＣが故障等によって信号端子３２ｃに異常な電位を出力しようとしても、信号端子３２ｃの電位が上昇しない。したがって、選択されたＩＣの正確な検査が可能である。
　また、上記の検査システム１０では、選択された列に属する各検査回路４０が、異なるモニタライン４２に接続されている。したがって、一度に複数のＩＣを検査することが可能である。
　次に、他の実施例の検査システムについて説明する。ＩＣには、オープン電位を出力するものが存在する。上述した実施例でも、オープン電位を出力するＩＣの検査は可能である。しかしながら、オープン電位は、周囲の環境によって変化する不安定な電位であるため、検査精度が低下する。したがって、以下に、オープン電位を出力するＩＣを好適に検査可能な他の実施例について説明する。
　図６は、オープン電位と電源電位Ｖｃｃを出力するＩＣに適した実施例である。図６の実施例では、図３と比べて、各検査回路４０に、信号端子３２ｃとグランド配線５２を接続する抵抗器３８が追加されている。この実施例では、選択されたＩＣが信号端子３２ｃに電源電位Ｖｃｃを入力すると、上述した実施例と同様にモニタライン４２に電位が出力される。選択されたＩＣが信号端子３２ｃにオープン電位を出力すると、抵抗器３８によって信号端子３２ｃがグランド配線５２に接続されているので、信号端子３２ｃがグランド電位Ｖ０となる。したがって、この場合も、上述した実施例と同様にして、モニタライン４２の電位がグランド電位Ｖ０となる。このように、ＩＣがオープン電位を出力した場合でも信号端子３２ｃの電位がグランド電位Ｖ０に固定されるので、モニタ装置２２でより明確な信号を検出することができる。したがって、より正確に検査を行うことができる。
　図７は、オープン電位とグランド電位Ｖ０を出力するＩＣに適した実施例である。図７の実施例では、図３と比べて、各検査回路４０に、信号端子３２ｃと電源配線５０を接続する抵抗器３９が追加されている。この実施例では、選択されたＩＣが信号端子３２ｃにオープン電位を入力すると、抵抗器３９によって信号端子３２ｃが電源配線５０に接続されているので、信号端子３２ｃが電源電位Ｖｃｃとなる。したがって、上述した実施例と同様にモニタライン４２に電位が出力される。また、選択されたＩＣが信号端子３２ｃにグランド電位Ｖ０を出力すると、上述した実施例と同様にモニタライン４２の電位がグランド電位Ｖ０となる。このように、この構成によれば、オープン電位とグランド電位Ｖ０を出力するＩＣを適切に検査することができる。
　また、図８は、選択されていないＩＣとダイオード３６を過電流から保護することが可能な実施例である。図３の実施例では、ＩＣの故障により電源側の端子３２ａと信号端子３２ｃとが短絡すると、電流が、電源配線５０から、ＩＣとダイオード３６を介してセレクタライン４４に流れる。この経路に負荷が存在しないことから、過電流が流れ、ＩＣまたはダイオード３６が破損するおそれがある。これに対し、図８の構成では、信号端子３２ｃとダイオード３６の間に抵抗器３７が追加されている。このため、ＩＣの短絡が生じたとしても、極端に大きい電流が流れることが防止される。なお、ＩＣの内部に過電流保護回路等が形成されていれば、図８で示される抵抗器３７は必ずしも必要ではない。
　また、図９は、各検査回路４０の抵抗器３４に対して並列に接続されたダイオード３５を追加した実施例である。ダイオード３５は、モニタライン４２側がカソードとなるように接続されている。この実施例では、選択されていない検査回路４０において、ダイオード３５のカソード（すなわち、モニタライン４２）の電位が低くなると、ダイオード３５がオンするおそれがある。選択されていない検査回路４０においてダイオード３５がオンすると、選択されていない検査回路４０からモニタライン４２に信号が伝わるため問題となる。この問題を解決するために、選択されていない検査回路４０において、ダイオード３５よりも先にダイオード３６がオンするように設定されている必要がある。上記の通り、モニタライン４２の電位は、低い時にはグランド電位Ｖ０となる。したがって、選択されていない検査回路４０のダイオード３５は、信号端子３２ｃの電位がＶ０＋ＶＦ３５を超えたときにオンする（なお、電圧ＶＦ３５は、ダイオード３５の順電圧である）。他方、ダイオード３６は、信号端子３２ｃの電位がＶｌｏ＋ＶＦ３６を超えたときにオンする。したがって、Ｖ０＋ＶＦ３５＞Ｖｌｏ＋ＶＦ３６が満たされていれば、選択されていない検査回路４０の信号端子３２ｃの電位が上昇したときに、ダイオード３６がダイオード３５より先にオンする。本実施例では、低電位Ｖｌｏはグランド電位Ｖ０よりも低い。また、本実施例では、ダイオード３５の順電圧ＶＦ３５は、ダイオード３６の順電圧ＶＦ３６と略等しい。したがって、上記の関係が満たされており、選択されていない検査回路４０からモニタライン４２に信号が伝わることが防止される。
　また、図１０は、図９のモニタライン４２－１に接続されている各検査回路４０の等価回路を示している。選択された検査回路４０の信号端子３２ｃに電源電位Ｖｃｃが印加された場合には、その信号端子３２ｃからダイオード３５－１１を通ってモニタライン４２－１に電流が流れる。このため、モニタライン４２－１の電位ＶＭ１は、
（数３）ＶＭ１＝Ｖｃｃ－ＶＦ３５
　となる。
　他方、選択された検査回路４０の信号端子３２ｃにグランド電位Ｖ０が印加された場合には、上記の他の実施例と同様に、モニタライン４２－１の電位ＶＭ２は電位Ｖ０と略等しくなる。
　上述した数１（または、数２）と、数３を比較する。上述した数１（すなわち、図３の実施例）では、モニタライン４２－１に接続される検査回路４０の数が多くなると、合成抵抗ＲＮが小さくなる。その結果、選択されたＩＣが電源電位Ｖｃｃを出力しているときに、モニタライン４２－１上で得られる電位が低くなる。このため、モニタライン４２－１上に現れる信号のＳＮ比が低くなり、検査の精度が低くなる。他方、上記数３に示すように、図９、１０の実施例では、電圧ＶＭ１が合成抵抗ＲＮの影響を受けない。このため、モニタライン４２－１に接続される検査回路４０の数が多くなっても、選択されたＩＣが電源電位Ｖｃｃを出力しているときにモニタライン４２－１で比較的高い電位が得られる。このため、この実施例は、検査の精度が高い。また、図９、１０の実施例は、より大規模な検査システムに特に適している。
　また、図１１は、図８の実施例と図９の実施例を組み合わせた実施例である。このような組み合わせによれば、図８と図９の両方の技術的効果が得られる。また、図１２は、図６の実施例と、図８の実施例と、図９の実施例を組み合わせた実施例である。この組合せでも、図６、８、９の各効果を得ることができる。また、その他の態様で各実施例を組み合わせることもできる。
　また、図１３は、セレクタライン４４が横方向に伸びており、モニタライン４２が縦方向に伸びている構成を示している。このように、各構成要素の物理的な配置が変更されてもよい。
　以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
　本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
 

Claims (11)

  1. 　半導体装置の出力信号を検査する検査装置であって、
    　モニタラインと、
    　モニタライン上の信号を検出するモニタ装置と、
    　モニタラインに接続されている複数の検査回路、
    　を有しており、
    　各検査回路が、
    　半導体装置を設置可能であり、設置された半導体装置から信号が入力される信号端子を有する半導体装置支持具と、
    　信号端子とモニタラインの間に接続されている第１抵抗器と、
    　セレクタ端子と、
    　信号端子とセレクタ端子の間にセレクタ端子側がカソードとなるように接続されている第１ダイオード、
    　を有している検査装置。
  2. 　複数のセレクタ端子のうちの第１のセレクタ端子に第１電位を印加し、他のセレクタ端子に第１電位よりも低い第２電位を印加する動作と、複数のセレクタ端子のうちの第２のセレクタ端子に第１電位を印加し、他のセレクタ端子に第２電位を印加する動作とを実行可能なセレクタ装置をさらに備える請求項１の検査装置。
  3. 　第１電位Ｖ１と、
    　第１電位の印加対象のセレクタ端子に対応する信号端子に入力される信号の高電位ＶＨ１と、
    　第１電位の印加対象のセレクタ端子に対応する第１ダイオードの順電圧ＶＦ１１が、
    　Ｖ１＞ＶＨ１－ＶＦ１１
    　の関係を満たし、
    　第２電位Ｖ２と、
    　第２電位の印加対象のセレクタ端子に対応する信号端子に入力され得る信号の高電位ＶＨ２と、
    　第２電位の印加対象のセレクタ端子に対応する第１ダイオードの順電圧ＶＦ１２が、
    　Ｖ２＜ＶＨ２－ＶＦ１２
    　の関係を満たす、
    　請求項２の検査装置。
  4. 　各検査回路が、第１抵抗器に対して並列に、モニタライン側がカソードとなるように接続されている第２ダイオードを有している請求項１～３のいずれか一項の検査装置。
  5. 　第１電位の印加対象のセレクタ端子に対応する信号端子に入力される信号の低電位ＶＬ１と、
    　第２電位Ｖ２と、
    　第２電位の印加対象のセレクタ端子に対応する第１ダイオードの順電圧ＶＦ１２と、
    　第２電位の印加対象のセレクタ端子に対応する第２ダイオードの順電圧ＶＦ２２が、
    　Ｖ２＋ＶＦ１２＜ＶＬ１＋ＶＦ２２
    　の関係を満たす請求項４の検査装置。
  6. 　各検査回路が、第１ダイオードのアノードと第１抵抗器とを接続している接続部と信号端子との間に接続されている第２抵抗器を有している請求項１～５のいずれか一項の検査装置。
  7. 　各半導体装置支持具が、設置された半導体装置に高電位を供給する高電位端子と、設置された半導体装置に低電位を供給する低電位端子を有しており、
    　複数の検査回路の各々が、高電位端子と信号端子の間に接続されている第３抵抗器を有している請求項１～６のいずれか一項の検査装置。
  8. 　各半導体装置支持具が、設置された半導体装置に高電位を供給する高電位端子と、設置された半導体装置に低電位を供給する低電位端子を有しており、
    　複数の検査回路の各々が、低電位端子と信号端子の間に接続されている第４抵抗器を有している請求項１～６のいずれか一項の検査装置。
  9. 　請求項１の検査装置を複数個有しており、
    　各検査装置のモニタライン及びモニタ装置が独立しており、
    　各検査装置が有するセレクタ端子が、他の検査装置のセレクタ端子と共通化されている、
    　検査システム。
  10. 　検査装置を用いて半導体装置の出力信号を検査する検査方法であって、
    　検査装置は、
    　モニタラインと、
    　モニタラインに接続されている複数の検査回路、
    　を有しており、
    　各検査回路が、
    　半導体装置を設置可能であり、設置された半導体装置から信号が入力される信号端子を有する半導体装置支持具と、
    　信号端子とモニタラインの間に接続されている第１抵抗器と、
    　セレクタ端子と、
    　信号端子とセレクタ端子の間にセレクタ端子側がカソードとなるように接続されている第１ダイオード、
    　を有しており、
    　各半導体装置支持具に半導体装置を設置するステップと、
    　複数のセレクタ端子のうちの第１のセレクタ端子に第１電位を印加し、他のセレクタ端子に第１電位よりも低い第２電位を印加した状態で、モニタライン上の信号を検出するステップと、
    　複数のセレクタ端子のうちの第２のセレクタ端子に第１電位を印加し、他のセレクタ端子に第２電位を印加した状態で、モニタライン上の信号を検出するステップ、
    　を有する検査方法。
  11. 　検査済半導体装置を生産する方法であって、
    　半導体装置の構造を形成する工程と、
    　形成された半導体装置を検査する工程、
    　を有しており、
    　前記検査する工程で用いる検査装置は、
    　モニタラインと、
    　モニタラインに接続されている複数の検査回路、
    　を有しており、
    　各検査回路が、
    　半導体装置を設置可能であり、設置された半導体装置から信号が入力される信号端子を有する半導体装置支持具と、
    　信号端子とモニタラインの間に接続されている第１抵抗器と、
    　セレクタ端子と、
    　信号端子とセレクタ端子の間にセレクタ端子側がカソードとなるように接続されている第１ダイオード、
    　を有しており、
    　前記検査する工程が、
    　各半導体装置支持具に半導体装置を設置するステップと、
    　複数のセレクタ端子のうちの第１のセレクタ端子に第１電位を印加し、他のセレクタ端子に第１電位よりも低い第２電位を印加した状態で、モニタライン上の信号を検出するステップと、
    　複数のセレクタ端子のうちの第２のセレクタ端子に第１電位を印加し、他のセレクタ端子に第２電位を印加した状態で、モニタライン上の信号を検出するステップ、
    　を有する製造方法。
PCT/JP2012/068230 2012-07-18 2012-07-18 半導体装置の検査装置、検査システム、検査方法、及び、検査済半導体装置の生産方法 WO2014013571A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014525604A JP5812200B2 (ja) 2012-07-18 2012-07-18 半導体装置の検査装置、検査システム、検査方法、及び、検査済半導体装置の生産方法
PCT/JP2012/068230 WO2014013571A1 (ja) 2012-07-18 2012-07-18 半導体装置の検査装置、検査システム、検査方法、及び、検査済半導体装置の生産方法
KR1020157001274A KR101652648B1 (ko) 2012-07-18 2012-07-18 반도체 장치의 검사 장치, 검사 시스템, 검사 방법, 및 검사가 완료된 반도체 장치의 생산 방법
US14/402,951 US9379029B2 (en) 2012-07-18 2012-07-18 Inspection apparatus, inspection system, inspection method of semiconductor devices, and manufacturing method of inspected semiconductor devices
CN201280003753.7A CN103688180B (zh) 2012-07-18 2012-07-18 半导体装置的检验装置、检验***、检验方法、以及检验完成的半导体装置的生产方法
TW102117213A TWI471576B (zh) 2012-07-18 2013-05-15 The inspection apparatus, the inspection system, the inspection method, and the inspection method of the semiconductor device of the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/068230 WO2014013571A1 (ja) 2012-07-18 2012-07-18 半導体装置の検査装置、検査システム、検査方法、及び、検査済半導体装置の生産方法

Publications (1)

Publication Number Publication Date
WO2014013571A1 true WO2014013571A1 (ja) 2014-01-23

Family

ID=49948426

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/068230 WO2014013571A1 (ja) 2012-07-18 2012-07-18 半導体装置の検査装置、検査システム、検査方法、及び、検査済半導体装置の生産方法

Country Status (6)

Country Link
US (1) US9379029B2 (ja)
JP (1) JP5812200B2 (ja)
KR (1) KR101652648B1 (ja)
CN (1) CN103688180B (ja)
TW (1) TWI471576B (ja)
WO (1) WO2014013571A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102670373B1 (ko) * 2016-10-12 2024-05-28 삼성전자주식회사 반도체 소자 검사 장치 및 이를 포함하는 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0634719A (ja) * 1992-07-13 1994-02-10 Fujitsu Ltd 半導体集積回路の試験装置
JP2006105738A (ja) * 2004-10-04 2006-04-20 Canon Inc 半導体集積回路検査装置、半導体集積回路検査方法、及びプログラム
WO2008044391A1 (fr) * 2006-10-05 2008-04-17 Advantest Corporation Dispositif de contrôle, procédé de contrôle et procédé de fabrication

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02118470A (ja) 1988-10-28 1990-05-02 Nec Corp バーンイン装置
JP2001296335A (ja) 2000-04-14 2001-10-26 Nec Corp 半導体装置の検査方法及び検査装置
TW573128B (en) * 2001-05-15 2004-01-21 Semiconductor Energy Lab Voltage measuring method, electrical test method and apparatus, semiconductor device manufacturing method and device substrate manufacturing method
JP2003121500A (ja) 2001-10-10 2003-04-23 Mitsubishi Electric Corp 半導体装置の試験装置及び試験方法
JP2004226115A (ja) * 2003-01-20 2004-08-12 Elpida Memory Inc 半導体装置及びその試験方法
JP2004257921A (ja) 2003-02-27 2004-09-16 Sharp Corp 半導体装置の検査装置および半導体装置の検査方法
JP2005122574A (ja) * 2003-10-17 2005-05-12 Renesas Technology Corp 半導体集積回路
US7317324B2 (en) 2003-11-04 2008-01-08 Canon Kabushiki Kaisha Semiconductor integrated circuit testing device and method
JP2006189340A (ja) 2005-01-06 2006-07-20 Nec Electronics Corp 半導体デバイスの検査システムおよび検査方法
JP4794896B2 (ja) 2005-04-22 2011-10-19 シャープ株式会社 半導体回路、半導体デバイス、および、該半導体回路の検査方法
JP2007171114A (ja) 2005-12-26 2007-07-05 Yamaha Corp 半導体試験基板および接触不良判定方法
JP4623659B2 (ja) 2006-02-23 2011-02-02 パナソニック株式会社 半導体装置
JP2007315789A (ja) 2006-05-23 2007-12-06 Fujifilm Corp 半導体集積回路およびその実装検査方法
CN201017308Y (zh) * 2007-03-07 2008-02-06 青岛海信电器股份有限公司 一种i2c总线信号的通讯调试装置
CN201035124Y (zh) * 2007-04-19 2008-03-12 清华大学 集成电路测试仪
CN102165579B (zh) * 2008-09-29 2014-03-12 株式会社半导体能源研究所 半导体器件
US8400176B2 (en) * 2009-08-18 2013-03-19 Formfactor, Inc. Wafer level contactor
JP2012226794A (ja) * 2011-04-18 2012-11-15 Elpida Memory Inc 半導体装置、及び半導体装置の制御方法。

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0634719A (ja) * 1992-07-13 1994-02-10 Fujitsu Ltd 半導体集積回路の試験装置
JP2006105738A (ja) * 2004-10-04 2006-04-20 Canon Inc 半導体集積回路検査装置、半導体集積回路検査方法、及びプログラム
WO2008044391A1 (fr) * 2006-10-05 2008-04-17 Advantest Corporation Dispositif de contrôle, procédé de contrôle et procédé de fabrication

Also Published As

Publication number Publication date
US9379029B2 (en) 2016-06-28
JPWO2014013571A1 (ja) 2016-06-30
KR101652648B1 (ko) 2016-08-30
TWI471576B (zh) 2015-02-01
TW201411151A (zh) 2014-03-16
CN103688180B (zh) 2016-07-06
KR20150020705A (ko) 2015-02-26
CN103688180A (zh) 2014-03-26
JP5812200B2 (ja) 2015-11-11
US20150123694A1 (en) 2015-05-07

Similar Documents

Publication Publication Date Title
US20100013512A1 (en) Apparatus and methods for through substrate via test
US7960983B2 (en) Circuit for detecting bonding defect in multi-bonding wire
KR20120062798A (ko) 웨이퍼 레벨 컨택터
JP2006292637A (ja) 半導体集積回路、システムインパッケージ型半導体装置及び半導体集積回路間の接続状態の検査方法
US10859601B2 (en) Device inspection circuit, device inspection device, and probe card
US20180259580A1 (en) Circuit test methods
US11448692B2 (en) Method and device for wafer-level testing
JP2013160572A (ja) パワー半導体用試験装置
JP2015049100A (ja) 測定装置および測定方法
US20200174073A1 (en) Device inspection method
US8004297B2 (en) Isolation circuit
JP5812200B2 (ja) 半導体装置の検査装置、検査システム、検査方法、及び、検査済半導体装置の生産方法
US12025655B2 (en) Method and system for wafer-level testing
US8294470B2 (en) One sheet test device and method of testing using the same
US8805637B2 (en) Test element group and semiconductor device
KR20030074452A (ko) 반도체 디바이스 테스트 장치 및 방법
JP4744884B2 (ja) ウエハ検査装置及びウエハ検査方法
JPWO2008069025A1 (ja) 半導体装置
JP2008016812A (ja) 半導体検査装置および半導体集積回路の検査方法
JP2002334966A (ja) マルチチップモジュールおよびその検査方法
JP6197573B2 (ja) スイッチング素子検査方法及び電子回路ユニット
JP2010281602A (ja) 半導体装置及び半導体装置のテスト方法
JP2008112766A (ja) 半導体装置、半導体ウェハ、および半導体ウェハの検査方法
JP2009080126A (ja) 半導体装置
JP2007286967A (ja) 電圧レギュレータ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12881220

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014525604

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14402951

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20157001274

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12881220

Country of ref document: EP

Kind code of ref document: A1