WO2013141421A1 - 수평형 파워 led 소자 및 그 제조방법 - Google Patents

수평형 파워 led 소자 및 그 제조방법 Download PDF

Info

Publication number
WO2013141421A1
WO2013141421A1 PCT/KR2012/002089 KR2012002089W WO2013141421A1 WO 2013141421 A1 WO2013141421 A1 WO 2013141421A1 KR 2012002089 W KR2012002089 W KR 2012002089W WO 2013141421 A1 WO2013141421 A1 WO 2013141421A1
Authority
WO
WIPO (PCT)
Prior art keywords
gan layer
light emitting
emitting structure
layer
type electrode
Prior art date
Application number
PCT/KR2012/002089
Other languages
English (en)
French (fr)
Inventor
배정운
심종영
유성욱
Original Assignee
주식회사 씨엘포토닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 씨엘포토닉스 filed Critical 주식회사 씨엘포토닉스
Priority to US14/386,802 priority Critical patent/US9343623B2/en
Priority to PCT/KR2012/002089 priority patent/WO2013141421A1/ko
Priority to JP2015501554A priority patent/JP6164560B2/ja
Publication of WO2013141421A1 publication Critical patent/WO2013141421A1/ko
Priority to US15/136,881 priority patent/US9466760B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • the present invention relates to a horizontal LED device and a method for manufacturing the same, and more particularly, a horizontal power LED device capable of high output and high efficiency by manufacturing by using the advantages of the conventional horizontal LED and vertical LED manufacturing method and its manufacturing method. It is about.
  • the structure of a horizontal LED device is based on a light emitting structure consisting of one active layer (MQWS) emitting light and two cladding layers (p-GaN, n-GaN) surrounding the light, as shown in FIG. 1A.
  • MQWS active layer
  • cladding layers p-GaN, n-GaN
  • the substrate is mainly used for reflecting or transmitting a part of the emitted light according to the wavelength of the light emitted by the sapphire substrate having a low thermal conductivity and insulation.
  • the horizontal LED device having such a structure has a high horizontal current spreading, a lot of current crowding, uneven light emission, and a light emitting area per chip, which is disadvantageous for a large area.
  • the flip chip type LED is actually inverted and inverted from the horizontal type by fixing a stud bump on the silicon submount.
  • the basic structure of the light emission is the same as the horizontal type LED. Since the flip chip type LED emits light through the substrate, the light extraction to the substrate is improved, and thus the heat dissipation and high output characteristics are excellent, but sub-mount and soldering processes should be added.
  • a thin GaN LED also maintains its original shape without removing a portion of the stacked layer by etching in a basic light emitting structure such as a horizontal LED.
  • the bonding / reflector and the receptor substrate are sequentially attached to the laminated cladding layer, and then the electrodes are formed and the opposite substrate is separated. Forming an electrode on the cladding layer of the separated substrate completes the basic structure of the vertical LED.
  • Light emitted from the active layer of the vertical LED is vertically reflected by the reflector of the lower side and emitted to the upper part, and has excellent heat dissipation and high output characteristics.
  • the vertical LED device having such a structure has a low vertical current spreading, a reduced current crowding, and an enlarged emission area, which is advantageous for a large area, but has a problem in that the process is complicated and the yield is reduced.
  • the present inventors have completed the present invention by incorporating the advantages of the vertical LED device to the horizontal LED device as a result of research efforts to solve the problems of the prior art.
  • Another object of the present invention is to provide a horizontal power LED device having a structure capable of maintaining the thickness of the n clad layer is advantageous for current spreading and exhibit high power and high efficiency, and a method of manufacturing the same.
  • Another object of the present invention is a horizontal power LED device and a method of manufacturing the current Spreading is made horizontally but the overall spreading is made of a grid-type electrode buried there is no current crowding phenomenon can exhibit a high output and high efficiency To provide.
  • Another object of the present invention is formed of a metal substrate has the characteristics of the conventional vertical chip, and also has a flip chip characteristics without sub-mount or sodering process, irregularities can also be formed to improve the light extraction efficiency high output and It is to provide a horizontal power LED device having a structure that can exhibit high efficiency and a method of manufacturing the same.
  • the present invention provides a light emitting structure in which an n-type gallium nitride-based semiconductor layer (n-GaN layer), an active layer and a p-type gallium nitride-based semiconductor layer (p-GaN layer) is sequentially stacked ;
  • a p-type electrode formed on a surface of the p-GaN layer of the light emitting structure that is not adjacent to the active layer;
  • An n-type electrode formed on a rear surface of the n-GaN layer of the light emitting structure adjacent to the active layer;
  • An insulating film formed on the entire surface side of the p-GaN layer of the light emitting structure to expose the p-type electrode;
  • a metal substrate formed to cover the insulating film and the p-type electrode;
  • an n-pad formed to be connected to the n-type electrode through a through hole formed on a surface of the n-GaN layer of the light emitting structure.
  • it further comprises a concave-convex formed on the surface of the n-GaN layer of the light emitting structure except for the through-hole formed with the n-pad.
  • the semiconductor device may further include a seed layer formed between the insulating layer and the p-type electrode and the metal substrate.
  • the seed layer is used as a reflective film layer when the p-type electrode is a transparent electrode.
  • the metal substrate comprises at least one of copper (Cu), nickel, gold (Au), molybdenum (Mo).
  • the present invention also provides a light emitting structure for forming a light emitting structure in which an n-type gallium nitride-based semiconductor layer (n-GaN layer), an active layer and a p-type gallium nitride-based semiconductor layer (p-GaN layer) are sequentially stacked on a substrate.
  • n-GaN layer n-type gallium nitride-based semiconductor layer
  • p-GaN layer p-type gallium nitride-based semiconductor layer
  • the method may further include an unevenness forming step of forming unevenness on the n-GaN layer side surface of the light emitting structure before or after the n-pad forming step.
  • the method may further include forming a seed layer to cover the insulating layer and the p-type electrode before performing the metal substrate forming step.
  • the light emitting structure etching step includes etching the p-GaN layer and the active layer to expose the n-GaN layer with the p-GaN layer at the center, and then toward the end side of the exposed n-GaN layer. Etching is performed such that the substrate is exposed to form a separator.
  • the light emitting structure etching step is performed by etching so that the substrate is exposed to form the separation portion, and then etching to expose only a portion of the n-GaN layer of the light emitting structure.
  • the method further includes cutting the separator to form a separate chip.
  • the metal substrate comprises at least one of copper (Cu), nickel, gold (Au), molybdenum (Mo).
  • the present invention has an excellent effect as follows.
  • the horizontal power LED device and the manufacturing method of the present invention can reduce the light emitting area due to the electrode can exhibit a high output and high efficiency.
  • the horizontal power LED device and the manufacturing method of the present invention can maintain the n clad layer thickness can exhibit high power and high efficiency.
  • the N-electrode is formed on the existing Ga-face to enable a low Vf can exhibit high power and high efficiency.
  • the current spreading is made horizontal, but the overall spreading is made of a grid-type electrode embedded therein, so the current crowding phenomenon does not appear, thereby indicating high output and high efficiency.
  • the horizontal power LED device and the manufacturing method of the present invention is formed of a metal substrate and has the characteristics of the existing vertical chip, and also has a flip chip characteristic without sub-mount or sodering process, and irregularities can be formed to extract light
  • the improvement of efficiency can be expected, and it can show high output and high efficiency.
  • FIGS. 1A and 1C are schematic perspective views showing an outline of a horizontal LED device, a flip chip LED device, and a vertical LED device, respectively.
  • Figure 2 is an exploded perspective view showing a horizontal power LED device according to an embodiment of the present invention.
  • FIG. 3 is a flowchart illustrating a method of manufacturing a horizontal power LED device according to preferred embodiments of the present invention.
  • 4A to 4G are cross-sectional views and plan views illustrating a specific process of manufacturing a horizontal power LED device according to another preferred embodiment of the present invention.
  • 4A to 4H are cross-sectional views and plan views illustrating a specific process of manufacturing the horizontal power LED device of FIG. 2.
  • the technical feature of the present invention is to minimize the emission area due to the electrode, to maintain the n clad layer thickness, and to employ the method of manufacturing a vertical LED device in manufacturing a horizontal LED device,
  • the present invention provides a horizontal power LED device having a high output and high efficiency because it can be formed on a Ga-face and has a structure formed of a metal substrate.
  • the horizontal power LED device of the present invention includes a light emitting structure in which an n-type gallium nitride-based semiconductor layer (n-GaN layer), an active layer and a p-type gallium nitride-based semiconductor layer (p-GaN layer) are sequentially stacked; A p-type electrode formed on a surface of the p-GaN layer of the light emitting structure that is not adjacent to the active layer; An n-type electrode formed on a rear surface of the n-GaN layer of the light emitting structure adjacent to the active layer; An insulating film formed on the entire surface side of the p-GaN layer of the light emitting structure to expose the p-type electrode; A metal substrate formed to cover the insulating film and the p-type electrode; And an n-pad formed to be connected to the n-type electrode through a through hole formed on a surface of the n-GaN layer of the light emitting structure.
  • n-GaN layer n-
  • the horizontal power LED device 100 is insulated from an insulating film on a metal substrate 150. It can be seen that the structure 140 is formed.
  • the light emitting structure 110 is formed to be located at the upper center side of the horizontal power LED device 100, one side and the lower surface of the light emitting structure 110 is surrounded by an insulating film, the lower portion is not surrounded by the insulating film p
  • the type electrode is formed, and the n-GaN layer 111 of the light emitting structure 110 forms a top surface of the horizontal power LED device 100 in a form surrounded by the insulating layer 140.
  • the light emitting structure 110 is also called an epi layer, and has an n-type gallium nitride based semiconductor layer (n-GaN layer 111), an active layer 112, and a p-type gallium nitride based semiconductor layer (p-GaN layer 113). This is a semiconductor layer stacked sequentially.
  • the n-GaN layer 111, the active layer 112 and the p-GaN layer 113 is Al x In y Ga (1-xy) N composition formula (where 0 ⁇ x ⁇ 1, 0 ⁇ x ⁇ 1, 0 ⁇ x + y ⁇ 1), and a known nitride deposition process such as a metal organic chemical vapor deposition (MOCVD) or a molecular beam crystal growth system (Molecular Beam Epitaxy, MBE) process. It can be formed through.
  • the active layer 112 may be formed of any one of a multi quantum well or a single quantum well in which several quantum wells are stacked.
  • the light emitting structure 110 is a structure in which an n-GaN layer 111, an active layer 112, and a p-GaN layer 113 are sequentially stacked from an upper side to a lower side.
  • the p-type electrode 120 is formed on the surface not adjacent to 112
  • the n-type electrode 130 is formed on the back surface adjacent to the active layer 112 among the n-GaN layers, and the n-type electrode 130 Since the light emitting structure 110 is formed to be buried below the n-GaN layer 111, the light emitting structure 110 is formed on the surface of the n-GaN layer 111 of the light emitting structure 110, that is, the upper surface of the horizontal power LED device 100.
  • the n-pad 160 is formed to be connected to the n-type electrode 111 through the through hole.
  • the metal substrate 150 may include at least one of copper (Cu), nickel, gold (Au), and molybdenum (Mo).
  • the copper (Cu) layer, the nickel (Ni) layer, and copper (Cu) / Gold (Au) layer, nickel (Ni) / gold (Au) layer, copper (Cu) / nickel (Ni) / gold (Au) layer, nickel (Ni) / copper (Cu) / gold (Au) layer It may be a nickel (Ni) / molybdenum (Mo) / nickel (Ni) / gold (Au) layer.
  • the metal substrate 150 is formed to a sufficient thickness to support the semiconductor structure, and finally, when performing a cutting process including a laser scribing process to separate each unit into a LED device, such as a laser Providing a surface on which the notch is directly formed by the cutting device prevents the light emitting structure 110 from being damaged.
  • the surface of the n-GaN layer 111 may be further formed with the concave-convex 114 configured to optimize the photon escape angle by increasing the light extraction efficiency through the surface roughness process.
  • a seed layer formed between the insulating layer 140 and the p-type electrode 120 and the metal substrate 150 may be further included.
  • the presence or absence of the seed layer may be defined in the method of forming the metal substrate 150. It may vary depending on, it is preferable that the seed layer is included when the metal substrate 150 is formed by a plating process.
  • the seed layer may be formed to be used as a reflective film layer.
  • the current is injected only by the n-pad 160, and the n-electrode 130 formed in a predetermined form including a grid is embedded. Therefore, it is possible to minimize the emission area reduction due to the electrode.
  • the horizontal power LED device of the present invention has a structure capable of eliminating the emission area reduction that may occur due to the formation of n-type electrodes in a grid pattern on the light emitting surface to facilitate current spreading while the existing vertical chip becomes large. Because you will have.
  • current spreading is done horizontally, but overall spreading consists of a grid-type electrode that is embedded, there is no current crowding phenomenon, and it is formed of a metal substrate 150, which has the characteristics of a conventional vertical chip, and has no sub-mount or soldering process. It can be seen that flip chip characteristics are also obtained.
  • FIG. 3 is a flowchart illustrating a method of manufacturing a horizontal power LED device according to preferred embodiments of the present invention
  • FIGS. 4A to 4G illustrate specific processes of manufacturing a horizontal power LED device according to another preferred embodiment of the present invention
  • 4A to 4H are cross-sectional views and a plan view illustrating a specific process of manufacturing the horizontal power LED device of FIG. 2.
  • the horizontal power LED device manufacturing method of the present invention includes a light emitting structure forming step (S210), a light emitting structure etching step (S220), an electrode forming step (S230), an insulating film forming step (S240), a metal substrate forming step (S250), Substrate removal step (S260), n-pad forming step (S270) is included.
  • a cutting step S280.
  • the light emitting structure forming step (S210) is performed.
  • the light emitting structure forming step (S210) is performed on an n-type gallium nitride based semiconductor layer (n-GaN layer), an active layer, and a p-type gallium nitride based semiconductor layer (p ⁇ ). Forming a light emitting structure in which GaN layers) are sequentially stacked.
  • the substrate 101 is prepared as shown in FIG. 4A.
  • the substrate 101 may be formed using a transparent material including sapphire, and zinc oxide (ZnO), gallium nitride (GaN), silicon carbide (SiC), and aluminum nitride (AIN) may be used in addition to sapphire.
  • ZnO zinc oxide
  • GaN gallium nitride
  • SiC silicon carbide
  • AIN aluminum nitride
  • the n-GaN layer 111, the active layer 112, and the p-GaN layer 113 are sequentially stacked on the substrate 101.
  • an undoped gallium nitride semiconductor layer may be further formed on the substrate 101 before the n-GaN layer 111 is formed.
  • a u-GaN layer (not shown) is disposed on the substrate 101.
  • a buffer layer (not shown) may be further laminated before lamination.
  • the light emitting structure etching step S220 is performed.
  • the n-GaN layer 111 is exposed and the substrate 101 is exposed to form a separation part corresponding to a predetermined chip size.
  • the light emitting structure 110 is etched to be effective.
  • the p-GaN layer 113 and the active layer 112 are etched to expose the n-GaN layer 111 with the p-GaN layer 113 at the center thereof, and then the exposed n ⁇ Etching is performed such that the substrate 101 is exposed so that a separation portion is formed at an end side of the GaN layer 111.
  • the exposed shape of the n-GaN layer 111 is determined according to the pattern to form the n-type electrode.
  • the p-GaN layer 113 is exposed so that the n-GaN layer 111 is exposed in a grid shape.
  • the active layer 112 are etched, and the substrate 101 is etched to expose the separation portion to surround the exposed end of the n-GaN layer.
  • the light emitting structure etching step (S220) may be performed by etching the substrate 101 to expose the separator so that only a part of the n-GaN layer 111 of the light emitting structure 110 is exposed. That is, first, the light emitting structure 110 is etched to a chip size so that the substrate 101 is exposed, and then the side surfaces of the n-GaN layer 111, the active layer 112, and the p-GaN layer 113 are etched. This is because the n-GaN layer 111 may be etched by exposing the active layer 112 without etching the p-GaN layer 113 in the exposed state. In this case, in the state where the LED device is finally completed, the n-GaN layer 111 and the p-GaN layer 113 have the same area.
  • an electrode forming step (S230) is performed, and the electrode forming step (S230) forms a p-type electrode 120 on the p-GaN layer 113 and on the exposed n-GaN layer 111.
  • the n-type electrode 130 is formed.
  • the p-type electrode 120 and the n-type electrode 130 are formed, and the p-type electrode 120 and the n-type electrode 130 may be formed at different time points regardless of the order. It may be formed at the same time.
  • the n-type electrode 130 may be formed in a grid shape according to the shape of the n-GaN layer 111 exposed in the light emitting structure etching step S220.
  • an insulating film forming step S240 is performed.
  • the insulating film forming step S240 is performed by depositing the insulating film 140 so as to cover the p-GaN layer 113 and the exposed n-GaN layer 111.
  • the insulating layer 140 is etched to expose the p-type electrode 120 formed on the GaN layer 113.
  • the metal substrate forming step S250 is performed, and the metal substrate forming step S250 is a step of forming the metal substrate to cover the insulating layer 140 and the p-type electrode 120.
  • a metal substrate having a predetermined thickness is formed to cover the light emitting structure 110 to have an upper surface parallel to the substrate 101 positioned below.
  • the metal substrate 150 may be formed by various methods. Although not shown, the metal substrate 150 may be formed by the insulating layer 140 and the plating substrate may be easily performed before the metal substrate forming step S250.
  • the method may further include forming a seed layer to cover the p-type electrode 120. As such, when the seed layer is formed, the p-type electrode may be used as a reflective layer when the transparent electrode is formed.
  • the substrate removal step (S260) is a step of removing the substrate 101 from the light emitting structure 110.
  • the substrate removing step S260 when the substrate removing step S260 is performed, the light emitting structure 110 becomes an upper surface and the metal substrate 150 is disposed upside down to facilitate the subsequent process. desirable.
  • the removal of the substrate 101 may be performed in a known manner, and is preferably performed through a laser lift off method (LLO) or chemical lift off method (CLO) using a laser. This is more advantageous.
  • an n-pad forming step S270 is performed, and the n-pad forming step S270 is performed by the n-type electrode 130 and the n-GaN layer 111 side surface of the light emitting structure 110. Forming a through hole to be connected, and depositing the n-pad 160 to be connected to the n-type electrode 130 through the through hole.
  • the conventional vertical LED device has a loss of n Clad layer for current spreading by performing a substantial portion of etching to remove the sapphire substrate and expose the n-GaN layer, but n clad layer thickness according to the manufacturing method of the present invention. It can be maintained, which is good for current spreading.
  • the surface of the n-GaN layer exposed after the removal of the substrate 101 has N-face polarity, and there is a loss in n-omic electrode formation because there is a mechanical difference from the ohmic formation in the conventional Ga-face polarity.
  • n-type electrode is formed on the existing Ga-face to enable a low Vf.
  • the unevenness 114 is formed on the n-GaN layer 111 side surface of the light emitting structure 110 before or after performing the n-pad forming step S270. ) May be further performed to form the unevenness forming.
  • the unevenness 114 for optimizing the photon escape angle is formed on the upper surface of the light emitting structure 110, that is, the n-GaN layer 111, for example, through unevenness through wet etching.
  • 114 may be formed, and the shape of the unevenness 114 may be formed in a polygonal shape or a random shape such as a rhombus shape in addition to the illustrated triangle, but is not limited to a specific shape.
  • the unit LED is cut by cutting the separator to include each light emitting structure 110.
  • Each of the elements 100 is separated. Cutting may be performed by laser scribing or wheel cutting.
  • the horizontal power LED device 100 as illustrated in FIG. 2 may be manufactured.
  • the horizontal power LED device of the present invention manufactured by the above-described manufacturing method can minimize the emission area reduction due to the electrode, maintain the n clad layer thickness, and form the N-electrode on the existing Ga-face, Not only has a structure formed of a metal substrate, the concave-convex is formed on the upper surface of the light emitting structure to reduce the reflectance of the light can increase the light extraction efficiency of the light formed in the active layer to the outside can have a high output and high efficiency.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 수평형 LED 소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는 종래 수평형 LED와 수직형 LED 제조방법의 장점을 이용하여 제조함으로써 고출력 및 고효율이 가능한 수평형 파워 LED소자 및 그 제조 방법에 관한 것이다.

Description

수평형 파워 LED 소자 및 그 제조방법
본 발명은 수평형 LED 소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는 종래 수평형 LED와 수직형 LED 제조방법의 장점을 이용하여 제조함으로써 고출력 및 고효율이 가능한 수평형 파워 LED소자 및 그 제조 방법에 관한 것이다.
일반적으로 수평형 LED 소자의 구조는 도 1a에 도시된 바와 같이, 빛을 발광하는 하나의 활성층(MQWS)과 이를 둘러싼 두 개의 양쪽 클래딩층(p-GaN, n-GaN)으로 이루어진 발광구조물을 기본 형태로 구성된다. 전극에 접한 클래딩층은 각각 n-doping 되거나 p-doping 되어 있는데, 주로 기판과 접한 클래딩층 부분이 n-doping 되어 있고 다른 클래딩층 부분이 p-doping 되어 있다. 도핑된 클래딩층 극성에 맞게 전극을 통하여 전압을 인가하면 n-doping된 클래딩층에서는 전자를, pdoping된 클래딩층에서는 정공을 공급하여 전류가 흐르면서 이들 전자와 정공이 가운데 활성층에서 결합하여 빛을 발광한다. 기판은 발광되는 빛의 파장에 따라 방출되는 빛의 일부를 반사하거나 투과하는데 주로 저열전도성 및 절연성을 갖는 사파이어(Sappire)기판이 사용된다. 이와 같은 구조의 수평형 LED 소자는 수평 Current Spreading이 높고 Current Crowding이 많이 발생하며, 발광이 불균일하고 칩당 발광면적이 감소하여 대면적에 불리하다.
도 1b에 도시된 바와 같이 플립칩형 LED는 사실 수평형 LED를 거꾸로 뒤집어 실리콘 서브마운트 위에 stud bump를 통하여 고정한 형태로, 발광의 기본 구조면에서 보면 수평형 LED와 동일하다. 플립칩 방식의 LED는 기판을 통하여 빛을 방출하게 되므로 기판으로 빠지는 광추출이 향상되어 방열 특성과 고출력 특성이 우수하지만, Sub-mount와 soldering 공정이 추가되어야 한다.
도 1c에 도시된 바와 같이 수직형(thin GaN) LED도 수평형 LED와 같은 발광의 기본 구조에서 식각에 의해 적층된 일부분을 제거하지 않은 원래의 형태를 유지한다. 통상적으로 적층된 윗부분의 클래딩층에 bonding/reflector와 receptor 기판을 차례로 부착한 후, 전극을 형성하고 반대편의 기판을 분리한다. 분리된 기판의 클래딩층에 전극을 형성하면 수직형 LED의 기본 구조가 완성된다. 수직형 LED의 활성층에서 발광된 빛은 아래 면의 반사판에서 수직으로 반사되어 윗부분으로 방출되며, 방열 특성과 고출력 특성이 우수하다. 이와 같은 구조의 수직형 LED 소자는 수직 Current Spreading 이 낮고 Current Crowding이 감소하며, 발광면적이 확대되어 대면적에 유리하지만, 공정이 복잡하고 수율이 저하되는 문제점이 있다.
따라서 종래에 알려진 LED 소자의 단점이 제거된 새로운 구성의 LED 소자 및 그 제조 방법의 개발이 필요한 시점이다.
본 발명자들은 종래 기술의 문제점을 해결하기 연구 노력한 결과 수직형 LED소자의 장점을 수평형 LED소자에 접목함으로써 본 발명을 완성하였다.
따라서, 본 발명의 목적은 전극으로 인한 발광면적 감소를 최소화할 수 있어 고출력 및 고효율을 나타낼 수 있는 구조의 수평형 파워 LED 소자 및 그 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 n clad 층 두께를 유지할 수 있어 current Spreading에 유리하므로 고출력 및 고효율을 나타낼 수 있는 구조의 수평형 파워 LED 소자 및 그 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 N-전극이 기존의 Ga-face에 형성되어 낮은 Vf 가능하므로 고출력 및 고효율을 나타낼 수 있는 구조의 수평형 파워 LED 소자 및 그 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 Current Spreading이 수평으로 이루어지나 전체적인 Spreading은 매립되어 있는 Grid형 전극으로 이루어져 current crowding 현상이 나타나지 않으므로 고출력 및 고효율을 나타낼 수 있는 구조의 수평형 파워 LED 소자 및 그 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 금속 기판으로 형성되어 기존 수직형 Chip의 특성을 가지고 Sub-mount나 Sodering 공정이 없는 플립 Chip 특성도 가지며, 요철 형성도 가능하여 광추출 효율의 향상을 기대할 수 있으므로 고출력 및 고효율을 나타낼 수 있는 구조의 수평형 파워 LED 소자 및 그 제조방법을 제공하는 것이다.
본 발명의 목적들은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술된 본 발명의 목적을 달성하기 위하여, 본 발명은 n형 질화갈륨계 반도체층(n-GaN층), 활성층 및 p형 질화갈륨계 반도체층(p-GaN층)이 순차적으로 적층된 발광 구조물; 상기 발광 구조물의 p-GaN층 중 상기 활성층과 인접하지 않는 표면상에 형성된 p형 전극; 상기 발광 구조물의 n-GaN층 중 상기 활성층과 인접하는 이면상에 형성된 n형 전극; 상기 p형 전극이 노출되도록 상기 발광구조물의 p-GaN층 표면 측 전면에 형성된 절연막; 상기 절연막 및 p형 전극을 덮도록 형성된 금속기판; 및 상기 발광 구조물의 n-GaN층 표면에 형성되는 관통홀을 통해 상기 n형 전극과 연결되도록 형성된 n-pad;를 포함하는 수평형 파워 LED소자를 제공한다.
바람직한 실시예에 있어서, 상기 n-pad가 형성된 관통홀을 제외한 상기 발광 구조물의 n-GaN층 표면에 형성된 요철을 더 포함한다.
바람직한 실시예에 있어서, 상기 절연막 및 p형 전극과 상기 금속기판 사이에 형성된 시드(seed)층을 더 포함한다.
바람직한 실시예에 있어서, 상기 시드층은 상기 p형 전극이 투명전극인 경우 반사막층으로 사용된다.
바람직한 실시예에 있어서, 상기 금속기판은 구리(Cu), 니켈, 금(Au), 몰리브덴(Mo) 중 하나 이상을 포함한다.
또한, 본 발명은 기판 상에 n형 질화갈륨계 반도체층(n-GaN층), 활성층 및 p형 질화갈륨계 반도체층(p-GaN층)이 순차적으로 적층된 발광 구조물을 형성하는 발광구조물형성단계; 상기 n-GaN층이 노출되고, 기 설정된 칩 크기에 해당하는 분리부가 형성되게 상기 기판이 노출되도록 상기 발광구조물을 식각하는 발광구조물식각단계; 상기 p-GaN층상에 p형 전극을 형성하고, 상기 노출된 n-GaN층상에 n형 전극을 형성하는 전극형성단계; 상기 p-GaN층 및 상기 노출된 n-GaN층을 덮도록 절연막을 증착한 후 상기 p-GaN층상에 형성된 p형 전극이 노출되도록 상기 증착된 절연막을 식각하는 절연막형성단계; 상기 절연막 및 상기 p형 전극을 덮도록 금속기판을 형성하는 금속기판형성단계; 상기 발광구조물로부터 기판을 제거하는 기판제거단계; 및 상기 발광 구조물의 n-GaN층 측 표면으로부터 상기 n형 전극과 연결되는 관통홀을 형성하고, 상기 관통홀을 통해 상기 n형 전극과 연결되도록 n-pad를 증착하는 n-pad형성단계; 를 포함하는 수평형 파워 LED 소자 제조방법을 제공한다.
바람직한 실시예에 있어서, 상기 n-pad형성단계를 수행하기 전 또는 수행한 후 상기 발광구조물의 n-GaN층 측 표면에 요철을 형성하는 요철형성단계를 더 포함한다.
바람직한 실시예에 있어서, 상기 금속기판형성단계를 수행하기 전에 상기 절연막 및 p형 전극을 덮도록 시드(seed)층을 형성하는 단계를 더 포함한다.
바람직한 실시예에 있어서, 상기 발광구조물식각단계는 상기 p-GaN층을 중심부에 두고 상기 n-GaN층이 노출되도록 p-GaN 층 및 활성층을 식각한 후, 상기 노출된 n-GaN층의 단부측으로 분리부가 형성되게 상기 기판이 노출되도록 식각하여 수행된다.
바람직한 실시예에 있어서, 상기 발광구조물식각단계는 상기 분리부가 형성되게 상기 기판이 노출되도록 식각한 후 상기 발광구조물의 n-GaN층의 일부만 노출되도록 식각하여 수행된다.
바람직한 실시예에 있어서, 상기 분리부를 절단하여 별개의 칩을 형성하는 단계를 더 포함한다.
바람직한 실시예에 있어서, 상기 금속기판은 구리(Cu), 니켈, 금(Au), 몰리브덴(Mo) 중 하나 이상을 포함한다.
본 발명은 다음과 같이 우수한 효과를 갖는다.
먼저, 본 발명의 수평형 파워 LED 소자 및 그 제조방법에 의하면 전극으로 인한 발광면적 감소를 최소화할 수 있어 고출력 및 고효율을 나타낼 수 있다.
또한, 본 발명의 수평형 파워 LED 소자 및 그 제조방법에 의하면 n clad 층 두께를 유지할 수 있어 고출력 및 고효율을 나타낼 수 있다.
또한, 본 발명의 수평형 파워 LED 소자 및 그 제조방법에 의하면 N-전극이 기존의 Ga-face에 형성되어 낮은 Vf 가능하여 고출력 및 고효율을 나타낼 수 있다.
또한, 본 발명의 수평형 파워 LED 소자 및 그 제조방법에 의하면 Current Spreading이 수평으로 이루어지나 전체적인 Spreading은 매립되어 있는 Grid형 전극으로 이루어져 current crowding 현상이 나타나지 않으므로 고출력 및 고효율을 나타낼 수 있다.
또한, 본 발명의 수평형 파워 LED 소자 및 그 제조방법에 의하면 금속 기판으로 형성되어 기존 수직형 Chip의 특성을 가지고 Sub-mount나 Sodering 공정이 없는 플립 Chip 특성도 가지며, 요철 형성도 가능하여 광추출 효율의 향상을 기대할 수 있어 고출력 및 고효율을 나타낼 수 있다.
도 1a 및 도 1c는 각각 수평형 LED소자, 플립칩형 LED 소자 및 수직형 LED 소자의 개요를 나타내는 개략사시도.
도 2는 본 발명의 바람직한 일 실시예에 따른 수평형 파워 LED 소자를 나타내는 분리 사시도.
도 3은 본 발명의 바람직한 실시예들에 따른 수평형 파워 LED 소자 제조 방법을 나타내는 흐름도.
도 4a 내지 도 4g는 본 발명의 바람직한 다른 실시예에 따른 수평형 파워 LED 소자를 제조하는 구체적인 공정을 나타내는 단면도 및 평면도.
도 4a 내지 도 4h는 도 2의 수평형 파워 LED 소자를 제조하는 구체적인 공정을 나타내는 단면도 및 평면도.
본 발명에서 사용되는 용어는 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있는데 이 경우에는 단순한 용어의 명칭이 아닌 발명의 상세한 설명 부분에 기재되거나 사용된 의미를 고려하여 그 의미가 파악되어야 할 것이다.
이하, 첨부한 도면 및 바람직한 실시예들을 참조하여 본 발명의 기술적 구성을 상세하게 설명한다.
그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 명세서 전체에 걸쳐 본 발명을 설명하기 위해 사용되는 동일한 참조번호는 동일한 구성요소를 나타낸다.
본 발명의 기술적 특징은 수평형 LED소자를 제조함에 있어 수직형 LED소자를 제조하는 방법을 차용함으로써 전극으로 인한 발광면적 감소를 최소화하고, n clad 층 두께를 유지할 수 있으며, N-전극을 기존의 Ga-face에 형성할 수 있고, 금속기판으로 형성된 구조를 갖게 되므로 고출력 및 고효율을 갖는 수평형 파워 LED소자 및 그 제조방법에 있다.
따라서, 본 발명의 수평형 파워 LED소자는 n형 질화갈륨계 반도체층(n-GaN층), 활성층 및 p형 질화갈륨계 반도체층(p-GaN층)이 순차적으로 적층된 발광 구조물; 상기 발광 구조물의 p-GaN층 중 상기 활성층과 인접하지 않는 표면상에 형성된 p형 전극; 상기 발광 구조물의 n-GaN층 중 상기 활성층과 인접하는 이면상에 형성된 n형 전극; 상기 p형 전극이 노출되도록 상기 발광구조물의 p-GaN층 표면 측 전면에 형성된 절연막; 상기 절연막 및 p형 전극을 덮도록 형성된 금속기판; 및 상기 발광 구조물의 n-GaN층 표면에 형성되는 관통홀을 통해 상기 n형 전극과 연결되도록 형성된 n-pad;를 포함한다.
본 발명의 바람직한 일 실시예에 따른 수평형 파워 LED소자의 대략적인 개요가 도시된 분리 사시도인 도 2를 참조하면, 측면상으로 수평형 파워 LED소자(100)는 금속기판(150)상에 절연막(140)이 형성된 구조임을 알 수 있다. 특히 발광구조물(110)은 수평형 파워 LED소자(100)의 상부중심측에 위치하도록 형성되고 있는데, 발광구조물(110)의 측면 및 하부 일면이 절연막에 둘러싸여 있고, 절연막으로 둘러싸여 있지 않은 하부에는 p형 전극이 형성되어 있으며, 발광구조물(110)의 n-GaN층(111)이 절연막(140)에 둘러싸인 형태로 수평형 파워 LED소자(100)의 상부면을 이루는 구조임을 알 수 있다.
발광 구조물(110)은 에피(epi) 층이라고도 불리우며, n형 질화갈륨계 반도체층(n-GaN층, 111), 활성층(112) 및 p형 질화갈륨계 반도체층(p-GaN층, 113)이 순차적으로 적층된 반도체층이다.
이때, n-GaN층(111), 활성층(112) 및 p-GaN층(113)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤x≤1, 0≤x+y≤1임)을 갖는 질화갈륨계 반도체 물질일 수 있으며, 유기금속화학 증착법(Metal Organic Chemical Vapor Deposition, MOCVD) 또는 분자선 결정 성장시스템(Molecular Beam Epitaxy, MBE) 공정과 같은 공지의 질화물 증착공정을 통해 형성될 수 있다. 그리고 활성층(112)은 양자우물이 여러 개 적층되어 있는 다중양자우물(Multi Quantum Well) 또는 단일양자우물 중 어느 하나의 구조로 형성될 수 있다.
이와 같이 발광구조물(110)은 상부에서 하부측으로 n-GaN층(111), 활성층(112) 및 p-GaN층(113)이 순차적으로 적층된 구조로서, p-GaN층(111) 중 활성층(112)에 인접하지 않는 표면상에 p형 전극(120)이 형성되고, n-GaN층 중 활성층(112)에 인접하는 이면 상에 n형 전극(130)이 형성되며, n형 전극(130)이 발광구조물(110) 특히 n-GaN층(111) 하부에 매립되는 형태로 구성되므로 발광 구조물(110)의 n-GaN층(111)표면 즉 수평형 파워 LED소자(100)의 상부면에 형성되는 관통홀을 통해 n형 전극(111)과 연결되도록 n-pad(160)가 형성된다.
금속기판(150)은 구리(Cu), 니켈, 금(Au), 몰리브덴(Mo) 중 하나 이상을 포함하여 형성될 수 있는데, 특히 구리(Cu)층, 니켈(Ni)층, 구리(Cu)/금(Au)층, 니켈(Ni)/금(Au)층, 구리(Cu)/니켈(Ni)/금(Au)층, 니켈(Ni)/구리(Cu)/금(Au)층, 니켈(Ni)/몰리브덴(Mo)/니켈(Ni)/금(Au)층일 수 있다.
또한, 금속기판(150)은 반도체 구조를 지지할 수 있는 충분한 두께로 형성되고, 최종적으로 각각 단위 LED 소자로 분리하기 위해 레이저 스크라이빙(laser scribing) 공정을 포함한 절단공정을 수행할 때 레이저 등 절단장치에 의해 직접 노치가 형성되는 면을 제공하여 발광 구조물(110)이 손상되는 것을 방지한다.
또한, 도시하지는 않았지만, n-GaN층(111)의 표면에는 표면 거칠기 공정을 통해 광추출 효율성을 증가시켜 광자 탈출 각도가 최적화되도록 구성된 요철(114)이 더 형성될 수 있다.
즉, 발광 구조물(110)의 상부면이 편평할 경우 발광 구조물(110)의 상부면과 수직하거나 비슷한 각을 가지고 외부로 나가는 빛은 대부분 반사되어 외부로 추출될 수 없지만, 상부면에 요철을 형성하게 되면 빛이 외부로 추출될 때 상부면과 가지는 탈출 각을 줄일 수 있어 다시 말해, 외부 광추출효율을 높여 수평형 LED 칩의 발광효율을 높일 수 있기 때문이다.
한편, 도시하지는 않았지만 절연막(140) 및 p형 전극(120)과 금속기판(150) 사이에 형성된 시드(seed)층이 더 포함될 수 있는데, 시드층의 유무는 금속기판(150)의 형성방법에 따라 달라질 수 있는데, 금속기판(150)이 도금공정에 의해 형성되는 경우 시드층이 포함되는 것이 바람직하다. 선택적으로 본 발명의 수평형 파워 LED소자에서 p형 전극이 투명전극인 경우 시드층은 반사막층으로 사용되도록 형성될 수 있다.
그 결과, 본 발명에 따른 수평형 파워 LED소자(100)의 구조에 의하면 n-pad(160)만으로 전류가 주입되고 그리드형을 포함하여 일정형태로 형성된 n-전극(130)은 매립된 형태가 되므로 전극으로 인한 발광면적 감소를 최소화할 수 있다.
즉 본 발명의 수평형 파워 LED소자는 기존 수직형 Chip이 대면적화 되면서 Current Spreading을 원활하게 하기 위해 발광면에 grid pattern으로 n형 전극을 형성하고 있어 발생할 수 있는 발광면적감소를 제거할 수 있는 구조를 갖게 되기 때문이다.
또한, Current Spreading이 수평으로 이루어지나 전체적인 Spreading은 매립되어 있는 Grid형 전극으로 이루어져 current crowding 현상은 없으며, 금속기판(150)으로 형성되어 기존 수직형 Chip의 특성을 가지고 Sub-mount나 Soldering 공정이 없는 플립 Chip 특성도 가지게 되는 것을 알 수 있다.
도 3은 본 발명의 바람직한 실시예들에 따른 수평형 파워 LED 소자 제조 방법을 나타내는 흐름도이고, 도 4a 내지 도 4g는 본 발명의 바람직한 다른 실시예에 따른 수평형 파워 LED 소자를 제조하는 구체적인 공정을 나타내는 단면도 및 평면도이고, 도 4a 내지 도 4h는 도 2의 수평형 파워 LED 소자를 제조하는 구체적인 공정을 나타내는 단면도 및 평면도이다.
도 3을 참조하여, 본 발명의 수평형 파워 LED 소자 제조방법을 구체적으로 설명하기로 한다. 먼저 본 발명의 수평형 파워 LED소자 제조방법은 발광구조물형성단계(S210), 발광구조물식각단계(S220), 전극형성단계(S230), 절연막형성단계(S240), 금속기판형성단계(S250), 기판제거단계(S260), n-pad형성단계(S270)을 포함한다. 다수개의 칩을 형성한 경우에는 절단단계(S280)를 더 포함할 수 있다.
먼저, 발광구조물형성단계(S210)가 수행되는데, 발광구조물형성단계(S210)는 기판 상에 n형 질화갈륨계 반도체층(n-GaN층), 활성층 및 p형 질화갈륨계 반도체층(p-GaN층)이 순차적으로 적층된 발광 구조물을 형성하는 단계이다.
도 4a에 도시된 바와 같이 기판(101)을 준비한다. 기판(101)은 사파이어를 포함하는 투명한 재료를 이용하여 형성하며, 사파이어 이외에 징크옥사이드(ZnO), 갈륨 나이트라이드(GaN), 실리콘 카바이드(SiC) 및 알루미늄 나이트라이드(AIN)를 사용할 수 있다. 그리고 기판(101) 상에 n-GaN층(111), 활성층(112) 및 p-GaN층(113)을 순차적으로 적층한다.
경우에 따라서는 n-GaN층(111)을 형성하기 전에 기판(101) 상에 도핑되지 않는 질화갈륨계 반도체층(u-GaN층, 미도시)을 더 형성할 수도 있다. 또한 발광 구조물(110) 즉 에피층의 특성을 향상시키고, 이후의 공정에서 기판(101)을 제거할 때 에피층의 손실을 최소화하기 위해 기판(101)상에 u-GaN층(미도시)을 적층하기 전에 버퍼층(미도시)을 추가로 더 적층할 수도 있다.
다음으로, 발광구조물식각단계(S220)가 수행되는데, 발광구조물식각단계(S220)는 n-GaN층(111)이 노출되고, 기 설정된 칩 크기에 해당하는 분리부가 형성되게 기판(101)이 노출되도록 발광구조물(110)을 식각하는 단계이다.
도 4b에 도시된 바와 같이, p-GaN층(113)을 중심부에 두고 n-GaN층(111)이 노출되도록 p-GaN 층(113) 및 활성층(112)을 식각한 후, 노출된 n-GaN층(111)의 단부측으로 분리부가 형성되게 기판(101)이 노출되도록 식각한다. 이 때 n-GaN층(111)의 노출 형상은 n형 전극을 형성하고자 하는 패턴에 따라 결정되는데 평면도에 도시된 바와 같이 그리드 형상으로 n-GaN층(111)이 노출되도록 p-GaN 층(113) 및 활성층(112)이 식각되었으며, 노출된 n-GaN층의 단부를 둘러싸도록 분리부가 형성되게 기판(101)이 노출되도록 식각되었음을 알 수 있다.
도시하지는 않았지만 발광구조물식각단계(S220)는 분리부가 형성되게 기판(101)이 노출되도록 식각한 후 발광구조물(110)의 n-GaN층(111)의 일부만 노출되도록 식각하여 수행될 수도 있다. 즉 먼저 기판(101)이 노출되도록 발광구조물(110)을 칩 크기로 식각한 다음, 식각되어 n-GaN층(111), 활성층(112), 및 p-GaN층(113)의 적층된 측면이 노출된 상태에서 p-GaN층(113)을 식각하지 않고, 활성층(112)에 홀을 형성하는 등의 방식으로 n-GaN층(111)이 노출되도록 식각할 수도 있기 때문이다. 이 경우 최종적으로 LED소자가 완성된 상태에서 n-GaN층(111)과 p-GaN층(113)은 동일한 면적을 갖게 된다.
다음으로, 전극형성단계(S230)가 수행되는데, 전극형성단계(S230)는 p-GaN층(113)상에 p형 전극(120)을 형성하고, 노출된 n-GaN층(111)상에 n형 전극(130)을 형성하는 단계이다.
도 4c에 도시된 바와 같이, p형 전극(120)과 n형 전극(130)을 형성하는데, p형 전극(120)과 n형 전극(130)은 각각 순서에 무관하게 다른 시점에서 형성될 수도 있고 동시에 형성될 수도 있다. 여기서, n형 전극(130)은 발광구조물식각단계(S220)에서 노출된 n-GaN층(111) 형상에 따라 그리드 형상으로 형성될 수 있다.
다음으로, 절연막형성단계(S240)가 수행되는데, 절연막형성단계(S240)는 p-GaN층(113) 및 노출된 n-GaN층(111)을 덮도록 절연막(140)을 증착한 후 p-GaN층상(113)에 형성된 p형 전극(120)이 노출되도록 증착된 절연막(140)을 식각하는 단계이다.
도 4d에 도시된 바와 같이, 절연막형성단계(S40)가 수행되면 기판(101)이 노출되어 형성된 분리부까지도 절연막(140)으로 덮여서 평면도에서 알 수 있듯이 p형전극(120)과 절연막(140)만을 관찰할 수 있게 된다.
다음으로, 금속기판형성단계(S250)가 수행되는데, 금속기판형성단계(S250)는 절연막(140) 및 p형 전극(120)을 덮도록 금속기판을 형성하는 단계이다.
도 4e에 도시된 바와 같이, 금속기판형성단계(S250)가 수행되면 하부에 위치한 기판(101)과 평행한 상면을 갖도록 일정 두께의 금속기판이 발광구조물(110)을 덮도록 형성되는 것을 알 수 있다. 금속기판(150)은 여러 가지 방법으로 형성될 수 있는데, 도금공정으로 형성하는 경우에는 도시하지는 않았지만 금속기판형성단계(S250)를 수행하기 전에 도금공정을 용이하게 수행할 수 있도록 절연막(140) 및 p형 전극(120)을 덮도록 시드(seed)층을 형성하는 단계를 더 포함하는 것이 바람직하다. 이와 같이, 시드층이 형성되면 p형 전극이 투명전극인 경우 반사막층으로 사용될 수 있다.
다음으로, 기판제거단계(S260)가 수행되는데, 기판제거단계(S260)는 발광구조물(110)로부터 기판(101)을 제거하는 단계이다.
도 4f에 도시된 바와 같이, 기판제거단계(S260)가 수행되면, 이후 공정을 수월하게 하기 위해 발광구조물(110)이 상부면이 되고, 금속기판(150)이 하부면이 되도록 뒤집어 배치하는 것이 바람직하다. 기판(101)의 제거는 공지된 방식으로 수행될 수 있으며 레이저를 이용하는 레이저 리프트 오프 방식(LLO) 또는 화학적 리프트 오프 방식(Chemical Lift Off; CLO)을 통해 이루어지는 것이 바람직 한데, 생산성을 고려할 때 LLO 방식이 보다 유리하다.
다음으로, n-pad형성단계(S270)가 수행되는데, n-pad형성단계(S270)는 발광 구조물(110)의 n-GaN층(111) 측 표면 즉 상부면으로부터 n형 전극(130)과 연결되는 관통홀을 형성하고, 관통홀을 통해 n형 전극(130)과 연결되도록 n-pad(160)를 증착하는 단계이다.
도 4g에 도시된 바와 같이, n-pad형성단계(S270)가 수행되면 본 발명의 다른 실시예에 따른 수평형 파워 LED소자가 완성되었다고 볼 수 있다. 즉 n-pad(160)가 형성되면 발광구조물(110)에 매립되어 형성된 n형 전극에 n-pad를 통해 전류를 주입할 수 있게 되기 때문이다.
따라서, 기존 수직형 LED 소자는 사파이어 기판을 제거하고 n-GaN 층을 노출시키기 위해 상당부분 식각을 수행하여 Current spreading을 위한 n Clad층의 손실이 있지만 본 발명과 같은 제조방법에 따른 n clad 층 두께를 유지할 수 있어 current Spreading에 유리하다. 또한, 기판(101) 제거 후 노출된 n-GaN층의 표면은 N-face polarity를 가져 기존의 Ga-face polarity 면에서의 오믹형성과 기구적 차이가 있어 n-오믹 전극형성에 대한 손실이 있지만, n형 전극은 기존의 Ga-face에 형성되어 낮은 Vf 가능하다.
선택적으로, 도 3에 도시하지는 않았으나 도 4h에 도시한 바와 같이 n-pad형성단계(S270)를 수행하기 이전 또는 이후에 발광구조물(110)의 n-GaN층(111) 측 표면에 요철(114)을 형성하는 요철형성단계를 더 수행할 수 있다.
도 4h에 도시한 바와 같이, 발광 구조물(110)의 상부면 즉 n-GaN층(111) 표면에 광자 탈출 각도를 최적화하기 위한 요철(114)을 형성하는데, 예를 들어 습식식각을 통해 요철(114)을 형성할 수 있으며, 요철(114)의 형태는 도시된 삼각형 이외에 마름모 형상 등과 같은 다각형 형상 또는 랜덤한 형상으로 형성될 수 있고 특정 형상으로 한정되지는 않는다.
마지막으로 도 3에 도시된 바와 같이 도 4a 내지 도 4g 또는 도 4a 내지 도 4h의 공정을 다수개의 칩을 형성하기 위해 수행한 경우에는 각각의 발광 구조물(110)을 포함하도록 분리부를 커팅하여 단위 LED 소자(100)로 각각 분리한다. 커팅은 레이저 스크라이빙(laser scribing) 또는 휠 커팅에 의해 수행될 수 있다.
이와 같은 과정(도 4a 내지 도 4h)을 통해 도 2에 도시된 바와 같은 수평형 파워 LED 소자(100)가 제조될 수 있다.
상술된 제조방법으로 제조된 본 발명의 수평형 파워 LED 소자는 전극으로 인한 발광면적 감소를 최소화하고, n clad 층 두께를 유지할 수 있으며, N-전극을 기존의 Ga-face에 형성할 수 있고, 금속기판으로 형성된 구조를 가질 뿐만 아니라, 발광 구조물의 상면에 요철이 형성되어 빛의 반사율을 줄임으로서 활성층에서 형성된 빛이 외부로 나오는 광추출효율을 증대시킬 수 있으므로 고출력 및 고효율을 가질 수 있게 된다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.

Claims (12)

  1. n형 질화갈륨계 반도체층(n-GaN층), 활성층 및 p형 질화갈륨계 반도체층(p-GaN층)이 순차적으로 적층된 발광 구조물;
    상기 발광 구조물의 p-GaN층 중 상기 활성층과 인접하지 않는 표면상에 형성된 p형 전극;
    상기 발광 구조물의 n-GaN층 중 상기 활성층과 인접하는 이면상에 형성된 n형 전극;
    상기 p형 전극이 노출되도록 상기 발광구조물의 p-GaN층 표면 측 전면에 형성된 절연막;
    상기 절연막 및 p형 전극을 덮도록 형성된 금속기판; 및
    상기 발광 구조물의 n-GaN층 표면에 형성되는 관통홀을 통해 상기 n형 전극과 연결되도록 형성된 n-pad;를 포함하는 수평형 파워 LED소자.
  2. 제 1 항에 있어서,
    상기 n-pad가 형성된 관통홀을 제외한 상기 발광 구조물의 n-GaN층 표면에 형성된 요철을 더 포함하는 것을 특징으로 하는 수평형 파워 LED 소자.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 절연막 및 p형 전극과 상기 금속기판 사이에 형성된 시드(seed)층을 더 포함하는 것을 특징으로 하는 수평형 파워 LED 소자.
  4. 제 3 항에 있어서,
    상기 시드층은 상기 p형 전극이 투명전극인 경우 반사막층으로 사용되는 것을 특징으로 하는 수평형 파워 LED 소자.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 금속기판은 구리(Cu), 니켈, 금(Au), 몰리브덴(Mo) 중 하나 이상을 포함하는 것을 특징으로 하는 수평형 파워 LED 소자.
  6. 기판 상에 n형 질화갈륨계 반도체층(n-GaN층), 활성층 및 p형 질화갈륨계 반도체층(p-GaN층)이 순차적으로 적층된 발광 구조물을 형성하는 발광구조물형성단계;
    상기 n-GaN층이 노출되고, 기 설정된 칩 크기에 해당하는 분리부가 형성되게 상기 기판이 노출되도록 상기 발광구조물을 식각하는 발광구조물식각단계;
    상기 p-GaN층상에 p형 전극을 형성하고, 상기 노출된 n-GaN층상에 n형 전극을 형성하는 전극형성단계;
    상기 p-GaN층 및 상기 노출된 n-GaN층을 덮도록 절연막을 증착한 후 상기 p-GaN층상에 형성된 p형 전극이 노출되도록 상기 증착된 절연막을 식각하는 절연막형성단계;
    상기 절연막 및 상기 p형 전극을 덮도록 금속기판을 형성하는 금속기판형성단계;
    상기 발광구조물로부터 기판을 제거하는 기판제거단계; 및
    상기 발광 구조물의 n-GaN층 측 표면으로부터 상기 n형 전극과 연결되는 관통홀을 형성하고, 상기 관통홀을 통해 상기 n형 전극과 연결되도록 n-pad를 증착하는 n-pad형성단계; 를 포함하는 수평형 파워 LED 소자 제조방법.
  7. 제 6 항에 있어서,
    상기 n-pad형성단계를 수행하기 전 또는 수행한 후 상기 발광구조물의 n-GaN층 측 표면에 요철을 형성하는 요철형성단계를 더 포함하는 것을 특징으로 하는 수평형 파워 LED 소자 제조방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 금속기판형성단계를 수행하기 전에 상기 절연막 및 p형 전극을 덮도록 시드(seed)층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수평형 파워 LED 소자 제조방법.
  9. 제 6 항 또는 제 7 항에 있어서,
    상기 발광구조물식각단계는 상기 p-GaN층을 중심부에 두고 상기 n-GaN층이 노출되도록 p-GaN 층 및 활성층을 식각한 후, 상기 노출된 n-GaN층의 단부측으로 분리부가 형성되게 상기 기판이 노출되도록 식각하여 수행되는 것을 특징으로 하는 수평형 파워 LED 소자 제조방법.
  10. 제 6 항 또는 제 7 항에 있어서,
    상기 발광구조물식각단계는 상기 분리부가 형성되게 상기 기판이 노출되도록 식각한 후 상기 발광구조물의 n-GaN층의 일부만 노출되도록 식각하여 수행되는 것을 특징으로 하는 수평형 파워 LED 소자 제조방법.
  11. 제 6 항 또는 제 7 항에 있어서,
    상기 분리부를 절단하여 별개의 칩을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수평형 파워 LED 소자 제조방법.
  12. 제 6 항 또는 제 7 항에 있어서,
    상기 금속기판은 구리(Cu), 니켈, 금(Au), 몰리브덴(Mo) 중 하나 이상을 포함하는 것을 특징으로 하는 수평형 파워 LED 소자 제조방법.
PCT/KR2012/002089 2012-03-22 2012-03-22 수평형 파워 led 소자 및 그 제조방법 WO2013141421A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US14/386,802 US9343623B2 (en) 2012-03-22 2012-03-22 Horizontal power LED device and method for manufacturing same
PCT/KR2012/002089 WO2013141421A1 (ko) 2012-03-22 2012-03-22 수평형 파워 led 소자 및 그 제조방법
JP2015501554A JP6164560B2 (ja) 2012-03-22 2012-03-22 水平型パワーｌｅｄ素子及びその製造方法
US15/136,881 US9466760B2 (en) 2012-03-22 2016-04-23 Horizontal power LED device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2012/002089 WO2013141421A1 (ko) 2012-03-22 2012-03-22 수평형 파워 led 소자 및 그 제조방법

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/386,802 A-371-Of-International US9343623B2 (en) 2012-03-22 2012-03-22 Horizontal power LED device and method for manufacturing same
US15/136,881 Division US9466760B2 (en) 2012-03-22 2016-04-23 Horizontal power LED device and method for manufacturing same

Publications (1)

Publication Number Publication Date
WO2013141421A1 true WO2013141421A1 (ko) 2013-09-26

Family

ID=49222858

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2012/002089 WO2013141421A1 (ko) 2012-03-22 2012-03-22 수평형 파워 led 소자 및 그 제조방법

Country Status (3)

Country Link
US (2) US9343623B2 (ko)
JP (1) JP6164560B2 (ko)
WO (1) WO2013141421A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102460072B1 (ko) 2015-09-10 2022-10-31 삼성전자주식회사 반도체 발광 소자
KR102443694B1 (ko) 2016-03-11 2022-09-15 삼성전자주식회사 전류 확산 특성 및 광 추출 효율을 향상시킬 수 있는 발광 소자
CN107195747B (zh) * 2017-06-01 2024-03-26 华南理工大学 一种微米尺寸倒装led芯片及其制备方法
US10693042B2 (en) 2017-11-23 2020-06-23 Lg Display Co., Ltd. Light-emitting device and display device using the same
KR102030323B1 (ko) * 2018-11-23 2019-10-10 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20200095210A (ko) * 2019-01-31 2020-08-10 엘지전자 주식회사 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006076152A2 (en) * 2005-01-11 2006-07-20 Semileds Corporation Light emitting diode with conducting metal substrate
KR20070042214A (ko) * 2005-10-18 2007-04-23 김성진 질화물 반도체 발광 다이오드 및 그 제조방법
KR20070044099A (ko) * 2005-10-24 2007-04-27 김성진 질화물 반도체 발광 다이오드 및 그 제조방법
KR100774196B1 (ko) * 2006-03-14 2007-11-08 엘지전자 주식회사 수직형 발광 소자 제조방법
JP2008505508A (ja) * 2004-06-30 2008-02-21 クリー　インコーポレイテッド 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス
KR101017394B1 (ko) * 2008-09-30 2011-02-28 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050044518A (ko) 2001-11-19 2005-05-12 산요덴키가부시키가이샤 화합물 반도체 발광 소자 및 그 제조 방법
US7417220B2 (en) * 2004-09-09 2008-08-26 Toyoda Gosei Co., Ltd. Solid state device and light-emitting element
KR100856089B1 (ko) 2006-08-23 2008-09-02 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
JP5334158B2 (ja) * 2008-07-15 2013-11-06 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
WO2011010436A1 (ja) * 2009-07-22 2011-01-27 パナソニック株式会社 発光ダイオード
JP2011035017A (ja) * 2009-07-30 2011-02-17 Hitachi Cable Ltd 発光素子
JP5185308B2 (ja) * 2010-03-09 2013-04-17 株式会社東芝 半導体発光装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008505508A (ja) * 2004-06-30 2008-02-21 クリー　インコーポレイテッド 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス
WO2006076152A2 (en) * 2005-01-11 2006-07-20 Semileds Corporation Light emitting diode with conducting metal substrate
KR20070042214A (ko) * 2005-10-18 2007-04-23 김성진 질화물 반도체 발광 다이오드 및 그 제조방법
KR20070044099A (ko) * 2005-10-24 2007-04-27 김성진 질화물 반도체 발광 다이오드 및 그 제조방법
KR100774196B1 (ko) * 2006-03-14 2007-11-08 엘지전자 주식회사 수직형 발광 소자 제조방법
KR101017394B1 (ko) * 2008-09-30 2011-02-28 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법

Also Published As

Publication number Publication date
US9466760B2 (en) 2016-10-11
US9343623B2 (en) 2016-05-17
US20160247963A1 (en) 2016-08-25
JP2015513384A (ja) 2015-05-11
US20150053995A1 (en) 2015-02-26
JP6164560B2 (ja) 2017-07-19

Similar Documents

Publication Publication Date Title
KR101028277B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 라이트 유닛
US8368087B2 (en) Light emitting device having vertical structure and method for manufacturing the same
KR102357188B1 (ko) 발광 소자
WO2010095781A1 (ko) 발광소자 및 그 제조방법
WO2009154383A2 (ko) 반도체 발광소자
WO2013015472A1 (ko) 반도체 발광소자 및 그 제조방법
US10418412B2 (en) Light-emitting diode
WO2013141421A1 (ko) 수평형 파워 led 소자 및 그 제조방법
KR20140006485A (ko) 멀티셀 어레이를 갖는 반도체 발광장치 및 그 제조 방법
US8772815B2 (en) Semiconductor light emitting device having a protecting member and method of fabricating the same
WO2015012513A1 (en) Method of fabricating light emitting device
KR20070005283A (ko) 질화물계 반도체 발광다이오드 및 그 제조방법
KR101425167B1 (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
WO2013137554A1 (ko) 발광 소자 및 그 제조 방법
KR101659738B1 (ko) 발광 소자 제조방법
US12002842B2 (en) Light emitting device and manufacturing method thereof
WO2019045435A1 (en) LIGHT EMITTING DIODE APPARATUS AND METHOD FOR MANUFACTURING THE SAME
KR101171331B1 (ko) 발광 소자
WO2017057977A1 (ko) 발광소자
KR101283444B1 (ko) 수평형 파워 ｌｅｄ 소자 및 그 제조방법
WO2016159694A1 (ko) 발광 소자
KR20110044094A (ko) 반도체 발광 소자
JP4995432B2 (ja) 半導体発光装置
KR101381984B1 (ko) 발광 다이오드 칩 제조방법 및 그에 의해 제조된 발광다이오드 칩
WO2010095784A1 (ko) 발광소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12872183

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015501554

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14386802

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12872183

Country of ref document: EP

Kind code of ref document: A1