KR20050044518A - 화합물 반도체 발광 소자 및 그 제조 방법 - Google Patents

화합물 반도체 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20050044518A
KR20050044518A KR1020047007558A KR20047007558A KR20050044518A KR 20050044518 A KR20050044518 A KR 20050044518A KR 1020047007558 A KR1020047007558 A KR 1020047007558A KR 20047007558 A KR20047007558 A KR 20047007558A KR 20050044518 A KR20050044518 A KR 20050044518A
Authority
KR
South Korea
Prior art keywords
electrode
insulating substrate
light emitting
hole
layer
Prior art date
Application number
KR1020047007558A
Other languages
English (en)
Inventor
고노게이시
야기가츠미
Original Assignee
산요덴키가부시키가이샤
돗도리 산요덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤, 돗도리 산요덴키 가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20050044518A publication Critical patent/KR20050044518A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H01S5/04253—Electrodes, e.g. characterised by the structure characterised by the material having specific optical properties, e.g. transparent electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

광 취출의 효율을 향상시키고, l 회의 와이어 본딩으로 끝나고, 위치 맞춤이 용이한 실장이 가능하고, 절감된 공정 수로 제조된 칩을 작성할 수 있는 화합물 반도체 발광 소자이다. 절연성의 기판(11)의 한 쪽 면에 활성층(15)을 형성하기 위해 복수의 반도체 박막으로 이루어지는 반도체층(4)이 적층 형성되고, 이 반도체층(4)의 윗면에 한 쪽의 전극(33)이 형성되고, 절연성 기판(11)의 다른 면에 다른 쪽의 전극(33)이 형성된다. 다른 쪽의 전극(33)과 접속된 제1 반도체 박막층(13)을 노출하기 위해 제1 반도체 박막층(13)상의 반도체막을 제거하여 노출 영역(10)이 형성되고, 이 노출 영역(10)에 절연성 기판(11) 및 제1 반도체 박막층(13)을 관통하는 관통 구멍(2)이 설치되고, 제1 반도체 박막층(13)과 다른 쪽의 전극(33)을 관통 구멍(2)에 형성하는 도전성 재료(3)에 전기적으로 접속한다.

Description

화합물 반도체 발광 소자 및 그 제조 방법 {COMPOUND SEMICONDUCTOR LIGHT EMITTING DEVICE AND ITS MANUFACTURING METHOD}
본 발명은 청색 발광 다이오드, 청색 레이저 다이오드 등의 화합물 반도체 발광 소자 및 그 제조 방법에 관한 것으로, 특히 사파이어 등의 절연성 기판상에 에피택셜 성장된 질화물계 화합물 반도체를 구비하는 발광 소자 및 그 제조 방법에 관한 것이다.
청색 발광 다이오드, 청색 레이저 다이오드 등에 사용하는 질화물계 화합물 반도체의 에피택셜 성장은 질화물계 화합물 반도체와 격자 정합하는 사파이어(A12O3) 기판상에서 행해지는 것이 일반적이다. 질화물계 화합물 반도체를 사용한 청색계의 반도체 소자의 기본 구조는, 예를 들어 도 23에 도시된 바와 같은 구조로 되어 있다. 즉, 사파이어 기판(210)상에, 예를 들어 AlXGa1-XN(0≤X≤1)로 된 버퍼층(220)이 설치되고, 이 버퍼층(220)상에, 예를 들어 실리콘(Si)이 도핑된 n형 GaN으로 이루어지는 n형 콘택트층(230)이 형성되어 있다.
그리고, n형 콘택트층(230)상에, 예를 들어 실리콘(Si)이 도핑된 n형 AlXGa1-XN(0≤X≤1)로 이루어지는 n형 클래드층(240)이 형성되어 있다. 이 n형 클래드층(240)상에, 예를 들어 AlaInbGa1-a-bN (0≤a, 0≤b, a+b≤1) 조성의 다중 양자 우물(多重量子井戶)로 이루어지는 활성층(250)이 형성되어 있다. 이 활성층(250)상에, 예를 들어 마그네슘(Mg)이 도핑된 p형 AlYGa1-YN (0≤Y≤1)로 이루어지는 p형 클래드층(260)이 형성되고, 이 p형 클래드층(260)상에, 예를 들어 마그네슘(Mg)이 도핑된 p형 GaN으로 이루어지는 p형 콘택트층(270)이 형성되어 있다.
그리고, p형 콘택트층(270)의 표면에 p형 전극(280)이 설치되고, 적층된 반도체층의 일부가 에칭되어 노출한 n형 콘택트층(230)의 표면에 n형 전극(290)이 설치되어 있다.
상기한 사파이어 기판은 절연체이기 때문에, 도전성 기판을 구비하는 통상의 발광 소자와 같이 기판 이면에 전극을 설치하고, 반도체층 표면에 설치된 또 하나의 전극으로 양 극의 전극을 이루어 통전할 수 없다.
이 때문에, 상기한 바와 같이, 반도체층의 표면에서 반도체층의 일부를 제거하고, 한 쪽의 전도형 반도체층을 노출시켜서 남은 반도체층 표면에 다른 쪽 극의 전극을 형성함으로써, 반도체층 표면측에 양쪽의 전극을 설정하여 통전하고 디바이스로서 기능하도록 하였다.
이 구조에서는 양 극의 전극이 동일 면측에 존재하기 때문에, 차광되는 부분의 면적이 크고, 광 취출의 효율이 떨어진다. 그리고, 양 극의 전극이 동일 면측에 존재하기 때문에 적어도 2 회의 와이어 본딩이 필요하다고 하는 문제가 있었다. 또한, 페이스 다운 실장하는 경우, 칩의 양 극의 전극이 이에 대향하는 기대(받침대)의 전극의 위치와 정확하게 일치해야 하고, 이 위치 맞춤이 상당히 정밀하여 행하기 어렵다고 하는 문제가 있었다.
그러나, 사파이어 기판측으로부터 반도체층과 콘택트를 취하기 위해 사파이어 기판에 콘택트 구멍을 형성한 반도체 발광 소자가 특개평 10-173235호 공보에 개시되어 있다. 이 반도체 발광 소자는 사파이어 기판의 이면측에 단차가 형성되고, 이 단차에 의하여 얇게 형성된 기판의 얇은 부분에 반도체층을 노출시키는 콘택트 구멍이 반응성 이온 에칭에 의해 설치되어 있다.
확실히, 상기 명세서에 설명되어 있는 반도체 발광 소자에 있어서 사파이어 기판측으로부터 반도체층과의 콘택트를 취할 수 있고, 기판측과 반도체층측으로 전극을 나누어서 배치시킬 수 있다.
그러나, 이 소자에 있어서는 반응성 이온 에칭으로 콘택트 구멍을 형성하기 위해, 미리 기판에 단차를 형성할 필요가 있고, 공정이 복잡하게 되는 동시에, 에칭 가공시 기판의 균열이 발생하기 쉽다는 등의 문제가 있었다.
그래서, 본 발명은 광 취출 효율의 향상을 도모하는 것을 하나의 과제로 한다. 그리고, 1 회의 와이어 본딩으로 끝나고, 위치 맞춤을 용이하게 실장하는 것이 가능하고, 절감된 공정 수로 칩을 제작하는 것을 하나의 과제로 한다. 또한, 공정 수를 줄이고, 기판의 균열 등의 발생을 경감하여, 수율이 양호한 소자를 제공하는 것을 하나의 과제로 하고 있다.
도 1은 본 발명의 제1 실시형태에 따른 화합물 반도체 발광 소자(1)의 이면측으로부터 하나의 소자를 본 저면도.
도 2는 도 1의 II-II에 따라 절단한 화합물 반도체 발광 소자(1)의 단면도.
도 3은 본 발명의 제1 실시형태에 따른 화합물 반도체 발광 소자를 갖는 표시기의 단면도.
도 4는 본 발명의 제2 실시형태에 따른 화합물 반도체 발광 소자(1)의 이면측으로부터 하나의 소자를 본 저면도.
도 5는 도 4의 V-V에 따라 절단한 화합물 반도체 발광 소자(1)의 단면도.
도 6은 본 발명의 제2 실시형태의 변형예를 나타내는 소자의 저면도.
도 7은 본 발명의 제2 실시형태의 변형예를 나타내는 소자의 저면도.
도 8은 본 발명의 제2 실시형태에 따른 화합물 반도체 발광 소자를 갖는 표시기의 단면도.
도 9는 본 발명의 제3 실시형태에 따른 화합물 반도체 발광 소자(1)의 이면측으로부터 하나의 소자를 본 저면도.
도 10은 도 9의 X-X에 따라 절단한 화합물 반도체 발광 소자(1)의 단면도.
도 11은 본 발명의 제4 실시형태에 따른 화합물 반도체 발광 소자(1)의 이면측으로부터 하나의 소자를 본 저면도.
도 12는 도 11의 X-X에 따라 절단한 화합물 반도체 발광 소자(1)의 단면도.
도 13은 본 발명의 제5 실시형태에 따른 화합물 반도체 발광 소자(1)의 이면측으로부터 하나의 소자를 본 저면도.
도 14는 도 13의 X-X에 따라 절단한 화합물 반도체 발광 소자(1)의 단면도.
도 15는 본 발명의 제6 실시형태의 변형예를 나타내는 소자의 평면도.
도 16은 본 발명의 제6 실시형태의 변형예를 나타내는 소자의 평면도.
도 17은 본 발명의 제7 실시형태에 따른 화합물 반도체 발광 소자(1)의 이면측으로부터 하나의 소자를 본 저면도.
도 18은 도 17의 X-X에 따라 절단한 화합물 반도체 발광 소자(1)의 단면도.
도 19는 본 발명의 제8 실시형태에 따른 화합물 반도체 발광 소자(1)의 이면측으로부터 하나의 소자를 본 저면도.
도 20은 도 19의 X-X에 따라 절단한 화합물 반도체 발광 소자(1)의 단면도.
도 21은 본 발명의 제8 실시형태에 따른 화합물 반도체 발광 소자를 갖는 표시기의 단면도.
도 22는 본 발명의 제8 실시형태의 변형예를 나타내는 소자의 저면도.
도 23은 종래 예의 소자의 사시도.
본 발명은 청구항 1에 기재된 바와 같이, 절연성 기판과, 이 절연성 기판의 한 면상에 활성층을 형성하기 위해 적층되는 복수의 반도체 박막으로 이루어지는 반도체층과, 이 반도체층의 윗면에 설치되는 한 쪽의 전극과, 상기 절연성 기판의 다른 면에 설치되는 다른 쪽의 전극과, 다른 쪽의 전극과 접속되는 제1 반도체 박막층을 노출하기 위해 제1 반도체 박막층상의 반도체층을 제거하여 형성된 노출 영역과, 이 노출 영역에 상기 절연성 기판 및 제1 반도체 박막층을 관통하는 관통 구멍과, 상기 제1 반도체 박막층과 상기 다른 쪽의 전극을 전기적으로 접속하는 상기 관통 구멍에 형성되는 전기적 패스를 구비하는 것을 특징으로 한다.
또, 본 발명은 청구항 2에 기재된 바와 같이, 상기 전기적 패스는 상기 관통 구멍의 내벽에 형성된 도전 재료, 또는 상기 관통 구멍에 충전된 도전 재료에 의해 형성되는 것을 특징으로 한다.
또, 본 발명은 청구항 3에 기재된 바와 같이, 상기 전기적 패스의 상기 절연성 기판의 다른 면에 설치하는 전극은 와이어 본딩을 위한 패드 전극이 형성되어 있는 것을 특징으로 한다.
또, 본 발명은 청구항 4에 기재된 바와 같이, 상기 절연성 기판이 사파이어 기판이며, 상기 반도체 박막층이 질화 갈륨계 화합물 반도체층인 것을 특징으로 한다.
또, 본 발명은 청구항 5에 기재된 바와 같이, 상기 한 쪽의 전극이 기대에 전기 접속하고, 상기 절연성 기판측이 주된 광 취출 면측인 것을 특징으로 한다.
또, 본 발명은 청구항 6에 기재된 바와 같이, 상기 관통 구멍은 직경 30μm∼100μm의 범위인 것을 특징으로 한다.
또, 본 발명은 청구항 7에 기재된 바와 같이, 상기 전기적 패스와는 다른 전기적 패스를 통하여 상기 절연성 기판의 다른 면에 설치한 전극과 상기 제1 반도체 박막층을 전기적으로 접속하도록, 상기 관통 구멍과는 다른 홈 또는 세로 구멍을 상기 절연성 기판에 설치하는 것을 특징으로 한다.
또, 본 발명은 청구항 8에 기재된 바와 같이, 절연성 기판의 한 면상에 활성층을 형성하기 위해 복수의 반도체 박막으로 이루어지는 반도체층을 적층 형성하고, 이 반도체층의 윗면에 한 쪽의 전극을 설치하는 화합물 반도체 발광 소자의 제조 방법에 있어서, 다른 쪽의 전극이 콘택트되는 제1 반도체 박막층을 노출하기 위해 제1 반도체층상의 반도체막을 제거하여 노출 영역을 형성하고, 이 노출 영역에 상기 절연성 기판 및 제1 반도체층을 관통하는 관통 구멍을 레이저 가공하여 설치하고, 상기 절연성 기판의 다른 면에 설치하는 전극과 상기 제1 반도체 박막층을 상기 관통 구멍에 형성한 전기적 패스를 통하여 전기적으로 접속하는 것을 특징으로 한다.
또, 본 발명은 청구항 9에 기재된 바와 같이, 상기 노출 영역에 소자를 관통하는 관통 구멍을 레이저 가공하여 설치할 때, 가공을 반도체층의 적층측으로부터 행하는 것을 특징으로 한다.
또, 본 발명은 청구항 10에 기재된 바와 같이, 상기 관통 구멍을 연 후, 구멍내를 드라이 에칭으로 청정하는 것을 특징으로 한다.
또, 본 발명은 청구항 11에 기재된 바와 같이, 상기 관통 구멍을 연 후, 구멍내를 염소계, 불소계의 가스를 사용하여 드라이 에칭으로 청정하는 것을 특징으로 한다. .
또, 본 발명은 청구항 12에 기재된 바와 같이, 상기 화합물 반도체 발광 소자가 복수 형성된 웨이퍼를 개개의 발광 소자로 분할할 때에, 레이저 가공에 의하여 홈을 형성하고, 이 홈에 따라 웨이퍼를 개개의 발광 소자로 분할하는 것을 특징으로 한다.
또, 본 발명은 청구항 13에 기재된 바와 같이, 상기 홈 가공 후, 가공에 의해 데미지를 받은 반도체층을 염소계, 불소계의 가스를 사용하여 드라이 에칭으로 제거하는 것을 특징으로 한다.
또, 본 발명은 청구항 14에 기재된 바와 같이, 상기 홈 가공을 레이저 가공으로 행할 때, 가공을 절연성 기판측, 또는 반도체층 적층측, 또는 절연성 기판측, 반도체층 적층측의 양쪽으로부터 행하는 것을 특징으로 한다.
또, 본 발명은 청구항 15에 기재된 바와 같이, 절연성 기판과, 이 절연성 기판의 한 면상에 활성층을 형성하기 위해 적층된 복수의 반도체 박막으로 이루어지는 반도체층과, 이 반도체층의 윗면에 설치되는 한 쪽의 전극과, 상기 절연성 기판의 다른 면에 설치되는 다른 쪽의 전극과, 상기 절연성 기판을 관통하고 다른 쪽의 전극이 접속된 제1 반도체 박막층에 이르는 깊이의 레이저 가공에 의하여 형성되는 세로 구멍과, 상기 제1 반도체 박막층과 상기 다른 쪽의 전극을 전기적으로 접속하는 상기 세로 구멍에 형성되는 도전성 재료로 이루어지는 전기적 패스를 구비하는 것을 특징으로 한다.
또, 본 발명은 청구항 16에 기재된 바와 같이, 상기 도전성 부재는 그 전부, 또는 일부가 투광성으로 되어 있는 것을 특징으로 한다.
또, 본 발명은 청구항 17에 기재된 바와 같이, 상기 세로 구멍은 그 입구가 그보다 큰 면적의 패드 전극에 의해 폐쇄되어 있는 것을 특징으로 한다.
또, 본 발명은 청구항 18에 기재된 바와 같이, 상기 세로 구멍은 상기 절연성 기판의 측면보다 내측에 일정한 간격을 유지하여 형성되어 있는 것을 특징으로 한다.
또, 본 발명은 청구항 19에 기재된 바와 같이, 상기 절연성 기판의 다른 면의 상기 세로 구멍과는 떨어진 위치에 패드 전극을 배치하고 이 패드 전극과 상기 도전성 재료를 전기적으로 접속하는 것을 특징으로 한다.
또, 본 발명은 청구항 20에 기재된 바와 같이, 상기 세로 구멍은 직경 30μm∼100μm의 범위인 것을 특징으로 한다.
또, 본 발명은 청구항 21에 기재된 바와 같이, 상기 세로 구멍은 그 깊이 방향을 향하여 앞이 가늘어지는 단면 형상인 것을 특징으로 한다.
또, 본 발명은 청구항 22에 기재된 바와 같이, 상기 절연성 기판이 사파이어 기판이고, 상기 반도체 박막층이 질화 갈륨계 화합물 반도체층인 것을 특징으로 한다.
또, 본 발명은 청구항 23에 기재된 바와 같이, 상기 절연성 기판측이 주된 광 취출 면측인 것을 특징으로 한다.
또, 본 발명은 청구항 24에 기재된 바와 같이, 상기 세로 구멍이 복수 설치되고, 이 세로 구멍에 배치한 도전성 재료가 상기 절연성 기판의 타면측에 서로 접속되어 있는 것을 특징으로 한다.
또, 본 발명은 청구항 25에 기재된 바와 같이, 상기 세로 구멍의 레이저 가공을 절연성 기판측으로부터 행하는 것을 특징으로 한다.
또, 본 발명은 청구항 26에 기재된 바와 같이, 상기 세로 구멍을 연 후, 구멍내를 염소계, 불소계의 가스를 사용하여 드라이 에칭으로 청정하는 것을 특징으로 한다.
또, 본 발명은 청구항 27에 기재된 바와 같이, 절연성 기판의 한 면상에 활성층을 형성하기 위해 복수의 반도체 박막으로 이루어지는 반도체층을 적층 형성하고, 이 반도체층의 윗면에 한 쪽의 전극을 설치하는 화합물 반도체 발광 소자의 제조 방법에 있어서, 상기 절연성 기판의 타면측으로부터 다른 쪽의 전극과 접속되는 제1 반도체 박막층에 도달하는 깊이의 세로 구멍을 레이저 가공하여 설치하고, 상기 절연성 기판의 다른 면에 설치한 전극과 상기 제1 반도체 박막층을 상기 세로 구멍에 형성한 도전성 재료를 통하여 전기적으로 접속하는 것을 특징으로 한다.
또, 본 발명은 청구항 28에 기재된 바와 같이, 상기 화합물 반도체 발광 소자가 복수 형성된 웨이퍼를 개개의 발광 소자로 분할할 때에, 레이저 가공하여 홈을 형성하고, 이 홈에 따라 웨이퍼를 개개의 발광 소자로 분할하는 것을 특징으로 한다.
또, 본 발명은 청구항 29에 기재된 바와 같이, 상기 홈의 가공 후, 가공에 의하여 데미지를 받은 반도체층을 염소계, 불소계의 가스를 사용하여 드라이 에칭으로 제거하는 것을 특징으로 한다.
또, 본 발명은 청구항 30에 기재된 바와 같이, 상기 홈 가공을 레이저 가공으로 행할 때, 가공을 절연성 기판측, 또는 반도체층 적층측, 또는 절연성 기판측과 반도체층 적층측의 양쪽으로부터 행하는 것을 특징으로 한다.
본 발명에 대하여 첨부한 도면을 참조하여 상세히 설명한다.
먼저, 제1 실시형태에 대하여 도 1 및 도 2를 참조하여 설명한다. 도 1은 본 발명의 제1 실시형태에 따른 화합물 반도체 발광소자(1)의 이면측으로부터 하나의 소자를 본 저면도, 도 2는 도 1의 II-II에 따라 절단한 화합물 반도체 발광 소자(1)의 단면도이다.
도 2에 도시된 바와 같이, 소자(1)는 그 상하 방향으로 관통하는 구멍(2)을 구비하는 것을 특징으로 한다. 이 관통 구멍(2)은 레이저광을 조사하는 레이저 가공에 의하여 직경이 30μm∼100μm의 원주 형상, 또는 원추 형상으로 형성된다. 또한, 관통 구멍(2)은 표리의 개구부의 직경이 넓고 중앙부가 움푹 들어가는 형상으로 형성해도 된다.
이 실시의 형태에서는 직경 50μm의 구멍(2)를 레이저 가공하여 형성하였다. 레이저는 반도체층의 적층측으로부터 조사하는 것이 바람직하다. 이 구멍(2)은 소자의 상하 방향의 전기적인 통로(전기적 패스)로서 사용된다. 전기적 패스를 형성하기 위해, 구멍(2)에는 그 중부를 충전하도록 도전성 재료(3)가 설치된다. 이 도전성 재료(3)로는, 예를 들어 도전 페이스트를 압입법으로 충전한다.
또, 도전성 재료(3)는 도금 등에 의하여 형성할 수 있다. 도금은, 예를 들어 니켈(Ni)을 시드로서 구멍(2)의 표면에 증착한 후, 동(Cu) 도금하고, 구멍(2)의 내벽면에 도전성 재료(3)를 형성하면 된다.
또, 내부를 충전하는 경우에는 도전성 페이스트 이외에, 용융 땜납, 또는 금속의 마이크로 볼 등을 사용할 수 있다.
소자(1)는 기판(11)상에 2층 이상의 반도체 박막이 적층된 반도체층(4)을 구비하여 구성된다. 기판(11)은 절연성 기판으로 구성된다. 기판(11)은 예를 들면 사파이어 기판으로 구성된다. 소자(1)는 기판(11)에 버퍼층(12)을 통하여 제1 전도형 반도체층과 제2 전도형 반도체층이 적층된 반도체층(4)이 순차적으로 형성된다.
버퍼층(12)과 반도체층(4)은, 예를 들어 MOCVD 법에 의하여 형성되고, 예를 들어 버퍼층(12)으로는 기판(11)상에 막두께가 300nm 정도인 A1XGa1-XN(0≤X≤1)층이 형성된다. 그리고, 이 버퍼층(12)상에, 예를 들어 실리콘(Si)이 도핑된 막두께가 3μm 정도인 n형 GaN 층으로 이루어지는 n형 콘택트층(13)이 형성된다. 그리고, n형 콘택트층(13)상에, 예를 들어 실리콘(Si)이 도핑된 막두께가 300nm 정도인 n형 AlXGa1-XN(0≤X≤1)로 이루어지는 n형 클래드층(14)이 형성된다. 이 n형 클래드층(14)상에, 예를 들어 AlaInbGa1-a-bN(0≤a, 0≤b, a+b≤1) 조성의 다중 양자 우물로 이루어지는 활성층(15)이 형성되어 있다. 이 활성층(15)상에, 예를 들어 마그네슘(Mg)이 도핑된 막두께가 300nm 정도인 p형 AlYGa1-YN(0≤Y≤1)으로 이루어지는 P형 클래드층(16)이 형성되고, 이 p형 클래드층(16)상에, 예를 들어 마그네슘(Mg)이 도핑된 막두께가 500nm 정도인 p형 GaN로 이루어지는 p형 콘택트층(17)이 형성된다.
또한, 버퍼층(12)을 개재하는 일 없이 직접 반도체층(4)를 기판(11)상에 형성할 수도 있다.
n형 콘택트층(13)(제1 전도형 반도체층)의 일부는 그 위에 적층된 반도체층(제2 전도형 반도체층을 포함함)이 제거되고, 그 일부가 노출한 노출 영역(10)을 갖고 있다. 반도체층(4)의 제거는 드라이 에칭을 포함하는 공정에 의해 행해진다. 이 노출 영역(10)에 상기 관통 구멍(2)을 배치하고 있다.
반도체층(4)의 데미지를 억제하기 위하여, 기판(11)의 반도체층(4)이 형성된 면과 동일 측으로부터 레이저 조사를 행하는 것이 바람직하다. 구멍(2)의 형상은 상하의 직경이 동일한 원주 형상으로 설정되나, 약간의 테이퍼가 형성된다. 또, 반도체층(4)으로부터 레이저를 조사한 후, 기판(11)측으로부터 레이저를 조사하여 관통 구멍(2)을 형성할 수도 있다. 레이저는 기판(11)에 있어서 광 흡수가 생기는 파장을 갖는 것이 선택된다.
여기서는 기판(11)에 사파이어 기판을 사용하기 때문에, 파장은 500nm 이하의 단파장 레이저가 사용된다. 이 실시형태에서 고체 레이저인 YAG 레이저의 제3 고조파를 이용한 파장은 355nm의 자외선 레이저를 사용하고 있다. 반복 주파수(f) 3kHz, 주사 속도 0.5mm/초, 디포커스(DF) -80μm, 파워 1.85W로, n 전극의 중심 위치를 구멍(2)의 중심 위치로 하여 반도체층(4)측으로부터 1초 정도 레이저 조사하여 50μm의 구멍을 형성하였다. 구멍(2)의 직경은 디포커스(DF), 조사 시간을 제어함으로써, 30μm∼100μm 사이에서 형성할 수 있다.
또한, 레이저의 종류는 상기 이외에, YAG 레이저의 기본파 1060nm나, 제2 고조파 533nm, 다시 제4 고조파 266nm을 사용할 수도 있다.
상기와 같이 형성된 구멍(2)에 도전성 재료(3)가 충전된다. 또한, 구멍(2)에 도전성 재료(3)를 충전하기 전에, 레이저 가공에 의해 반도체층(4)에 부여된 데미지층을 드라이 에칭으로 제거하면 된다. 이 반도체층에 부여한 데미지를 드라이 에칭으로 제거할 때에 사용하는 에칭 가스로는 염소계, 불소계의 가스를 사용할 수 있다.
도전성 재료(3)의 충전은 예를 들면 다음과 같이 행해진다. 먼저, 반도체층(4)측을 하향으로 하고 기판(11)측에 도전성 재료를 충전한 원하는 크기의 영역을 도려낸 점착 시트의 마스크를 부착한다. 마스크의 도려낸 부분을 중심으로 도전 페이스트 등의 도전성 재료를 발라 넣는다. 도전성 재료를 주걱 등으로 가압하여 구멍(2) 내에 압입한다. 구멍(2) 내에 도전성 재료(3)가 압입되어 구멍(2)에 도전성 재료(3)을 충전하면, 마스크인 점착 시트를 박리하고, 200℃의 온도에서 30분간 경화로 내에서 열처리를 행하여 도전성 재료(3)을 경화시킨다. 그 후, 여분의 도전성 재료를 박리액으로 제거함에 따라, 구멍(2)내에 도전성 재료(3)의 충전 작업이 종료된다.
그 다음, 필요에 따라 기판(11)의 이면을 백 랩핑하고, 350μm∼430μm 정도인 기판(11)의 두께를 95μm 정도로 얇게 한다.
그리고, n형 콘택트층(13)에는 상기 노출 영역(10)에 있어서 저항 접촉(ohmic contact)을 취하기 위한 전극(31)을 형성하고 있다. 노출 영역(10)의 n형 저항 전극(31)은 관통 구멍(2)의 상부 가장자리와 접하도록 배치된다. 이 n형 콘택트층(13)상에 형성된 n형 저항 전극(31)과 도전 재료(3)가 전기적으로 접속된다. 관통 구멍(2)에 형성되는 도전 재료(3)를 n형 콘택트층(13)과 저항 접촉이 가능한 재료를 사용하면, 이 전극(31)은 상기 관통 구멍(2)에 배치한 도전성 재료(3)로 겸할 수도 있다. 즉, 관통 구멍(2)에 도전성 재료(3)를 형성함으로써 그 재료가 n형 콘택트층(13)과 저항 접촉이 가능하다면, 전극(31)의 형성은 생략할 수 있다. 관통 구멍(2)에 형성한 도전성 재료(3)를 전극(31)과 겸할 수도 있다. 또, 전극(31)의 형성에 사용하는 금속 재료를 관통 구멍(2)의 도전성 재료(3)로 겸용할 수도 있다.
p형 콘택트층(17)에는 이것과 저항 접촉을 취하기 위한 전극(32)을 형성하고 있다. 이 전극(32)은 p형 콘택트층(17)의 전면을 덮도록 형성하고 있다. 이 전극(32)은 소자(1)가 발하는 빛을 반사하는 반사성의 전극으로 하고 있다.
또한, 이 전극(32)을 p형 콘택트층(17)의 일부만을 덮도록 형성하고, 이 부분에서 소자(1)가 발하는 빛을 반사시키고, 이 부분에서 반사하지 않았던 빛은 이 전극(32)에 대하여 p형 콘택트층(17)과 반대측에 형성된 이 소자(1)가 발하는 빛의 파장을 반사하는 부재에 의하여 반사시킬 수도 있다. 전극(32)측으로부터 빛을 취출하는 경우 등에 있어서 이 전극(32)은 소자(1)가 발하는 빛을 투과하는 광 투과성의 전극으로 할 수도 있다.
도 1 및 도 2에 도시된 바와 같이, 기판(11)의 반도체층(4)이 형성된 면과 반대의 면(이면)에는 전극(33)이 형성되어 있다. 이 전극(33)은 상기 관통 구멍(2)에 배치한 도전성 재료(3)와 전기적으로 접속된다. 이 전극(33)은 상기 관통 구멍(2)에 배치한 전극 재료를 겸할 수도 있다.
이 전극(33)은 소정 두께의 패드 전극(34)을 겸하고 있다. 이 실시형태에서는 도 1에 도시된 바와 같이 상기 관통 구멍(2)을 덮도록 패드 전극(34)을 배치하고 있으나, 관통 구멍(2)과 떨어진 위치에 패드 전극(34)을 배치할 수도 있다. 패드 전극(34)은 와이어 본딩 접속에 사용된다. 패드 전극(34)은 노출 영역(10)과 평면적으로 겹쳐지는 위치에 배치하고 있으나, 예를 들어 후술하는 도 19에 도시된 바와 동일하게 노출 영역(10)과 평면적으로 겹쳐지는 위치를 피하여 배치할 수도 있다.
이와 같은 소자(1)는 웨이퍼(미도시)로서 직경이 2 인치 정도인 기판상에 복수 형성된 후, 그 웨이퍼를 바둑판의 눈 형상으로 분리함으로써 개개의 소자로 된다. 웨이퍼를 분할할 때에는 상기 관통 구멍(2)의 형성에 사용한 레이저 광을 사용하여 소자 분리용의 홈을 형성할 수 있다. 분리용의 홈은 기판(11)의 반도체층(4)이 형성된 측과 반대측의 면, 또는 기판(11)의 반도체층(4)이 형성된 면, 또는 기판(11)의 반도체층(4)이 형성된 측과 반대측의 면 및 기판(11)의 반도체층(4)이 형성된 면의 양 쪽에 형성할 수 있다.
분리용 홈의 깊이는 기판(11)의 반도체층(4)이 형성된 측과 반대측의 면에 형성하는 경우는 기판(11)의 이면측으로부터 활성층(15)의 바로 앞까지의 깊이로 설정된다. 이 실시형태에서는 기판(11)의 일부가 남도록 기판(11)의 두께보다 약간 짧은 길이로 설정된다. 기판(11)의 반도체층(4)이 형성된 면에 홈을 형성하는 경우에도, 분리용 홈의 깊이는 기판(11)의 두께의 20∼70%로 설정하는 것이 바람직하다. 또한, 레이저 가공으로 생긴 데미지층을 드라이 에칭으로 제거하는 것이 바람직하다. 이 드라이 에칭에 사용하는 에칭 가스로는 염소계, 불소계 가스가 적합하다.
도 3은 상기 발광 소자(1)를 구비하는 발광 장치를 나타내고 있다. 발광 소자(1)는 기판(11)이 상부에 위치하도록 상하 반전되고, 제1 리드 전극(100)상에 배치된다. 소자(1)의 전극(32)이 도전 재료(101)에 의해 제1 리드 전극(100)에 전기적으로 접속된다. 도전 재료(101)의 바로 위에 제1 리드 전극(100)이 접착하도록 주의를 필요로 할 뿐, 미세한 위치 맞춤은 불필요하다. 도전 재료(101)가 전극(31)이나 n형 콘택트층(13)에 접하는 것을 방지하기 위해, 이의 위를 절연 재료(102)로 피복하는 것이 바람직하다. 이 피복을 위한 절연 재료(102)는 상기 노출 영역(10)을 덮도록 미리 소자(1)에 배치하는 것이 바람직하다. 기판(11)측의 패드 전극(34)과 제2 리드 전극(103)은 금선(104) 등의 와이어 본드선에 의하여 전기적으로 접속된다.
제 1, 제2 리드 전극(100, 103) 사이에 소정의 전압 또는 전류를 공급하면, 제1 리드 전극(100), 도전 재료(101), 전극(32), 반도체층(4), 전극(31), 도전성 재료(3), 전극(33(34)), 와이어 본드선(104), 제2 리드 전극(103)의 경로가 형성되고, 활성층(15)으로부터 빛이 취출된다. 여기서, 발광 소자(1)를 LED 표시기에 사용하는 경우는 광 취출의 효율을 높이기 위해, 소자(1)나 전극(100, 103)을 수지로 몰딩하는 것이 바람직하다.
양 전극을 기판의 한 쪽측에 배치하는 종래의 예에 비해 기판(11)의 한 쪽과 다른 쪽에 전극을 각각 배치할 수 있기 때문에, 전극에 의한 차광을 억제하고 광 취출의 효율을 높일 수 있다. 또, 와이어 본딩도 한 곳에서 끝나고, 조립 작업성을 높일 수 있다. 그리고 p형 전극(32)만으로 기대와의 위치 맞춤을 행함에 따라, 용이하며 정확한 실장이 가능하게 된다.
다음에, 제2 실시형태에 대하여 도 4 및 도 5를 참조하여 설명한다. 도 4는 소자(1)의 저면도로서 도 1과 대응한다. 도 5는 도 4의 V-V에 따른 단면도로서 도 1과 대응한다. 도 1 및 도 2에 도시된 제1 실시형태와 동일한 구성 요소에는 동일한 부호를 부여하고 설명의 중복을 피하기 위해 여기서는 그 설명을 생략하되, 차이점을 중심으로 설명한다.
소자(1)는 그 상하 방향으로 뻗는 n형 콘택트층(13)에 이르고, n형 콘택트층(13)을 관통하지 않는 세로 구멍(20)을 구비하는 것을 특징으로 하고 있다. 이 세로 구멍(20)은 레이저광을 조사하는 레이저 가공에 의하여 직경 30μm∼100μm의 원주 형상, 또는 원추 형상으로 형성된다. 또한, 세로 구멍(20)은 개구부 및 바닥부의 직경이 넓고, 중앙부가 움푹 들어간 중간 수축 형상으로 형성해도 된다.
이 실시의 형태에서는 직경 50μm의 세로 구멍(20)을 레이저 가공으로 형성하였다. 이 세로 구멍(20)은 소자의 상하 방향의 전기적인 통로(전기적 패스)로서 사용된다. 전기적 패스를 형성하기 위해, 세로 구멍(20)에는 그 내면을 덮도록 금속 박막 등의 도전성 재료(30)이 형성된다. 도전성 재료(30)는 세부에 형성이 용이한 도금으로 형성하는 것이 바람직하나, 구멍의 외경이 큰 경우나 테이퍼면이 형성되어 있는 경우 등에는 금속의 증착으로 형성할 수도 있다. 세로 구멍(20)은 그 내부를 금속재료 등의 도전성 재료로 충전할 수 있다.
도전성 재료(30)를 도금하여 형성하는 경우에는, 예를 들어 세로 구멍(20)의 내벽에 막두께가 20nm 정도인 티탄(Ti), 백금(Pt), 금(Au) 등의 n형 콘택트층(13)과 저항 접촉이 취해지는 적층막을 증착하여 형성한 후, 동(Cu)을 도금하고, 세로 구멍(20)의 내벽면에 도금층으로 이루어지는 도전성 재료(30)를 형성한다. 또한, 이 도전성 재료(3Oa)는 n형 콘택트층(11)과 저항 접촉이 가능한 재료만으로 형성해도 되고, 또, 저항 접촉이 가능한 재료로 n형 콘택트층(11)과 접촉하는 막을 세로 구멍(20) 내에 형성하고, 그 위에 도금, 도전성 페이스트 등을 설치하여 도전성 재료(30)를 형성해도 된다.
또, 금속을 충전하는 경우는 도전성 페이스트, 용융 땜납, 또는 금속의 마이크로 볼 등을 사용할 수 있다.
n형 콘택트층(13)은 제1 실시형태에 있어서 그 위에 위치한 반도체층(4)의 일부가 제거되고, 그 일부가 노출하여 노출 영역이 형성되어 있었다. 그러나, 이 실시형태에서는 n형 콘택트층(13)과 콘택트를 취하는 영역에 있어서, n형 콘택트층(13)과 그 위에 위치한 p형 콘택트층(17)을 포함하는 반도체층이 동일 평면 형상으로 형성되어 있기 때문에, 종래의 노출 영역이 형성되어 있지 않다.
세로 구멍(20)은 레이저 조사하여 펀칭 가공을 행함으로써 형성된다. 레이저 조사는 반도체층(4)에의 데미지를 억제하기 위해, 기판(11)의 반도체층(4)이 형성된 면(표면)과는 반대의 면(이면)측으로부터 행해진다. 세로 구멍(20)의 형상은 상하의 직경이 동일한 원주 형상으로 설정되나, 약간의 테이퍼가 형성된다. 이 실시형태에서는 레이저 조사하기 전에, 예를 들어 기판(11)의 이면을 백 랩핑하고, 350μm∼430μm 정도인 기판(11)의 두께를 45μm 정도로 얇게 한다. 그리고, 개구부의 직경이 50μm이고, 바닥부가 40μm인 절구 형상의 세로 구멍(20)을 형성하였다.
레이저는 제1 실시형태와 동일하게, 기판(11)에 있어서 광 흡수가 생기는 파장을 갖는 것이 선택된다. 여기서는 기판(11)에 사파이어 기판을 사용하기 때문에, 파장이 500nm 이하의 단파장 레이저가 사용된다. 이 제2 실시형태도 제1 실시형태와 동일하게, 고체 레이저인 YAG 레이저의 제3 고조파를 이용한 파장이 355nm의 자외선 레이저를 사용하고 있다. 또, YAG 레이저의 기본파, 1060nm이나 제2 고조파 533nm, 다시 제4 고조파 266nm을 사용할 수도 있다.
레이저 광은 그 강도 분포로서 가우스 분포의 빔 프로파일을 갖는 것이 사용된다. 세로 구멍(20)은 그 선단이 n형 콘택트층(13)내에 이르는 범위에서 형성된다. 또한, 세로 구멍(20)은 그 선단이 클래드층(14)에는 미치지 않는 범위에서 형성된다.
n형 콘택트층(13)에 접속된 도전성 재료(30)는 상술한 바와 같이, n형 콘택트층(13)과 저항 접촉을 취하는데 적합한 금속 박막이 사용된다. p형 콘택트층(17)에는 이것과 저항 접촉을 취하기 위한 전극(32)을 형성하고 있다. 이 전극(32)은 p형 콘택트층(17)의 전면을 덮도록 형성하고 있다. 이 전극(32)은 p형 콘택트층(17)의 일부만을 덮도록 형성할 수도 있다. 이 전극(32)은 소자(1)가 발하는 빛을 반사하는 반사성의 전극으로 하고 있다.
전극(32)측으로부터 빛을 취출하는 경우 등에 있어서 이 전극(32)은 소자(1)가 발하는 빛을 투과하는 광 투과성의 전극으로 할 수도 있다. 이 전극(32)은 그 자체가 투광성인 것 이외에, 차광성의 도전성 재료를 빗살 형상 또는 메시 형상으로 형성함으로써 광 투과성 구조를 갖는 전극으로 할 수도 있다. 이 제2 실시형태에 있어서는 n형 전극상의 반도체층(4)을 제거하고 있지 않기 때문에, 전극(12)측으로부터 빛을 취출하는 경우에는 빛의 출사 면적을 넓게 할 수 있다.
또한, 이 전극은 전극(32)측으로부터 빛을 취출하지 않는 경우, 이 부분 통과하는 빛에 있어서 이 전극(32)에 대해 p형 콘택트층(17)과 반대측에 형성된 이 소자가 발하는 빛의 파장을 반사하는 부재를 통해 반사시킬 수도 있다.
도 4 및 도 5에 도시된 바와 같이, 기판(11)의 반도체층(4)이 형성된 면과는 반대의 면에는 전극(33a)이 형성되어 있다. 이 전극(33a)은 상기 세로 구멍(20)에 배치하는 도전성 재료(30a)와 전기적으로 접속된다. 이 전극(33a)은 상기 세로 구멍(20)에 배치한 도전성 재료(30)와 겸할 수도 있다. 이 전극(33a)은 소정 두께의 패드 전극(34a)을 겸하고 있다. 이 제2 실시형태에서는 도 4에 도시된 바와 같이, 상기 세로 구멍(20)을 막도록 패드 전극(34a)을 배치하여 차광 영역의 경감을 도모하고 있으나, 후술하는 도 19에 도시된 바와 동일하게 세로 구멍(20)과 떨어진 위치에 패드 전극(34a)을 배치할 수도 있다. 패드 전극(34a)의 면적은 세로 구멍(20) 입구의 면적보다 크게 설정되어 있다. 패드 전극(34a)은 와이어 본드 접속에 사용된다.
도 4에 도시된 바와 같이, 이 제2 실시형태에서 패드 전극(34a) 및 세로 구멍(20)은 기판(11)의 하나의 모서리에 위치하도록 하여 배치하고 있으나, 도 6, 도 7에 도시된 바와 같이, 평면적으로 보아 기판(11)의 한 변의 중앙 부근이나 기판의 중심부에 배치할 수도 있다. 세로 구멍(20)은 기판(11)의 외측 가장자리(11a)로부터 일정한 거리를 유지하며 외측 가장자리(11a)보다 내측에 배치하고 있다.
이와 같은 소자(1)는 상기한 바와 같이 웨이퍼(미도시)로서 직경이 2 인치 정도의 기판상에 복수 형성된 후, 그 웨이퍼를 바둑판의 눈 형상으로 분리함으로써 개개의 소자로 된다. 웨이퍼를 분할할 때에는 상기 세로 구멍(20)의 형성에 사용한 레이저 광을 통해 소자 분리용 홈을 형성할 수 있다. 분리용 홈은 기판(11)의 반도체층(4)이 형성된 측과 반대측의 면, 또는 기판(11)의 반도체층(4)이 형성된 면, 또는 기판(11)의 반도체층(4)이 형성된 측과 반대측의 면 및 기판(11)의 반도체층(4)이 형성된 면의 양쪽에 형성할 수 있다.
분리용 홈의 깊이는 기판(11)의 반도체층(4)이 형성된 측과 반대측의 면에 형성하는 경우 기판(11)의 이면으로부터 활성층(15)의 바로 앞까지의 깊이로 설정된다. 이 실시형태에서는 기판(11)의 일부가 남도록 기판(11)의 두께보다 약간 짧은 길이로 설정된다. 기판(11)의 반도체층(4)이 형성된 면에 홈을 형성하는 경우에도, 분리용 홈의 깊이는 기판(11)의 두께의 20∼70%로 설정하는 것이 바람직하다. 또한, 레이저 가공으로 생긴 데미지층을 드라이 에칭으로 제거하는 것이 바람직하다.
기판(11)의 이면에, 분리용 홈과 동일하게 하여 웨이퍼의 세로와 가로 방향으로 바둑판의 눈 형상으로 긴 홈을 형성하고, 이 긴 홈을 통해 n형 콘택트층(13)과의 접촉을 취하는 구조의 경우는 웨이퍼의 분할시에 긴 홈으로부터 소자의 분리가 시작됨으로 인해 소자의 형상에 이상이 발생할 가능성이 높다.
그러나, 상기 실시형태와 같이, 소자 분리용 홈과는 형태가 서로 다른 세로 구멍(20)을 형성하였으므로, 소자 분리가 이 세로 구멍(20)으로부터 시작됨으로 인해 발생하는 소자 형상의 이상을 미연에 방지할 수 있다.
도 8은 상기 발광 소자(1)를 구비하는 발광 장치를 나타내고 있다. 발광 소자(1)는 기판(11)을 광 취출면으로 하기 위해, 기판(11)이 위에 위치하도록 상하 반전되어 제1 리드 전극(100)상에 배치된다. 소자(1)의 전극(32)은 도전성 재료(101)에 의해 제1 리드 전극(100)에 전기적으로 접속된다. 기판(11)측의 패드 전극(34a)과 제2 리드 전극(103)은 금선(104) 등의 와이어 본드에 의해 전기적으로 접속된다.
제2 리드 전극 (100, 103) 사이에 소정의 전압 또는 전류를 공급하면, 제 1 리드 전극(100), 도전 재료(101), 전극(32), 반도체층(4), 도전성 재료(30a), 전극(33a(34a)), 와이어 본드선(104), 제2 리드 전극(103)의 경로가 형성되고, 활성층(15)으로부터 빛이 취출된다. 따라서 전류 경로에 전계가 집중하는 곳이 적은 구조로 되어 정전 내압을 높일 수 있다.
활성층(15)으로부터 출력되는 빛은 기판(11)을 투과하여 소자(1) 밖으로 취출된다. 여기서, 발광 소자(1)를 LED 표시기에 사용하는 경우는 광 취출의 효율을 높이기 위해, 소자(1)나 전극(100, 103)을 수지로 몰딩하는 것이 바람직하다.
양 전극을 기판의 한 쪽측에 배치하는 종래예에 비해 기판의 한 쪽과 다른 쪽에 전극을 각각 배치할 수 있기 때문에, 전극에 의한 차광을 억제하여 광 취출의 효율을 높일 수 있다. 또, 와이어 본딩도 한 곳에서 끝나며, 조립 작업성을 높일 수 있다.
다음에, 제3 실시형태에 대하여 도 9, 도 10을 참조하여 설명한다. 도 9는 소자(1)의 저면도로서 도 4와 대응한다. 도 10은 도 9의 X-X에 따른 단면도로서 도 5와 대응한다. 상기한 제1 및 제2 실시형태와 동일 구성 요소에는 동일한 부호를 부여하여 그 설명을 생략하되, 차이점을 중심으로 설명한다.
이 제3 실시형태는 제2 실시형태에 홈(35)과 그곳에 배치한 도전성 재료(36)를 추가한 점이 특징이다. 즉, 기판(11)의 이면에 반도체 소자(1)를 관통하지 않는 홈(35)을 추가하였다. 이 홈(35)의 선단은 n형 콘택트층(13)에 접하고 있다.
홈(35)은 상기 세로 구멍(20)과 동일하게 레이저 조사하여 형성된다. 홈(35)은 세로 구멍(20)과 서로 연결되어 있다. 홈(35)은 기판(11)의 외측 가장자리(11a)로부터 노출하지 않도록 기판(11)의 외측 가장자리(11a)와 일정한 거리를 유지하여 외측 가장자리(11a)의 내측에 형성되어 있다. 홈(35)은 기판(11)의 외측 형상에 따르는 평면 口자형에 형성하고 있다. 홈(35)이 기판(11)의 외측 가장자리와 교차하지 않는 형상으로, 홈(35)의 외측에 기판이 액자 형상으로 연속하는 형상이기 때문에, 홈(35)이 소자 분리에 미치는 악영향을 억제할 수 있다.
홈(35)의 내면에는 도전성 재료(36)가 형성되어 있다. 이 도전성 재료(36)는 상기 세로 구멍(20)에 형성한 전기적 패스 형성용의 도전성 재료(30)와 동일한 재료로 동시에 형성하고 있으나, 동종의 재료로 개별적으로 형성할 수 있다. 이 도전성 재료(36)는 n형 콘택트층(13)에 저항 접촉하여 전기적으로 접속하고 있다. 따라서 제2 실시형태에 비해 n형 콘택트층(13)과 전극(33a)과의 전기적인 접속 면적을 넓게 확보할 수 있다. 도전성 재료(36)는 n형 콘택트층(13)에 저항 접촉하는 금속을 극히 얇게 형성함으로써, 활성층(15)의 빛을 투과하는 투광성으로 할 수도 있다. 도전성 재료(30)도 n형 콘택트층(13)에 저항 접촉하는 금속을 극히 얇게 형성함으로써, 활성층(15)의 빛을 투과하는 투광성으로 할 수 있다. 도전성 재료(36) 또는 도전성 재료(30)의 전부 또는 일부를 투광성으로 함으로써, 차광성의 경우에 비해 광 취출 효율을 현격하게 높일 수 있다. 이 발광 소자도, 상술한 실시형태와 동일하게 도 8에 도시된 바와 같은 발광 장치에 편입되어 사용된다.
그 다음, 제4 실시형태에 대하여 도 11 및 도 12를 참조하여 설명한다. 도 11은 소자(1)의 저면도로서 도 1과 대응한다. 도 12는 도 11의 X-X에 따른 단면도로서 도 2와 대응한다. 도 1, 도 2에 도시된 실시형태와 동일한 구성 요소에는 동일한 부호를 부여하고 그 설명을 생략하되, 차이점을 중심으로 설명한다. .
제1 실시형태에 홈(35)과 그곳에 배치한 전극 재료(36)를 추가한 점이 특징이다. 즉, 기판(11)의 이면에 반도체 소자(1)를 관통하지 않는 홈(35)을 추가하였다. 이 홈(35)의 선단은 n형 콘택트층(13)에 접하고 있다.
홈(35)은 상기 관통 구멍(2)과 동일하게 레이저 조사하여 형성된다. 홈(35)은 관통 구멍(2)과 서로 연결되어 있다. 홈(35)은 기판(11)의 외측 가장자리(11a)로부터 노출하지 않도록 기판(11)의 외측 가장자리(11a)보다 내측에 형성하고 있다. 또, 관통 구멍(2)내에는 내벽면에 도전 재료(3a)가 형성되어 있다.
그리고, 제3 실시형태와 동일하게, 홈(35)은 기판(11)의 외측 형상에 따르는 평면 口자형으로 형성하고 있다. 홈(35)의 내면에는 상기 관통 구멍(2)의 내벽면에 형성한 전기적 패스 형성용의 도전성 재료(3a)와 동일 또는 동종의 전극 재료(36)가 형성되어 있다. 이 전극 재료(36)는 n형 콘택트층(13)에 저항 접촉하여 전기적으로 접속하고 있다. 따라서 제1 실시형태에 비해 n형 콘택트층(13)과 전극(33)과의 전기적인 접속 면적을 넓게 확보할 수 있다.
그 다음, 제5 실시형태에 대하여 도 13 및 도 14를 참조하여 설명한다. 도 13은 소자(1)의 저면도로서 도 1과 대응한다. 도 14는 도 13의 X-X에 따른 단면도로서 도 2와 대응한다. 도 1, 도 2에 도시된 실시형태와 동일안 구성 요소에는 동일한 부호를 부여하여 그 설명을 생략하되, 차이점을 중심으로 설명한다.
제1 실시형태에 세로 구멍(37)과, 그 속에 배치한 전극 재료(38)와, 이 전극 재료(38)를 기판(11) 이면에서 접속하는 전극(39)을 추가한 점이 특징이다. 즉, 기판(11)의 이면에 반도체 소자(1)를 관통하지 않는 세로 구멍(37)을 복수로 추가 형성하였다. 이 세로 구멍(37)의 선단 및 n형 콘택트층(13)에 접하고 있다. 세로 구멍(37)은 상기 관통 구멍(2)과 동일하게 레이저 조사하여 형성된다. 세로 구멍(37)은 관통 구멍(2)과 연결되지 않고 독립하여 형성된다. 세로 구멍(37)은 기판(11)의 외측 가장자리(11a)로부터 뻗어 나오지 않도록 기판(11)의 외측 가장자리(11a)보다 내측에 형성하고 있다. 세로 구멍(37)은 기판(11)의 모서리에 대응하여 관통 구멍(2)을 제외한 3개의 모서리에 근접하여 형성하고 있다. 상기 관통 구멍(2)의 내벽에는 도전성 재료(3b)가 형성되어 있다. 그리고, 세로 구멍(37)의 내면에는 상기 관통 구멍(2)에 형성한 도전성 재료(3b)도 동일 또는 동종의 전극 재료(38)가 형성되어 있다. 이 전극 재료(38)는 n형 콘택트층(13)에 저항 접촉하여 전기적으로 접속하고 있다.
관통 구멍(2)의 도전성 재료(3b)와 세로 구멍(37)의 전극 재료(38)를 접속하는 전극(39)은 전극(33)을 형성할 때에 동시에 형성된다. 전극(39)에 의하여 도전성 재료(3b)와 전극 재료(38)는 기판(11)의 이면에 서로 접속된다. 세로 구멍(37)의 전극 재료(38)는 패드 전극(34)을 형성하는 전극(33)의 재료에 의해서도 서로 접속하고 있다. 따라서 제1 실시형태에 비해 n형 콘택트층(13)과 전극(33) 사이의 전기적인 접속 면적을 넓게 확보할 수 있다. 또, 제4 실시형태에 비해 세로 구멍(37)내의 전극에 의해 차광되는 면적을 작게 할 수 있다.
상기 각 실시형태에 있어서, 전극(32)을 광 투과성이 얇은 전극으로 하는 경우 또는 와이어 본드용 전극이 필요한 경우 등에서는 도 14에 도시된 바와 같이 전극(32)상에 소정 두께의 패드 전극(40)을 별도 형성해도 된다.
또, 도 15, 도 16의 제6 실시형태에 도시된 바와 같이, p형 콘택트층(17), p형 클래드층(16), 활성층(15), n형 클래드층(14)의 주위를 n형 콘택트층(13)이 노출할 때까지 에칭하여 메사를 형성하고, 노출한 n형 콘택트층부에 전극을 관통 구멍(2)과 전기 접속하도록 제작함으로써, 반도체 내부에서의 전류 분포를 넓히고, pn 접합면의 일부에 전류의 집중이 일어나지 않게 됨에 따라, 정전 내압을 향상시킬 수 있다.
그 다음, 제7 실시형태에 대하여 도 17 및 도 18을 참조하여 설명한다. 도 17은 소자(1)의 저면도로서 도 4와 대응한다. 도 18은 도 17의 X-X에 따른 단면도로서 도 5와 대응한다. 상기 각 실시형태와 동일한 구성 요소에는 동일한 부호를 부여하여 그 설명을 생략하되, 차이점을 중심으로 설명한다.
제2 실시형태에 세로 구멍(37a)과, 그 속에 배치한 도전성 재료(38a)와, 이 도전성 재료(38a)를 기판(11) 이면에서 접속하는 전극(39a)을 추가한 점이 특징이다. 즉, 기판(11)의 이면에 반도체 소자(1)를 관통하지 않는 세로 구멍(37a)을 복수로 추가 형성하였다. 이 세로 구멍(37a)의 선단은 n형 콘택트층(13)에 접하고 있다. 세로 구멍(37a)은 상기 세로 구멍(20)과 동일하게 레이저 조사하여 형성된다. 세로 구멍(37a)은 세로 구멍(20)과 연결되지 않고 독립하여 형성된다. 세로 구멍(37a)은 기판(11)의 외측 가장자리(11a)로부터 뻗어 나오지 않도록 기판(11)의 외측 가장자리(11a)보다 내측에 형성하고 있다. 세로 구멍(37)은 기판(11)의 모서리에 대응하여 세로 구멍(20)의 부근을 제외한 3개의 모서리에 근접하여 형성하고 있다. 세로 구멍(37a)의 내면에는 상기 세로 구멍(20)에 형성하는 도전성 재료(31a)와 동일 또는 동종의 도전성 재료(38b)가 형성되어 있다. 이 도전성 재료(38b)는 n형 콘택트층(13)에 저항 접촉하여 전기적으로 접속하고 있다.
세로 구멍(20)의 도전성 재료(31a)와 세로 구멍(37a)의 도전성 재료(38a)를 접속하는 전극(33a)과 전극(39a)은 양 재료(33a, 39a)를 동시에 형성함으로써 형성된다. 전극(39a)에 의해 도전성 재료(31a)와 도전성 재료(38b)는 기판(11)의 이면에서 서로 접속된다. 세로 구멍(20)의 도전성 재료(31a)와 세로 구멍(37a)의 도전성 재료(38b)는 패드 전극(34)을 형성하는 전극(33a)의 재료에 의해서도 서로 접속하고 있다. 전극(39a)을 투광성으로 하는 경우에는 전극(33a)에 의한 차광을 막기 위해, 전극(39a)상의 전극(33a)은 패드 전극(34)을 남겨 두고 제거하는 것이 바람직하다. 따라서 제2 실시형태에 비해 n형 콘택트층(13)과 전극(33a) 사이의 전기적인 접속 면적을 넓게 확보할 수 있다. 또, 제3 실시형태에 비해 세로 구멍(20)내의 재료에 의해 차광되는 면적을 작게 할 수 있다. 이 발광 소자도, 상술한 실시형태와 동일하게 도 8에 도시된 바와 같이, 기판(11)이 상측으로 되는 배치에 의해 발광 장치에 편입되어 사용된다.
상기 각 실시형태에 있어서, 전극(32)을 광 투과성의 전극으로 하는 경우 또는 와이어 본드용 전극이 필요한 경우 등에서는 도 18에 도시된 바와 같이 전극(32)상에 소정 두께의 패드 전극(40)을 별도로 형성해도 된다. 이와 같이 하면, 도 18에 도시된 소자(1)를 그대로의 형태로, 즉 기판(11)의 반도체층(4)이 형성된 면을 광 취출면으로 하고, 도 8에 도시된 발광 장치에 편입할 수 있다. 그리고, 기판(11)측의 전극(33)을 제1 리드 전극(100)에 접속하고, 반대측의 전극(40)을 제2 리드 전극(103)에 와이어 본드 접속할 수 있다.
그 다음, 제8 실시형태에 대하여 도 19, 도 20을 참조하여 설명한다. 도 19는 소자(1)의 저면도로서 도 4와 대응한다. 도 20은 도 19의 X-X에 따른 단면도로서 도 1과 대응한다. 상기 각 실시형태와 동일 구성 요소에는 동일한 부호를 부여하여 그 설명을 생략하되, 차이점을 중심으로 설명한다.
제2 실시형태의 세로 구멍(20)의 단면 형상을 깊이 방향으로 앞이 가늘어지는 형상으로 한 점과, 도전성 재료(31a)에 접속한 패드 전극(34b)을 세로 구멍(20a)과 격리하여 배치한 점이 특징이다. 즉, 세로 구멍(20a)의 형상을 원통 형상으로부터 원추 대형으로 변경하였다. 이와 같은 세로 구멍(20a)은, 예를 들어 레이저 빔 가공할 때의 레이저 광의 강도 분포를 가우스 분포의 빔 프로파일로부터 그 피크 부분을 컷팅한 형태를 취하는 분포(셰이푸드빔의 빔 프로파일)로 변경함으로써 형성할 수 있다.
세로 구멍(20a)이 상기의 형상이기 때문에, 기판(11)의 이면으로부터 도전성 재료(30a)를 증착이나 스패터 등으로 형성함에 있어서, 세로 구멍(20a)의 내면에 소정 두께의 도전성 재료를 형성하는 것이 용이해진다. 또, 세로 구멍(20a)이 경사한 면을 광 반사면으로 사용할 수 있다. 이 발광 소자도 상술한 실시형태와 동일하게 도 21에 도시된 바와 같이 기판(11)이 상측으로 되는 배치에 의해 발광 장치에 편입되어 사용된다.
세로 구멍(20a)을 기판의 중앙에 배치하고, 패드 전극(34b)을 그 옆의 변의 중앙부에 인접하여 배치하였으나, 도 22에 도시된 바와 같은 배치로 변경할 수도 있다. 동일 도 (a)는 세로 구멍(20a)을 기판의 중앙에 배치하여 패드 전극(34a)을 기판(11)의 모서리에 배치한 예를 나타낸다. 동일 도 (b)는 세로 구멍(20a)을 기판(11)의 대각선 방향의 한 쪽의 모서리에 배치하여 패드 전극(34b)을 기판(11)의 대각선 방향의 다른 방향의 모서리에 배치한 예를 나타낸다. 동일 도 (c)는 세로 구멍(20a)을 기판(11)의 하나의 변의 중앙부에 인접하고 배치하여 패드 전극(34b)을 기판(11)의 하나의 모서리에 배치한 예를 나타낸다. 동일 도 (d)는 세로 구멍(20a)을 기판(11)의 대각선 방향의 양쪽의 모서리에게 배치하고, 패드 전극(34b)을 기판(34a)의 다른 대각선 방향의 한 쪽의 모서리에 배치한 예를 나타낸다.
이 발광 소자도, 상술한 실시형태와 동일하게 도 21에 도시된 바와 같이 기판(11)이 상측으로 되는 배치에 의해 발광 장치에 편입되어 사용된다.
본 발명은 상기의 실시형태에 한정되는 것은 아니며, 그 취지를 벗어나지 않는 범위에서 각종 변경을 행할 수가 있다. 예를 들면, 기판(11)으로서 절연 기판 이외에 반도체 기판을 사용하는 경우에도 적용할 수 있다.
상기와 같이, 본 발명에 의하면 고효율의 광 취출이 가능하게 된다. 또, 소자의 정전 내압 향상을 도모할 수 있다.
그리고 제2 전도형 반도체층만으로 기대와의 위치 맞춤을 행하여, 용이하고 정확한 실장을 할 수 있다.
이상과 같이, 본 발명의 화합물 반도체 발광 소자는 청색 발광 다이오드, 청색 레이저 다이오드 등에 적합하다.

Claims (30)

  1. 절연성 기판과,
    상기 절연성 기판의 한 면상에 활성층을 형성하기 위해 적층되는 복수의 반도체 박막으로 이루어지는 반도체층과,
    상기 반도체층의 윗면에 설치되는 한 쪽의 전극과,
    상기 절연성 기판의 다른 면에 설치되는 다른 쪽의 전극과,
    다른 쪽의 전극과 접속되는 제1 반도체 박막층을 노출하기 위해 제1 반도체 박막층상의 반도체막을 제거하여 형성된 노출 영역과,
    상기 노출 영역에 상기 절연성 기판 및 제1 반도체 박막층을 관통하는 관통 구멍과,
    상기 제1 반도체 박막층과 상기 다른 쪽의 전극을 전기적으로 접속하는 상기 관통 구멍에 형성되는 전기적 패스를 구비하는 것을 특징으로 하는 화합물 반도체 발광 소자.
  2. 제1항에 있어서,
    상기 전기적 패스는 상기 관통 구멍의 내벽에 형성된 도전 재료, 또는 상기 관통 구멍에 충전된 도전 재료에 의해 형성되는 것을 특징으로 하는 화합물 반도체 발광 소자.
  3. 제1항에 있어서,
    상기 전기적 패스의 상기 절연성 기판의 다른 면에 설치한 전극은 와이어 본딩을 위한 패드 전극이 형성되어 있는 것을 특징으로 하는 화합물 반도체 발광 소자.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 절연성 기판이 사파이어 기판이며, 상기 반도체 박막층이 질화 갈륨계 화합물 반도체층인 것을 특징으로 하는 화합물 반도체 발광 소자.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 한 쪽의 전극이 기대(받침대)에 전기 접속하고, 상기 절연성 기판측이 주된 광 취출 면측인 것을 특징으로 하는 화합물 반도체 발광 소자.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 관통 구멍은 직경 30μm∼100μm의 범위인 것을 특징으로 하는 화합물 반도체 발광 소자.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 전기적 패스와는 별도의 전기적 패스를 통하여 상기 절연성 기판의 다른 면에 설치한 전극과 상기 제1 반도체 박막층을 전기적으로 접속하도록 상기 관통 구멍과는 별도의 홈 또는 세로 구멍을 상기 절연성 기판에 설치한 것을 특징으로 하는 화합물 반도체 발광 소자.
  8. 절연성 기판의 한 면상에 활성층을 형성하기 위해 복수의 반도체 박막으로 이루어지는 반도체층을 적층 형성하고, 이 반도체층의 윗면에 한 쪽의 전극을 설치하는 화합물 반도체 발광 소자의 제조 방법에 있어서,
    다른 쪽의 전극이 콘택트되는 제1 반도체 박막층을 노출하기 위해 제1 반도체층상의 반도체막을 제거하여 노출 영역를 형성하고,
    상기 노출 영역에 상기 절연성 기판 및 제1 반도체층을 관통하는 관통 구멍을 레이저 가공하여 설치하고,
    상기 절연성 기판의 다른 면에 설치한 전극과 상기 제1 반도체 박막층을 상기 관통 구멍에 형성한 전기적 패스를 통하여 전기적으로 접속하는 것을 특징으로 하는 화합물 반도체 발광 소자의 제조 방법.
  9. 제8항에 있어서,
    상기 노출 영역에 소자를 관통하는 관통 구멍을 레이저 가공하여 설치할 때, 가공을 반도체층의 적층측으로부터 행하는 것을 특징으로 하는 화합물 반도체 발광 소자의 제조 방법.
  10. 제7항에 있어서,
    상기 관통 구멍을 연 후, 구멍내를 드라이 에칭으로 청정하는 것을 특징으로 하는 화합물 반도체 발광 소자의 제조 방법.
  11. 제8항에 있어서,
    상기 관통 구멍을 연 후, 구멍내를 염소계, 불소계의 가스를 사용하여 드라이 에칭으로 청정하는 것을 특징으로 하는 화합물 반도체 발광 소자의 제조 방법.
  12. 제8항에 있어서,
    상기 화합물 반도체 발광 소자가 복수 형성된 웨이퍼를 개개의 발광 소자로 분할할 때에, 레이저 가공하여 홈을 형성하고, 상기 홈에 따라 웨이퍼를 개개의 발광 소자로 분할하는 것을 특징으로 하는 화합물 반도체 발광 소자의 제조 방법.
  13. 제12항에 있어서,
    상기 홈의 가공 후, 가공에 의해 데미지를 받은 반도체층을 염소계, 불소계의 가스를 사용하여 드라이 에칭으로 제거하는 것을 특징으로 하는 화합물 반도체 발광 소자의 제조 방법.
  14. 제12항에 있어서,
    상기 홈 가공을 레이저 가공으로 행할 때, 가공을 절연성 기판측, 또는 반도체층 적층측, 또는 절연성 기판측, 반도체층 적층측의 양 쪽으로부터 행하는 것을 특징으로 하는 화합물 반도체 발광 소자의 제조 방법.
  15. 절연성 기판과,
    상기 절연성 기판의 한 면상에 활성층을 형성하기 위해 적층되는 복수의 반도체 박막으로 이루어지는 반도체층과,
    상기 반도체층의 윗면에 설치되는 한 쪽의 전극과,
    상기 절연성 기판의 다른 면에 설치되는 다른 쪽의 전극과,
    상기 절연성 기판을 관통하고 다른 쪽의 전극이 접속되는 제1 반도체 박막층에 이르는 깊이의 레이저 가공으로 형성되는 세로 구멍과,
    상기 제1 반도체 박막층과 상기 다른 쪽의 전극을 전기적으로 접속하는 상기 세로 구멍에 형성되는 도전성 재료로 이루어지는 전기적 패스를 구비하는 것을 특징으로 하는 화합물 반도체 발광 소자.
  16. 제15항에 있어서,
    상기 도전성 부재는 그 전부, 또는 일부가 투광성으로 되어 있는 것을 특징으로 하는 화합물 반도체 발광 소자.
  17. 제15항에 있어서,
    상기 세로 구멍은 그 입구가 그보다 큰 면적의 패드 전극에 의해 막혀 있는 것을 특징으로 하는 화합물 반도체 발광 소자.
  18. 제15항 내지 제17항 중 어느 한 항에 있어서,
    상기 세로 구멍은 상기 절연성 기판의 측면보다 내측에 일정한 간격을 유지하여 형성되어 있는 것을 특징으로 하는 화합물 반도체 발광 소자.
  19. 제15항에 있어서,
    상기 절연성 기판의 다른 면의 상기 세로 구멍과는 떨어진 위치에 패드 전극을 배치하고, 이 패드 전극과 상기 도전성 재료를 전기적으로 접속한 것을 특징으로 하는 화합물 반도체 발광 소자.
  20. 제15항 내지 제19항 중 어느 한 항에 있어서,
    상기 세로 구멍은 직경이 30μm∼100μm의 범위인 것을 특징으로 하는 화합물 반도체 발광 소자.
  21. 제15항 내지 제20항 중 어느 한 항에 있어서,
    상기 세로 구멍은 그 깊이 방향을 향하여 앞이 가늘어지는 단면 형상인 것을 특징으로 하는 화합물 반도체 발광 소자.
  22. 제15항 내지 제21항 중 어느 한 항에 있어서,
    상기 절연성 기판이 사파이어 기판이고, 상기 반도체 박막층이 질화 갈륨계 화합물 반도체층인 것을 특징으로 하는 화합물 반도체 발광 소자.
  23. 제15항 내지 제22항 중 어느 한 항에 있어서,
    상기 절연성 기판측이 주된 광 취출 면측인 것을 특징으로 하는 화합물 반도체 발광 소자.
  24. 제15항에 있어서,
    상기 세로 구멍이 복수 설치되고, 이 세로 구멍에 배치한 도전성 재료가 상기 절연성 기판의 다른 면측에 서로 접속되어 있는 것을 특징으로 하는 화합물 반도체 발광 소자.
  25. 제15항에 있어서,
    상기 세로 구멍의 레이저 가공을 절연성 기판측으로부터 행하는 것을 특징으로 하는 화합물 반도체 발광 소자.
  26. 제15항에 있어서,
    상기 세로 구멍을 연 후, 구멍내를 염소계, 불소계의 가스를 사용하여 드라이 에칭으로 청정하는 것을 특징으로 하는 화합물 반도체 발광 소자.
  27. 절연성 기판의 한 면상에 활성층을 형성하기 위해 복수의 반도체 박막으로 이루어지는 반도체층을 적층 형성하고, 이 반도체층의 윗면에 한 쪽의 전극을 설치하는 화합물 반도체 발광 소자의 제조 방법에 있어서,
    상기 절연성 기판의 다른 면측으로부터 다른 쪽의 전극과 접속되는 제1 반도체 박막층에 도달하는 깊이의 세로 구멍을 레이저 가공하여 설치하고,
    상기 절연성 기판의 다른 면에 설치한 전극과 상기 제1 반도체 박막층을 상기 세로 구멍에 형성한 도전성 재료를 통하여 전기적으로 접속하는 것을 특징으로 하는 화합물 반도체 발광 소자의 제조 방법.
  28. 제27항에 있어서,
    상기 화합물 반도체 발광 소자가 복수 형성된 웨이퍼를 개개의 발광 소자로 분할할 때에, 레이저 가공하여 홈을 형성하고, 이 홈에 따라 웨이퍼를 개개의 발광 소자로 분할하는 것을 특징으로 하는 화합물 반도체 발광 소자의 제조 방법.
  29. 제28에 있어서,
    상기 홈의 가공 후, 가공에 의해 데미지를 받은 반도체층을 염소계, 불소계의 가스를 사용하여 드라이 에칭으로 제거하는 것을 특징으로 하는 화합물 반도체 발광 소자의 제조 방법.
  30. 제29항에 있어서,
    상기 홈 가공을 레이저 가공으로 행할 때, 가공을 절연성 기판측, 또는 반도체층 적층측, 또는 절연성 기판측과 반도체층 적층측의 양 쪽으로부터 행하는 것을 특징으로 하는 화합물 반도체 발광 소자의 제조 방법.
KR1020047007558A 2001-11-19 2002-11-19 화합물 반도체 발광 소자 및 그 제조 방법 KR20050044518A (ko)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00353003 2001-11-19
JP2001353003 2001-11-19
JP2001358042 2001-11-22
JPJP-P-2001-00358042 2001-11-22
JPJP-P-2002-00138356 2002-05-14
JP2002138357 2002-05-14
JP2002138356 2002-05-14
JPJP-P-2002-00138357 2002-05-14
JPJP-P-2002-00289731 2002-10-02
JP2002289732 2002-10-02
JPJP-P-2002-00289732 2002-10-02
JP2002289731 2002-10-02

Publications (1)

Publication Number Publication Date
KR20050044518A true KR20050044518A (ko) 2005-05-12

Family

ID=27555021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047007558A KR20050044518A (ko) 2001-11-19 2002-11-19 화합물 반도체 발광 소자 및 그 제조 방법

Country Status (6)

Country Link
US (1) US7276742B2 (ko)
EP (1) EP1460694A1 (ko)
JP (1) JPWO2003044872A1 (ko)
KR (1) KR20050044518A (ko)
CN (1) CN1618133A (ko)
WO (1) WO2003044872A1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011040703A2 (ko) * 2009-09-30 2011-04-07 주식회사 세미콘라이트 반도체 발광소자
KR101069362B1 (ko) * 2009-11-27 2011-09-30 주식회사 세미콘라이트 반도체 발광소자
KR101125335B1 (ko) * 2010-04-15 2012-03-27 엘지이노텍 주식회사 발광소자, 발광소자 제조방법 및 발광소자 패키지
KR20120037266A (ko) * 2010-10-11 2012-04-19 엘지이노텍 주식회사 발광소자
KR20120045530A (ko) * 2010-10-29 2012-05-09 엘지이노텍 주식회사 발광 소자
WO2013137571A1 (ko) * 2012-03-14 2013-09-19 서울옵토디바이스주식회사 발광 다이오드 및 그것을 제조하는 방법
TWI472407B (zh) * 2012-08-07 2015-02-11 Infar Ind Co Ltd 具開瓶用途的扳手及扳手頭部結構

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060043433A1 (en) * 2003-07-18 2006-03-02 Sanyo Electric Co,. Ltd. Light-emitting diode
EP1658642B1 (en) * 2003-08-28 2014-02-26 Panasonic Corporation Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
TWI246783B (en) 2003-09-24 2006-01-01 Matsushita Electric Works Ltd Light-emitting device and its manufacturing method
TWI234298B (en) * 2003-11-18 2005-06-11 Itswell Co Ltd Semiconductor light emitting diode and method for manufacturing the same
JP2005252222A (ja) * 2004-02-03 2005-09-15 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法
JP5305594B2 (ja) * 2004-02-20 2013-10-02 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 光電素子、多数の光電素子を有する装置および光電素子を製造する方法
US7276743B2 (en) * 2004-05-13 2007-10-02 Applied Materials, Inc. Retaining ring with conductive portion
US7674719B2 (en) * 2005-08-01 2010-03-09 Panasonic Corporation Via hole machining for microwave monolithic integrated circuits
JP5025932B2 (ja) * 2005-09-26 2012-09-12 昭和電工株式会社 窒化物半導体発光素子の製造方法
JP2007235122A (ja) * 2006-02-02 2007-09-13 Matsushita Electric Ind Co Ltd 半導体発光装置及びその製造方法
KR101125339B1 (ko) * 2006-02-14 2012-03-27 엘지이노텍 주식회사 질화물계 반도체 발광소자 및 그 제조 방법
JP2009528694A (ja) * 2006-04-18 2009-08-06 エピヴァレー カンパニー リミテッド Ｉｉｉ族窒化物半導体発光素子及びその製造方法
US20080315240A1 (en) * 2006-08-31 2008-12-25 Epivalley Co., Ltd. III-Nitride Semiconductor light Emitting Device
KR100818466B1 (ko) * 2007-02-13 2008-04-02 삼성전기주식회사 반도체 발광소자
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
US8436371B2 (en) * 2007-05-24 2013-05-07 Cree, Inc. Microscale optoelectronic device packages
CN102097567B (zh) * 2007-07-26 2013-08-07 晶元光电股份有限公司 发光元件
CN101355121B (zh) * 2007-07-26 2011-02-09 晶元光电股份有限公司 发光元件
JP2009049371A (ja) * 2007-07-26 2009-03-05 Sharp Corp 窒化物系化合物半導体発光素子およびその製造方法
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
JP4974867B2 (ja) * 2007-12-12 2012-07-11 昭和電工株式会社 発光ダイオード及びその製造方法
JP2009260316A (ja) * 2008-03-26 2009-11-05 Panasonic Electric Works Co Ltd 半導体発光素子およびそれを用いる照明装置
KR100981275B1 (ko) * 2008-09-25 2010-09-10 주식회사 에피밸리 3족 질화물 반도체 발광소자
TWI473246B (zh) * 2008-12-30 2015-02-11 Epistar Corp 發光二極體晶粒等級封裝
JPWO2010100942A1 (ja) * 2009-03-05 2012-09-06 株式会社小糸製作所 発光モジュール、発光モジュールの製造方法、および灯具ユニット
DE102009019161A1 (de) 2009-04-28 2010-11-04 Osram Opto Semiconductors Gmbh Leuchtdiode und Verfahren zur Herstellung einer Leuchtdiode
CN101924169B (zh) * 2009-06-16 2012-07-18 日月光半导体制造股份有限公司 光学芯片的封装构造及其制造方法
WO2011010436A1 (ja) 2009-07-22 2011-01-27 パナソニック株式会社 発光ダイオード
KR100986560B1 (ko) * 2010-02-11 2010-10-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP5197654B2 (ja) 2010-03-09 2013-05-15 株式会社東芝 半導体発光装置及びその製造方法
DE112011101156T5 (de) * 2010-04-01 2013-01-24 Panasonic Corporation Leuchtdiodenelement und Leuchtdiodenvorrichtung
KR101028327B1 (ko) 2010-04-15 2011-04-12 엘지이노텍 주식회사 발광소자, 발광소자 제조방법 및 발광소자 패키지
KR101051326B1 (ko) 2010-04-23 2011-07-22 주식회사 세미콘라이트 화합물 반도체 발광소자
CN101859863B (zh) * 2010-05-07 2013-08-07 中国科学院苏州纳米技术与纳米仿生研究所 蓝宝石基新型倒装结构及其用途
JP4657374B1 (ja) * 2010-06-16 2011-03-23 有限会社ナプラ 発光ダイオード、発光装置、照明装置及びディスプレイ
CN102054913B (zh) * 2010-11-09 2013-07-10 映瑞光电科技(上海)有限公司 发光二极管及其制造方法、发光装置
CN102054914B (zh) 2010-11-09 2013-09-04 映瑞光电科技(上海)有限公司 发光二极管及其制造方法、发光装置
JP5669548B2 (ja) * 2010-12-08 2015-02-12 スタンレー電気株式会社 半導体発光素子
CN102593302B (zh) * 2011-01-10 2014-10-15 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
CN102751431A (zh) * 2011-04-18 2012-10-24 北京地调科技发展有限公司 Led芯片及其制备方法
WO2012160880A1 (ja) 2011-05-23 2012-11-29 並木精密宝石株式会社 発光素子の製造方法および発光素子
CN102214746B (zh) * 2011-06-13 2012-10-03 江西联创光电科技股份有限公司 一种氮化镓基功率型led芯片制作方法
TWI467808B (zh) * 2011-06-27 2015-01-01 Delta Electronics Inc 發光二極體元件、其製作方法以及發光裝置
CN102856460B (zh) * 2011-06-27 2015-08-05 台达电子工业股份有限公司 发光二极管元件、其制作方法以及发光装置
JP2013035303A (ja) * 2011-08-03 2013-02-21 Koito Mfg Co Ltd センサ取付構造
US9343623B2 (en) 2012-03-22 2016-05-17 Jeong Woon Bae Horizontal power LED device and method for manufacturing same
CN102723429A (zh) * 2012-06-25 2012-10-10 钟伟荣 一种类垂直式发光二极管及其制作方法
TWI661578B (zh) 2013-06-20 2019-06-01 晶元光電股份有限公司 發光裝置及發光陣列
DE102013212294A1 (de) * 2013-06-26 2014-12-31 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP2015015326A (ja) * 2013-07-04 2015-01-22 晶元光電股▲ふん▼有限公司 発光装置
CN103579423B (zh) * 2013-11-19 2016-03-09 中国科学院半导体研究所 芯片尺寸级晶圆发光二极管的制作方法
DE102013225552A1 (de) * 2013-12-11 2015-06-11 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US10406634B2 (en) * 2015-07-01 2019-09-10 Apple Inc. Enhancing strength in laser cutting of ceramic components
EP3731354B1 (en) 2017-12-22 2023-01-25 Sony Group Corporation Light-emitting element
CN113257972B (zh) * 2021-07-15 2022-03-08 元旭半导体科技股份有限公司 一种硅基发光二极管结构及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS559442A (en) * 1978-07-05 1980-01-23 Matsushita Electric Ind Co Ltd Light emission element and its manufacturing method
JPS6191930A (ja) * 1984-10-12 1986-05-10 Agency Of Ind Science & Technol 半導体基板の清浄方法
JPS61245993A (ja) * 1985-04-24 1986-11-01 Hitachi Ltd Ａｌ及びＡｌ合金の接合用ろう材
US5400740A (en) * 1992-02-06 1995-03-28 Mitsubishi Chemical Corporation Method of preparing compound semiconductor
JPH0883929A (ja) 1994-09-14 1996-03-26 Rohm Co Ltd 半導体発光素子、およびその製造方法
JPH08255926A (ja) 1995-03-16 1996-10-01 Rohm Co Ltd 半導体発光素子およびその製法
JPH10117058A (ja) * 1996-10-14 1998-05-06 Airex:Kk プリント基板の加工方法
JP3706448B2 (ja) * 1996-12-06 2005-10-12 ローム株式会社 半導体発光素子
JPH10173236A (ja) * 1996-12-13 1998-06-26 Sharp Corp 窒化ガリウム系化合物半導体発光素子の製造方法
JP3737226B2 (ja) * 1996-12-24 2006-01-18 ローム株式会社 半導体発光素子
JPH10308560A (ja) * 1997-05-08 1998-11-17 Toshiba Corp 半導体発光素子および発光装置
US6239033B1 (en) * 1998-05-28 2001-05-29 Sony Corporation Manufacturing method of semiconductor device
JP3500281B2 (ja) * 1997-11-05 2004-02-23 株式会社東芝 窒化ガリウム系半導体素子およびその製造方法
JP3180074B2 (ja) * 1997-12-26 2001-06-25 ヤマハリビングテック株式会社 流し台
JP4236738B2 (ja) * 1998-08-27 2009-03-11 星和電機株式会社 半導体素子の製造方法
JP2001111106A (ja) * 1999-10-07 2001-04-20 Sharp Corp 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2003017790A (ja) * 2001-07-03 2003-01-17 Matsushita Electric Ind Co Ltd 窒化物系半導体素子及び製造方法
JP2003218388A (ja) * 2002-01-18 2003-07-31 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011040703A2 (ko) * 2009-09-30 2011-04-07 주식회사 세미콘라이트 반도체 발광소자
WO2011040703A3 (ko) * 2009-09-30 2011-05-26 주식회사 세미콘라이트 반도체 발광소자
US8431939B2 (en) 2009-09-30 2013-04-30 Semicon Light Co., Ltd. Semiconductor light-emitting device
KR101069362B1 (ko) * 2009-11-27 2011-09-30 주식회사 세미콘라이트 반도체 발광소자
KR101125335B1 (ko) * 2010-04-15 2012-03-27 엘지이노텍 주식회사 발광소자, 발광소자 제조방법 및 발광소자 패키지
US8415699B2 (en) 2010-04-15 2013-04-09 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, and illumination system
KR20120037266A (ko) * 2010-10-11 2012-04-19 엘지이노텍 주식회사 발광소자
KR20120045530A (ko) * 2010-10-29 2012-05-09 엘지이노텍 주식회사 발광 소자
WO2013137571A1 (ko) * 2012-03-14 2013-09-19 서울옵토디바이스주식회사 발광 다이오드 및 그것을 제조하는 방법
US9281446B2 (en) 2012-03-14 2016-03-08 Seoul Viosys Co., Ltd. Light-emitting diode and method for manufacturing same
TWI472407B (zh) * 2012-08-07 2015-02-11 Infar Ind Co Ltd 具開瓶用途的扳手及扳手頭部結構

Also Published As

Publication number Publication date
CN1618133A (zh) 2005-05-18
US20050012109A1 (en) 2005-01-20
JPWO2003044872A1 (ja) 2005-03-24
WO2003044872A1 (en) 2003-05-30
EP1460694A1 (en) 2004-09-22
US7276742B2 (en) 2007-10-02

Similar Documents

Publication Publication Date Title
KR20050044518A (ko) 화합물 반도체 발광 소자 및 그 제조 방법
JP5112049B2 (ja) サブマウントを置かないフリップチップ発光ダイオード素子
EP1665400B1 (en) Semiconductor light-emitting diode an its manufacturing method
KR20050021503A (ko) 장벽층을 구비한 발광 다이오드 및 그 제조방법
KR20170109025A (ko) 질화물 반도체 자외선 발광 소자 및 질화물 반도체 자외선 발광 장치
US20130299867A1 (en) Light-emitting diode chip
US10651337B2 (en) Supporting substrate for semiconductor device, semiconductor apparatus comprising the same, and method for manufacturing the same
KR101138709B1 (ko) 발광장치 및 그 제조방법
JP2004297095A (ja) 化合物半導体発光素子の製造方法
KR20060032202A (ko) 발광 다이오드
JP3752339B2 (ja) 半導体発光素子
CN110021691B (zh) 一种半导体发光器件
JP4759791B2 (ja) 光半導体素子とその製造方法
US20190006554A1 (en) Method of manufacturing light-emitting device
TW493284B (en) LED device and the manufacturing method thereof
JPH10335699A (ja) 化合物半導体発光素子とその製造方法
KR102387087B1 (ko) 반도체 발광소자용 지지 기판을 제조하는 방법
JP2004343138A (ja) 化合物半導体発光素子の製造方法
JP2005005727A (ja) 化合物半導体発光素子
JP2004297097A (ja) 化合物半導体発光素子
JP2004343139A (ja) 化合物半導体発光素子
KR101428774B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
KR101154666B1 (ko) 수직형 발광소자 및 그 제조방법
JP2004297096A (ja) 化合物半導体発光素子
KR102387082B1 (ko) 반도체 소자용 지지 기판, 이를 포함하는 반도체 장치 및 이를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application