WO2013047119A1 - 絶縁型スイッチング電源装置 - Google Patents

絶縁型スイッチング電源装置 Download PDF

Info

Publication number
WO2013047119A1
WO2013047119A1 PCT/JP2012/072546 JP2012072546W WO2013047119A1 WO 2013047119 A1 WO2013047119 A1 WO 2013047119A1 JP 2012072546 W JP2012072546 W JP 2012072546W WO 2013047119 A1 WO2013047119 A1 WO 2013047119A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
synchronous
switching element
voltage
power supply
Prior art date
Application number
PCT/JP2012/072546
Other languages
English (en)
French (fr)
Inventor
松本匡彦
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2013536122A priority Critical patent/JP5644954B2/ja
Publication of WO2013047119A1 publication Critical patent/WO2013047119A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to an insulating switching power supply device.
  • a leakage inductance of a power transmission transformer is used as a primary power switching element or a secondary rectifying element. A spike voltage resulting from is applied.
  • a switching element with a high withstand voltage is used to reduce the influence of the spike voltage or a snubber circuit with power loss is added, the power conversion efficiency will be reduced. Also, when the voltage is applied to both ends of the primary side power switching element, the parasitic capacitance is generated when the charge accumulated in the parasitic capacitance existing in parallel with the primary side power switching element is discharged. Short circuit loss occurs.
  • a converter having a topology that performs ZVS (zero voltage switching) such as a phase shift full bridge converter
  • ZVS zero voltage switching
  • the above-mentioned parasitic capacitance short-circuit loss does not occur, but a spike voltage caused by the leakage inductance of the transformer is applied to the secondary side rectifier.
  • a rectifying element having a high withstand voltage is used to reduce the influence of the spike voltage or a snubber circuit with power loss is added, the power conversion efficiency is reduced as in the case described above.
  • the aforementioned spike voltage can cause EMI noise.
  • LLC resonant converter that can perform ZCS (zero current switching) for the secondary side rectifier element (transformer primary winding, series inductor and clamp capacitor connected in series to it) Is known as a very high-efficiency power conversion circuit, which can solve the problems of spike voltage and parasitic capacitance short circuit with respect to the primary side power switch and the secondary side rectifying element described above.
  • the LLC resonant converter has a drawback that the input voltage range in which a highly efficient switching operation can be maintained is narrow.
  • an isolated DC-DC converter having a topology in which an active clamp type inverter on the primary side and a voltage doubler rectifier circuit on the secondary side is disclosed in Patent Document 1, Patent Document 2, and Patent Document 3. .
  • an isolated DC-DC converter having a topology having an active clamp type inverter on the primary side and a voltage doubler rectifier circuit on the secondary side it is known that the output voltage and output current can be PWM controlled.
  • a multi-resonant operation in which ZVS and ZCS are compatible is possible depending on the setting of circuit constants. Therefore, the isolated DC-DC converter having this topology can perform a switching operation with less stress on the primary side power switching element and the secondary side rectifying element constituting the power conversion circuit.
  • the secondary side rectifying element is formed of a diode.
  • the effect of conduction loss due to the secondary side rectifier element is affected when it is applied to an insulated switching power supply device having a relatively low output voltage.
  • Patent Documents 1 to 3 do not disclose at all how the synchronous rectifying elements should be controlled when the secondary rectifying elements are synchronous rectifying elements.
  • the present invention shows a specific configuration for controlling a synchronous rectifying element, and an object thereof is to provide an insulated switching power supply device that solves the above-described problems.
  • the insulated switching power supply device of the present invention is DC power input (V1), Power transmission transformer (MT), A main switching element (Q1) that controls switching of a DC voltage applied to the primary winding (Np) of the power transmission transformer from the DC power supply input section, and a timing that is complementary to ON / OFF of the main switching element and sandwiches a dead time Sub-switching element (Q2) driven by A series circuit connected to the sub-switching element to form a series circuit, and the series circuit is connected to one end of the primary winding of the power transmission transformer; A series inductor (L1) connected in series with the primary winding or secondary winding (Ns) of the power transmission transformer; First and second synchronous rectifier elements (Q4, Q3) connected to the secondary winding of the power transmission transformer; Synchronous rectification driving circuit for driving the first and second synchronous rectification elements, and first and second smoothing capacitors (C3, C), which constitute a voltage doubler rectification / smoothing circuit together with the first and second synchronous rectification elements C
  • the isolated DC-DC converter of the present invention is (A) PWM control of output voltage and output current is possible.
  • Safe circuit operation can be realized by taking measures to prevent backflow and through current of the first and second synchronous rectifier elements.
  • FIG. 1 is a circuit diagram of an insulation type DC-DC converter 101 according to a first embodiment of the present invention.
  • FIG. 2 is an equivalent circuit diagram of the insulation type DC-DC converter 101.
  • FIG. 3 is a timing chart of the isolated DC-DC converter 101.
  • 4A is an equivalent circuit diagram in mode 1
  • FIG. 4B is an equivalent circuit diagram in mode 2
  • FIG. 4C is an equivalent circuit diagram in mode 3
  • FIG. 4 (E) is an equivalent circuit diagram in mode 5
  • FIG. 4 (F) is an equivalent circuit diagram in mode 6
  • FIG. 4 (G) is an equivalent circuit diagram in mode 7
  • FIG. (H) is an equivalent circuit diagram in mode 8.
  • FIG. FIG. 5 is a circuit diagram of another DC-DC converter 101B of the first embodiment.
  • FIG. 6 is a diagram illustrating a circuit for generating a timing signal and a waveform of the timing signal in the second embodiment.
  • FIG. 7 is a circuit diagram of a portion that transmits a pulse signal to the sub switching element Q2 and the synchronous rectification elements Q3 and Q4 shown in FIG.
  • FIG. 8 is a circuit diagram of the insulation type DC-DC converter 102 of the second embodiment.
  • FIG. 9 is a diagram showing a drive circuit for the sub switching element Q2 in the DC-DC converter of the third embodiment.
  • FIG. 10 is a circuit diagram of the insulation type DC-DC converter 103 of the third embodiment.
  • FIG. 11 is a circuit diagram of another DC-DC converter 103B of the third embodiment.
  • FIG. 12 is a diagram illustrating a voltage drop detection circuit of the secondary winding Ns11 of the power transmission transformer MT of the DC-DC converter of the fourth embodiment.
  • FIG. 13 is a modification of the circuit that transmits the pulse signal to the sub switching element Q2 and the synchronous rectification elements Q3 and Q4 shown in FIG.
  • FIG. 14 is a circuit diagram of the isolated DC-DC converter 104 of the fourth embodiment.
  • FIG. 15 shows a synchronous rectifier driving circuit unit according to the fifth embodiment.
  • FIG. 16 is a circuit diagram of the insulation type DC-DC converter 105 of the fifth embodiment.
  • FIG. 17 is a circuit diagram of the isolated DC-DC converter 106 of the sixth embodiment.
  • FIG. 1 is a circuit diagram of an insulation type DC-DC converter 101 according to a first embodiment of the present invention.
  • the isolated DC-DC converter 101 includes an input unit of a DC input power supply V1, a power transmission transformer MT, a main switching element Q1, a sub switching element Q2, a capacitor C6, and a series inductor L1.
  • the power transmission transformer MT includes a primary winding Np11 and a secondary winding Ns11.
  • the sub switching element Q2 is driven at a complementary timing with the main switching element Q1 across the dead time.
  • a series circuit of the sub switching element Q2 and the capacitor C6 is connected to one end of the primary winding Np11 of the power transmission transformer MT to constitute an active clamp circuit.
  • the series inductor L1 is connected in series with the primary winding Np11 of the power transmission transformer MT.
  • This series inductor L1 is an inductor corresponding to the leakage inductance of the power transmission transformer MT.
  • the inductor corresponds to a series connection of the inductor and the leakage inductance.
  • a first synchronous rectifying element Q4, a second synchronous rectifying element Q3, a first smoothing capacitor C3, and a second smoothing capacitor C2 are connected to the secondary winding Ns11 of the transformer MT.
  • This circuit constitutes a voltage doubler rectification / smoothing circuit.
  • the first smoothing capacitor C3 is charged via the series inductor L1 and the first synchronous rectification element Q4 during the conduction period of the first synchronous rectification element Q4 started during the conduction period of the main switching element Q1.
  • the second smoothing capacitor C2 is charged via the series inductor L1 and the second synchronous rectification element Q3 during the conduction period of the second synchronous rectification element Q3 which is started during the conduction period of the sub switching element Q2.
  • the series inductor L1 is on the primary side, but the fact that it is charged via this series inductor L1 will become apparent in the later equivalent circuit.
  • a ⁇ -type filter is constituted by a smoothing capacitor constituted by a series connection of the first smoothing capacitor C3 and the second smoothing capacitor C2, an output filter inductor L2, and a third smoothing capacitor C10.
  • This ⁇ -type filter reduces the ripple of the voltage supplied to the load circuit Load.
  • the main switching element Q1 and the sub-switching element Q2 are connected to a primary side control circuit PCC (Primary Control Circuit), and the first synchronous rectification device Q4 and the second synchronous rectification device Q3 are connected to a secondary side control circuit SCC (Secondary Control). Circuit).
  • PCC Primary Control Circuit
  • SCC Secondary Control Circuit
  • the feedback circuit compares the output voltage of the voltage doubler rectification / smoothing circuit with the reference voltage, generates a feedback signal (Feed Back Signal) based on the error, and insulates from the secondary side to the primary side. It is transmitted in the state and input to the primary side control circuit PCC.
  • the primary-side control circuit PCC controls the duty ratio of the main switching element Q1 (PWM control) according to the feedback signal, and also controls the duty ratio of the sub-switching element Q2 that is driven at a complementary timing. Vout is made asymptotic to the target value to stabilize the output voltage of the isolated DC-DC converter.
  • FIG. 2 is an equivalent circuit diagram of the isolated DC-DC converter 101.
  • the power transmission transformer MT can be expressed as an equivalent circuit in which the primary and the secondary are connected by an excitation inductance Lm and a series inductor L1.
  • the capacities of the first and second smoothing capacitors C3 and C2 are converted to the primary side, they are equivalent to the square of the turns ratio of the power transmission transformer MT, so these are (Ns11 / Np11) 2 ⁇ C3, It can be expressed as (Ns11 / Np11) 2 ⁇ C2, and the output filter inductor and load circuit can also be expressed as (Np11 / Ns11) 2 ⁇ L2 and (Np11 / Ns11) ⁇ Vout in terms of the primary side.
  • Vgs is a gate-source voltage
  • Vds is a drain-source voltage
  • Id is a drain current
  • FIG. 4 (C) At t2, the parasitic diode of the sub switching element Q2 conducts and charges C6. Q2 is turned on during this period. While (Ns11 / Np11) 2 ⁇ C3 is charged, the current flowing through the first synchronous rectifier Q4 decreases and reaches 0 at t3. If the current flowing through Q4 at t2 is Ipkon and the peak voltage of Q1 is Vdspk, this delay period lasts for (L1 ⁇ Ipkon) / Vdspk. Therefore, the delay period increases as the inductance of the series inductor L1 increases, and increases as the output current increases and Ipkon increases.
  • FIG. 4 (G) At t5, the parasitic diode of the main switching element Q1 becomes conductive. The main switching element Q1 is turned on during this period. While (Ns11 / Np11) 2 ⁇ C2 is charged, the current flowing through the second synchronous rectifier Q3 decreases, and reaches 0 at t6. If the current flowing through the series inductor L1 at t5 is Ipkoff and the peak voltage of the main switching element Q1 is Vdspk, this delay period continues for (L1 ⁇ Ipkoff) / Vdspk. Therefore, the delay period increases as the series inductor L1 increases, and increases as the output current increases and Ipkoff increases.
  • the conduction period of the first synchronous rectification element Q4 is formed with a phase lag behind the conduction period of the main switching element Q1.
  • the first synchronous rectifier element Q4 starts to conduct after the start of conduction of the main switching element Q1, and the current decreases immediately after the main switching element Q1 is turned off.
  • the conduction period of the second synchronous rectifier element Q3 is formed with a phase lag behind the conduction period of the sub-switching element Q2. That is, the second synchronous rectifying element Q3 starts to conduct after the conduction of the sub switching element Q2, and the current decreases immediately after the sub switching element Q2 is turned off.
  • the first and second synchronous rectifier elements Q4 and Q3 are driven according to the conduction period of the first and second synchronous rectifier elements Q4 and Q3.
  • FIG. 5 is a circuit diagram of another DC-DC converter 101B of the first embodiment.
  • the position of the first smoothing capacitor C3 is different from the circuit shown in FIG. That is, in the DC-DC converter 101B shown in FIG. 5, the first smoothing capacitor C3 is connected to the position where the output voltage is applied before the ⁇ -type filter by the output filter inductor L2 and the third smoothing capacitor C10. ing.
  • the operation is similar to that of the DC-DC converter 101 except that the voltage applied to the first smoothing capacitor C3 increases to the output voltage.
  • the connection method of the DC-DC converter 101 is more advantageous than the DC-DC converter 101B.
  • Second Embodiment a more specific method for driving the sub-switching element Q2 and the first and second synchronous rectifier elements Q4 and Q3 provided in the insulation type DC-DC converter 101 of the first embodiment is described. Shown in
  • a pulse signal indicating the off timing of the sub-switching element Q2 and the first and second synchronous rectifying elements Q4 and Q3 is transmitted by the signal transmission transformer PT and driven based on the pulse signal.
  • FIG. 6 is a diagram showing a circuit for generating a timing signal and a waveform of the timing signal in the second embodiment.
  • the primary side control circuit (Primary Control Circuit) has a main switching element drive terminal OutA and an overlap signal output terminal OutB. From the main switching element drive terminal OutA, a square-wave main switching element drive signal that is at the H level during the ON period of the main switching element Q1 is output. From the overlap signal output terminal OutB, in addition to the ON period of the main switching element Q1, a square wave overlap signal is output in which the preceding and following dead time periods (Td1, Td2) are also at the H level.
  • Td1, Td2 dead time periods
  • a transmission winding Np21 of the signal transmission transformer PT is connected between the main switching element drive terminal OutA and the overlap signal output terminal OutB via an impedance element including a resistor R7 and a capacitor C9.
  • the transmission winding of the signal transmission transformer PT during the dead time period A pulse signal is generated at Np21.
  • the signal transmission transformer PT transmits the pulse signal from the transmission winding Np21 to the reception winding Ns21, and the drive circuit connected to the reception winding Ns21 has the sub-switching element Q2 or the first and second elements according to the timing of the pulse signal.
  • the synchronous rectifier elements Q4 and Q3 are driven.
  • FIG. 7 is a circuit diagram of a portion for transmitting a pulse signal to the sub switching element Q2 and the synchronous rectification elements Q3 and Q4 shown in FIG.
  • the signal transmission transformer PT transmits the pulse signal shown in FIG.
  • a voltage doubler rectifier circuit composed of C1, R5 and a parasitic diode of switching element Q5 is connected to the winding of power transmission transformer MT ⁇ ⁇ ⁇ ⁇ , and the output of this voltage doubler rectifier circuit is connected to the gate of sub-switching element Q2.
  • the switching element Q5 is turned on and the sub-switching element Q2 is immediately turned off.
  • FIG. 7 shows the portion related to the sub switching element Q2, but the same applies to the first and second synchronous rectification elements Q4 and Q3. That is, the first and second synchronous rectifier elements Q4 and Q3 are also provided with a signal transmission transformer PT, and the output of the voltage doubler rectifier circuit is connected to the gates of the first and second synchronous rectifier elements Q4 and Q3. Has been. When the pulse signal is transmitted by the signal transmission transformer PT, the first and second synchronous rectifier elements Q4 and Q3 are turned off.
  • FIG. 8 is a circuit diagram of the insulation type DC-DC converter 102 of the second embodiment.
  • the insulated DC-DC converter 102 includes an input unit of a DC input power source V1, a main switching element Q1, a sub switching element Q2, a capacitor C6, a power transmission transformer MT, and the like.
  • the power transmission transformer MT includes a primary winding Np11 that transmits power, a secondary winding Ns11 that receives power, and auxiliary windings Ns12, Ns13, and Np12 that are used to drive a power switching element.
  • a series inductor L1 is connected in series to the primary winding Np11 of the power transmission transformer MT.
  • the second synchronous rectification element (on / off side synchronous rectification element) Q3 starts to conduct during the conduction period of the sub switching element Q2.
  • the first synchronous rectifier element (on-on side synchronous rectifier element) Q4 starts to conduct during the conduction period of the main switching element Q1.
  • the signal transmission transformer PT that transmits a pulse signal includes a transmission winding Np21, a reception winding Np22, Ns21, and Ns22.
  • a signal for driving the main switching element Q1 is output from the OutA terminal, and an overlap signal is output from the OutB terminal (see FIG. 6).
  • the transmission winding Np21 of the signal transmission transformer PT is connected between the OutA terminal and the OutB terminal via a capacitor C9 and a resistor R7 which are impedance elements. As shown in FIG. 6, a pulse signal is generated in a period corresponding to the dead time and transmitted from the transmission winding Np21 to each of the reception windings Np22, Ns21, and Ns22.
  • the same drive circuit shown in FIG. 7 is used for driving all of the sub-switching element Q2 and the first and second synchronous rectifier elements Q4 and Q3.
  • the first synchronous rectifying element Q4) and the on / off side (Q2 and the second synchronous rectifying element Q3) the polarity of the winding of the connected power transmission transformer MT is reversed.
  • the series inductor L1 is connected in series with the primary winding Np11 of the power transmission transformer MT, and is disposed in front of the power transmission transformer MT. Includes a phase delay due to the series inductor L1. Therefore, the induced voltage of the power transmission transformer MT changes at a timing delayed from the voltage across the main switching element Q1. Accordingly, the sub-switching element Q2, the first and second synchronous rectifier elements Q4, Q3 are turned on when the gate is charged at a timing delayed from the voltage across the main switching element Q1, and the pulse signal is transmitted to the terminal OutA. , Turn off at the same timing as the output transition of OutB.
  • the drive timings of the first and second synchronous rectifier elements Q4 and Q3 do not completely coincide with the conduction periods of the first and second synchronous rectifier elements Q4 and Q3.
  • the first and second synchronous rectifier elements Q4 and Q3 are turned off in the middle of the conduction period, and then a current flows through the parasitic diodes of the first and second synchronous rectifier elements Q4 and Q3.
  • the ratio of the phase delay due to the series inductor L1 is small with respect to the entire switching period, the configuration is sufficiently practical.
  • FIG. 9 is a diagram showing a drive circuit for the sub switching element Q2 in the DC-DC converter of the third embodiment.
  • the diode D1 and the capacitor C1 constitute a bootstrap circuit.
  • This bootstrap circuit supplies power for driving the sub switching element Q2.
  • Vcc is a DC voltage source for operating a primary side control circuit PCC (Primary Control Circuit).
  • PCC Primary Control Circuit
  • Capacitor C7 and resistor R9 constitute a differentiation circuit.
  • This differentiation circuit transmits the voltage change of terminal OutB to switching element Q12, turns on Q12 at the moment when terminal OutB changes from L level to H level, and Q12 at the moment when terminal OutB changes from H level to L level. Turn off.
  • the diode D3 and the resistors R6 and R9 maintain the switching element Q12 in the ON state while the terminal OutB is at the H level.
  • the resistor R5, the switching element Q11, and the diode D2 have a function of charging the gate capacitance of the sub-switching element Q2 during the OFF period of the switching element Q12, and as a result, when the terminal OutB is at the H level, the sub-switching element Q2 is OFF.
  • the period during which the terminal OutB is at the L level is converted into the ON period of the sub switching element Q2.
  • the potential change of the source of the sub switching element Q2 due to the on / off of the main switching element Q1 also acts in the direction of promoting the driving operation of the sub switching element Q2.
  • FIG. 10 is a circuit diagram of the insulation type DC-DC converter 103 of the third embodiment.
  • the insulated DC-DC converter 103 includes an input portion of a DC input power supply V1, a main switching element Q1, a sub switching element Q2, a capacitor C6, and a power transmission transformer MT.
  • the power transmission transformer MT includes a primary winding Np11 that transmits and receives power, a secondary winding Ns11, and auxiliary windings Ns12 and Ns13 that are used to drive a power switching element.
  • the series inductor L1 is connected in series with the secondary winding Ns11 of the power transmission transformer MT.
  • the first synchronous rectifier element (on-on side synchronous rectifier element) Q4 starts to conduct during the conduction period of the main switching element Q1.
  • the second synchronous rectification element (on / off side synchronous rectification element) Q3 starts to conduct during the conduction period of the sub switching element Q2.
  • the control / drive circuit on the primary side has almost the same configuration as the circuit shown in FIG. 8 in the second embodiment, and the sub-switching element Q2 is driven by the circuit shown in FIG.
  • a voltage generated at both ends of the series inductor L1 is detected immediately after the on period of the main switching element Q1 and immediately after the on period of the sub switching element Q2, and a voltage is generated at both ends of the series inductor L1.
  • the first and second synchronous rectifier elements Q4 and Q3 are turned off.
  • a voltage having (+) as the gate side of the switching element Q9 is generated at both ends of the series inductor L1, and Q9 is turned on.
  • Q9 is turned on, the charge accumulated in the gate of the first synchronous rectifier element Q4 is discharged, and the first synchronous rectifier element Q4 is turned off.
  • the induced voltage of the power transmission transformer MT is inverted, and a voltage of (+) is applied to the resistor R3 and the switching element Q7 via the auxiliary winding Ns13, capacitor C4, resistor R11, and the gate of the second synchronous rectifier element Q3 is charged.
  • the second synchronous rectifier Q3 is turned on.
  • the sub-switching element Q2 is turned on, the second synchronous rectification element Q3 is turned on, and the second smoothing capacitor C2 is charged.
  • the induced voltage of the power transmission transformer MT is inverted, and a voltage (+) is applied to the resistor R8 and the switching element Q10 via the auxiliary winding Ns12, the capacitor C8, and the resistor R14, and the gate of the first synchronous rectifier element Q4 is charged.
  • the first synchronous rectifier Q4 is turned on.
  • the main switching element Q1 is turned on, Q4 is conducted, and the first smoothing capacitor C3 is charged.
  • driving is performed by turning off the first and second synchronous rectifier elements Q4 and Q3 using the voltage generated at both ends of the series inductor L1 as a trigger.
  • FIG. 11 is a circuit diagram of another DC-DC converter 103B of the third embodiment.
  • the series inductor is composed of a transformer PT2 to which a primary winding Np31 is connected.
  • the transformer PT2 transmits a voltage generated in the primary winding Np31 to the secondary side to turn off the first and second synchronous rectifier elements Q4 and Q3.
  • the rest is the same as the DC-DC converter 103 shown in FIG.
  • FIG. 12 is a diagram showing a voltage drop detection circuit of the power transmission transformer MT of the DC-DC converter of the fourth embodiment.
  • This circuit includes a comparator COMP and a reference voltage generation circuit that generates a reference voltage V4.
  • the resistor Rns represents an equivalent resistance component of the secondary winding Ns11 of the power transmission transformer MT.
  • An induction voltage differential winding Ns14 is provided in the power transmission transformer MT.
  • the equivalent resistance component Rns of the secondary winding Ns11 of the transformer MT a voltage drop corresponding to the current flowing through the secondary winding Ns11 occurs.
  • the induced voltage differential winding Ns14 connected in parallel to the secondary winding Ns11 has the same number of turns as the secondary winding Ns11 and is tightly coupled. Therefore, the induced voltages of the secondary winding Ns11 and the induced voltage differential winding Ns14 cancel each other.
  • a high resistance Rd is connected in series to the induction voltage differential winding Ns14, the current is suppressed to a small level, and almost no voltage drop occurs. Accordingly, the voltage drop at the resistance component Rns can be measured by observing the voltage across the resistor Rd.
  • the second synchronous rectifier element Q3 When the current flowing through the synchronous rectifier elements Q3 and Q4 is estimated from the voltage drop of the resistance component Rns, and the voltage drop is equal to or higher than the reference voltage V4, the second synchronous rectifier element Q3 is turned on and is lower than the reference voltage Turn off. As a result, current flows only through the second synchronous rectifier element Q3 from the source to the drain.
  • FIG. 13 is a modification of the circuit that transmits a pulse signal to the sub-switching element Q2 and the synchronous rectifier elements Q3 and Q4 shown in FIG. 7.
  • the charge accumulated in the capacitor C1 is discharged. In this way, the loss generated is reduced.
  • switching element Q6 when switching element Q6 is turned on, switching element Q7 is turned off. Therefore, even when charge remains in capacitor C1 during the on period of switching element Q6, the charge is not discharged and discharge loss occurs. Can be reduced.
  • FIG. 14 is a circuit diagram of the isolated DC-DC converter 104 according to the fourth embodiment.
  • a drive signal for the main switching element Q1 is output from the terminal OutA, and an overlap signal is output from the terminal OutB.
  • a capacitor C9 and a resistor R7 which are impedance elements, are connected in series with the transmission winding Np21 of the signal transmission transformer PT between the terminal OutA and the terminal OutB. Therefore, a pulse signal is generated in the signal transmission transformer PT during a period corresponding to the dead time, and is transmitted from the transmission winding Np21 to the reception windings Np22 and Ns21.
  • the drive circuit shown in FIG. 7 is used for the drive circuit portion of the sub switching element Q2.
  • the sub switching element Q2 is driven based on the voltage generated in the auxiliary winding Np12 of the power transmission transformer MT and the pulse signal received by the reception winding Np22 of the signal transmission transformer PT.
  • the circuit shown in FIG. 13 is used for the drive circuit unit of the first synchronous rectifier element Q4.
  • the first synchronous rectification element Q4 is driven based on the voltage generated in the auxiliary winding Ns12 of the power transmission transformer MT and the pulse signal received by the reception winding Ns21 of the signal transmission transformer PT.
  • a switching element Q8 is connected in parallel to the switching element Q6 driven by the signal transmission transformer PT, and the gate of the switching element Q8 is commonly connected to the gate of the second synchronous rectifier element Q3. That is, during the on period of the second synchronous rectifier element Q3, the switching element Q8 is also in the on state. When Q8 is turned on, the first synchronous rectifier element Q4 is maintained in the off state.
  • the synchronous rectifier elements Q3 and Q4 are driven at an appropriate timing, simultaneous ON will not occur. However, even if a deviation occurs in the drive timing, the first synchronous rectifier element Q4 and the first synchronous rectifier element Q4 are The two synchronous rectifier elements Q3 are prevented from being turned on simultaneously.
  • the second synchronous rectifier element Q3 is driven by a circuit for detecting a voltage drop in the secondary winding of the transformer MT shown in FIG. That is, the voltage drop of the secondary winding Ns11 of the transformer MT is detected by the difference from the induced voltage differential winding Ns14, and the voltage drop of the secondary winding Ns11 due to the current in the direction in which the second synchronous rectifier element Q3 is conducted.
  • the synchronous rectifier Q3 When becomes greater than a certain value, the synchronous rectifier Q3 is turned on. After that, when the current in the direction of conducting the second synchronous rectifying element Q3 decreases and the voltage drop of the secondary winding Ns11 becomes less than a certain value, the second synchronous rectifying element Q3 is turned off again.
  • the output current in voltage doubler rectification passes through the first synchronous rectifier element Q4 and the second synchronous rectifier element Q3 once, so if either one of the synchronous rectifier elements is provided with a backflow prevention measure, an isolated DC-DC There is no reverse flow phenomenon in which power is transmitted from the output side of the converter to the input side. That is, in the fourth embodiment, since the second synchronous rectifier element Q3 is driven so that only the current flows from the source to the drain, no backflow phenomenon occurs.
  • FIG. 15 shows a synchronous rectifier driving circuit unit according to the fifth embodiment.
  • This circuit includes a comparator U1, a current amplification element E2, a detection resistor R11, and the like.
  • a current flows through the parasitic diode of the synchronous rectifier element Q3, a forward voltage drop occurs across the parasitic diode.
  • the diode D2 is a Schottky barrier diode whose forward voltage drop is smaller than that of the parasitic diode, a current flows through the diode D2 via the detection resistor R11.
  • the current causes a voltage larger than the reference voltage V3 at both ends of the detection resistor R11, and the output voltage of the comparator U1 is inverted from the L level to the H level.
  • the input voltage of the current amplifying element E2 is also inverted from the L level to the H level, and the synchronous rectifying element Q3 and the switching element Q9 are turned on.
  • the output voltage of the comparator U1 is inverted from the H level to the L level, and the charge of the capacitor C11 is discharged through the diode D3. Since the input voltage of the amplifying element E2 is also inverted from the H level to the L level, the synchronous rectifying element Q3 and the switching element Q9 are turned off again. With the above-described operation, the synchronous rectifier Q3 is turned on only during the period when the rectified current flows from the source to the drain, and is turned off during the other periods.
  • the switching element Q9 Since the switching element Q9 has a parasitic capacitance in parallel with the Schottky barrier diode D2, when the drain voltage of the synchronous rectifier Q3 changes, the parasitic capacitance is energized and noise is generated at both ends of the detection resistor R11. To do.
  • the comparator U1 is provided with hysteresis by resistors R8 and R14, and the diode D3, resistor R9, and capacitor C11 delay the turn-on of the synchronous rectifier Q3 but do not delay the turn-off.
  • a circuit is configured.
  • FIG. 16 is a circuit diagram of the isolated DC-DC converter 105 of the fifth embodiment.
  • the drive circuit unit of the sub switching element Q2 combines the pulse signal received by the reception winding Np22 of the signal transmission transformer PT and the signal transmitted from the terminal OutB via the capacitor C12.
  • the sub-switching element Q2 is driven based on the above.
  • Capacitors C8 and C12 and resistor R6 constitute a differentiation circuit.
  • the first synchronous rectifier element (on-on side) Q4 includes a circuit composed of the auxiliary winding Ns12 of the power transmission transformer MT, the capacitor C7, the resistor R3, the reception winding Ns21 of the signal transmission transformer PT, and the switching element Q6 (shown in FIG. 7). The same drive circuit as the above circuit is connected.
  • the first synchronous rectifier element Q4 is not provided with a countermeasure against backflow, but the voltage of the first smoothing capacitor C3 is “input voltage ⁇ (transformer 2) regardless of the presence or absence of the countermeasure against backflow. Next winding number / transformer primary winding number) ”. Therefore, if a countermeasure against backflow is applied only to the second synchronous rectifying element Q3 on the on / off side, power is output from the output side to the input side of the isolated DC-DC converter 105. The reverse flow phenomenon that is transmitted can be prevented.
  • the second synchronous rectifier (on / off side) Q3 has the same drive circuit as that shown in FIG. That is, when the voltage drop of the second synchronous rectifier Q3 is detected, Q3 is turned on, and when the conduction current of Q3 decreases and the voltage drop becomes less than a certain value, Q3 is turned off again.
  • current flows only through the second synchronous rectifier element Q3 in the direction from the source to the drain, so that the backflow current of the insulated DC-DC converter 105 is prevented.
  • the second synchronous rectifier Q3 is turned on at the same time by Q3 and the first synchronous rectifier Q4, so that the current for discharging the accumulated charges of the first and second smoothing capacitors C3 and C2 changes Q3 and Q4. Since the driving method according to the fifth embodiment is on the through current path that penetrates, the through current can be prevented.
  • FIG. 17 is a circuit diagram of the isolated DC-DC converter 106 of the sixth embodiment.
  • the terminal OutA outputs a drive signal for the main switching element Q1
  • the terminal OutB outputs an overlap signal.
  • a capacitor C9 and a resistor R6, which are impedance elements are connected in series with the transmission winding Np21 of the signal transmission transformer PT. Therefore, a pulse signal is generated in the signal transmission transformer PT during a period corresponding to the dead time, and is transmitted from the transmission winding Np21 to the reception windings Ns21 and Ns22.
  • Switching element Q12 is driven based on the signal differentiated from the output of terminal OutB by capacitor C11 and resistor R5, and the voltage obtained by dividing the output of diode D7 by resistors R12 and R5, and this switching element Q12 is inverted. At this timing, the sub switching element Q2 is driven.
  • the first synchronous rectifier element (on-on side) Q4 includes an auxiliary winding Ns12 of the power transmission transformer MT, a capacitor C7, resistors R3 and R9, a reception winding Ns21 of the signal transmission transformer PT, diodes D5 and D6, and a switching element Q10.
  • Q11 constitutes a drive circuit similar to that shown in FIG.
  • the first synchronous rectifier element Q4 is not provided with a countercurrent countermeasure, but the voltage of the first smoothing capacitor C3 is “input voltage ⁇ (transformer 2) regardless of the presence or absence of the countercurrent countermeasure.
  • Next winding number / transformer primary winding number) so that if the counter-current countermeasure is applied only to the second synchronous rectifying element Q3 on the on / off side, power is output from the output side to the input side of the isolated DC-DC converter. The transmitted backflow phenomenon can be prevented.
  • the second synchronous rectifying element (on / off side) Q3 is also configured with a drive circuit similar to FIG. That is, a drive circuit is configured by the auxiliary winding Ns13 of the power transmission transformer MT, the capacitor C8, the resistors R7 and R8, the reception winding Ns22 of the signal transmission transformer, the diodes D1 and D4, and the switching elements Q7 and Q9.
  • Resistor R13 is the equivalent resistance of the output filter inductor L2.
  • the voltage across the output filter inductor L2 is integrated by the resistor R11 and the capacitor C4 and converted to a DC voltage.
  • the comparator U2 compares the integrated DC voltage with the reference voltage V4. When the DC voltage is less than the reference voltage, the output voltage of the comparator U2 is maintained at the L level, so that the gate of the switching element Q9 connected via the diode D8 is maintained at the L level, and the second synchronous rectifying element Charging current does not flow into the gate of Q3.
  • the second synchronous rectifier element Q3 is maintained in the off state, so that no backflow current flows through the isolated DC-DC converter 106 of the sixth embodiment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

 副スイッチング素子(Q2)は主スイッチング素子(Q1)とデッドタイムを挟んで相補的なタイミングで駆動される。副スイッチング素子(Q2)とコンデンサ(C6)の直列回路が電力伝送トランス(MT)の1次巻線(Np11)の一端に接続されてアクティブクランプ回路を構成している。直列インダクタ(L1)は電力伝送トランス(MT)の1次巻線(Np11)に対して直列に接続されている。トランス(MT)の2次巻線(Ns11)には、第1の同期整流素子(Q4)、第2の同期整流素子(Q3)、第1の平滑コンデンサ(C3)、第2の平滑コンデンサ(C2)が接続されている。この回路構成によって、2次側整流素子による導通損失の影響を小さくして、高効率な電力変換を可能とする。

Description

絶縁型スイッチング電源装置
 本発明は、絶縁型のスイッチング電源装置に関するものである。
 絶縁型スイッチング電源装置の電力変換回路に使用される、例えばフォワードコンバータやフライバックコンバータ等のハードスイッチング型トポロジーのコンバータでは、1次側電力スイッチング素子や2次側整流素子に電力伝送トランスのリーケージインダクタンスに起因するスパイク電圧が印加される。
 前記スパイク電圧による影響を軽減するために耐圧の高いスイッチング素子を用いたり、電力損失を伴うスナバー回路を付加したりすると、電力変換効率の低下を招くことになる。また、1次側電力スイッチング素子の両端に電圧が加わった状態でターンオンされると、前記1次側電力スイッチング素子に対して並列に存在する寄生容量に蓄積された電荷が放電する際に寄生容量短絡損失が発生する。
 例えばフェイズシフトフルブリッジコンバータ等のZVS(ゼロ電圧スイッチング)を行うトポロジーのコンバータにおいては前述の寄生容量短絡損失が生じないが、トランスのリーケージインダクタンスに起因するスパイク電圧が2次側整流素子に加わる。このスパイク電圧の影響を軽減するために耐圧の高い整流素子を用いたり、電力損失を伴うスナバー回路を付加したりすると、前述の場合と同様に電力変換効率の低下を招くことになる。さらに、前述のスパイク電圧はEMIノイズの原因にもなる。
 一方、1次側電力スイッチング素子に対するZVSだけでなく、2次側整流素子に対するZCS(ゼロ電流スイッチング)が可能なLLC共振コンバータ(トランスの1次巻線、それに直列接続された直列インダクタおよびクランプコンデンサで共振する構成のコンバータ)は、前述の1次側電力スイッチ、及び2次側整流素子に対するスパイク電圧や寄生容量短絡の問題が解決でき、非常に高効率な電力変換回路として知られている。ところが、LLC共振コンバータは高効率なスイッチング動作を維持できる入力電圧範囲が狭いという欠点がある。
 一方、1次側にアクティブクランプ型のインバーター、2次側に倍電圧整流回路が構成されたトポロジーの絶縁型DC-DCコンバータが、特許文献1、特許文献2、特許文献3に開示されている。このような、1次側にアクティブクランプ型のインバーター、2次側に倍電圧整流回路を備えたトポロジーの絶縁型DC-DCコンバータでは、出力電圧、出力電流をPWM制御できることが知られている。また、回路定数の設定によっては、ZVS、ZCSを両立させた複共振動作も可能なことが知られている。従って、このトポロジーの絶縁型DC-DCコンバータは、電力変換回路を構成する1次側電力スイッチング素子、及び2次側整流素子に対してストレスの小さなスイッチング動作が可能である。
特許第2561201号公報 特開2001-224171号公報 特開2001-339948号公報
 特許文献1~3に示されているスイッチング電源装置においては、2次側整流素子はダイオードで構成されている。倍電圧整流回路では、出力電流が2次側整流素子を二段に通過するので、比較的低い出力電圧の絶縁型スイッチング電源装置に適用しようとすると、2次側整流素子による導通損失の影響が大きく、高効率な電力変換が難しいという課題がある。更に、前述の特許文献1~3には2次側整流素子を同期整流素子とした際に、それらの同期整流素子をどのように制御すべきか、という点に関しては全く示されていない。
 本発明は同期整流素子の制御を行うための具体的な構成を示し、前述の課題を解決した絶縁型スイッチング電源装置を提供することを目的としている。
 本発明の絶縁型スイッチング電源装置は、
 直流電源入力部(V1)と、
 電力伝送トランス(MT)と、
 前記直流電源入力部から前記電力伝送トランスの1次巻線(Np)に加わる直流電圧をスイッチング制御する主スイッチング素子(Q1)と、前記主スイッチング素子のオンオフと相補的でデッドタイムを挟んだタイミングで駆動される副スイッチング素子(Q2)と、
 前記副スイッチング素子に対して直列に接続されて直列回路を構成し、この直列回路が前記電力伝送トランスの1次巻線の一端に接続されるコンデンサ(C6)と、
 前記電力伝送トランスの1次巻線または2次巻線(Ns)に対して直列に接続される直列インダクタ(L1)と、
 前記電力伝送トランスの2次巻線に接続された、第1、第2の同期整流素子(Q4、Q3)と、
 前記第1、第2の同期整流素子を駆動する同期整流駆動回路と
 前記第1、第2の同期整流素子とともに倍電圧整流・平滑回路が構成される第1、第2の平滑コンデンサ(C3、C2)と、
 前記主スイッチング素子の導通期間に開始される第1の同期整流素子の導通期間に、前記直列インダクタおよび第1の同期整流素子を介して前記第1の平滑コンデンサが充電され、前記副スイッチング素子の導通期間に開始される第2の同期整流素子の導通期間に、前記直列インダクタと、第2の同期整流素子を介して前記第2の平滑コンデンサが充電され、前記倍電圧整流・平滑回路の出力電圧(Vout)または出力電流(Iout)が目標値に漸近するように前記主スイッチング素子のデューティ比によって入出力変換比を制御する制御回路と、
を備えたことを特徴とする。
 本発明の絶縁型DC-DCコンバータは、
(a)出力電圧、出力電流のPWM制御が可能である。
(b)1次側電力スイッチング素子、及び2次側整流素子に対する電圧ストレスが小さい。
(c)主スイッチング素子のゼロ電圧スイッチングが可能である。
(d)上記のような特徴を有するトポロジーに同期整流素子を用いることで、数Vから数十V程度の比較的低電圧出力の絶縁型DC-DCコンバータに適用し、高効率な電力変換動作を実現できる。
(e)第1、第2の同期整流素子の逆流、及び貫通電流を防止する対策を施すことで、安全な回路動作を実現できる。
(f)電力伝送トランスの1次巻線もしくは2次巻線に対して直列に接続される直列インダクタは電力伝送トランスのリーケージインダクタンスで容易に形成できるので、入出力リップル低減に用いる小型のフィルタインダクタを除けば、磁性部品は電力伝送トランスの1個だけで構成でき、低コスト化が可能である。
(g)リーケージインダクタンスの大きい疎結合トランスはしばしば特別な巻線構造を必要とし、かつ、巻線の交流抵抗が増加する問題があるが、前記直列インダクタは両端に加わる電圧が小さく、大きなインダクタンス値を必要としないので、疎結合トランスを必要としない。
図1は本発明の第1の実施形態の絶縁型DC-DCコンバータ101の回路図である。 図2は絶縁型DC-DCコンバータ101の等価回路図である。 図3は絶縁型DC-DCコンバータ101のタイミングチャートである。 図4(A)はモード1での等価回路図、図4(B)はモード2での等価回路図、図4(C)はモード3での等価回路図、図4(D)はモード4での等価回路図、図4(E)はモード5での等価回路図、図4(F)はモード6での等価回路図、図4(G)はモード7での等価回路図、図4(H)はモード8での等価回路図である。 図5は、第1の実施形態の別のDC-DCコンバータ101Bの回路図である。 図6は第2の実施形態におけるタイミング信号を発生する回路およびタイミング信号の波形を表す図である。 図7は、図6に示した副スイッチング素子Q2および同期整流素子Q3,Q4へパルス信号を送信する部分の回路図である。 図8は第2の実施形態の絶縁型DC-DCコンバータ102の回路図である。 図9は第3の実施形態のDC-DCコンバータにおける副スイッチング素子Q2の駆動回路を表す図である。 図10は第3の実施形態の絶縁型DC-DCコンバータ103の回路図である。 図11は、第3の実施形態の別のDC-DCコンバータ103Bの回路図である。 図12は第4の実施形態のDC-DCコンバータの、電力伝送トランスMTの2次巻線Ns11の電圧降下検出回路を示す図である。 図13は、図7に示した副スイッチング素子Q2および同期整流素子Q3,Q4へパルス信号を送信する回路の変形例である。 図14は第4の実施形態の絶縁型DC-DCコンバータ104の回路図である。 図15は第5の実施形態における同期整流素子駆動回路部である。 図16は第5の実施形態の絶縁型DC-DCコンバータ105の回路図である。 図17は第6の実施形態の絶縁型DC-DCコンバータ106の回路図である。
《第1の実施形態》
 図1は本発明の第1の実施形態の絶縁型DC-DCコンバータ101の回路図である。絶縁型DC-DCコンバータ101は、直流入力電源V1の入力部、電力伝送トランスMT、主スイッチング素子Q1、副スイッチング素子Q2、コンデンサC6、直列インダクタL1を備えている。電力伝送トランスMTは1次巻線Np11と2次巻線Ns11とを備えている。副スイッチング素子Q2は主スイッチング素子Q1とデッドタイムを挟んで相補的なタイミングで駆動される。
 副スイッチング素子Q2とコンデンサC6の直列回路が電力伝送トランスMTの1次巻線Np11の一端に接続されてアクティブクランプ回路を構成している。直列インダクタL1は電力伝送トランスMTの1次巻線Np11に対して直列に接続されている。この直列インダクタL1は電力伝送トランスMTのリーケージインダクタンスに相当するインダクタである。または電力伝送トランスMTの1次巻線Np11に直列にインダクタが接続されている場合には、そのインダクタと前記リーケージインダクタンスとの直列接続に相当するインダクタである。
 トランスMTの2次巻線Ns11には、第1の同期整流素子Q4、第2の同期整流素子Q3、第1の平滑コンデンサC3、第2の平滑コンデンサC2が接続されている。この回路によって倍電圧整流・平滑回路が構成されている。第1の平滑コンデンサC3は、主スイッチング素子Q1の導通期間に開始される第1の同期整流素子Q4の導通期間に、直列インダクタL1と第1の同期整流素子Q4を介して充電される。第2の平滑コンデンサC2は、副スイッチング素子Q2の導通期間に開始される第2の同期整流素子Q3の導通期間に、直列インダクタL1と第2の同期整流素子Q3を介して充電される。なお、直列インダクタL1は1次側にあるが、この直列インダクタL1を介して充電されることについては、後の等価回路で明らかになる。
 前記第1の平滑コンデンサC3および第2の平滑コンデンサC2の直列接続で構成される平滑コンデンサと、出力フィルタインダクタL2と、第3の平滑コンデンサC10とでπ型フィルタが構成されている。このπ型フィルタは負荷回路Loadに供給される電圧のリップルを低減する。
 主スイッチング素子Q1と副スイッチング素子Q2は1次側制御回路PCC(Primary Control Circuit)に接続され、第1の同期整流素子Q4と第2の同期整流素子Q3は2次側制御回路SCC(Secondary Control Circuit)に接続されている。
 図外のフィードバック回路は、倍電圧整流・平滑回路の出力電圧と基準電圧とを比較して、その誤差に基づいたフィードバック信号(Feed Back Signal)を生成し、2次側から1次側へ絶縁状態で伝送し、1次側制御回路PCCへ入力する。1次側制御回路PCCは前記フィードバック信号に応じて主スイッチング素子Q1のデューティ比を制御(PWM制御)し、相補的なタイミングで駆動される副スイッチング素子Q2のデューティ比も制御することで出力電圧Voutを目標値に漸近させ、絶縁型DC-DCコンバータの出力電圧を安定化する。
 図2は前記絶縁型DC-DCコンバータ101の等価回路図である。前記電力伝送トランスMTは、その励磁インダクタンスLmおよび直列インダクタL1で1次-2次間を接続した等価回路として表現できる。前記第1、第2の平滑コンデンサC3、C2の容量を1次側に換算すると、電力伝送トランスMTの巻数比の2乗倍と等価になるので、これらは(Ns11/Np11)2・C3、(Ns11/Np11)2・C2と表現でき、出力フィルタインダクタ、負荷回路も1次側に換算して(Np11/Ns11)2・L2、(Np11/Ns11)・Voutと表現できる。
 次に、絶縁型DC-DCコンバータ101の動作を図3のタイミングチャートおよび図4の各動作期間の等価回路を参照して説明する。図3において、Vgsはゲート・ソース間電圧、Vdsはドレイン・ソース間電圧、Idはドレイン電流である。
 [モード1] t0 ~ t1、図4(A)
 主スイッチング素子Q1はオン状態である。t0において第1の同期整流素子Q4の寄生ダイオードが導通して第1の平滑コンデンサ(Ns11/Np11) 2・C3 が充電される。この期間中に Q4がターンオンされる。
 [モード2] t1 ~ t2、図4(B)
 Q1がt1においてターンオフされる。Q1の出力容量(ドレイン・ソース間容量)が充電されてVdsが増加する。第1の平滑コンデンサ(Ns11/Np11)2・C3は充電され続ける。
 [モード3] t2 ~ t3 (オン期間後の遅延期間)、図4(C)
 t2において、副スイッチング素子Q2の寄生ダイオードが導通してC6を充電する。この期間中にQ2がターンオンされる。(Ns11/Np11) 2・C3 が充電されつつ第1の同期整流素子Q4を流れる電流が減少してt3で0に到達する。t2においてQ4を流れる電流をIpkon 、Q1のピーク電圧をVdspkとすると、この遅延期間は, (L1・Ipkon)/Vdspkだけ継続する。従って、遅延期間は、直列インダクタL1のインダクタンスが大きい程大きくなり、出力電流が増えてIpkonが大きくなる程大きくなる。
 [モード4] t3付近、図4(D)
 t3において第1の同期整流素子Q4がターンオフされ、第1の同期整流素子Q4、第2の同期整流素子Q3の両方がオフ状態になる。コンデンサC6と直列インダクタL1と励磁インダクタンスLmの直列回路が共振する。
 [モード5] t3 ~ t4、図4(E)
 第2の同期整流素子Q3の寄生ダイオードが導通して第2の平滑コンデンサ(Ns11/Np11) 2・C2 が充電される。この期間中に第2の同期整流素子Q3 がターンオンする。
 [モード6] t4 ~ t5、図4(F)
 t4でQ2がターンオフし、主スイッチング素子Q1の出力容量が放電されてドレイン電圧が低下する。 (Ns11/Np11)2・C2は充電され続ける。
 [モード7] t5 ~ t6 (オフ期間後の遅延期間)、図4(G)
 t5で主スイッチング素子Q1の寄生ダイオードが導通する。主スイッチング素子Q1はこの期間にターンオンされる。(Ns11/Np11) 2・C2 は充電されつつ、第2の同期整流素子Q3を流れる電流が減少して、t6で0に到達する。t5に直列インダクタL1を流れる電流をIpkoff 、主スイッチング素子Q1のピーク電圧をVdspkとすると、この遅延期間は、(L1・Ipkoff)/Vdspkだけ継続する。従って、遅延期間は、直列インダクタL1が大きい程大きくなり、出力電流が増えてIpkoffが大きくなる程大きくなる。
 [モード8] t6付近(t0と同じ状態)、図4(H)
 t6において第2の同期整流素子Q3がターンオフされ、第1の同期整流素子Q4、第2の同期整流素子Q3の両方がオフ状態になる。t6における動作状態はt0と全く同じになり、周期的な動作が繰り返される。
 前述のように、主スイッチング素子Q1、副スイッチング素子Q2のオフ直後にそれぞれ遅延期間があり、直列インダクタL1を介してそれぞれ第1の同期整流素子Q4、第2の同期整流素子Q3に流れる電流が0に減少するまでは、第1の同期整流素子Q4および第2の同期整流素子Q3の両端の電圧は反転しない。
 従って、第1の実施形態では、第1の同期整流素子Q4の導通期間は主スイッチング素子Q1の導通期間より位相が遅れて形成される。すなわち、第1の同期整流素子Q4は、主スイッチング素子Q1の導通開始より遅れて導通を開始して主スイッチング素子Q1のターンオフ直後に電流が減少する。第2の同期整流素子Q3の導通期間は前記副スイッチング素子Q2の導通期間より位相が遅れて形成される。すなわち、第2の同期整流素子Q3は、副スイッチング素子Q2の導通開始より遅れて導通を開始して副スイッチング素子Q2のターンオフ直後に電流が減少する。第1、第2の同期整流素子Q4、Q3の導通期間に応じて、第1、第2の同期整流素子Q4、Q3は駆動される。
 図5は、第1の実施形態の別のDC-DCコンバータ101Bの回路図である。第1の平滑コンデンサC3の位置が図1に示した回路とは異なる。すなわち、図5に示すDC-DCコンバータ101Bでは、第1の平滑コンデンサC3は、出力フィルタインダクタL2および第3の平滑コンデンサC10によるπ型フィルタの手前で、出力電圧が印加される位置に接続されている。この第1の平滑コンデンサC3に加わる電圧が出力電圧まで増加する以外はDC-DCコンバータ101と相似的に動作する。ただし、出力リップル電圧の低減に関しては、DC-DCコンバータ101の接続方法がDC-DCコンバータ101Bより有利である。
 第1の実施形態によれば、前述の(a)、(b)、(c)、(d)、(f)、(g)の効果を奏する。
《第2の実施形態》
 第2の実施形態では、第1の実施形態の絶縁型DC-DCコンバータ101に設けられている副スイッチング素子Q2および第1、第2の同期整流素子Q4,Q3の駆動方法について、より具体的に示す。
 この例は、前記副スイッチング素子Q2および第1、第2の同期整流素子Q4,Q3のオフタイミングを示すパルス信号を信号伝送トランスPTにより伝送し、それに基づいて駆動する方法である。
 図6は第2の実施形態におけるタイミング信号を発生する回路およびタイミング信号の波形を表す図である。前記1次側制御回路(Primary Control Circuit)は主スイッチング素子駆動端子OutAおよびオーバーラップ信号出力端子OutBを備えている。主スイッチング素子駆動端子OutAからは、主スイッチング素子Q1のオン期間にHレベルとなる方形波状の主スイッチング素子駆動信号が出力される。オーバーラップ信号出力端子OutBからは、主スイッチング素子Q1のオン期間に加えて、前後のデッドタイム期間(Td1,Td2)もHレベルとなる方形波状のオーバーラップ信号が出力される。オーバーラップ信号を用いると副スイッチング素子にPチャネルMOSFETを用いる際に副スイッチング素子駆動回路を簡単に構成できる特長があり、市販の制御ICにはオーバーラップ信号の出力機能を備えるものがある。主スイッチング素子駆動端子OutAとオーバーラップ信号出力端子OutBとの間に、抵抗R7及びコンデンサC9で構成されるインピーダンス素子を介して信号伝送トランスPTの送信巻線Np21が接続されている。
 主スイッチング素子駆動端子OutAとオーバーラップ信号出力端子OutBはデッドタイム期間以外には出力電圧が等しく、デッドタイム期間だけOutBの電位が高くなるので、前記デッドタイム期間に信号伝送トランスPTの送信巻線Np21にパルス信号が発生する。信号伝送トランスPTは前記パルス信号を送信巻線Np21から受信巻線Ns21に伝送し、受信巻線Ns21に接続された駆動回路が前記パルス信号のタイミングに従って副スイッチング素子Q2、もしくは第1、第2の同期整流素子Q4,Q3を駆動する。
 図7は、図6に示した、副スイッチング素子Q2および同期整流素子Q3,Q4へパルス信号を送信する部分の回路図である。図7において、信号伝送トランスPTは図6に示したパルス信号を送信する。一方、電力伝送トランスMT の巻線にはC1、R5、及びスイッチング素子Q5の寄生ダイオードで構成される倍電圧整流回路が接続され、この倍電圧整流回路の出力が副スイッチング素子Q2のゲートに接続されている。信号伝送トランスPTによってパルス信号が伝送されると、スイッチング素子Q5がターンオンして、副スイッチング素子Q2が直ちにターンオフされる。
 図7では副スイッチング素子Q2に関する部分を示したが、第1、第2の同期整流素子Q4,Q3についても同様である。すなわち、第1、第2の同期整流素子Q4,Q3に関しても信号伝送トランスPTが設けられていて、前記倍電圧整流回路の出力が第1、第2の同期整流素子Q4,Q3のゲートに接続されている。そして、それらの信号伝送トランスPTによってパルス信号が伝送されると、第1、第2の同期整流素子Q4,Q3がターンオフされる。
 図8は第2の実施形態の絶縁型DC-DCコンバータ102の回路図である。この絶縁型DC-DCコンバータ102は、直流入力電源V1の入力部、主スイッチング素子Q1、副スイッチング素子Q2、コンデンサC6、電力伝送トランスMT等を備えている。電力伝送トランスMTは、電力を送信する1次巻線Np11、電力を受信する2次巻線Ns11、及び電力スイッチング素子の駆動に用いられる補助巻線Ns12、Ns13、Np12を備えている。
 電力伝送トランスMTの1次巻線Np11には直列インダクタL1が直列に接続されている。第2の同期整流素子(オンオフ側同期整流素子)Q3は、副スイッチング素子Q2の導通期間に導通が開始される。第1の同期整流素子(オンオン側同期整流素子)Q4は主スイッチング素子Q1の導通期間に導通が開始される。
 パルス信号を伝送する信号伝送トランスPTは、送信巻線Np21、受信巻線Np22、Ns21、Ns22を備えている。主スイッチング素子Q1を駆動する信号はOutA端子、オーバーラップ信号はOutB端子から出力される(図6参照)。
 前記OutA端子とOutB端子間にはインピーダンス素子であるコンデンサC9と抵抗R7を介して、信号伝送トランスPTの送信巻線Np21が接続されている。図6に示したようにデッドタイムに相当する期間にパルス信号が発生して送信巻線Np21から受信巻線Np22、Ns21、Ns22のそれぞれに伝送される。
 この第2の実施形態では、副スイッチング素子Q2および第1、第2の同期整流素子Q4,Q3の全ての駆動に、図7に示した同一の駆動回路を用いているが、オンオン側(第1の同期整流素子Q4)とオンオフ側(Q2、及び第2の同期整流素子Q3)では、接続される電力伝送トランスMTの巻線の極性が逆になっている。
 図8の例において、直列インダクタL1は電力伝送トランスMTの1次巻線Np11に対して直列に接続されていて、電力伝送トランスMTより前段に配置されているので、電力伝送トランスMTの誘起電圧は直列インダクタL1による位相遅れ分を含んでいる。そのため、電力伝送トランスMTの誘起電圧は主スイッチング素子Q1の両端電圧よりも遅れたタイミングで変化する。従って副スイッチング素子Q2、第1、第2の同期整流素子Q4,Q3は主スイッチング素子Q1の両端電圧より遅れたタイミングでゲートが充電されてターンオンし、パルス信号が伝送されることによって、端子OutA、OutBの出力の変移と同じタイミングでターンオフする。
 この第2の実施形態の構成では、第1、第2の同期整流素子Q4,Q3の駆動タイミングが、第1、第2の同期整流素子Q4,Q3の導通期間と完全には一致しない。前記導通期間の中途で第1、第2の同期整流素子Q4,Q3がターンオフし、その後は第1、第2の同期整流素子Q4,Q3の寄生ダイオードに電流が流れてしまう、という問題点があるが、直列インダクタL1による位相遅れの割合が全体のスイッチング周期に対して小さい場合は、充分に実用的な構成である。
《第3の実施形態》
 図9は第3の実施形態のDC-DCコンバータにおける副スイッチング素子Q2の駆動回路を表す図である。ここでダイオードD1およびコンデンサC1はブートストラップ回路を構成している。このブートストラップ回路は副スイッチング素子Q2駆動用の電力を供給する。Vccは1次側制御回路PCC(Primary Control Circuit)を動作させるための直流電圧源である。Vccを供給する構成としては、電力伝送トランスMTに設けた補助巻線の出力を整流平滑して供給する構成や、直流入力電源V1からレギュレータを介して供給する構成などを採ることができる。
 コンデンサC7および抵抗R9は微分回路を構成している。この微分回路は、端子OutBの電圧変化をスイッチング素子Q12に伝送し、端子OutBがLレベルからHレベルに変移する瞬間にQ12をターンオンさせ、端子OutBがHレベルからLレベルに変移する瞬間にQ12をターンオフさせる。
 ダイオードD3、抵抗R6、R9は、端子OutBがHレベルの期間中においてスイッチング素子Q12のオン状態を維持する。
 抵抗R5、スイッチング素子Q11、ダイオードD2はスイッチング素子Q12のオフ期間に副スイッチング素子Q2のゲート容量を充電する機能があり、これらによって、端子OutBがHレベルの期間は副スイッチング素子Q2のオフ期間に変換され、端子OutBがLレベルの期間は副スイッチング素子Q2のオン期間に変換される。主スイッチング素子Q1のオンオフによる副スイッチング素子Q2のソースの電位変化も前述の副スイッチング素子Q2の駆動動作を促進する方向に作用する。
 図10は第3の実施形態の絶縁型DC-DCコンバータ103の回路図である。この絶縁型DC-DCコンバータ103は、直流入力電源V1の入力部、主スイッチング素子Q1、副スイッチング素子Q2、コンデンサC6、電力伝送トランスMTを備えている。電力伝送トランスMTは、電力を送受信する1次巻線Np11、2次巻線Ns11、及び電力スイッチング素子の駆動に用いられる補助巻線Ns12、Ns13を備えている。
 直列インダクタL1は電力伝送トランスMTの2次巻線Ns11に対して直列に接続されている。
 第1の同期整流素子(オンオン側同期整流素子)Q4は、主スイッチング素子Q1の導通期間に導通が開始される。第2の同期整流素子(オンオフ側同期整流素子)Q3は前記副スイッチング素子Q2の導通期間に導通を開始する。
 1次側の制御/駆動回路は第2の実施形態で図8に示した回路とほぼ同じ構成であり、副スイッチング素子Q2は図9に示した回路で駆動される。
 この第3の実施形態では、主スイッチング素子Q1のオン期間直後、及び副スイッチング素子Q2のオン期間直後に直列インダクタL1の両端に発生する電圧が検出され、直列インダクタL1の両端に電圧が発生すると、第1、第2の同期整流素子Q4,Q3がターンオフされる。
 具体的には、主スイッチング素子Q1のターンオフ直後に、直列インダクタL1の両端にはスイッチング素子Q9のゲート側を(+)とする電圧が発生し、Q9がターンオンする。Q9がターンオンすると、第1の同期整流素子Q4のゲート蓄積電荷が放電して第1の同期整流素子Q4がターンオフする。電力伝送トランスMTの誘起電圧が反転して補助巻線Ns13、コンデンサC4、抵抗R11を介して抵抗R3、スイッチング素子Q7に(+)の電圧が加わり、第2の同期整流素子Q3のゲートが充電されて第2の同期整流素子Q3がターンオンする。1次側では副スイッチング素子Q2がターンオンし、第2の同期整流素子Q3が導通して第2の平滑コンデンサC2が充電される。
 副スイッチング素子Q2のオン期間直後に、直列インダクタL1の両端にはスイッチング素子Q8のゲート側を(+)とする電圧が発生し、Q8がターンオンする。Q8がターンオンすると、第2の同期整流素子Q3のゲート蓄積電荷が放電して第2の同期整流素子Q3がターンオフする。
 電力伝送トランスMTの誘起電圧が反転して補助巻線Ns12、コンデンサC8、抵抗R14を介して抵抗R8、スイッチング素子Q10に(+)の電圧が加わり、第1の同期整流素子Q4のゲートが充電されて第1の同期整流素子Q4がターンオンする。1次側では主スイッチング素子Q1がターンオンし、Q4が導通して第1の平滑コンデンサC3が充電される。
 上述のように、この第3の実施形態では直列インダクタL1の両端に発生する電圧をトリガーにして第1、第2の同期整流素子Q4,Q3をターンオフさせることで駆動する。
 図11は、第3の実施形態の別のDC-DCコンバータ103Bの回路図である。図11に示す絶縁型DC-DCコンバータ103Bにおいて、直列インダクタは1次巻線Np31が接続されたトランスPT2で構成されている。このトランスPT2は、その1次巻線Np31に発生する電圧を2次側に伝送して、第1、第2の同期整流素子Q4,Q3をターンオフさせる。その他は図10に示したDC-DCコンバータ103と同様である。
《第4の実施形態》
 図12は第4の実施形態のDC-DCコンバータの、電力伝送トランスMTの電圧降下検出回路を示す図である。この回路にはコンパレータCOMP、基準電圧V4を発生する基準電圧発生回路を備えている。抵抗Rnsは電力伝送トランスMTの2次巻線Ns11の等価的な抵抗成分を表している。電力伝送トランスMTには誘導電圧差分巻線Ns14が設けられている。
 トランスMTの2次巻線Ns11の等価的な抵抗成分Rnsには、2次巻線Ns11に流れる電流に応じた電圧降下が発生する。2次巻線Ns11に対し並列接続された誘導電圧差分巻線Ns14は、2次巻線Ns11と同一の巻き数で、かつ密結合されている。そのため、2次巻線Ns11と誘導電圧差分巻線Ns14の誘起電圧は打ち消しあう。誘導電圧差分巻線Ns14には直列に高抵抗Rdが接続されていて、電流が小さく抑制され、電圧降下はほとんど発生しない。従って、前記抵抗Rdの両端電圧を観測することで、抵抗成分Rnsでの電圧降下を測定することができる。
 同期整流素子Q3,Q4を流れる電流を前記抵抗成分Rnsの電圧降下から推測して前記電圧降下が基準電圧V4以上の場合には、第2の同期整流素子Q3をターンオンさせ、基準電圧未満の場合はターンオフさせる。その結果、第2の同期整流素子Q3にはソースからドレインの方向にしか電流が流れない。
 図13は、図7に示した副スイッチング素子Q2および同期整流素子Q3,Q4へパルス信号を送信する回路の変形例であり、図7に示した回路において、コンデンサC1に蓄積した電荷が放電して発生する損失を低減させるように構成したものである。図13に示す回路によれば、スイッチング素子Q6がオンするとスイッチング素子Q7がオフするので、スイッチング素子Q6のオン期間にコンデンサC1に電荷が残っている場合でも、その電荷が放電せず、放電損失を低減できる。
 図14は第4の実施形態の絶縁型DC-DCコンバータ104の回路図である。1次側制御回路PCCにおいて、端子OutAから主スイッチング素子Q1の駆動信号、端子OutBからオーバーラップ信号を出力する。端子OutAと端子OutBとの間には、信号伝送トランスPTの送信巻線Np21に直列に、インピーダンス素子であるコンデンサC9および抵抗R7が接続されている。そのため、信号伝送トランスPTには、デッドタイムに相当する期間にパルス信号が生成され、送信巻線Np21から受信巻線Np22、Ns21へ伝送される。
 副スイッチング素子Q2の駆動回路部は、図7に示した駆動回路が用いられている。副スイッチング素子Q2は、電力伝送トランスMTの補助巻線Np12に発生する電圧と、信号伝送トランスPTの受信巻線Np22で受信したパルス信号とに基づいて駆動される。
 第1の同期整流素子Q4の駆動回路部には、図13に示した回路が用いられる。第1の同期整流素子Q4は、電力伝送トランスMTの補助巻線Ns12に発生する電圧と、信号伝送トランスPTの受信巻線Ns21で受信したパルス信号とに基づいて駆動される。信号伝送トランスPTで駆動されるスイッチング素子Q6に並列にスイッチング素子Q8が接続されていて、このスイッチング素子Q8のゲートは第2の同期整流素子Q3のゲートに共通接続されている。すなわち、第2の同期整流素子Q3のオン期間においては、スイッチング素子Q8もオン状態になる。Q8がオンすると第1の同期整流素子Q4はオフ状態に維持される。同期整流素子Q3,Q4が適正なタイミングで駆動されれば、同時オンは発生しないが、万が一駆動タイミングにずれが生じた場合でも、スイッチング素子Q8の作用によって、第1の同期整流素子Q4と第2の同期整流素子Q3の同時オンが防止される。
 第4の実施形態の絶縁型DC-DCコンバータ104において、第2の同期整流素子Q3は、図12に示した、トランスMTの2次巻線の電圧降下を検出する回路によって駆動される。すなわち、トランスMTの2次巻線Ns11の降下電圧を、誘導電圧差分巻線Ns14との差分によって検出し、第2の同期整流素子Q3を導通する方向の電流による2次巻線Ns11の降下電圧が一定値以上になると同期整流素子Q3はターンオンする。その後、第2の同期整流素子Q3を導通する方向の電流が減少し、2次巻線Ns11の降下電圧が一定値未満になると第2の同期整流素子Q3は再びターンオフする。
 倍電圧整流における出力電流は第1の同期整流素子Q4と第2の同期整流素子Q3を1回ずつ通過するので、どちらか一方の同期整流素子に逆流防止対策を施せば、絶縁型DC-DCコンバータの出力側から入力側方向に電力が伝送される逆流現象は発生しない。すなわち、第4の実施形態では第2の同期整流素子Q3がソースからドレイン方向への電流しか流れないよう駆動されているので、逆流現象は発生しない。
 逆流現象が発生すると、絶縁型DC-DCコンバータの入力電圧が上昇してスイッチング素子、整流素子等の部品が破壊されたり、絶縁型DC-DCコンバータを並列運転する際に、あるコンバータが入力から出力に伝送した電力を、他のコンバータが出力から入力に回生する循環電流が生じてシステム効率が低下したりする問題が生じるが、第4の実施形態ではこのような問題を予防できる。
 図15は第5の実施形態における同期整流素子駆動回路部である。この回路にはコンパレータU1、電流増幅素子E2、検出抵抗R11等を備えている。同期整流素子Q3の寄生ダイオードに電流が流れると、その寄生ダイオードの両端に順方向降下電圧が生じる。ダイオードD2は前記寄生ダイオードに比べて順方向電圧降下が小さいショットキーバリアダイオードであるので、ダイオードD2に検出抵抗R11を介して電流が流れる。電流により検出抵抗R11の両端に基準電圧V3より大きい電圧が発生し、コンパレータU1の出力電圧がLレベルからHレベルに反転する。抵抗R9とコンデンサC11で構成する遅延回路による遅延の後、電流増幅素子E2の入力電圧もLレベルからHレベルに反転し、同期整流素子Q3、スイッチング素子Q9がターンオンする。
 同期整流素子Q3に整流電流が流れると、Q3のソース-ドレイン間で電圧降下が生じる。検出抵抗R11は高抵抗で構成され、スイッチング素子Q9には電流はほとんど流れないので、Q9における電圧降下は小さい。従って、Q9がターンオンすることで、検出抵抗R11の両端で同期整流素子Q3の電圧降下が観測される。この同期整流素子Q3の電圧降下が観測されると、コンパレータU1の出力はHレベルを維持し、同期整流素子Q3、スイッチング素子Q9はオン状態を維持する。
 同期整流素子Q3の電流が減少することで検出抵抗R11の両端電圧が低下すると、コンパレータU1の出力電圧がHレベルからLレベルに反転し、ダイオードD3を介してコンデンサC11の電荷が放電され、電流増幅素子E2の入力電圧もHレベルからLレベルに反転するので、同期整流素子Q3、スイッチング素子Q9が再びターンオフする。前述の動作により、同期整流素子Q3はソースからドレイン方向に整流電流が流れる期間だけターンオンし、その他の期間はターンオフする。
 スイッチング素子Q9には、ショットキーバリアダイオードD2に対して並列に寄生容量が存在するので、同期整流素子Q3のドレイン電圧が変化すると、前記寄生容量が通電して検出抵抗R11の両端にノイズが発生する。このノイズによる誤動作を防止するため、コンパレータU1には抵抗R8,R14によってヒステリシスが設けられ、更にダイオードD3、抵抗R9、コンデンサC11によって、同期整流素子Q3のターンオンは遅延させるがターンオフは遅延させない片側遅延回路が構成されている。
 図16は第5の実施形態の絶縁型DC-DCコンバータ105の回路図である。1次側制御回路PCCにおいて、副スイッチング素子Q2の駆動回路部は、信号伝送トランスPTの受信巻線Np22で受信したパルス信号と、端子OutBからコンデンサC12を介して伝送される信号を合成した電圧に基づいて副スイッチング素子Q2を駆動する。
 端子OutBから出力されるオーバーラップ信号の変移はコンデンサC12を介して伝送され、コンデンサC12,C8で分圧される。また、コンデンサC8,C12と抵抗R6は微分回路を構成している。この微分回路の作用により、副スイッチング素子Q2のオフ期間にはスイッチング素子Q5のゲート-ソース間電圧はHレベルに維持され、副スイッチング素子Q2のオフ状態がより確実に維持される。
 第1の同期整流素子(オンオン側)Q4には、電力伝送トランスMTの補助巻線Ns12、コンデンサC7、抵抗R3、信号伝送トランスPTの受信巻線Ns21、スイッチング素子Q6による回路(図7に示した回路と同じ駆動回路)が接続されている。
 この第5の実施形態では第1の同期整流素子Q4に対しては逆流対策が施されていないが、逆流対策の有無に関わらず第1の平滑コンデンサC3の電圧は“入力電圧×(トランス2次巻き数/トランス1次巻き数)”に維持されるので、オンオフ側の第2の同期整流素子Q3のみに逆流対策を施せば、絶縁型DC-DCコンバータ105の出力側から入力側に電力が伝送される逆流現象は防止できる。
 第5の実施形態において、第2の同期整流素子(オンオフ側)Q3には、図15と全く同じ駆動回路が構成されている。すなわち、第2の同期整流素子Q3の電圧降下を検出するとQ3をターンオンさせ、Q3の導通電流が減少して電圧降下が一定値未満になると再びQ3がターンオフする。この駆動方法では、第2の同期整流素子Q3にはソースからドレイン方向にしか電流が流れないので、絶縁型DC-DCコンバータ105の逆流電流は防止される。また、第2の同期整流素子Q3はこのQ3と第1の同期整流素子Q4との同時オンによって、第1、第2の平滑コンデンサC3,C2の蓄積電荷を放電する電流がQ3とQ4とを貫通する貫通電流の経路上にあるため、第5の実施形態の駆動方法は前記貫通電流を防止できるという効果を奏する。
《第6の実施形態》
 図17は第6の実施形態の絶縁型DC-DCコンバータ106の回路図である。1次側制御回路PCCにおいて、端子OutAは主スイッチング素子Q1の駆動信号を出力し、端子OutBはオーバーラップ信号を出力する。端子OutAと端子OutBとの間には、信号伝送トランスPTの送信巻線Np21と直列に、インピーダンス素子であるコンデンサC9および抵抗R6が接続されている。そのため、信号伝送トランスPTには、デッドタイムに相当する期間にパルス信号が生成され、送信巻線Np21から受信巻線Ns21、Ns22へ伝送される。
 スイッチング素子Q12は、端子OutBの出力からコンデンサC11および抵抗R5で微分された信号と、ダイオードD7の出力が抵抗R12、R5で分圧された電圧とに基づいて駆動され、このスイッチング素子Q12が反転したタイミングで副スイッチング素子Q2が駆動される。
 第1の同期整流素子(オンオン側)Q4には、電力伝送トランスMTの補助巻線Ns12、コンデンサC7、抵抗R3、R9、信号伝送トランスPTの受信巻線Ns21、ダイオードD5、D6、スイッチング素子Q10、Q11によって、図11に示したものと同様の駆動回路が構成されている。
 第6の実施形態では、第1の同期整流素子Q4に対しては逆流対策が施されていないが、逆流対策の有無に関わらず第1の平滑コンデンサC3の電圧は“入力電圧×(トランス2次巻き数/トランス1次巻き数)”に維持されるので、オンオフ側の第2の同期整流素子Q3のみに逆流対策を施せば、絶縁型DC-DCコンバータの出力側から入力側に電力が伝送される逆流現象は防止できる。
 第6の実施形態において、第2の同期整流素子(オンオフ側)Q3にも、図11と同様の駆動回路が構成されている。すなわち、電力伝送トランスMTの補助巻線Ns13、コンデンサC8、抵抗R7、R8、信号伝送トランスの受信巻線Ns22、ダイオードD1、D4、スイッチング素子Q7、Q9によって駆動回路が構成されている。
 抵抗R13は出力フィルタインダクタL2の等価抵抗である。出力フィルタインダクタL2の両端電圧は、抵抗R11とコンデンサC4で積分されて直流電圧に変換される。コンパレータU2は前記積分された直流電圧と基準電圧V4とを比較する。前記直流電圧が基準電圧未満の場合はコンパレータU2の出力電圧をLレベルに維持することで、ダイオードD8を介して接続されたスイッチング素子Q9のゲートはLレベルに維持され、第2の同期整流素子Q3のゲートに充電電流が流れ込まない。
 前述のように軽負荷時には、第2の同期整流素子Q3がオフ状態に維持されるので、第6の実施形態の絶縁型DC-DCコンバータ106には逆流電流は流れない。
C2…第2の平滑コンデンサ
C3…第1の平滑コンデンサ
C6…コンデンサ
C10…第3の平滑コンデンサ
COMP…コンパレータ
D2…ショットキーバリアダイオード
E2…電流増幅素子
L1…直列インダクタ
L2…出力フィルタインダクタ
Lm…励磁インダクタンス
Load…負荷回路
MT…電力伝送トランス
OutA…主スイッチング素子駆動端子
OutB…オーバーラップ信号出力端子
PCC…1次側制御回路
PT.PT2…信号伝送トランス
Q1…主スイッチング素子
Q2…副スイッチング素子
Q3…第2の同期整流素子
Q4…第1の同期整流素子
Rd…高抵抗
Rns…抵抗成分
SCC…2次側制御回路
U1,U2…コンパレータ
101,101B…DC-DCコンバータ
102…DC-DCコンバータ
103,103B…DC-DCコンバータ
104~106…DC-DCコンバータ

Claims (18)

  1.  直流電源入力部と、
     電力伝送トランスと、
     前記直流電源入力部から前記電力伝送トランスの1次巻線に加わる直流電圧をスイッチング制御する主スイッチング素子と、前記主スイッチング素子のオンオフと相補的でデッドタイムを挟んだタイミングで駆動される副スイッチング素子と、
     前記副スイッチング素子に対して直列に接続されて直列回路を構成し、この直列回路が前記電力伝送トランスの1次巻線の一端に接続されるコンデンサと、
     前記電力伝送トランスの1次巻線または2次巻線に対して直列に接続される直列インダクタと、
     前記電力伝送トランスの2次巻線に接続された、第1、第2の同期整流素子と、
     前記第1、第2の同期整流素子を駆動する同期整流駆動回路と
     前記第1、第2の同期整流素子とともに倍電圧整流・平滑回路が構成される第1、第2の平滑コンデンサと、
     前記主スイッチング素子の導通期間に開始される第1の同期整流素子の導通期間に、前記直列インダクタおよび第1の同期整流素子を介して前記第1の平滑コンデンサが充電され、前記副スイッチング素子の導通期間に開始される第2の同期整流素子の導通期間に、前記直列インダクタと、第2の同期整流素子を介して前記第2の平滑コンデンサが充電され、前記倍電圧整流・平滑回路の出力電圧または出力電流が目標値に漸近するように前記主スイッチング素子のデューティ比によって入出力変換比を制御する制御回路と、
    を備えたことを特徴とする絶縁型スイッチング電源装置。
  2.  前記同期整流駆動回路は、
     前記第1の同期整流素子を前記主スイッチング素子の導通開始より遅れてターンオンして前記主スイッチング素子のターンオフ直後に前記第1の同期整流素子を流れる電流を減少させ、
     前記第2の同期整流素子を前記副スイッチング素子の導通開始より遅れてターンオンして前記副スイッチング素子のターンオフ直後に前記第2の同期整流素子を流れる電流を減少させる、請求項1に記載の絶縁型スイッチング電源装置。
  3.  前記同期整流駆動回路は、前記第1の同期整流素子を前記主スイッチング素子のターンオフと同時か遅れたタイミングでターンオフ駆動し、
     前記第2の同期整流素子を前記副スイッチング素子のターンオフと同時か遅れたタイミングでターンオフ駆動する、請求項2に記載の絶縁型スイッチング電源装置。
  4.  前記同期整流駆動回路は、前記第1の同期整流素子または前記第2の同期整流素子の少なくとも一方は、前記電力伝送トランスに励起される電圧を利用してターンオン駆動する請求項2または3に記載の絶縁型スイッチング電源装置。
  5.  複数の巻線を有する信号伝送トランスを備え、前記同期整流駆動回路は、前記信号伝送トランスを介して1次側から2次側に伝送されたパルス信号を受信して、前記第1の同期整流素子と前記第2の同期整流素子の少なくも一方をターンオフさせる、請求項2~4のいずれかに記載の絶縁型スイッチング電源装置。
  6.  複数の巻線を有する信号伝送トランスを備え、前記同期整流駆動回路は、前記副スイッチング素子を前記電力伝送トランスに励起される電圧を利用してターンオン駆動し、前記信号伝送トランスを介して伝送したパルス信号を受信して前記副スイッチング素子をターンオフさせる、請求項2~5のいずれかに記載の絶縁型スイッチング電源装置。
  7.  前記主スイッチング素子のオン期間にHレベルとなる方形波状の主スイッチング素子駆動信号を主スイッチング素子駆動端子に出力し、前記主スイッチング素子のオン期間に加えて、前後のデッドタイム期間もHレベルとなる方形波状のオーバーラップ信号をオーバーラップ信号出力端子に出力する1次側の制御回路を備え、
     前記、主スイッチング素子駆動端子とオーバーラップ信号出力端子との間に、直接、もしくはインピーダンス素子を介して前記信号伝送トランスの送信巻線を接続し、前記デッドタイム期間に発生するパルス信号を、前記信号伝送トランスによって伝送する、請求項5または6に記載の絶縁型スイッチング電源装置。
  8.  前記電力伝送トランスの2次巻線に対して直列に接続される直列インダクタを備え、前記同期整流駆動回路は、前記直列インダクタの両端に加わる電圧を検知して、第1、第2の同期整流素子の少なくとも一方をターンオフさせる、請求項1~4のいずれかに記載の絶縁型スイッチング電源装置。
  9.  前記電力伝送トランスの1次巻線に対して直列に接続される直列インダクタを備え、
     前記直列インダクタは2次巻線を備える直列インダクタトランスであり、前記直列インダクタトランスの1次巻線の両端に加わる電圧が2次巻線に伝送され、前記2次巻線の電圧変化を検知して、第1、第2の同期整流素子の少なくとも一方をターンオフさせる、請求項1~4のいずれかに記載の絶縁型スイッチング電源装置。
  10.  前記直流電源入力部から前記倍電圧整流・平滑回路の出力に至る経路における電流量を検知する電流検知手段を備え、
     前記電流検知手段の検出値が一定値以下の場合に、前記第1、第2の同期整流素子のうち少なくとも一方をオフ状態に維持する逆流防止回路を備えた、請求項1~9のいずれかに記載の絶縁型スイッチング電源装置。
  11.  前記電流検知手段は、巻回方向およびターン数が前記電力伝送トランスの2次巻線に等しい誘導電圧差分巻線と検出抵抗との直列回路が前記電力伝送トランスの2次巻線に対して並列に接続された回路である、請求項10に記載の絶縁型スイッチング電源装置。
  12.  前記第1、第2の同期整流素子のうち、少なくとも一方に同期整流素子の電圧降下を検出する電圧降下検出回路を備え、
     前記電圧降下検出回路が検出する電圧降下が一定値以上の期間のみ前記同期整流素子をオン状態に維持する逆流防止回路を備えた、請求項1~9のいずれかに記載の絶縁型スイッチング電源装置。
  13.  前記倍電圧整流・平滑回路の後段にフィルタインダクタを含むπ型フィルタを備え、
     前記フィルタインダクタの両端電圧を積分して前記フィルタインダクタの降下電圧を検出する降下電圧検出回路を備え、
     前記降下電圧検出回路が検出する降下電圧が一定値以下の場合に、前記第1、第2の同期整流素子のうち少なくとも一方をオフ状態に維持する逆流防止回路を備えた、請求項1~9のいずれかに記載の絶縁型スイッチング電源装置。
  14.  前記第1、第2の同期整流素子が同時にオンすることで、前記第1、第2の平滑コンデンサの蓄積電荷が前記第1、第2の同期整流素子を貫通して放電する貫通電流の発生を防止する貫通電流防止回路を備えた、請求項1~13のいずれかに記載の絶縁型スイッチング電源装置。
  15.  前記直流電源入力部から前記倍電圧整流・平滑回路の出力に至る経路と、前記貫通電流との共通経路に、電流量を検知する順方向電流検知回路を備え、
     前記貫通電流防止回路は、前記順方向電流検知回路が検出する順方向電流が一定値以下の場合に、前記第1、第2の同期整流素子のうち少なくとも一方をオフ状態に維持することで、出力部から入力側へ電力が伝送される逆流現象と、前記第1、第2の平滑コンデンサの蓄積電荷が前記第1、第2の同期整流素子を貫通して放電する貫通電流とを共に防止する、請求項14に記載の絶縁型スイッチング電源装置。
  16.  前記第1、第2の同期整流素子のうち、ローサイド側に接続された同期整流素子とオン期間がほぼ一致した制御端子短絡スイッチを備え、
     前記貫通電流防止回路は、前記制御端子短絡スイッチがオンするとハイサイド側に接続された同期整流素子の制御端子電圧が低減されて、前記ハイサイド側に接続された同期整流素子をオフ状態に維持する、請求項14に記載の絶縁型スイッチング電源装置。
  17.  前記直列インダクタは前記電力伝送トランスのリーケージインダクタンスで構成された、請求項1~16のいずれかに記載の絶縁型スイッチング電源装置。
  18.  前記直列インダクタはトランスとは別個のインダクタで構成された、請求項1~16のいずれかに記載の絶縁型スイッチング電源装置。
PCT/JP2012/072546 2011-09-26 2012-09-05 絶縁型スイッチング電源装置 WO2013047119A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013536122A JP5644954B2 (ja) 2011-09-26 2012-09-05 絶縁型スイッチング電源装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-208383 2011-09-26
JP2011208383 2011-09-26

Publications (1)

Publication Number Publication Date
WO2013047119A1 true WO2013047119A1 (ja) 2013-04-04

Family

ID=47995165

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/072546 WO2013047119A1 (ja) 2011-09-26 2012-09-05 絶縁型スイッチング電源装置

Country Status (2)

Country Link
JP (1) JP5644954B2 (ja)
WO (1) WO2013047119A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015208133A (ja) * 2014-04-21 2015-11-19 富士通株式会社 Dc−dcコンバータ及びそれを備える装置
JP2017051053A (ja) * 2015-09-04 2017-03-09 株式会社豊田自動織機 アクティブクランプフォワード型dc−dcコンバータ回路
JP2020198748A (ja) * 2019-06-05 2020-12-10 株式会社豊田自動織機 フォワード型dc−dcコンバータ回路
US11863079B2 (en) 2021-06-30 2024-01-02 Dialog Semiconductor Inc. Switching power converter with secondary-side control

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0984338A (ja) * 1995-09-19 1997-03-28 Omron Corp 両極性フォワードコンバータ
JP2000324829A (ja) * 1999-05-14 2000-11-24 Nec Corp 共振型コンバータ回路
JP2002165448A (ja) * 2000-11-20 2002-06-07 Denso Corp 双方向dc−dcコンバータ
JP2006081263A (ja) * 2004-09-08 2006-03-23 Honda Motor Co Ltd 双方向dc−dcコンバータ
JP2011120370A (ja) * 2009-12-03 2011-06-16 Origin Electric Co Ltd 直流―直流双方向コンバータ回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0984338A (ja) * 1995-09-19 1997-03-28 Omron Corp 両極性フォワードコンバータ
JP2000324829A (ja) * 1999-05-14 2000-11-24 Nec Corp 共振型コンバータ回路
JP2002165448A (ja) * 2000-11-20 2002-06-07 Denso Corp 双方向dc−dcコンバータ
JP2006081263A (ja) * 2004-09-08 2006-03-23 Honda Motor Co Ltd 双方向dc−dcコンバータ
JP2011120370A (ja) * 2009-12-03 2011-06-16 Origin Electric Co Ltd 直流―直流双方向コンバータ回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015208133A (ja) * 2014-04-21 2015-11-19 富士通株式会社 Dc−dcコンバータ及びそれを備える装置
JP2017051053A (ja) * 2015-09-04 2017-03-09 株式会社豊田自動織機 アクティブクランプフォワード型dc−dcコンバータ回路
JP2020198748A (ja) * 2019-06-05 2020-12-10 株式会社豊田自動織機 フォワード型dc−dcコンバータ回路
JP7136011B2 (ja) 2019-06-05 2022-09-13 株式会社豊田自動織機 フォワード型dc-dcコンバータ回路
US11863079B2 (en) 2021-06-30 2024-01-02 Dialog Semiconductor Inc. Switching power converter with secondary-side control

Also Published As

Publication number Publication date
JPWO2013047119A1 (ja) 2015-03-26
JP5644954B2 (ja) 2014-12-24

Similar Documents

Publication Publication Date Title
CN107979288B (zh) 强迫式零电压开关反激变换器
CN107979287B (zh) 用于主开关切换转换的零电压开关式逆变器
US7203080B2 (en) DC converter
JP5447507B2 (ja) スイッチング電源装置
JP4835087B2 (ja) Dc−dcコンバータ
JP4910525B2 (ja) 共振型スイッチング電源装置
US9287792B2 (en) Control method to reduce switching loss on MOSFET
US8988901B2 (en) Switching power supply device
JP5170241B2 (ja) 絶縁型スイッチング電源装置
JP5991078B2 (ja) スイッチング電源装置
EP2190109B1 (en) Control device for rectifiers of switching converters.
JP2009284667A (ja) 電源装置、および、その制御方法ならびに半導体装置
JP5644954B2 (ja) 絶縁型スイッチング電源装置
US20160079871A1 (en) Switching power supply circuit
JP2016077042A (ja) スイッチング電源装置
US7729136B2 (en) Isolated DC-DC converter
US9564819B2 (en) Switching power supply circuit
JP6284238B2 (ja) スイッチング電源装置
JP5589518B2 (ja) 半導体集積回路及びそれを用いたdc−dcコンバータ
JP2002325441A (ja) スイッチング電源装置
JP2001128456A (ja) 同期整流回路及び電源装置
JP2010154626A (ja) スイッチング電源
JP2013198196A (ja) スイッチング電源装置
JP2007221905A (ja) スイッチング電源装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12835466

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013536122

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12835466

Country of ref document: EP

Kind code of ref document: A1