JP2010154626A - スイッチング電源 - Google Patents
スイッチング電源 Download PDFInfo
- Publication number
- JP2010154626A JP2010154626A JP2008328938A JP2008328938A JP2010154626A JP 2010154626 A JP2010154626 A JP 2010154626A JP 2008328938 A JP2008328938 A JP 2008328938A JP 2008328938 A JP2008328938 A JP 2008328938A JP 2010154626 A JP2010154626 A JP 2010154626A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- power supply
- mosfet
- switching
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】同期整流タイプのフォワード型スイッチング電源では、1次側電源が切断されて1次側スイッチング素子の動作が停止すると2次側に逆電流が流れ、自励発振が発生して2次側に大電流が流れ、また高圧サージが発生する。そのため、スイッチング素子として高耐圧、大電流の素子が必要であり、またサージ防止のために回路構成が複雑になる。
【解決手段】2次側のフォワード動作用スイッチング素子17およびフライホイール動作用スイッチング素子19の電流を検出し、逆電流を検出するとこれらのスイッチング素子17、19を強制的にオフにする駆動停止部31、33を備えた。
【選択図】図1
【解決手段】2次側のフォワード動作用スイッチング素子17およびフライホイール動作用スイッチング素子19の電流を検出し、逆電流を検出するとこれらのスイッチング素子17、19を強制的にオフにする駆動停止部31、33を備えた。
【選択図】図1
Description
本発明は同期整流を行うフォワード形スイッチング電源に関し、一次側の電圧が低下あるいは切断されても2次側のスイッチング素子に逆電流が流れることがなく、また2次側スイッチング素子の自励発振動作によって高電圧サージが発生することがないスイッチング電源に関するものである。
図6に、従来の同期整流を行うフォワード形スイッチング電源の構成を示す。図6において、10は直流電源、11はこの直流電源10に並列接続されたコンデンサである。12はトランスであり、端子1、2を具備する一次側巻線、端子3、4を具備する2次側巻線を有している。直流電源10の出力電圧は端子1に印加される。
MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)14のドレインは端子2に接続され、MOSFET13のドレインはコンデンサ15を介して端子2に接続される。これらMOSFET13、14のソースは電源10の負側に接続され、ゲートには1次制御部16の出力信号が印加される
トランス12の端子3にはMOSFET19のドレインおよびチョークコイル21の一端が接続され、端子4にはMOSFET17のドレインが接続される。チョークコイル21の他端は出力端子23aに接続され、MOSFET17、19のソースは出力端子23b接続される。出力端子23a、23b間にはコンデンサ22が接続される。
抵抗18はMOSFET17の同期整流駆動回路として動作する抵抗であり、その一端はトランス12の端子3に、他端はMOSFET17のゲートに接続される。抵抗20はMOSFET19の同期整流駆動回路として動作する抵抗であり、その一端はトランス12の端子4に、他端はMOSFET19のゲートに接続される。
出力端子23aの電圧は2次制御部24に入力される。この2次制御部24の出力信号はフォトカプラ25を介して1次制御部16に入力される。
次に、図7に基づいてこのスイッチング電源の動作を説明する。なお、MOSFET13は1次側のサージ電圧を抑制するアクティブクランプ用のFETであり、MOSFET14と相補的にオンオフする。また、MOSFET17はフォワード動作用MOSFET、MOSFET19はフライホイール動作用MOSFETである。
図7において、(A)〜(C)、(D)〜(F)、(G)〜(I)はそれぞれMOSFET14、17、19のゲートソース間電圧Vgs、ドレイン−ソース間電圧Vds、ドレイン電流Idの変化を表した特性図である。
(A)に示すように、MOSFET14のゲートには一定周期tcycでゲート−ソース間電圧Vgsが印加される。このため、(B)に示すようにMOSFET14は一定周期でオンオフを繰り返す。MOSFET14がオンになると、(C)に示すようにドレイン電流Idが流れる。
このドレイン電流Idはトランス12の1次側巻線に流れるので、2次巻線に電流が誘導されて端子3が高電位側、端子4が低電位側になる。(D)、(G)に示すように、この期間はMOSFET17のみゲート−ソース間電圧Vgsが印加され、(E)、(H)に示すようにMOSFET17はオン、同19はオフになる。このとき、図6の点線26の経路で電流が流れる。トランス12の1次側から供給されたエネルギーは、チョークコイル21に蓄積される(フォワード動作)。
MOSFET14がオフになるとトランス12の2次側に電流が流れなくなり、逆起電力のために端子3が低電位側、端子4が高電位側になる。(D)、(G)に示すように、この期間はMOSFET19のみゲート−ソース間電圧Vgsが印加され、(E)、(H)に示すようにMOSFET17はオフ、同19はオンになる。このため、図6の一点鎖線27の経路で電流が流れ、チョークコイル21に蓄積されたエネルギーは放出される(フライホイール動作)。
図6のスイッチング電源は、入力電圧が低下あるいは切断されてMOSFET14のスイッチング動作が停止すると、コンデンサ22に残留した電荷によって2次側に逆電流が流れ、MOSFET14の動作と同期しない自励発振動作が生じるという課題があった。また、端子23a、23bから高電圧が印加され、あるいは全負荷から急激に無負荷になってもMOSFET14の動作が停止し、同様に逆電流が流れて自励発振が発生する。この自励発振のパルス幅および周期を制御することはできない。
この逆電流は次の経路で流れる。MOSFET14が動作を停止した状態でMOSFET19がオン、MOSFET17がオフになると、MOSFET19、コンデンサ22、チョークコイル21の経路、すなわち図6の一点鎖線27と逆方向に逆電流が流れる。また、MOSFET19がオフ、MOSFET17がオンになると、トランス12の2次側巻線、MOSFET17、コンデンサ22、チョークコイル21の経路、すなわち図6の点線26と逆方向に逆電流が流れる。
図8を用いて、この現象を詳細に説明する。図8において、(A)〜(C)、(D)〜(F)、(G)〜(I)はそれぞれMOSFET14、17、19のゲート−ソース間電圧Vgs、ドレイン−ソース間電圧Vds、ドレイン電流Idの変化を表した特性図である。
時刻t1でトランス12に供給される1次側電圧が切断されると、(A)に示すようにMOSFET14のゲート−ソース間電圧Vgsが0Vになってオフになり、(C)に示すようにドレイン電流Idは0になる。このため、MOSFET17はオフ、同19はオンになり、MOSFET19を含む経路で逆電流が流れる。MOSFET14がオフなのでトランス12もオフになり、MOSFET19のゲート−ソース間に蓄積された電荷は放電され難くなる。そのため、(G)に示すように、MOSFET19のゲート−ソース間電圧Vgsは徐々に低下していく。
時刻t2でMOSFET19のVgsが0になると、MOSFET19がオフ、同17がオンになり、MOSFET17を含む経路で逆電流が流れる。この場合もMOSFET17のゲート−ソース間に蓄積された電荷は放電され難いので、(D)に示すようにゲート−ソース間電圧Vgsは徐々に小さくなる。このため、MOSFET17、19がオンである時間は通常動作時のオン時間より長くなる。
特許文献1および2には、出力過電圧に起因する逆電流動作あるいは自例発振が生じても、同期整流スイッチング素子へのストレスを軽減して安定に動作する同期整流型フォワードコンバータの発明が記載されている。
特許文献1に記載された発明は、トランスに補助巻線N4を設け、この補助巻線N4に直列に転流スイッチターンオフ用スイッチ素子Q5を接続する。1次側制御停止検知回路25Aは制御用スイッチ素子駆動回路24Aを介してスイッチング制御回路23の駆動停止を検出したときに、転流スイッチターンオフ用スイッチ素子Q5をオンにして、転流スイッチ素子Q3のゲート−ソース間に蓄積された電荷を速やかに放電するようにする。
特許文献2に記載された発明は、トランスに補助巻線N4を設け、この補助巻線N4に直列に第1、第2の転流スイッチターンオフ制御用スイッチ素子Q5、Q4を接続する。第1の転流スイッチターンオフ制御用スイッチ素子Q5を主スイッチ素子Q1のオンに同期してオンにし、第2の転流ターンオフ制御用スイッチ素子Q4を、トランスTのフライバック電圧が所定値以上に上昇したときにオンにして、転流スイッチ素子Q3のゲート−ソース間に蓄積された電荷を速やかに放電させる。
特許文献3には、サージ電流を防止できるスイッチング電源の発明が記載されている。特許文献3に記載された発明は、トランスに同期整流MOSトランジスタ21を駆動する補助巻線43を設け、この補助巻線43に強制遮断回路30を接続して、主スイッチング素子12が遮断状態から導電状態に転じる前に同期整流MOSトランジスタ21を強制的に遮断するようにする。主スイッチング素子12と同期整流MOSトランジスタ21が同時にオンにならないので、サージ電流が発生しない。
特開2007−82354号公報
特開2007−68327号公報
特開2000−116122号公報
しかしながら、このようなスイッチング電源には次のような課題があった。前述したように、図6のスイッチング電源は入力電圧の低下や遮断によってMOSFET14が動作を停止すると2次側に逆電流が流れ、自励発振が発生するという課題があった。
自励発振時の2次側の電流Idは、コンデンサ22の電圧をVco、チョークコイル23のインダクタンスをL1、MOSFET17あるいは19がオンしている時間をTonとすると、下記(1)式で表される。
Id=(Vco/L1)×Ton ・・・・・・・ (1)
Id=(Vco/L1)×Ton ・・・・・・・ (1)
すなわち、2次側の電流Idはオン時間Tonに比例して増加する。前述したように、自励発振時のオン時間Tonは通常動作時のTonより長いので、自励発振時には通常動作時よりも大きな電流が流れる。
図9に、自励発振時に流れる逆電流の測定例を示す。なお、横軸は時間であり20μs/div、縦軸は電流であり20A/divである。この図からわかるように、最大−50Aの電流が流れている。この電源の通常動作時の電流は最大−17Aなので、約2.5倍の電流が流れる。
また、電流の方向が逆なので、フライホール動作(MOSFET19がオン)からフォワード動作(MOSFET17がオン)あるいはその逆の移行時にMOSFET17、19の寄生ダイオードの向きが逆になり、これらのMOSFETがオンになるまで電流が流れない。そのため、2次側に流れる電流が不連続になり、高圧のサージが発生してMOSFET17、19に過大なストレスがかかる。そのため、高耐圧、大電流素子を用いなければならず、コストアップの要因になってしまうという課題もあった。
特許文献1、2に記載されたスイッチング電源は逆電流や自励発振が発生しないという特徴があるが、特許文献1の発明では1次側に制御停止検知回路、停止信号を2次側に伝達するパルストランス、同期整流素子を駆動するタイミングを与える補助巻線が必要であり、特許文献2の発明では1次側に制御停止検知回路、および同期整流の駆動タイミングを与えるための補助巻線、出力電圧と1次側動作停止を検出する別巻線の整流電圧を比較する回路が必要になり、いずれも回路規模が大きくなってしまうという課題があった。
また、特許文献2に記載された発明では整流電圧を比較基準として用いるために、1次側の停止検出速度とノイズ許容度がトレードオフになるという課題もあった。
特許文献3に記載された発明は、同期整流の駆動タイミングを与える巻線やサージ電圧を検出する回路が必要であり回路規模が大きくなる、サージ電圧のピークを検出して自励発振を検出するために、検出速度とノイズ許容度のトレードオフが発生するという課題があった。
従って本発明の目的は、2次側の逆電流や自励発振を防止でき、かつ回路規模を小さくすることができるスイッチング電源を提供することにある。
このような課題を解決するために、本発明のうち請求項1記載の発明は、
所定の周期でトランスの1次側に断続的に電流を流す第1のスイッチング素子と、前記トランスの2次側に配置され、前記第1のスイッチング素子がオンになったときにオンになる第2のスイッチング素子と、前記トランスの2次側に配置され、前記第1のスイッチング素子がオフになったときにオンになる第3のスイッチング素子を具備したスイッチング電源において、
前記第2のスイッチング素子のオンオフを制御する第1の駆動部と、
前記第3のスイッチング素子のオンオフを制御する第2の駆動部と、
前記第2のスイッチング素子に流れる電流を検知し、通常使用状態とは逆方向の電流を検知したときに前記第2のスイッチング素子をオフにする第1の駆動停止部と、
前記第3のスイッチング素子に流れる電流を検知し、通常使用状態とは逆方向の電流を検知したときに前記第3のスイッチング素子をオフにする第2の駆動停止部と、
を具備したものである。第1のスイッチング素子が動作を停止しても逆電流が流れないので、第2、第3のスイッチング素子にストレスを与えることがない。
所定の周期でトランスの1次側に断続的に電流を流す第1のスイッチング素子と、前記トランスの2次側に配置され、前記第1のスイッチング素子がオンになったときにオンになる第2のスイッチング素子と、前記トランスの2次側に配置され、前記第1のスイッチング素子がオフになったときにオンになる第3のスイッチング素子を具備したスイッチング電源において、
前記第2のスイッチング素子のオンオフを制御する第1の駆動部と、
前記第3のスイッチング素子のオンオフを制御する第2の駆動部と、
前記第2のスイッチング素子に流れる電流を検知し、通常使用状態とは逆方向の電流を検知したときに前記第2のスイッチング素子をオフにする第1の駆動停止部と、
前記第3のスイッチング素子に流れる電流を検知し、通常使用状態とは逆方向の電流を検知したときに前記第3のスイッチング素子をオフにする第2の駆動停止部と、
を具備したものである。第1のスイッチング素子が動作を停止しても逆電流が流れないので、第2、第3のスイッチング素子にストレスを与えることがない。
請求項2記載の発明は、請求項1記載の発明において、
前記スイッチング素子としてMOSFETを用いたものである。効率がよくなる。
前記スイッチング素子としてMOSFETを用いたものである。効率がよくなる。
請求項3記載の発明は、請求項1若しくは請求項2記載の発明において、
前記第1、第2の駆動部の少なくとも1つを、
前記トランスの2次側にその一端が接続され、他端が駆動信号を出力する出力端子に接続されるダイオードと、
前記トランスの2次側と前記出力端子に接続される第4のスイッチング素子と、
前記第4のスイッチング素子の制御端子と基準電位点との間に接続されるツェナダイオードと、
で構成したものである。第2、第3のスイッチング素子のオフタイミングが遅れたときに生じる短絡回路の生成を防止できる。
前記第1、第2の駆動部の少なくとも1つを、
前記トランスの2次側にその一端が接続され、他端が駆動信号を出力する出力端子に接続されるダイオードと、
前記トランスの2次側と前記出力端子に接続される第4のスイッチング素子と、
前記第4のスイッチング素子の制御端子と基準電位点との間に接続されるツェナダイオードと、
で構成したものである。第2、第3のスイッチング素子のオフタイミングが遅れたときに生じる短絡回路の生成を防止できる。
請求項4記載の発明は、請求項1若しくは請求項2記載の発明において、
前記第1、第2の駆動部の少なくとも1つを、
前記トランスの2次側にその一端が接続され、他端が前記第2または第3のスイッチング素子の制御端子に接続される抵抗で構成したものである。駆動部の構成を簡単にできる。
前記第1、第2の駆動部の少なくとも1つを、
前記トランスの2次側にその一端が接続され、他端が前記第2または第3のスイッチング素子の制御端子に接続される抵抗で構成したものである。駆動部の構成を簡単にできる。
請求項5記載の発明は、請求項1乃至請求項4いずれかに記載の発明において、
前記第1、第2の駆動停止部の少なくとも1つを、
前記第2または第3のスイッチング素子に流れる電流を検出する逆電流検出部と、
前記逆電流検出部の出力によって前記第2または第3のスイッチング素子をオフにする停止部と、
で構成したものである。構成を簡単にできる。
前記第1、第2の駆動停止部の少なくとも1つを、
前記第2または第3のスイッチング素子に流れる電流を検出する逆電流検出部と、
前記逆電流検出部の出力によって前記第2または第3のスイッチング素子をオフにする停止部と、
で構成したものである。構成を簡単にできる。
請求項6記載の発明は、請求項5記載の発明において、
前記逆電流検出部としてカレントトランスを用いたものである。損失を低減できる。
前記逆電流検出部としてカレントトランスを用いたものである。損失を低減できる。
請求項7記載の発明は、請求項5記載の発明において、
前記逆電流検出部を、
検知すべき電流が流れる経路中に配置された抵抗と、
この抵抗両端の電圧が入力されるコンパレータと、
で構成したものである。簡単な構成で逆電流を検出できる。
前記逆電流検出部を、
検知すべき電流が流れる経路中に配置された抵抗と、
この抵抗両端の電圧が入力されるコンパレータと、
で構成したものである。簡単な構成で逆電流を検出できる。
請求項8記載の発明は、請求項7記載の発明において、
前記第2または第3のスイッチング素子のオン抵抗を前記電流検知部の抵抗として用いたものである。構成が簡単になり、かつ損失を低減できる。
前記第2または第3のスイッチング素子のオン抵抗を前記電流検知部の抵抗として用いたものである。構成が簡単になり、かつ損失を低減できる。
請求項9記載の発明は、請求項7若しくは請求項8記載の発明において、
前記電流検知部の抵抗を、前記第2、第3のスイッチング素子がオンしたときに流れる電流が共に流れる経路中に配置することにより、前記第1および第2の駆動停止部の逆電流検出部を共用するようにしたものである。構成が簡単になる。
前記電流検知部の抵抗を、前記第2、第3のスイッチング素子がオンしたときに流れる電流が共に流れる経路中に配置することにより、前記第1および第2の駆動停止部の逆電流検出部を共用するようにしたものである。構成が簡単になる。
請求項10記載の発明は、請求項5乃至請求項9いずれかに記載の発明において、
前記停止部を、そのコレクタが停止すべきスイッチング素子の制御端子に接続され、エミッタが基準電位に接続され、ベースに前記逆電流検出部の出力が入力されるトランジスタで構成したものである。構成が簡単になる。
前記停止部を、そのコレクタが停止すべきスイッチング素子の制御端子に接続され、エミッタが基準電位に接続され、ベースに前記逆電流検出部の出力が入力されるトランジスタで構成したものである。構成が簡単になる。
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項1,2、3、4、5、6、7、8、9および10の発明によれば、同期整流を行うフォワード型スイッチング電源において、2次側のフォワード動作用スイッチング素子とフライホイール動作用スイッチング素子に流れる電流を検出し、この電流の向きが通常使用時とは逆方向に流れたときに、これらのスイッチング素子を強制的にオフにするようにした。
請求項1,2、3、4、5、6、7、8、9および10の発明によれば、同期整流を行うフォワード型スイッチング電源において、2次側のフォワード動作用スイッチング素子とフライホイール動作用スイッチング素子に流れる電流を検出し、この電流の向きが通常使用時とは逆方向に流れたときに、これらのスイッチング素子を強制的にオフにするようにした。
自励発振につながる逆電流を検出して、同期整流を行うフォワード動作用スイッチング素子とフライホイール動作用スイッチング素子をオフにするようにしたので、過大な電流が流れることがなく、かつ高圧サージが発生することがない。そのため、これらのスイッチング素子にストレスをかけることがなくなるので、これらのスイッチング素子として高圧、大電流のスイッチング素子を用いる必要がなくなるという効果がある。
また、電流の方向を検出するだけであり、電流値の検出精度は必要ないので、逆電流を検出する構成を簡単にすることができる。そのため、スイッチング電源の構成が簡単になり、コストを下げることができるという効果もある。
さらに、逆電流検出部の検出点がずれて無負荷時や起動時にスイッチング素子がオフになっても、これらのスイッチング素子の寄生ダイオードによってダイオード整流タイプのフォワード電源として動作するので、スイッチング電源の動作には影響しない。低出力電流であれば、寄生ダイオードに通電した際の発熱もわずかなので、高精度な逆電流検出は必要ない。そのため、構成を簡単にすることができる。
以下本発明を図面を用いて詳細に説明する。図1は本発明に係るスイッチング電源の一実施例を示す構成図である。なお、図6と同じ要素には同一符号を付し、説明を省略する。また、本実施例でもアクティブクランプ用MOSFET13、およびコンデンサ15が実装されているが、本発明の動作に関係しないので、記載を省略している。
なお、MOSFET14、17、19はそれぞれ第1〜第3のスイッチング素子に相当し、同期整流駆動部30、32はそれぞれ第1、第2の駆動部に相当する。また、駆動停止部31、33はそれぞれ第1、第2の駆動停止部に相当する。
図1において、MOSFET14がオンになるとトランス12の端子3が高電位側、端子4が低電位側になり、MOSFET17がオン、同19がオフになってフォワード動作を行う。MOSFET14がオフになると逆起電力のために端子4が高電位側、端子3が低電位側になり、MOSFET19がオン、同17がオフになってフライホイール動作を行う。点線26は通常使用状態におけるフォワード動作時の電流の経路、一点鎖線27は通常使用状態におけるフライホイール動作時の電流の経路である。
30は同期整流駆動部であり、2つの端子1A、2Aを有している。端子1Aはトランス12の端子3に接続され、端子2Aは後述する駆動停止部31を経由してMOSFET17のゲートに接続される。
同期整流駆動部30は、図6の抵抗18と同じ動作を行う。すなわち、MOSFET14がオンになり、トランス12の端子3が高電位側になるとMOSFET17をオンにし、低電位側になるとMOSFET17をオフにする。
31は駆動停止部であり、4つの端子1B〜4Bを具備している。端子1Bは同期整流駆動部30の端子2Aに接続され、端子2BはMOSFET17のゲートに接続される。また、端子3BはMOSFET17のソースに接続され、端子4Bは出力端子23bに接続される。出力端子23bの電位は、このスイッチング電源の2次側の基準電位である。
駆動停止部31はMOSFET17に流れる電流を監視し、この電流が逆電流、すなわち図6の点線26とは逆方向に流れると、MOSFET17を強制的にオフにする。逆電流でないときは、同期整流駆動部30の出力信号を通過させてMOSFET17のゲートに入力する。
32は30と同じ構成の同期整流駆動部であり、その端子1Aはトランス12の端子4に、端子2Aは後述する駆動停止部33を経てMOSFET19のゲートに接続される。
33は駆動停止部31と同じ構成を有する駆動停止部であり、その端子1Bは同期整流駆動部32の端子2Aに、端子2BはMOSFET19のゲートに接続される。また、端子3BはMOSFET19のソースに接続され、4Bは出力端子23bに接続される。
同期整流駆動部32は、MOSFET14がオフになり、トランス12の端子4が高電位側になるとMOSFET19をオンにし、低電位側になるとMOSFET19をオフにする。
駆動停止部33はMOSFET19に流れる電流を監視し、この電流が逆電流、すなわち図6の一点鎖線27とは逆方向に流れると、MOSFET19を強制的にオフにする。逆電流でないときは、同期整流駆動部32の出力信号を通過させてMOSFET19のゲートに入力する。
図2に同期整流駆動部30、32の構成を示す。図2において、40は同期整流駆動部であり、ダイオード41、抵抗42、44〜46、MOSFET43、ツェナダイオード47、端子1A〜3Aで構成される。この端子1A、2Aは、図1の同期整流駆動部30、32の端子1A、2Aに対応し、端子2AはMOSFETを駆動する信号を出力する出力端子である。また、MOSFET43は第4のスイッチング素子に相当する。
ダイオード41のカソードは端子1Aに接続され、アノードは端子2Aに接続される。抵抗42の一端は端子2Aに接続され、他端はMOSFET43のソースに接続される。このMOSFET43のドレインは端子1Aに接続される。
抵抗44〜46の一端は共通接続され、ツェナダイオード47のカソードに接続される。また、それらの他端はそれぞれMOSFET43のソース、ゲート、ドレインに接続される。ツェナダイオード47のアノードは端子3Aに接続される。
このような構成において、端子1Aはトランス12の端子3(端子4)に接続され、端子2Aは駆動停止部31(33)の端子1Bに接続される。また、端子3Aは出力端子23b(基準電位)に接続される。
端子1Aが高電位側になるとMOSFET43はオンになる。端子2A側に接続されたMOSFET17(19)のゲートは高レベルになり、これらのMOSFETはオンになる。端子1Aが低電位側になるとMOSFET43はオフになる。MOSFET17(19)のゲートは低レベルになり、これらのMOSFETはオフになる。
なお、フライホイール動作からフォワード動作に移行するときにMOSFET19がオフになるタイミングが遅れた場合、あるいはフォワード動作からフライホイール動作に移行するときにMOSFET17がオフになるタイミングが遅れた場合に、トランス12の3番端子と4番端子、MOSFET17、19を通る短絡経路が形成される。ダイオード41は、MOSFET17、19のゲートに蓄積された電荷を素早く引き抜いて、この短絡経路の形成を防止するために用いられる。
同期整流駆動部40は、図6の抵抗18、20のみで構成された同期整流駆動部と比べて複雑な構成となっているが、このような構成にすることにより、適切な電圧およびタイミングでMOSFET17、19を駆動することができ、かつ短絡回路の形成を防止できる。なお、図6従来例と同様に、同期整流駆動部として抵抗を用いることもできる。
図3に駆動停止部31、33の構成を示す。図3において、50は駆動停止部であり、抵抗51、コンパレータ52、トランジスタ53、端子1B〜4Bで構成される。この端子1B〜4Bは、図1の駆動停止部31、33の端子1B〜4Bに対応する。この駆動停止部50は、抵抗51とコンパレータ52で逆電流を検出する逆電流検出部を構成し、トランジスタ53でMOSFET17、19の駆動を停止する停止部を構成している。
抵抗51の両端はそれぞれ端子3B、4Bに接続される。コンパレータ52の入力端子は端子3Bに接続され、出力端子はトランジスタ53のベースに接続される。また、トランジスタ53のコレクタは端子1Bと2Bに接続され、エミッタは端子4Bに接続される。
抵抗51にはMOSFET17(19)に流れる電流が流れる。図1の矢印26、27からわかるように、通常使用状態では電流は端子4Bから3Bに向かって流れる。そのため、コンパレータ52には負電圧が入力されるので、その出力は低レベルになり、トランジスタ53はオフになる。端子1Bから入力された同期整流駆動部30(32)の出力はそのまま端子2Bを経てMOSFET17(19)のゲートに入力される。
抵抗51に流れる電流の向きが逆になると、コンパレータ52には正の電圧が入力される。コンパレータ52の出力は高レベルになり、トランジスタ53はオンになる。このため、同期整流駆動部30(32)の出力信号のレベルに関わらずMOSFET17(19)のゲートは低レベルになり、これらのMOSFETはオフになる。
このように、MOSFET17、19に流れる電流の向きが逆になると、駆動停止部50はMOSFET17、19を強制的にオフにする。このため、これらのMOSFETに過大な逆電流が流れることがなくなる。なお、トランジスタ53の代わりにMOSFETを用いてもよい。
図4に、通常使用状態における各部の波形を示す。図4(A)〜(I)はそれぞれMOSFET14、17、19のゲート−ソース間電圧Vgs、ドレイン−ソース間電圧Vds、ドレイン電流Idの波形であり、図7の(A)〜(I)と同じものである。
MOSFET14はtcycの周期でオンオフを繰り返す。MOSFET14がオンのときはフォワード動作になり、MOSFET17はオン、同19はオフになる。MOSFET14がオフのときはフライホイール動作になり、MOSFET17はオフ、同19はオンになる。
(J)は駆動停止部33内のコンパレータ52の入力電圧波形、(K)は出力波形である。コンパレータ52には、MOSFET19に流れる電流に対応する電圧が入力される。但し、前述したように電流は端子4Bから3Bに向かって流れるので、極性はマイナスになる。このため、コンパレータ52の出力は低レベルを維持し、トランジスタ53はオフになる。
なお、駆動停止部31内のコンパレータ52の入出力波形も同じようになる。コンパレータ52の入力波形はMOSFET17に流れる電流に比例するが、極性はマイナスになる。このため、トランジスタ53はオフになる。
このように、駆動停止部31、33内のトランジスタ53は常にオフになり、オンになることはない。このため、MOSFET17、19はそれぞれ同期整流駆動部30、32の出力信号で駆動される。
入力電圧が切断されたために、MOSFET14の動作が停止したときの各部の波形を図5に示す。図5において、(A)〜(C)はMOSFET14のゲート−ソース間電圧Vgs、ドレイン−ソース間電圧Vds、ドレイン電流Idの波形である。時刻t10で入力電圧が切断されたためにMOSFET14がオフになり、ドレイン電流Idは0になる。
(L)に示すように時刻t10でMOSFET19がオンになる。(K)に示すようにMOSFET19のゲート−ソース間電圧Vgsは徐々に減少し、(M)に示すようにMOSFET19のドレイン電流Idは減少する。そのため、(I)に示すように駆動停止部33内のコンパレータ52の入力電圧は増加する。
時刻t11でドレイン電流Idの極性が変わり逆電流になると、駆動停止部33内のコンパレータの入力電圧が正になり、その出力は高レベルになる。トランジスタ53はオンになるので、MOSFET19のゲート電荷は引き抜かれ、そのゲート−ソース間電圧Vgsは0Vになり、MOSFET19はオフになる。これによって、MOSFET19のドレイン電流Idは0になり、逆電流が阻止される。
時刻t12でMOSFET19が完全にオフになると、(G)に示すようにMOSFET17がオンになり、(H)に示すようにドレイン電流Idが流れる。しかし、このときの電流は逆電流なので、(D)に示すように駆動停止部31内のコンパレータ52の入力電圧は正になり、トランジスタ53がオンになる。
このため、MOSFET17のゲート−ソース間電圧Vgsが0Vになり、MOSFET17はオフになる。このようにして、MOSFET17の逆電流も阻止される。なお、MOSFET17は時刻t12でオンになるが、オン時間は短時間なので、MOSFET17にストレスを与えることはない。
図5からわかるように、MOSFET17、19のドレイン電流がゼロ近くになるゼロクロス点付近で切り替えるので、MOSFET17、19に過大なドレイン電流が流れることはなく、また高圧サージが発生するなど、過大な負荷がかかることはない。
なお、図3では抵抗51とコンパレータ52を用いて逆電流を検出するようにしたが、カレントトランスを用いて逆電流を検出するようにしてもよい。カレントトランスは電流が流れる線路に誘起する磁界を用いて電流を検出するものであり、電流検出時の損失を低減することができる。
また、抵抗51の代わりに、MOSFET17、19のオン抵抗を用いることもできる。オン抵抗はばらつきが大きいが、この発明では電流の方向を検出できればよいので、オン抵抗のばらつきは実質上問題にならない。
また、逆電流を測定する点を1箇所にすることもできる。この場合、MOSFET17と19に流れる電流が共に流れる経路で電流を検出すればよい。例えば、下記の3点のいずれかで測定すればよい。MOSFET17と19は相補的にオンオフするので、共用してもどちらのMOSFETに流れる電流かは区別することができる。
(1)MOSFET17と19のソースが接続されている点とコンデンサ22が接続されている間の経路。
(2)チョークコイル21の一端とMOSFET19のドレインが接続されている間の経路。
(3)チョークコイル21の他端とコンデンサ22の一端が接続されている間の経路。
(4)コンデンサ22の一端と出力端子23aの間の経路、またはコンデンサ22の他端と出力端子23bの間の経路
(1)MOSFET17と19のソースが接続されている点とコンデンサ22が接続されている間の経路。
(2)チョークコイル21の一端とMOSFET19のドレインが接続されている間の経路。
(3)チョークコイル21の他端とコンデンサ22の一端が接続されている間の経路。
(4)コンデンサ22の一端と出力端子23aの間の経路、またはコンデンサ22の他端と出力端子23bの間の経路
また、同期整流駆動部30、32は図2の同期整流駆動部40の構成に限られることはない。例えば、図6従来例のように、抵抗18、20のみであってもよい。
また、駆動停止部も図3の構成に限定されることはない。要は、MOSFETに流れる電流の向きを検出し、通常使用状態とは逆方向に電流が流れたときに、当該MOSFETをオフにする構成であればよい。
さらに、図1実施例では1次側の電流を断続する素子、フォワード動作用素子、フライホイール動作用素子、および駆動停止部内の素子としてMOSFET14、17、19、43を用いたが、MOSFETに限られることはない。トランジスタなどスイッチング動作ができるスイッチング素子であればよい。MOSFETは一般に高速動作が可能であり、またオン抵抗が小さいので、MOSFETを用いると高効率のスイッチング電源を実現できる。
12 トランス
14、17、19、43 MOSFET
21 チョークコイル
22 コンデンサ
23a、23b 出力端子
30、32、40 同期整流駆動部
31、33、50 駆動停止部
41 ダイオード
42、44〜46、51 抵抗
47 ツェナダイオード
52 コンパレータ
53 トランジスタ
1A〜3A、1B〜4B 端子
14、17、19、43 MOSFET
21 チョークコイル
22 コンデンサ
23a、23b 出力端子
30、32、40 同期整流駆動部
31、33、50 駆動停止部
41 ダイオード
42、44〜46、51 抵抗
47 ツェナダイオード
52 コンパレータ
53 トランジスタ
1A〜3A、1B〜4B 端子
Claims (10)
- 所定の周期でトランスの1次側に断続的に電流を流す第1のスイッチング素子と、前記トランスの2次側に配置され、前記第1のスイッチング素子がオンになったときにオンになる第2のスイッチング素子と、前記トランスの2次側に配置され、前記第1のスイッチング素子がオフになったときにオンになる第3のスイッチング素子を具備したスイッチング電源において、
前記第2のスイッチング素子のオンオフを制御する第1の駆動部と、
前記第3のスイッチング素子のオンオフを制御する第2の駆動部と、
前記第2のスイッチング素子に流れる電流を検知し、通常使用状態とは逆方向の電流を検知したときに、前記第2のスイッチング素子をオフにする第1の駆動停止部と、
前記第3のスイッチング素子に流れる電流を検知し、通常使用状態とは逆方向の電流を検知したときに、前記第3のスイッチング素子をオフにする第2の駆動停止部と、
を具備したことを特徴とするスイッチング電源。 - 前記スイッチング素子はMOSFETであることを特徴とする請求項1記載のスイッチング電源。
- 前記第1、第2の駆動部の少なくとも1つは、
前記トランスの2次側にその一端が接続され、他端が駆動信号を出力する出力端子に接続されるダイオードと、
前記トランスの2次側と前記出力端子に接続される第4のスイッチング素子と、
前記第4のスイッチング素子の制御端子と基準電位点との間に接続されるツェナダイオードと、
で構成されることを特徴とする請求項1若しくは請求項2記載のスイッチング電源。 - 前記第1、第2の駆動部の少なくとも1つは、
前記トランスの2次側にその一端が接続され、他端が前記第2または第3のスイッチング素子の制御端子に接続される抵抗であることを特徴とする請求項1若しくは請求項2記載のスイッチング電源。 - 前記第1、第2の駆動停止部の少なくとも1つは、
前記第2または第3のスイッチング素子に流れる電流を検出する逆電流検出部と、
前記逆電流検出部の出力によって前記第2または第3のスイッチング素子をオフにする停止部と、
を具備したことを特徴とする請求項1乃至請求項4いずれかに記載のスイッチング電源。 - 前記逆電流検出部はカレントトランスであることを特徴とする請求項5記載のスイッチング電源。
- 前記逆電流検出部は、
検知すべき電流が流れる経路中に配置された抵抗と、
この抵抗両端の電圧が入力されるコンパレータと、
で構成されることを特徴とする請求項5記載のスイッチング電源。 - 前記第2または第3のスイッチング素子のオン抵抗を前記逆電流検知部の抵抗として用いたことを特徴とする請求項7記載のスイッチング電源。
- 前記逆電流検知部の抵抗を、前記第2、第3のスイッチング素子がオンしたときに流れる電流が共に流れる経路中に配置することにより、前記第1および第2の駆動停止部の逆電流検出部を共用するようにしたことを特徴とする請求項7若しくは請求項8記載のスイッチング電源。
- 前記停止部は、そのコレクタが停止すべきスイッチング素子の制御端子に接続され、エミッタが基準電位に接続され、ベースに前記逆電流検出部の出力が入力されるトランジスタであることを特徴とする請求項5乃至請求項9いずれかに記載のスイッチング電源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008328938A JP2010154626A (ja) | 2008-12-25 | 2008-12-25 | スイッチング電源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008328938A JP2010154626A (ja) | 2008-12-25 | 2008-12-25 | スイッチング電源 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010154626A true JP2010154626A (ja) | 2010-07-08 |
Family
ID=42573061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008328938A Pending JP2010154626A (ja) | 2008-12-25 | 2008-12-25 | スイッチング電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010154626A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016063733A (ja) * | 2014-09-15 | 2016-04-25 | Tdk株式会社 | スイッチング電源装置 |
-
2008
- 2008-12-25 JP JP2008328938A patent/JP2010154626A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016063733A (ja) * | 2014-09-15 | 2016-04-25 | Tdk株式会社 | スイッチング電源装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5167941B2 (ja) | 電源装置 | |
US7778048B2 (en) | Switching power supply apparatus | |
US8625311B2 (en) | Switching power supply apparatus including a plurality of switching elements | |
JP2009284667A (ja) | 電源装置、および、その制御方法ならびに半導体装置 | |
JP2006121885A (ja) | 同期整流器を有するフライバックコンバータ | |
KR102449387B1 (ko) | 스위칭 전원 | |
JP2007014056A (ja) | 同期整流回路 | |
JP2014045594A (ja) | スイッチング電源装置 | |
JP2012034549A (ja) | アクティブクランプ型dcdcコンバータ | |
JP2017147850A (ja) | 電力変換装置 | |
US9490717B2 (en) | Switching power supply circuit | |
KR100593926B1 (ko) | 동기 정류기를 갖는 플라이백 컨버터 | |
JP2008125217A (ja) | スイッチング電源装置 | |
JP2001346379A (ja) | スイッチング電源装置 | |
JP2015070750A (ja) | 電力変換装置 | |
JP5644954B2 (ja) | 絶縁型スイッチング電源装置 | |
JP4720514B2 (ja) | 共振コンバータにおける電流検出方式 | |
US9564819B2 (en) | Switching power supply circuit | |
KR20160125676A (ko) | 자려식 액티브 클램프를 적용한 플라이백 컨버터 | |
JP2005073335A (ja) | スイッチング電源回路 | |
JP5143095B2 (ja) | スイッチング電源装置 | |
JP4745043B2 (ja) | 電源回路 | |
JP4172569B2 (ja) | スイッチング電源装置 | |
JP2010154626A (ja) | スイッチング電源 | |
JP6942040B2 (ja) | 絶縁型スイッチング電源 |