WO2012086072A1 - ストレージ装置，制御装置および制御方法 - Google Patents

ストレージ装置，制御装置および制御方法 Download PDF

Info

Publication number
WO2012086072A1
WO2012086072A1 PCT/JP2010/073406 JP2010073406W WO2012086072A1 WO 2012086072 A1 WO2012086072 A1 WO 2012086072A1 JP 2010073406 W JP2010073406 W JP 2010073406W WO 2012086072 A1 WO2012086072 A1 WO 2012086072A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
power supply
power
supply unit
target voltage
Prior art date
Application number
PCT/JP2010/073406
Other languages
English (en)
French (fr)
Inventor
進之介 松田
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP2012549557A priority Critical patent/JP5633580B2/ja
Priority to PCT/JP2010/073406 priority patent/WO2012086072A1/ja
Publication of WO2012086072A1 publication Critical patent/WO2012086072A1/ja
Priority to US13/925,137 priority patent/US9110649B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC

Definitions

  • This case relates to a storage device, a control device, and a control method.
  • a capacitor such as an electric double layer capacitor has a capacity that decreases with time and a direct current resistance increases, so that the power that can be supplied by the electric double layer capacitor decreases with time.
  • an SCU System Capacitor Unit
  • a volatile memory such as a cache memory at the end of its product life several years after manufacture (for example, five years later). It is designed to hold the power required to evacuate.
  • the SCU in the initial stage after manufacture holds power that assumes a decrease in power that can be supplied by the electric double layer capacitor over time, so it is necessary to save the data recorded in the cache memory to the nonvolatile memory. Surplus power that exceeds power is held.
  • the object of the present invention was devised in view of such a problem, and aims to shorten the startup time of the storage apparatus.
  • the present invention is not limited to the above-described object, and is a function and effect derived from each configuration shown in the embodiment for carrying out the present invention, which is another object of the present invention. Can be positioned as one.
  • This storage apparatus is a storage apparatus having a storage unit for storing data and a control unit for performing data storage control on the storage unit, when an external power supply to the storage apparatus is stopped (hereinafter referred to as a power failure).
  • a power supply unit that supplies power to the control unit; a cache memory that stores data stored in the storage unit; a nonvolatile memory that stores data stored in the cache memory in the event of a power failure; and the power
  • a surplus power determining unit that determines surplus power that is power supplied by the supplying unit and that exceeds the power required to save data in the nonvolatile memory; and surplus power determined by the surplus power determining unit
  • a target voltage determination unit that determines a first target voltage that is a target during the charging process for the power supply unit, and Until the voltage charged in the power supply unit reaches the first target voltage, the power supply unit is charged with a first current value, and the voltage charged in the power supply unit is Until the second target voltage that is larger than the first target voltage is reached from the target voltage, the
  • the control device is a control device that performs data storage control on a storage unit that stores data, and supplies power to the control unit when an external power supply to the storage device is stopped (hereinafter referred to as a power failure).
  • the surplus power determination unit that determines surplus power that is the amount of power exceeding the power required to save data in the nonvolatile memory, and the power based on the surplus power determined by the surplus power determination unit
  • a target voltage determination unit that determines a first target voltage that is a target during the charging process for the supply unit, and a voltage charged in the power supply unit is the first voltage Until the target voltage is reached, the power supply unit is charged with a first current value, and the voltage charged in the power supply unit is greater than the first target voltage from the first target voltage.
  • a charging processing unit that perform
  • the control method includes a storage unit that stores data, a control unit that performs data storage control on the storage unit, and power that supplies power to the control unit when an external power supply is stopped (hereinafter referred to as a power failure).
  • a storage device control method comprising: a supply unit; a cache memory that stores data stored in the storage unit; and a nonvolatile memory that stores data stored in the cache memory in the event of a power failure.
  • the power supply unit Determining the surplus power that is the power supplied by the power supply unit and exceeding the power required for saving data to the nonvolatile memory, and based on the determined surplus power, the power supply unit A first target voltage that is a target at the time of charging processing is determined, and the voltage charged in the power supply unit reaches the first target voltage until the first target voltage is reached. The first power supply unit is charged until the voltage charged in the power supply unit reaches a second target voltage higher than the first target voltage from the first target voltage. The power supply unit is charged with a second current value smaller than the current value.
  • control device it is possible to shorten the startup time of the storage device while ensuring the necessary power during a power failure.
  • FIG. 1 is a diagram schematically illustrating a configuration of a storage apparatus as an example of an embodiment. It is a figure which shows typically the charge path
  • 3 is a flowchart for explaining the operation of a storage apparatus as an example of an embodiment; It is a figure which shows the example at the time of charging, without changing an electric current.
  • 4 is a flowchart for explaining the operation of the storage apparatus during a power failure as an example of an embodiment. It is a figure which shows typically the circuit for calculating
  • FIG. 1 is a diagram illustrating a configuration of a storage apparatus as an example of an embodiment.
  • FIG. 2 is a diagram schematically illustrating a charging path of the SCU as an example of the embodiment.
  • FIG. 3 is a diagram schematically illustrating a functional configuration of a controller module as an example of the embodiment.
  • the storage apparatus 1 as an example of this embodiment includes controller modules 10-1 and 10-2, a PSU (Power Supply Unit) 20, a midplane 30 and an HDD (Hard Disk Drive) 40. ing.
  • the storage device 1 is connected to a host 50 via a communication line such as a LAN (Local Area Network) or an FC (Fibre Channel).
  • the controller modules 10-1 and 10-2, the PSU 20 and the HDD 40 are connected to each other via the midplane 30.
  • reference numerals 10-1 and 10-2 are used when one of the plurality of controller modules needs to be specified, but reference numeral 10 is used when referring to any controller module.
  • the PSU 20 converts AC (Alternative Current) power supplied from the outside of the storage device 1 into DC (Direct Current) power, and supplies power to the controller module 10 and the HDD 40 via the midplane 30. .
  • the midplane 30 is, for example, a board that interconnects the controller module 10, the PSU 20, and the HDD 40, and supplies power input from the PSU 20 to the controller module 10.
  • the HDD 40 stores various data in response to a request from the host 50. That is, the HDD 40 is an example of a storage unit that stores data.
  • the host 50 is, for example, a host device that requests the storage device 1 to write and read data.
  • the controller module 10 controls writing and reading of data with respect to the HDD 40 in response to a request from the host 50. That is, the controller module 10 is an example of a control unit that performs data storage control on the storage unit.
  • the controller module 10 includes, for example, an SCU 21, an OR circuit 22, and a data processing unit 23.
  • the SCU 21 supplies power to the controller module 10 during a power failure.
  • the SCU 21 supplies power to each component of the data processing unit 23 via the OR circuit 22. That is, the SCU 21 is an example of a power supply unit that supplies power to the control unit when power supply from the outside to the storage device is stopped.
  • the SCU 21 includes, for example, a power supply unit 211, a nonvolatile memory 212, and a processing unit 213. Further, for example, when the power supply unit 211 is charged in the first mode or the second mode, which will be described later, the SCU 21 stores the data from the cache memory 26 to the flash memory 28 and then stores the data in the midplane 30. Supply power. That is, the SCU 21 supplies power to the midplane 30, thereby supplying power to the controller module 10 connected to the midplane 30 via the midplane 30.
  • the power supply unit 211 is, for example, an electric double layer capacitor (capacitor), and supplies power to the controller module 10. Further, the power supply unit 211 is charged with, for example, a current output from the PSU 20. For example, as illustrated in FIG. 2, the SCU 21 (power supply unit 211) has a second current smaller than the first current (for example, a current of 15 A) and the first current from the PSU 20 through the midplane 30. One of the currents (for example, a current of 3 A) is input. In addition, the power supply unit 211 is charged with the current value of either the first current value or the second current value by a charge control unit 245 described later switching these currents with a switch or the like.
  • a charge control unit 245 described later switching these currents with a switch or the like.
  • the non-volatile memory 212 includes, for example, manufacturing time information indicating when the SCU 21 is manufactured, and the capacitance and DC resistance of an electric double layer capacitor which is a power supply unit 211 determined by an FPGA (Field (Programmable Gate Array) 24 described later. Holds the value.
  • the production time information is information including the production date and time (for example, year / month / day / hour / minute / second) when the SCU 21 was produced. That is, the nonvolatile memory 212 is an example of a holding unit that holds the capacitance and resistance of the capacitor and the date and time of manufacture of the power supply unit.
  • the processing unit 213 is a processing device that implements various functions. For example, as illustrated in FIG. 3, the processing unit 213 functions as a charging stop unit 214 and a voltage difference determination unit 215. For example, after the power supply unit 211 is charged to the final voltage, the charge stop unit 214 stops charging the power supply unit 211. For example, the charging stop unit 214 stops charging by blocking a charging path to the power supply unit 211.
  • the voltage difference determination unit 215 determines a voltage drop (V dcr in FIG. 4 to be described later) caused by the DC resistance of the power supply unit 211 after stopping charging. That is, the voltage difference determination unit 215 monitors, for example, the voltage of the power supply unit 211 before stopping charging and the voltage of the power supply unit 211 after stopping charging, so that the voltage of the power supply unit 211 before stopping charging The voltage difference from the voltage of the power supply unit 211 after the charging is stopped is determined.
  • OR circuit 22 is, for example, (in FIG. 1, V bp) output from the midplane 30 and the output from the SCU 21 (in FIG. 1, V bat) is input, V in a high voltage output of these output As a circuit to be supplied to the data processing unit 23.
  • the data processing unit 23 controls writing and reading of data with respect to the HDD 40, for example.
  • the data processing unit 23 includes, for example, an FPGA 24, a CPU (Central Processing Unit) 25, a cache memory 26, a real time clock 27, and a flash memory 28.
  • the FPGA 24 is communicably connected to the SCU 21, CPU 25, real time clock 27 and flash memory 28, and the CPU 25 is communicably connected to the cache memory 26.
  • the cache memory 26 holds data stored in the HDD 40, for example. That is, the cache memory 26 is an example of a cache memory that holds data stored in the storage unit.
  • the real time clock 27 is a circuit that generates and outputs information indicating the current date and time, for example.
  • the information generated by the real-time clock 27 includes, for example, the current year / month / day / hour / minute / second.
  • the flash memory 28 is, for example, a nonvolatile memory in which data held in the cache memory 26 is saved when power supply from the PSU 20 is stopped. That is, the flash memory 28 is an example of a nonvolatile memory in which data held in the cache memory is saved in the event of a power failure.
  • the FPGA 24 is a processing device that realizes various functions according to a program. The FPGA 24 is connected to the SCU 21 via an I2C (Inter Integrated Circuit) or the like, and the FPGA 24 can monitor the voltage inside the SCU 21 via the I2C.
  • I2C Inter Integrated Circuit
  • the FPGA 24 includes a capacitance / resistance determination unit 241, a surplus power determination unit 242, an aging determination unit 243, a charge mode determination unit 244, a charge control unit 245, a supply power control unit 246, and an evacuation control unit. It functions as 247.
  • the capacitance / resistance determination unit 241 determines the capacitance and DC resistance of the electric double layer capacitor that is the power supply unit 211. That is, the capacitance / resistance determination unit 241 is an example of a determination unit that determines the capacitance and resistance of the capacitor.
  • FIG. 4 is a diagram for describing test discharge for determining the capacity and resistance of the power supply unit 211.
  • the capacitance / resistance determination unit 241 starts discharging by a constant current It to a diagnostic circuit (not shown) provided in the SCU 21.
  • the capacity / resistance determination unit 241 acquires, for example, the voltage (V3 in FIG.
  • the capacity / resistance determination unit 241 records the determined capacity and DC resistance of the power supply unit 211 in the nonvolatile memory 212. Further, the above-described processing of the capacity / resistance determination unit 241 is performed after the storage apparatus 1 is started, for example, after the power supply unit 211 becomes a final voltage and the voltage difference determination unit 215 determines the voltage difference Vdcr . Implemented at the timing. For example, the surplus power determination unit 242 determines the dischargeable time based on the capacity and the direct current resistance value of the power supply unit 211 held in the nonvolatile memory 212, and generates the surplus power based on the determined dischargeable time. decide.
  • the surplus power is, for example, the dischargeable time exceeding the dischargeable time of the SCU 21 at the product lifetime expressed as a percentage with respect to the dischargeable time of the SCU21 at the product lifetime. That is, the surplus power is, for example, the dischargeable time of the SCU 21 at the product lifetime and the dischargeable time of the SCU 21 determined based on the capacity and DC resistance value of the power supply unit 211 held in the nonvolatile memory 212. The difference is expressed as a percentage of the dischargeable time of the SCU 21 at the product lifetime.
  • the surplus power determination unit 242 determines, for example, the dischargeable time when the connection load of the power supply unit 211 that is an electric double layer capacitor is a constant power load.
  • FIG. 5 is a diagram equivalently showing the data processing unit 23 and the power supply unit 211.
  • the constant power load W is the power load of the data processing unit 23
  • the DC resistance R and the capacity C are the DC resistance and capacity of the power supply unit 211, respectively.
  • V C (0) V S applied to the capacity C at the start of discharge
  • V (T) V E applied to the capacity C and the DC resistance R at the end of discharge T.
  • the voltage supplied from the SCU 21 is appropriately supplied to each component of the data processing unit 23 by a DC / DC converter (not shown) provided between the SCU 21 and the data processing unit 23. This is when the voltage drops so that it cannot be converted to voltage.
  • the voltage V (0) applied to the capacitance C and the DC resistance R at the start of discharge is expressed by the following formula (1), for example.
  • the surplus power determination unit 242 substitutes the voltage V (0) determined by the equation (1) and the capacitance and resistance values determined by the capacitance / resistance determination unit 241 into the following equation (2), for example.
  • the dischargeable time T of the SCU 21 is determined.
  • W and V E are design values.
  • the surplus power determining unit 242 calculates the ratio of the dischargeable time T min of the SCU 21 at the product life several years after the manufacture of the SCU 21 (for example, 5 years) and the dischargeable time T determined by the equation (2). Calculate surplus power.
  • the dischargeable time T min of the SCU 21 several years after the manufacture of the SCU 21 is, for example, a value where the capacity of the power supply unit 211 is 70% of that at the time of manufacture. It is determined on the basis of the above formulas (1) and (2) on the assumption that the direct current resistance is 130% compared to that at the time of manufacture. For example, several years after the manufacture of SCU21 (e.g.
  • the surplus power determination unit 242 is an example of a surplus power determination unit that determines the surplus power that is the power supplied by the power supply unit and that exceeds the power required to save data in the nonvolatile memory. .
  • the power required to save data in the nonvolatile memory is determined in advance at the design stage based on the configuration of the controller module 10 such as the capacity of the nonvolatile memory. Further, the power required to save data to the nonvolatile memory can be obtained based on the capacity of the power supply unit 211 at the time of product life, the DC resistance, and the like.
  • the aging determination unit 243 determines an elapsed time after the manufacture of the SCU 21, for example. Specifically, the aging determination unit 243 determines the post-production progress of the SCU 21 based on the difference between the information indicating the current date and time obtained from the real-time clock 27 and the production time information of the SCU 21 held in the nonvolatile memory 212. Determine the time. For example, the charging mode determination unit 244 determines the charging mode of the power supply unit 211 based on the surplus power determined by the surplus power determination unit 242 and the post-manufacturing elapsed time of the SCU 21 determined by the aging determination unit 243. More specifically, the charging mode determination unit 244 determines the charging mode, for example, according to the conditions shown in FIG.
  • the charging mode determination unit 244 determines the charging mode as the first mode (Very Fast). Further, the charging mode determination unit 244 determines that the charging mode is the second mode (Fast) when the elapsed time after manufacture is less than the product life (for example, 60 months) and the surplus power is 20% or more and less than 30%. decide. Further, the charging mode determination unit 244 determines that the elapsed time after manufacture is longer than 60 months and the surplus power is 10% or more, and that the elapsed time after manufacture is 60 months or less and the surplus power is 20%. If it is less, the charging mode is determined as the third mode (Normal).
  • the third mode Normal
  • the charging mode determination unit 244 determines the charging mode as the fourth mode (Slow) when the post-manufacture elapsed time is longer than 60 months and the surplus power is less than 10%.
  • each numerical value used for the conditions which determine charging mode is not limited to numerical values, such as said 60 months, It can be set as various values.
  • each charge mode is demonstrated using FIG.
  • the power supply unit 211 in the first mode, for example, the power supply unit 211 is charged with the current of the first current value (for example, 15 A) up to the target voltage V vf in the first mode, and when the target voltage V vf is reached, the final voltage
  • the power supply unit 211 is charged with a second current value (for example, a current of 3 A) up to V fin .
  • the power supply unit 211 is charged with a first current value (for example, a current of 15 A) up to the target voltage V f in the second mode, and when the target voltage is reached, the final voltage V fin is reached.
  • the power supply unit 211 is charged with the second current value (for example, a current of 3 A). Further, in the third mode, for example, the power supply unit 211 is charged with the first current value (for example, 15 A current) up to the target voltage V n in the third mode, and when the target voltage V n is reached, the final voltage In this mode, the power supply unit 211 is charged with a second current value (for example, a current of 3 A) up to V fin .
  • the first current value for example, 15 A current
  • a second current value for example, a current of 3 A
  • the fourth mode for example, when the power supply unit 211 is charged with the current of the first current value (for example, 15 A) up to the target voltage V s in the fourth mode and reaches the target voltage V s , the final voltage V In this mode, the power supply unit 211 is charged with a second current value (for example, a current of 3 A) up to fin .
  • the target voltage in each mode is an example of a first target voltage that is targeted during the charging process for the power supply unit.
  • the final voltage V fin is an example of a second target voltage.
  • the target voltage in each charging mode is, for example, a voltage at which the power supply unit 211 can supply power for saving data from the cache memory 26 to the flash memory 28.
  • the charging control unit 245 controls charging to the power supply unit 211 according to the charging mode determined by the charging mode determination unit 244. Specifically, for example, the charging control unit 245 charges the power supply unit 211 using a current of 15 A until the target voltage corresponding to the charging mode determined by the charging mode determination unit 244 is reached. Furthermore, when the target voltage is exceeded, the charging control unit 245 charges the power supply unit 211 up to the final voltage using a current of 3A.
  • the charging control unit 245 performs switching control from charging at 15A to charging at 3A. That is, the charging control unit 245 performs the charging process on the power supply unit 211 with the first current value until the voltage charged in the power supply unit 211 reaches the first target voltage, and charges the power supply unit 211.
  • the switching from 15A charging to 3A charging is realized, for example, by the charging control unit 245 selectively switching the 15A current and the 3A current input to the SCU 21 with a switch or the like.
  • the supplied power control unit 246 controls the power supplied by the SCU 21, for example. Specifically, when the saving of data from the cache memory 26 to the flash memory 28 is completed, the supply power control unit 246 stops power supply to the OR circuit 22 and supplies power to the midplane 30 (in FIG. 1, Voltage V sub ) is started.
  • the voltage V sub output from each of the controller modules 10-1 and 10-2 is applied to the data processing unit 23 as the voltage V bp via the midplane 30.
  • the power supply control unit 246 stops the power supply to the CPU 25, the real time clock 27 and the flash memory 28.
  • the supply power control unit 246 performs backup by continuing power supply to the cache memory 26 via the midplane 30. That is, the voltage V sub is applied to the cache memory 26 as the voltage V bp via the midplane 30.
  • the save control unit 247 saves data from the cache memory 26 to the flash memory 28.
  • the save control unit 247 is realized by a DMA (Direct Memory Access) circuit provided in the FPGA 24.
  • the CPU 25 is a processing device that performs various calculations and controls by executing various application programs stored in a storage unit (not shown), thereby realizing various functions. For example, the CPU 25 writes and reads data to and from the HDD 40.
  • the CPU 25 functions as a start instruction unit 251, a data reception permission unit 252, and a data control unit 253 as illustrated in FIG. 3 by executing an application program.
  • the start instruction unit 251 causes the HDD 40 to spin up when the power supply unit 211 is charged to the target voltage.
  • activation instruction unit 251 is an example of an activation processing unit that performs activation processing on the storage unit when the power supply unit is charged to the first target voltage.
  • the data reception permission unit 252 notifies the host 50 that data reception is permitted. That is, the data reception permission unit 252 is an example of a data reception permission unit that permits data reception from a host device connected to the storage device when the storage unit is activated.
  • the data control unit 253 performs data control such as writing and reading of data with respect to the HDD 40, for example. More specifically, when power supply from the PSU 20 resumes during backup of the cache memory 26 by the supply power control unit 246 after data is saved to the flash memory 28 by the save control unit 247 after a power failure, data control is performed. The unit 253 performs data control using data held in the cache memory 26.
  • the aging determination unit 243 acquires information indicating the current date and time from the real-time clock 27 (step A2), and the aging determination unit 243 further includes the nonvolatile memory 212.
  • the manufacturing time information of the SCU 21 held in (1) is acquired (step A3).
  • the aging determination part 243 determines the elapsed time after manufacture of SCU21 based on the information acquired in step A2 and step A3.
  • the charging mode determination unit 244 determines whether or not the elapsed time after manufacture is, for example, 60 months or less (step A4). If the elapsed time after manufacture is 60 months or less (see the Yes route in step A4), the surplus power determination unit 242 acquires the capacity and the resistance value from the nonvolatile memory 212 (step A5). For example, the above equation (1) ) And formula (2) are used to determine surplus power (step A6).
  • the charging mode determination unit 244 determines whether or not the determined surplus power is 30% or more (step A7). If the surplus power is 30% or more (see the Yes route in Step A7), the charging mode determination unit 244 determines the charging mode as the first mode (Step A8). On the other hand, if the surplus power is less than 30% (see No route in Step A7), the charging mode determination unit 244 next determines whether the surplus power is 20% or more (Step A9). If the surplus power is 20% or more (see the Yes route in step A9), the charging mode determination unit 244 determines the charging mode as the second mode (step A10). On the other hand, if the surplus power is less than 20% (see No route in step A9), the charging mode determination unit 244 determines the charging mode as the third mode (step A11).
  • the surplus power determination unit 242 acquires the capacitance and the resistance value from the nonvolatile memory 212 as in step A5 and step A6 (Ste A12), for example, surplus power is determined using the above formulas (1) and (2) (step A13). Then, the charging mode determination unit 244 determines whether the determined surplus power is 10% or more (step A14). If the surplus power is 10% or more (see the Yes route in step A14), the charging mode determination unit 244 determines the charging mode as the third mode (step A11). On the other hand, if the surplus power is less than 10% (see No route in step A14), the charging mode determination unit 244 determines the charging mode as the fourth mode (step A15).
  • the charging control unit 245 When DC is turned on in the state where the charging mode is determined (step A16), the charging control unit 245 charges the power supply unit 211 using the 15 A current supplied from the PSU 20 (step A17). The charge control unit 245 determines whether or not the battery is charged to the target voltage corresponding to the charge mode determined by the charge mode determination unit 244 (step A18). If the target voltage is not charged (see No route in step A18), the operation in step A18 is repeated. On the other hand, when the battery is charged up to the target voltage (see the Yes route in step A18), the charge control unit 245 charges the power supply unit 211 using the 3A current supplied from the PSU 20. That is, the charging control unit 245 performs switching from 15A to 3A charging (step A19).
  • the activation instructing unit 251 instructs the HDD 40 to perform spin-up, thereby causing the HDD 40 to perform spin-up (step A20).
  • the startup of the storage device 1 is completed (step A21).
  • the startup time of the storage apparatus 1 in an example of this embodiment will be described below with reference to FIG.
  • the rated current of the PSU 20 is 30 A
  • the current required for spin-up of one HDD 40 is 3 A
  • 15 seconds are required for completion of the spin-up
  • the storage device 1 has 24 HDDs 40.
  • the power supply unit 211 which is an electric double layer capacitor provided in the controller modules 10-1 and 10-2, is charged with a current of 15 A up to the target voltage V vf . That is, a total current of 30 A is used for charging the two power supply units 211.
  • the power supply unit 211 is charged up to the target voltage V vf
  • the power supply unit 211 that is an electric double layer capacitor provided in the controller modules 10-1 and 10-2 is charged with a current of 3A.
  • the spin-up of the HDD 40 is divided into three times by 8 pieces. That is, a total current of 6 A is used for charging the two power supply units 211, and the remaining 24 A is used for spinning up the eight HDDs 40.
  • the power supply unit 211 which is an electric double layer capacitor provided in the controller modules 10-1 and 10-2, is charged with a current of 15A up to the target voltage Vf . That is, a total current of 30 A is used for charging the two power supply units 211.
  • the power supply unit 211 When the power supply unit 211 is charged to the target voltage V f , the power supply unit 211 that is an electric double layer capacitor provided in the controller modules 10-1 and 10-2 is charged with a current of 3A. Furthermore, the spin-up of the HDD 40 is divided into three times by 8 pieces. That is, a total current of 6 A is used for charging the two power supply units 211, and the remaining 24 A is used for spinning up the eight HDDs 40.
  • the power supply unit 211 is an electric double layer capacitor controller module 10-1 and 10-2 equipped is to the target voltage V n, is charged with 15A current. That is, a total current of 30 A is used for charging the two power supply units 211.
  • the spin-up of the HDD 40 is divided into three times by 8 pieces. That is, a total current of 6 A is used for charging the two power supply units 211, and the remaining 24 A is used for spinning up the eight HDDs 40.
  • the start of charging of the power supply unit 211 (DC ON), the target voltage V n to the spin-up completion of the 24 HDD after reaching, i.e., as shown in FIG. 7 to startup of the storage system 1 Takes 105 seconds.
  • the power supply unit 211 is an electric double layer capacitor controller module 10-1 and 10-2 equipped is to the target voltage V n, is charged with 15A current. That is, a total current of 30 A is used for charging the two power supply units 211.
  • the spin-up of the HDD 40 is divided into three times by 8 pieces. That is, a total current of 6 A is used for charging the two power supply units 211, and the remaining 24 A is used for spinning up the eight HDDs 40.
  • the start of charging of the power supply unit 211 (DC ON), the target voltage V s 24 amino until spinup completion of HDD after reaching, i.e., as shown in FIG. 7 to startup of the storage system 1 Takes 125 seconds.
  • the power supply unit 211 is charged to the final voltage with 15 A without changing the current value as in the example of the present embodiment. Then, consider the case where the HDD 40 is spun up thereafter. In this case, as shown in FIG.
  • the power supply unit 211 which is an electric double layer capacitor provided in the controller modules 10-1 and 10-2, is charged with a current of 15A up to the final voltage, the spin of the HDD 40 I can't do it. Therefore, after the power supply unit 211 is charged to the final voltage, the HDD 40 is spun up in three steps.
  • the storage apparatus 1 it takes 145 seconds until the spin-up of 24 HDDs is completed and the storage apparatus 1 is started. That is, according to the example of this embodiment, even when the charging mode is set to the fourth mode, the storage is performed 20 seconds earlier than the case where charging is performed without changing the current value as in the example of this embodiment.
  • the device 1 can be activated. Furthermore, when the charging mode is the first mode, the storage apparatus 1 can be activated 80 seconds earlier than when charging is performed without changing the current value as in the example of the present embodiment. it can.
  • FIG. 10 is a flowchart for explaining the operation of the storage apparatus during a power failure as an example of the embodiment.
  • the save control unit 247 saves data from the cache memory 26 to the flash memory 28 (step B1).
  • the supply power control unit 246 stops the power supply (voltage V bat in FIG. 1) to the OR circuit 22 by the SCU 21, and supplies power to the midplane 30 ( In FIG. 1, the voltage V sub is started (step B2).
  • the power supply control unit 246 stops the power supply to the CPU 25, the real time clock 27, and the flash memory 28 by the SCU 21 (step B3).
  • the supply power control unit 246 supplies the voltage V sub output from the PSU 21 to the cache memory 26 as V bp via the midplane 30. That is, power supply to the cache memory 26 is continued (step B4).
  • the storage device is activated by selecting an optimum charging method in consideration of the capacity of the SCU 21 and the deterioration of the direct current resistance, that is, in consideration of the usage state of the SCU 21. Time can be shortened.
  • backup of the cache memory 26 is performed using surplus power of the SCU 21. Can be improved. Further, according to an example of the present embodiment, when the power failure is restored during the backup of the cache memory 26 using the surplus power of the SCU 21, the write back from the flash memory 28 to the cache memory 26 becomes unnecessary. Therefore, according to the example of the present embodiment, it is possible to immediately recover the state before the power failure.
  • the power consumption efficiency of the SCU 21 can be improved as compared with the case where the power held by the SCU 21 is used only for saving data to the flash memory 28.
  • the FPGA 24 controls the SCU 21, the SCU 21 is controlled without waiting for the activation of the firmware as compared with the case where the CPU 25 is used to control the SCU 21. be able to. Furthermore, according to an example of the present embodiment, since the real time clock 27 is monitored by the FPGA 24, the real time clock is not waited for waiting for the activation of the firmware as compared with the case where the CPU 25 is used to monitor the real time clock 27. The clock 27 can be monitored.
  • the disclosed technology is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present embodiment.
  • the SCU 21 is charged with currents of 15 A and 3 A, but is not limited to this, and charging may be performed using other current values.
  • the SCU 21 includes the charge stop unit 214 and the voltage difference determination unit 215, but is not limited thereto.
  • the FPGA 24 may have the functions of the charging stop unit 214 and the voltage difference determination unit 215.
  • the dischargeable time T min of the SCU 21 at the product lifetime is 70% of the capacity of the power supply unit 211 compared to that during manufacture, and the DC resistance is 130% compared to that during manufacture.
  • the present invention is not limited to this.
  • the dischargeable time T min of the SCU 21 at the time of product life is a value other than 70% when the capacity of the power supply unit 211 is compared with that during manufacture, and the DC resistance is a value other than 130% when compared with that during manufacture. May be determined as being.
  • the charging mode is divided into four modes, but is not limited to this. For example, finer conditions may be set, and the charging mode may be divided into five or more modes, or more general conditions may be set, and the charging mode may be divided into three or less modes.
  • the charging mode is determined based on the elapsed time after manufacture and the surplus power, but the present invention is not limited to this. For example, the charging mode may be determined based only on surplus power, or the surplus power may be determined only based on the elapsed time after manufacture.
  • the surplus power determination unit 242 determines, for example, that the dischargeable time is determined when the connection load of the power supply unit 211 is a constant power load. ), The dischargeable time is determined, but is not limited to this.
  • the surplus power determination unit 242 may determine the dischargeable time when the connection load of the power supply unit 211 is a constant current load.
  • FIG. 11 is a diagram equivalently showing the data processing unit 23 and the power supply unit 211.
  • the constant current source I is a current consumed by the data processing unit 23, and the DC resistance R and the capacity C are the DC resistance and capacity of the power supply unit 211, respectively.
  • the surplus power determination unit 242 may determine the dischargeable time T using Equation (3). Further, according to the above-described disclosure, this embodiment can be implemented and manufactured by those skilled in the art.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Power Sources (AREA)

Abstract

　データを記憶する記憶部（４０）と記憶部（４０）に対するデータ記憶制御を行なう制御部（１０－１，１０－２）とをそなえたストレージ装置（１）において、ストレージ装置（１）に対する外部からの電力供給停止時に制御部（１０－１，１０－２）に電力を供給する電力供給部（２１）と、電力供給部（２１）が供給する電力であって、不揮発メモリ（２８）へのデータの退避にかかる電力を超える分の電力である余剰電力を決定する余剰電力決定部（２４２）と、余剰電力に基づいて、第１の目標電圧を決定する目標電圧決定部（２４４）と、第１の目標電圧までは、第１の電流値で電力供給部（２１）に対する充電処理を行ない、第１の目標電圧から第１の目標電圧よりも大きい第２の目標電圧までは、第１の電流値よりも小さい第２の電流値で電力供給部（２１）に対する充電処理を行なう充電処理部（２４５）と、をそなえる。

Description

ストレージ装置，制御装置および制御方法
　本件は、ストレージ装置，制御装置および制御方法に関する。
　RAID（Redundant Array of Inexpensive Disks）装置などのストレージ装置において、ストレージ装置への電力供給停止時（停電時）に、コンデンサから供給される電力を用いて揮発メモリに記録されたデータを不揮発メモリに退避させることが知られている。
　また、電気二重層コンデンサ等のコンデンサは、経年によって容量は減少し直流抵抗は増加するため、経年によって電気二重層コンデンサが供給可能な電力が低下することが知られている。
国際公開第２００９／０９８７７６号 特開２００５－３９８７３号公報
　ここで、一般的に、電気二重層コンデンサをそなえるSCU（System Capacitor Unit）は、製造から数年後（例えば５年後）の製品寿命時にキャッシュメモリ等の揮発メモリに記録されたデータを不揮発メモリに退避するのに必要な電力を保持するように設計されている。すなわち、製造後初期におけるSCUは、経年による電気二重層コンデンサが供給可能な電力の低下を想定した電力を保持しているため、キャッシュメモリに記録されたデータを不揮発メモリに退避させるのに必要な電力を超える、余剰な電力を保持している。
　したがって、ストレージ装置の起動時にSCUがそなえる電気二重層コンデンサを充電する際に、余剰電力に対しても充電時間がかかるため、結果としてストレージ装置の起動に時間がかかる。
　本件の目的は、このような課題に鑑み創案されたもので、ストレージ装置の起動時間を短縮することを目的とする。
　なお、前記目的に限らず、後述する発明を実施するための形態に示す各構成により導かれる作用効果であって、従来の技術によっては得られない作用効果を奏することも本件の他の目的の1つとして位置付けることができる。
　本ストレージ装置は、データを記憶する記憶部と前記記憶部に対するデータ記憶制御を行なう制御部とをそなえたストレージ装置において、前記ストレージ装置に対する外部からの電力供給停止時（以下、停電時という）に前記制御部に電力を供給する電力供給部と、前記記憶部に記憶されるデータを保持するキャッシュメモリと、停電時に、前記キャッシュメモリに保持されているデータが退避される不揮発メモリと、前記電力供給部が供給する電力であって、前記不揮発メモリへのデータの退避にかかる電力を超える分の電力である余剰電力を決定する余剰電力決定部と、前記余剰電力決定部によって決定された余剰電力に基づいて、前記電力供給部に対する充電処理時に目標とする第１の目標電圧を決定する目標電圧決定部と、前記電力供給部に充電された電圧が前記第１の目標電圧に達するまでは、第１の電流値で前記電力供給部に対する充電処理を行ない、前記電力供給部に充電された電圧が、前記第１の目標電圧から前記第１の目標電圧よりも大きい第２の目標電圧に達するまでは、前記第１の電流値よりも小さい第２の電流値で前記電力供給部に対する充電処理を行なう充電処理部と、をそなえる。
　また、本制御装置は、データを記憶する記憶部に対するデータ記憶制御を行なう制御装置であって、前記ストレージ装置に対する外部からの電力供給停止時（以下、停電時という）に前記制御部に電力を供給する電力供給部と、前記記憶部に記憶されるデータを保持するキャッシュメモリと、停電時に、前記キャッシュメモリに保持されているデータが退避される不揮発メモリと、前記電力供給部が供給する電力であって、前記不揮発メモリへのデータの退避にかかる電力を超える分の電力である余剰電力を決定する余剰電力決定部と、前記余剰電力決定部によって決定された余剰電力に基づいて、前記電力供給部に対する充電処理時に目標とする第１の目標電圧を決定する目標電圧決定部と、前記電力供給部に充電された電圧が前記第１の目標電圧に達するまでは、第１の電流値で前記電力供給部に対する充電処理を行ない、前記電力供給部に充電された電圧が、前記第１の目標電圧から前記第１の目標電圧よりも大きい第２の目標電圧に達するまでは、前記第１の電流値よりも小さい第２の電流値で前記電力供給部に対する充電処理を行なう充電処理部と、をそなえる。
　本制御方法は、データを記憶する記憶部と、前記記憶部に対するデータ記憶制御を行なう制御部と、外部からの電力供給停止時（以下、停電時という）に前記制御部に電力を供給する電力供給部と、前記記憶部に記憶されるデータを保持するキャッシュメモリと、停電時に、前記キャッシュメモリに保持されているデータが退避される不揮発メモリと、をそなえたストレージ装置の制御方法であって、前記電力供給部が供給する電力であって、前記不揮発メモリへのデータの退避にかかる電力を超える分の電力である余剰電力を決定し、決定された余剰電力に基づいて、前記電力供給部に対する充電処理時に目標とする第１の目標電圧を決定し、前記電力供給部に充電された電圧が前記第１の目標電圧に達するまでは、第１の電流値で前記電力供給部に対する充電処理を行ない、前記電力供給部に充電された電圧が、前記第１の目標電圧から前記第１の目標電圧よりも大きい第２の目標電圧に達するまでは、前記第１の電流値よりも小さい第２の電流値で前記電力供給部に対する充電処理を行なう。
　開示のストレージ装置，制御装置および制御方法によれば、停電時に必要な電力を確保した上でストレージ装置の起動時間を短縮することができる。
実施形態の一例としてのストレージ装置の構成を模式的に示す図である。 実施形態の一例としてのSCUの充電経路を模式的に示す図である。 実施形態の一例としてのコントローラモジュールの機能構成を模式的に示す図である。 実施形態の一例としてのテスト放電時の電圧および電流の変化を模式的に示す図である。 実施形態の一例としての放電可能時間を求めるための回路を模式的に示す図である。 実施形態の一例としての充電モードを示す図である。 実施形態の一例としての各充電モードにおける電圧の変化を示す図である。 実施形態の一例としてのストレージ装置の動作を説明するためのフローチャートである。 電流を変化させずに充電を行なった場合の例を示す図である。 実施形態の一例としての停電時のストレージ装置の動作を説明するためのフローチャートである。 実施形態の一例としての放電可能時間を求めるための回路を模式的に示す図である。
　以下、図面を参照して本ストレージ装置，制御装置および制御方法に係る実施形態の一例を説明する。
　図１は、実施形態の一例としてのストレージ装置の構成を示す図である。図２は、実施形態の一例としてのSCUの充電経路を模式的に示す図である。また、図３は、実施形態の一例としてのコントローラモジュールの機能構成を模式的に示す図である。
　本実施形態の一例としてのストレージ装置１は、図１に示すように、コントローラモジュール１０－１，１０－２，PSU（Power Supply Unit）２０，ミッドプレーン３０およびHDD（Hard Disk Drive）４０をそなえている。このストレージ装置１は、LAN（Local Area Network）やFC(Fibre Channele)等の通信回線を介してホスト５０に接続されている。コントローラモジュール１０－１，１０－２，PSU２０およびHDD４０は、ミッドプレーン３０を介して相互に接続されている。
　以下、コントローラモジュールを示す符号としては、複数のコントローラモジュールのうち１つを特定する必要があるときには符号１０－１，１０－２を用いるが、任意のコントローラモジュールを指すときには符号１０を用いる。
　PSU２０は、例えば、ストレージ装置１の外部から供給されるAC（Alternative Current）電力をDC（Direct Current）電力に変換し、ミッドプレーン３０を介して、コントローラモジュール１０およびHDD４０に対して電力を供給する。
　ミッドプレーン３０は、例えば、コントローラモジュール１０，PSU２０およびHDD４０を相互に接続する基板であり、PSU２０から入力された電力をコントローラモジュール１０に供給する。
　HDD４０は、例えば、ホスト５０からの要求に応じて各種のデータを記憶する。すなわち、HDD４０は、データを記憶する記憶部の一例である。
　ホスト５０は、例えば、ストレージ装置１に対して、データの書き込みおよび読み出しを要求する上位装置である。
　コントローラモジュール１０は、例えば、ホスト５０からの要求に応じて、HDD４０に対するデータの書き込みおよび読み出しを制御する。すなわち、コントローラモジュール１０は、記憶部に対するデータ記憶制御を行なう制御部の一例である。
　コントローラモジュール１０は、例えば、SCU２１，オア回路２２，データ処理部２３をそなえる。
　SCU２１は、例えば、停電時に、コントローラモジュール１０に対して電力を供給する。具体的には、例えば、停電時に、SCU２１は、オア回路２２を介してデータ処理部２３の各構成要素に電力を供給する。すなわち、SCU２１は、ストレージ装置に対する外部からの電力供給停止時に制御部に電力を供給する電力供給部の一例である。
　より具体的には、SCU２１は、例えば、電力供給部２１１，不揮発メモリ２１２および処理部２１３をそなえる。
　また、例えば、電力供給部２１１に対する充電が後述する第１モードまたは第２モードによって行なわれた場合には、SCU２１は、キャッシュメモリ２６からフラッシュメモリ２８へのデータの退避後、ミッドプレーン３０に対して電力を供給する。すなわち、SCU２１は、ミッドプレーン３０に対して電力を供給することで、ミッドプレーン３０を介して、このミッドプレーン３０に接続されたコントローラモジュール１０に対して電力を供給する。
　電力供給部２１１は、例えば、電気二重層コンデンサ（キャパシタ）であって、コントローラモジュール１０に対して電力を供給する。また、電力供給部２１１は、例えば、PSU２０から出力される電流によって充電される。例えば、図２に示すように、SCU２１（電力供給部２１１）には、PSU２０からミッドプレーン３０を介して、第１の電流（例えば、１５Aの電流）および第１の電流よりも小さい第２の電流（例えば、３Aの電流）のいずれかが入力される。また、後述する充電制御部２４５が、これらの電流をスイッチ等により切り替えることにより、第１の電流値および第２の電流値のいずれかの電流値によって電力供給部２１１が充電される。
　不揮発メモリ２１２は、例えば、SCU２１が製造された時を示す製造時情報と、後述するFPGA（Field Programmable Gate Array）２４によって決定された、電力供給部２１１である電気二重層コンデンサの容量および直流抵抗値とを保持する。ここで、例えば、製造時情報は、SCU２１が製造された製造日時（例えば、年月日時分秒）を含む情報である。すなわち、不揮発メモリ２１２は、キャパシタの容量，抵抗および、電力供給部の製造日時を保持する保持部の一例である。
　処理部２１３は、種々の機能を実現する処理装置であって、例えば、図３に示すように、充電停止部２１４および電圧差決定部２１５として機能する。
　充電停止部２１４は、例えば、電力供給部２１１が最終電圧まで充電された後、電力供給部２１１への充電を停止する。例えば、充電停止部２１４は、電力供給部２１１への充電経路を遮断することで充電を停止する。
　電圧差決定部２１５は、充電停止後の電力供給部２１１の直流抵抗に起因する電圧降下（後述する図４中、Vｄｃｒ）を決定する。すなわち、電圧差決定部２１５は、例えば、充電停止前の電力供給部２１１の電圧と充電停止後の電力供給部２１１の電圧とを監視することで、充電停止前の電力供給部２１１の電圧と充電停止後の電力供給部２１１の電圧との電圧差を決定する。
　オア回路２２は、例えば、ミッドプレーン３０からの出力（図１中、Vｂｐ）およびSCU２１からの出力（図１中、Vbat）が入力され、これらの出力のうち電圧の高い出力をVinとしてデータ処理部２３に供給する回路である。
　データ処理部２３は、例えば、HDD４０に対するデータの書き込みおよび読み出しを制御する。データ処理部２３は、例えば、FPGA２４，CPU(Central Processing Unit)２５，キャッシュメモリ２６，リアルタイムクロック２７およびフラッシュメモリ２８をそなえる。FPGA２４は、SCU２１，CPU２５，リアルタイムクロック２７およびフラッシュメモリ２８と通信可能に接続され、CPU２５はキャッシュメモリ２６と通信可能に接続されている。
　キャッシュメモリ２６は、例えば、HDD４０に記憶されるデータを保持する。すなわち、キャッシュメモリ２６は、記憶部に記憶されるデータを保持するキャッシュメモリの一例である。
　リアルタイムクロック２７は、例えば、現在の日時等を示す情報を生成し出力する回路である。リアルタイムクロック２７が生成する情報には、例えば、現在の年月日時分秒が含まれる。
　フラッシュメモリ２８は、例えば、PSU２０からの電力供給が停止した場合に、キャッシュメモリ２６に保持されていたデータが退避される不揮発メモリである。すなわち、フラッシュメモリ２８は、停電時に、キャッシュメモリに保持されているデータが退避される不揮発メモリの一例である。
　FPGA２４は、プログラムに応じて種々機能を実現する処理装置である。また、FPGA２４は、SCU２１とI2C（Inter Integrated Circuit）等によって接続されており、FPGA２４は、このI2Cを介してSCU２１内部の電圧等を監視することができる。
　FPGA２４は、例えば、図３に示すように、容量・抵抗決定部２４１，余剰電力決定部２４２，経年決定部２４３，充電モード決定部２４４，充電制御部２４５，供給電力制御部２４６および退避制御部２４７として機能する。
　容量・抵抗決定部２４１は、電力供給部２１１である電気二重層コンデンサの容量および直流抵抗を決定する。すなわち、容量・抵抗決定部２４１は、キャパシタの容量および抵抗を決定する決定部の一例である。
　図４は、電力供給部２１１の容量および抵抗を決定するためのテスト放電を説明するための図である。図４に示すように、充電停止部２１４による充電停止とともに、容量・抵抗決定部２４１は、SCU２１がそなえる図示しない診断回路への定電流Itによる放電を開始させる。ここで、容量・抵抗決定部２４１は、電圧差決定部２１５によって決定された電圧差Vｄｃｒ（＝V1－V２）および定電流Itに基づいて、電力供給部２１１の直流抵抗を決定する。そして、容量・抵抗決定部２４１は、例えば、所定の診断時間T１経過後の電力供給部２１１の電圧（図４中、V３）を取得してFPGA２４がそなえる図示しない内部メモリに記憶する。そして、充電停止後の電力供給部２１１の電圧V２と所定の診断時間T１経過後の電力供給部２１１の電圧V３との差（図４中、Vcap）および定電流Itに基づいて電力供給部２１１の容量を決定する。
　なお、容量・抵抗決定部２４１は、決定された電力供給部２１１の容量および直流抵抗を不揮発メモリ２１２に記録する。また、容量・抵抗決定部２４１の上述の如き処理は、ストレージ装置１の起動後、例えば、電力供給部２１１が最終電圧となり電圧差決定部２１５によって電圧差Vｄｃｒが決定された後に、所定のタイミングで実施される。
　余剰電力決定部２４２は、例えば、不揮発性メモリ２１２に保持された電力供給部２１１の容量および直流抵抗値に基づいて、放電可能時間を決定し、決定した放電可能時間に基づいて、余剰電力を決定する。ここで、余剰電力とは、例えば、製品寿命時におけるSCU２１の放電可能時間を超える放電可能時間を、製品寿命時におけるSCU２１の放電可能時間に対する百分率で表したものである。すなわち、余剰電力とは、例えば、製品寿命時におけるSCU２１の放電可能時間と不揮発性メモリ２１２に保持された電力供給部２１１の容量および直流抵抗値に基づいて決定されたSCU２１の放電可能時間との差を、製品寿命時におけるSCU２１の放電可能時間に対する百分率で表したものである。
　余剰電力決定部２４２は、例えば、電気二重層コンデンサである電力供給部２１１の接続負荷が、定電力負荷の場合における放電可能時間を決定する。図５は、データ処理部２３と電力供給部２１１とを等価的に示す図である。図５中、定電力負荷Wは、データ処理部２３の電力負荷であり、直流抵抗Rおよび容量Cは、それぞれ電力供給部２１１の直流抵抗および容量である。ここで放電開始時の容量Cにかかる電圧VC（０）＝VSとし、放電終了時Tの容量Cおよび直流抵抗Rにかかる電圧V（T）＝VEとする。ここで、放電終了時Tは、SCU21から供給される電圧が、SCU２１とデータ処理部２３との間に設けられた図示しないDC/DCコンバータによってデータ処理部２３の各構成要素に供給する適切な電圧に変換できなくなるほど低下した時である。
　放電開始時の容量Cおよび直流抵抗Rにかかる電圧V（０）は、例えば、下記式（１）によって表される。
Figure JPOXMLDOC01-appb-M000001
　余剰電力決定部２４２は、式（１）により決定された電圧V（０）と容量・抵抗決定部２４１により決定された容量および抵抗の値とを、例えば、下記式（２）に代入することで、SCU２１の放電可能時間Tを決定する。なお、WおよびVEは設計値である。
Figure JPOXMLDOC01-appb-M000002
　余剰電力決定部２４２は、SCU２１の製造から数年後（例えば５年後）の製品寿命時におけるSCU２１の放電可能時間Tminと、式（２）により決定された放電可能時間Tとの比から、余剰電力を算出する。ここで、SCU２１の製造から数年後（例えば５年後）におけるSCU２１の放電可能時間Tminは、例えば、電力供給部２１１の容量が製造時と比較して７０％の値、電力供給部２１１の直流抵抗が製造時と比較して１３０％の値となっているものと想定し上記式（１）および式（２）に基づいて決定される。例えば、SCU２１の製造から数年後（例えば５年後）におけるSCU２１の放電可能時間Tminが３０秒、式（２）により決定された放電可能時間Tが６０秒であれば、余剰電力は１００％となる。また、例えば、後述する各モードにおける目標電圧（第１の目標電圧）までSCU２１（電力供給部２１１）が充電されている場合には、SCU２１の放電可能時間は、製品寿命時におけるSCU２１の放電可能時間と同様または略同様となるため、余剰電力は０％となる。すなわち、余剰電力決定部２４２は、電力供給部が供給する電力であって、不揮発メモリへのデータの退避にかかる電力を超える分の電力である余剰電力を決定する余剰電力決定部の一例である。なお、不揮発メモリへのデータの退避にかかる電力は、例えば、不揮発メモリの容量等コントローラモジュール１０の構成に基づいて設計段階で予め決定される。また、不揮発メモリへのデータの退避にかかる電力は、製品寿命時の電力供給部２１１の容量および直流抵抗等に基づいて求めることができる。
　経年決定部２４３は、例えば、SCU２１の製造後経過時間を決定する。具体的には、経年決定部２４３は、リアルタイムクロック２７から得た現在の日時等を示す情報と、不揮発メモリ２１２に保持されたSCU２１の製造時情報との差に基づいて、SCU２１の製造後経過時間を決定する。
　充電モード決定部２４４は、例えば、余剰電力決定部２４２によって決定された余剰電力および経年決定部２４３によって決定されたSCU２１の製造後経過時間に基づいて、電力供給部２１１の充電モードを決定する。より具体的には、充電モード決定部２４４は、例えば、図６に示す条件に従って、充電モードを決定する。充電モード決定部２４４は、例えば、製造後経過時間が６０ヶ月以下であり、かつ、余剰電力が３０％以上の場合、充電モードを第１モード（Very　Fast）と決定する。また、充電モード決定部２４４は、製造後経過時間が製品寿命（例えば、６０ヶ月）以下であり、かつ、余剰電力が２０％以上３０％未満の場合、充電モードを第２モード（Fast）と決定する。さらに、充電モード決定部２４４は、製造後経過時間が６０ヶ月より長く、かつ、余剰電力が１０％以上の場合、および、製造後経過時間が６０ヶ月以下であり、かつ、余剰電力が２０％未満の場合、充電モードを第３モード（Normal）と決定する。また、充電モード決定部２４４は、製造後経過時間が６０ヶ月より長く、かつ、余剰電力が１０％未満の場合、充電モードを第４モード（Slow）と決定する。なお、充電モードを決定する条件に用いられる各数値は、上記の６０ヶ月等の数値に限定されるものではなく、種々の値とすることができる。
　ここで、各充電モードを、図７を用いて説明する。
　まず、第１モードは、例えば、第１モードにおける目標電圧Vｖｆまで第１の電流値（例えば、１５A）の電流により電力供給部２１１の充電を行ない、目標電圧Vｖｆに到達すると、最終電圧Vfinまで第２の電流値（例えば、３Aの電流）により電力供給部２１１の充電を行なうモードである。また、第２モードは、例えば、第２モードにおける目標電圧Vｆまで第１の電流値（例えば、１５Aの電流）により電力供給部２１１の充電を行ない、目標電圧に到達すると、最終電圧Vfinまで第２の電流値（例えば、３Aの電流）により電力供給部２１１の充電を行なうモードである。さらに、第３モードは、例えば、第３モードにおける目標電圧Vｎまで第１の電流値（例えば、１５Aの電流）により電力供給部２１１の充電を行ない、目標電圧Vｎに到達すると、最終電圧Vfinまで第２の電流値（例えば、３Aの電流）により電力供給部２１１の充電を行なうモードである。また、第４モードは、例えば、第４モードにおける目標電圧Vｓまで第１の電流値（例えば、１５A）の電流により電力供給部２１１の充電を行ない目標電圧Vｓに到達すると、最終電圧Vfinまで第２の電流値（例えば、３Aの電流）により電力供給部２１１の充電を行なうモードである。すなわち、各モードにおける目標電圧は、電力供給部に対する充電処理時に目標とする第１の目標電圧の一例である。また、最終電圧Vfinは、第２の目標電圧の一例である。
　なお、Vｖｆ＜Vｆ＜Vｎ＜Vｓ＜Vfinである。また、ここで、各充電モードにおける目標電圧とは、例えば、キャッシュメモリ２６からフラッシュメモリ２８へのデータの退避にかかる電力を電力供給部２１１が供給可能となる電圧である。
　充電制御部２４５は、例えば、充電モード決定部２４４によって決定された充電モードに応じて、電力供給部２１１への充電を制御する。具体的には、例えば、充電制御部２４５は、充電モード決定部２４４によって決定された充電モードに応じた目標電圧までは、１５Aの電流を用いて電力供給部２１１への充電を行ない。さらに、充電制御部２４５は、目標電圧を越した場合には、３Aの電流を用いて最終電圧まで電力供給部２１１への充電を行なう。つまり、充電制御部２４５は、１５Aでの充電から３Aでの充電へ切り替え制御を行なう。すなわち、充電制御部２４５は、電力供給部２１１に充電された電圧が第１の目標電圧に達するまでは、第１の電流値で電力供給部２１１に対する充電処理を行ない、電力供給部２１１に充電された電圧が、第１の目標電圧から第１の目標電圧よりも大きい第２の目標電圧に達するまでは、第１の電流値よりも小さい第２の電流値で電力供給部２１１に対する充電処理を行なう充電処理部の一例である。
　１５Aの充電から３Aの充電への切り替えは、例えば、充電制御部２４５が、SCU２１に入力される１５Aの電流と３Aの電流とをスイッチ等により選択的に切り替えることにより実現される。
　供給電力制御部２４６は、例えば、SCU２１が供給する電力を制御する。具体的には、供給電力制御部２４６は、キャッシュメモリ２６からフラッシュメモリ２８へのデータの退避が完了すると、オア回路２２に対する電力供給を停止するとともに、ミッドプレーン３０に対する電力供給（図１中、電圧Vsub）を開始させる。この、コントローラモジュール１０－１，１０－２のそれぞれから出力された電圧Vsubは、ミッドプレーン３０を介して、電圧Vbpとしてデータ処理部２３に印加される。ここで、供給電力制御部２４６は、CPU２５，リアルタイムクロック２７およびフラッシュメモリ２８への電力供給を停止させる。一方、供給電力制御部２４６は、キャッシュメモリ２６に対し、ミッドプレーン３０を介した電力供給を継続することでバックアップを行なう。すなわち、電圧Vsubは、ミッドプレーン３０を介して、電圧Vbpとしてキャッシュメモリ２６に印加される。
　退避制御部２４７は、キャッシュメモリ２６からフラッシュメモリ２８へのデータの退避を行なう。なお、例えば、退避制御部２４７は、FPGA２４がそなえるDMA（Direct Memory Access）回路によって実現される。
　CPU２５は、例えば、図示しない記憶部に記憶された各種アプリケーションプログラムを実行することにより種々の演算や制御を行ない、これにより、各種機能を実現する処理装置である。例えば、CPU２５は、HDD４０に対するデータの書き込みおよび読み出しを行なう。
　例えば、CPU２５は、アプリケーションプログラムを実行することにより、図３に示すように、起動指示部２５１，データ受信許可部２５２およびデータ制御部２５３として機能する。
　起動指示部２５１は、電力供給部２１１が目標電圧まで充電されると、HDD４０に対してスピンアップを行なわせる。すなわち、起動指示部２５１は、電力供給部が第１の目標電圧まで充電されると、記憶部に対して起動処理を行なう起動処理部の一例である。
　データ受信許可部２５２は、例えば、HDD４０のスピンアップが完了すると、ホスト５０に対してデータ受信を許可する旨の通知を行なう。すなわち、データ受信許可部２５２は、記憶部が起動すると、ストレージ装置に接続された上位装置からのデータ受信を許可するデータ受信許可部の一例である。
　データ制御部２５３は、例えば、HDD４０に対するデータの書き込みおよび読み出し等のデータ制御を行なう。より具体的には、停電後、退避制御部２４７によるフラッシュメモリ２８へのデータの退避後、供給電力制御部２４６によるキャッシュメモリ２６のバックアップ中に、PSU２０からの電力供給が再開した場合、データ制御部２５３は、キャッシュメモリ２６に保持されているデータを用いてデータ制御を行なう。
　また、停電後、かつ、キャッシュメモリ２６に対する電力供給終了後に、PSU２０からの電力供給が再開した場合、不揮発メモリ２８に保持されたデータを用いてデータ制御を行なう。
　上述の如く構成された、実施形態の一例としてのストレージ装置１の動作を、図８に示すフローチャート（ステップＡ１－Ａ２１）を参照しながら説明する。
　まず、AC電源が投入されると（ステップＡ１）、経年決定部２４３は、リアルタイムクロック２７から現在の日時等を示す情報を取得し（ステップＡ２）、さらに、経年決定部２４３は、不揮発メモリ２１２に保持されたSCU２１の製造時情報を取得する（ステップＡ３）。そして、経年決定部２４３は、ステップＡ２およびステップＡ３にて取得した情報に基づいて、SCU２１の製造後経過時間を決定する。
　そして、充電モード決定部２４４は、製造後経過時間が、例えば６０ヶ月以下か否かを判定する（ステップＡ４）。製造後経過時間が、６０ヶ月以下であれば（ステップＡ４のYesルート参照）、余剰電力決定部２４２は、不揮発メモリ２１２から容量及び抵抗値を取得し（ステップＡ５）、例えば、上記式（１）および式（２）を用いて余剰電力を決定する（ステップＡ６）。
　余剰電力が決定されると、充電モード決定部２４４は、決定された余剰電力が３０％以上か否かを判定する（ステップＡ７）。余剰電力が３０％以上であれば（ステップＡ７のYesルート参照）、充電モード決定部２４４は、充電モードを第１モードに決定する（ステップＡ８）。一方、余剰電力が３０％未満であれば（ステップＡ７のNoルート参照）、充電モード決定部２４４は、次に、余剰電力が２０％以上か否かを判定する（ステップＡ９）。余剰電力が２０％以上であれば（ステップＡ９のYesルート参照）、充電モード決定部２４４は、充電モードを第２モードに決定する（ステップＡ１０）。一方、余剰電力が２０％未満であれば（ステップＡ９のNoルート参照）、充電モード決定部２４４は、充電モードを第３モードに決定する（ステップＡ１１）。
　なお、製造後経過時間が、６０ヶ月より長い場合（ステップＡ４のNoルート参照）、ステップＡ５およびステップＡ６と同様に、余剰電力決定部２４２は、不揮発メモリ２１２から容量及び抵抗値を取得し（ステップＡ１２）、例えば、上記式（１）および式（２）を用いて余剰電力を決定する（ステップＡ１３）。そして、充電モード決定部２４４は、決定された余剰電力が１０％以上か否かを判定する（ステップＡ１４）。余剰電力が１０％以上であれば（ステップＡ１４のYesルート参照）、充電モード決定部２４４は、充電モードを第３モードに決定する（ステップＡ１１）。一方、余剰電力が１０％未満であれば（ステップＡ１４のNoルート参照）、充電モード決定部２４４は、充電モードを第４モードに決定する（ステップＡ１５）。
　充電モードが決定された状態で、DCオンすると（ステップＡ１６）、充電制御部２４５は、PSU２０から供給される１５Aの電流を用いて電力供給部２１１への充電を行なう（ステップＡ１７）。充電制御部２４５は、充電モード決定部２４４によって決定された充電モードに応じた目標電圧まで、充電されているか否かを判断する（ステップＡ１８）。目標電圧まで充電されていない場合（ステップＡ１８のNoルート参照）、ステップＡ１８の動作が繰り返される。一方、目標電圧まで充電されている場合（ステップＡ１８のYesルート参照）、充電制御部２４５は、PSU２０から供給される３Aの電流を用いて電力供給部２１１への充電を行なう。すなわち、充電制御部２４５は、１５Aから３Aによる充電への切り替えを行なう（ステップＡ１９）。充電制御部２４５による１５Aから３Aによる充電への切り替えとともに、起動指示部２５１は、HDD４０に対してスピンアップを行なうよう指示することで、HDD４０にスピンアップを行なわせる（ステップＡ２０）。そして、スピンアップが完了すると、ストレージ装置１の起動が完了する（ステップＡ２１）。
　次に、本実施形態の一例におけるストレージ装置１の起動時間について以下に図７を参照しながら説明する。
　例えば、PSU２０の定格電流が３０A、１個のHDD４０のスピンアップに必要な電流が３Aであり、スピンアップ完了まで１５秒要し、かつ、ストレージ装置１は２４個のHDD４０をそなえる場合を考える。
　まず、充電モードが第１モードである場合、コントローラモジュール１０－１および１０－２がそなえる電気二重層コンデンサである電力供給部２１１が、目標電圧Vｖfまで、１５Aの電流で充電される。すなわち、合計３０Aの電流が２つの電力供給部２１１の充電に用いられる。そして、電力供給部２１１が、目標電圧Vvfまで充電されると、コントローラモジュール１０－１および１０－２がそなえる電気二重層コンデンサである電力供給部２１１が、３Aの電流で充電される。さらに、８個ずつHDD４０のスピンアップを３回に分けて行なう。すなわち、合計６Aの電流が２つの電力供給部２１１の充電に用いられ、残りの２４Aは、８個のHDD４０のスピンアップに用いられる。
　従って、第１モードの場合、電力供給部２１１の充電開始（DCオン）から、目標電圧Vvf到達後２４個のHDDのスピンアップ完了まで、すなわち、ストレージ装置１の起動まで図７に示すように６５秒を要する。
　次に、充電モードが第２モードである場合、コントローラモジュール１０－１および１０－２がそなえる電気二重層コンデンサである電力供給部２１１が、目標電圧Vfまで、１５Aの電流で充電される。すなわち、合計３０Aの電流が２つの電力供給部２１１の充電に用いられる。そして、電力供給部２１１が、目標電圧Vfまで充電されると、コントローラモジュール１０－１および１０－２がそなえる電気二重層コンデンサである電力供給部２１１が、３Aの電流で充電される。さらに、８個ずつHDD４０のスピンアップを３回に分けて行なう。すなわち、合計６Aの電流が２つの電力供給部２１１の充電に用いられ、残りの２４Aは、８個のHDD４０のスピンアップに用いられる。
　従って、第２モードの場合、電力供給部２１１の充電開始（DCオン）から、目標電圧Vf到達後２４個のHDDのスピンアップ完了まで、すなわち、ストレージ装置１の起動まで図７に示すように８５秒を要する。
　また、充電モードが第３モードである場合、コントローラモジュール１０－１および１０－２がそなえる電気二重層コンデンサである電力供給部２１１が、目標電圧Vｎまで、１５Aの電流で充電される。すなわち、合計３０Aの電流が２つの電力供給部２１１の充電に用いられる。そして、電力供給部２１１が、目標電圧Vｎまで充電されると、コントローラモジュール１０－１および１０－２がそなえる電気二重層コンデンサである電力供給部２１１が、３Aの電流で充電される。さらに、８個ずつHDD４０のスピンアップを３回に分けて行なう。すなわち、合計６Aの電流が２つの電力供給部２１１の充電に用いられ、残りの２４Aは、８個のHDD４０のスピンアップに用いられる。
　従って、第３モードの場合、電力供給部２１１の充電開始（DCオン）から、目標電圧Vｎ到達後２４個のHDDのスピンアップ完了まで、すなわち、ストレージ装置１の起動まで図７に示すように１０５秒を要する。
　さらに、充電モードが第４モードである場合、コントローラモジュール１０－１および１０－２がそなえる電気二重層コンデンサである電力供給部２１１が、目標電圧Vｎまで、１５Aの電流で充電される。すなわち、合計３０Aの電流が２つの電力供給部２１１の充電に用いられる。そして、電力供給部２１１が、目標電圧Vｓまで充電されると、コントローラモジュール１０－１および１０－２がそなえる電気二重層コンデンサである電力供給部２１１が、３Aの電流で充電される。さらに、８個ずつHDD４０のスピンアップを３回に分けて行なう。すなわち、合計６Aの電流が２つの電力供給部２１１の充電に用いられ、残りの２４Aは、８個のHDD４０のスピンアップに用いられる。
　従って、第４モードの場合、電力供給部２１１の充電開始（DCオン）から、目標電圧Vｓ到達後２４個のHDDのスピンアップ完了まで、すなわち、ストレージ装置１の起動まで図７に示すように１２５秒を要する。
　ここで、本実施形態の一例におけるストレージ装置１の起動時間と対比するために、本実施形態の一例のように電流値を変化させずに１５Aのまま最終電圧まで電力供給部２１１の充電を行ない、その後HDD４０のスピンアップを行なう場合を考える。この場合、図９に示すように、コントローラモジュール１０－１および１０－２がそなえる電気二重層コンデンサである電力供給部２１１が、最終電圧まで１５Aの電流を用いて充電されるため、HDD４０のスピンアップを行なうことができない。従って、電力供給部２１１が最終電圧まで充電された後に、HDD４０のスピンアップが３回に分けて行なわれる。
　従って、この場合、２４個のHDDのスピンアップが完了し、ストレージ装置１が起動するまで図９に示すように１４５秒を要する。
　すなわち、本実施形態の一例によれば、充電モードを第４モードとした場合でも、本実施形態の一例のように電流値を変化させずに充電を行なった場合と比較して２０秒早くストレージ装置１を起動することができる。さらには、充電モードを第１モードとした場合には、本実施形態の一例のように電流値を変化させずに充電を行なった場合と比較して８０秒早くストレージ装置１を起動することができる。
　次に、例えば、第１モードあるいは第２モードでストレージ装置１が起動した後に停電が起こった場合のストレージ装置１の処理について図１０を用いて説明する。図１０は、実施形態の一例としての停電時のストレージ装置の動作を説明するためのフローチャートである。
　まず、停電が起こると、退避制御部２４７は、キャッシュメモリ２６からフラッシュメモリ２８へのデータの退避を行なう（ステップB1）。キャッシュメモリ２６からフラッシュメモリ２８へのデータの退避完了後、供給電力制御部２４６は、SCU２１によるオア回路２２に対する電力供給（図１中、電圧Vbat）を停止し、ミッドプレーン３０に対する電力供給（図１中、電圧Vsub）を開始させる（ステップB２）。さらに、供給電力制御部２４６は、SCU２１による、CPU２５，リアルタイムクロック２７およびフラッシュメモリ２８への電力供給を停止する（ステップB３）。一方、供給電力制御部２４６は、PSU２１から出力された電圧Vsubがミッドプレーン３０を介してVbpとしてキャッシュメモリ２６に供給される。すなわち、キャッシュメモリ２６には、電力供給が継続される（ステップB４）。
　このように、本実施形態の一例によれば、停電時に必要な電力を確保した上で、ストレージ装置の起動時間を短縮することができる。
　また、本実施形態の一例によれば、SCU２１の経年による容量や直流抵抗の劣化を考慮して、すなわちSCU２１の使用状況を考慮して、最適な充電方法を選択することで、ストレージ装置の起動時間を短縮することができる。
　さらに、本実施形態の一例によれば、停電時に、キャッシュメモリ２６からフラッシュメモリ２８へのデータの退避に加え、SCU２１の余剰電力を用いてキャッシュメモリ２６のバックアップを行なうため、ストレージ装置１の信頼性を向上させることができる。
　また、本実施形態の一例によれば、SCU２１の余剰電力を用いたキャッシュメモリ２６のバックアップ中に、停電が復旧した場合には、フラッシュメモリ２８からキャッシュメモリ２６への書き戻しは不要となる。したがって、本実施形態の一例によれば、停電以前の状態に即時に回復することができる。
　さらに、本実施形態の一例では、第１モードまたは第２モードで充電することが決定された場合、すなわち、SCU２１が保持する電力に余裕がある場合、フラッシュメモリ２８へのデータの退避だけではなく、キャッシュメモリ２６のバックアップを行なう。したがって、本実施形態の一例によれば、SCU２１が保持する電力をフラッシュメモリ２８へのデータの退避のみに用いる場合に比べ、SCU２１が保持する電力の消費効率を向上させることができる。
　また、本実施形態の一例によれば、SCU２１の制御をFPGA２４が行なっているため、CPU２５を用いてSCU２１の制御を行なう場合と比較した場合、ファームウェアの起動を待つことなく、SCU２１の制御を行なうことができる。
　さらに、本実施形態の一例によれば、リアルタイムクロック２７の監視をFPGA２４が行なっているため、CPU２５を用いてリアルタイムクロック２７の監視を行なう場合と比較した場合、ファームウェアの起動を待つことなく、リアルタイムクロック２７の監視を行なうことができる。　なお、開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。
　例えば、本実施形態の一例では、SCU２１に対して１５Aおよび３Aの電流で充電を行なっているが、これに限定されるものではなく、他の電流値を用いて充電を行なってもよい。
　また、本実施形態の一例では、SCU２１は、充電停止部２１４および電圧差決定部２１５をそなえているが、これに限定されるものではない。例えば、充電停止部２１４および電圧差決定部２１５の機能をFPGA２４がそなえることとしてもよい。
　さらに、本実施形態の一例では、製品寿命時におけるSCU２１の放電可能時間Tminを電力供給部２１１の容量が製造時と比較して７０％の値、直流抵抗が製造時と比較して１３０％の値となっているものとして決定したが、これに限定されるものではない。例えば、製品寿命時におけるSCU２１の放電可能時間Tminを、電力供給部２１１の容量が製造時と比較して７０％以外の値、直流抵抗が製造時と比較して１３０％以外の値となっているものとして決定してもよい。
　また、本実施形態の一例では、充電モードを４つのモードに分けているが、これに限定されるものではない。例えば、より細かい条件を設定し、充電モードを５以上のモードに分けてもよいし、より大まかな条件を設定し、充電モードを３以下のモードに分けてもよい。
　さらに、本実施形態の一例では、製造後経過時間および余剰電力に基づいて、充電モードを決定しているがこれに限定されるものではない。例えば、余剰電力のみに基づいて充電モードを決定してもよいし、製造後経過時間のみに基づいて余剰電力を決定してもよい。
　また、本実施形態の一例では、余剰電力決定部２４２は、例えば、電力供給部２１１の接続負荷が、定電力負荷の場合における放電可能時間を決定するものとして、式（１）および式（２）に基づいて、放電可能時間を決定したが、これに限定されるものではない。例えば、余剰電力決定部２４２は、電力供給部２１１の接続負荷が、定電流負荷の場合における放電可能時間を決定することとしてもよい。図１１は、データ処理部２３と電力供給部２１１とを等価的に示す図である。図１１中、定停電流源Iは、データ処理部２３消費する電流であり、直流抵抗Rおよび容量Cは、それぞれ電力供給部２１１の直流抵抗および容量である。ここで放電開始時の容量Cにかかる電圧VC（０）＝VSとし、放電終了時Tの容量Cおよび直流抵抗Rにかかる電圧V（T）＝VEとする。放電可能時間Tは、下記式（３）で表される。
Figure JPOXMLDOC01-appb-M000003
　余剰電力決定部２４２は、式（３）を用いて、放電可能時間Tを決定することとしてもよい。
　また、上述した開示により本実施形態を当業者によって実施・製造することが可能である。
　１　　ストレージ装置
　１０－１，１０－２　　コントローラモジュール
　２０　　PSU
　２１　　SCU
　２２　　オア回路
　２３　　データ処理部
　２４　　FPGA
　２５　　CPU
　２６　　キャッシュメモリ
　２７　　リアルタイムクロック
　２８　　フラッシュメモリ
　３０　　ミッドプレーン
　４０　　HDD
　５０　　ホスト
　２１１　　電力供給部
　２１２　　不揮発メモリ
　２１３　　処理部
　２１４　　充電停止部
　２１５　　電圧差決定部
　２４１　　容量・抵抗決定部
　２４２　　余剰電力決定部
　２４３　　経年決定部
　２４４　　充電モード決定部
　２４５　　充電制御部
　２４６　　供給電力制御部
　２４７　　退避制御部
　２５１　　起動指示部
　２５２　　データ受信許可部
　２５３　　データ制御部

Claims (20)

  1. 　データを記憶する記憶部と前記記憶部に対するデータ記憶制御を行なう制御部とをそなえたストレージ装置において、
    　前記ストレージ装置に対する外部からの電力供給停止時（以下、停電時という）に前記制御部に電力を供給する電力供給部と、
    　前記記憶部に記憶されるデータを保持するキャッシュメモリと、
    　停電時に、前記キャッシュメモリに保持されているデータが退避される不揮発メモリと、
    　前記電力供給部が供給する電力であって、前記不揮発メモリへのデータの退避にかかる電力を超える分の電力である余剰電力を決定する余剰電力決定部と、
    　前記余剰電力決定部によって決定された余剰電力に基づいて、前記電力供給部に対する充電処理時に目標とする第１の目標電圧を決定する目標電圧決定部と、
    　前記電力供給部に充電された電圧が前記第１の目標電圧に達するまでは、第１の電流値で前記電力供給部に対する充電処理を行ない、前記電力供給部に充電された電圧が、前記第１の目標電圧から前記第１の目標電圧よりも大きい第２の目標電圧に達するまでは、前記第１の電流値よりも小さい第２の電流値で前記電力供給部に対する充電処理を行なう充電処理部と、をそなえた
    ことを特徴とするストレージ装置。
  2. 　前記第１の目標電圧は、前記電力供給部が前記不揮発メモリへのデータの退避にかかる電力を供給可能となる電圧である
    ことを特徴とする請求項１に記載のストレージ装置。
  3. 　前記電力供給部が前記第１の目標電圧まで充電されると、前記記憶部に対して起動処理を行なう起動処理部を更にそなえた
    ことを特徴とする請求項１又は請求項２に記載のストレージ装置。
  4. 　前記目標電圧決定部は、前記余剰電力と前記電力供給部の製造後経過時間とに基づいて、前記第１の目標電圧を決定する
    ことを特徴とする請求項１～３のいずれか１項に記載のストレージ装置。
  5. 　前記電力供給部は、前記充電処理部によって充電されるキャパシタをそなえ、
    　前記ストレージ装置は、
    　前記キャパシタの容量および抵抗を決定する決定部と、
    　前記決定部によって決定された前記キャパシタの容量，抵抗および、前記電力供給部の製造日時を保持する保持部と、を更にそなえ、
    　前記余剰電力決定部は、前記保持部に保持された前記キャパシタの容量および抵抗に基づいて、前記余剰電力を決定し、
    　前記目標電圧決定部は、前記保持部に保持された前記製造日時に基づいて、前記電力供給部の製造後経過時間を決定する
    ことを特徴とする請求項１～４のいずれか１項に記載のストレージ装置。
  6. 　前記記憶部が起動すると、前記ストレージ装置に接続された上位装置からのデータ受信を許可するデータ受信許可部を更にそなえた
    ことを特徴とする請求項３に記載のストレージ装置。
  7. 　停電時に、前記キャッシュメモリに保持されているデータを、前記不揮発メモリに退避させる退避制御部、を更にそなえ、
    　前記退避制御部による退避が完了した後も、前記電力供給部は前記キャッシュメモリに対して電力を供給する
    ことを特徴とする請求項１～６のいずれか１項に記載のストレージ装置。
  8. 　データを記憶する記憶部に対するデータ記憶制御を行なう制御装置であって、
    　前記ストレージ装置に対する外部からの電力供給停止時（以下、停電時という）に前記制御部に電力を供給する電力供給部と、
    　前記記憶部に記憶されるデータを保持するキャッシュメモリと、
    　停電時に、前記キャッシュメモリに保持されているデータが退避される不揮発メモリと、
    　前記電力供給部が供給する電力であって、前記不揮発メモリへのデータの退避にかかる電力を超える分の電力である余剰電力を決定する余剰電力決定部と、
    　前記余剰電力決定部によって決定された余剰電力に基づいて、前記電力供給部に対する充電処理時に目標とする第１の目標電圧を決定する目標電圧決定部と、
    　前記電力供給部に充電された電圧が前記第１の目標電圧に達するまでは、第１の電流値で前記電力供給部に対する充電処理を行ない、前記電力供給部に充電された電圧が、前記第１の目標電圧から前記第１の目標電圧よりも大きい第２の目標電圧に達するまでは、前記第１の電流値よりも小さい第２の電流値で前記電力供給部に対する充電処理を行なう充電処理部と、をそなえた
    ことを特徴とする制御装置。
  9. 　前記第１の目標電圧は、前記電力供給部が前記不揮発メモリへのデータの退避にかかる電力を供給可能となる電圧である
    ことを特徴とする請求項８に記載の制御装置。
  10. 　前記電力供給部が前記第１の目標電圧まで充電されると、前記記憶部に対して起動処理を行なう起動処理部を更にそなえた
    ことを特徴とする請求項８又は請求項９に記載の制御装置。
  11. 　前記目標電圧決定部は、前記余剰電力と前記電力供給部の製造後経過時間とに基づいて、前記第１の目標電圧を決定する
    ことを特徴とする請求項８～１０のいずれか１項に記載の制御装置。
  12. 　前記電力供給部は、前記充電処理部によって充電されるキャパシタをそなえ、
    　前記制御装置は、
    　前記キャパシタの容量および抵抗を決定する決定部と、
    　前記決定部によって決定された前記キャパシタの容量，抵抗および、前記電力供給部の製造日時を保持する保持部と、を更にそなえ、
    　前記余剰電力決定部は、前記保持部に保持された前記キャパシタの容量および抵抗に基づいて、前記余剰電力を決定し、
    　前記目標電圧決定部は、前記保持部に保持された前記製造日時に基づいて、前記電力供給部の製造後経過時間を決定する
    ことを特徴とする請求項８～１１のいずれか１項に記載の制御装置。
  13. 　前記記憶部が起動すると、前記ストレージ装置に接続された上位装置からのデータ受信を許可するデータ受信許可部を更にそなえた
    ことを特徴とする請求項１０に記載の制御装置。
  14. 　停電時に、前記キャッシュメモリに保持されているデータを、前記不揮発メモリに退避させる退避制御部、を更にそなえ、
    　前記退避制御部による退避が完了した後も、前記電力供給部は前記キャッシュメモリに対して電力を供給する
    ことを特徴とする請求項８～１３のいずれか１項に記載の制御装置。
  15. 　データを記憶する記憶部と、
    　前記記憶部に対するデータ記憶制御を行なう制御部と、
    　外部からの電力供給停止時（以下、停電時という）に前記制御部に電力を供給する電力供給部と、
    　前記記憶部に記憶されるデータを保持するキャッシュメモリと、
    　停電時に、前記キャッシュメモリに保持されているデータが退避される不揮発メモリと、をそなえたストレージ装置の制御方法であって、
    　前記電力供給部が供給する電力であって、前記不揮発メモリへのデータの退避にかかる電力を超える分の電力である余剰電力を決定し、
    　決定された余剰電力に基づいて、前記電力供給部に対する充電処理時に目標とする第１の目標電圧を決定し、
    　前記電力供給部に充電された電圧が前記第１の目標電圧に達するまでは、第１の電流値で前記電力供給部に対する充電処理を行ない、前記電力供給部に充電された電圧が、前記第１の目標電圧から前記第１の目標電圧よりも大きい第２の目標電圧に達するまでは、前記第１の電流値よりも小さい第２の電流値で前記電力供給部に対する充電処理を行なう
    ことを特徴とする制御方法。
  16. 　前記第１の目標電圧は、前記電力供給部が前記不揮発メモリへのデータの退避にかかる電力を供給可能となる電圧である
    ことを特徴とする請求項１５に記載の制御方法。
  17. 　前記電力供給部が前記第１の目標電圧まで充電されると、前記記憶部に対して起動処理を行なう
    ことを特徴とする請求項１５又は請求項１６に記載の制御方法。
  18. 　前記余剰電力と前記電力供給部の製造後経過時間とに基づいて、前記第１の目標電圧を決定する
    ことを特徴とする請求項１５～１７のいずれか１項に記載の制御方法。
  19. 　前記電力供給部は、前記充電処理によって充電されるキャパシタをそなえるとともに、
    　前記ストレージ装置は、前記キャパシタの容量，抵抗および前記電力供給部の製造日時を保持する保持部を更にそなえ、
    　前記保持部に保持された前記キャパシタの容量および抵抗に基づいて、前記余剰電力を決定し、
    　前記保持部に保持された前記製造日時に基づいて、前記電力供給部の製造後経過時間を決定する
    ことを特徴とする請求項１５～１８のいずれか１項に記載の制御方法。
  20. 　停電時に、前記キャッシュメモリに保持されているデータを、前記不揮発メモリに退避し、
    　前記退避が完了した後も、前記電力供給部は前記キャッシュメモリに対して電力を供給する
    ことを特徴とする請求項１５～１９のいずれか１項に記載の制御方法。
PCT/JP2010/073406 2010-12-24 2010-12-24 ストレージ装置，制御装置および制御方法 WO2012086072A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012549557A JP5633580B2 (ja) 2010-12-24 2010-12-24 ストレージ装置，制御装置および制御方法
PCT/JP2010/073406 WO2012086072A1 (ja) 2010-12-24 2010-12-24 ストレージ装置，制御装置および制御方法
US13/925,137 US9110649B2 (en) 2010-12-24 2013-06-24 Storage apparatus, control apparatus and control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/073406 WO2012086072A1 (ja) 2010-12-24 2010-12-24 ストレージ装置，制御装置および制御方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/925,137 Continuation US9110649B2 (en) 2010-12-24 2013-06-24 Storage apparatus, control apparatus and control method

Publications (1)

Publication Number Publication Date
WO2012086072A1 true WO2012086072A1 (ja) 2012-06-28

Family

ID=46313369

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/073406 WO2012086072A1 (ja) 2010-12-24 2010-12-24 ストレージ装置，制御装置および制御方法

Country Status (3)

Country Link
US (1) US9110649B2 (ja)
JP (1) JP5633580B2 (ja)
WO (1) WO2012086072A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8885393B2 (en) * 2012-12-18 2014-11-11 Apple Inc. Memory array voltage source controller for retention and write assist

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8575993B2 (en) 2011-08-17 2013-11-05 Broadcom Corporation Integrated circuit with pre-heating for reduced subthreshold leakage
US20130262912A1 (en) * 2012-04-02 2013-10-03 International Business Machines Corporation Managing hardware configuration of a computer node
CN104460921B (zh) * 2014-10-29 2017-11-07 英业达科技有限公司 服务器***
US10467100B2 (en) 2016-08-15 2019-11-05 Western Digital Technologies, Inc. High availability state machine and recovery
KR102244921B1 (ko) 2017-09-07 2021-04-27 삼성전자주식회사 저장 장치 및 그 리프레쉬 방법
JP2022049155A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 メモリシステムおよび容量値の測定方法
CN116430976A (zh) * 2022-01-12 2023-07-14 Aa电源有限公司 预测数据中心内电源的故障

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006314192A (ja) * 2005-05-02 2006-11-16 Robert Bosch Gmbh 充電装置
JP2008257650A (ja) * 2007-04-09 2008-10-23 Canon Inc 情報処理装置及びその電力制御方法
WO2009098776A1 (ja) * 2008-02-08 2009-08-13 Fujitsu Limited バックアップ方法、ディスクアレイ装置及びコントローラ
JP2009186908A (ja) * 2008-02-08 2009-08-20 Fujifilm Corp 放射線変換器及び放射線変換器処理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001337789A (ja) * 2000-05-29 2001-12-07 Toshiba Corp ディスクサブシステム
JP2005039873A (ja) 2003-07-15 2005-02-10 Ricoh Co Ltd キャパシタ充電装置、加熱装置、定着装置及び画像形成装置
JP4323272B2 (ja) 2003-09-16 2009-09-02 株式会社リコー 画像形成装置
JP2007282461A (ja) 2006-04-12 2007-10-25 Power System:Kk キャパシタ蓄電装置およびその制御方法
JP5050742B2 (ja) 2007-09-05 2012-10-17 株式会社明電舎 瞬時低下電圧補償装置の直流待機電圧補償方法
US9842628B2 (en) * 2008-07-10 2017-12-12 Agiga Tech Inc. Capacitor enablement voltage level adjustment method and apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006314192A (ja) * 2005-05-02 2006-11-16 Robert Bosch Gmbh 充電装置
JP2008257650A (ja) * 2007-04-09 2008-10-23 Canon Inc 情報処理装置及びその電力制御方法
WO2009098776A1 (ja) * 2008-02-08 2009-08-13 Fujitsu Limited バックアップ方法、ディスクアレイ装置及びコントローラ
JP2009186908A (ja) * 2008-02-08 2009-08-20 Fujifilm Corp 放射線変換器及び放射線変換器処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8885393B2 (en) * 2012-12-18 2014-11-11 Apple Inc. Memory array voltage source controller for retention and write assist

Also Published As

Publication number Publication date
JP5633580B2 (ja) 2014-12-03
JPWO2012086072A1 (ja) 2014-05-22
US20130283069A1 (en) 2013-10-24
US9110649B2 (en) 2015-08-18

Similar Documents

Publication Publication Date Title
JP5633580B2 (ja) ストレージ装置，制御装置および制御方法
TWI677694B (zh) 智慧型備用電容器管理
US8667331B2 (en) Storage system and control method for storing write data requested by a host computer
US9250676B2 (en) Power failure architecture and verification
JP2014010610A (ja) 制御装置、電力供給装置及び電力制御方法
TWI431835B (zh) 電池充放電管理系統及方法
KR101070601B1 (ko) 비휘발성 메모리를 위한 향상된 기록 중단 메커니즘
US20110320796A1 (en) Redundant power supply configuration for a data center
WO2014147700A1 (ja) 情報処理装置、情報処理装置の停止方法、及び情報処理装置の停止プログラム
US20090195212A1 (en) Method and system for utilizing a memory control circuit for controlling data transfer to and from a memory system
WO2013151821A2 (en) Managing cycle life and runtime in batteries for portable electronic devices
WO2015081129A2 (en) Hard power fail architecture
JP2012099058A (ja) 情報処理装置および方法、およびプログラム
KR20210014620A (ko) 스로틀링 없이 배터리 용량을 초과하는 최대 전력 스파이크들을 지원하기
US10063083B2 (en) System and method for limiting battery charging during storage and shipping states
US10872020B2 (en) Storage apparatus and recording medium storing backup program
TWI591931B (zh) Power control device and information processing device
TWI492037B (zh) 使用電腦系統控制從轉接器汲取的電流
JP2010122857A (ja) バックアップ装置
US10393822B1 (en) Apparatus, systems, and methods for charging partial use batteries
JP5419805B2 (ja) ストレージ装置及び充電制御方法
US8527792B2 (en) Power saving method and apparatus thereof
JP2015115051A (ja) 制御装置、制御方法、及び制御プログラム
JP2015038643A (ja) 補助電源制御回路、記憶装置、および補助電源制御方法
US10491025B1 (en) Apparatus, systems, and methods for pulse charging rechargeable batteries

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10861125

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012549557

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10861125

Country of ref document: EP

Kind code of ref document: A1