JP5633580B2 - ストレージ装置,制御装置および制御方法 - Google Patents
ストレージ装置,制御装置および制御方法 Download PDFInfo
- Publication number
- JP5633580B2 JP5633580B2 JP2012549557A JP2012549557A JP5633580B2 JP 5633580 B2 JP5633580 B2 JP 5633580B2 JP 2012549557 A JP2012549557 A JP 2012549557A JP 2012549557 A JP2012549557 A JP 2012549557A JP 5633580 B2 JP5633580 B2 JP 5633580B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- unit
- power
- supply unit
- target voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Power Sources (AREA)
Description
また、電気二重層コンデンサ等のコンデンサは、経年によって容量は減少し直流抵抗は増加するため、経年によって電気二重層コンデンサが供給可能な電力が低下することが知られている。
本件の目的は、このような課題に鑑み創案されたもので、ストレージ装置の起動時間を短縮することを目的とする。
図1は、実施形態の一例としてのストレージ装置の構成を示す図である。図2は、実施形態の一例としてのSCUの充電経路を模式的に示す図である。また、図3は、実施形態の一例としてのコントローラモジュールの機能構成を模式的に示す図である。
PSU20は、例えば、ストレージ装置1の外部から供給されるAC(Alternative Current)電力をDC(Direct Current)電力に変換し、ミッドプレーン30を介して、コントローラモジュール10およびHDD40に対して電力を供給する。
HDD40は、例えば、ホスト50からの要求に応じて各種のデータを記憶する。すなわち、HDD40は、データを記憶する記憶部の一例である。
コントローラモジュール10は、例えば、ホスト50からの要求に応じて、HDD40に対するデータの書き込みおよび読み出しを制御する。すなわち、コントローラモジュール10は、記憶部に対するデータ記憶制御を行なう制御部の一例である。
SCU21は、例えば、停電時に、コントローラモジュール10に対して電力を供給する。具体的には、例えば、停電時に、SCU21は、オア回路22を介してデータ処理部23の各構成要素に電力を供給する。すなわち、SCU21は、ストレージ装置に対する外部からの電力供給停止時に制御部に電力を供給する電力供給部の一例である。
また、例えば、電力供給部211に対する充電が後述する第1モードまたは第2モードによって行なわれた場合には、SCU21は、キャッシュメモリ26からフラッシュメモリ28へのデータの退避後、ミッドプレーン30に対して電力を供給する。すなわち、SCU21は、ミッドプレーン30に対して電力を供給することで、ミッドプレーン30を介して、このミッドプレーン30に接続されたコントローラモジュール10に対して電力を供給する。
充電停止部214は、例えば、電力供給部211が最終電圧まで充電された後、電力供給部211への充電を停止する。例えば、充電停止部214は、電力供給部211への充電経路を遮断することで充電を停止する。
データ処理部23は、例えば、HDD40に対するデータの書き込みおよび読み出しを制御する。データ処理部23は、例えば、FPGA24,CPU(Central Processing Unit)25,キャッシュメモリ26,リアルタイムクロック27およびフラッシュメモリ28をそなえる。FPGA24は、SCU21,CPU25,リアルタイムクロック27およびフラッシュメモリ28と通信可能に接続され、CPU25はキャッシュメモリ26と通信可能に接続されている。
リアルタイムクロック27は、例えば、現在の日時等を示す情報を生成し出力する回路である。リアルタイムクロック27が生成する情報には、例えば、現在の年月日時分秒が含まれる。
FPGA24は、プログラムに応じて種々機能を実現する処理装置である。また、FPGA24は、SCU21とI2C(Inter Integrated Circuit)等によって接続されており、FPGA24は、このI2Cを介してSCU21内部の電圧等を監視することができる。
容量・抵抗決定部241は、電力供給部211である電気二重層コンデンサの容量および直流抵抗を決定する。すなわち、容量・抵抗決定部241は、キャパシタの容量および抵抗を決定する決定部の一例である。
余剰電力決定部242は、例えば、不揮発性メモリ212に保持された電力供給部211の容量および直流抵抗値に基づいて、放電可能時間を決定し、決定した放電可能時間に基づいて、余剰電力を決定する。ここで、余剰電力とは、例えば、製品寿命時におけるSCU21の放電可能時間を超える放電可能時間を、製品寿命時におけるSCU21の放電可能時間に対する百分率で表したものである。すなわち、余剰電力とは、例えば、製品寿命時におけるSCU21の放電可能時間と不揮発性メモリ212に保持された電力供給部211の容量および直流抵抗値に基づいて決定されたSCU21の放電可能時間との差を、製品寿命時におけるSCU21の放電可能時間に対する百分率で表したものである。
充電モード決定部244は、例えば、余剰電力決定部242によって決定された余剰電力および経年決定部243によって決定されたSCU21の製造後経過時間に基づいて、電力供給部211の充電モードを決定する。より具体的には、充電モード決定部244は、例えば、図6に示す条件に従って、充電モードを決定する。充電モード決定部244は、例えば、製造後経過時間が60ヶ月以下であり、かつ、余剰電力が30%以上の場合、充電モードを第1モード(Very Fast)と決定する。また、充電モード決定部244は、製造後経過時間が製品寿命(例えば、60ヶ月)以下であり、かつ、余剰電力が20%以上30%未満の場合、充電モードを第2モード(Fast)と決定する。さらに、充電モード決定部244は、製造後経過時間が60ヶ月より長く、かつ、余剰電力が10%以上の場合、および、製造後経過時間が60ヶ月以下であり、かつ、余剰電力が20%未満の場合、充電モードを第3モード(Normal)と決定する。また、充電モード決定部244は、製造後経過時間が60ヶ月より長く、かつ、余剰電力が10%未満の場合、充電モードを第4モード(Slow)と決定する。なお、充電モードを決定する条件に用いられる各数値は、上記の60ヶ月等の数値に限定されるものではなく、種々の値とすることができる。
まず、第1モードは、例えば、第1モードにおける目標電圧Vvfまで第1の電流値(例えば、15A)の電流により電力供給部211の充電を行ない、目標電圧Vvfに到達すると、最終電圧Vfinまで第2の電流値(例えば、3Aの電流)により電力供給部211の充電を行なうモードである。また、第2モードは、例えば、第2モードにおける目標電圧Vfまで第1の電流値(例えば、15Aの電流)により電力供給部211の充電を行ない、目標電圧に到達すると、最終電圧Vfinまで第2の電流値(例えば、3Aの電流)により電力供給部211の充電を行なうモードである。さらに、第3モードは、例えば、第3モードにおける目標電圧Vnまで第1の電流値(例えば、15Aの電流)により電力供給部211の充電を行ない、目標電圧Vnに到達すると、最終電圧Vfinまで第2の電流値(例えば、3Aの電流)により電力供給部211の充電を行なうモードである。また、第4モードは、例えば、第4モードにおける目標電圧Vsまで第1の電流値(例えば、15A)の電流により電力供給部211の充電を行ない目標電圧Vsに到達すると、最終電圧Vfinまで第2の電流値(例えば、3Aの電流)により電力供給部211の充電を行なうモードである。すなわち、各モードにおける目標電圧は、電力供給部に対する充電処理時に目標とする第1の目標電圧の一例である。また、最終電圧Vfinは、第2の目標電圧の一例である。
充電制御部245は、例えば、充電モード決定部244によって決定された充電モードに応じて、電力供給部211への充電を制御する。具体的には、例えば、充電制御部245は、充電モード決定部244によって決定された充電モードに応じた目標電圧までは、15Aの電流を用いて電力供給部211への充電を行ない。さらに、充電制御部245は、目標電圧を越した場合には、3Aの電流を用いて最終電圧まで電力供給部211への充電を行なう。つまり、充電制御部245は、15Aでの充電から3Aでの充電へ切り替え制御を行なう。すなわち、充電制御部245は、電力供給部211に充電された電圧が第1の目標電圧に達するまでは、第1の電流値で電力供給部211に対する充電処理を行ない、電力供給部211に充電された電圧が、第1の目標電圧から第1の目標電圧よりも大きい第2の目標電圧に達するまでは、第1の電流値よりも小さい第2の電流値で電力供給部211に対する充電処理を行なう充電処理部の一例である。
供給電力制御部246は、例えば、SCU21が供給する電力を制御する。具体的には、供給電力制御部246は、キャッシュメモリ26からフラッシュメモリ28へのデータの退避が完了すると、オア回路22に対する電力供給を停止するとともに、ミッドプレーン30に対する電力供給(図1中、電圧Vsub)を開始させる。この、コントローラモジュール10−1,10−2のそれぞれから出力された電圧Vsubは、ミッドプレーン30を介して、電圧Vbpとしてデータ処理部23に印加される。ここで、供給電力制御部246は、CPU25,リアルタイムクロック27およびフラッシュメモリ28への電力供給を停止させる。一方、供給電力制御部246は、キャッシュメモリ26に対し、ミッドプレーン30を介した電力供給を継続することでバックアップを行なう。すなわち、電圧Vsubは、ミッドプレーン30を介して、電圧Vbpとしてキャッシュメモリ26に印加される。
CPU25は、例えば、図示しない記憶部に記憶された各種アプリケーションプログラムを実行することにより種々の演算や制御を行ない、これにより、各種機能を実現する処理装置である。例えば、CPU25は、HDD40に対するデータの書き込みおよび読み出しを行なう。
起動指示部251は、電力供給部211が目標電圧まで充電されると、HDD40に対してスピンアップを行なわせる。すなわち、起動指示部251は、電力供給部211が第1の目標電圧まで充電されると、記憶部に対して起動処理を行なう起動処理部の一例である。
データ制御部253は、例えば、HDD40に対するデータの書き込みおよび読み出し等のデータ制御を行なう。より具体的には、停電後、退避制御部247によるフラッシュメモリ28へのデータの退避後、供給電力制御部246によるキャッシュメモリ26のバックアップ中に、PSU20からの電力供給が再開した場合、データ制御部253は、キャッシュメモリ26に保持されているデータを用いてデータ制御を行なう。
上述の如く構成された、実施形態の一例としてのストレージ装置1の動作を、図8に示すフローチャート(ステップA1−A21)を参照しながら説明する。
例えば、PSU20の定格電流が30A、1個のHDD40のスピンアップに必要な電流が3Aであり、スピンアップ完了まで15秒要し、かつ、ストレージ装置1は24個のHDD40をそなえる場合を考える。
次に、充電モードが第2モードである場合、コントローラモジュール10−1および10−2がそなえる電気二重層コンデンサである電力供給部211が、目標電圧Vfまで、15Aの電流で充電される。すなわち、合計30Aの電流が2つの電力供給部211の充電に用いられる。そして、電力供給部211が、目標電圧Vfまで充電されると、コントローラモジュール10−1および10−2がそなえる電気二重層コンデンサである電力供給部211が、3Aの電流で充電される。さらに、8個ずつHDD40のスピンアップを3回に分けて行なう。すなわち、合計6Aの電流が2つの電力供給部211の充電に用いられ、残りの24Aは、8個のHDD40のスピンアップに用いられる。
また、充電モードが第3モードである場合、コントローラモジュール10−1および10−2がそなえる電気二重層コンデンサである電力供給部211が、目標電圧Vnまで、15Aの電流で充電される。すなわち、合計30Aの電流が2つの電力供給部211の充電に用いられる。そして、電力供給部211が、目標電圧Vnまで充電されると、コントローラモジュール10−1および10−2がそなえる電気二重層コンデンサである電力供給部211が、3Aの電流で充電される。さらに、8個ずつHDD40のスピンアップを3回に分けて行なう。すなわち、合計6Aの電流が2つの電力供給部211の充電に用いられ、残りの24Aは、8個のHDD40のスピンアップに用いられる。
さらに、充電モードが第4モードである場合、コントローラモジュール10−1および10−2がそなえる電気二重層コンデンサである電力供給部211が、目標電圧V s まで、15Aの電流で充電される。すなわち、合計30Aの電流が2つの電力供給部211の充電に用いられる。そして、電力供給部211が、目標電圧Vsまで充電されると、コントローラモジュール10−1および10−2がそなえる電気二重層コンデンサである電力供給部211が、3Aの電流で充電される。さらに、8個ずつHDD40のスピンアップを3回に分けて行なう。すなわち、合計6Aの電流が2つの電力供給部211の充電に用いられ、残りの24Aは、8個のHDD40のスピンアップに用いられる。
ここで、本実施形態の一例におけるストレージ装置1の起動時間と対比するために、本実施形態の一例のように電流値を変化させずに15Aのまま最終電圧まで電力供給部211の充電を行ない、その後HDD40のスピンアップを行なう場合を考える。この場合、図9に示すように、コントローラモジュール10−1および10−2がそなえる電気二重層コンデンサである電力供給部211が、最終電圧まで15Aの電流を用いて充電されるため、HDD40のスピンアップを行なうことができない。従って、電力供給部211が最終電圧まで充電された後に、HDD40のスピンアップが3回に分けて行なわれる。
すなわち、本実施形態の一例によれば、充電モードを第4モードとした場合でも、本実施形態の一例のように電流値を変化させずに充電を行なった場合と比較して20秒早くストレージ装置1を起動することができる。さらには、充電モードを第1モードとした場合には、本実施形態の一例のように電流値を変化させずに充電を行なった場合と比較して80秒早くストレージ装置1を起動することができる。
まず、停電が起こると、退避制御部247は、キャッシュメモリ26からフラッシュメモリ28へのデータの退避を行なう(ステップB1)。キャッシュメモリ26からフラッシュメモリ28へのデータの退避完了後、供給電力制御部246は、SCU21によるオア回路22に対する電力供給(図1中、電圧Vbat)を停止し、ミッドプレーン30に対する電力供給(図1中、電圧Vsub)を開始させる(ステップB2)。さらに、供給電力制御部246は、SCU21による、CPU25,リアルタイムクロック27およびフラッシュメモリ28への電力供給を停止する(ステップB3)。一方、PSU20から出力された電圧Vsubがミッドプレーン30を介してVbpとしてキャッシュメモリ26に供給される。すなわち、キャッシュメモリ26には、電力供給が継続される(ステップB4)。
また、本実施形態の一例によれば、SCU21の経年による容量や直流抵抗の劣化を考慮して、すなわちSCU21の使用状況を考慮して、最適な充電方法を選択することで、ストレージ装置の起動時間を短縮することができる。
また、本実施形態の一例によれば、SCU21の余剰電力を用いたキャッシュメモリ26のバックアップ中に、停電が復旧した場合には、フラッシュメモリ28からキャッシュメモリ26への書き戻しは不要となる。したがって、本実施形態の一例によれば、停電以前の状態に即時に回復することができる。
さらに、本実施形態の一例によれば、リアルタイムクロック27の監視をFPGA24が行なっているため、CPU25を用いてリアルタイムクロック27の監視を行なう場合と比較した場合、ファームウェアの起動を待つことなく、リアルタイムクロック27の監視を行なうことができる。 なお、開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。
また、本実施形態の一例では、SCU21は、充電停止部214および電圧差決定部215をそなえているが、これに限定されるものではない。例えば、充電停止部214および電圧差決定部215の機能をFPGA24がそなえることとしてもよい。
さらに、本実施形態の一例では、製造後経過時間および余剰電力に基づいて、充電モードを決定しているがこれに限定されるものではない。例えば、余剰電力のみに基づいて充電モードを決定してもよいし、製造後経過時間のみに基づいて余剰電力を決定してもよい。
また、上述した開示により本実施形態を当業者によって実施・製造することが可能である。
以上の実施形態に関し、さらに以下の付記を開示する。
(付記1)
データを記憶する記憶部と前記記憶部に対するデータ記憶制御を行なう制御部とをそなえたストレージ装置において、
前記ストレージ装置に対する外部からの電力供給停止時(以下、停電時という)に前記制御部に電力を供給する電力供給部と、
前記記憶部に記憶されるデータを保持するキャッシュメモリと、
停電時に、前記キャッシュメモリに保持されているデータが退避される不揮発メモリと、
前記電力供給部が供給する電力であって、前記不揮発メモリへのデータの退避にかかる電力を超える分の電力である余剰電力を決定する余剰電力決定部と、
前記余剰電力決定部によって決定された余剰電力に基づいて、前記電力供給部に対する充電処理時に目標とする第1の目標電圧を決定する目標電圧決定部と、
前記電力供給部に充電された電圧が前記第1の目標電圧に達するまでは、第1の電流値で前記電力供給部に対する充電処理を行ない、前記電力供給部に充電された電圧が、前記第1の目標電圧から前記第1の目標電圧よりも大きい第2の目標電圧に達するまでは、前記第1の電流値よりも小さい第2の電流値で前記電力供給部に対する充電処理を行なう充電処理部と、をそなえた
ことを特徴とするストレージ装置。
(付記2)
前記第1の目標電圧は、前記電力供給部が前記不揮発メモリへのデータの退避にかかる電力を供給可能となる電圧である
ことを特徴とする付記1に記載のストレージ装置。
(付記3)
前記電力供給部が前記第1の目標電圧まで充電されると、前記記憶部に対して起動処理を行なう起動処理部を更にそなえた
ことを特徴とする付記1又は付記2に記載のストレージ装置。
(付記4)
前記目標電圧決定部は、前記余剰電力と前記電力供給部の製造後経過時間とに基づいて、前記第1の目標電圧を決定する
ことを特徴とする付記1〜3のいずれか1項に記載のストレージ装置。
(付記5)
前記電力供給部は、前記充電処理部によって充電されるキャパシタをそなえ、
前記ストレージ装置は、
前記キャパシタの容量および抵抗を決定する決定部と、
前記決定部によって決定された前記キャパシタの容量,抵抗および、前記電力供給部の製造日時を保持する保持部と、を更にそなえ、
前記余剰電力決定部は、前記保持部に保持された前記キャパシタの容量および抵抗に基づいて、前記余剰電力を決定し、
前記目標電圧決定部は、前記保持部に保持された前記製造日時に基づいて、前記電力供給部の製造後経過時間を決定する
ことを特徴とする付記1〜4のいずれか1項に記載のストレージ装置。
(付記6)
前記記憶部が起動すると、前記ストレージ装置に接続された上位装置からのデータ受信を許可するデータ受信許可部を更にそなえた
ことを特徴とする付記3に記載のストレージ装置。
(付記7)
停電時に、前記キャッシュメモリに保持されているデータを、前記不揮発メモリに退避させる退避制御部、を更にそなえ、
前記退避制御部による退避が完了した後も、前記電力供給部は前記キャッシュメモリに対して電力を供給する
ことを特徴とする付記1〜6のいずれか1項に記載のストレージ装置。
(付記8)
データを記憶する記憶部に対するデータ記憶制御を行なう制御装置であって、
前記記憶部に対する外部からの電力供給停止時(以下、停電時という)に当該制御装置に電力を供給する電力供給部と、
前記記憶部に記憶されるデータを保持するキャッシュメモリと、
停電時に、前記キャッシュメモリに保持されているデータが退避される不揮発メモリと、
前記電力供給部が供給する電力であって、前記不揮発メモリへのデータの退避にかかる電力を超える分の電力である余剰電力を決定する余剰電力決定部と、
前記余剰電力決定部によって決定された余剰電力に基づいて、前記電力供給部に対する充電処理時に目標とする第1の目標電圧を決定する目標電圧決定部と、
前記電力供給部に充電された電圧が前記第1の目標電圧に達するまでは、第1の電流値で前記電力供給部に対する充電処理を行ない、前記電力供給部に充電された電圧が、前記第1の目標電圧から前記第1の目標電圧よりも大きい第2の目標電圧に達するまでは、前記第1の電流値よりも小さい第2の電流値で前記電力供給部に対する充電処理を行なう充電処理部と、をそなえた
ことを特徴とする制御装置。
(付記9)
前記第1の目標電圧は、前記電力供給部が前記不揮発メモリへのデータの退避にかかる電力を供給可能となる電圧である
ことを特徴とする付記8に記載の制御装置。
(付記10)
前記電力供給部が前記第1の目標電圧まで充電されると、前記記憶部に対して起動処理を行なう起動処理部を更にそなえた
ことを特徴とする付記8又は付記9に記載の制御装置。
(付記11)
前記目標電圧決定部は、前記余剰電力と前記電力供給部の製造後経過時間とに基づいて、前記第1の目標電圧を決定する
ことを特徴とする付記8〜10のいずれか1項に記載の制御装置。
(付記12)
前記電力供給部は、前記充電処理部によって充電されるキャパシタをそなえ、
前記制御装置は、
前記キャパシタの容量および抵抗を決定する決定部と、
前記決定部によって決定された前記キャパシタの容量,抵抗および、前記電力供給部の製造日時を保持する保持部と、を更にそなえ、
前記余剰電力決定部は、前記保持部に保持された前記キャパシタの容量および抵抗に基づいて、前記余剰電力を決定し、
前記目標電圧決定部は、前記保持部に保持された前記製造日時に基づいて、前記電力供給部の製造後経過時間を決定する
ことを特徴とする付記8〜11のいずれか1項に記載の制御装置。
(付記13)
前記記憶部が起動すると、前記ストレージ装置に接続された上位装置からのデータ受信を許可するデータ受信許可部を更にそなえた
ことを特徴とする付記10に記載の制御装置。
(付記14)
停電時に、前記キャッシュメモリに保持されているデータを、前記不揮発メモリに退避させる退避制御部、を更にそなえ、
前記退避制御部による退避が完了した後も、前記電力供給部は前記キャッシュメモリに対して電力を供給する
ことを特徴とする付記8〜13のいずれか1項に記載の制御装置。
(付記15)
データを記憶する記憶部と、
前記記憶部に対するデータ記憶制御を行なう制御部と、
外部からの電力供給停止時(以下、停電時という)に前記制御部に電力を供給する電力供給部と、
前記記憶部に記憶されるデータを保持するキャッシュメモリと、
停電時に、前記キャッシュメモリに保持されているデータが退避される不揮発メモリと、をそなえたストレージ装置の制御方法であって、
前記電力供給部が供給する電力であって、前記不揮発メモリへのデータの退避にかかる電力を超える分の電力である余剰電力を決定し、
決定された余剰電力に基づいて、前記電力供給部に対する充電処理時に目標とする第1の目標電圧を決定し、
前記電力供給部に充電された電圧が前記第1の目標電圧に達するまでは、第1の電流値で前記電力供給部に対する充電処理を行ない、前記電力供給部に充電された電圧が、前記第1の目標電圧から前記第1の目標電圧よりも大きい第2の目標電圧に達するまでは、前記第1の電流値よりも小さい第2の電流値で前記電力供給部に対する充電処理を行なう
ことを特徴とする制御方法。
(付記16)
前記第1の目標電圧は、前記電力供給部が前記不揮発メモリへのデータの退避にかかる電力を供給可能となる電圧である
ことを特徴とする付記15に記載の制御方法。
(付記17)
前記電力供給部が前記第1の目標電圧まで充電されると、前記記憶部に対して起動処理を行なう
ことを特徴とする付記15又は付記16に記載の制御方法。
(付記18)
前記余剰電力と前記電力供給部の製造後経過時間とに基づいて、前記第1の目標電圧を決定する
ことを特徴とする付記15〜17のいずれか1項に記載の制御方法。
(付記19)
前記電力供給部は、前記充電処理によって充電されるキャパシタをそなえるとともに、
前記ストレージ装置は、前記キャパシタの容量,抵抗および前記電力供給部の製造日時を保持する保持部を更にそなえ、
前記保持部に保持された前記キャパシタの容量および抵抗に基づいて、前記余剰電力を決定し、
前記保持部に保持された前記製造日時に基づいて、前記電力供給部の製造後経過時間を決定する
ことを特徴とする付記15〜18のいずれか1項に記載の制御方法。
(付記20)
停電時に、前記キャッシュメモリに保持されているデータを、前記不揮発メモリに退避し、
前記退避が完了した後も、前記電力供給部は前記キャッシュメモリに対して電力を供給する
ことを特徴とする付記15〜19のいずれか1項に記載の制御方法。
10−1,10−2 コントローラモジュール
20 PSU
21 SCU
22 オア回路
23 データ処理部
24 FPGA
25 CPU
26 キャッシュメモリ
27 リアルタイムクロック
28 フラッシュメモリ
30 ミッドプレーン
40 HDD
50 ホスト
211 電力供給部
212 不揮発メモリ
213 処理部
214 充電停止部
215 電圧差決定部
241 容量・抵抗決定部
242 余剰電力決定部
243 経年決定部
244 充電モード決定部
245 充電制御部
246 供給電力制御部
247 退避制御部
251 起動指示部
252 データ受信許可部
253 データ制御部
Claims (6)
- データを記憶する記憶部と前記記憶部に対するデータ記憶制御を行なう制御部とをそなえたストレージ装置において、
経年によって供給可能な電力が低下するキャパシタを有し、前記ストレージ装置に対する外部からの電力供給停止時に前記制御部に電力を供給する電力供給部と、
前記記憶部に記憶されるデータを保持するキャッシュメモリと、
前記電力供給停止時に、前記キャッシュメモリに保持されているデータが退避される不揮発メモリと、
前記電力供給部が供給する電力であって、前記不揮発メモリへのデータの退避にかかる電力を超える分の電力である余剰電力を決定する余剰電力決定部と、
前記余剰電力決定部によって決定された余剰電力に基づいて、前記電力供給部が前記不揮発メモリへのデータの退避にかかる電力を供給可能となる電圧であって前記電力供給部に対する充電処理時に目標とする第1の目標電圧を決定する目標電圧決定部と、
前記電力供給部に充電された電圧が前記第1の目標電圧に達するまでは、第1の電流値で前記電力供給部に対する充電処理を行ない、前記電力供給部に充電された電圧が、前記第1の目標電圧から前記第1の目標電圧よりも大きい第2の目標電圧に達するまでは、前記第1の電流値よりも小さい第2の電流値で前記電力供給部に対する充電処理を行なう充電処理部と、をそなえた
ことを特徴とするストレージ装置。 - 前記電力供給部が前記第1の目標電圧まで充電されると、前記記憶部に対して起動処理を行なう起動処理部を更にそなえた
ことを特徴とする請求項1に記載のストレージ装置。 - 前記目標電圧決定部は、前記余剰電力と前記電力供給部の製造後経過時間とに基づいて、前記第1の目標電圧を決定する
ことを特徴とする請求項1又は請求項2に記載のストレージ装置。 - 前記キャパシタは、前記充電処理部によって充電され、
前記ストレージ装置は、
前記キャパシタの容量および抵抗を決定する決定部と、
前記決定部によって決定された前記キャパシタの容量,抵抗および、前記電力供給部の製造日時を保持する保持部と、を更にそなえ、
前記余剰電力決定部は、前記保持部に保持された前記キャパシタの容量および抵抗に基づいて、前記余剰電力を決定し、
前記目標電圧決定部は、前記保持部に保持された前記製造日時に基づいて、前記電力供給部の製造後経過時間を決定する
ことを特徴とする請求項1〜3のいずれか1項に記載のストレージ装置。 - データを記憶する記憶部に対するデータ記憶制御を行なう制御装置であって、
経年によって供給可能な電力が低下するキャパシタを有し、前記記憶部に対する外部からの電力供給停止時に当該制御装置に電力を供給する電力供給部と、
前記記憶部に記憶されるデータを保持するキャッシュメモリと、
前記電力供給停止時に、前記キャッシュメモリに保持されているデータが退避される不揮発メモリと、
前記電力供給部が供給する電力であって、前記不揮発メモリへのデータの退避にかかる電力を超える分の電力である余剰電力を決定する余剰電力決定部と、
前記余剰電力決定部によって決定された余剰電力に基づいて、前記電力供給部が前記不揮発メモリへのデータの退避にかかる電力を供給可能となる電圧であって前記電力供給部に対する充電処理時に目標とする第1の目標電圧を決定する目標電圧決定部と、
前記電力供給部に充電された電圧が前記第1の目標電圧に達するまでは、第1の電流値で前記電力供給部に対する充電処理を行ない、前記電力供給部に充電された電圧が、前記第1の目標電圧から前記第1の目標電圧よりも大きい第2の目標電圧に達するまでは、前記第1の電流値よりも小さい第2の電流値で前記電力供給部に対する充電処理を行なう充電処理部と、をそなえた
ことを特徴とする制御装置。 - データを記憶する記憶部と、
前記記憶部に対するデータ記憶制御を行なう制御部と、
経年によって供給可能な電力が低下するキャパシタを有し、外部からの電力供給停止時に前記制御部に電力を供給する電力供給部と、
前記記憶部に記憶されるデータを保持するキャッシュメモリと、
前記電力供給停止時に、前記キャッシュメモリに保持されているデータが退避される不揮発メモリと、をそなえたストレージ装置の制御方法であって、
前記電力供給部が供給する電力であって、前記不揮発メモリへのデータの退避にかかる電力を超える分の電力である余剰電力を決定し、
決定された余剰電力に基づいて、前記電力供給部が前記不揮発メモリへのデータの退避にかかる電力を供給可能となる電圧であって前記電力供給部に対する充電処理時に目標とする第1の目標電圧を決定し、
前記電力供給部に充電された電圧が前記第1の目標電圧に達するまでは、第1の電流値で前記電力供給部に対する充電処理を行ない、前記電力供給部に充電された電圧が、前記第1の目標電圧から前記第1の目標電圧よりも大きい第2の目標電圧に達するまでは、前記第1の電流値よりも小さい第2の電流値で前記電力供給部に対する充電処理を行なう
ことを特徴とする制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/073406 WO2012086072A1 (ja) | 2010-12-24 | 2010-12-24 | ストレージ装置,制御装置および制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012086072A1 JPWO2012086072A1 (ja) | 2014-05-22 |
JP5633580B2 true JP5633580B2 (ja) | 2014-12-03 |
Family
ID=46313369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012549557A Expired - Fee Related JP5633580B2 (ja) | 2010-12-24 | 2010-12-24 | ストレージ装置,制御装置および制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9110649B2 (ja) |
JP (1) | JP5633580B2 (ja) |
WO (1) | WO2012086072A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8575993B2 (en) | 2011-08-17 | 2013-11-05 | Broadcom Corporation | Integrated circuit with pre-heating for reduced subthreshold leakage |
US20130262912A1 (en) * | 2012-04-02 | 2013-10-03 | International Business Machines Corporation | Managing hardware configuration of a computer node |
US8885393B2 (en) * | 2012-12-18 | 2014-11-11 | Apple Inc. | Memory array voltage source controller for retention and write assist |
CN104460921B (zh) * | 2014-10-29 | 2017-11-07 | 英业达科技有限公司 | 服务器*** |
US10467100B2 (en) * | 2016-08-15 | 2019-11-05 | Western Digital Technologies, Inc. | High availability state machine and recovery |
KR102244921B1 (ko) | 2017-09-07 | 2021-04-27 | 삼성전자주식회사 | 저장 장치 및 그 리프레쉬 방법 |
JP2022049155A (ja) * | 2020-09-16 | 2022-03-29 | キオクシア株式会社 | メモリシステムおよび容量値の測定方法 |
CN116430976A (zh) * | 2022-01-12 | 2023-07-14 | Aa电源有限公司 | 预测数据中心内电源的故障 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001337789A (ja) * | 2000-05-29 | 2001-12-07 | Toshiba Corp | ディスクサブシステム |
JP2006314192A (ja) * | 2005-05-02 | 2006-11-16 | Robert Bosch Gmbh | 充電装置 |
JP2008257650A (ja) * | 2007-04-09 | 2008-10-23 | Canon Inc | 情報処理装置及びその電力制御方法 |
WO2009098776A1 (ja) * | 2008-02-08 | 2009-08-13 | Fujitsu Limited | バックアップ方法、ディスクアレイ装置及びコントローラ |
JP2009186908A (ja) * | 2008-02-08 | 2009-08-20 | Fujifilm Corp | 放射線変換器及び放射線変換器処理装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005039873A (ja) | 2003-07-15 | 2005-02-10 | Ricoh Co Ltd | キャパシタ充電装置、加熱装置、定着装置及び画像形成装置 |
JP4323272B2 (ja) | 2003-09-16 | 2009-09-02 | 株式会社リコー | 画像形成装置 |
JP2007282461A (ja) | 2006-04-12 | 2007-10-25 | Power System:Kk | キャパシタ蓄電装置およびその制御方法 |
JP5050742B2 (ja) | 2007-09-05 | 2012-10-17 | 株式会社明電舎 | 瞬時低下電圧補償装置の直流待機電圧補償方法 |
US9842628B2 (en) * | 2008-07-10 | 2017-12-12 | Agiga Tech Inc. | Capacitor enablement voltage level adjustment method and apparatus |
-
2010
- 2010-12-24 JP JP2012549557A patent/JP5633580B2/ja not_active Expired - Fee Related
- 2010-12-24 WO PCT/JP2010/073406 patent/WO2012086072A1/ja active Application Filing
-
2013
- 2013-06-24 US US13/925,137 patent/US9110649B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001337789A (ja) * | 2000-05-29 | 2001-12-07 | Toshiba Corp | ディスクサブシステム |
JP2006314192A (ja) * | 2005-05-02 | 2006-11-16 | Robert Bosch Gmbh | 充電装置 |
JP2008257650A (ja) * | 2007-04-09 | 2008-10-23 | Canon Inc | 情報処理装置及びその電力制御方法 |
WO2009098776A1 (ja) * | 2008-02-08 | 2009-08-13 | Fujitsu Limited | バックアップ方法、ディスクアレイ装置及びコントローラ |
JP2009186908A (ja) * | 2008-02-08 | 2009-08-20 | Fujifilm Corp | 放射線変換器及び放射線変換器処理装置 |
Also Published As
Publication number | Publication date |
---|---|
US9110649B2 (en) | 2015-08-18 |
JPWO2012086072A1 (ja) | 2014-05-22 |
WO2012086072A1 (ja) | 2012-06-28 |
US20130283069A1 (en) | 2013-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5633580B2 (ja) | ストレージ装置,制御装置および制御方法 | |
JP5906966B2 (ja) | 制御装置、電力供給装置及び電力制御方法 | |
TWI677694B (zh) | 智慧型備用電容器管理 | |
US8667331B2 (en) | Storage system and control method for storing write data requested by a host computer | |
US8671287B2 (en) | Redundant power supply configuration for a data center | |
US9250676B2 (en) | Power failure architecture and verification | |
EP2961029A1 (fr) | Module de compensation de microcoupures d'alimentation electrique d'un serveur | |
US10063083B2 (en) | System and method for limiting battery charging during storage and shipping states | |
US10872020B2 (en) | Storage apparatus and recording medium storing backup program | |
TWI492037B (zh) | 使用電腦系統控制從轉接器汲取的電流 | |
JP2009230314A (ja) | 情報処理装置、データ退避プログラムおよびデータ退避方法 | |
JP6565269B2 (ja) | 電源制御装置、電源制御プログラム及び電源制御方法 | |
JP6264012B2 (ja) | 制御装置、及び制御プログラム | |
JP2010122857A (ja) | バックアップ装置 | |
JP2015215675A (ja) | 制御装置、制御方法、及び制御プログラム | |
JP5419805B2 (ja) | ストレージ装置及び充電制御方法 | |
US20120290861A1 (en) | Power Saving Method and Apparatus thereof | |
JP2015038643A (ja) | 補助電源制御回路、記憶装置、および補助電源制御方法 | |
WO2012017641A1 (ja) | アレイ管理装置、方法、集積回路およびプログラム | |
JP2020088719A (ja) | レコーダおよび終了方法 | |
JP2021035286A (ja) | 充電制御方法、充電制御装置、充電装置、および、充電システム | |
JP6627567B2 (ja) | 電源装置、ストレージ装置及び電源装置制御方法 | |
JP6954423B1 (ja) | 端末装置 | |
US10491025B1 (en) | Apparatus, systems, and methods for pulse charging rechargeable batteries | |
JP7092908B1 (ja) | データ制御装置、データ制御方法、データ制御システム、およびデータ制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140916 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140929 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5633580 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |