JP2015038643A - 補助電源制御回路、記憶装置、および補助電源制御方法 - Google Patents
補助電源制御回路、記憶装置、および補助電源制御方法 Download PDFInfo
- Publication number
- JP2015038643A JP2015038643A JP2010148279A JP2010148279A JP2015038643A JP 2015038643 A JP2015038643 A JP 2015038643A JP 2010148279 A JP2010148279 A JP 2010148279A JP 2010148279 A JP2010148279 A JP 2010148279A JP 2015038643 A JP2015038643 A JP 2015038643A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- charging
- output voltage
- voltage
- predetermined voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Power Sources (AREA)
Abstract
【課題】エンタープライズ用ストレージのバックアップ電源として採用された電気二重層コンデンサの寿命を延伸することができる補助電源制御装置、記憶装置、および補助電源制御方法を提供する。【解決手段】実施形態の補助電源制御回路は、充電部と、制御部と、を備える。前記充電部は、不揮発性メモリに書き込むデータを保持する揮発性メモリに対する電源電圧の印加が遮断された際に前記揮発性メモリに出力電圧を印加する充放電が可能なコンデンサを充電する。前記制御部は、前記充電部による充電を制御するものであり、前記出力電圧が第1所定電圧を下回った場合に前記コンデンサの充電を開始するとともに、前記出力電圧が前記第1所定電圧より高い第2所定電圧を超えた場合に前記コンデンサの充電を停止する。【選択図】図1
Description
本発明の実施形態は、補助電源制御回路、記憶装置、および補助電源制御方法に関する。
SSD(Solid State Device)が、ホスト装置から受信したデータの不揮発性メモリへの書き込みが完了するまでの間にホスト装置から受信したデータを保持する揮発性メモリ、および当該揮発性メモリへの主電源からの電源電圧の印加が遮断された場合に当該揮発性メモリに出力電圧を印加するバックアップ電源を備えることが知られている。
ところで、SSDは、電源が投入された後、バックアップ電源への充電を素早く完了してホストから受信するデータに対して準備する必要があるため、充電に要する時間が長いリチウムイオン電池をバックアップ電源として使用することが困難である。また、SSDが備えるバックアップ電源は、揮発性メモリに対して電圧を印加する際、短時間で大きな電力が必要となるため、ある程度大きな電気容量を持ち、かつ急速充電特性を備えたものである必要がある。そのため、SSDのバックアップ電源には、一般に、大きな電気容量を持ちかつ急速充電特性を備えた電気二重層コンデンサが採用されている。
しかしながら、電気二重層コンデンサは、高温下および連続充電下において著しい寿命の低下を招くことが知られており、その寿命の向上がエンタープライズ用ストレージの課題となっている。具体的には、電気二重層コンデンサの寿命は、単純な充電制御では、70℃で1000時間程度の寿命が一般的であり、エンタープライズ用ストレージ装置に要求される60℃で5年保証には及ばず、大きなブレークスルーが必要である。
本発明は、上記に鑑みてなされたものであって、エンタープライズ用ストレージのバックアップ電源として採用された電気二重層コンデンサの寿命を延伸することができる補助電源制御装置、記憶装置、および補助電源制御方法を提供することを目的とする。
実施形態の補助電源制御回路は、充電部と、制御部と、を備える。前記充電部は、不揮発性メモリに書き込むデータを保持する揮発性メモリに対する電源電圧の印加が遮断された際に前記揮発性メモリに出力電圧を印加する充放電が可能なコンデンサを充電する。前記制御部は、前記充電部による充電を制御するものであり、前記出力電圧が第1所定電圧を下回った場合に前記コンデンサの充電を開始するとともに、前記出力電圧が前記第1所定電圧より高い第2所定電圧を超えた場合に前記コンデンサの充電を停止する。
(第1の実施形態)
図1は、本実施形態にかかるSSDの構成を示すブロック図である。図2は、本実施形態にかかるSSDが備える補助電源制御回路の構成を示すブロック図である。本実施形態にかかるSSD(Solid State Device)10は、ATAインタフェースなどのメモリ接続インタフェースを介してCPU(Central Processing Unit)コアなどのホストシステム20と接続され、ホストシステム20の外部メモリとして機能する。SSD10は、コントローラとしてのドライバ制御回路11、揮発性メモリ12、複数の不揮発性メモリ13、および補助電源制御回路14などを備えている。
図1は、本実施形態にかかるSSDの構成を示すブロック図である。図2は、本実施形態にかかるSSDが備える補助電源制御回路の構成を示すブロック図である。本実施形態にかかるSSD(Solid State Device)10は、ATAインタフェースなどのメモリ接続インタフェースを介してCPU(Central Processing Unit)コアなどのホストシステム20と接続され、ホストシステム20の外部メモリとして機能する。SSD10は、コントローラとしてのドライバ制御回路11、揮発性メモリ12、複数の不揮発性メモリ13、および補助電源制御回路14などを備えている。
各不揮発性メモリ13は、チャネル前面でFN(Fowler Nordheim)電流を流して、シリコン基板と浮遊ゲートとの間で電荷の出し入れを行うメモリセルトランジスタ構造を有するものであり、データやアプリケーションプログラムなどが書き込まれるものである。本実施形態では、1つの不揮発性メモリ13は、並列動作を行うブロックを示しており、4つのブロックによって4並列動作を行う。例えば、1つの不揮発性メモリ13には、16個のNANDフラッシュメモリチップが搭載されている。
揮発性メモリ12は、DRAM(Dynamic Random Access Memory)などにより構成され、ホストシステム20からのデータが不揮発性メモリ13に書き込まれるまでの間、当該ホスト装置20からのデータを保持するデータ転送用キャッシュ、および作業領域用メモリとして機能する。
ドライバ制御回路11は、SSD10全体の動作を制御するものであり、メインコントローラ11a、揮発性メモリコントローラ11b、および不揮発性メモリコントローラ11cなどを備えている。
メインコントローラ11aは、ホストシステム20との間でのデータ転送を制御するとともに、SSD10内の各構成要素を制御する。また、メインコントローラ11aは、補助電源制御回路14からのパワーオン/オフリセット信号を受けて、リセット信号およびクロック信号を自回路内およびSSD10内の各部に供給する機能も有している。
揮発性メモリコントローラ11bは、メインコントローラ11aが受けたホストシステム20からのデータの揮発性メモリ12への書き込みおよび読み出しを制御する。
不揮発性メモリコントローラ11cは、揮発性メモリコントローラ11bにより揮発性メモリ12から読み出されたデータの不揮発性メモリ13への書き込み、および不揮発性メモリ13からデータの読み出しを制御する。
補助電源制御回路14は、SSD10内の各回路に電圧を印加するものであり、電源回路14a、制御部14b、およびバックアップ電源14cなどを備えている。
電源回路14aは、ホストシステム20側のホスト電源30から印加される外部電圧VCCから、複数の異なる電源電圧を生成する。そして、電源回路14aは、生成した複数の電源電圧を複数の内部電源電圧ライン15〜17を介してSSD10内の各部に、当該生成した複数の電源電圧を印加する。
また、電源回路14aは、制御部14bにより制御され、外部電圧VCCからバックアップ電源14cに印加する電源電圧Vcを生成し、生成した電源電圧Vcを内部電源電圧ライン18を介してバックアップ電源14cに印加して当該バックアップ電源14cを充電する。本実施形態では、電源回路14aは、制御部14bからイネーブル信号ENが入力された場合には、バックアップ電源14cの充電を停止する。
さらに、電源回路14aは、ホスト電源30の立ち上がりまたは立ち下がりを検知して、パワーオンリセット信号またはパワーオフリセット信号を生成して、メインコントローラ11aに供給する。
バックアップ電源14cは、ホスト電源30からの外部電圧VCCの電圧が停止して、電源回路14aから揮発性メモリ12に対する電源電圧の印加が遮断された際に、電源回路14aを介して揮発性メモリ12に出力電圧Voを印加する充放電が可能な電気二重層コンデンサである。本実施形態では、バックアップ電源14cとして電気二重層コンデンサを用いているが、ある程度大きな電気容量を持ち、かつ急速充電特性を備えたコンデンサであれば、これに限定するものではなく、例えば、電界コンデンサをバックアップ電源14cとして用いても良い。
制御部14bは、イネーブル信号ENを出力して電源回路14aによるバックアップ電源14cへの充電を制御するものである。
ここで、図3を用いて、制御部14bによるバックアップ電源14cへの充電の制御について詳細に説明する。図3は、バックアップ電源の出力電圧の変化を示す図である。制御部14bは、バックアップ電源14cの出力電圧Voを検出する。そして、制御部14bは、図3に示すように、バックアップ電源14cの自由放電により出力電圧Voが第1所定電圧VLを下回った場合に、イネーブル信号EN(High)を出力してバックアップ電源14cへの充電を開始する。その後、制御部14bは、出力電圧Voが第1所定電圧VLよりも高い第2所定電圧VHを超えた場合に、イネーブル信号EN(Low)を出力してバックアップ電源14cへの充電を停止する。以下、制御部14bによるバックアップ電源14cへの充電の制御を間欠充電と称する。
次に、図4〜9を用いて、従来のSSDにおけるバックアップ電源14cへの充電、および本実施形態にかかるSSD10におけるバックアップ電源14cへの間欠充電に違いについて説明する。図4は、従来のSSDにおけるバックアップ電源の出力電圧の変化を示す図である。図5は、従来のSSDにおけるバックアップ電源の電気容量の変化を示す図である。図6は、本実施形態にかかるSSDにおけるバックアップ電源の出力電圧の変化を示す図である。図7は、本実施形態にかかるSSDにおけるバックアップ電源の電気容量の変化を示す図である。図8は、バックアップ電源の電気容量が減少した場合における従来のSSDにおけるバックアップ電源の出力電圧の変化を示す図である。図9は、バックアップ電源の電気容量が減少した場合における本実施形態にかかるSSDにおけるバックアップ電源の出力電圧の変化を示す図である。
従来のSSDにおいては、図4に示すように、バックアップ電源14cの出力電圧Voが第1所定電圧VLを下回ったか否かに関わらず、常にバックアップ電源14cに対して充電(以下、連続充電とする)が行われ、バックアップ電源14cの出力電圧Voは常に第2所定電圧VH以上に維持されていた。しかしながら、バックアップ電源14cとして用いている電気二重層コンデンサは、高温下や連続充電下では寿命低下を招くことが知られている。そのため、従来のSSDにおいては、図5に示すように、バックアップ電源14cの電気容量が急激に減少していた。
一方、本実施形態にかかるSSD10においては、図6に示すように、バックアップ電源14cの出力電圧Voが自由放電により第1所定電圧VLを下回った場合にバックアップ電源14cへの充電が行われ、バックアップ電源14cの出力電圧Voが第2所定電圧VHを超えた場合にバックアップ電源14cへの充電が停止する。そのため、本実施形態にかかるSSD10においては、バックアップ電源14cに充電が行われている時間を全体の10%に抑えかつ充電が行われていない時間を全体の90%にして、バックアップ電源14cの温度が高温になることを防止できるので、バックアップ電源14cの電気容量の減少を緩やかにすることができる(図7参照)。
また、従来のSSDにおいてはバックアップ電源14cの出力電圧Voが第1所定電圧VLを下回ると、その時点から一定時間X、バックアップ電源14cへの充電を行っていた。そのため、従来のSSDにおいては、図8に示すように、バックアップ電源14cが劣化して電気容量が少なくなり、一定時間X経過する前にバックアップ電源14cの出力電圧Voが第2所定電圧VHに達しても、バックアップ電源14cの充電が行われ、バックアップ電源14cへの充電時間が長くなるので、バックアップ電源14の電気容量の低下にさらに促進させていた。
一方、本実施形態にかかるSSD10においては、図9に示すように、バックアップ電源14cが劣化して電気容量が少なくなった場合、バックアップ電源14cの出力電圧Voが第2所定電圧VHに達した時点で、バックアップ電源14への充電が停止される。これにより、本実施形態にかかるSSD10においては、バックアップ電源14cの出力電圧Voが第2所定電圧VHに達した後も、バックアップ電源14cへの充電が行われることがなくなり、バックアップ電源14cの充電時間を短くすることができるので、バックアップ電源14cの電気容量の低下を最小限に抑えることができる。
図10は、連続充電および間欠充電によるバックアップ電源の電気容量の減少を示す図である。連続充電を行った場合(具体的には、充電を行っている時間(OnDuty)が全体の100%)、バックアップ電源14cの電気容量が58%まで減少するまでの時間が約1,055時間である。一方、間欠充電を行った場合(具体的には、充電を行っている時間(OnDuty)が全体の0.66%)、バックアップ電源14cの電気容量が58%まで減少するまでの時間が約160,000時間である。つまり、間欠充電は、連続充電と比較すると、約150倍、バックアップ電源14cの寿命を延伸することができる。
高い信頼性が要求されるシステムに採用されるエンタープライズ用ストレージ装置においては、ホスト装置から受信したデータを一時的に保持する機能が不可欠な機能となっている。そして、エンタープライズ用ストレージ装置におけるデータの保持方法としては、高速不揮発性メモリにデータを保持する方法、低速記憶媒体にデータを保持する方法、高速揮発性メモリにデータを保持する方法などがある。
しかしながら、高速不揮発性メモリにデータを保持する方法は、現在、データの書き込みスピード、コスト、および容量の三拍子揃ったメモリ素子が存在しないため、主流とはなっていない。低速記憶媒体にデータを保持する方法は、現在、エンタープライズ用ストレージ装置におけるデータの保持方法として採用されているが、データの書き込みの終了を待つ必要があり、エンタープライズ用ストレージ装置のパフォーマンスダウンが著しい。
その一方で、高速揮発性メモリにデータを保持する方法は、高速揮発性メモリへの主電源からの電圧の印加が遮断された際に高速揮発性メモリに電荷を供給するバックアップ電源等の冗長回路の装備が必要となるものの、データの保持とエンタープライズ用ストレージ装置のパフォーマンスの向上を両立可能なシステム構成として注目を浴びていた。その結果、近年、エンタープライズ用ストレージ装置においては、ホスト装置から受信したデータの保持方法として、高速揮発性メモリおよびバックアップ電源を採用する製品が存在する。
ところで、従来のエンタープライズ用ストレージ装置においては、高速揮発性メモリに電圧を印加するバックアップ電源に電気二重層コンデンサを用いた場合に、高温下および連続充電により著しい寿命の低下を招き、その寿命の向上がエンタープライズ用ストレージ装置の課題となっていた。
しかし、本実施形態にかかるSSD10によれば、上述したように、バックアップ電源14cの寿命を約150倍、延伸することができるので、エンタープライズ用ストレージ装置(Flash Solid State Device)において要求される最大60℃で5年(約43,800時間)の保証が可能となる。
次に、図11および図12を用いて、本実施形態にかかるSSD10における間欠充電を実施可能な条件について説明する。図11は、充電後直ぐに強制放電する必要があるバックアップ電源の出力電圧の変化を示す図である。図12は、強制放電の頻度が少ないバックアップ電源の出力電圧の変化を示す図である。
本実施形態にかかるSSD10におけるバックアップ電源14cへの充電の制御が実施可能な条件としては、バックアップ電源14cの強制放電の頻度が少ない機器である必要である。例えば、図11に示すように、バックアップ電源14cへの充電が行われる時間が全体の91%を占め、バックアップ電源14cへの充電が行われていない時間が全体の9%に留まる装置は、バックアップ電源14cの出力電圧Voが自由放電により第1所定電圧VLを下回ることが無いため、本実施形態にかかるSSD10における間欠充電の実施条件としては適さない。
一方、図12に示すように、バックアップ電源14cへの充電が行われる時間が全体の15%に留まり、バックアップ電源14cへの充電が行われていない時間が全体の85%を占める装置は、バックアップ電源14cの出力電圧Voが自由放電により第1所定電圧VLを下回ることが頻繁に生じるため、本実施形態にかかるSSD10における間欠充電の実施条件に適している。
このように本実施形態にかかるSSD10によれば、バックアップ電源14cの出力電圧Voが自由放電により第1所定電圧VLを下回った場合にバックアップ電源14cへの充電を行い、バックアップ電源14cの出力電圧Voが第2所定電圧VHを超えた場合にバックアップ電源14cへの充電が停止することにより、バックアップ電源14cへの充電が行われている時間を減少させ、バックアップ電源14cの温度が高温になることを防止できるので、バックアップ電源14cの劣化を緩やかにすることができる。
(第2の実施形態)
本実施形態は、第1の実施形態にかかるSSD10における間欠充電をハードウェアにより実現した例である。なお、以下の説明では、第1の実施形態と異なる箇所について説明し、第1の実施形態と同様の箇所については説明を省略する。
本実施形態は、第1の実施形態にかかるSSD10における間欠充電をハードウェアにより実現した例である。なお、以下の説明では、第1の実施形態と異なる箇所について説明し、第1の実施形態と同様の箇所については説明を省略する。
図13は、本実施形態にかかるSSDが備える補助電源制御回路の構成を示すブロック図である。本実施形態にかかるSSD10が備える補助電源制御回路1102は、電源回路14a、バックアップ電源14c、およびシュミットトリガー回路1101などを備えている。
シュミットトリガー回路1101は、自由放電により下降するバックアップ電源14c出力電圧Voが第1所定電圧VLを下回った場合に、電源回路14aへのイネーブル信号EN(High)を出力して、バックアップ電源14cへの充電を開始する。そして、シュミットトリガー回路1101は、充電により上昇するバックアップ電源14cの出力電圧Voが第2所定電圧VHを超えた場合、電源回路14aにイネーブル信号EN(Low)を出力して、バックアップ電源14cへの充電を停止する。
このように本実施形態にかかるSSD10によれば、第1の実施形態にかかるSSD10における間欠充電をシュミットトリガー回路1101などのハードウェアにより実現することにより、間欠充電を安価な回路で実現することができる。
(第3の実施形態)
本実施形態は、第1の実施形態にかかるSSD10における間欠充電をソフトウェアにより実現した例である。なお、以下の説明では、第1の実施形態と異なる箇所について説明し、第1の実施形態と同様の箇所については説明を省略する。
本実施形態は、第1の実施形態にかかるSSD10における間欠充電をソフトウェアにより実現した例である。なお、以下の説明では、第1の実施形態と異なる箇所について説明し、第1の実施形態と同様の箇所については説明を省略する。
図14は、本実施形態にかかるSSDが備える補助電源制御回路の構成を示すブロック図である。本実施形態にかかるSSD10が備える補助電源制御回路1200は、電源回路14a、バックアップ電源14c、および制御部1201などを備えている。
制御部1201は、ADC(Analog/Digital Converter)1202およびファームウェアFW1203を備えている。ADC1202は、バックアップ電源14cの出力電圧Voを示すアナログ信号をデジタル信号に変換してファームウェア1203に出力する。
ファームウェア1203は、ADC1202から出力されたデジタル信号が示す出力電圧Voが第1所定電圧VLを下回ったこと、および当該出力電圧Voが第2所定電圧VHを超えたことを検出する。また、ファームウェア1203は、出力電圧Voが第1所定電圧VLを下回ったことが検出された場合に、電源回路14aへのイネーブル信号EN(High)を出力して、バックアップ電源14cへの充電を開始し、出力電圧Voが第2所定電圧VHを超えたことが検出された場合に、電源電圧14aにイネーブル信号EN(Low)を出力して、バックアップ電源14cへの充電を停止する。なお、ファームウェア1203は、図示しないROM(Read Only Memory)などに記憶され、図示しないCPU(Central Processing Unit)により実行されることにより、上述した機能を実現する。
図15は、ファームウェアによる間欠充電処理の流れを示すフローチャートである。ホスト電源30から外部電圧VCCが印加され、SDD10が起動すると、ファームウェア1203は、電源回路14aへのイネーブル信号EN(High)を出力して、バックアップ電源14cへの充電を開始する(ステップS1301)。そして、ファームウェア1203は、バックアップ電源14cの出力電圧Voが第2所定電圧VHを超えると(ステップS1302:Yes)、電源回路14aにイネーブル信号EN(Low)を出力して、バックアップ電源14cへの充電を停止する(ステップS1303)。その後、自由放電によりバックアップ電源14cの出力電圧Voが第1所定電圧VLを下回ると(ステップS1304:Yes)、ファームウェア1203は、再び、電源回路14aへのイネーブル信号EN(High)を出力して、バックアップ電源14cへの充電を開始する(ステップS1301)。
このように本実施形態にかかるSSD10によれば、第1の実施形態にかかるSSD10における間欠充電をソフトウェアにより実現することにより、第1,2の実施形態にかかるSSD10と同様の効果を得ることができる。
(第4の実施形態)
本実施形態は、第1の実施形態にかかるSSD10における間欠充電をハードウェアおよびソフトウェアにより実現した例である。なお、以下の説明では、第1の実施形態と異なる箇所について説明し、第1の実施形態と同様の箇所については説明を省略する。
本実施形態は、第1の実施形態にかかるSSD10における間欠充電をハードウェアおよびソフトウェアにより実現した例である。なお、以下の説明では、第1の実施形態と異なる箇所について説明し、第1の実施形態と同様の箇所については説明を省略する。
図16は、本実施形態にかかるSSDが備える補助電源制御回路の構成を示すブロック図である。本実施形態にかかるSSD10が備える補助電源制御回路1400は、バックアップ電源14c、電源回路1401、比較回路1402、OR回路1403、制御部1404、および容量測定回路1407などを備えている。
電源回路1401は、ホスト電源30から印加される外部電圧VCCから、一定電流I(0.1A)(または一定電圧CVCC(8V))を生成して、生成した一定電流I(または一定電圧CVCC)をバックアップ電源14cに印加して当該バックアップ電源14cを充電する。
比較回路1402は、基準電圧としての第1所定電圧VLとバックアップ電源14cの出力電圧Voとを比較して、出力電圧Voが第1所定電圧VLを下回ったことを検出する。そして、比較回路1402は、出力電圧Voが第1所定電圧VLを下回ったことを検出した場合に、Lowを示す信号を反転させたHighを示す信号Aを出力し、出力電圧Voが第1所定電圧VLより高い場合に、Highを示す信号を反転させたLowを示す信号Bを出力する。
容量測定回路1407は、FET(Field Effect Transistor)など、バックアップ電源14cの電気容量Cを測定する測定部であり、測定した電気容量Cを制御部1404に入力する。なお、本実施形態では、容量測定回路1407にFETを用いたが、バックアップ電源14cの電気容量を測定可能なものであれば、これに限定するものではない。
制御部1404は、GPIO(General Purpose Input/Output)1405およびファームウェア1406を備えている。GPIO1405は、比較回路1402の信号Aをファームウェア1406に入力する。
ファームウェア1406は、GPIO1405から入力された信号AがHighを示した場合に、容量測定回路1407により測定された電気容量C、第1所定電圧VL、第2所定電圧VH、および電源回路1401によりバックアップ電源14cに流される電流Iから、出力電圧Voが第2所定電圧VHを超えるまでの充電時間tを算出する。以下に、充電時間tを算出する式(1)を示す。
t=C*(VH−VL)/I・・・式(1)
t=C*(VH−VL)/I・・・式(1)
ファームウェア1406は、信号AがHighを示してから経過した経過時間Tが、算出した充電時間t以上であるか否かを判断する。そして、ファームウェア1406は、経過時間Tが充電時間t以上であると、Highを示す信号BをOR回路1404に出力する。なお、ファームウェア1406は、図示しないROM(Read Only Memory)などに記憶され、図示しないCPU(Central Processing Unit)により実行されることにより、上述した機能を実現する。
OR回路1403は、信号Aおよび信号Bのいずれか一方がHighである場合に、電源回路1401に対して、Highを示す信号Cを出力して、バックアップ電源14cへの充電を行う。一方、OR回路1403は、信号Aおよび信号Bが共にLowである場合、電源回路1401に対して、Lowを示す信号C(イネーブル信号EN)を出力する。
つまり、本実施形態にかかるSSD10においては、ファームウェア1406およびOR回路1403が、出力電圧Voが第1所定電圧VLを下回ったことが検出された場合に、測定された電気容量C、第1所定電圧VL、第2所定電圧VH、および電源回路1401により流される一定電流Iの電流値から、出力電圧Voが第2所定電圧VHを超えるまでの充電時間tを算出するとともに、電源回路1401を制御して算出した充電時間t充電する制御部として機能する。
図17は、ハードウェアおよびファームウェアによる間欠充電処理の流れを示すフローチャートである。バックアップ電源14cの出力電圧Voが第1所定電圧VLよりも大きい間、比較回路1402から出力された信号AがLowを示し、ファームウェア1406から出力された信号BがLowを示すため、OR回路1403から出力された信号Cは、Lowを示す。その後、自由放電によりバックアップ電源14cの出力電圧Voが第1所定電圧VLを下回り、比較回路1402から出力された信号AがHighを示し、ファームウェア1406から出力された信号BがHighを示すと、OR回路1403は、Highを示す信号Cを出力して、バックアップ電源14cへの充電を開始する(ステップS1701、ステップS1702)。その間、ファームウェア1406は、信号AがHighを示してから経過した経過時間Tが、算出した充電時間t以上であるか否かを判断する(ステップS1703)。経過時間Tが充電時間tより短いと判断した場合(ステップS1703:No)、比較回路1402から出力された信号AがLowを示し、ファームウェア1406から出力された信号BがHighを示すため、OR回路1403から出力された信号Cは、Highを示してバックアップ電源14cへの充電を行う(ステップS1706)。
そして、経過時間Tが充電時間t以上であると判断した場合(ステップS1703:Yes)、比較回路1402から出力された信号AがLowを示し、ファームウェア1406から出力された信号BがLowを示すため、OR回路1403は、Lowを示す信号C(イネーブル信号EN)を出力するとともに、バックアップ電源14cへの充電を停止する(ステップS1704、ステップS1705)。
このように本実施形態にかかるSSD10によれば、第1の実施形態にかかるSSD10における間欠充電をソフトウェアおよびハードウェアにより実現することにより、第1〜3の実施形態にかかるSSD10と同様の効果を得ることができる。
なお、上述した実施形態のSSD10で実行されるファームウェア1203,1406は、ROM等に予め組み込まれて提供されるが、インストール可能な形式又は実行可能な形式のファイルでCD−ROM、フレキシブルディスク(FD)、CD−R、DVD(Digital Versatile Disk)等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成してもよい。
さらに、本実施形態のSSD10で実行されるファームウェア1203,1406を、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。また、本実施形態のSSD10で実行されるファームウェア1203,1406をインターネット等のネットワーク経由で提供または配布するように構成しても良い。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することができる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成することができる。例えば、実施形態に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせても良い。
10 SSD
12 揮発性メモリ
13 不揮発性メモリ
14,1102,1200,1400 補助電源制御回路
14a,1401 電源回路
14b,1201,1404 制御部
14c バックアップ電源
Vc 電源電圧
Vo 出力電圧
1101 シュミットトリガー回路
1202 ADC
1203,1406 FW
1402 比較回路
1403 OR回路
12 揮発性メモリ
13 不揮発性メモリ
14,1102,1200,1400 補助電源制御回路
14a,1401 電源回路
14b,1201,1404 制御部
14c バックアップ電源
Vc 電源電圧
Vo 出力電圧
1101 シュミットトリガー回路
1202 ADC
1203,1406 FW
1402 比較回路
1403 OR回路
Claims (6)
- 不揮発性メモリに書き込むデータを保持する揮発性メモリに対する電源電圧の印加が遮断された際に前記揮発性メモリに出力電圧を印加する充放電が可能なコンデンサを充電する充電部と、
前記充電部による充電を制御するものであり、前記出力電圧が第1所定電圧を下回った場合に前記コンデンサの充電を開始するとともに、前記出力電圧が前記第1所定電圧より高い第2所定電圧を超えた場合に前記コンデンサの充電を停止する制御部と、
を備えたことを特徴とする補助電源制御回路。 - 前記制御部は、下降する前記出力電圧が前記第1所定電圧を下回った場合に前記コンデンサの充電を開始し、上昇する前記出力電圧が前記第2所定電圧を超えた場合に前記コンデンサの充電を停止するシュミットトリガー回路であることを特徴とする補助電源制御回路。
- 前記制御部は、
前記出力電圧を示すアナログ信号をデジタル信号に変換する変換回路と、
前記デジタル信号が示す出力電圧が前記第1所定電圧を下回ったことが検出された場合に前記コンデンサの充電を開始し、前記デジタル信号が示す出力電圧が前記第2所定電圧を超えたことが検出された場合に前記コンデンサの充電を停止することを特徴とする請求項1に記載の補助電源制御回路。 - 前記コンデンサの電気容量を測定する測定部と、
前記出力電圧と前記第1所定電圧とを比較して、前記出力電圧が前記第1所定電圧を下回ったことを検出する比較回路と、
をさらに備え、
前記制御部は、
前記出力電圧が前記第1所定電圧を下回ったことが検出された場合に、前記測定された電気容量、前記第1所定電圧、前記第2所定電圧、および前記充電手段により流される電流の電流値から、前記出力電圧が前記第2所定電圧を超えるまでの充電時間を算出する算出部と、
前記比較回路により前記出力電圧が前記第1所定電圧を下回ったことが検出された場合または前記出力電圧が前記第1所定電圧を下回ってからの経過時間が前記算出した充電時間より短い場合に、前記充電手段を制御して前記算出した充電時間充電する論理和回路と、
を備えたことを特徴とする請求項1に記載の補助電源制御回路。 - 不揮発性メモリと、
前記不揮発性メモリに書き込むデータを保持する揮発性メモリと、
前記揮発性メモリに対する電源電圧の印加が遮断された際に前記揮発性メモリに出力電圧を印加する充放電が可能なコンデンサと、
前記コンデンサを充電する充電部と、
前記充電部による充電を制御するものであり、前記出力電圧が第1所定電圧を下回った場合に前記コンデンサの充電を開始するとともに、前記出力電圧が前記第1所定電圧より高い第2所定電圧を超えた場合に前記コンデンサの充電を停止する制御部と、
を備えたことを特徴とする記憶装置。 - 補助電源制御回路の補助電源制御方法であって、
前記補助電源制御回路は、記憶部と制御部とを備え、
前記制御部は、
充電部が、不揮発性メモリに書き込むデータを保持する揮発性メモリに対する電源電圧の印加が遮断された際に前記揮発性メモリに出力電圧を印加する充放電が可能なコンデンサを充電する工程と、
制御部が、前記充電部による充電を制御して、前記出力電圧が第1所定電圧を下回った場合に前記コンデンサの充電を開始するとともに、前記出力電圧が前記第1所定電圧より高い第2所定電圧を超えた場合に前記コンデンサの充電を停止する工程と、
を含むことを特徴とする補助電源制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010148279A JP2015038643A (ja) | 2010-06-29 | 2010-06-29 | 補助電源制御回路、記憶装置、および補助電源制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010148279A JP2015038643A (ja) | 2010-06-29 | 2010-06-29 | 補助電源制御回路、記憶装置、および補助電源制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015038643A true JP2015038643A (ja) | 2015-02-26 |
Family
ID=52631695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010148279A Pending JP2015038643A (ja) | 2010-06-29 | 2010-06-29 | 補助電源制御回路、記憶装置、および補助電源制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015038643A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10629263B2 (en) | 2017-12-12 | 2020-04-21 | Toshiba Memory Corporation | Semiconductor memory device |
CN115291101A (zh) * | 2022-10-08 | 2022-11-04 | 浙江正泰电器股份有限公司 | 异常检测方法、装置、***以及计算机可读存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09117074A (ja) * | 1995-10-17 | 1997-05-02 | Nippon Telegr & Teleph Corp <Ntt> | 二次電池の間欠充電回路 |
JPH09322420A (ja) * | 1996-05-27 | 1997-12-12 | Sony Corp | 充電時間演算方法およびバッテリパック |
JPH1028337A (ja) * | 1996-07-10 | 1998-01-27 | Matsushita Electric Ind Co Ltd | 急速充電装置 |
JPH11225445A (ja) * | 1998-02-05 | 1999-08-17 | Nippon Telegr & Teleph Corp <Ntt> | 二次電池の間欠充電方法及び回路 |
JP2003189498A (ja) * | 2001-12-14 | 2003-07-04 | Sogo Keikaku Kenkyusho:Kk | 二次電池の充電方法及び二次電池の充電器 |
-
2010
- 2010-06-29 JP JP2010148279A patent/JP2015038643A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09117074A (ja) * | 1995-10-17 | 1997-05-02 | Nippon Telegr & Teleph Corp <Ntt> | 二次電池の間欠充電回路 |
JPH09322420A (ja) * | 1996-05-27 | 1997-12-12 | Sony Corp | 充電時間演算方法およびバッテリパック |
JPH1028337A (ja) * | 1996-07-10 | 1998-01-27 | Matsushita Electric Ind Co Ltd | 急速充電装置 |
JPH11225445A (ja) * | 1998-02-05 | 1999-08-17 | Nippon Telegr & Teleph Corp <Ntt> | 二次電池の間欠充電方法及び回路 |
JP2003189498A (ja) * | 2001-12-14 | 2003-07-04 | Sogo Keikaku Kenkyusho:Kk | 二次電池の充電方法及び二次電池の充電器 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10629263B2 (en) | 2017-12-12 | 2020-04-21 | Toshiba Memory Corporation | Semiconductor memory device |
US11158372B2 (en) | 2017-12-12 | 2021-10-26 | Toshiba Memory Corporation | Semiconductor memory device |
CN115291101A (zh) * | 2022-10-08 | 2022-11-04 | 浙江正泰电器股份有限公司 | 异常检测方法、装置、***以及计算机可读存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20150153802A1 (en) | Power Failure Architecture and Verification | |
AU2011203893B2 (en) | Controlling and staggering operations to limit current spikes | |
US10094887B2 (en) | Auxiliary power supply test methods and electronic apparatus using the same | |
CN108733537B (zh) | 用于智能备用电容器管理的方法和装置 | |
JP6195489B2 (ja) | 半導体装置、電池パック、及び携帯端末 | |
JP2012069100A (ja) | 不揮発性メモリを有するシステムの電力バジェットの動的な割り当て | |
JP5633580B2 (ja) | ストレージ装置,制御装置および制御方法 | |
JP2013225297A (ja) | 制御装置、制御方法、プログラムおよび半導体装置 | |
US20130254464A1 (en) | Memory system | |
TW201030505A (en) | Power management for processing unit | |
JP2012137341A (ja) | 電子機器、及び同電子機器における蓄電器静電容量検出方法 | |
US9742220B2 (en) | Auxiliary power supply devices and electronic systems employing the same | |
US20240096427A1 (en) | Method and circuit for providing auxiliary power and storage device including the same | |
JP2009519697A (ja) | 短時間のバッテリ電圧低下のためのバッテリ再充電防止方法 | |
JP2015038643A (ja) | 補助電源制御回路、記憶装置、および補助電源制御方法 | |
US10489227B2 (en) | Memory system | |
TWI632556B (zh) | 用於調整儲存裝置內的跳閘點之系統及方法 | |
JP6374067B2 (ja) | 半導体装置、電池パック、及び携帯端末 | |
JP5914960B2 (ja) | メモリにおける基準ビットラインの使用 | |
US20230307939A1 (en) | Auxiliary power circuit, electronic device, and method for operating auxiliary power circuit | |
US10393822B1 (en) | Apparatus, systems, and methods for charging partial use batteries | |
JP5419805B2 (ja) | ストレージ装置及び充電制御方法 | |
US20150100824A1 (en) | Power Sequencing and Data Hardening Architecture | |
US11380407B2 (en) | Memory system and method for measuring capacitance value | |
JP2017153286A (ja) | 電源装置、ストレージ装置及び電源装置制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111108 |