JP2015038643A - 補助電源制御回路、記憶装置、および補助電源制御方法 - Google Patents

Abstract

【課題】エンタープライズ用ストレージのバックアップ電源として採用された電気二重層コンデンサの寿命を延伸することができる補助電源制御装置、記憶装置、および補助電源制御方法を提供する。【解決手段】実施形態の補助電源制御回路は、充電部と、制御部と、を備える。前記充電部は、不揮発性メモリに書き込むデータを保持する揮発性メモリに対する電源電圧の印加が遮断された際に前記揮発性メモリに出力電圧を印加する充放電が可能なコンデンサを充電する。前記制御部は、前記充電部による充電を制御するものであり、前記出力電圧が第１所定電圧を下回った場合に前記コンデンサの充電を開始するとともに、前記出力電圧が前記第１所定電圧より高い第２所定電圧を超えた場合に前記コンデンサの充電を停止する。【選択図】図１

Description

本発明の実施形態は、補助電源制御回路、記憶装置、および補助電源制御方法に関する。

ＳＳＤ（Solid State Device）が、ホスト装置から受信したデータの不揮発性メモリへの書き込みが完了するまでの間にホスト装置から受信したデータを保持する揮発性メモリ、および当該揮発性メモリへの主電源からの電源電圧の印加が遮断された場合に当該揮発性メモリに出力電圧を印加するバックアップ電源を備えることが知られている。

特開昭６２−２５６２９６号公報

ところで、ＳＳＤは、電源が投入された後、バックアップ電源への充電を素早く完了してホストから受信するデータに対して準備する必要があるため、充電に要する時間が長いリチウムイオン電池をバックアップ電源として使用することが困難である。また、ＳＳＤが備えるバックアップ電源は、揮発性メモリに対して電圧を印加する際、短時間で大きな電力が必要となるため、ある程度大きな電気容量を持ち、かつ急速充電特性を備えたものである必要がある。そのため、ＳＳＤのバックアップ電源には、一般に、大きな電気容量を持ちかつ急速充電特性を備えた電気二重層コンデンサが採用されている。

しかしながら、電気二重層コンデンサは、高温下および連続充電下において著しい寿命の低下を招くことが知られており、その寿命の向上がエンタープライズ用ストレージの課題となっている。具体的には、電気二重層コンデンサの寿命は、単純な充電制御では、７０℃で１０００時間程度の寿命が一般的であり、エンタープライズ用ストレージ装置に要求される６０℃で５年保証には及ばず、大きなブレークスルーが必要である。

本発明は、上記に鑑みてなされたものであって、エンタープライズ用ストレージのバックアップ電源として採用された電気二重層コンデンサの寿命を延伸することができる補助電源制御装置、記憶装置、および補助電源制御方法を提供することを目的とする。

実施形態の補助電源制御回路は、充電部と、制御部と、を備える。前記充電部は、不揮発性メモリに書き込むデータを保持する揮発性メモリに対する電源電圧の印加が遮断された際に前記揮発性メモリに出力電圧を印加する充放電が可能なコンデンサを充電する。前記制御部は、前記充電部による充電を制御するものであり、前記出力電圧が第１所定電圧を下回った場合に前記コンデンサの充電を開始するとともに、前記出力電圧が前記第１所定電圧より高い第２所定電圧を超えた場合に前記コンデンサの充電を停止する。

図１は、本実施形態にかかるＳＳＤの構成を示すブロック図である。 図２は、本実施形態にかかるＳＳＤが備える補助電源制御回路の構成を示すブロック図である。 図３は、バックアップ電源の出力電圧の変化を示す図である。 図４は、従来のＳＳＤにおけるバックアップ電源の出力電圧の変化を示す図である。 図５は、従来のＳＳＤにおけるバックアップ電源の電気容量の変化を示す図である。 図６は、本実施形態にかかるＳＳＤにおけるバックアップ電源の出力電圧の変化を示す図である。 図７は、本実施形態にかかるＳＳＤにおけるバックアップ電源の電気容量の変化を示す図である。 図８は、バックアップ電源の電気容量が減少した場合における従来のＳＳＤにおけるバックアップ電源の出力電圧の変化を示す図である。 図９は、バックアップ電源の電気容量が減少した場合における本実施形態にかかるＳＳＤにおけるバックアップ電源の出力電圧の変化を示す図である。 図１０は、連続充電および間欠充電によるバックアップ電源の電気容量の減少を示す図である。 図１１は、充電後直ぐに強制放電する必要があるバックアップ電源の出力電圧の変化を示す図である。 図１２は、強制放電の頻度が少ないバックアップ電源の出力電圧の変化を示す図である。 図１３は、本実施形態にかかるＳＳＤが備える補助電源制御回路の構成を示すブロック図である。 図１４は、本実施形態にかかるＳＳＤが備える補助電源制御回路の構成を示すブロック図である。 図１５は、ファームウェアによる間欠充電処理の流れを示すフローチャートである。 図１６は、本実施形態にかかるＳＳＤが備える補助電源制御回路の構成を示すブロック図である。 図１７は、ハードウェアおよびファームウェアによる間欠充電処理の流れを示すフローチャートである。

（第１の実施形態）
図１は、本実施形態にかかるＳＳＤの構成を示すブロック図である。図２は、本実施形態にかかるＳＳＤが備える補助電源制御回路の構成を示すブロック図である。本実施形態にかかるＳＳＤ（Solid State Device）１０は、ＡＴＡインタフェースなどのメモリ接続インタフェースを介してＣＰＵ（Central Processing Unit）コアなどのホストシステム２０と接続され、ホストシステム２０の外部メモリとして機能する。ＳＳＤ１０は、コントローラとしてのドライバ制御回路１１、揮発性メモリ１２、複数の不揮発性メモリ１３、および補助電源制御回路１４などを備えている。

各不揮発性メモリ１３は、チャネル前面でＦＮ（Fowler Nordheim）電流を流して、シリコン基板と浮遊ゲートとの間で電荷の出し入れを行うメモリセルトランジスタ構造を有するものであり、データやアプリケーションプログラムなどが書き込まれるものである。本実施形態では、１つの不揮発性メモリ１３は、並列動作を行うブロックを示しており、４つのブロックによって４並列動作を行う。例えば、１つの不揮発性メモリ１３には、１６個のＮＡＮＤフラッシュメモリチップが搭載されている。

揮発性メモリ１２は、ＤＲＡＭ（Dynamic Random Access Memory）などにより構成され、ホストシステム２０からのデータが不揮発性メモリ１３に書き込まれるまでの間、当該ホスト装置２０からのデータを保持するデータ転送用キャッシュ、および作業領域用メモリとして機能する。

ドライバ制御回路１１は、ＳＳＤ１０全体の動作を制御するものであり、メインコントローラ１１ａ、揮発性メモリコントローラ１１ｂ、および不揮発性メモリコントローラ１１ｃなどを備えている。

メインコントローラ１１ａは、ホストシステム２０との間でのデータ転送を制御するとともに、ＳＳＤ１０内の各構成要素を制御する。また、メインコントローラ１１ａは、補助電源制御回路１４からのパワーオン／オフリセット信号を受けて、リセット信号およびクロック信号を自回路内およびＳＳＤ１０内の各部に供給する機能も有している。

揮発性メモリコントローラ１１ｂは、メインコントローラ１１ａが受けたホストシステム２０からのデータの揮発性メモリ１２への書き込みおよび読み出しを制御する。

不揮発性メモリコントローラ１１ｃは、揮発性メモリコントローラ１１ｂにより揮発性メモリ１２から読み出されたデータの不揮発性メモリ１３への書き込み、および不揮発性メモリ１３からデータの読み出しを制御する。

補助電源制御回路１４は、ＳＳＤ１０内の各回路に電圧を印加するものであり、電源回路１４ａ、制御部１４ｂ、およびバックアップ電源１４ｃなどを備えている。

電源回路１４ａは、ホストシステム２０側のホスト電源３０から印加される外部電圧ＶＣＣから、複数の異なる電源電圧を生成する。そして、電源回路１４ａは、生成した複数の電源電圧を複数の内部電源電圧ライン１５〜１７を介してＳＳＤ１０内の各部に、当該生成した複数の電源電圧を印加する。

また、電源回路１４ａは、制御部１４ｂにより制御され、外部電圧ＶＣＣからバックアップ電源１４ｃに印加する電源電圧Ｖｃを生成し、生成した電源電圧Ｖｃを内部電源電圧ライン１８を介してバックアップ電源１４ｃに印加して当該バックアップ電源１４ｃを充電する。本実施形態では、電源回路１４ａは、制御部１４ｂからイネーブル信号ＥＮが入力された場合には、バックアップ電源１４ｃの充電を停止する。

さらに、電源回路１４ａは、ホスト電源３０の立ち上がりまたは立ち下がりを検知して、パワーオンリセット信号またはパワーオフリセット信号を生成して、メインコントローラ１１ａに供給する。

バックアップ電源１４ｃは、ホスト電源３０からの外部電圧ＶＣＣの電圧が停止して、電源回路１４ａから揮発性メモリ１２に対する電源電圧の印加が遮断された際に、電源回路１４ａを介して揮発性メモリ１２に出力電圧Ｖｏを印加する充放電が可能な電気二重層コンデンサである。本実施形態では、バックアップ電源１４ｃとして電気二重層コンデンサを用いているが、ある程度大きな電気容量を持ち、かつ急速充電特性を備えたコンデンサであれば、これに限定するものではなく、例えば、電界コンデンサをバックアップ電源１４ｃとして用いても良い。

制御部１４ｂは、イネーブル信号ＥＮを出力して電源回路１４ａによるバックアップ電源１４ｃへの充電を制御するものである。

ここで、図３を用いて、制御部１４ｂによるバックアップ電源１４ｃへの充電の制御について詳細に説明する。図３は、バックアップ電源の出力電圧の変化を示す図である。制御部１４ｂは、バックアップ電源１４ｃの出力電圧Ｖｏを検出する。そして、制御部１４ｂは、図３に示すように、バックアップ電源１４ｃの自由放電により出力電圧Ｖｏが第１所定電圧ＶＬを下回った場合に、イネーブル信号ＥＮ（Ｈｉｇｈ）を出力してバックアップ電源１４ｃへの充電を開始する。その後、制御部１４ｂは、出力電圧Ｖｏが第１所定電圧ＶＬよりも高い第２所定電圧ＶＨを超えた場合に、イネーブル信号ＥＮ（Ｌｏｗ）を出力してバックアップ電源１４ｃへの充電を停止する。以下、制御部１４ｂによるバックアップ電源１４ｃへの充電の制御を間欠充電と称する。

次に、図４〜９を用いて、従来のＳＳＤにおけるバックアップ電源１４ｃへの充電、および本実施形態にかかるＳＳＤ１０におけるバックアップ電源１４ｃへの間欠充電に違いについて説明する。図４は、従来のＳＳＤにおけるバックアップ電源の出力電圧の変化を示す図である。図５は、従来のＳＳＤにおけるバックアップ電源の電気容量の変化を示す図である。図６は、本実施形態にかかるＳＳＤにおけるバックアップ電源の出力電圧の変化を示す図である。図７は、本実施形態にかかるＳＳＤにおけるバックアップ電源の電気容量の変化を示す図である。図８は、バックアップ電源の電気容量が減少した場合における従来のＳＳＤにおけるバックアップ電源の出力電圧の変化を示す図である。図９は、バックアップ電源の電気容量が減少した場合における本実施形態にかかるＳＳＤにおけるバックアップ電源の出力電圧の変化を示す図である。

従来のＳＳＤにおいては、図４に示すように、バックアップ電源１４ｃの出力電圧Ｖｏが第１所定電圧ＶＬを下回ったか否かに関わらず、常にバックアップ電源１４ｃに対して充電（以下、連続充電とする）が行われ、バックアップ電源１４ｃの出力電圧Ｖｏは常に第２所定電圧ＶＨ以上に維持されていた。しかしながら、バックアップ電源１４ｃとして用いている電気二重層コンデンサは、高温下や連続充電下では寿命低下を招くことが知られている。そのため、従来のＳＳＤにおいては、図５に示すように、バックアップ電源１４ｃの電気容量が急激に減少していた。

一方、本実施形態にかかるＳＳＤ１０においては、図６に示すように、バックアップ電源１４ｃの出力電圧Ｖｏが自由放電により第１所定電圧ＶＬを下回った場合にバックアップ電源１４ｃへの充電が行われ、バックアップ電源１４ｃの出力電圧Ｖｏが第２所定電圧ＶＨを超えた場合にバックアップ電源１４ｃへの充電が停止する。そのため、本実施形態にかかるＳＳＤ１０においては、バックアップ電源１４ｃに充電が行われている時間を全体の１０％に抑えかつ充電が行われていない時間を全体の９０％にして、バックアップ電源１４ｃの温度が高温になることを防止できるので、バックアップ電源１４ｃの電気容量の減少を緩やかにすることができる（図７参照）。

また、従来のＳＳＤにおいてはバックアップ電源１４ｃの出力電圧Ｖｏが第１所定電圧ＶＬを下回ると、その時点から一定時間Ｘ、バックアップ電源１４ｃへの充電を行っていた。そのため、従来のＳＳＤにおいては、図８に示すように、バックアップ電源１４ｃが劣化して電気容量が少なくなり、一定時間Ｘ経過する前にバックアップ電源１４ｃの出力電圧Ｖｏが第２所定電圧ＶＨに達しても、バックアップ電源１４ｃの充電が行われ、バックアップ電源１４ｃへの充電時間が長くなるので、バックアップ電源１４の電気容量の低下にさらに促進させていた。

一方、本実施形態にかかるＳＳＤ１０においては、図９に示すように、バックアップ電源１４ｃが劣化して電気容量が少なくなった場合、バックアップ電源１４ｃの出力電圧Ｖｏが第２所定電圧ＶＨに達した時点で、バックアップ電源１４への充電が停止される。これにより、本実施形態にかかるＳＳＤ１０においては、バックアップ電源１４ｃの出力電圧Ｖｏが第２所定電圧ＶＨに達した後も、バックアップ電源１４ｃへの充電が行われることがなくなり、バックアップ電源１４ｃの充電時間を短くすることができるので、バックアップ電源１４ｃの電気容量の低下を最小限に抑えることができる。

図１０は、連続充電および間欠充電によるバックアップ電源の電気容量の減少を示す図である。連続充電を行った場合（具体的には、充電を行っている時間（ＯｎＤｕｔｙ）が全体の１００％）、バックアップ電源１４ｃの電気容量が５８％まで減少するまでの時間が約１，０５５時間である。一方、間欠充電を行った場合（具体的には、充電を行っている時間（ＯｎＤｕｔｙ）が全体の０．６６％）、バックアップ電源１４ｃの電気容量が５８％まで減少するまでの時間が約１６０，０００時間である。つまり、間欠充電は、連続充電と比較すると、約１５０倍、バックアップ電源１４ｃの寿命を延伸することができる。

高い信頼性が要求されるシステムに採用されるエンタープライズ用ストレージ装置においては、ホスト装置から受信したデータを一時的に保持する機能が不可欠な機能となっている。そして、エンタープライズ用ストレージ装置におけるデータの保持方法としては、高速不揮発性メモリにデータを保持する方法、低速記憶媒体にデータを保持する方法、高速揮発性メモリにデータを保持する方法などがある。

しかしながら、高速不揮発性メモリにデータを保持する方法は、現在、データの書き込みスピード、コスト、および容量の三拍子揃ったメモリ素子が存在しないため、主流とはなっていない。低速記憶媒体にデータを保持する方法は、現在、エンタープライズ用ストレージ装置におけるデータの保持方法として採用されているが、データの書き込みの終了を待つ必要があり、エンタープライズ用ストレージ装置のパフォーマンスダウンが著しい。

その一方で、高速揮発性メモリにデータを保持する方法は、高速揮発性メモリへの主電源からの電圧の印加が遮断された際に高速揮発性メモリに電荷を供給するバックアップ電源等の冗長回路の装備が必要となるものの、データの保持とエンタープライズ用ストレージ装置のパフォーマンスの向上を両立可能なシステム構成として注目を浴びていた。その結果、近年、エンタープライズ用ストレージ装置においては、ホスト装置から受信したデータの保持方法として、高速揮発性メモリおよびバックアップ電源を採用する製品が存在する。

ところで、従来のエンタープライズ用ストレージ装置においては、高速揮発性メモリに電圧を印加するバックアップ電源に電気二重層コンデンサを用いた場合に、高温下および連続充電により著しい寿命の低下を招き、その寿命の向上がエンタープライズ用ストレージ装置の課題となっていた。

しかし、本実施形態にかかるＳＳＤ１０によれば、上述したように、バックアップ電源１４ｃの寿命を約１５０倍、延伸することができるので、エンタープライズ用ストレージ装置（Flash Solid State Device）において要求される最大６０℃で５年（約４３，８００時間）の保証が可能となる。

次に、図１１および図１２を用いて、本実施形態にかかるＳＳＤ１０における間欠充電を実施可能な条件について説明する。図１１は、充電後直ぐに強制放電する必要があるバックアップ電源の出力電圧の変化を示す図である。図１２は、強制放電の頻度が少ないバックアップ電源の出力電圧の変化を示す図である。

本実施形態にかかるＳＳＤ１０におけるバックアップ電源１４ｃへの充電の制御が実施可能な条件としては、バックアップ電源１４ｃの強制放電の頻度が少ない機器である必要である。例えば、図１１に示すように、バックアップ電源１４ｃへの充電が行われる時間が全体の９１％を占め、バックアップ電源１４ｃへの充電が行われていない時間が全体の９％に留まる装置は、バックアップ電源１４ｃの出力電圧Ｖｏが自由放電により第１所定電圧ＶＬを下回ることが無いため、本実施形態にかかるＳＳＤ１０における間欠充電の実施条件としては適さない。

一方、図１２に示すように、バックアップ電源１４ｃへの充電が行われる時間が全体の１５％に留まり、バックアップ電源１４ｃへの充電が行われていない時間が全体の８５％を占める装置は、バックアップ電源１４ｃの出力電圧Ｖｏが自由放電により第１所定電圧ＶＬを下回ることが頻繁に生じるため、本実施形態にかかるＳＳＤ１０における間欠充電の実施条件に適している。

このように本実施形態にかかるＳＳＤ１０によれば、バックアップ電源１４ｃの出力電圧Ｖｏが自由放電により第１所定電圧ＶＬを下回った場合にバックアップ電源１４ｃへの充電を行い、バックアップ電源１４ｃの出力電圧Ｖｏが第２所定電圧ＶＨを超えた場合にバックアップ電源１４ｃへの充電が停止することにより、バックアップ電源１４ｃへの充電が行われている時間を減少させ、バックアップ電源１４ｃの温度が高温になることを防止できるので、バックアップ電源１４ｃの劣化を緩やかにすることができる。

（第２の実施形態）
本実施形態は、第１の実施形態にかかるＳＳＤ１０における間欠充電をハードウェアにより実現した例である。なお、以下の説明では、第１の実施形態と異なる箇所について説明し、第１の実施形態と同様の箇所については説明を省略する。

図１３は、本実施形態にかかるＳＳＤが備える補助電源制御回路の構成を示すブロック図である。本実施形態にかかるＳＳＤ１０が備える補助電源制御回路１１０２は、電源回路１４ａ、バックアップ電源１４ｃ、およびシュミットトリガー回路１１０１などを備えている。

シュミットトリガー回路１１０１は、自由放電により下降するバックアップ電源１４ｃ出力電圧Ｖｏが第１所定電圧ＶＬを下回った場合に、電源回路１４ａへのイネーブル信号ＥＮ（Ｈｉｇｈ）を出力して、バックアップ電源１４ｃへの充電を開始する。そして、シュミットトリガー回路１１０１は、充電により上昇するバックアップ電源１４ｃの出力電圧Ｖｏが第２所定電圧ＶＨを超えた場合、電源回路１４ａにイネーブル信号ＥＮ（Ｌｏｗ）を出力して、バックアップ電源１４ｃへの充電を停止する。

このように本実施形態にかかるＳＳＤ１０によれば、第１の実施形態にかかるＳＳＤ１０における間欠充電をシュミットトリガー回路１１０１などのハードウェアにより実現することにより、間欠充電を安価な回路で実現することができる。

（第３の実施形態）
本実施形態は、第１の実施形態にかかるＳＳＤ１０における間欠充電をソフトウェアにより実現した例である。なお、以下の説明では、第１の実施形態と異なる箇所について説明し、第１の実施形態と同様の箇所については説明を省略する。

図１４は、本実施形態にかかるＳＳＤが備える補助電源制御回路の構成を示すブロック図である。本実施形態にかかるＳＳＤ１０が備える補助電源制御回路１２００は、電源回路１４ａ、バックアップ電源１４ｃ、および制御部１２０１などを備えている。

制御部１２０１は、ＡＤＣ（Analog/Digital Converter）１２０２およびファームウェアＦＷ１２０３を備えている。ＡＤＣ１２０２は、バックアップ電源１４ｃの出力電圧Ｖｏを示すアナログ信号をデジタル信号に変換してファームウェア１２０３に出力する。

ファームウェア１２０３は、ＡＤＣ１２０２から出力されたデジタル信号が示す出力電圧Ｖｏが第１所定電圧ＶＬを下回ったこと、および当該出力電圧Ｖｏが第２所定電圧ＶＨを超えたことを検出する。また、ファームウェア１２０３は、出力電圧Ｖｏが第１所定電圧ＶＬを下回ったことが検出された場合に、電源回路１４ａへのイネーブル信号ＥＮ（Ｈｉｇｈ）を出力して、バックアップ電源１４ｃへの充電を開始し、出力電圧Ｖｏが第２所定電圧ＶＨを超えたことが検出された場合に、電源電圧１４ａにイネーブル信号ＥＮ（Ｌｏｗ）を出力して、バックアップ電源１４ｃへの充電を停止する。なお、ファームウェア１２０３は、図示しないＲＯＭ（Read Only Memory）などに記憶され、図示しないＣＰＵ（Central Processing Unit）により実行されることにより、上述した機能を実現する。

図１５は、ファームウェアによる間欠充電処理の流れを示すフローチャートである。ホスト電源３０から外部電圧ＶＣＣが印加され、ＳＤＤ１０が起動すると、ファームウェア１２０３は、電源回路１４ａへのイネーブル信号ＥＮ（Ｈｉｇｈ）を出力して、バックアップ電源１４ｃへの充電を開始する（ステップＳ１３０１）。そして、ファームウェア１２０３は、バックアップ電源１４ｃの出力電圧Ｖｏが第２所定電圧ＶＨを超えると（ステップＳ１３０２：Ｙｅｓ）、電源回路１４ａにイネーブル信号ＥＮ（Ｌｏｗ）を出力して、バックアップ電源１４ｃへの充電を停止する（ステップＳ１３０３）。その後、自由放電によりバックアップ電源１４ｃの出力電圧Ｖｏが第１所定電圧ＶＬを下回ると（ステップＳ１３０４：Ｙｅｓ）、ファームウェア１２０３は、再び、電源回路１４ａへのイネーブル信号ＥＮ（Ｈｉｇｈ）を出力して、バックアップ電源１４ｃへの充電を開始する（ステップＳ１３０１）。

このように本実施形態にかかるＳＳＤ１０によれば、第１の実施形態にかかるＳＳＤ１０における間欠充電をソフトウェアにより実現することにより、第１，２の実施形態にかかるＳＳＤ１０と同様の効果を得ることができる。

（第４の実施形態）
本実施形態は、第１の実施形態にかかるＳＳＤ１０における間欠充電をハードウェアおよびソフトウェアにより実現した例である。なお、以下の説明では、第１の実施形態と異なる箇所について説明し、第１の実施形態と同様の箇所については説明を省略する。

図１６は、本実施形態にかかるＳＳＤが備える補助電源制御回路の構成を示すブロック図である。本実施形態にかかるＳＳＤ１０が備える補助電源制御回路１４００は、バックアップ電源１４ｃ、電源回路１４０１、比較回路１４０２、ＯＲ回路１４０３、制御部１４０４、および容量測定回路１４０７などを備えている。

電源回路１４０１は、ホスト電源３０から印加される外部電圧ＶＣＣから、一定電流Ｉ（０．１Ａ）（または一定電圧ＣＶＣＣ（８Ｖ））を生成して、生成した一定電流Ｉ（または一定電圧ＣＶＣＣ）をバックアップ電源１４ｃに印加して当該バックアップ電源１４ｃを充電する。

比較回路１４０２は、基準電圧としての第１所定電圧ＶＬとバックアップ電源１４ｃの出力電圧Ｖｏとを比較して、出力電圧Ｖｏが第１所定電圧ＶＬを下回ったことを検出する。そして、比較回路１４０２は、出力電圧Ｖｏが第１所定電圧ＶＬを下回ったことを検出した場合に、Ｌｏｗを示す信号を反転させたＨｉｇｈを示す信号Ａを出力し、出力電圧Ｖｏが第１所定電圧ＶＬより高い場合に、Ｈｉｇｈを示す信号を反転させたＬｏｗを示す信号Ｂを出力する。

容量測定回路１４０７は、ＦＥＴ（Field Effect Transistor）など、バックアップ電源１４ｃの電気容量Ｃを測定する測定部であり、測定した電気容量Ｃを制御部１４０４に入力する。なお、本実施形態では、容量測定回路１４０７にＦＥＴを用いたが、バックアップ電源１４ｃの電気容量を測定可能なものであれば、これに限定するものではない。

制御部１４０４は、ＧＰＩＯ（General Purpose Input/Output）１４０５およびファームウェア１４０６を備えている。ＧＰＩＯ１４０５は、比較回路１４０２の信号Ａをファームウェア１４０６に入力する。

ファームウェア１４０６は、ＧＰＩＯ１４０５から入力された信号ＡがＨｉｇｈを示した場合に、容量測定回路１４０７により測定された電気容量Ｃ、第１所定電圧ＶＬ、第２所定電圧ＶＨ、および電源回路１４０１によりバックアップ電源１４ｃに流される電流Ｉから、出力電圧Ｖｏが第２所定電圧ＶＨを超えるまでの充電時間ｔを算出する。以下に、充電時間ｔを算出する式（１）を示す。
ｔ＝Ｃ＊（ＶＨ−ＶＬ）／Ｉ・・・式（１）

ファームウェア１４０６は、信号ＡがＨｉｇｈを示してから経過した経過時間Ｔが、算出した充電時間ｔ以上であるか否かを判断する。そして、ファームウェア１４０６は、経過時間Ｔが充電時間ｔ以上であると、Ｈｉｇｈを示す信号ＢをＯＲ回路１４０４に出力する。なお、ファームウェア１４０６は、図示しないＲＯＭ（Read Only Memory）などに記憶され、図示しないＣＰＵ（Central Processing Unit）により実行されることにより、上述した機能を実現する。

ＯＲ回路１４０３は、信号Ａおよび信号Ｂのいずれか一方がＨｉｇｈである場合に、電源回路１４０１に対して、Ｈｉｇｈを示す信号Ｃを出力して、バックアップ電源１４ｃへの充電を行う。一方、ＯＲ回路１４０３は、信号Ａおよび信号Ｂが共にＬｏｗである場合、電源回路１４０１に対して、Ｌｏｗを示す信号Ｃ（イネーブル信号ＥＮ）を出力する。

つまり、本実施形態にかかるＳＳＤ１０においては、ファームウェア１４０６およびＯＲ回路１４０３が、出力電圧Ｖｏが第１所定電圧ＶＬを下回ったことが検出された場合に、測定された電気容量Ｃ、第１所定電圧ＶＬ、第２所定電圧ＶＨ、および電源回路１４０１により流される一定電流Ｉの電流値から、出力電圧Ｖｏが第２所定電圧ＶＨを超えるまでの充電時間ｔを算出するとともに、電源回路１４０１を制御して算出した充電時間ｔ充電する制御部として機能する。

図１７は、ハードウェアおよびファームウェアによる間欠充電処理の流れを示すフローチャートである。バックアップ電源１４ｃの出力電圧Ｖｏが第１所定電圧ＶＬよりも大きい間、比較回路１４０２から出力された信号ＡがＬｏｗを示し、ファームウェア１４０６から出力された信号ＢがＬｏｗを示すため、ＯＲ回路１４０３から出力された信号Ｃは、Ｌｏｗを示す。その後、自由放電によりバックアップ電源１４ｃの出力電圧Ｖｏが第１所定電圧ＶＬを下回り、比較回路１４０２から出力された信号ＡがＨｉｇｈを示し、ファームウェア１４０６から出力された信号ＢがＨｉｇｈを示すと、ＯＲ回路１４０３は、Ｈｉｇｈを示す信号Ｃを出力して、バックアップ電源１４ｃへの充電を開始する（ステップＳ１７０１、ステップＳ１７０２）。その間、ファームウェア１４０６は、信号ＡがＨｉｇｈを示してから経過した経過時間Ｔが、算出した充電時間ｔ以上であるか否かを判断する（ステップＳ１７０３）。経過時間Ｔが充電時間ｔより短いと判断した場合（ステップＳ１７０３：Ｎｏ）、比較回路１４０２から出力された信号ＡがＬｏｗを示し、ファームウェア１４０６から出力された信号ＢがＨｉｇｈを示すため、ＯＲ回路１４０３から出力された信号Ｃは、Ｈｉｇｈを示してバックアップ電源１４ｃへの充電を行う（ステップＳ１７０６）。

そして、経過時間Ｔが充電時間ｔ以上であると判断した場合（ステップＳ１７０３：Ｙｅｓ）、比較回路１４０２から出力された信号ＡがＬｏｗを示し、ファームウェア１４０６から出力された信号ＢがＬｏｗを示すため、ＯＲ回路１４０３は、Ｌｏｗを示す信号Ｃ（イネーブル信号ＥＮ）を出力するとともに、バックアップ電源１４ｃへの充電を停止する（ステップＳ１７０４、ステップＳ１７０５）。

このように本実施形態にかかるＳＳＤ１０によれば、第１の実施形態にかかるＳＳＤ１０における間欠充電をソフトウェアおよびハードウェアにより実現することにより、第１〜３の実施形態にかかるＳＳＤ１０と同様の効果を得ることができる。

なお、上述した実施形態のＳＳＤ１０で実行されるファームウェア１２０３，１４０６は、ＲＯＭ等に予め組み込まれて提供されるが、インストール可能な形式又は実行可能な形式のファイルでＣＤ−ＲＯＭ、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ、ＤＶＤ（Digital Versatile Disk）等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成してもよい。

さらに、本実施形態のＳＳＤ１０で実行されるファームウェア１２０３，１４０６を、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。また、本実施形態のＳＳＤ１０で実行されるファームウェア１２０３，１４０６をインターネット等のネットワーク経由で提供または配布するように構成しても良い。

なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することができる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成することができる。例えば、実施形態に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせても良い。

１０ ＳＳＤ
１２ 揮発性メモリ
１３ 不揮発性メモリ
１４，１１０２，１２００，１４００ 補助電源制御回路
１４ａ，１４０１ 電源回路
１４ｂ，１２０１，１４０４ 制御部
１４ｃ バックアップ電源
Ｖｃ 電源電圧
Ｖｏ 出力電圧
１１０１ シュミットトリガー回路
１２０２ ＡＤＣ
１２０３，１４０６ ＦＷ
１４０２ 比較回路
１４０３ ＯＲ回路

Claims (6)

1. 不揮発性メモリに書き込むデータを保持する揮発性メモリに対する電源電圧の印加が遮断された際に前記揮発性メモリに出力電圧を印加する充放電が可能なコンデンサを充電する充電部と、
   前記充電部による充電を制御するものであり、前記出力電圧が第１所定電圧を下回った場合に前記コンデンサの充電を開始するとともに、前記出力電圧が前記第１所定電圧より高い第２所定電圧を超えた場合に前記コンデンサの充電を停止する制御部と、
   を備えたことを特徴とする補助電源制御回路。
2. 前記制御部は、下降する前記出力電圧が前記第１所定電圧を下回った場合に前記コンデンサの充電を開始し、上昇する前記出力電圧が前記第２所定電圧を超えた場合に前記コンデンサの充電を停止するシュミットトリガー回路であることを特徴とする補助電源制御回路。
3. 前記制御部は、
   前記出力電圧を示すアナログ信号をデジタル信号に変換する変換回路と、
   前記デジタル信号が示す出力電圧が前記第１所定電圧を下回ったことが検出された場合に前記コンデンサの充電を開始し、前記デジタル信号が示す出力電圧が前記第２所定電圧を超えたことが検出された場合に前記コンデンサの充電を停止することを特徴とする請求項１に記載の補助電源制御回路。
4. 前記コンデンサの電気容量を測定する測定部と、
   前記出力電圧と前記第１所定電圧とを比較して、前記出力電圧が前記第１所定電圧を下回ったことを検出する比較回路と、
   をさらに備え、
   前記制御部は、
   前記出力電圧が前記第１所定電圧を下回ったことが検出された場合に、前記測定された電気容量、前記第１所定電圧、前記第２所定電圧、および前記充電手段により流される電流の電流値から、前記出力電圧が前記第２所定電圧を超えるまでの充電時間を算出する算出部と、
   前記比較回路により前記出力電圧が前記第１所定電圧を下回ったことが検出された場合または前記出力電圧が前記第１所定電圧を下回ってからの経過時間が前記算出した充電時間より短い場合に、前記充電手段を制御して前記算出した充電時間充電する論理和回路と、
   を備えたことを特徴とする請求項１に記載の補助電源制御回路。
5. 不揮発性メモリと、
   前記不揮発性メモリに書き込むデータを保持する揮発性メモリと、
   前記揮発性メモリに対する電源電圧の印加が遮断された際に前記揮発性メモリに出力電圧を印加する充放電が可能なコンデンサと、
   前記コンデンサを充電する充電部と、
   前記充電部による充電を制御するものであり、前記出力電圧が第１所定電圧を下回った場合に前記コンデンサの充電を開始するとともに、前記出力電圧が前記第１所定電圧より高い第２所定電圧を超えた場合に前記コンデンサの充電を停止する制御部と、
   を備えたことを特徴とする記憶装置。
6. 補助電源制御回路の補助電源制御方法であって、
   前記補助電源制御回路は、記憶部と制御部とを備え、
   前記制御部は、
   充電部が、不揮発性メモリに書き込むデータを保持する揮発性メモリに対する電源電圧の印加が遮断された際に前記揮発性メモリに出力電圧を印加する充放電が可能なコンデンサを充電する工程と、
   制御部が、前記充電部による充電を制御して、前記出力電圧が第１所定電圧を下回った場合に前記コンデンサの充電を開始するとともに、前記出力電圧が前記第１所定電圧より高い第２所定電圧を超えた場合に前記コンデンサの充電を停止する工程と、
   を含むことを特徴とする補助電源制御方法。

Images