WO2012017579A1

WO2012017579A1 - 電源変調器及びその制御方法

Info

Publication number: WO2012017579A1
Application number: PCT/JP2011/002447
Authority: WO
Inventors: 真一堀
Original assignee: 日本電気株式会社
Priority date: 2010-08-03
Filing date: 2011-04-26
Publication date: 2012-02-09
Also published as: EP2602932A4; JP5725026B2; US20130127556A1; US8981851B2; EP2602932A1; JPWO2012017579A1

Abstract

　本発明にかかる電源変調器（１００）は、パルス電流変調器（１）、リニアアンプ（２）及び電力増幅器（３）を有する。パルス電流変調器（１）は、直流電流源（１１）、ダイオード（Ｄｓ）及びスイッチ素子（ＳＷ）を備える。電力増幅器（３）は、無線信号（ＷＳ）を増幅する。リニアアンプ（２）は、負帰還がかけられ、エンベロープ信号（ＥＳ）が入力される。パルス電流変調器（１）は、インダクタ（Ｌ）を介して電力増幅器（３）の電源端子及びリニアアンプ（２）の出力端子と接続され、エンベロープ信号（ＥＳ）から生成された制御信号に応じてパルス電流を出力する。ダイオード（Ｄｓ）は、アノードが直流電流源（１１）の出力端子と接続され、カソードがパルス電流変調器（１）の出力端子と接続される。スイッチ素子（ＳＷ）は、直流電流源（１１）の出力端子と接地電位との間に挿入され、制御信号により制御される。

Description

電源変調器及びその制御方法

　本発明は、携帯電話や無線ＬＡＮ等の通信機器に用いられる電源変調器及びその制御方法に関し、特に、電力効率に優れる電源変調器及びその制御方法に関する。

　携帯電話や無線ＬＡＮなどの通信機器の送信部は、低消費電力で動作することが求められる。この通信機器の送信部は、出力電力の大きさに関係なく低消費電力で動作し、かつ送信信号の精度を確保することが求められる。特に、通信機器の送信部の最終段に配置される電力増幅器は、通信機全体の消費電力の５０％以上を占める。そのため、通信機器の送信部の最終段に配置される電力増幅器には、高い電力効率が求められる。

　電力増幅器は、通常、１つのトランジスタで構成される。ゲートに入力された無線信号は、トランジスタで電流情報に変換される。変換された情報は、マッチング回路を介して、ドレイン端子から負荷に出力される。なお、ドレイン端子は、インダクタを介して、マッチング回路と並行に電源に接続される。電力増幅器の効率ηｄは、無線信号のエンベロープ成分に比例する。電力増幅器の効率ηｄは、ドレイン端子におけるエンベロープ電圧が電源電圧と等しくなるときに、最大の効率ηｄｍａｘとなる。これよりもエンベロープ電圧が大きくなると、信号歪が顕著となり、通信に障害をきたす。そのため、通常は、無線信号のエンベロープ電圧のピーク値が電源電圧と等しくなるように調整される。このことは、信号の振幅値が時間変動し、平均的な振幅値と瞬間最大振幅値の比率（バックオフ）が大きいほど、平均効率は同比率分だけ小さくなることを意味する。例えば、バックオフが７ｄＢ（振幅比で２．２４倍）程度の信号の場合、電力増幅器の効率ηｄは、ηｄｍａｘの１／２．２４程度になる。

　近年、電力増幅器の平均電力効率を引き上げる方式として、エンベロープトラッキング方式が注目されている。本方式では、電力増幅器の電源端子が、インダクタを介して、電圧値が可変の電源変調器と接続される。電源変調器から出力される電圧は、電力増幅器から出力される無線信号のエンベロープ成分に追従するよう制御される。本方式では、インダクタを介してエンベロープ電圧と電力増幅器の電源端子とに与えられる電圧が常に等しい。そのため、電力増幅器は、常に最大の効率ηｄｍａｘで動作する。

　電源変調器の電力効率をηｖ、電力増幅器の電力効率をηｄとすると、エンベロープトラッキング方式におけるシステム全体の電力効率ηａは、以下の式（１）に示すとおり、両者の積により表される。

　ηａ＝ηｄ・ηｖ　　・・・（１）

　電力増幅器の電力効率ηｄは、電源変調器の出力電圧が理想的にエンベロープ信号と一致している状況においては、ηｄｍａｘに固定となる。よって、システム全体の電力効率は、電源変調器の電力効率ηｖに比例する。

　図８は、一般的なエンベロープトラッキング方式の電源変調器２００の構成を示すブロック図である（非特許文献１）。電源変調器２００は、可変電圧源２１、リニアアンプ２２、電流センサ２３及びインダクタ２５により構成される。電源変調器２００では、電源変調器２００と接続された電力増幅器２４に無線信号ＷＳが入力されると同時に、リニアアンプ２２の制御端子に無線信号ＷＳのエンベロープ信号ＥＳが入力される。リニアアンプ２２は、出力電圧と制御端子に入力された電圧信号とが等しくなるように、電流を出力する。電流センサ２３は、増幅器２３１と抵抗２３２とにより構成される。抵抗２３２の両端は、増幅器２３１の入力端子にそれぞれ接続される。電流センサ２３は、リニアアンプ２２の出力電流が、流れ出し方向か、吸い込み方向か、を判定し、可変電圧源２１に電圧制御信号を出力する。なお、可変電圧源２１は、インダクタ２５及び２６を介して、電力増幅器２４と接続される。

　リニアアンプ２２の出力電流が流れ出しの方向である場合、可変電圧源２１の電圧値は高い値に設定される。よって、可変電圧源２１から電力増幅器２４に供給される電流値は増加する。また、リニアアンプ２２から流れ出しの方向に出力される電流は、可変電圧源２１から供給される電流が増加した分だけ減少する。一方、リニアアンプ２２の電流が吸い込み方向である場合、可変電圧源２１の電圧値は、低い値に設定される。よって、可変電圧源２１から出力される電流は減少する。リニアアンプ２２の吸い込み方向の電流は、可変電圧源２１から出力される電流の減少分だけ減少する。上述の動作は、可変電圧源２１から供給される電流と、エンベロープ信号ＥＳを再生するために必要な電流の差分と、をリニアアンプ２２で補正することに相当する。

　ここで、可変電圧源２１の効率を１００％とする。さらに、可変電圧源２１の消費電力をＰｖｖａｒ、リニアアンプ２２の電源の消費電力をＰｌａ、及びリニアアンプ２２で発生する熱損失をＰｌａｌｏｓｓとする。この場合、電源変調器２００の効率ηｖは、以下の式（２）で表される。

　ηｖ＝（Ｐｖｖａｒ－Ｐｌａｌｏｓｓ）／（Ｐｖｖａｒ＋Ｐｌａ）　　
　・・・（２）

　可変電圧源２１の電流のみでエンベロープ信号を再生できる場合には、リニアアンプ２２は動作しない。よって、消費電力Ｐｌａ及び熱損失Ｐｌａｌｏｓｓがゼロとなるため、電源変調器２００の電源効率ηｖは１００％になる。よって、式（１）より、システム全体の効率ηａは、ηｄの理論最大効率ηｄｍａｘと等しくなる。

Jinseong Jeong et al., "High-Efficiency WCDMA Envelope Tracking Base-Station Amplifier Implemented With GaAs HVHBTs", IEEE J. Solid-State Circuits, Oct. 2009, vol.44, no.10, pp.2629-2639.

　しかしながら、発明者は、上述の例では、以下の課題が生じることを見出した。実際には、可変電圧源２１の電流のみでエンベロープ信号ＥＳを再生することは難しく、リニアアンプ２２により、ある程度の熱損失が生じる。この場合、電源変調器２００の電源効率ηｖは、ηｄｍａｘよりも小さな値になる。

　図９は、一般的な可変電圧源２１の構成を示すブロック図である。可変電圧源２１は、電源電位と接地電位との間に、２つのＮ型ＦＥＴ３１及び３２が直列に接続されて構成される。２つのＮ型ＦＥＴ３１及び３２のゲートには、専用ドライバＩＣを介して、制御信号が入力される。すなわち、電源ＶＤＤ側のＮ型ＦＥＴ３１のゲート端子には、ハイサイドゲートドライバ（ＨＳＤ）３３を介して制御信号が入力される。接地側のＮ型ＦＥＴ３２のゲート端子には、ローサイドゲートドライバ（ＬＳＤ）３４を介して制御信号が入力される。これらの制御信号により、常に、２つのＮ型ＦＥＴの一方がＯＮ状態となり、他方がＯＦＦ状態となる。可変電圧源２１の出力電位は、電源ＶＤＤ側のＮ型ＦＥＴがＯＮ状態の場合には、電源電位となる。また、可変電圧源２１の出力電位は、接地側のＮ型ＦＥＴがＯＮ状態の場合には、接地電位になる。

　可変電圧源２１が１００Ｗ級の電力増幅器に電流を供給する必要がある場合、Ｎ型ＦＥＴ３１及び３２のゲート幅は、通常、数ｍｍ程度となる。この場合のゲート入力容量は数１００ｐＦになる。そのため、２つのＮ型ＦＥＴ３１及び３２を駆動するには、瞬間的に大きな駆動電流が供給可能な専用ドライバＩＣ（ＨＳＤ３３及びＬＳＤ３４）が用いられる。可変電圧源２１で再生できる信号の帯域は、ナイキスト周波数（スイッチング速度の半分）程度である。現状、市場で入手可能なシリコン系素材を用いたＨＳＤのスイッチング速度は、１ＭＨｚ程度である。また、ＬＳＤのスイッチング速度は、それよりも数倍高い８ＭＨｚ程度である。可変電圧源２１のスイッチング速度の限界は、最も遅い構成要素であるハイサイドゲートドライバＨＳＤで決定される。よって、可変電圧源２１のスイッチング速度の限界は、現状、１ＭＨｚ程度である。すなわち、現状の一般的な可変電圧源で再生できる信号の帯域は、５００ｋＨｚ程度である。

　これに対し、携帯電話向け無線規格であるＷ－ＣＤＭＡやＬＴＥについては、エンベロープ信号の帯域が２０ＭＨｚ程度である。そのため、一般的な可変電圧源では、エンベロープ信号を再生することができない。よって、リニアアンプの消費電力が増加し、電源変調器の効率が低下し、その結果、システム全体の効率が低下してしまう。

　本発明は上記の課題に鑑みて為されたものである。本発明の目的は、良好な雑音特性を有する電力効率に優れた電源変調器及びその制御方法を提供することにある。

　本発明の一態様である電源変調器は、無線信号を増幅する電力増幅器と、前記無線信号のエンベロープ信号が入力される、負帰還がかけられたリニアアンプと、インダクタを介して前記電力増幅器の電源端子及び前記リニアアンプの出力端子と接続され、前記無線信号のエンベロープ信号から生成された制御信号に応じてパルス電流を出力するパルス電流変調器と、を備え、前記パルス電流変調器は、直流電流源と、アノードが前記直流電流源の出力端子と接続され、カソードが当該パルス電流変調器の出力端子と接続されるダイオードと、前記直流電流源の前記出力端子と接地電位との間に挿入され、前記制御信号により制御されるスイッチ素子と、を備えるものである。

　本発明の一態様である電源変調器の制御方法は、負帰還がかけられたリニアアンプに無線信号のエンベロープ信号を入力し、パルス電流変調器からの電流を、無線信号を増幅する電力増幅器の電源端子及び前記リニアアンプの出力端子に出力し、前記パルス電流変調器は、アノードが直流電流源の出力端子と接続され、カソードが当該パルス電流変調器の出力端子と接続されるダイオードを介して、前記直流電流源からの電流を出力し、前記無線信号のエンベロープ信号から生成された制御信号により、直流電流源の前記出力端子と接地電位との間に挿入されるスイッチ素子が制御されるものである。

　本発明によれば、良好な雑音特性を有する電力効率に優れた電源変調器及びその制御方法を提供することができる。

実施の形態１に係る電源変調器１００の構成を示すブロック図である。実施の形態１にかかるフィルタ回路４の構成例を示す回路図である。実施の形態１にかかるパルス電流変調器１を構成する電流スイッチ１２の構成例を示すブロック図である。実施の形態１にかかるスイッチ素子ＳＷの動作を示す構成図である。実施の形態１にかかるスイッチ素子ＳＷの構成例を示す回路図である。実施の形態１にかかるＤＣ電流源１１の構成例を示すブロック図である。実施の形態１にかかるＤＣ電流源１１の構成の具体例を示すブロック図である。実施の形態１にかかるパルス電流変調器１の他の構成例を示す回路図である。一般的なエンベロープトラッキング方式の電源変調器２００の構成を示すブロック図である。一般的な可変電圧源２１の構成を示すブロック図である。

　以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。

　実施の形態１
　まず、本発明の実施の形態１にかかる電源変調器ついて説明する。図１は、実施の形態１に係る電源変調器１００の構成を示すブロック図である。電源変調器１００は、パルス電流変調器１、リニアアンプ２及び電力増幅器３により構成される。パルス電流変調器１の出力端子は、リニアアンプ２の出力端子と接続される。パルス電流変調器１の出力端子は、インダクタＬを介して、さらに電力増幅器３の電源端子と接続される。

　リニアアンプ２は、負端子に出力信号が帰還された、差動入力型の演算増幅器で構成される。リニアアンプ２の利得をＡｖとすると、リニアアンプ２の差動入力信号Ｖｉｎと出力信号Ｖｏｕｔの間には、式（３）に示す関係が成立する。

　Ｖｏｕｔ＝Ａｖ・Ｖｉｎ　　・・・（３）

　リニアアンプ２は、負帰還を施された演算増幅器である。そのため、利得Ａｖを用いると、リニアアンプの出力電圧Ｖｏｕｔ＿ｌａと入力信号Ｖｉｎ＿ｌａとの間には、式（４）に示す関係が成立する。

　Ｖｏｕｔ＿ｌａ＝Ａｖ／（１＋Ａｖ）・Ｖｉｎ＿ｌａ　　・・・（４）

　利得Ａｖを、１よりも十分に大きな値とすることで、式（４）は近似的に以下の式（５）に示すように簡略化される。

　Ｖｏｕｔ＿ｌａ＝Ｖｉｎ＿ｌａ　　・・・（５）

すなわち、リニアアンプ２は、入力電圧信号を、その値のまま、出力電圧信号として出力する。

　パルス電流変調器１は、ＤＣ電流源１１及び電流スイッチ１２により構成される。電流スイッチ１２は、制御信号に応じて、接地端子及び電流スイッチ１２の出力端子のいずれかを、入力電流の出力先として選択する。パルス電流変調器１は、制御信号がハイの場合、接地端子を選択する。パルス電流変調器１は、ローの場合、出力端子を選択する。パルス電流変調器１から出力される電流値の時間平均値は、ＤＣ電流源１１の電流値と、電流スイッチ１２が入力電流の出力先として出力端子を選択している時間の割合と、の積に等しい。

　電源変調器１００では、電力増幅器３には無線信号ＷＳが入力される。リニアアンプ２には無線信号のエンベロープ信号ＥＳが入力される。また、パルス電流変調器１は、上記エンベロープ信号ＥＳを１ｂｉｔ信号に変換した１ｂｉｔエンベロープ信号が入力される。１ｂｉｔエンベロープ信号は、エンベロープ信号ＥＳと任意の参照電圧との大小比較により生成することができる。具体的には、参照電圧として、エンベロープ信号ＥＳの平均値を選択する。また、１ｂｉｔエンベロープ信号は、エンベロープ信号を前もってフィルタ回路を介することで帯域制限をしたのち、１ｂｉｔ信号に変換して得ることもできる。

　１ｂｉｔエンベロープ信号は、電流スイッチ１２のＯＮ／ＯＦＦ制御信号として用いられる。１ｂｉｔエンベロープ信号がローの場合、パルス電流変調器１からはＤＣ電流源１１のＤＣ値が出力される。１ｂｉｔエンベロープ信号がハイの場合、パルス電流変調器１から電流は出力されない。すなわち、パルス電流変調器１からは、１ｂｉｔエンベロープのパルス波形が、そのままの形で、パルス電流として出力される。

　パルス電流変調器１の出力端子には、接地容量Ｃｇを接続して、パルス電流変調器１から出力される高調波成分を抑圧することができる。接地容量Ｃｇを用いた場合、パルス電流変調器１から出力されるパルス電流は、高調波成分が抑圧され、リニアアンプ２の出力端子においてアナログ波形の電流として再生される。リニアアンプ２は、入力信号であるエンベロープ信号が出力信号として再生されるように、パルス電流変調器１から出力される電流と、エンベロープ信号ＥＳを再生するために必要な電流と、の差分電流を出力する。

　パルス電流変調器１により再生可能な信号帯域幅は、パルス電流変調器１の電流スイッチ１２のスイッチング速度の半分程度である。電流スイッチ１２は、図９に示した接地側Ｎ型ＦＥＴ３２に相当する。現行のデバイス性能を考慮すると、電流スイッチ１２のスイッチング周波数は、８ＭＨｚ程度となる。よって、パルス電流変調器１で再生可能な信号帯域幅は、４ＭＨｚ程度となる。これは、一般的な値（５００ｋＨｚ程度）より、約８倍大きい。

　Ｗ－ＣＤＭＡなどの無線信号は、エンベロープ信号の帯域が２０ＭＨｚ程度ある。Ｗ－ＣＤＭＡのエンベロープ信号を、図８に示す一般的な電源変調器２００に入力した場合、電源変調器内の可変電圧源は、ＤＣから５００ｋＨｚまでの成分を再生する。よって、リニアアンプが補正すべき帯域は、５００ｋＨｚから２０ＭＨｚまでとなる。一方、本実施の形態に係る電源変調器１００にエンベロープ信号を入力した場合、パルス電流変調器１は、ＤＣから４ＭＨｚまでの成分を再生する。よって、リニアアンプ２が補正すべき帯域は、４ＭＨｚから２０ＭＨｚまでとなる。

　以上、本実施の形態に係る電源変調器１００のリニアアンプ２から出力される電流の帯域は、一般的なリニアアンプに比べて小さい。すなわち、電源変調器１００によれば、リニアアンプ２がする仕事量は、一般的な電源変調器よりも小さくなる。よって、式（１）より、電源変調器の効率は、一般的な電源変調器の効率よりも高くなる。

　なお、パルス電流変調器１とリニアアンプ２の出力端子との間には、フィルタ回路４を挿入することができる。これにより、パルス電流変調器１から出力される電流の高調波成分を、さらに抑圧することができる。図２は、フィルタ回路４の構成例を示す回路図である。フィルタ回路４は、２つの端子間にインダクタＬ１及びＬ２が直列に接続される。インダクタＬ２の一端は、容量Ｃ１を介して接地電位と接続される。インダクタＬ２の他端は、容量Ｃ２を介して接地電位と接続される。

　以下では、本実施の形態にかかる電源変調器１００の回路ブロックの具体例について説明する。図３は、パルス電流変調器１を構成する電流スイッチ１２の構成例を示すブロック図である。電流スイッチ１２は、ダイオードＤｓと、スイッチ素子ＳＷとで構成される。スイッチ素子ＳＷは、ダイオードのアノード側端子と接地電位（または任意のＤＣ電位）との間に挿入される。ダイオードＤｓのアノード側端子は、さらに端子Ａと接続される。ダイオードＤｓのカソード側端子は、端子Ｂと接続される。

　スイッチ素子ＳＷが開放状態の場合には、端子Ａに入力された電流は、ダイオードＤｓを経由して、端子Ｂに出力される。スイッチ素子ＳＷが短絡状態の場合には、端子Ａに入力された電流は、電流スイッチ素子ＳＷを介して、接地電位に出力される。

　図４Ａは、スイッチ素子ＳＷの動作を示す構成図である。スイッチ素子ＳＷは、制御端子Ｔ１、信号端子Ｔ２及び信号端子Ｔ３を有する。制御端子Ｔ１にハイ信号が入力されると、信号端子Ｔ２と信号端子Ｔ３とが短絡状態（ＯＮ状態）となる。制御端子Ｔ１にロー信号が入力されると、信号端子Ｔ２と信号端子Ｔ３とが無接続状態（ＯＦＦ状態）となる。図４Ｂは、スイッチ素子ＳＷの構成例を示す回路図である。スイッチ素子ＳＷは、電界効果トランジスタ（ＦＥＴ）又はバイポーラトランジスタを用いて実現することができる。制御端子Ｔ１は、ＦＥＴのゲート端子又はバイポーラトランジスタのベース端子に対応する。信号端子Ｔ２は、ＦＥＴのソース端子又はバイポーラトランジスタのエミッタ端子に対応する。信号端子Ｔ３は、ＦＥＴのドレイン端子又はバイポーラトランジスタのコレクタ端子に対応する。

　続いて、パルス電流変調器１を構成するＤＣ電流源１１について説明する。図５は、ＤＣ電流源１１の構成例を示すブロック図である。ＤＣ電流源１１は、可変ＤＣ電圧源４１、インダクタ４２、電流センサ４３及び比較制御器４４から構成される。可変ＤＣ電圧源４１から出力される電流は、インダクタ４２及び電流センサ４３を介して出力される。電流センサ４３は、電流センサ４３を流れる電流の大きさを検出する。比較制御器４４は、電流センサ４３で検出された電流値が所望の値となるように、可変ＤＣ電圧源４１の電圧を制御する。

　ここで、可変ＤＣ電圧源４１の電圧値をＶｄｃとする。インダクタ４２のインダクタンスをＬａｄｄとする。ＤＣ電流源Ｉｖｎの出力端子に接続される負荷抵抗の値をＲｌｏａｄとする。ＤＣ電流源Ｉｖｎの出力電流をＩｏｕｔとする。電圧値Ｖｄｃを入力信号、Ｉｏｕｔを出力信号とした伝達関数Ｆ（ｓ）は、以下の式（６）で表される。

　Ｆ（ｓ）＝Ｒｌｏａｄ／（ｓ・Ｌａｄｄ＋Ｒｌｏａｄ）　　・・・（６）

　上式は、伝達関数Ｆ（ｓ）が、３ｄＢ－カットオフ周波数がＲｌｏａｄ／（２・π・Ｌａｄｄ）で与えられる、ローパスフィルタの伝達関数であることを表している。可変ＤＣ電圧源４１に与える制御信号を、上述のカットオフ周波数よりも十分速い速度で更新することにより、出力電流Ｉｏｕｔの変動特性を最小限に抑えることができる。

　ＤＣ電流源１１の構成について更に説明する。図６は、ＤＣ電流源１１の構成の具体例を示すブロック図である。可変ＤＣ電圧源４１は、ＤＣ電圧源５１と接地端子との間に、スイッチ素子Ｓｖ１及びＳｖ２が縦列に挿入されている。スイッチ素子Ｓｖ１及びＳｖ２は、例えば図３に示す構成とすることができる。電源側のスイッチ素子Ｓｖ１と接地側のスイッチ素子Ｓｖ２とは、は相補的な開閉動作を行う。つまり、スイッチ素子Ｓｖ１及びＳｖ２のどちらか一方がＯＮの場合には、もう一方はＯＦＦとなる。スイッチ素子Ｓｖ１がＯＮの場合には、可変ＤＣ電圧源４１の出力電圧は電源電圧に等しい。一方、スイッチ素子Ｓｖ２がＯＮの場合には、可変ＤＣ電圧源４１の出力電圧は接地電位に等しい。

　電流センサ４３は、抵抗Ｒｓ及び差動入力型増幅器ＡＭＰにより構成される。差動入力型増幅器ＡＭＰは、抵抗Ｒｓの両端子ノードの電圧情報を入力とする。入力電流が抵抗Ｒｓを流れると、抵抗Ｒｓの両端には、電流と抵抗値との積に等しい電圧差が発生する。差動入力型増幅器ＡＭＰは、本電圧差を増幅して出力する（本実施の形態では、増幅率は正の値とする）。なお、抵抗Ｒｓの両端の電圧差と差動入力型増幅器ＡＭＰの出力値とは、１：１に対応する。すなわち、この電流センサ４３は、入力電流の電流値を電圧値に変換して出力することができる。

　比較制御器４４は、電圧比較器５２とコーダ５３から構成される。電圧比較器５２は、電流センサ４３から出力される電圧値と内部参照値とを比較する。電流センサ４３からの出力が内部参照値よりも大きい場合、電流センサ４３を流れる電流量は所望値よりも大きいことを意味する。この場合、コーダ５３は、可変ＤＣ電圧源４１を構成する接地側のスイッチ素子Ｓｖ２をＯＮ状態にするとともに、電源側のスイッチ素子Ｓｖ１をＯＦＦ状態にする制御信号を出力する。これにより、可変ＤＣ電圧源４１から出力される電流は減少する。一方、電流センサ４３からの出力が内部参照値よりも小さい場合、電流センサ４３を流れる電流量は所望値よりも小さいことを意味する。この場合、コーダ５３は、可変ＤＣ電圧源４１を構成する接地側のスイッチ素子Ｓｖ２をＯＦＦ状態にするとともに、電源側のスイッチ素子Ｓｖ１をＯＮ状態にする制御信号を出力する。これにより、可変ＤＣ電圧源４１から出力される電流は増加する。

　また、比較制御器４４は、外部クロック信号源ＣＬＫＯからの外部クロック信号に同期して動作する。すなわち、電圧比較器５２における比較動作及び可変ＤＣ電圧源４１へ与える制御信号を更新する周期は、外部クロック信号源ＣＬＫＯの周期に等しい。ＤＣ電流源Ｉｖｎに接続される負荷が時間的に変動しても、それよりも十分短い早い周期のクロック信号を発生するクロック信号源を用いて比較制御器を動作させることにより、可変ＤＣ電圧源４１に対する制御信号は、負荷の変動周期よりも短い周期で更新される。以上の動作により、ＤＣ電流源Ｉｖｎは、所望の電流をほぼ一定に出力し続けることができる。

　続いて、パルス電流変調器１の他の構成例について説明する。図７は、パルス電流変調器１の他の構成例を示す回路図である。図７のパルス電流変調器１は、デコーダ２１１及び多値パルス電流変調器２１２により構成される。多値パルス電流変調器２１２は、１以上のＤＣ電流源Ｉｖ１～ＩｖＮと、ＤＣ電流源Ｉｖ１～ＩｖＮの出力端子に接続された電流スイッチＳ１～ＳＮにより構成される。電流スイッチＳｎ（ｎは１以上の整数）は、ＤＣ電流源Ｉｖｎから出力される電流の出力先を、接地ノード又は多値パルス電流変調器２１２の出力ノードに切り替える。多値パルス電流変調器２１２から出力される電流は、電流スイッチを介して多値パルス電流変調器２１２の出力ノードに接続されたＤＣ電流源から出力される電流の合計と等しい。電流スイッチＳ１～ＳＮは、例えば図３に示す構成とすることができる。ＤＣ電流源Ｉｖ１～ＩｖＮは、例えば図６に示す構成とすることができる。

　デコーダ２１１には、エンベロープ信号ＥＳが入力される。エンベロープ信号ＥＳがＮビットのデジタル信号である場合、多値パルス電流変調器２１２には、ＤＣ電流源Ｉｖ１～ＩｖＮが設けられる。ＤＣ電流源Ｉｖｎの電流値Ｉｎは、２のべき乗の重みづけがされており、具体的にはＩ０×２^－ｎである。ここで、Ｉ０は、任意の値である。具体的には、Ｉ０は、ＤＣ電流源Ｉｖ１～ＩｖＮのすべての電流が多値パルス電流変調器２１２から出力された場合、必要なエンベロープ信号の最大値となるように設定される。デコーダ２１１は、ＤＣ電流源Ｉｖ１～ＩｖＮに接続される電流スイッチＳ１～ＳＮの制御信号として、Ｎビットのデジタルの信号の上位ビットから順々に割り当てる。なお、エンベロープ信号がアナログ信号の場合には、このアナログ信号はＮビットのデジタル信号にＡＤ変換される。そして、ＡＤ変換により生成されたデジタル信号が、デコーダ２１１へ入力される。

　本構成例にかかるパルス電流変調器から出力される電流のとりうる値が、図６に示すＤＣ電流源１１を有する別の構成例にかかるパルス電流変調器から出力される電流のとりうる値（０か内部ＤＣ電流源の電流値かの２値）に比較して大きくなる。そのため、エンベロープ信号の再生精度が向上する。よって、リニアアンプ２で補正する電流量が少なくなる。従って、式（２）における消費電力Ｐｌａを小さくして、電源変調器１００の効率を大きくすることができる。

　上記の実施の形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。

　（付記１）無線信号を増幅する電力増幅器と、前記無線信号のエンベロープ信号が入力される、負帰還がかけられたリニアアンプと、インダクタを介して前記電力増幅器の電源端子及び前記リニアアンプの出力端子と接続され、前記無線信号のエンベロープ信号から生成された制御信号に応じてパルス電流を出力するパルス電流変調器と、を備え、前記パルス電流変調器は、ＤＣ電流源と、アノードが前記ＤＣ電流源の出力端子と接続され、カソードが当該パルス電流変調器の出力端子と接続されるダイオードと、前記ＤＣ電流源の前記出力端子と接地電位との間に挿入され、前記制御信号により制御されるスイッチ素子と、を備える、電源変調器。

　（付記２）前記電力増幅器の前記電源端子及び前記リニアアンプの前記出力端子と、前記パルス電流変調器との間に挿入されるフィルタ回路を備えることを特徴とする、付記１に記載の電源変調器。

　（付記３）前記フィルタ回路は、インダクタ素子と容量素子との組み合わせにより構成されることを特徴とする、付記２に記載の電源変調器。

　（付記４）前記パルス電流変調器は、前記ＤＣ電流源、前記ダイオード及び前記スイッチ素子からなる組をＮ（Ｎは２以上の整数）組備え、ｋ（ｋは、２以上Ｎ以下の整数）番目の組の前記ＤＣ電流源が出力する電流値は、（ｋ－１）番目の組の前記ＤＣ電流源が出力する電流値の２倍であり、Ｎビットのデジタル信号である前記制御信号のそれぞれのビットに応じて、前記Ｎ組のスイッチ素子のそれぞれが制御されることを特徴とする、付記１乃至３のいずれか一項に記載の電源変調器。

　（付記５）前記パルス電流変調器は、アナログ信号である前記制御信号をＭ（Ｍは２以上の整数）ビットのデジタル信号に変換するＡＤコンバータと、前記ＤＣ電流源、前記ダイオード及び前記スイッチ素子からなる組をＭ組備え、ｊ（ｊは、２以上Ｍ以下の整数）番目の組の前記ＤＣ電流源が出力する電流値は、（ｊ－１）番目の組の前記ＤＣ電流源が出力する電流値の２倍であり、前記Ｍビットのデジタル信号のそれぞれのビットに応じて、前記Ｍ組のスイッチ素子のそれぞれが制御されることを特徴とする、付記１乃至３のいずれか一項に記載の電源変調器。

　（付記６）前記ＤＣ電流源は、可変電圧源と、前記可変電圧源と接続されるインダクタと、前記インダクタに流れる電流を検出する電流センサと、前記電流センサにより検出された前記インダクタを流れる電流の値が所定値となるように、前記可変電圧源の出力電圧値を制御する比較制御器と、を備えることを特徴とする、付記１乃至５のいずれか一項に記載の電源変調器。

　（付記７）前記電流センサは、前記インダクタを流れる電流が供給される抵抗と、前記抵抗の両端の差電圧を増幅し、増幅した信号を前記比較制御器に出力する差動増幅器を備えることを特徴とする、付記６に記載の電源変調器。

　（付記８）前記可変電圧源は、電源電圧を出力する第１の電源と接地電位を出力する第２の電源との間に直列に挿入され、前記比較制御器により制御される第３及び第４のスイッチ素子を備え、前記第３のスイッチ素子は、前記第４のスイッチ素子に対して相補的に開閉することを特徴とする、付記６又は７に記載の電源変調器。

　（付記９）前記比較制御器は、前記電流センサにより検出された前記インダクタを流れる電流の値と前記所定値とを比較し、比較結果に基づいて、前記第３及び第４のスイッチ素子を相補的に開閉させることを特徴とする、付記８に記載の電源変調器。

　（付記１０）前記スイッチ素子は、電界効果トランジスタ又はバイポーラトランジスタにより構成されることを特徴とする、付記１乃至９のいずれか一項に記載の電源変調器。

　（付記１１）負帰還がかけられたリニアアンプに無線信号のエンベロープ信号を入力し、パルス電流変調器からの電流を、無線信号を増幅する電力増幅器の電源端子及び前記リニアアンプの出力端子に出力し、前記パルス電流変調器は、アノードがＤＣ電流源の出力端子と接続され、カソードが当該パルス電流変調器の出力端子と接続されるダイオードを介して、前記ＤＣ電流源からの電流を出力し、前記無線信号のエンベロープ信号から生成された制御信号により、ＤＣ電流源の前記出力端子と接地電位との間に挿入されるスイッチ素子が制御される、電源変調器の制御方法。

　なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。

　以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

　この出願は、２０１０年８月３日に出願された日本出願特願２０１０－１７４４５４を基礎とする優先権を主張し、その開示の全てをここに取り込む。

　本発明は、携帯電話や無線ＬＡＮなどの通信機器に適用することが可能である。

１　パルス電流変調器
２、２２　リニアアンプ
３、２４　電力増幅器
４　フィルタ回路
１１、５１　ＤＣ電流源
１２　電流スイッチ
２１　可変電圧源
２３、４３　電流センサ
２５、２６、４２　インダクタ
３１、３２　Ｎ型ＦＥＴ
３３　ハイサイドゲートドライバ（ＨＳＤ）
３４　ローサイドゲートドライバ（ＬＳＤ）
４１　可変ＤＣ電圧源
４４　比較制御器
５２　電圧比較器
５３　コーダ
１００、２００　電源変調器
２１１　デコーダ
２１２　　多値パルス電流変調器
２３１　　増幅器
２３２　　抵抗
Ａ、Ｂ　　端子
Ｃ１、Ｃ２　容量
Ｃｇ　接地容量
ＣＬＫＯ　外部クロック信号源
ＡＭＰ　差動入力型増幅器
Ｄｓ　ダイオード
ＥＳ　エンベロープ信号
Ｌ、Ｌ１、Ｌ２　インダクタ
Ｓ１～ＳＮ、Ｓｎ　電流スイッチ
Ｓｖ１、Ｓｖ２、ＳＷ　スイッチ素子
Ｔ１　制御端子
Ｔ２、Ｔ３　信号端子
ＷＳ　　無線信号

Claims

　無線信号を増幅する電力増幅器と、
　前記無線信号のエンベロープ信号が入力される、負帰還がかけられたリニアアンプと、
　インダクタを介して前記電力増幅器の電源端子及び前記リニアアンプの出力端子と接続され、前記無線信号のエンベロープ信号から生成された制御信号に応じてパルス電流を出力するパルス電流変調器と、を備え、
　前記パルス電流変調器は、
　ＤＣ電流源と、
　アノードが前記ＤＣ電流源の出力端子と接続され、カソードが当該パルス電流変調器の出力端子と接続されるダイオードと、
　前記ＤＣ電流源の前記出力端子と接地電位との間に挿入され、前記制御信号により制御されるスイッチ素子と、を備える、
　電源変調器。
　前記電力増幅器の前記電源端子及び前記リニアアンプの前記出力端子と、前記パルス電流変調器との間に挿入されるフィルタ回路を備えることを特徴とする、
　請求項１に記載の電源変調器。
　前記パルス電流変調器は、
　前記ＤＣ電流源、前記ダイオード及び前記スイッチ素子からなる組をＮ（Ｎは２以上の整数）組備え、
　ｋ（ｋは、２以上Ｎ以下の整数）番目の組の前記ＤＣ電流源が出力する電流値は、（ｋ－１）番目の組の前記ＤＣ電流源が出力する電流値の２倍であり、
　Ｎビットのデジタル信号である前記制御信号のそれぞれのビットに応じて、前記Ｎ組のスイッチ素子のそれぞれが制御されることを特徴とする、
　請求項１又は２に記載の電源変調器。
　前記パルス電流変調器は、
　アナログ信号である前記制御信号をＭ（Ｍは２以上の整数）ビットのデジタル信号に変換するＡＤコンバータと、
　前記ＤＣ電流源、前記ダイオード及び前記スイッチ素子からなる組をＭ組備え、
　ｊ（ｊは、２以上Ｍ以下の整数）番目の組の前記ＤＣ電流源が出力する電流値は、（ｊ－１）番目の組の前記ＤＣ電流源が出力する電流値の２倍であり、
　前記Ｍビットのデジタル信号のそれぞれのビットに応じて、前記Ｍ組のスイッチ素子のそれぞれが制御されることを特徴とする、
　請求項１又は２に記載の電源変調器。
　前記ＤＣ電流源は、
　可変電圧源と、
　前記可変電圧源と接続されるインダクタと、
　前記インダクタに流れる電流を検出する電流センサと、
　前記電流センサにより検出された前記インダクタを流れる電流の値が所定値となるように、前記可変電圧源の出力電圧値を制御する比較制御器と、を備えることを特徴とする、
　請求項１乃至４のいずれか一項に記載の電源変調器。
　前記電流センサは、前記インダクタを流れる電流が供給される抵抗と、
　前記抵抗の両端の差電圧を増幅し、増幅した信号を前記比較制御器に出力する差動増幅器を備えることを特徴とする、
　請求項５に記載の電源変調器。
　前記可変電圧源は、
　電源電圧を出力する第１の電源と接地電位を出力する第２の電源との間に直列に挿入され、前記比較制御器により制御される第３及び第４のスイッチ素子を備え、
　前記第３のスイッチ素子は、前記第４のスイッチ素子に対して相補的に開閉することを特徴とする、
　請求項５又は６に記載の電源変調器。
　前記比較制御器は、
　前記電流センサにより検出された前記インダクタを流れる電流の値と前記所定値とを比較し、
　比較結果に基づいて、前記第３及び第４のスイッチ素子を相補的に開閉させることを特徴とする、
　請求項７に記載の電源変調器。
　前記スイッチ素子は、電界効果トランジスタ又はバイポーラトランジスタにより構成されることを特徴とする、
　請求項１乃至８のいずれか一項に記載の電源変調器。
　負帰還がかけられたリニアアンプに無線信号のエンベロープ信号を入力し、
　パルス電流変調器からの電流を、無線信号を増幅する電力増幅器の電源端子及び前記リニアアンプの出力端子に出力し、
　前記パルス電流変調器は、
　アノードがＤＣ電流源の出力端子と接続され、カソードが当該パルス電流変調器の出力端子と接続されるダイオードを介して、前記ＤＣ電流源からの電流を出力し、
　前記無線信号のエンベロープ信号から生成された制御信号により、ＤＣ電流源の前記出力端子と接地電位との間に挿入されるスイッチ素子が制御される、
　電源変調器の制御方法。