JP5725027B2 - 送信装置及びその制御方法 - Google Patents

Description

本発明は、携帯電話や無線ＬＡＮ等の通信機器に用いられる送信装置及びその制御方法に関し、特に、電力効率に優れる送信装置及びその制御方法に関する。

携帯電話や無線ＬＡＮなどの通信機器の送信部は、低消費電力で動作することが求められる。この通信機器の送信部は、出力電力の大きさに関係なく低消費電力で動作し、かつ送信信号の精度を確保することが求められる。特に、通信機器の送信部の最終段に配置される電力増幅器は、通信機全体の消費電力の５０％以上を占める。そのため、通信機器の送信部の最終段に配置される電力増幅器には、高い電力効率が求められる。

近年、高い電力効率の実現が期待される電力増幅器として、スイッチング増幅器が注目されている。スイッチング増幅器には、パルス波形の信号が入力される。そして、スイッチング増幅器は、パルス波形を維持したまま、入力されたパルス波形信号の電力を増幅する。スイッチング増幅器により増幅されたパルス波形の信号は、フィルタ素子にて所望の周波数成分以外の周波数成分が十分に抑圧されたのち、アンテナから送信される。

ここで、一般的なスイッチング増幅器である電流モードＤ級増幅器（以下、ＣＭＣＤと称する）について説明する。図１７は、ＣＭＣＤ６の構成例を示す回路ブロック図である。ＣＭＣＤ６は、可変電流源６１及び６２、スイッチ素子６３及び６４、負荷６５、フィルタ回路６６により構成される。可変電流源６１及び６２は、電源ＶＤＤに対して並列に接続される。スイッチ素子６３は、可変電流源６１とグランドＧＮＤとの間に接続される。スイッチ素子６４は、可変電流源６２とグランドＧＮＤとの間に接続される。スイッチ素子６３の出力端子とスイッチ素子６４の出力端子との間には、負荷６５とフィルタ回路６６とが並列に接続される。

スイッチ素子６３及び６４の制御端子には、パルス信号が入力される。スイッチ素子６４の制御端子に入力されるパルス信号は、スイッチ素子６３の制御端子に入力されるパルス信号に対する相補的な信号である。これにより、スイッチ素子６３及び６４は、一方がＯＮ状態の場合には、他方がＯＦＦ状態となるように制御される。ＯＦＦ状態のスイッチ素子に接続された電流源からは、負荷６５及びフィルタ回路６６に電流が供給される。ＯＮ状態のスイッチ素子には、当該スイッチ素子と接続された電流源から電流が流れ込む。さらに、ＯＮ状態のスイッチ素子には、ＯＦＦ状態のスイッチ素子に接続された電流源からも、負荷６５及びフィルタ回路６６を経由して電流が流れ込む。

一般的なＡＢ級電力増幅器などではバイアス電流が必要とされる。一方、ＣＭＣＤでは、バイアス電流は必要ない。よって、ＣＭＣＤにおける電力損失は、寄生容量に充放電される際に発生するスイッチ損失と寄生抵抗で発生する熱損失との和に等しい。従って、寄生容量及び寄生抵抗が理想的にゼロであれば、ＣＭＣＤの電力損失は０となる。

次いで、上述のＣＭＣＤ６を用いた送信装置７００の構成例について説明する。図１８は、ＣＭＣＤ６を用いた送信装置７００の構成例を示す回路ブロック図である。送信装置７００は、ＲＦ信号生成器７１、ドライバアンプ７２及びＣＭＣＤ６により構成される。

ＲＦ信号生成器７１は、デジタルベースバンド（以下、ＤＢＢと称する）７１１、シグマデルタ変調器７１２及び７１３、デジタルアップコンバータ７１４及びインバータ７１５により構成される。例えばＷ−ＣＤＭＡを例にとると、ＤＢＢ７１１により、１０ｂｉｔ以上の多ｂｉｔ信号である無線信号が生成される。一方、ＣＭＣＤ６に入力可能な信号は、ハイ・ローの２つの状態（１ｂｉｔ）で情報を表現するパルス信号である。よって、ＤＢＢ７１１から出力される多ビット信号を、あらかじめ、オーバーサンプリングを施した１ビット信号に変換する必要がある。オーバーサンプリングにより多ビット信号を１ｂｉｔ信号に変換する手段として、シグマデルタ変調器７１２及び７１３を用いている。

シグマデルタ変調器７１２及び７１３から出力された信号は、デジタルアップコンバータ７１４を介して、パルス信号として出力される。デジタルアップコンバータ７１４から出力されたパルス信号は２つに分割される。分割されたパルス信号の一方は、インバータ７１５により反転する。非反転パルス信号は、ドライバアンプ７２を介して、ＣＭＣＤ６のスイッチ素子６３に入力される。反転パルス信号は、ドライバアンプ７２を介して、ＣＭＣＤ６のスイッチ素子６４に入力される。

上述のシグマデルタ変調器７１２及び７１３は、所望の周波数帯近傍の雑音特性を良好に保つことができる。これにより、本構成例では、良好な雑音特性を維持しながら多ビット無線信号をパルス信号に変換し、そのパルス信号をＣＭＣＤ６に入力することが可能となる。

R.Leberer, R.Reber, and M.Oppermann, "An AlGaN/GaN class-S amplifier for RF-communication signals", IEEE/MTT-S International Microwave Symposium 2008, June 2008, pp.85-88.

しかしながら、発明者は、上述の回路構成例では、実際には高効率な電力増幅が達成できないという課題を見出した。図１９は、シグマデルタ変調によりＷ−ＣＤＭＡ信号を１ｂｉｔ信号に変換した場合のスイッチ素子６３及び６４の出力電圧波形を示すグラフである。曲線Ｌ６３は、スイッチ素子６３の出力電圧波形を示す。曲線Ｌ６４は、スイッチ素子６４の出力電圧波形を示す。線Ｇ６３は、スイッチ素子６３の制御端子に入力されるパルス信号波形を示す。スイッチ素子６３の制御端子に連続したＯＦＦ信号が入力されると、スイッチ素子６３の出力電圧（曲線Ｌ６３）は、マイナス側に振れ込む。

ここで、スイッチ素子６３及び６４をＦＥＴ素子で構成した場合について検討する。この場合、ＦＥＴ素子のドレイン端子の電圧はマイナス側に振れ込む。ＦＥＴ素子は、ドレイン端子の電圧が０以上で、ゲート電位がソース電位に対して閾値（Ｖｔｈ）よりも小さい場合には、ＯＦＦ状態となる。しかし、ドレイン端子の電圧がマイナス側に振れ込み、ゲート電位とドレイン電位との差が閾値（Ｖｔｈ）以上である場合には、チャネルが開いて導通状態となる。

よって、ＦＥＴ素子において、ドレイン端子の電圧がマイナス側に振れ込んでもＯＦＦ状態を維持するには、ゲート電位をドレイン電位に追従させてマイナス側に振れ込ませる必要がある。換言すれば、ゲート電位とドレイン電位との差を、常にＶｔｈ以下にする必要がある。一般的に、Ｗ−ＣＤＭＡ信号を１００Ｗ級で出力する場合、ドレイン端子の電位は、数十Ｖほどマイナス側に振れ込む。よって、スイッチ素子のゲートに与えるＯＦＦ信号の電圧も、数十Ｖほどマイナス側に振れ込ませる必要がある。一方、ＯＮ信号は、プラス側に数Ｖ必要である。従って、スイッチ素子のゲートに与えるＯＮ信号とＯＦＦ信号との間の電位差は、数十Ｖ程度になる。

スイッチ素子のゲートを駆動するために必要な電力Ｐｄｒｖは、以下の式（１）で表される。以下、Ｃｇｓはゲート容量である。Ｖｇｓはゲートに与えるＯＮ信号とＯＦＦ信号と間の電位差である。ｆはスイッチング周波数である。

Ｐｄｒｖ＝Ｃｇｓ・Ｖｇｓ^２・ｆ ・・・（１）

式（１）で示すように、電力Ｐｄｒｖは、電位差Ｖｇｓの２乗に比例する。一般的なデバイスにおいては、電位差Ｖｇｓは数Ｖが必要とされる。このときの電力Ｐｄｒｖは数Ｗ程度である。よって、電位差Ｖｇｓが数十Ｖとなる状況においては、電力Ｐｄｒｖは数百Ｗとなり、消費電力が著しく増加してしまうことになる。

本発明は、上記の課題に鑑みて為されたものである。本発明の目的は、良好な雑音特性を有する電力効率に優れた送信装置及びその制御方法を提供することにある。

本発明の一態様にかかる送信装置は、入力された無線信号を振幅信号と位相信号とに分割して出力するＲＦ信号生成器と、前記振幅信号及び前記位相信号を用いて前記無線信号を増幅するスイッチング増幅器と、を備え、前記スイッチング増幅器は、前記振幅信号により制御され、当該スイッチング増幅器に電流を供給する１以上の可変電流源と、前記位相信号に応じて、前記可変電流源を、接地電位又は当該スイッチング増幅器の出力端子と接続する１以上のスイッチ素子と、を備えるものである。

本発明の一態様にかかる送信装置の制御方法は、入力された無線信号を振幅信号と位相信号とに分割して出力し、前記振幅信号及び前記位相信号を用いて前記無線信号を増幅し、前記振幅信号により制御される可変電流源を、前記位相信号に応じて接地電位又は出力端子と接続するものである。

本発明によれば、良好な雑音特性を有する電力効率に優れた送信装置及びその制御方法を提供することができる。

実施の形態１に係る送信装置１００の構成を示すブロック図である。 実施の形態１にかかるフィルタ回路２６の構成例を示す回路図である。 実施の形態１にかかる電流モードＤ級増幅器（ＣＭＣＤ）２ａの出力波形を示すグラフである。 実施の形態１にかかるＩＱモジュレータ１２の構成例を示すブロック図である。 実施の形態１にかかる振幅位相信号検出器１３の構成例を示すブロック図である。 実施の形態１にかかる振幅検出器１３１の構成例を示す回路図である。 実施の形態１にかかる位相検出器１３２の構成例を示すブロック図である。 実施の形態１にかかるスイッチ素子２３の動作を示す構成図である。 実施の形態１にかかるスイッチ素子２３の構成例を示す回路図である。 実施の形態１にかかる可変電流源２１の構成例を示す回路図である。 実施の形態１にかかる可変電流源２１の他の構成例を示す回路図である。 実施の形態１にかかる電流スイッチＳｎの構成例を示すブロック図である。 実施の形態１にかかるＤＣ電流源Ｉｖｎの構成例を示すブロック図である。 実施の形態１にかかるＤＣ電流源Ｉｖｎの構成の具体例を示すブロック図である。 実施の形態１にかかる電流モードＤ級増幅器（ＣＭＣＤ）の第１の構成転換例であるＣＭＣＤ２ｂの構成を示すブロック図である。 実施の形態１にかかる電流モードＤ級増幅器（ＣＭＣＤ）の第２の構成転換例であるＣＭＣＤ２ｃの構成を示すブロック図である。 実施の形態１にかかる電流モードＤ級増幅器（ＣＭＣＤ）の第３の構成転換例であるＣＭＣＤ２ｄの構成を示すブロック図である。 実施の形態２に係る送信装置２００の構成を示すブロック図である。 実施の形態２にかかる振幅検出器１３３の構成を示すブロック図である。 一般的なスイッチング増幅器である電流モードＤ級増幅器（ＣＭＣＤ）６の構成例を示す回路ブロック図である。 電流モードＤ級増幅器（ＣＭＣＤ）６を用いた送信装置７００の構成例を示す回路ブロック図である。 シグマデルタ変調によりＷ−ＣＤＭＡ信号を１ｂｉｔ信号に変換した場合のスイッチ素子６３及び６４の出力電圧波形を示すグラフである。

以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。また、以下では、電流モードＤ級増幅器（以下、ＣＭＣＤと称する）は、スイッチング増幅器の一形態であるものとする。

実施の形態１
まず、本発明の実施の形態１にかかる送信装置について説明する。図１は、実施の形態１に係る送信装置１００の構成を示すブロック図である。送信装置１００は、ＲＦ信号生成器１ａ及び電流モードＤ級増幅器２ａにより構成される。

ＲＦ信号生成器１ａは、デジタルベースバンド（以下、ＤＢＢと称する）１１、ＩＱモジュレータ１２、振幅位相信号検出器１３により構成される。ＤＢＢ１１は、ＩＱ信号を生成する。ＩＱモジュレータ１２は、ＩＱモジュレーションにより、ＩＱ信号をＲＦ信号ＲＦ（ｔ）に変換する。ここで、ｔは、時間を示す変数である。ＲＦ信号ＲＦ（ｔ）は、一般に、振幅信号ｒ（ｔ）及び位相信号ｔｈ（ｔ）を用いて、以下の式（２）で表される。

ＲＦ（ｔ）＝ｒ（ｔ）・ｔｈ（ｔ） ・・・（２）

また、位相信号ｔｈ（ｔ）は、以下の式（３）で表される。

ｔｈ（ｔ）＝ｃｏｓ（ωｃ・ｔ＋ｔｈｅｔａ（ｔ）） ・・・（３）

但し、ωｃはキャリア周波数に２πを乗じた角速度である。ｔｈｅｔａ（ｔ）は、位相変動である。

振幅位相信号検出器１３は、ＲＦ信号ＲＦ（ｔ）に含まれる振幅信号ｒ（ｔ）と位相信号ｔｈ（ｔ）とを分離して抽出する。また、振幅位相信号検出器１３は、振幅信号ｒ（ｔ）と、位相信号ｔｈ（ｔ）を矩形化した矩形位相信号Ｒｔｈ（ｔ）と、を出力する。位相信号ｔｈ（ｔ）が０以上の場合は、矩形位相信号Ｒｔｈ（ｔ）の値は「１」となる。位相信号ｔｈ（ｔ）が０より小さい場合は、矩形位相信号Ｒｔｈ（ｔ）の値は「０」となる。位相信号ｔｈ（ｔ）と矩形位相信号Ｒｔｈ（ｔ）との間には、以下の式（４）で表される関係が成立している。

Ｒｔｈ（ｔ）＝ｔｈ（ｔ）＋ｄｉｓ（ｔ） ・・・（４）

但し、ｄｉｓ（ｔ）は、ｔｈ（ｔ）の高調波成分で構成される。

ＣＭＣＤ２ａは、可変電流源２１及び２２、スイッチ素子２３及び２４、負荷２５、フィルタ回路２６により構成される。可変電流源２１及び２２は、電源ＶＤＤに対して並列に接続される。スイッチ素子２３は、可変電流源２１とグランドＧＮＤとの間に接続される。スイッチ素子２４は、可変電流源２２とグランドＧＮＤとの間に接続される。スイッチ素子２３の出力端子とスイッチ素子２４の出力端子との間には、負荷２５とフィルタ回路２６とが並列に接続される。可変電流源２１及び２２には、振幅信号ｒ（ｔ）が制御信号として入力される。スイッチ素子２３には、矩形位相信号Ｒｔｈ（ｔ）が制御信号として入力される。スイッチ素子２４には、インバータＩＮＶを介して、矩形位相信号Ｒｔｈ（ｔ）の相補信号が制御信号として入力される。

ここで、ＣＭＣＤ２ａにおける電流の流れについて説明する。まず、スイッチ素子２３がＯＦＦ状態、スイッチ素子２４がＯＮ状態の場合について説明する。この場合、スイッチ素子２４には、負荷２５及びフィルタ回路２６を介して、可変電流源２１から電流が流れ込む。さらに、スイッチ素子２４には、可変電流源２２からの電流が流れ込む。続いて、スイッチ素子２３がＯＮ状態、スイッチ素子２４がＯＦＦ状態の場合について説明する。この場合、スイッチ素子２３には、負荷２５及びフィルタ回路２６を介して、可変電流源２２から電流が流れ込む。さらに、スイッチ素子２３には、可変電流源２１からの電流が流れ込む。すなわち、負荷２５及びフィルタ回路２６には、スイッチ素子２３及び２４の開閉動作に対応して流れる方向が反転する、パルス状の電流が入力される。

次に、フィルタ回路２６の構成例について説明する。図２は、フィルタ回路２６の構成例を示す回路図である。フィルタ回路２６は、インダクタＬ１と容量Ｃ１とにより構成される。インダクタＬ１と容量Ｃ１とは並列に接続される。フィルタ回路２６のインピーダンスは、共振点に近づくほど大きくなる（開放条件に近くなる）。一方、フィルタ回路２６のインピーダンスは、共振点から離れるほど小さくなる（短絡条件に近くなる）。

フィルタ回路２６を構成する素子の定数を好適に設定することにより、フィルタ回路２６の共振点を無線信号の所望帯域に一致させることができる。これにより、所望帯域に対しては、開放条件に近い状態が実現される。一方、所望帯域以外の帯域に対しては、短絡条件に状態となる。よって、負荷２５を経由して、パルス電流の所望帯域成分のみが供給される。その結果、不要な高調波成分が除去された無線信号が抽出される。

ここで、可変電流源２１及び２２から出力される電流値をＩ（ｔ）とする。スイッチ素子に与えられる制御信号をＰ（ｔ）とする。制御信号Ｐ（ｔ）は、「１」又は「−１」の２つの状態からなる１ｂｉｔ信号である。制御信号Ｐ（ｔ）が「１」の場合には、スイッチ素子２３がＯＮとなる。制御信号Ｐ（ｔ）が「−１」の場合には、スイッチ素子２４がＯＮとなる。よって、負荷２５およびフィルタ回路２６へ出力される電流信号Ｄｏｕｔ（ｔ）は、以下の式（５）で表される。

Ｄｏｕｔ（ｔ） ＝ Ｉ（ｔ）・Ｐ（ｔ） ・・・（５）

さらに、電流信号Ｄｏｕｔ（ｔ）は、以下の式（６）で表される。

Ｄｏｕｔ（ｔ）＝ｒ（ｔ）・Ｒｔｈ（ｔ）
＝ｒ（ｔ）・（ｔｈ（ｔ）＋ｄｉｓ（ｔ））
＝ｒ（ｔ）・ｔｈ（ｔ）＋ｒ（ｔ）・ｄｉｓ（ｔ）
・・・（６）

フィルタ回路２６の共振周波数を、Ｄｏｕｔ（ｔ）に内包されるｒ（ｔ）・ｔｈ（ｔ）に合わせこむことにより、負荷２５には、ｒ（ｔ）・ｔｈ（ｔ）のみが入力される。すなわち、ＣＭＣＤ２ａによって、ＲＦ信号のみを抽出することができる。

図３は、ＣＭＣＤ２ａの出力波形を示すグラフである。図３では、図１９に示した例とは異なり、ＣＭＣＤ２ａは、振幅変調を行いながらも、出力電圧が大きくマイナス側に振れ込む現象を解消できることが確認できる。よって、スイッチ素子２３及び２４にＦＥＴ素子を用いた場合でも、ゲートに供給されるハイ信号とロー信号との間の電圧差は、数Ｖ程度で十分である。従って、ＣＭＣＤ２ａを有する送信装置１００では、駆動電力を最小限に抑えることができる。

以下では、送信装置１００の各部の構成例について説明する。まず、ＩＱモジュレータ１２の構成例について説明する。図４は、ＩＱモジュレータ１２の構成例を示すブロック図である。ＩＱモジュレータ１２は、ＩＱ局部発振器１２１、混合器１２２、混合器１２３及び合成器１２４により構成される。

ＩＱ局部発振器１２１は、互いに９０°の位相差を有する、２つの正弦波形の電圧信号を生成する。この２つの正弦波形の電圧信号は、ＲＦ信号のキャリア周波数と等しい周波数を有する。混合器１２２及び混合器１２３は、２つの入力端子から入力された信号の積を出力する。混合器１２２には、ＤＢＢ１１からのＩ信号と、ＩＱ局部発振器１２１で生成された正弦波形の電圧信号が入力される。混合器１２３には、ＤＢＢ１１からのＱ信号と、局部発振器で生成された正弦波形の電圧信号が入力される。合成器１２４は、２つの入力端子から入力された信号の和を出力する。

ＩＱ局部発振器１２１で生成される一方の正弦波形の電圧信号をｖｌｏ＿ｉ、他方の正弦波形の電圧信号をＶｌｏ＿ｑとする。電圧信号をｖｌｏ＿ｉは、混合器１２２に入力される。電圧信号をｖｌｏ＿ｑは、混合器１２３に入力される。電圧信号ｖｌｏ＿ｉと電圧信号ｖｌｏ＿ｑとの間には、９０度の位相差が有るので、電圧信号ｖｌｏ＿ｉ及び電圧信号ｖｌｏ＿ｑは、以下の式（７）及び（８）で表される。

Ｖｌｏ＿ｉ＝Ａｃｏｓ（ωｃｔ） ・・・（７）

Ｖｌｏ＿ｑ＝Ａｓｉｎ（ωｃｔ） ・・・（８）

但し、ωｃは、キャリア周波数に相当する角周波数である。

ここで、混合器１２２に入力されるベースバンド信号Ｉの電圧をＶｂｂ＿ｉとする。混合器１２３に入力されるベースバンド信号Ｑの電圧をＶｂｂ＿ｑとする。すると、ベースバンド信号Ｖｂｂ＿ｉ及びＶｂｂ＿ｑは、以下の式（９）及び（１０）で表される。

Ｖｂｂ＿ｉ＝Ｂｃｏｓ（ωｂｔ＋θ） ・・・（９）

Ｖｂｂ＿ｑ＝−Ｂｓｉｎ（ωｂｔ＋θ） ・・・（１０）

但し、Ｂは、振幅情報である。θは、位相情報である。ωｂは、中間周波数に相当する角周波数である。

混合器１２２は、電圧信号Ｖｌｏ＿ｉとベースバンド信号Ｉの電圧Ｖｂｂ＿ｉとの積を出力する。混合器１２３は、電圧信号Ｖｌｏ＿ｑとベースバンド信号Ｑの電圧Ｖｂｂ＿ｑとの積を出力する。混合器１２２出力電圧信号Ｖｍｉｘ１は、以下の式（１１）で表される。混合器１２３の出力電圧信号Ｖｍｉｘ２は、以下の式（１２）で表される。

Ｖｍｉｘ１＝０．５×ＡＢ｛ｃｏｓ（（ωｃ＋ωｂ）ｔ＋θ）＋ｃｏｓ（（ωｃ−ωｂ）ｔ−θ）｝ ・・・（１１）

Ｖｍｉｘ２＝０．５×ＡＢ｛ｃｏｓ（（ωｃ＋ωｂ）ｔ＋θ）−ｃｏｓ（（ωｃ−ωｂ）ｔ−θ）｝ ・・・（１２）

合成器１２４では、混合器１２２の出力電圧信号Ｖｍｉｘ１と混合器１２３の出力電圧信号Ｖｍｉｘ２との和を出力する。合成器１２４の出力電圧信号Ｖｃｏｍｂは、以下の式（１３）で表される。

Ｖｃｏｍｂ＝ＡＢｃｏｓ（（ωｃ＋ωｂ）ｔ＋θ） ・・・（１３）

出力電圧信号Ｖｃｏｍｂは、ベースバンド信号の角周波数から、ωｃだけ周波数が増加したＲＦ信号である。

次に、振幅位相信号検出器１３について説明する。図５Ａは、振幅位相信号検出器１３の構成例を示すブロック図である。振幅位相信号検出器１３は、振幅検出器１３１及び位相検出器１３２により構成される。

図５Ｂは、振幅検出器１３１の構成例を示す回路図である。振幅検出器１３１は、ダイオードＤ１３、抵抗Ｒ１３及び容量Ｃ１３により構成される。ダイオードＤ１３は、入力電圧の２乗に比例した電流を出力する。よって、ダイオードにＲＦ信号が入力された場合、振幅値が大きいほど、ダイオードＤ１３から出力される電流値の時間平均値は大きくなる。ダイオードＤ１３の後段に接続された抵抗Ｒ１３及び容量Ｃ１３はフィルタ回路を構成する。このフィルタ回路は、ダイオードＤ１３の出力電流に含まれるＤＣ成分のみを取り出す。取り出されたＤＣ成分は、ダイオードＤ１３の出力電流の時間平均値に等しい。つまり、ＲＦ信号の振幅値が大きくなるほど、ＤＣ成分の値は大きくなる。すなわち、ダイオードＤ１３の出力電流のＤＣ成分は、ダイオードＤ１３に入力されるＲＦ信号の振幅値に対して、単調に増加する１対１の関数である。従って、取り出されたＤＣ成分により、ＲＦ信号に含まれる振幅情報を抽出することが可能となる。

図５Ｃは、位相検出器１３２の構成例を示すブロック図である。位相検出器１３２は、コンパレータＣＭＰで構成される。コンパレータＣＭＰは、入力信号が正の値をとる場合にハイ信号を出力し、入力信号が負の値をとる場合にロー信号を出力する。ここで、ＲＦ信号は、位相が０°〜１８０°の場合に正の値となり、位相が１８０°〜３６０°の場合に負の値となる。よって、位相検出器１３２は、ＲＦ信号が入力されると、ＲＦ信号の位相が０°〜１８０°の場合にハイ信号を出力し、ＲＦ信号の位相が１８０°〜３６０°の場合にロー信号を出力する。コンパレータＣＭＰの出力は、理想的には矩形波である。

次に、スイッチ素子２３及び２４について説明する。図６Ａは、スイッチ素子２３の動作を示す構成図である。スイッチ素子２３は、制御端子Ｔ１、信号端子Ｔ２及び信号端子Ｔ３を有する。制御端子Ｔ１にハイ信号が入力されると、信号端子Ｔ２と信号端子Ｔ３とが短絡状態（ＯＮ状態）となる。制御端子Ｔ１にロー信号が入力されると、信号端子Ｔ２と信号端子Ｔ３とが無接続状態（ＯＦＦ状態）となる。図６Ｂは、スイッチ素子２３の構成例を示す回路図である。スイッチ素子２３は、電界効果トランジスタ（ＦＥＴ）又はバイポーラトランジスタを用いて実現することができる。制御端子Ｔ１は、ＦＥＴのゲート端子又はバイポーラトランジスタのベース端子に対応する。信号端子Ｔ２は、ＦＥＴのソース端子又はバイポーラトランジスタのエミッタ端子に対応する。信号端子Ｔ３は、ＦＥＴのドレイン端子又はバイポーラトランジスタのコレクタ端子に対応する。スイッチ素子２４の動作及び構成については、スイッチ素子２３と同様であるので、説明を省略する。

次に、可変電流源２１及び２２について説明する。図７は、可変電流源２１の構成例を示す回路図である。可変電流源２１は、ＦＥＴで構成される。可変電流源２１の制御信号は、ＦＥＴのゲート端子に与えられる。ＦＥＴのドレイン−ソース間に流れる電流値は、飽和領域においてはゲート電位と閾値電圧の差の２乗に比例する。すなわち、ゲート電位とドレイン−ソース間に流れる電流は１対１の関係になる。従って、ゲート電位による電流の制御が可能となる。なお、可変電流源２１は、バイポーラトランジスタにより構成することも可能である。可変電流源２２の構成については、可変電流源２１と同様であるので、説明を省略する。

図８は、可変電流源２１の他の構成例を示す回路図である。図８の可変電流源２１は、デコーダ２１１及びパルス可変電流源２１２により構成される。パルス可変電流源２１２は、１以上のＤＣ電流源Ｉｖ１〜ＩｖＮと、ＤＣ電流源Ｉｖ１〜ＩｖＮの出力端子に接続された電流スイッチＳ１〜ＳＮにより構成される。電流スイッチＳｎ（ｎは１以上の整数）は、ＤＣ電流源Ｉｖｎから出力される電流の出力先を、接地ノード又はパルス可変電流源２１２の出力ノードに切り替える。パルス可変電流源２１２から出力される電流は、電流スイッチを介してパルス可変電流源２１２の出力ノードに接続されたＤＣ電流源から出力される電流の合計と等しい。

デコーダ２１１には、ＲＦ信号生成器１ａで生成された振幅信号ｒ（ｔ）が入力される。ＲＦ信号生成器１ａで生成される振幅信号ｒ（ｔ）がＮビットのデジタル信号である場合、パルス可変電流源２１２には、ＤＣ電流源Ｉｖ１〜ＩｖＮが設けられる。ＤＣ電流源Ｉｖｎの電流値Ｉｎは、２のべき乗の重みづけがされており、具体的にはＩ０×２^−ｎである。ここで、Ｉ０は、任意の値である。デコーダ２１１は、ＤＣ電流源Ｉｖ１〜ＩｖＮに接続される電流スイッチＳ１〜ＳＮの制御信号として、振幅信号ｒ（ｔ）のビットを上位ビットから順々に割り当てる。なお、振幅信号ｒ（ｔ）がアナログ信号の場合には、このアナログ信号はＮビットのデジタル信号にＡＤ変換される。そして、ＡＤ変換により生成されたデジタル信号が、デコーダ２１１へ入力される。

続いて、電流スイッチＳｎについて説明する。図９は、電流スイッチＳｎの構成例を示すブロック図である。電流スイッチＳｎは、ダイオードＤｓと、電流スイッチ素子ＳＷとで構成される。電流スイッチ素子ＳＷは、例えば図６Ｂに示す構成とすることができる。電流スイッチ素子ＳＷは、ダイオードＤｓのアノード側端子と接地電位（または任意のＤＣ電位）との間に挿入される。ダイオードＤｓのアノード側端子は、さらに端子Ａと接続される。ダイオードＤｓのカソード側端子は、端子Ｂと接続される。

電流スイッチ素子ＳＷが開放状態の場合には、端子Ａに入力された電流は、ダイオードＤｓを経由して、端子Ｂに出力される。電流スイッチ素子ＳＷが短絡状態の場合には、端子Ａに入力された電流は、電流スイッチ素子ＳＷを介して、接地電位に出力される。

続いて、ＤＣ電流源Ｉｖｎについて説明する。図１０は、ＤＣ電流源Ｉｖｎの構成例を示すブロック図である。ＤＣ電流源Ｉｖｎは、可変ＤＣ電圧源４１、インダクタ４２、電流センサ４３及び比較制御器４４から構成される。可変ＤＣ電圧源４１から出力される電流は、インダクタ４２及び電流センサ４３を介して出力される。電流センサ４３は、電流センサ４３を流れる電流の大きさを検出する。比較制御器４４は、電流センサ４３で検出された電流値が所望の値となるように、可変ＤＣ電圧源４１の電圧を制御する。

ここで、可変ＤＣ電圧源４１の電圧値をＶｄｃとする。インダクタ４２のインダクタンスをＬａｄｄとする。ＤＣ電流源Ｉｖｎの出力端子に接続される負荷抵抗の値をＲｌｏａｄとする。ＤＣ電流源Ｉｖｎの出力電流をＩｏｕｔとする。電圧値Ｖｄｃを入力信号、Ｉｏｕｔを出力信号とした伝達関数Ｆ（ｓ）は、以下の式（１４）で表される。

Ｆ（ｓ）＝Ｒｌｏａｄ／（ｓ・Ｌａｄｄ＋Ｒｌｏａｄ）
・・・（１４）

上式は、伝達関数Ｆ（ｓ）が、３ｄＢ−カットオフ周波数がＲｌｏａｄ／（２・π・Ｌａｄｄ）で与えられる、ローパスフィルタの伝達関数であることを表している。可変ＤＣ電圧源４１に与える制御信号を、上述のカットオフ周波数よりも十分速い速度で更新することにより、出力電流Ｉｏｕｔの変動特性を最小限に抑えることができる。

ＤＣ電流源Ｉｖｎの構成について更に説明する。図１１は、ＤＣ電流源Ｉｖｎの構成の具体例を示すブロック図である。可変ＤＣ電圧源４１は、ＤＣ電圧源５１と接地端子との間に、スイッチ素子Ｓｖ１及びＳｖ２が縦列に挿入されている。スイッチ素子Ｓｖ１及びＳｖ２は、例えば図６Ｂに示す構成とすることができる。電源側のスイッチ素子Ｓｖ１と接地側のスイッチ素子Ｓｖ２とは、は相補的な開閉動作を行う。つまり、スイッチ素子Ｓｖ１及びＳｖ２のどちらか一方がＯＮの場合には、もう一方はＯＦＦとなる。スイッチ素子Ｓｖ１がＯＮの場合には、可変ＤＣ電圧源４１の出力電圧は電源電圧に等しい。一方、スイッチ素子Ｓｖ２がＯＮの場合には、可変ＤＣ電圧源４１の出力電圧は接地電位に等しい。

電流センサ４３は、抵抗Ｒｓ及び差動入力型増幅器ＡＭＰにより構成される。差動入力型増幅器ＡＭＰは、抵抗Ｒｓの両端子ノードの電圧情報を入力とする。入力電流が抵抗Ｒｓを流れると、抵抗Ｒｓの両端には、電流と抵抗値との積に等しい電圧差が発生する。差動入力型増幅器ＡＭＰは、本電圧差を増幅して出力する（本実施の形態では、増幅率は正の値とする）。なお、抵抗Ｒｓの両端の電圧差と差動入力型増幅器ＡＭＰの出力値とは、１：１に対応する。すなわち、この電流センサ４３は、入力電流の電流値を電圧値に変換して出力することができる。

比較制御器４４は、電圧比較器５２とコーダ５３から構成される。電圧比較器５２は、電流センサ４３から出力される電圧値と内部参照値とを比較する。電流センサ４３からの出力が内部参照値よりも大きい場合、電流センサ４３を流れる電流量は所望値よりも大きいことを意味する。この場合、コーダ５３は、可変ＤＣ電圧源４１を構成する接地側のスイッチ素子Ｓｖ２をＯＮ状態にするとともに、電源側のスイッチ素子Ｓｖ１をＯＦＦ状態にする制御信号を出力する。一方、電流センサ４３からの出力が内部参照値よりも小さい場合、電流センサ４３を流れる電流量は所望値よりも小さいことを意味する。この場合、コーダ５３は、可変ＤＣ電圧源４１を構成する接地側のスイッチ素子Ｓｖ２をＯＦＦ状態にするとともに、電源側のスイッチ素子Ｓｖ１をＯＮ状態にする制御信号を出力する。

また、比較制御器４４は、外部クロック信号源ＣＬＫＯからの外部クロック信号に同期して動作する。すなわち、電圧比較器５２における比較動作及び可変ＤＣ電圧源４１へ与える制御信号を更新する周期は、外部クロック信号源ＣＬＫＯの周期に等しい。ＤＣ電流源Ｉｖｎに接続される負荷が時間的に変動しても、それよりも十分短い早い周期のクロック信号を発生するクロック信号源を用いて比較制御器を動作させることにより、可変ＤＣ電圧源４１に対する制御信号は、負荷の変動周期よりも短い周期で更新される。以上の動作により、ＤＣ電流源Ｉｖｎは、所望のＤＣ電流を出力し続けることができる。

続いて、ＣＭＣＤの構成転換例について説明する。図１２は、ＣＭＣＤの第１の構成転換例であるＣＭＣＤ２ｂの構成を示すブロック図である。ＣＭＣＤ２ｂは、可変電流源３１、インダクタ３２及び３３、スイッチ素子２３及び２４により構成される。スイッチ素子２３及び２４は、ＣＭＣＤ２ａにおけるものと同様である。可変電流源３１の一端は電源ＶＤＤと接続される。可変電流源３１の他端はインダクタ３２を介してスイッチ素子２３と接続され、さらにインダクタ３３を介してスイッチ素子２４と接続される。可変電流源３１は、例えば、振幅信号ｒ（ｔ）により制御される。ＣＭＣＤ２ｂのその他の構成は、ＣＭＣＤ２ａと同様であるので、説明を省略する。

インダクタ３２及び３３は、電流値の変動を抑圧する。そのため、インダクタ３２及びＬ３３により、擬似的に電流源の動作が提供される。よって、本構成例にかかるＣＭＣＤ２ｂは、２つのスイッチ素子のそれぞれに２つの電流源のいずれかが直接接続された、図１に示すＣＭＣＤ２ａと同様の動作を行う。

また、ＣＭＣＤの第２の構成転換例について説明する。図１３は、ＣＭＣＤの第２の構成転換例であるＣＭＣＤ２ｃの構成を示すブロック図である。ＣＭＣＤ２ｃは、図１２に示すＣＭＣＤ２ｂにフィルタ回路３４が追加されたものである。フィルタ回路３４は、可変電流源３１と、インダクタ３２及びＬ３３と、の間に挿入される。ＣＭＣＤ２ｃのその他の構成は、ＣＭＣＤ２ｂと同様であるので、説明を省略する。フィルタ回路３４は、可変電流源３１で発生する不要な高調波成分を除去する。

さらに、ＣＭＣＤの第３の構成転換例について説明する。図１４は、ＣＭＣＤの第３の構成転換例であるＣＭＣＤ２ｄの構成を示すブロック図である。ＣＭＣＤ２ｄは、図１２に示すＣＭＣＤ２ｂの可変電流源３１を可変電圧源３５に置き換えたものである。ＣＭＣＤ２ｄは、図１２に示すＣＭＣＤ２ｂと同様に、インダクタ３２及び３３が電流値の変動を抑圧する。そのため、インダクタ３２及び３３により、擬似的に電流源の動作が提供される。ＣＭＣＤ２ｄのその他の構成は、ＣＭＣＤ２ｂと同様であるので、説明を省略する。よって、本構成例にかかるＣＭＣＤ２ｄは、２つのスイッチ素子のそれぞれに２つの電流源のいずれかが直接接続された、図１に示すＣＭＣＤ２ａと同様の動作を行う。

実施の形態２
次に、本発明の実施の形態２にかかる送信装置について説明する。図１５は、実施の形態２に係る送信装置２００の構成を示すブロック図である。送信装置２００は、送信装置１００のＲＦ信号生成器１ａをＲＦ信号生成器１ｂに置き換えたものである。送信装置２００のその他の構成は、送信装置１００と同様であるので、説明を省略する。

ＲＦ信号生成器１ｂは、送信装置１００のＲＦ信号生成器１ａに除算器１４を追加し、かつ振幅検出器１３１を振幅検出器１３３に置き換えたものである。送信装置２００では、ＤＢＢ１１が除算器１４及び振幅検出器１３３にＩＱ信号を出力する。

除算器１４は、ＩＱ信号を振幅検出器１３３から出力される振幅信号で除算した信号を出力する。除算器１４から出力される無線信号Ｉｂ（ｔ）、Ｑｂ（ｔ）は、以下の式（１５）及び（１６）で表される。

Ｉｂ（ｔ）＝Ｉ（ｔ）／ｒ（ｔ） ・・・（１５）

Ｑｂ（ｔ）＝Ｑ（ｔ）／ｒ（ｔ） ・・・（１６）

除算器１４から出力される無線信号Ｉｂ（ｔ）及びＱｂ（ｔ）は、ＩＱモジュレータ１２に入力され、ＲＦ帯の無線信号に変換される。ＩＱモジュレータ１２の出力信号の振幅値は、式（１３）に示されるように、入力されるＩＱ信号の振幅値に比例する。Ｉｂ（ｔ）及びＱｂ（ｔ）は、式（１５）及び（１６）に示すように、ＤＢＢ１１のＩＱ信号の振幅信号で規格されている。そのため、Ｉｂ（ｔ）及びＱｂ（ｔ）で定義される無線信号の振幅値は１となる。すなわち、本実施の形態におけるＩＱモジュレータ１２の出力信号の振幅値は１となる。よって、ＩＱモジュレータ１２の出力信号ＲＦｂ（ｔ）は、式（２）の右辺の振幅信号ｒ（ｔ）に１を代入した以下の式（１７）で表される。

ＲＦｂ（ｔ）＝ｔｈ（ｔ） ・・・（１７）

すなわち、ＩＱモジュレータ１２の出力信号は、位相信号そのものとなる。位相検出器１３２は、ＩＱモジュレータ１２の出力信号の正負を判定し、式（４）に示した矩形位相信号を生成する。

続いて、振幅検出器１３３について説明する。図１６は、振幅検出器１３３の構成を示すブロック図である。振幅検出器１３３では、Ｉ信号が２乗器１５に入力され、Ｑ信号は２乗器１６に入力される。２乗器１５及び１６から出力された信号は、加算器１７で加算される。２乗根算出器１８は、加算器１７での加算結果の平方根を算出する。すなわち、振幅検出器１３３は、入力されたＩＱ信号の２乗和の平方根を出力する。ＩＱ信号の２乗和の平方根は、無線信号の振幅値に相当し、式（２）の右辺に示した振幅値ｒ（ｔ）と等しい。

上述の通り、ＲＦ信号生成器１ｂは、振幅検出器１３３の出力信号を振幅信号として出力する。また、ＲＦ信号生成器１ｂは、位相検出器１３２の出力信号を位相信号として出力する。ＲＦ信号生成器１ｂからの振幅信号及び位相信号は、実施の形態１にかかる送信装置１００と同様に、ＣＭＣＤ２ａに入力される。従って、ＣＭＣＤ２ａは、実施の形態１における場合と同様に動作し、ＣＭＣＤ２ａに接続された負荷にてＲＦ信号が再現される。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施の形態２にかかる送信装置２００のＣＭＣＤ２ａは、実施の形態１にかかる送信装置１００と同様に、ＣＭＣＤ２ｂ〜２ｄのいずれかと適宜置き換えることが可能である。

また、上述の実施の形態では、スイッチング増幅器の一形態である電流モードＤ級増幅器を有する送信装置について説明したが、適用する増幅器はこれに限られない。すなわち、電流モードＤ級増幅器に代えて、他のスイッチング増幅器を適用することが可能である。

以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

この出願は、２０１０年８月３日に出願された日本出願特願２０１０−１７４４５３を基礎とする優先権を主張し、その開示の全てをここに取り込む。

本発明は、例えば携帯電話や無線ＬＡＮ等の通信機器に適用することが可能である。

１ａ、１ｂ、７１ ＲＦ信号生成器
２ａ〜２ｄ、６ 電流モードＤ級増幅器（ＣＭＣＤ）
１１、７１１ デジタルベースバンド（ＤＢＢ）
１２ モジュレータ
１３ 振幅位相信号検出器
１４ 除算器
１５、１６ ２乗器
１７ 加算器
１８ ２乗根算出器
２１、２２、３１、６１、６２ 可変電流源
２３、２４、６３、６４、Ｓｖ１、Ｓｖ２ スイッチ素子
２５、６５ 負荷
２６、３４、６６ フィルタ回路
３２、３３、４２、Ｌ１ インダクタ
３５ 可変電圧源
４１ 可変ＤＣ電圧源
４３ 電流センサ
４４ 比較制御器
５１ ＤＣ電圧源
５２ 電圧比較器
５３ コーダ
７２ ドライバアンプ
１００、２００、７００ 送信装置
１２１ 局部発振器
１２２、１２３ 混合器
１２４ 合成器
１３１、１３３ 振幅検出器
１３２ 位相検出器
２１１ デコーダ
２１２ パルス可変電流源
７１２ シグマデルタ変調器
７１４ デジタルアップコンバータ
７１５ インバータ
Ａ、Ｂ 端子
ＡＭＰ 差動入力型増幅器
Ｃ１、Ｃ１３ 容量
ＣＬＫＯ 外部クロック信号源
ＣＭＰ コンパレータ
Ｄ１３、Ｄｓ ダイオード
ＧＮＤ グランド
ＩＮＶ インバータ
Ｉｖ１〜ＩｖＮ ＤＣ電流源
Ｒ１３、Ｒｓ 抵抗
Ｓ１〜ＳＮ 電流スイッチ
ＳＷ 電流スイッチ素子
Ｔ１ 制御端子
Ｔ２、Ｔ３ 信号端子

Claims (10)

1. 入力された無線信号を振幅信号と矩形位相信号とに分割して出力するＲＦ信号生成器と、
   前記振幅信号及び前記矩形位相信号を用いて前記無線信号を増幅するスイッチング増幅器と、を備え、
   前記スイッチング増幅器は、
   前記振幅信号により制御され、当該スイッチング増幅器に電流を供給する可変電流源と、
   前記矩形位相信号に応じて、前記可変電流源を、接地電位又は当該スイッチング増幅器の第１の出力端子と接続する第１のスイッチ素子と、
   前記矩形位相信号の相補信号に応じて、前記可変電流源を、接地電位又は当該スイッチング増幅器の第２の出力端子と接続する第２のスイッチ素子と、
   を備える、
   送信装置。
2. 一端が前記第１の出力端子と接続され、他端が前記第２の出力端子と接続されるフィルタ回路を備えることを特徴とする、
   請求項１に記載の送信装置。
3. 前記スイッチング増幅器は、
   前記可変電流源である第１及び第２の可変電流源を備え、
   前記第１のスイッチ素子は、前記第１の可変電流源を、前記矩形位相信号に応じて、接地電位又は当該スイッチング増幅器の前記第１の出力端子と接続し、
   前記第２のスイッチ素子は、前記第２の可変電流源を、前記矩形位相信号に対する前記相補信号に応じて、接地電位又は当該スイッチング増幅器の前記第２の出力端子と接続する、
   請求項１又は２に記載の送信装置。
4. 前記スイッチング増幅器は、
   前記可変電流源と前記第１のスイッチ素子との間に挿入される第１のインダクタと、
   前記可変電流源と前記第２のスイッチ素子との間に挿入される第２のインダクタと、を備え、
   前記第１のスイッチ素子は、前記可変電流源を、前記第１のインダクタを介して、前記矩形位相信号に応じて、接地電位又は当該スイッチング増幅器の前記第１の出力端子と接続し、
   前記第２のスイッチ素子は、前記可変電流源を、前記第２のインダクタを介して、前記矩形位相信号に対する相補信号に応じて、接地電位又は当該スイッチング増幅器の前記第２の出力端子と接続する、
   請求項１又は２に記載の送信装置。
5. 前記可変電流源は、
   前記振幅信号により制御され、当該スイッチング増幅器に電流を供給する可変電圧源と、
   前記可変電圧源と前記第１のスイッチ素子との間に挿入される第１のインダクタと、
   前記可変電圧源と前記第２のスイッチ素子との間に挿入される第２のインダクタと、を備え、
   前記第１のスイッチ素子は、前記可変電流源を、前記矩形位相信号に応じて、接地電位又は当該スイッチング増幅器の前記第１の出力端子と接続し、
   前記第２のスイッチ素子は、前記可変電流源を、前記矩形位相信号に対する相補信号に応じて、接地電位又は当該スイッチング増幅器の前記第２の出力端子と接続する、
   請求項１又は２に記載の送信装置。
6. 前記可変電流源は、電界効果トランジスタにより構成され、
   前記電界効果トランジスタのゲートに前記振幅信号が入力されることを特徴とする、
   請求項１又は２に記載の送信装置。
7. 前記可変電流源は、バイポーラトランジスタにより構成され、
   前記バイポーラトランジスタのベースに前記振幅信号が入力されることを特徴とする、
   請求項１又は２に記載の送信装置。
8. 前記可変電流源は、
   それぞれ出力する電流値が異なる複数のＤＣ電流源と、
   前記振幅信号に応じて前記複数のＤＣ電流源から選択されたＤＣ電流源のそれぞれを、接地電位又は当該可変電流源の出力端子と接続する電流スイッチ回路と、を備えることを特徴とする、
   請求項１又は２に記載の送信装置。
9. 前記可変電流源は、
   Ｎ個（Ｎは２以上の整数）の前記ＤＣ電流源を備え、
   ｋ（ｋは、２以上Ｎ以下の整数）番目の前記ＤＣ電流源が出力する電流値は、（ｋ−１）番目の前記ＤＣ電流源が出力する電流値の２倍であり、
   Ｎビットのデジタル信号からなる前記振幅信号のそれぞれのビットが、前記Ｎ個のＤＣ電流源のそれぞれの制御信号として入力されることを特徴とする、
   請求項８に記載の送信装置。
10. 入力された無線信号を振幅信号と矩形位相信号とに分割して出力し、
    前記振幅信号により、可変電流源が出力する電流を制御し、
    第１のスイッチ素子のオン／オフを前記矩形位相信号により制御して、前記可変電流源を接地電位と接続される端子又は第１の出力端子と接続し、
    第２のスイッチ素子のオン／オフを前記矩形位相信号の相補信号により制御して、前記可変電流源を接地電位と接続される端子又は第２の出力端子と接続する、
    送信装置の制御方法。

Images