WO2012005071A1 - 液晶制御装置、液晶パネル駆動装置、液晶表示装置および液晶パネルの駆動方法 - Google Patents
液晶制御装置、液晶パネル駆動装置、液晶表示装置および液晶パネルの駆動方法 Download PDFInfo
- Publication number
- WO2012005071A1 WO2012005071A1 PCT/JP2011/062766 JP2011062766W WO2012005071A1 WO 2012005071 A1 WO2012005071 A1 WO 2012005071A1 JP 2011062766 W JP2011062766 W JP 2011062766W WO 2012005071 A1 WO2012005071 A1 WO 2012005071A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- voltage
- liquid crystal
- gradation
- negative
- positive
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 159
- 238000000034 method Methods 0.000 title claims description 17
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Definitions
- the present invention relates to a technique for generating a gradation voltage in a liquid crystal driver when the liquid crystal panel is AC driven.
- Patent Document 1 can set the gradation voltage level according to the liquid crystal panel, it is necessary to adjust the variable resistance and provide various registers. Therefore, there has been a demand for a technique capable of setting the level of the gradation voltage according to various liquid crystal panels with a simpler configuration.
- the present invention has been made in view of such a situation, and an object of the present invention is to provide a technique capable of simplifying a configuration related to generation of gradation voltages corresponding to various liquid crystal panels.
- a liquid crystal control device is a liquid crystal that AC drives a liquid crystal panel positively and negatively via a liquid crystal driver having a resistance voltage dividing circuit for generating a plurality of gradation voltages.
- a control device that receives a video signal including gradation data, and outputs a positive polarity gradation signal for positive polarity driving and a negative polarity gradation signal for negative polarity driving with respect to the gradation data of the liquid crystal panel.
- a grayscale signal generation unit that generates the positive grayscale signal and the negative grayscale signal separately to the liquid crystal driver according to characteristics, and a grayscale voltage for positive polarity driving corresponding to the positive grayscale signal And the highest voltage and the lowest voltage for generating the negative voltage driving gradation voltage corresponding to the negative gradation signal, and the highest voltage and the lowest voltage for generating the negative voltage gradation signal. Voltage to the LCD driver And a voltage generator for feeding.
- the liquid crystal panel driving device is a liquid crystal panel driving device that AC drives the liquid crystal panel in a positive polarity and a negative polarity, receives a video signal including grayscale data, and drives the positive polarity for the grayscale data
- a gray-scale signal generating unit for individually generating a positive-polarity grayscale signal for driving and a negative-polarity grayscale signal for driving negative polarity according to the characteristics of the liquid crystal panel, and the highest voltage and the lowest voltage for positive polarity driving
- a liquid crystal driver having a voltage generation unit for generating a highest voltage and a lowest voltage for negative polarity driving, and a resistance voltage dividing circuit, the resistance voltage dividing circuit, and the highest voltage for positive polarity driving
- a positive gradation voltage corresponding to the positive gradation signal is generated using the voltage and the lowest voltage, and the resistance voltage dividing circuit and the highest voltage and the lowest voltage for the negative polarity drive are used.
- the negative gradation signal It generates Fukyokukaicho voltage, and
- the liquid crystal panel driving method is a liquid crystal panel driving method in which the liquid crystal panel is made positive and negative through a liquid crystal driver having a resistance voltage dividing circuit for generating a plurality of gradation voltages.
- a positive polarity gradation signal for positive polarity driving and a negative polarity gradation signal for negative polarity driving are received with respect to the gradation data.
- the liquid crystal driver has a positive voltage highest voltage and a lowest voltage as a reference voltage for generating a positive polarity driving gradation voltage and a negative polarity driving gradation voltage. Only four types of reference voltages, the highest voltage and the lowest voltage, are supplied.
- each gradation voltage is generated using these four kinds of reference voltages and a resistance voltage dividing circuit of the liquid crystal driver.
- each gradation voltage is generated according to the characteristic of the liquid crystal panel, for example, according to the gamma characteristic. Specifically, for example, each gradation voltage is generated so as to correct the gamma characteristic.
- the gradation DAC for generating each gradation voltage according to the gamma characteristic can be omitted on the liquid crystal control substrate side. Moreover, since it is not necessary to send each gradation voltage from the liquid crystal control board to the liquid crystal panel, the number of pins of the connection connector can be reduced. That is, it is possible to simplify the configuration related to the generation of the gradation voltage corresponding to various liquid crystal panels.
- the term “positive electrode” is used for a voltage higher than the center voltage of AC driving, and the term “negative electrode” is used for a voltage lower than the center voltage. It does not correspond to the positive or negative voltage.
- a positive-side lookup table storing positive-polarity gradation data for generating the positive-polarity gradation signal corresponding to the gradation data and a negative-polarity gradation signal corresponding to the gradation data
- a negative-side lookup table for storing negative-polarity grayscale data, and the grayscale signal generation unit generates the positive-polarity and negative-polarity gradation signals using the positive-polarity-side and negative-polarity-side lookup tables, respectively.
- each gradation signal corresponding to the input gradation data can be generated simply by referring to each lookup table.
- positive polarity gradation data and negative polarity gradation data set in accordance with panel characteristics of the liquid crystal panel are stored in the positive polarity side and negative polarity side lookup tables, respectively.
- each gradation signal can be easily generated so as to correct the panel characteristics such as the gamma characteristic.
- the positive side and negative side lookup tables are preferably stored in an electrically rewritable memory.
- various liquid crystal panels can be handled by the same liquid crystal control substrate (liquid crystal control device). That is, it is possible to easily generate gradation voltages corresponding to various liquid crystal panels simply by rewriting the lookup table.
- the voltage generation unit may generate the lowest voltage of the positive gradation voltage and the highest voltage of the negative gradation voltage as the same voltage. Further, the voltage generator generates a common electrode voltage to be supplied to the common electrode of the liquid crystal panel, and the lowest voltage of the positive gradation voltage and the highest voltage of the negative gradation voltage are the same as the common electrode voltage. It may be generated as a voltage. In this case, since the types of voltages generated by the voltage generation unit are reduced, the configuration of the voltage generation unit can be reduced, and the number of wires from the voltage generation unit to the liquid crystal driver can be further reduced.
- the liquid crystal display device includes a liquid crystal panel and the liquid crystal panel driving device.
- FIG. 1 is a block diagram schematically showing a configuration of a liquid crystal display device according to an embodiment of the present invention.
- Block diagram schematically showing the configuration of a source driver of a liquid crystal display device Block diagram schematically showing the configuration of the timing controller of the liquid crystal display device Diagram showing a lookup table of gradation data Graph showing the relationship between gradation level and gradation voltage in AC drive Another graph showing the relationship between gradation level and gradation voltage in AC driving
- FIG. 1 is a block diagram schematically illustrating the configuration of the liquid crystal display device 10 according to the present embodiment
- FIG. 2 is a block diagram schematically illustrating the configuration of the source driver 3 included in the liquid crystal display device 10.
- FIG. 3 is a block diagram schematically showing the configuration of the timing controller 5 included in the liquid crystal display device 10.
- the liquid crystal display device 10 includes a liquid crystal panel 2, a plurality of source drivers 3, a liquid crystal control device 4, and a plurality of gate drivers 8.
- the liquid crystal control device 4 includes a backlight device (not shown) and the like. 1 shows a case where the connection method of the source driver 3 and the gate driver 8 is a TAB (TapeTaAutomated Bonding) method, but is not limited thereto, and may be a COG (Chip On Glass) method or the like.
- the liquid crystal control device 4 and the source driver 3 constitute a “liquid crystal panel driving device” in the present invention.
- the liquid crystal panel 2 is a known active matrix type liquid crystal panel that has two glass substrates (not shown) and is AC-driven positively and negatively. Note that the liquid crystal panel is not limited to an active matrix type liquid crystal panel.
- pixels Px are formed in the vicinity of the intersections of the source lines SL and the gate lines GL.
- Each pixel Px includes a thin film transistor FTF, a liquid crystal layer Clc, and an auxiliary capacitor Cs.
- a parasitic capacitance Cgd is formed between the gate line GL and the drain electrode of the thin film transistor FTF. The parasitic capacitance Cgd varies the liquid crystal driving voltage (gradation voltage) applied to the liquid crystal layer Clc of each pixel Px.
- the other glass substrate is provided with a common electrode (not shown), and a common electrode voltage Vcom is supplied to the common electrode.
- the liquid crystal panel 2 is AC driven in a positive polarity and a negative polarity with respect to the common electrode voltage Vcom.
- an alternating voltage whose polarity changes with respect to the pixel Px is applied to each pixel Px of the liquid crystal panel 2 at predetermined time intervals, for example, every frame period, thereby causing deterioration of the liquid crystal layer Clc. It is prevented.
- the terms “positive electrode” and “negative electrode” are referred to as “positive electrode” with respect to a voltage higher than the common electrode voltage Vcom (central voltage for AC driving), and lower than the common electrode voltage Vcom. It is called “negative electrode” with respect to the voltage, and does not correspond to the positive or negative of the actual voltage.
- the set value of the common electrode voltage Vcom is arbitrary, and may be, for example, a positive voltage of 5V, a ground voltage (zero V), or a negative voltage of ⁇ 5V.
- the common electrode voltage Vcom When the common electrode voltage Vcom is set to a positive voltage of 5 V, for example, the positive drive voltage (grayscale voltage) VH when driving to positive polarity and the negative drive voltage (grayscale voltage) when driving to negative polarity Both VL are positive voltages.
- the common electrode voltage Vcom When the common electrode voltage Vcom is set to zero V, the positive drive voltage VH is a positive voltage and the negative drive voltage VL is a negative voltage.
- the source driver (corresponding to the “liquid crystal driver” in the present invention) 3 includes a positive reference voltage input terminal (VMK0 to VMK8), a negative reference voltage input terminal (VLK0 to VLK8), and a positive gradation voltage.
- a circuit configuration of the source driver 3 is a well-known (existing) source driver configuration in which a plurality of reference voltages are input to generate a gradation voltage.
- the source driver 3 receives from the liquid crystal control device 4 the highest voltage VHmax of the positive gradation voltage VH at the input terminal VMK8, the lowest voltage VHmin at the input terminal VMK0, and the negative gradation voltage VL.
- the highest voltage VLmax is received at the input terminal VLK0
- the lowest voltage VLmin is received at the input terminal VLK8.
- the reference voltage is not input to the positive reference voltage input terminals (VMK1 to VMK7) and the negative reference voltage input terminals (VLK1 to VLK7). That is, the input terminals (VMK1 to VMK7, VLK1 to VLK7) are not used.
- the liquid crystal control device 4 receives a positive gradation signal (display data signal) SDp, a negative gradation signal (display data signal) SDn, a polarity inversion signal REV, a timing signal TS, and the like. Then, the source driver 3 generates the positive gradation voltage (analog voltage) VH corresponding to the positive gradation signal SDp using the positive ladder resistance 31A, the highest voltage VHmax, and the lowest voltage VHmin, and the negative ladder resistance A negative gradation voltage (analog voltage) VL corresponding to the negative gradation signal SDn is generated using 31B, the highest voltage VLmax, and the lowest voltage VLmin.
- the positive ladder resistor 31A includes, for example, 1023 resistors, and divides the voltage difference between the highest voltage VHmax and the lowest voltage VHmin to generate 1024 positive gradation voltages (VH0 to VH1023).
- the negative ladder resistor 31B includes, for example, 1023 resistors, and divides the voltage difference between the highest voltage VLmax and the lowest voltage VLmin to generate 1024 types of negative gradation voltages (VL0 to VL1023).
- the positive gradation voltage (VH0 to VH1023) and the negative gradation voltage (VL0 to VL1023) are supplied to the gradation voltage generation circuit 32.
- Each divided voltage generated by the positive ladder resistance 31A and the negative ladder resistance 31B is determined according to the configuration of each resistance of the ladder resistance. For example, when the resistance value of each resistor is equal, the voltage difference of each divided voltage (each gradation level) becomes equal. Further, by appropriately varying the resistance value of each resistor, for example, the voltage difference between the gradation levels can be varied depending on the gradation level region. That is, the correspondence between the gradation level (0 to 1023) and the gradation voltages VH0 to VH1023, VL0 to VL1023) is determined by the configuration of each resistor of the ladder resistor (31A, 31B) of the source driver to be used.
- the gradation voltage generation circuit 32 includes a DA converter 32A.
- the DA converter 32A receives 2048 kinds (levels) of gray scale voltages of positive gray scale voltages (VH0 to VH1023) and negative gray scale voltages (VL0 to VL1023), polarity inversion signals REV, and gray scale signals SDp and SDn.
- the DA converter 32A then converts the grayscale voltages (analog voltages) VH and VL corresponding to each pixel Px from the 2048 level grayscale voltages based on the polarity inversion signal REV and the grayscale signals SDp and SDn.
- the selected gradation voltages VH and VL are supplied to the output circuit 33.
- the output circuit 33 latches the grayscale voltages for a predetermined number of pixels n (predetermined number of source lines n), and alternately switches the positive grayscale voltage VH and the negative grayscale voltage VL for each predetermined timing according to the timing signal TS. Are simultaneously output to a predetermined number n of source lines (SL1 to SLn). Thereby, each pixel Px is AC driven.
- generates a gradation voltage (VH, VL) with a source driver is not restricted to the said structure.
- the number of levels of the grayscale voltage may be 256, or a configuration in which a predetermined number of grayscale voltages are generated by a resistance voltage dividing circuit (ladder resistor) and other configurations may be employed.
- a method for generating a gradation voltage corresponding to a predetermined number of gradation levels based on the reference voltage and the divided voltage of the resistance voltage dividing circuit is arbitrary.
- a source driver that generates a predetermined number of gradation voltages specific to the source driver that does not depend on the liquid crystal panel 2 based on the reference voltage and the resistance voltage dividing circuit may be used as the source driver.
- the liquid crystal control device 4 includes a timing controller 5, a memory 6, and a voltage generation unit 7.
- the memory 6 includes a ROM, an EEPROM (Electronically Erasable and Programmable Read Only Memory), a RAM, and the like.
- the voltage generator 7 receives a predetermined power supply voltage from a power supply (not shown), and based on the power supply voltage, the common electrode voltage Vcom, the highest voltages VHmax, VLmax, the lowest voltages VHmin, VLmin, and the like. Generate voltage.
- the common electrode voltage Vcom is supplied to the common electrode of the liquid crystal panel 2, and the highest voltage VHmax, VLmax and the lowest voltage VHmin, VLmin are supplied to the source driver 3.
- the timing controller 5 (corresponding to the “gradation signal generation unit” of the present invention) 5 includes a digital gamma / omega correction unit 51, a positive (+) side internal LUT (lookup table) 52A, and a negative electrode.
- a ( ⁇ ) side internal LUT 52B, a polarity signal generation unit 53, a pseudo gradation processing unit 54, and the like are included.
- the timing controller 5 is composed of, for example, an ASIC (Application Specific Integrated Circuit).
- the polarity signal generation unit 53 generates a polarity inversion signal REV for AC driving the liquid crystal panel every predetermined period, for example, every frame period, and sends the polarity inversion signal REV to the digital gamma / omega correction unit 51 and the source driver 3. Supply.
- the predetermined cycle of polarity inversion is not limited to the frame cycle, and may be a cycle of inverting the polarity in units of pixels Px (for each line) or in units of pixels Px (for each pixel).
- the positive internal LUT 52A stores 12-bit positive gradation data Dp corresponding to, for example, 10-bit gradation data (input gradation data) included in the video signal. ing.
- 12-bit negative gradation data Dn is similarly stored in the negative internal LUT 52B corresponding to the 10-bit input gradation data.
- 1024 types of positive tone data Dp and negative tone data Dn corresponding to 1024 types of input tone data (10 bits) are 12 Stored in bit configuration.
- the bit configuration of the gradation data is arbitrary.
- 8-bit or 10-bit positive gradation data Dp and negative gradation data Dn may be used for 8-bit input gradation data.
- 1024 types of positive polarity gradation data Dp correspond to 1024 types of positive polarity gradation voltages (VHmin (VH0) to VHmax (VH1023)), and 1024 types of negative polarity gradation data Dn.
- 1024 negative gradation voltages corresponds to 1024 negative gradation voltages (VLmin (VL0) to VLmax (VL1023)).
- the 12-bit gradation data Dp and Dn and the gradation voltage (analog voltage) at each voltage level correspond one-to-one.
- the positive gradation data Dp is set to “1720” and the negative gradation data Dn is set to “480”.
- positive polarity gradation data Dp and negative polarity gradation data Dn corresponding to the panel characteristics of the liquid crystal panel 2 are respectively stored in the positive side internal LUT 52A and the negative side internal LUT 52B as individual data.
- Panel characteristics include gamma characteristics and omega characteristics.
- the gamma characteristic indicates the relationship between the gradation level and the luminance (light transmittance).
- the omega characteristic indicates a deviation of the center voltage caused by the parasitic capacitance Cgd when AC driving is performed.
- positive tone data Dp and negative tone data Dn for correcting gamma characteristics and omega characteristics are stored in the positive side internal LUT 52A and the negative side internal LUT 52B, respectively.
- the gamma characteristic indicates the relationship between the gradation level and the luminance (light transmittance).
- the omega characteristic indicates a deviation of the center voltage caused by the parasitic capacitance Cgd when AC driving is performed.
- the positive gradation data Dp and the negative gradation data Dn do not have the same value with respect to the input gradation data (gradation level) having the same value. That is, the voltage difference from the common electrode voltage Vcom differs between the corresponding positive polarity gradation voltage VH and the negative polarity gradation voltage VL for the same gradation level. Therefore, when the relationship between the gradation level and the gradation voltage (source driver output voltage) is shown, as shown in FIG. 5, the positive polarity side and the negative polarity side are asymmetric with respect to the common electrode voltage Vcom. .
- FIG. 5 the relationship between the gradation level and the gradation voltage (source driver output voltage)
- the solid line graph shows the relationship between the input gradation level and the output voltage (gradation voltage) according to the data stored in each of the LUTs 52 ⁇ / b> A and 52 ⁇ / b> B according to the panel characteristics of the liquid crystal panel 2. It is a graph.
- the broken line graph is a graph showing the relationship between the input gradation level and the gradation voltage corresponding to the characteristics of the source driver 3 to be used (configuration of the ladder resistor, etc.).
- the solid line graph differs depending on the panel characteristics of the liquid crystal panel 2, and the broken line graph differs depending on the characteristics of the source driver 3.
- the common electrode voltage Vcom is a center voltage of AC driving, but the center voltage deviates from the common electrode voltage Vcom due to omega characteristics.
- Negative gradation data Dn is set.
- data including gamma correction and omega correction is stored in each LUT 52A, 52B. At that time, the data of the LUTs 52A and 52B (see FIG. 4) correspond to the graph shown by the solid line in FIG.
- the positive gradation voltage VH corresponding to the input gradation level is, based on the characteristics of the source driver 3, positive polarity when the input gradation level is “670”.
- the value corresponds to the regulated voltage VH670.
- the negative gradation voltage VL is similarly a value corresponding to the negative gradation voltage VL330 when the input gradation level is “330”.
- the positive gradation data Dp “2680” is associated with the positive gradation voltage VH670, and the negative gradation data Dn “1320”.
- the DA converter 32A receives the positive gradation signal SDp including the positive gradation data Dp “2680”, the DA converter 32A selects the positive gradation voltage VH670 and the negative gradation signal SDn including the negative gradation data Dn “1320”. Is received, the negative gradation voltage VL330 is selected.
- the digital gamma / omega correction unit 51 receives a video signal including gradation data, and refers to the LUTs 52A and 52B for the gradation data, and the positive polarity gradation signal SDp for positive polarity driving and the negative polarity driving signal.
- the negative gradation signal SDn is individually generated according to the polarity inversion signal REV.
- the digital gamma / omega correction unit 51 corresponds to each 10-bit gradation data (input gradation) included in the video signal, and the positive side internal LUT 52A and the negative electrode The positive tone data Dp and the negative tone data Dn are read with reference to the side internal LUT 52B.
- the digital gamma / omega correction unit 51 then reverses the polarity of, for example, a 12-bit positive tone signal SDp and a negative tone signal SDn based on the read positive tone data Dp and negative tone data Dn. Each is generated according to the signal REV.
- the positive gradation signal SDp and the negative gradation signal SDn are supplied to the pseudo gradation processing unit 54, and are subjected to pseudo gradation processing such as frame rate control (FRC) processing, and are supplied to the source driver 3. .
- pseudo gradation processing such as frame rate control (FRC) processing
- the data stored in each LUT 52A, 52B is stored in the memory 6 via, for example, a ROM or an EEPROM. Therefore, the panel drive corresponding to the panel characteristics of the liquid crystal panel 2 can be performed by changing the data stored in the LUTs 52A and 52B of the ROM or EEPROM.
- Each of the LUTs 52A and 52B is not limited to being arranged inside the timing controller 5, and may be arranged in a predetermined area in the ROM of the memory 6 or the EEPROM, for example.
- the digital gamma / omega correction unit 51 reads out from the memory 6 with reference to the positive tone data Dp and the negative tone data Dn.
- the data stored in each LUT 52A, 52B is determined in advance according to the characteristics of the liquid crystal panel 2 through experiments or the like.
- the LUTs 52A and 52B are provided corresponding to the RGB signals, and the gradation signals SDp and SDn corresponding to the RGB signals are generated. That is, gradation signals SDp and SDn are generated corresponding to input R (red) gradation data, gradation signals SDp and SDn are generated corresponding to input G (green) gradation data, and input B (blue) ) Grayscale signals SDp and SDn are generated corresponding to the grayscale data.
- the source driver 3 has the positive most significant voltage VHmax as the reference voltage for generating the positive polarity driving gradation voltage VH and the negative polarity driving gradation voltage VL. Only the four types of reference voltages, ie, the lowest voltage VHmin, the highest voltage VLmax for negative electrode, and the lowest voltage VLmin are supplied. When the liquid crystal panel 2 is AC driven with multiple gradations, each gradation voltage is generated using these four kinds of reference voltages and the resistance voltage dividing circuits 31A and 31B of the source driver 3.
- each gradation voltage is generated according to the characteristics of the liquid crystal panel, for example, according to the gamma characteristic and the omega characteristic. Specifically, based on the data stored in each LUT 52A, 52B, each gradation voltage is generated so as to correct, for example, the gamma characteristic and the omega characteristic. Therefore, when the liquid crystal panel 2 is AC driven with multiple gradations, it is supplied to the liquid crystal control device 4 (liquid crystal control substrate side) to the source driver 3 to generate each gradation voltage according to the gamma characteristic and the omega characteristic. The number of reference voltages to be reduced can be reduced. Alternatively, the gradation DAC for generating each gradation voltage according to the characteristics of the liquid crystal panel can be omitted.
- the number of pins of the connection connector can be reduced. That is, it is possible to simplify the configuration relating to the generation of gradation voltages according to the characteristics of various liquid crystal panels.
- the lowest voltage VHmin (VH0) of the positive gradation voltage VH and the highest voltage VLmax (VL0) of the negative gradation voltage VL are different from each other is shown.
- the lowest voltage VHmin and the highest voltage VLmax may be the same voltage.
- the lowest voltage VHmin (VH0) and the highest voltage VLmax (VL0) may be used as the common electrode voltage Vcom.
- the configuration of the voltage generator 7 can be reduced, and the number of wires from the voltage generator 7 to the source driver 3 can be reduced.
- the timing controller (gradation signal generation unit) 5 includes a digital gamma / omega correction unit 51 and generates gamma correction and omega-corrected gradation signals SDp and SDn.
- the timing controller (gradation signal generation unit) 5 may simply generate the gamma-corrected gradation signals SDp and SDn.
- the LUTs 52A and 52B store positive tone data Dp and negative tone data Dn that have been subjected to only gamma correction. Even in this case, the gamma correction according to the gamma characteristic of each liquid crystal panel 2 can be simplified by changing the data of each LUT 52A, 52B.
- each voltage (VHmax, VHmin, VLmax, VLmin) may be varied according to the liquid crystal panel. That is, the voltage generation unit 7 may be configured such that the highest voltage VHmax, VLmax and the lowest voltage VHmin, VLmin are variable according to the liquid crystal panel 2.
- the data of each LUT 52A, 52B is also set according to each voltage (VHmax, VHmin, VLmax, VLmin).
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
各種液晶パネルに応じた階調電圧の生成に係る構成を簡易化できる液晶表示装置を提供する。液晶表示装置10は、階調信号生成部5、電圧生成部7、および液晶ドライバ3を含む。階調信号生成部5は、階調データを含む映像信号を受け取り、階調データに対して、正極性駆動用の正極階調信号SDpと、負極性駆動用の負極階調信号SDnとを液晶パネル2の特性に応じて個別に生成する。電圧生成部7は、正極性駆動用の最上位電圧VHmaxおよび最下位電圧VHminと、負極性駆動用の最上位電圧VLmaxおよび最下位電圧VLminとを生成する。液晶ドライバ3は、抵抗分圧回路と、最上位電圧VHmaxおよび最下位電圧VHminとを用いて、正極階調信号SDpに応じた正極階調電圧を生成し、抵抗分圧回路と、最上位電圧VLmaxおよび最下位電圧VLminとを用いて、負極階調信号SDnに応じた負極階調電圧を生成する。
Description
本発明は、液晶パネルを交流駆動する場合において、液晶ドライバに階調電圧を生成させる際の技術に関する。
従来、液晶パネルを駆動する際に、液晶の劣化等を防止するために、液晶パネルの交流駆動が行われている。液晶パネルの交流駆動しつつ、階調表示させるための階調電圧を生成させる例として、例えば、特許文献1に記載の技術が知られている。特許文献1では、階調番号(階調レベル)に応じた複数レベルの階調電圧を生成するために、複数の基準電圧をラダー抵抗によって分圧して生成する技術が示されている。さらに、階調レベルに対応した階調電圧を液晶パネルに応じて適宜設定するために、基準電圧を変更するための可変抵抗および傾き調整レジスタ、タップ調整レジスタ等の各種レジスタが設けられている。
(発明が解決しようとする課題)
しかしながら、上記特許文献1に開示の技術では、液晶パネルに応じた階調電圧のレベル設定ができるものの、可変抵抗の調整や各種レジスタを設ける必要があった。そのため、より簡易な構成において、各種液晶パネルに応じた階調電圧のレベル設定ができる技術が所望されていた。
しかしながら、上記特許文献1に開示の技術では、液晶パネルに応じた階調電圧のレベル設定ができるものの、可変抵抗の調整や各種レジスタを設ける必要があった。そのため、より簡易な構成において、各種液晶パネルに応じた階調電圧のレベル設定ができる技術が所望されていた。
本発明は、このような状況に鑑みてなされたものであり、各種液晶パネルに応じた階調電圧の生成に係る構成を簡易化できる技術を提供することを目的とする。
(課題を解決するための手段)
上記課題を解決するために、本発明による液晶制御装置は、複数の階調電圧を生成するための抵抗分圧回路を有する液晶ドライバを介して液晶パネルを正極性および負極性に交流駆動する液晶制御装置であって、階調データを含む映像信号を受け取り、前記階調データに対して、正極性駆動用の正極階調信号と、負極性駆動用の負極階調信号とを前記液晶パネルの特性に応じて個別に生成し、前記正極階調信号および前記負極階調信号を前記液晶ドライバに供給する階調信号生成部と、前記正極階調信号に対応した正極性駆動用の階調電圧を生成するための最上位電圧および最下位電圧と、前記負極階調信号に対応した負極性駆動用の階調電圧を生成するための最上位電圧および最下位電圧とを生成し、生成した各電圧を前記液晶ドライバに供給する電圧生成部とを備えている。
上記課題を解決するために、本発明による液晶制御装置は、複数の階調電圧を生成するための抵抗分圧回路を有する液晶ドライバを介して液晶パネルを正極性および負極性に交流駆動する液晶制御装置であって、階調データを含む映像信号を受け取り、前記階調データに対して、正極性駆動用の正極階調信号と、負極性駆動用の負極階調信号とを前記液晶パネルの特性に応じて個別に生成し、前記正極階調信号および前記負極階調信号を前記液晶ドライバに供給する階調信号生成部と、前記正極階調信号に対応した正極性駆動用の階調電圧を生成するための最上位電圧および最下位電圧と、前記負極階調信号に対応した負極性駆動用の階調電圧を生成するための最上位電圧および最下位電圧とを生成し、生成した各電圧を前記液晶ドライバに供給する電圧生成部とを備えている。
また、本発明による液晶パネル駆動装置は、液晶パネルを正極性および負極性に交流駆動する液晶パネル駆動装置において、階調データを含む映像信号を受け取り、前記階調データに対して、正極性駆動用の正極階調信号と、負極性駆動用の負極階調信号とを前記液晶パネルの特性に応じて個別に生成する階調信号生成部と、正極性駆動用の最上位電圧および最下位電圧と、負極性駆動用の最上位電圧および最下位電圧とを生成する電圧生成部と、抵抗分圧回路を有する液晶ドライバであって、前記抵抗分圧回路と、前記正極性駆動用の最上位電圧および最下位電圧とを用いて、前記正極階調信号に応じた正極階調電圧を生成し、前記抵抗分圧回路と、前記負極性駆動用の最上位電圧および最下位電圧とを用いて、前記負極階調信号に応じた負極階調電圧を生成し、前正極階調電圧および前記負極階調電圧を所定時間毎に交互に前記液晶パネルに印加する液晶ドライバとを備える。
また、本発明による液晶パネルの駆動方法は、複数の階調電圧を生成するための抵抗分圧回路を有する液晶ドライバを介して液晶パネルを正極性および負極性にする液晶パネルの駆動方法であって、階調データを含む映像信号を受け取り、前記階調データに対して、正極性駆動用の正極階調信号と、負極性駆動用の負極階調信号とを前記液晶パネルの特性に応じて個別に生成し、前記正極階調信号および前記負極階調信号を前記液晶ドライバに供給する階調信号供給工程と、前記正極階調信号に対応した正極性駆動用の階調電圧を生成するための正極用最上位電圧および最下位電圧と、前記負極階調信号に対応した負極性駆動用の階調電圧を生成するための負極用最上位電圧および最下位電圧とを生成し、生成した各電圧を前記液晶ドライバに供給する工程と、前記液晶ドライバにおいて、前記抵抗分圧回路、前記正極用最上位電圧および最下位電圧を用いて前記正極性駆動用の階調電圧を生成し、前記抵抗分圧回路、前記負極用最上位電圧および最下位電圧を用いて前記負極性駆動用の階調電圧を生成する工程とを含む。
上記各構成によれば、液晶ドライバには、正極性駆動用の階調電圧および負極性駆動用の階調電圧を生成するための基準電圧として、正極用最上位電圧および最下位電圧、負極用最上位電圧および最下位電圧の4種類の基準電圧が供給されるのみである。そして、液晶パネルを多階調で交流駆動する場合の、各階調電圧は、それら4種類の基準電圧と液晶ドライバの抵抗分圧回路を用いて生成される。その際、各階調電圧は、液晶パネルの特性に応じて、例えば、ガンマ特性に応じて生成される。詳細には、例えば、ガンマ特性を補正するように各階調電圧が生成される。そのため、液晶パネルを多階調で交流駆動する場合において、液晶制御基板側に、ガンマ特性に応じて各階調電圧を生成するための階調DACを省略することができる。また、液晶制御基板から液晶パネルに各階調電圧を送る必要がないため、接続コネクタのピン数等を低減することができる。すなわち、各種液晶パネルに応じた階調電圧の生成に係る構成を簡易化できる。
なお、ここで、「正極」という用語は交流駆動の中心電圧より高い側の電圧に対して使用され、「負極」という用語は同中心電圧より低い側の電圧に対して使用され、それぞれ、実際の電圧の正負とは対応しない。
なお、ここで、「正極」という用語は交流駆動の中心電圧より高い側の電圧に対して使用され、「負極」という用語は同中心電圧より低い側の電圧に対して使用され、それぞれ、実際の電圧の正負とは対応しない。
好ましくは、前記階調データに対応した前記正極階調信号を生成するための正極階調データを格納する正極側ルックアップテーブルと、前記階調データに対応した前記負極階調信号を生成するための負極階調データを格納する負極側ルックアップテーブルとを備え、前記階調信号生成部は、前記正極側および負極側ルックアップテーブルを用いて前記正極および負極階調信号をそれぞれ生成するようにする。
この場合、単に、各ルックアップテーブルを参照するだけで、入力階調データに対応した各階調信号を生成することができる。
この場合、単に、各ルックアップテーブルを参照するだけで、入力階調データに対応した各階調信号を生成することができる。
また、その際、好ましくは、正極側および負極側ルックアップテーブルには、前記液晶パネルのパネル特性に応じて設定された正極階調データおよび負極階調データがそれぞれ格納されているようにする。これによって、ガンマ特性等のパネル特性を補正するように各階調信号を容易に生成することができる。
また、前記正極側および負極側ルックアップテーブルは、電気的に書き換え可能なメモリに記憶されていることが好ましい。この場合、正極側および負極側ルックアップテーブルを液晶パネルの応じて書き換えることにより、同一の液晶制御基板(液晶制御装置)によって各種の液晶パネルに対応できる。すなわち、ルックアップテーブルを書き換えるだけで、各種液晶パネルに対応させた階調電圧の生成が容易にできる。
また、前記電圧生成部は、前記正極階調電圧の最下位電圧および前記負極階調電圧の最上位電圧を、同一電圧として生成するようにしてもよい。さらに、前記電圧生成部は、液晶パネルの共通電極に供給する共通電極電圧を生成し、前記正極階調電圧の最下位電圧および前記負極階調電圧の最上位電圧を、前記共通電極電圧と同一電圧として生成するようにしてもよい。この場合、電圧生成部が生成する電圧の種類が低減されるため、電圧生成部の構成を縮小できるとともに、電圧生成部から液晶ドライバへの配線数等をさらに低減できる。
また、本発明による液晶表示装置は、液晶パネルと、上記液晶パネル駆動装置とを備える。
(発明の効果)
本発明によれば、各種液晶パネルに応じた階調電圧の生成に係る構成を簡易化できる。
本発明によれば、各種液晶パネルに応じた階調電圧の生成に係る構成を簡易化できる。
本発明の一実施形態を、図1~図5を参照して説明する。図1は、本実施形態に係る液晶表示装置10の構成を概略的に示すブロック図であり、図2は、液晶表示装置10が有するソースドライバ3の構成を概略的に示すブロック図である。また、図3は、液晶表示装置10が有するタイミングコントローラ5の構成を概略的に示すブロック図である。
図1に示されるように、液晶表示装置10は、液晶パネル2、複数のソースドライバ3、液晶制御装置4、および複数のゲートドライバ8を含む。液晶制御装置4は、その他に、バックライト装置(図示せず)等を含む。なお、図1においては、ソースドライバ3およびゲートドライバ8の接続方式がTAB(Tape Automated Bonding)方式である場合を示すが、これに限られず、COG(Chip On Glass)方式等であってもよい。また、液晶制御装置4およびソースドライバ3は、本発明における「液晶パネル駆動装置」を構成する。
液晶パネル2は、2枚のガラス基板(図示せず)を有し、正極性および負極性に交流駆動される周知のアクティブマトリックス型の液晶パネルである。なお、液晶パネルは、アクティブマトリックス型の液晶パネルに限られない。
アクティブ素子側のガラス基板には、図1に示すように、各ソース線SLと各ゲート線GLの交点近傍にそれぞれ画素Px形成されている。各画素Pxは、薄膜トランジスタFTF、液晶層Clc、および補助容量Csを含む。また、各画素Pxにおいて、ゲート線GLと薄膜トランジスタFTFのドレイン電極との間に寄生容量Cgdが形成される。この寄生容量Cgdは、各画素Pxの液晶層Clcに印加される液晶駆動電圧(階調電圧)に変動を与える。
他方のガラス基板には共通電極(図示せず)が設けられ、共通電極には共通電極電圧Vcomが供給される。そして、液晶パネル2は、共通電極電圧Vcomに対して正極性および負極性に交流駆動される。このとき、液晶パネル2の各画素Pxには、所定の時間毎に、例えば、フレーム周期毎に、画素Pxに対して極性の変化する交流電圧が印加され、それによって、液晶層Clcの劣化が防止されている。
なお、本実施形態において、「正極」および「負極」という場合、共通電極電圧Vcom(交流駆動の中心電圧)より高い側の電圧に対して「正極」といい、共通電極電圧Vcomより低い側の電圧に対して「負極」といい、実際の電圧の正負とは対応しない。また、共通電極電圧Vcomの設定値は任意であり、例えば、正電圧の5V、グランド電圧(ゼロV)、あるいは負電圧の-5Vとされてもよい。共通電極電圧Vcomが正電圧の5Vに設定される場合は、例えば、正極性に駆動する際の正極駆動電圧(階調電圧)VHおよび負極性に駆動する際の負極駆動電圧(階調電圧)VLは、共に正電圧となる。また、共通電極電圧VcomがゼロVに設定される場合は、正極駆動電圧VHは正電圧となり、負極駆動電圧VLは負電圧となる。
ソースドライバ(本発明における「液晶ドライバ」に相当)3は、図2に示されるように、正極基準電圧入力端子(VMK0~VMK8)、負極基準電圧入力端子(VLK0~VLK8)、正極階調電圧VHを生成するための、複数の抵抗を直列接続した正極ラダー抵抗(抵抗分圧回路)31A、負極階調電圧VLを生成するための、複数の抵抗を直列接続した負極ラダー抵抗(抵抗分圧回路)31B、階調電圧生成回路32、および出力回路33等を含む。なお、このようなソースドライバ3の回路構成は、複数の基準電圧を入力して階調電圧を生成する周知(既成)のソースドライバの構成である。
なお、本実施形態において、ソースドライバ3は、液晶制御装置4から、正極階調電圧VHの最上位電圧VHmaxを入力端子VMK8に、最下位電圧VHminを入力端子VMK0に、負極階調電圧VLの最上位電圧VLmaxを入力端子VLK0に、最下位電圧VLminを入力端子VLK8にそれぞれ受け取る。そして、本実施形態においては、正極基準電圧入力端子(VMK1~VMK7)および負極基準電圧入力端子(VLK1~VLK7)に基準電圧は入力されない。すなわち、入力端子(VMK1~VMK7,VLK1~VLK7)は使用されない。また、液晶制御装置4から、正極階調信号(表示データ信号)SDp、負極階調信号(表示データ信号)SDn、極性反転信号REV、およびタイミング信号TS等を受け取る。そして、ソースドライバ3は、正極ラダー抵抗31A、最上位電圧VHmax、および最下位電圧VHminを用いて、正極階調信号SDpに応じた正極階調電圧(アナログ電圧)VHを生成し、負極ラダー抵抗31B、最上位電圧VLmax、および最下位電圧VLminを用いて、負極階調信号SDnに応じた負極階調電圧(アナログ電圧)VLを生成する。
より詳細には、正極ラダー抵抗31Aは、例えば1023個の抵抗を含み、最上位電圧VHmaxと最下位電圧VHminとの電圧差を分圧して、1024種類の正極階調電圧(VH0~VH1023)を生成する。
同様に、負極ラダー抵抗31Bは、例えば1023個の抵抗を含み、最上位電圧VLmaxと最下位電圧VLminとの電圧差を分圧して、1024種類の負極階調電圧(VL0~VL1023)を生成する。正極階調電圧(VH0~VH1023)および負極階調電圧(VL0~VL1023)は階調電圧生成回路32に供給される。
同様に、負極ラダー抵抗31Bは、例えば1023個の抵抗を含み、最上位電圧VLmaxと最下位電圧VLminとの電圧差を分圧して、1024種類の負極階調電圧(VL0~VL1023)を生成する。正極階調電圧(VH0~VH1023)および負極階調電圧(VL0~VL1023)は階調電圧生成回路32に供給される。
なお、正極ラダー抵抗31Aおよび負極ラダー抵抗31Bによって生成される各分圧電圧、すなわち各階調電圧は、ラダー抵抗の各抵抗の構成に応じて決定される。例えば、各抵抗の抵抗値が等しい場合には、各分圧電圧(各階調レベル)の電圧差は等しくなる。また、各抵抗の抵抗値を適宜異ならせることによって、例えば、階調レベルの領域に応じて階調レベル間の電圧差を異なるようにすることができる。すなわち、階調レベル(0~1023)と階調電圧VH0~VH1023,VL0~VL1023)との対応は、使用するソースドライバのラダー抵抗(31A,31B)の各抵抗の構成によって決定されている。
階調電圧生成回路32は、DAコンバータ32Aを含む。DAコンバータ32Aは、正極階調電圧(VH0~VH1023)および負極階調電圧(VL0~VL1023)の2048種類(レベル)の階調電圧、極性反転信号REVおよび階調信号SDp,SDnを受け取る。そして、DAコンバータ32Aは、極性反転信号REVおよび階調信号SDp,SDn等に基づいて、2048レベルの階調電圧の中から、各画素Pxに対応した階調電圧(アナログ電圧)VH,VLを選択し、選択した階調電圧VH,VLを出力回路33に供給する。
出力回路33は、所定画素数n(所定ソース線数n)分の階調電圧をラッチし、タイミング信号TSに応じて、所定のタイミング毎に正極階調電圧VHおよび負極階調電圧VLを交互に、所定数nのソース線(SL1~SLn)に対して同時に出力する。これによって、各画素Pxが交流駆動される。
なお、ソースドライバによって階調電圧(VH,VL)を生成する構成は、上記構成に限られない。例えば、階調電圧のレベル数は256個であってもよいし、抵抗分圧回路(ラダー抵抗)と他の構成によって所定レベル数の階調電圧を生成する構成であってもよい。すなわち、基準電圧および抵抗分圧回路の分圧に基づいて所定の階調レベル数に応じた階調電圧を生成する方法は任意である。要は、ソースドライバとして、基準電圧および抵抗分圧回路に基づいて、液晶パネル2に依存しないソースドライバ固有の所定数の階調電圧を生成するソースドライバが使用されればよい。
また、液晶制御装置4は、タイミングコントローラ5、メモリ6、および電圧生成部7を含む。
メモリ6は、ROM、EEPROM(Electronically Erasable and Programmable Read Only Memory)、およびRAM等を含む。
メモリ6は、ROM、EEPROM(Electronically Erasable and Programmable Read Only Memory)、およびRAM等を含む。
電圧生成部7は、電源(図示せず)から所定の電源電圧を受け取り、電源電圧に基づいて、共通電極電圧Vcom、各最上位電圧VHmax,VLmax、および各最下位電圧VHmin,VLmin等の各種電圧を生成する。共通電極電圧Vcomは液晶パネル2の共通電極に供給され、各最上位電圧VHmax,VLmax、および各最下位電圧VHmin,VLminはソースドライバ3に供給される。
タイミングコントローラ(本発明の「階調信号生成部」に相当)5は、図3に示されるように、デジタルガンマ・オメガ補正部51、正極(+)側内部LUT(ルックアップテーブル)52A、負極(-)側内部LUT52B、極性信号生成部53、および疑似階調処理部54等を含む。タイミングコントローラ5は、例えば、ASIC(特定用途向け集積回路)で構成されている。
極性信号生成部53は、所定周期毎、例えば、フレーム周期毎に液晶パネルを交流駆動するための極性反転信号REVを生成し、極性反転信号REVをデジタルガンマ・オメガ補正部51およびソースドライバ3に供給する。なお、極性反転の所定周期はフレーム周期に限られず、一ラインの画素Px単位(ライン毎)、あるいは各画素Px単位(画素毎)で極性を反転させる周期であってもよい。
正極側内部LUT52Aには、図4に示されるように、映像信号に含まれる、例えば10ビットの階調データ(入力階調データ)に対応して、12ビットの正極階調データDpが格納されている。一方、負極側内部LUT52Bには、同様に10ビットの入力階調データに対応して、12ビットの負極階調データDnが格納されている。詳細には、正極側内部LUT52Aおよび負極側内部LUT52Bには、例えば、1024種類の入力階調データ(10ビット)に対応する、1024種類の各正極階調データDpおよび負極階調データDnが12ビット構成で格納されている。なお、階調データのビット構成は任意である。例えば、8ビットの入力階調データに対して、8ビットあるいは10ビットの各正極階調データDpおよび負極階調データDnとされてもよい。
図4に示されるように、1024種類の各正極階調データDpは、1024種類の正極階調電圧(VHmin(VH0)~VHmax(VH1023))に対応し、1024種類の各負極階調データDnは、1024種類の負極階調電圧(VLmin(VL0)~VLmax(VL1023))に対応する。その際、各12ビットの階調データDp,Dnと、各電圧レベルの階調電圧(アナログ電圧)とは、一対一で対応する。例えば、図4に示されるように、入力階調データ「200」に対して、正極階調データDpは「1720」に、負極階調データDnは「480」に設定される。そして、その際、正極階調データ「1720」に対応する正極階調電圧VH430と共通電極電圧Vcomとの電圧差と、負極階調データ「480」に対応する負極階調電圧VL120と共通電極電圧Vcomとの電圧差は異なる(図5参照)。
なお、ここで、正極側内部LUT52Aおよび負極側内部LUT52Bには、液晶パネル2のパネル特性に対応した正極階調データDpおよび負極階調データDnが個別のデータとしてそれぞれ格納されている。パネル特性としては、ガンマ特性、オメガ特性等がある。ガンマ特性は、階調レベルと輝度(光透過率)との関係を示すものである。またオメガ特性は、交流駆動する際の、寄生容量Cgdに起因する中心電圧のズレを示すものである。ここでは、ガンマ特性およびオメガ特性を補正する正極階調データDpおよび負極階調データDnが正極側内部LUT52Aおよび負極側内部LUT52Bにそれぞれ格納されている。ここで、ガンマ特性は、階調レベルと輝度(光透過率)との関係を示すものである。またオメガ特性は、交流駆動する際の、寄生容量Cgdに起因する中心電圧のズレを示すものである。
そのため、図4に示されるように、同一値の入力階調データ(階調レベル)に対して、正極階調データDpおよび負極階調データDnは同一値とはならない。すなわち、同一値の階調レベルに対して、対応する正極性階調電圧VHと負極性階調電圧VLとの、共通電極電圧Vcomからの電圧差が異なる。そのため、階調レベルと階調電圧(ソースドライバ出力電圧)との関係を示すと、図5に示されるように、正極性側と負極性側とは、共通電極電圧Vcomに対して非対称となる。なお、図5において、実線のグラフは、液晶パネル2のパネル特性に応じて、各LUT52A,52Bに格納されているデータによる、入力階調レベルと出力電圧(階調電圧)との関係を示すグラフである。一方、破線のグラフは、使用するソースドライバ3の特性(ラダー抵抗の構成等)に対応した入力階調レベルと階調電圧との関係を示すグラフである。なお、実線のグラフは液晶パネル2のパネル特性に応じて、破線のグラフはソースドライバ3の特性に応じて、それぞれ異なったものとなる。
元来、共通電極電圧Vcomは交流駆動の中心電圧であるが、オメガ特性によって、中心電圧は共通電極電圧Vcomからずれる。中心電圧のズレが生じると、交流駆動する際に直流成分が残存し、液晶を劣化させる要因となる。そのため、本実施形態においては、共通電極電圧Vcomは一定の状態において、中心電圧のズレを補正(オメガ補正)するように、各入力階調レベル(データ)に応じて、正極階調データDpおよび負極階調データDnが設定されている。なお、本実施形態においては、上記したように、ガンマ補正とオメガ補正とを加味したデータが各LUT52A,52Bに格納されている。その際、各LUT52A,52Bのデータ(図4参照)は、図5の実線で示すグラフに対応したものとなる。
すなわち、ここで、例えば、入力階調レベルが「500」である場合、それに対応した正極階調電圧VHは、ソースドライバ3の特性から、入力階調レベルが「670」である場合の正極階調電圧VH670に対応した値となる。一方、負極階調電圧VLは、同様に、入力階調レベルが「330」である場合の負極階調電圧VL330に対応した値となる。そして、図4に示されるように、例えば、入力階調レベルが「500」である場合、正極階調データDp「2680」が正極階調電圧VH670に対応付けられ、負極階調データDn「1320」が負極階調電圧VL330に対応付けられている。そのため、DAコンバータ32Aは、正極階調データDp「2680」を含む正極階調信号SDpを受け取ると、正極階調電圧VH670を選択し、負極階調データDn「1320」を含む負極階調信号SDnを受け取ると、負極階調電圧VL330を選択する。
なお、詳細には、各LUT52A,52Bのデータを生成する際に、所定階調レベルに対応して出力させる所望階調電圧が、ソースドライバ3によって出力可能な出力階調電圧の中に存在しない場合が生じる。その場合、所望階調電圧に近い値の出力階調電圧を選択するようにする。そのため、例えば、入力階調レベルが「500」である場合、それに対応した正極階調電圧VHの所望の値と、入力階調レベルが「670」である場合の正極階調電圧VH670に対応した値とは必ずしも一致しない。
デジタルガンマ・オメガ補正部51は、階調データを含む映像信号を受け取り、階調データに対して、LUT52A,52Bを参照して、正極性駆動用の正極階調信号SDpと負極性駆動用の負極階調信号SDnとを、極性反転信号REVに応じて、それぞれ個別に生成する。
詳細には、デジタルガンマ・オメガ補正部51は、図4に示されるように、例えば、映像信号に含まれる10ビットの各階調データ(入力階調)に対応して、正極側内部LUT52Aおよび負極側内部LUT52Bを参照して正極階調データDpおよび負極階調データDnを読み出す。そして、デジタルガンマ・オメガ補正部51は、読み出した正極階調データDpおよび負極階調データDnに基づいて、ここでは、例えば12ビットの正極階調信号SDpおよび負極階調信号SDnを、極性反転信号REVに応じて、それぞれ生成する。
正極階調信号SDpおよび負極階調信号SDnは、疑似階調処理部54に供給されて、例えば、フレームレートコントロール(FRC)処理等の疑似階調理が行われて、ソースドライバ3に供給される。
また、本実施形態においては、各LUT52A,52Bへの格納データは、メモリ6の、例えば、ROMあるいはEEPROMを介して格納される。そのため、ROMあるいはEEPROMの各LUT52A,52Bへの格納データを変更することによって、液晶パネル2のパネル特性に対応したパネル駆動を行うことができる。なお、各LUT52A,52Bは、タイミングコントローラ5の内部に配置されることには限られず、例えば、メモリ6のROMあるいはEEPROM内の所定領域に配置されてもよい。この場合、デジタルガンマ・オメガ補正部51は、メモリ6から直接、正極階調データDpおよび負極階調データDnを参照して読み出すことになる。また、各LUT52A,52Bへの格納データは、事前に、実験等によって液晶パネル2の特性に応じて決定される。
なお、液晶パネル2がカラー液晶パネルである場合、各LUT52A,52Bは各RGB信号に対応して設けられ、各RGB信号に対応した、各階調信号SDp,SDnが生成される。すなわち、入力R(赤)階調データに対応して階調信号SDp,SDnが生成され、入力G(緑)階調データに対応して階調信号SDp,SDnが生成され、入力B(青)階調データに対応して階調信号SDp,SDnが生成される。
このように、本実施形態においては、ソースドライバ3には、正極性駆動用の階調電圧VHおよび負極性駆動用の階調電圧VLを生成するための基準電圧として、正極用最上位電圧VHmaxおよび最下位電圧VHmin、負極用最上位電圧VLmaxおよび最下位電圧VLminの4種類の基準電圧のみが供給される。そして、液晶パネル2を多階調で交流駆動する場合の、各階調電圧は、それら4種類の基準電圧とソースドライバ3の抵抗分圧回路31A,31Bを用いて生成される。
その際、各階調電圧は、液晶パネルの特性に応じて、例えば、ガンマ特性およびオメガ特性に応じて生成される。詳細には、各LUT52A,52Bに格納されたデータに基づいて、例えば、ガンマ特性およびオメガ特性を補正するように各階調電圧が生成される。そのため、液晶パネル2を多階調で交流駆動する場合において、液晶制御装置4(液晶制御基板側)に、ガンマ特性およびオメガ特性に応じて各階調電圧を生成するためにソースドライバ3に供給される基準電圧数を低減することができる。あるいは液晶パネルの特性に応じて各階調電圧を生成するための階調DACを省略することができる。また、液晶制御装置4からソースドライバ3に、必要以上の基準電圧、あるいは各階調電圧を送る必要がないため、接続コネクタのピン数等を低減することができる。すなわち、各種液晶パネルの特性に応じた階調電圧の生成に係る構成を簡易化できる。
<他の実施形態>
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
(1)上記実施形態においては、正極階調電圧VHの最下位電圧VHmin(VH0)と負極階調電圧VLの最上位電圧VLmax(VL0)とを異なる電圧とする例を示したがこれに限られず、最下位電圧VHminと最上位電圧VLmaxは同一電圧とされてもよい。その際、図6に示されるように、最下位電圧VHmin(VH0)および最上位電圧VLmax(VL0)を共通電極電圧Vcomとするようにしてもよい。この場合、電圧生成部7が生成する電圧の種類が低減されるため、電圧生成部7の構成を縮小できるとともに、電圧生成部7からソースドライバ3への配線数を低減することができる。
(2)上記実施形態においては、タイミングコントローラ(階調信号生成部)5は、デジタルガンマ・オメガ補正部51を含み、ガンマ補正およびオメガ補正された階調信号SDp,SDnを生成する例と示したが、これに限られない。例えば、タイミングコントローラ(階調信号生成部)5は、単に、ガンマ補正された階調信号SDp,SDnを生成するようにしてもよい。その場合、各LUT52A,52Bには、ガンマ補正のみされた正極階調データDpおよび負極階調データDnが格納されるようにする。この場合であっても、各液晶パネル2のガンマ特性に応じたガンマ補正を、各LUT52A,52Bのデータを変更することによって、簡易にできる。
(3)上記実施形態においては、対向電極に対向電極電圧を供給し、対向電極電圧を交流駆動の中心電圧とする構成を示したがこれに限られない。本願は、交流駆動されるあらゆる液晶パネルに適用できる。
(4)上記実施形態においては、正極階調電圧VHの最上位電圧VHmax、最下位電圧VHminおよび負極階調電圧VLの最上位電圧VLmax、最下位電圧VLminを固定値とする例を示したが、必ずしもこれに限られない。各電圧(VHmax、VHmin、VLmax、VLmin)を液晶パネルに応じて可変するようにしてもよい。すなわち、電圧生成部7は、液晶パネル2に応じて、各最上位電圧VHmax,VLmax、および各最下位電圧VHmin,VLminを可変とする構成であってもよい。この場合、各電圧(VHmax、VHmin、VLmax、VLmin)に応じて、各LUT52A,52Bのデータも設定するようにする。
2…液晶パネル
3…ソースドライバ
4…液晶制御装置
5…タイミングコントローラ
6…メモリ
7…電圧生成部
10…液晶表示装置
31A,31B…ラダー抵抗
51…デジタルガンマ・オメガ補正部
52A…正極側内部LUT
52B…負極側内部LUT
3…ソースドライバ
4…液晶制御装置
5…タイミングコントローラ
6…メモリ
7…電圧生成部
10…液晶表示装置
31A,31B…ラダー抵抗
51…デジタルガンマ・オメガ補正部
52A…正極側内部LUT
52B…負極側内部LUT
Claims (16)
- 複数の階調電圧を生成するための抵抗分圧回路を有する液晶ドライバを介して液晶パネルを正極性および負極性に交流駆動する液晶制御装置であって、
階調データを含む映像信号を受け取り、前記階調データに対して、正極性駆動用の正極階調信号と、負極性駆動用の負極階調信号とを前記液晶パネルの特性に応じて個別に生成し、前記正極階調信号および前記負極階調信号を前記液晶ドライバに供給する階調信号生成部と、
前記正極階調信号に対応した正極性駆動用の階調電圧を生成するための最上位電圧および最下位電圧と、前記負極階調信号に対応した負極性駆動用の階調電圧を生成するための最上位電圧および最下位電圧とを生成し、生成した各電圧を前記液晶ドライバに供給する電圧生成部と、
を備えた液晶制御装置。 - 前記階調データに対応した前記正極階調信号を生成するための正極階調データを格納する正極側ルックアップテーブルと、
前記階調データに対応した前記負極階調信号を生成するための負極階調データを格納する負極側ルックアップテーブルとを備え、
前記階調信号生成部は、前記正極側および負極側ルックアップテーブルを用いて前記正極および負極階調信号をそれぞれ生成する、請求項1に記載の液晶制御装置。 - 前記正極側および負極側ルックアップテーブルには、前記液晶パネルのパネル特性に応じて設定された正極階調データおよび負極階調データがそれぞれ格納されている、請求項2に記載の液晶制御装置。
- 前記正極側および負極側ルックアップテーブルは、電気的に書き換え可能なメモリに記憶されている、請求項2または請求項3に記載の液晶制御装置。
- 前記電圧生成部は、
前記正極階調電圧の最下位電圧および前記負極階調電圧の最上位電圧を、同一電圧として生成する、請求項1から請求項4のいずれか一項に記載の液晶制御装置。 - 前記液晶パネルは液晶駆動のための共通電極を有し、
前記電圧生成部は、
前記液晶パネルの共通電極に供給する共通電極電圧を生成し、
前記正極階調電圧の最下位電圧および前記負極階調電圧の最上位電圧を、前記共通電極電圧と同一電圧として生成する、請求項5に記載の液晶制御装置。 - 液晶パネルを正極性および負極性に交流駆動する液晶パネル駆動装置において、
階調データを含む映像信号を受け取り、前記階調データに対して、正極性駆動用の正極階調信号と、負極性駆動用の負極階調信号とを前記液晶パネルの特性に応じて個別に生成する階調信号生成部と、
正極性駆動用の最上位電圧および最下位電圧と、負極性駆動用の最上位電圧および最下位電圧とを生成する電圧生成部と、
抵抗分圧回路を有する液晶ドライバであって、前記抵抗分圧回路と、前記正極性駆動用の最上位電圧および最下位電圧とを用いて、前記正極階調信号に応じた正極階調電圧を生成し、前記抵抗分圧回路と、前記負極性駆動用の最上位電圧および最下位電圧とを用いて、前記負極階調信号に応じた負極階調電圧を生成し、前正極階調電圧および前記負極階調電圧を所定時間毎に交互に前記液晶パネルに印加する液晶ドライバと、
を備えた液晶パネル駆動装置。 - 前記階調データに対応した前記正極階調信号を生成するための正極階調データを格納する正極側ルックアップテーブルと、
前記階調データに対応した前記負極階調信号を生成するための負極階調データを格納する負極側ルックアップテーブルとを備え、
前記階調信号生成部は、前記正極側および負極側ルックアップテーブルを用いて前記正極および負極階調信号をそれぞれ生成する、請求項7に記載の液晶パネル駆動装置。 - 前記正極側および負極側ルックアップテーブルには、前記液晶パネルのパネル特性に応じて設定された正極階調データおよび負極階調データがそれぞれ格納されている、請求項8に記載の液晶パネル駆動装置。
- 前記正極側および負極側ルックアップテーブルは、電気的に書き換え可能なメモリに記憶されている、請求項8または請求項9に記載の液晶パネル駆動装置。
- 前記電圧生成部は、
前記正極階調電圧の最下位電圧および前記負極階調電圧の最上位電圧を、同一電圧として生成する、請求項7から請求項10のいずれか一項に記載の液晶パネル駆動装置。 - 前記液晶パネルは液晶駆動のための共通電極を有し、
前記電圧生成部は、
前記共通電極に供給する共通電極電圧を生成し、
前記正極階調電圧の最下位電圧および前記負極階調電圧の最上位電圧を、前記共通電極電圧と同一電圧として生成する、請求項11に記載の液晶パネル駆動装置。 - 液晶パネルと、
請求項7から請求項12のいずれか一項に記載の液晶パネル駆動装置と、
を備えた液晶表示装置。 - 複数の階調電圧を生成するための抵抗分圧回路を有する液晶ドライバを介して液晶パネルを正極性および負極性にする液晶パネルの駆動方法であって、
階調データを含む映像信号を受け取り、前記階調データに対して、正極性駆動用の正極階調信号と、負極性駆動用の負極階調信号とを前記液晶パネルの特性に応じて個別に生成し、前記正極階調信号および前記負極階調信号を前記液晶ドライバに供給する階調信号供給工程と、
前記正極階調信号に対応した正極性駆動用の階調電圧を生成するための正極用最上位電圧および最下位電圧と、前記負極階調信号に対応した負極性駆動用の階調電圧を生成するための負極用最上位電圧および最下位電圧とを生成し、生成した各電圧を前記液晶ドライバに供給する工程と、
前記液晶ドライバにおいて、前記抵抗分圧回路、前記正極用最上位電圧および最下位電圧を用いて前記正極性駆動用の階調電圧を生成し、前記抵抗分圧回路、前記負極用最上位電圧および最下位電圧を用いて前記負極性駆動用の階調電圧を生成する工程と、
を含む、液晶パネルの駆動方法。 - 前記階調信号供給工程は、前記正極階調信号を生成するための正極階調データを格納する正極側ルックアップテーブルと、前記負極階調信号を生成するための負極階調データを格納する負極側ルックアップテーブルとを用いて前記正極および負極階調信号をそれぞれ生成することを含む、請求項14に記載の液晶パネルの駆動方法。
- 前記正極側および負極側ルックアップテーブルには、前記液晶パネルのパネル特性に応じて設定された正極階調データおよび負極階調データがそれぞれ格納されており、前記正極側および負極側ルックアップテーブルは、電気的に書き換え可能なメモリに記憶されている、請求項15に記載の液晶パネルの駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/808,149 US20130106925A1 (en) | 2010-07-09 | 2011-06-03 | Liquid crystal control device, liquid crystal panel driving device, liquid crystal display device and method of driving liquid crystal panel |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010156931 | 2010-07-09 | ||
JP2010-156931 | 2010-07-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2012005071A1 true WO2012005071A1 (ja) | 2012-01-12 |
Family
ID=45441057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2011/062766 WO2012005071A1 (ja) | 2010-07-09 | 2011-06-03 | 液晶制御装置、液晶パネル駆動装置、液晶表示装置および液晶パネルの駆動方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20130106925A1 (ja) |
WO (1) | WO2012005071A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140078188A1 (en) * | 2012-09-18 | 2014-03-20 | Samsung Display Co., Ltd. | Driving device of display device |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI534792B (zh) * | 2014-12-11 | 2016-05-21 | Richtek Technology Corp | Gamma Curve Correction Method for Liquid Crystal Display |
WO2017033844A1 (ja) * | 2015-08-27 | 2017-03-02 | シャープ株式会社 | 表示装置およびその電源制御方法 |
KR102463240B1 (ko) * | 2015-10-01 | 2022-11-04 | 주식회사 엘엑스세미콘 | 디스플레이 구동 회로 |
US11222600B2 (en) | 2015-10-01 | 2022-01-11 | Silicon Works Co., Ltd. | Source driver and display driving circuit including the same |
US20190086730A1 (en) * | 2017-09-19 | 2019-03-21 | HKC Corporation Limited | Driving apparatus of display device and driving method thereof |
CN107464541B (zh) * | 2017-09-27 | 2019-10-15 | 京东方科技集团股份有限公司 | 显示驱动方法、显示驱动装置和显示模组 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09127918A (ja) * | 1995-11-06 | 1997-05-16 | Fujitsu Ltd | 液晶表示装置の駆動回路、液晶表示装置、ならびに液晶表示装置の駆動方法 |
JPH10510928A (ja) * | 1994-12-15 | 1998-10-20 | デイヴィッド サーノフ リサーチ センター,インコーポレイテッド | 表示器のためのカラムドライバ |
JP2007179045A (ja) * | 2005-12-27 | 2007-07-12 | Lg Philips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
JP4290444B2 (ja) * | 2003-03-07 | 2009-07-08 | シャープ株式会社 | 表示装置 |
JP2009230149A (ja) * | 2002-05-09 | 2009-10-08 | Samsung Electronics Co Ltd | 階調電圧発生装置及び階調電圧発生方法及びこれを利用した反射−透過型液晶表示装置 |
-
2011
- 2011-06-03 WO PCT/JP2011/062766 patent/WO2012005071A1/ja active Application Filing
- 2011-06-03 US US13/808,149 patent/US20130106925A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10510928A (ja) * | 1994-12-15 | 1998-10-20 | デイヴィッド サーノフ リサーチ センター,インコーポレイテッド | 表示器のためのカラムドライバ |
JPH09127918A (ja) * | 1995-11-06 | 1997-05-16 | Fujitsu Ltd | 液晶表示装置の駆動回路、液晶表示装置、ならびに液晶表示装置の駆動方法 |
JP2009230149A (ja) * | 2002-05-09 | 2009-10-08 | Samsung Electronics Co Ltd | 階調電圧発生装置及び階調電圧発生方法及びこれを利用した反射−透過型液晶表示装置 |
JP4290444B2 (ja) * | 2003-03-07 | 2009-07-08 | シャープ株式会社 | 表示装置 |
JP2007179045A (ja) * | 2005-12-27 | 2007-07-12 | Lg Philips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140078188A1 (en) * | 2012-09-18 | 2014-03-20 | Samsung Display Co., Ltd. | Driving device of display device |
Also Published As
Publication number | Publication date |
---|---|
US20130106925A1 (en) | 2013-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4986334B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP4683837B2 (ja) | 複数の階調電圧を有する液晶表示装置、その駆動装置及び方法 | |
WO2012005071A1 (ja) | 液晶制御装置、液晶パネル駆動装置、液晶表示装置および液晶パネルの駆動方法 | |
JP2007065670A (ja) | 液晶表示装置及びその駆動方法 | |
KR20080044104A (ko) | 표시장치 및 이의 구동방법 | |
JP2006039538A (ja) | 液晶表示装置の駆動回路及びその駆動方法 | |
JP2006171761A (ja) | 表示装置及びその駆動方法 | |
US8259050B2 (en) | Liquid crystal display device and video processing method thereof | |
WO2020012654A1 (ja) | 表示装置 | |
KR20080034573A (ko) | 액정표시장치의 구동회로 및 이의 구동방법 | |
KR20060058019A (ko) | 제어 가능한 그레이 스케일 회로를 갖는 디스플레이 | |
JP2012189767A (ja) | 液晶表示装置 | |
US20120249507A1 (en) | Driving apparatus and driving method of display device | |
JP2001108964A (ja) | 液晶表示装置 | |
US6798146B2 (en) | Display apparatus and method of driving the same | |
JP4896961B2 (ja) | 液晶パネル駆動装置、液晶パネル駆動方法、液晶表示装置 | |
KR101127850B1 (ko) | 액정표시장치의 구동회로 | |
WO2013099189A1 (ja) | 表示装置 | |
JP2008164849A (ja) | 液晶表示装置 | |
WO2007043214A1 (ja) | 表示装置 | |
KR102526019B1 (ko) | 표시장치 | |
KR100945584B1 (ko) | 액정 표시 장치의 구동 장치 | |
EP1486944B1 (en) | Gamma correction apparatus for a liquid crystal display | |
JP2009037157A (ja) | 液晶表示装置 | |
KR100900540B1 (ko) | 계조 전압 생성 회로 및 이를 이용한 액정 표시 장치의구동 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 11803407 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 13808149 Country of ref document: US |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 11803407 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: JP |