JP2001108964A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】ほぼ同一の明るさで表される画像を表示する場
合であっても、横すじが現れにくい液晶表示装置を提供
する。 【解決手段】同一のデータ線を経由させて、画素データ
に基づいて複数の画素電極に電位を付与する電位付与手
段が、互いに隣り合う画素電極間に形成されるカップリ
ング容量に基づいて、上記複数の画素電極に付与する電
位を補正する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画素電極が形成さ
れた第１の基板と、共通電極が形成された第２の基板と
を備えた液晶表示装置に関する。

【０００２】

【従来の技術】液晶表示装置では、液晶に電圧を印加し
て液晶を駆動している。液晶の駆動にあたっては、液晶
の劣化を抑制するために、液晶には交番電圧が印加され
る。液晶を駆動する方法としてフレーム反転駆動が知ら
れているが、フレーム反転駆動はフリッカが発生しやす
いという問題がある。そこで、フリッカ対策として、電
圧印加時に、空間的に隣り合う画素の極性が互いに反対
になるように液晶に電圧を印加して液晶を駆動する方法
（例えば、行反転駆動、列反転駆動、画素反転駆動）が
用いられている。

【０００３】ところが、行反転駆動、列反転駆動、画素
反転駆動等の、空間的に隣り合う画素の極性を互いに反
対にする駆動方法を用いても、表示する画像の模様や画
像の色合いによっては、クロストークやフリッカが生じ
るという問題がある。この問題を解決するために、例え
ば２行１列間交流化駆動方法を用いて、液晶を駆動する
ことが考えられる。

【０００４】図８は、２行１列間交流化駆動方法の概念
図である。

【０００５】２行１列間交流化駆動方法は、各フレーム
において、列方向に並ぶ画素の極性を、隣り合う２つの
画素を同一極性にして、正極、負極が交互に現れるよう
に駆動する方法であり、奇数フレーム、偶数フレームそ
れぞれで、各画素は、反対の極性となる。

【０００６】

【発明が解決しようとする課題】２行１列間交流化駆動
方法を用いると、行反転駆動、列反転駆動、画素反転駆
動と比較して、クロストークやフリッカが生じにくくな
るが、画面に、青空等のほぼ同一の明るさで表される画
像を表示すると、本来画面全体でほぼ同じ明るさの画像
が表示されるはずにもかかわらず、場合によっては、画
面に、明るい行と暗い行とが交互に繰り返される現象
（以下、横すじと呼ぶ）が眼で認識されてしまうという
問題がある。

【０００７】本発明は、上記の事情に鑑み、ほぼ同一の
明るさで表される画像を表示する場合であっても、横す
じが現れにくい液晶表示装置を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】上記目的を達成する本発
明の液晶表示装置は、同一のデータ線を経由させて、電
位が付与される複数の画素電極が形成された第１の基板
と、共通電極が形成され、この第１の基板との間に液晶
を挟む第２の基板と、複数の画素データに基づいて、上
記複数の画素電極に電位を付与する電位付与手段とを備
えた液晶表示装置であって、

【０００９】上記電位付与手段が、互いに隣り合う画素
電極間に形成されるカップリング容量に基づいて、上記
複数の画素電極に付与する電位を補正するものであるこ
とを特徴とする。

【００１０】尚、本発明において、画素電極とは、１ド
ットで１つの画素が構成される白黒画像の場合の、各ド
ットに対応して形成された画素電極だけでなく、３ドッ
トで１つの画素が構成されるとき等、複数のドットで１
つの画素が構成されるカラー画像の場合の、各ドットに
対応して形成されたサブ画素電極も含む概念である。ま
た、本発明において、画素データとは、１ドットで１つ
の画素が構成されるときの、各ドットに対応する画素デ
ータだけでなく、複数のドットで１つの画素が構成され
るときの、各ドットに対応するサブ画素データも含む概
念である。

【００１１】後述するように、横すじは、互いに隣り合
う画素電極間に形成されるカップリング容量が原因で現
れる。従って、上記のように、カップリング容量を考慮
して各画素電極に電位を付与することにより、横すじを
抑制することができる。

【００１２】ここで、本発明の液晶表示装置は、上記電
位付与手段が、基準電位を発生する基準電位発生手段
と、上記カップリング容量に基づいて、上記基準電位発
生手段が発生する基準電位を補正する基準電位補正手段
とを有し、上記基準電位補正手段により補正された基準
電位から、上記複数の画素データに対応する各電位を選
択し、この選択したこれら電位を、上記複数の画素電極
に付与するものであることが好ましい。

【００１３】基準電位発生手段が発生する電位を、カッ
プリング容量に基づいて補正することにより、横すじを
防止することができる。

【００１４】ここで、本発明の液晶表示装置は、上記基
準電位発生手段が、ラダー抵抗により、複数の基準電位
を発生するものであることが好ましい。

【００１５】ラダー抵抗を用いることにより、容易に複
数の基準電位を得ることができる。

【００１６】ここで、本発明の液晶表示装置は、上記基
準電位補正手段が、上記基準電位発生手段が発生する電
位を、上記ラダー抵抗の途中位置で補正するものである
ことが好ましい。

【００１７】液晶の電圧−光透過特性について考える
と、電圧の変化量に対して光の透過量が変化する度合い
は、中間調に対応する領域では大きいが、白色側もしく
は黒色側に近づくに伴い小さくなる。従って、基準電位
発生手段が発生する信号を補正する場合、ラダー抵抗の
両端に近い位置であれば、ラダー抵抗の途中位置で補正
しても、十分な精度で画素電極の電位を補正することが
できる。

【００１８】また、本発明の液晶表示装置は、上記電位
付与手段が、基準電位を発生する基準電位発生手段と、
上記カップリング容量に基づいて、上記複数の画素デー
タを補正するデータ補正手段とを有し、上記基準電位発
生手段が発生する基準電位から、上記データ補正手段に
より補正された複数の画素データに対応する各電位を選
択し、この選択したこれら電位を、上記複数の画素電極
に付与するものであってもよい。

【００１９】このように、基準電位発生手段が発生する
電位を補正するのではなく、画素データ自体を補正して
も、画素電極に付与される電位を補正することができ
る。

【００２０】

【発明の実施の形態】以下、本発明の実施形態について
説明する。

【００２１】図１は、本発明の一実施形態の液晶表示装
置の構成を示すブロック図である。

【００２２】この液晶表示装置は液晶パネル１を備えて
いる。この液晶パネル１は、サブ画素電極（図２参照）
が形成されたＴＦＴ基板（図示せず）と、共通電極（図
示せず）が形成されたカラーフィルタ基板（図示せず）
とを備えており、これら基板の間には液晶が挟まれてい
る。この液晶パネル１は、３つのサブ画素Ｒ（レッ
ド）、Ｇ（グリーン）、Ｂ（ブルー）で１つの画素（ｐ
ｉｘｅｌ）を構成する（３０７２×７６８）個のサブ画
素、つまり、１０２４×７６８＝７８６４３２個の画素
がマトリックス状に並ぶパネルである。

【００２３】図２は、図１に示す液晶パネル１の、ＴＦ
Ｔ基板の一部分を表す拡大図である。

【００２４】この図には、ＴＦＴ基板の、画素ｎ、ｎ＋
１、及びｎ＋２それぞれのサブ画素Ｒ（レッド）に対応
する部分が示されている。隣り合うサブ画素の間には、
ゲートバスが延在しており、ここには、４つのゲートバ
スＧｎ−１、Ｇｎ、Ｇｎ＋１、及びＧｎ＋２が示されて
いる。これらゲートバスＧｎ−１、Ｇｎ、Ｇｎ＋１、及
びＧｎ＋２に対し垂直方向には、ソースバス（本発明に
いうデータ線に相当する）Ｓが延在している。画素ｎ、
ｎ＋１、及びｎ＋２それぞれのサブ画素Ｒに対応する部
分には、サブ画素電極（本発明にいう画素電極に相当す
る）Ｅｎ、Ｅｎ＋１、及びＥｎ＋２が形成されている。
また、画素ｎ、ｎ＋１、及びｎ＋２それぞれのサブ画素
Ｒに対応する部分には、ソースバスＳを伝送してきた信
号を、サブ画素電極Ｅｎ、Ｅｎ＋１、及びＥｎ＋２それ
ぞれに伝送するか否かを制御するＴＦＴ（Ｔｈｉｎ Ｆ
ｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）（ｎ）、ＴＦＴ（ｎ＋
１）、及びＴＦＴ（ｎ＋２）が形成されている。これら
ＴＦＴ（ｎ）、ＴＦＴ（ｎ＋１）、及びＴＦＴ（ｎ＋
２）それぞれがｏｎ状態になると、ソースバスＳに伝送
された信号は、サブ画素電極Ｅｎ、Ｅｎ＋１、及びＥｎ
＋２それぞれに伝送され、一方、ＴＦＴ（ｎ）、ＴＦＴ
（ｎ＋１）、及びＴＦＴ（ｎ＋２）がｏｆｆ状態になる
と、ソースバスＳに伝送された信号は、サブ画素電極Ｅ
ｎ、Ｅｎ＋１、及びＥｎ＋２それぞれには伝送されな
い。

【００２５】図２には、サブ画素Ｒに対応する部分の構
造が示されているが、サブ画素Ｇ、サブ画素Ｂに対応す
る部分についても、サブ画素Ｒに対応する部分と同一構
造を有する。

【００２６】図１に戻って説明を続ける。

【００２７】この液晶パネル１の周囲には、ゲートドラ
イバ２と、８個のソースドライバ３が配置されている。
各ソースドライバ３は、アンプ３ａ、ＤＡＣ（ＤＡコン
バータ）３ｂ、及びラッチ３ｃを備えている。また、こ
の液晶表示装置は、信号制御部及び電源（以下、制御電
源と呼ぶ）４を備えている。この制御電源４は、ゲート
ドライバ２及びソースドライバ３に電源電圧を供給する
とともに、ゲートドライバ２及びソースドライバ３に制
御信号を供給する。８個のソースドライバ３それぞれに
は、６ビットのサブ画像データが入力される。

【００２８】また、液晶表示装置は、各ソースドライバ
３それぞれに基準電位を供給するガンマ補正用基準電位
発生回路（以下、単に電位発生回路と呼ぶ）５を備えて
いる。この電位発生回路５は、正極側電源５１及び負極
側電源５３を備えている。これら電源５１、５３には、
アンプ５５、５６を介して、互いに直列に接続されたラ
ダー抵抗Ｒ１〜Ｒ１０が接続されている。また、この電
位発生回路５は、正極側補正用信号発生部（以下、単に
正極補正部と呼ぶ）５２及び負極側補正用信号発生部
（以下、単に、負極補正部と呼ぶ）５４を備えている。
これら正極補正部５２及び負極補正部５４は、本発明に
いう基準電位補正手段に相当する。正極補正部５２は、
正極側電源５１が供給する電位を、隣接するサブ画素間
に形成されるカップリング容量（後述する）に基づいて
補正する矩形信号を発生するものであり、負極補正部５
４は、負極側電源５３が供給する電位を、やはり後述す
るカップリング容量に基づいて補正する矩形信号を発生
するものである。

【００２９】正極側電源５１から供給される電位は、正
極補正部５２が発生する矩形信号が加算されて補正さ
れ、この補正された電位がアンプ５５を経由して、基準
電位Ｖ１となる。一方、負極側電源５３から供給される
電位は、負極補正部５４が発生する矩形信号が加算され
て補正され、この補正された電位がアンプ５６を経由し
て、基準電位Ｖ１０となる。また、各アンプ５５、５６
を経由した電位は、ラダー抵抗Ｒ１〜Ｒ１０により抵抗
分割され、各基準電位Ｖ２〜Ｖ９が発生する。このよう
にして、１０種類の基準電位Ｖ１〜Ｖ１０が発生する。
これら基準電位Ｖ１〜Ｖ１０のうち、基準電位Ｖ１〜Ｖ
５は、交流化中心電圧よりも大きい電位であり、一方、
基準電位Ｖ６〜Ｖ１０は、交流化中心電圧よりも小さい
電位である。以下、基準電位Ｖ１〜Ｖ５を正極用基準電
位と呼び、一方、基準電位Ｖ６〜Ｖ１０を負極用基準電
位と呼ぶ場合がある。これら発生した各基準電位Ｖ１〜
Ｖ１０は、各ソースバス３のＤＡＣ３ｂに入力される。
このＤＡＣ３ｂは、電位発生回路５が発生する電位か
ら、各サブ画素電極に付与するための電位を選択するも
のである。

【００３０】以下、図１に示す液晶表示装置の動作につ
いて説明する。

【００３１】制御電源４から、ゲートドライバ２、各ソ
ースドライバ８それぞれに、制御信号が供給される。ゲ
ートドライバ２は、その制御信号に基づいて、各ゲート
バス（図２参照）それぞれに、ＴＦＴをｏｎ状態とする
ための信号を伝送する。また、各ソースドライバ３に制
御信号が供給されると、その制御信号に基づいて、各ソ
ースドライバ３のラッチ３ｃに、６ビットのサブ画素デ
ータがラッチされる。ラッチ３ｃにラッチされたサブ画
素データは、順次出力され、ＤＡＣ３ｂに入力される。
また、制御電源４は、ＤＡＣ３ｂが、正極用基準電位Ｖ
１〜Ｖ５から電位を選択するのか、それとも、負極用基
準電位Ｖ６〜Ｖ１０から電位を選択するのかを制御する
ための極性制御信号を出力し、この極性制御信号はＤＡ
Ｃ３ｂに入力される。ＤＡＣ３ｂは、入力された極性制
御信号とサブ画素データとに基づいて、電位発生回路５
が発生する電位から、このサブ画素データに対応した電
位を選択する。 ＤＡＣ３ｂにより電位が選択される
と、アンプ３ａで電流増幅されて、対応するソースバス
Ｓ（図２参照）に伝送される。このソースバスＳに伝送
された電位を表す信号は、ゲートバスに伝送された信号
によりＴＦＴがｏｎ状態になると、このＴＦＴを経由し
て各サブ画素電極に伝送される。これにより、各サブ画
素電極に、サブ画素データに応じた電位が付与される。
従って、共通電極と、各サブ画素電極とに挟まれる液晶
層に電圧が印加され、液晶層は、各サブ画素電極に付与
された電位に応じて駆動し、液晶パネル１に画像が表示
される。

【００３２】ここで、従来の液晶表示装置として、図１
に示す液晶表示装置との相違点が、正極補正部５２と負
極補正部５４とを備えていない点のみである液晶表示装
置を考える。この従来の液晶表示装置を用いて、画面
に、青空等のほぼ同一の明るさで表される画像を表示す
ると、画面全体にわたって、ソースバスの延在方向に明
暗が交互に現れる。以下に、この従来の液晶表示装置に
おいて、明暗が交互に現れる原因について、図２〜図６
を参照しながら説明する。

【００３３】青空などの明るさが一様な画像を表示する
場合、互いに同じ色を表示するサブ画素は、明るさが等
しくなければならない。以下に、Ｒ（レッド）を表示す
る各サブ画素の明るさを互いに等しくする場合に、各サ
ブ画素電極Ｅｎ、Ｅｎ＋１、及びＥｎ＋２（図２参照）
それぞれに電位が付与される様子について、図２ととも
に、図３を参照しながら説明する。

【００３４】図３は、各サブ画素電極Ｅｎ、Ｅｎ＋１、
及びＥｎ＋２それぞれに電位を付与するときのタイミン
グチャートを示す図である。

【００３５】ゲートバスＧｎ−１、Ｇｎ、Ｇｎ＋１、及
びＧｎ＋２それぞれには、１垂直期間の間隔をあけて、
電位ＶｇのパルスＰ１、Ｐ２が交互に発生する信号波形
が伝送される。各ゲートバスに発生するパルスＰ１、Ｐ
２は、前段のゲートバスに発生するパルスＰ１、Ｐ２に
対して１水平期間だけ遅れたタイミングで発生する。ゲ
ートバスＧｎ−１、Ｇｎ、Ｇｎ＋１、及びＧｎ＋２それ
ぞれにパルスＰ１、Ｐ２が発生している期間、対応する
各ＴＦＴがｏｎ状態となる。

【００３６】ソースバスＳには、共通電極の電位Ｖｃｏ
ｍ（＝一定）よりも大きい電位Ｖｓｐと、この共通電極
の電位Ｖｃｏｍよりも小さい電位Ｖｓｎとで表される周
期Ｔの矩形波が繰り返し現れる（つまり、電位Ｖｓｐ−
Ｖｓｎの大きさを有するパルスが繰り返し現れる）信号
波形が伝送される。

【００３７】ところで、各サブ画素に対応する部分に
は、ソースバス、ゲートバス、及び電極等が形成されて
いるため、これらバスや電極に起因して容量が形成され
る。例えば、ＴＦＴのゲート電極及びドレイン電極によ
る寄生容量Ｃｇｄ、蓄積容量Ｃｓ、サブ画素電極及び共
通電極によるサブ画素容量Ｃｌｃ、隣り合うサブ画素電
極によるカップリング容量Ｃｄｄ等が形成される。図２
には、各画素のサブ画素に対応する部分に形成されるこ
れら容量Ｃｇｄ、Ｃｓ、Ｃｌｃ、及びＣｄｄを、各画素
に付された添字ｎ、ｎ＋１、及びｎ＋２を付して示して
ある。また、１つのサブ画素Ｒ（ｉ）（ｉ＝１、２、
３、…ｎ−１、ｎ、ｎ＋１、ｎ＋２、…）全体の容量
（以下、サブ画素容量と呼ぶ）Ｃｔ（ｉ）は、 Ｃｔ（ｉ）＝Ｃｇｄ（ｉ）＋Ｃｓ（ｉ）＋Ｃｌｃ（ｉ）
＋Ｃｄｄ（ｉ）＋Ｃｄｄ（ｉ＋１）…（１） とする。尚、Ｃｇｄ（ｉ）は、各サブ画素の明るさを互
いに等しくする場合、どのサブ画素についてもほぼ同じ
値である。このため、以下では、ｉの値が違ってもＣｇ
ｄ（ｉ）は同じ値とする。従って、Ｃｇｄが、どのサブ
画素に存在するものであるかを明確にする必要がある場
合を除いて、Ｃｇｄ（ｉ）を単にＣｇｄと記載すること
がある。また、Ｃｓ（ｉ）、Ｃｌｃ（ｉ）、Ｃｄｄ
（ｉ）それぞれについても、各サブ画素の明るさを互い
に等しくする場合、どのサブ画素についてもほぼ同じ値
である。従って、Ｃｓ（ｉ）、Ｃｌｃ（ｉ）、Ｃｄｄ
（ｉ）それぞれについても、どのサブ画素に存在するも
のであるかを明確にする必要がある場合を除いて、Ｃｓ
（ｉ）、Ｃｌｃ（ｉ）、Ｃｄｄ（ｉ）を、以下単にＣ
ｓ、Ｃｌｃ、Ｃｄｄと記載することがある。

【００３８】ここで、上記の４つの容量Ｃｇｄ、Ｃｓ、
Ｃｌｃ、及びＣｄｄのうち、カップリング容量Ｃｄｄは
存在しないものとし、残りの３種類の容量Ｃｇｄ、Ｃ
ｓ、Ｃｌｃのみが存在するものとして（従って、Ｃｔ＝
Ｃｇｄ＋Ｃｓ＋Ｃｌｃで表される）、ソースバス及びゲ
ートバスに、図３に示す信号波形を伝送する場合を考え
る。この場合、サブ画素電極Ｅｎ（図２参照）の電位波
形は電位波形（１）で表される。つまり、サブ画素電極
Ｅｎにおいては、先ず、ゲートバスＧｎ−１のパルスＰ
１（電位Ｖｇ）に対応した、振幅Ａの電位が、蓄積容量
Ｃｓ（ｎ）を経由して現れる（ここで、Ａ＝Ｖｇ×Ｃｓ
（ｎ）／Ｃｔ（ｎ））。次いで、時刻ｔ１〜ｔ２の間
に、ゲートバスＧｎのパルスＰ１が発生し、ＴＦＴ
（ｎ）（図２参照）がそのパルスＰ１のパルス幅に対応
した時間だけｏｎ状態となる。従って、ソースバスＳか
ら、電位Ｖｓｐ（以下、この電位を正極の電位と呼ぶこ
とがある）が、ＴＦＴ（ｎ）を経由してサブ画素電極Ｅ
ｎに付与される。このため、ＧｎのパルスＰ１が発生し
ている期間（ＴＦＴ（ｎ）がｏｎ状態である期間）Ｋ１
の間に、サブ画素電極Ｅｎには、電位Ｖｓｐが一旦書き
込まれる（時刻ｔ２）。ところが、サブ画素電極Ｅｎの
電位Ｖ（ｎ）は、寄生容量Ｃｇｄ（ｎ）の影響により、
キックバック量ΔＶｃ（＝Ｖｇ×Ｃｇｄ（ｎ）／Ｃｔ
（ｎ））だけ下がり（時刻ｔ２）、サブ画素電極Ｅｎ
は、最終的にほぼ Ｖ（＋）＝Ｖｓｐ−ΔＶｃ…（２） の電位に保持される（以下では、サブ画素電極に正極の
電位を付与したときに、このサブ画素電極に最終的に保
持される電位を、正極書込電位と呼ぶことにする）。そ
の後、ゲートバスＧｎ−１のパルスＰ１から１垂直期間
だけ遅れたパルスＰ２に対応した振幅Ａの電位が、蓄積
容量Ｃｓ（ｎ）を経由して現れる。次いで、時刻ｔ５〜
ｔ６の間に、ゲートバスＧｎのパルスＰ２が発生し、Ｔ
ＦＴ（ｎ）がそのパルスＰ２のパルス幅に対応した時間
だけｏｎ状態となる。従って、ソースバスＳから、電位
Ｖｓｎ（以下、この電位を負極の電位と呼ぶことがあ
る）が、ＴＦＴ（ｎ）を経由してサブ画素電極Ｅｎに付
与される。このため、ＧｎのパルスＰ２が発生している
期間（ＴＦＴ（ｎ）がｏｎ状態である期間）Ｋ２の間
に、サブ画素電極Ｅｎには、Ｖ（＋）に代わって、電位
Ｖｓｎが一旦書き込まれる（時刻ｔ６）。ところが、サ
ブ画素電極Ｅｎの電位Ｖ（ｎ）は、寄生容量Ｃｇｄ
（ｎ）の影響により、Ｖｓｎよりもキックバック量ΔＶ
ｃだけ下がり（時刻ｔ６）、サブ画素電極Ｅｎは、最終
的にほぼ Ｖ（−）＝Ｖｓｎ−ΔＶｃ…（３） の電位に保持される（以下では、サブ画素電極に負極の
電位を付与したときに、このサブ画素電極に最終的に保
持される電位を、負極書込電位と呼ぶことにする）。

【００３９】このような作用により、ゲートバスＧｎに
１つのパルスが発生する毎に、サブ画素電極Ｅｎには、
正極書込電位Ｖ（＋）、負極書込電位Ｖ（−）が交互に
現われ、結局、サブ画素電極Ｅｎには電位波形（１）が
繰り返し現れることになる。共通電極の電位はＶｃｏｍ
であるため、サブ画素電極Ｅｎの電位が正極書込電位Ｖ
（＋）＝Ｖｓｐ−ΔＶｃの場合、サブ画素Ｒ（ｎ）の液
晶には、正極の電圧Ｖｓｐ−ΔＶｃ−Ｖｃｏｍが印加さ
れ、一方、サブ画素電極Ｅｎの電位が負極書込電位Ｖ
（−）＝Ｖｓｎ−ΔＶｃの場合、サブ画素Ｒ（ｎ）の液
晶には、負極の電圧Ｖｃｏｍ−Ｖｓｎ＋ΔＶｃが印加さ
れることになる。尚、サブ画素Ｒ（ｎ）の液晶に印加さ
れている電圧の極性に関わらず、このサブ画素Ｒ（ｎ）
に、絶対値の等しい電圧が印加されるように、Ｖｃｏｍ
は、正極の電圧（Ｖｓｐ−ΔＶｃ−Ｖｃｏｍ）＝負極の
電圧（Ｖｃｏｍ−Ｖｓｎ＋ΔＶｃ）を満たす値に設定さ
れている。つまり、 Ｖｃｏｍ＝（Ｖｓｐ＋Ｖｓｎ）／２−ΔＶｃ…（４） に設定されている。

【００４０】上記のことから、サブ画素電極Ｅｎの正極
書込電位Ｖ（＋）＝Ｖｓｐ−ΔＶｃと、負極書込電位Ｖ
（−）＝Ｖｓｎ−ΔＶｃとの電位差は、 Ｖａ＝Ｖｓｐ−Ｖｓｎ…（５） となることがわかる（以下、各サブ画素電極の、正極書
込電位と負極書込電位との電位差を、書込電位差と呼ぶ
ことにする）。

【００４１】次に、サブ画素電極Ｅｎ＋１の電位波形を
考える。

【００４２】ゲートバスＧｎ＋１には、ゲートバスＧｎ
よりも１水平期間だけ遅れたタイミングでパルスＰ１、
Ｐ２が現れる。このとき、ゲートバスＧｎ＋１にパルス
Ｐ１が発生する期間Ｋ３において、ソースバスＳの電位
は正極の電位Ｖｓｐであり、ゲートバスＧｎ＋１にパル
スＰ２が発生する期間Ｋ４において、ソースバスＳの電
位は負極の電位Ｖｓｎである。従って、期間Ｋ３におい
て、サブ画素電極Ｅｎ＋１には、前段のサブ画素電極Ｅ
ｎよりも１水平期間だけ遅れたタイミングで、正極の電
位Ｖｓｐが書き込まれ（時刻ｔ３）、一方、期間Ｋ４に
おいて、サブ画素電極Ｅｎ＋１には、前段のサブ画素電
極Ｅｎよりも１水平期間だけ遅れたタイミングで、負極
の電位Ｖｓｎが書き込まれる（時刻ｔ７）。従って、サ
ブ画素電極Ｅｎ＋１の電位波形（２）は、サブ画素電極
Ｅｎの電位波形（１）と同じ形の波形であって、この電
位波形（１）よりも１水平期間だけ時間的に遅れた方向
にシフトした波形となる。

【００４３】次に、サブ画素電極Ｅｎ＋２の電位波形を
考える。

【００４４】ゲートバスＧｎ＋２には、ゲートバスＧｎ
＋１よりも１水平期間だけ遅れたタイミングでパルスＰ
１、Ｐ２が現れる。このとき、ゲートバスＧｎ＋２にパ
ルスＰ１が発生する期間Ｋ５において、ソースバスＳの
電位は負極の電位Ｖｓｎであり、ゲートバスＧｎ＋２に
パルスＰ２が発生する期間Ｋ６において、ソースバスＳ
の電位は正極の電位Ｖｓｐである。従って、期間Ｋ５に
おいて、サブ画素電極Ｅｎ＋２には、前段のサブ画素電
極Ｅｎ＋１とは反対の負極の電位Ｖｓｎが書き込まれ
（時刻ｔ４）、一方、期間Ｋ６において、サブ画素電極
Ｅｎ＋２には、前段のサブ画素電極Ｅｎ＋１とは反対の
正極の電位Ｖｓｐが書き込まれる（時刻ｔ８）。従っ
て、サブ画素電極Ｅｎ＋２の電位波形（３）は、サブ画
素電極Ｅｎ、Ｅｎ＋１の電位波形（１）、（２）とは、
正極書込電位及び負極書込電位が反対となって現れる。

【００４５】サブ画素電極Ｅｎ＋２の後段のサブ画素電
極Ｅｎ＋３の電位波形は具体的には図示しないが、サブ
画素電極Ｅｎ＋２の電位波形（３）と同様に考えること
ができる。つまり、サブ画素電極Ｅｎ＋３の電位波形
は、電位波形（３）と同じ形の波形であって、この電位
波形（３）よりも１水平期間だけ時間的に遅れた方向に
シフトした波形となる。

【００４６】サブ画素電極Ｅｎ＋３よりも後段にある各
サブ画素電極Ｅｎ＋４、Ｅｎ＋５、…については、上記
のサブ画素電極Ｅｎ〜Ｅｎ＋３それぞれの波形と同じ形
状の波形が、１水平期間だけ順次時間的に遅れた方向に
シフトした波形となる。従って、各サブ画素の、正極書
込電位と負極書込電位との電位差は、互いに等しい電位
差Ｖａ＝Ｖｓｐ−Ｖｓｎ（（５）式参照）となる。

【００４７】上記のようにして、隣接する２つのサブ画
素をペアとして、正極のペア、負極ペアが交互に現れ
（図８参照）、２行１列間交流方式での駆動が行われ
る。

【００４８】これまでは、隣接するサブ画素電極間にカ
ップリング容量Ｃｄｄは存在しないものとして説明した
が、実際はカップリング容量Ｃｄｄが存在する。以下
に、容量Ｃｇｄ、Ｃｓ、及びＣｌｃに加えて、カップリ
ング容量Ｃｄｄも考慮した場合の各サブ画素電極の電位
について考える。

【００４９】図４は、隣接するサブ画素電極間にカップ
リング容量Ｃｄｄが存在するとした場合の、サブ画素電
極Ｅｎの電位波形を示す図である。また、図４には、カ
ップリング容量Ｃｄｄの有無に応じた電位波形の差異が
理解しやすいように、図３に示す、カップリング容量を
無視した場合の電位波形（１）、（２）、（３）のうち
の、電位波形（１）、（２）をも示してある。

【００５０】カップリング容量を考慮する場合、Ｃｔ
（ｉ）＝Ｃｇｄ（ｉ）＋Ｃｓ（ｉ）＋Ｃｌｃ（ｉ）＋Ｃ
ｄｄ（ｉ）＋Ｃｄｄ（ｉ＋１）となる。尚、Ｃｔ（ｉ）
は、ｉの値が異なっても（つまり、どのサブ画素であっ
ても）、ほぼ同じ値をとるため、Ｃｔ（ｉ）を単にＣｔ
と記載する。

【００５１】カップリング容量Ｃｄｄが存在するとした
場合、サブ画素電極Ｅｎの電位波形は、（１）’とな
る。つまり、サブ画素電極Ｅｎは、カップリング容量Ｃ
ｄｄ（ｎ＋１）（図２参照）の影響を受け、正極書込電
位がＶ（＋）とはならずにＶ（＋）＋ΔＶｄｄとなり、
一方、負極書込電位が、Ｖ（−）とはならずにＶ（−）
−ΔＶｄｄとなる。以下に、正極時、負極時の書込電位
が、このように変化する理由について説明する。ただ
し、話を簡単にするため、サブ画素電極Ｅｎの電位を考
えるにあたっては、隣り合うサブ画素電極間のカップリ
ング容量Ｃｄｄ（ｉ）のうち、サブ画素電極Ｅｎとサブ
画素電極Ｅｎ＋１との間のカップリング容量Ｃｄｄ（ｎ
＋１）のみが存在し、その他のカップリング容量は存在
しないものとして説明する。

【００５２】カップリング容量を考慮した場合の電位波
形（１）’も、時刻ｔ２までは、先に説明したカップリ
ング容量を無視した場合と同様に説明できる。ここで、
サブ画素電極Ｅｎの後段のサブ画素電極Ｅｎ＋１の電位
波形（２）に着目すると、時刻ｔ２の時点（つまり、サ
ブ画素電極Ｅｎの電位Ｖ（ｎ）がＶ（＋）になった時
点）では、サブ画素電極Ｅｎ＋１の電位Ｖ（ｎ＋１）
は、負極書込電位Ｖ（−）であるが、サブ画素Ｒ（ｎ）
とサブ画素Ｒ（ｎ＋１）は、互いに同じ極性で駆動され
るため、１水平期間後に、サブ画素電極Ｅｎ＋１の電位
は、負極書込電位Ｖ（−）から正極書込電位Ｖ（＋）に
変化する（時刻ｔ３）。サブ画素電極Ｅｎとサブ画素電
極Ｅｎ＋１との間には、カップリング容量Ｃｄｄ（図２
参照）が存在するため、上記のように、サブ画素電極Ｅ
ｎ＋１の電位が、負極書込電位Ｖ（−）から正極書込電
位Ｖ（＋）に変化すると、サブ画素Ｒ（ｎ）についての
電荷保存の法則から、サブ画素電極Ｅｎの正極書込電位
Ｖｐ（ｎ）は、以下のようになる。 Ｖｐ（ｎ）＝Ｖ（＋)＋{(Ｖ（＋)−Ｖ（−）}×Ｃｄｄ
／Ｃｔ＝Ｖ（＋)＋{(Ｖｓｐ−ΔＶｃ)−（Ｖｓｎ−ΔＶ
ｃ）}×Ｃｄｄ／Ｃｔ＝Ｖ（＋)＋(Ｖｓｐ−Ｖｓｎ）×
Ｃｄｄ／Ｃｔ この式から、Ｖｐ（ｎ）は、後段のサブ画素電極Ｅｎ＋
１の電位変化の影響を受け、右辺第２項(Ｖｓｐ−Ｖｓ
ｎ）×Ｃｄｄ／Ｃｔの分だけ変化し、単純にＶ（＋）と
はならないことがわかる。ここで、この式の右辺第２項
(Ｖｓｐ−Ｖｓｎ）×Ｃｄｄ／Ｃｔを ΔＶｄｄ＝(Ｖｓｐ−Ｖｓｎ）×Ｃｄｄ／Ｃｔ…（６） とおくと、 Ｖｐ（ｎ）＝Ｖ（＋）＋ΔＶｄｄ…（７） となる。

【００５３】従って、サブ画素電極Ｅｎの正極書込電位
Ｖｐ（ｎ）は、カップリング容量を考慮しない場合Ｖ
（＋）であるのに対し（電位波形（１）参照）、カップ
リング容量を考慮した場合、Ｖ（＋）よりもΔＶｄｄだ
け大きくなる。

【００５４】また、ゲートバスＧｎ−１にパルスＰ２が
発生すると、サブ画素電極Ｅｎの電位波形（１）’に
は、このパルスＰ２対応した振幅Ａの電位が現れる。次
いで、ゲートバスＧｎのパルスＰ２が発生すると、ＴＦ
Ｔ（ｎ）がそのパルスＰ２のパルス幅に対応した時間だ
けｏｎ状態となる。従って、ソースバスＳから、負極の
電位Ｖｓｎが、ＴＦＴ（ｎ）を経由してサブ画素電極Ｅ
ｎに付与される。このため、ＧｎのパルスＰ２が発生し
ている期間Ｋ２の間に、サブ画素電極Ｅｎには、電位Ｖ
ｓｎが書き込まれるが（時刻ｔ６）、キックバック量Δ
Ｖｃだけ下がるため一旦はＶ（−）＝Ｖｓｎ−ΔＶｃと
なる（時刻ｔ６）。ここで、サブ画素電極Ｅｎの後段の
サブ画素電極Ｅｎ＋１の電位波形（２）に着目すると、
時刻ｔ６の時点（つまり、サブ画素電極Ｅｎの電位Ｖ
（ｎ）がＶ（−）になった時点）では、サブ画素電極Ｅ
ｎ＋１の電位Ｖ（ｎ＋１）は、正極書込電位Ｖ（＋）で
あるが、サブ画素Ｒ（ｎ）とサブ画素Ｒ（ｎ＋１）は、
互いに同じ極性で駆動されるため、１水平期間後に、サ
ブ画素電極Ｅｎ＋１の電位は、正極書込電位Ｖ（＋）か
ら、負極書込電位Ｖ（−）に変化する（時刻ｔ７）。サ
ブ画素電極Ｅｎとサブ画素電極Ｅｎ＋１との間には、カ
ップリング容量Ｃｄｄ（図２参照）が存在するため、上
記のように、サブ画素電極Ｅｎ＋１の電位が、正極書込
電位Ｖ（＋）から負極書込電位Ｖ（−）に変化すると、
サブ画素Ｒ（ｎ）についての電荷保存の法則から、サブ
画素電極Ｅｎの負極書込電位Ｖｎ（ｎ）は、以下のよう
になる。 Ｖｎ（ｎ）＝Ｖ（−)＋{(Ｖ（−)−Ｖ（＋）}×Ｃｄｄ
／Ｃｔ＝Ｖ（−)＋{(Ｖｓｎ−ΔＶｃ)−（Ｖｓｐ−ΔＶ
ｃ）}×Ｃｄｄ／Ｃｔ＝Ｖ（−)＋(Ｖｓｎ−Ｖｓｐ）×
Ｃｄｄ／Ｃｔ＝Ｖ（−)−(Ｖｓｐ−Ｖｓｎ）×Ｃｄｄ／
Ｃｔ この式から、Ｖｎ（ｎ）は、やはり後段のサブ画素電極
Ｅｎ＋１の電位変化の影響を受け、右辺第２項(Ｖｓｐ
−Ｖｓｎ）×Ｃｄｄ／Ｃｔの分だけ変化し、単純にＶ
（−）とはならないことがわかる。ここで、この式の右
辺第２項(Ｖｓｐ−Ｖｓｎ）×Ｃｄｄ／Ｃｔを、（７）
式を求めたときと同様にΔＶｄｄとおくと、 Ｖｎ（ｎ）＝Ｖ（−）−ΔＶｄｄ…（８） となる。

【００５５】つまり、サブ画素電極Ｅｎの負極書込電位
Ｖｎ（ｎ）は、カップリング容量を考慮しない場合Ｖ
（−）であるのに対し（電位波形（１）参照）、カップ
リング容量を考慮した場合、Ｖ（−）よりもΔＶｄｄだ
け小さくなる。従って、サブ画素電極Ｅｎの正極書込電
位Ｖ（＋）＋ΔＶｄｄ＝Ｖｓｐ−ΔＶｃ＋ΔＶｄｄと、
負極書込電位Ｖ（−）−ΔＶｄｄ＝Ｖｓｎ−ΔＶｃ−Δ
Ｖｄｄとの電位差は、Ｖｓｐ−Ｖｓｎ＋２ΔＶｄｄ＝Ｖ
ａ＋２ΔＶｄｄ（（５）式参照）となる。

【００５６】次に、隣接するサブ画素電極間にカップリ
ング容量Ｃｄｄが存在するとした場合の、サブ画素電極
Ｅｎ＋１の電位波形について考える。

【００５７】図５は、隣接するサブ画素電極間にカップ
リング容量Ｃｄｄが存在するとした場合の、サブ画素電
極Ｅｎ＋１の電位波形を示す図である。また、図５に
は、カップリング容量Ｃｄｄの有無に応じた電位波形の
差異が理解しやすいように、図３に示す、カップリング
容量を無視した場合の電位波形（１）、（２）、（３）
のうちの、電位波形（２）、（３）をも示してある。

【００５８】カップリング容量Ｃｄｄが存在するとした
場合、サブ画素電極Ｅｎ＋１の電位波形は、（２）’と
なる。つまり、サブ画素電極Ｅｎ＋１は、カップリング
容量Ｃｄｄ（ｎ＋２）（図２参照）の影響を受け、正極
書込電位が、Ｖ（＋）とはならずにＶ（＋）−ΔＶｄｄ
となり、一方、負極書込電位が、Ｖ（−）とはならずに
Ｖ（−）＋ΔＶｄｄとなる。以下に、正極時、負極時の
書込電位が、このように変化する理由について説明す
る。ただし、話を簡単にするため、サブ画素電極Ｅｎ＋
１の電位を考えるにあたっては、サブ画素電極Ｅｎの電
位を考察したときと同様に、隣り合うサブ画素電極間の
カップリング容量Ｃｄｄ（ｉ）のうち、サブ画素電極Ｅ
ｎ＋１とサブ画素電極Ｅｎ＋２との間のカップリング容
量Ｃｄｄ（ｎ＋１）のみが存在し、その他のカップリン
グ容量は存在しないものとして説明する。

【００５９】カップリング容量を考慮した場合の電位波
形（２）’も、時刻ｔ３までは、先に説明したカップリ
ング容量を無視した場合と同様に説明できる。ここで、
サブ画素電極Ｅｎ＋１の後段のサブ画素電極Ｅｎ＋２の
電位波形（３）に着目すると、時刻ｔ３の時点（つま
り、サブ画素電極Ｅｎ＋１の電位Ｖ（ｎ＋１）がＶ
（＋）になった時点）では、サブ画素電極Ｅｎ＋２の電
位Ｖ（ｎ＋２）は、正極書込電位Ｖ（＋）であるが、サ
ブ画素Ｒ（ｎ＋１）とサブ画素Ｒ（ｎ＋２）は、互いに
反対の極性で駆動されるため、１水平期間後に、サブ画
素電極Ｅｎ＋２の電位は、正極書込電位Ｖ（＋）から、
負極書込電位Ｖ（−）に変化する（時刻ｔ４）。サブ画
素電極Ｅｎ＋１とサブ画素電極Ｅｎ＋２との間には、カ
ップリング容量Ｃｄｄ（図２参照）が存在するため、上
記のように、サブ画素電極Ｅｎ＋２の電位が、正極書込
電位Ｖ（＋）から負極書込電位Ｖ（−）に変化すると、
サブ画素Ｒ（ｎ＋１）についての電荷保存の法則から、
サブ画素電極Ｅｎ＋１の正極書込電位Ｖｐ（ｎ＋１）
は、以下のようになる。 Ｖｐ（ｎ＋１）＝Ｖ（＋)＋{(Ｖ（−)−Ｖ（＋）}×Ｃ
ｄｄ／Ｃｔ＝Ｖ（＋)＋{(Ｖｓｎ−ΔＶｃ)−（Ｖｓｐ−
ΔＶｃ）}×Ｃｄｄ／Ｃｔ＝Ｖ（＋)＋(Ｖｓｎ−Ｖｓ
ｐ）×Ｃｄｄ／Ｃｔ＝Ｖ（＋)−(Ｖｓｐ−Ｖｓｎ）×Ｃ
ｄｄ／Ｃｔ この式から、Ｖｐ（ｎ＋１）は、後段のサブ画素電極Ｅ
ｎ＋２の電位変化の影響を受け、右辺第２項(Ｖｓｐ−
Ｖｓｎ）×Ｃｄｄ／Ｃｔの分だけ変化し、単純にＶ
（＋)とはならないことがわかる。ここで、この式の右
辺第２項(Ｖｓｐ−Ｖｓｎ）×Ｃｄｄ／Ｃｔを、
（７）、（８）式を求めたときと同様にΔＶｄｄとおく
と、 Ｖｐ（ｎ＋１）＝Ｖ（＋)−ΔＶｄｄ…（９） となる。

【００６０】従って、サブ画素電極Ｅｎ＋１の正極書込
電位は、カップリング容量を無視した場合Ｖ（＋)であ
るのに対し（電位波形（２）参照）、カップリング容量
を考慮した場合、Ｖ（＋)よりもΔＶｄｄだけ小さくな
る。

【００６１】また、ゲートバスＧｎにパルスＰ２が発生
すると、サブ画素電極Ｅｎの電位波形（２）’には、こ
のパルスＰ２対応した振幅Ａの電位が現れる。次いで、
ゲートバスＧｎ＋１のパルスＰ２が発生すると、ＴＦＴ
（ｎ＋１）（図２参照）がそのパルスＰ２のパルス幅に
対応した時間だけｏｎ状態となる。従って、ソースバス
Ｓから、負極の電位Ｖｓｎが、ＴＦＴ（ｎ＋１）を経由
してサブ画素電極Ｅｎ＋１に付与される。このため、Ｇ
ｎ＋１のパルスＰ２が発生している期間Ｋ４の間に、サ
ブ画素電極Ｅｎ＋１には電位Ｖｓｎが書き込まれるが
（時刻ｔ７）、キックバック量ΔＶｃだけ下がるため一
旦はＶ（−）＝Ｖｓｎ−ΔＶｃとなる（時刻ｔ７）。こ
こで、サブ画素電極Ｅｎ＋１の後段のサブ画素電極Ｅｎ
＋２の電位波形（３）に着目すると、時刻ｔ７の時点
（つまり、サブ画素電極Ｅｎ＋１の電位Ｖ（ｎ＋１）が
Ｖ（−）になった時点）では、サブ画素電極Ｅｎ＋２の
電位Ｖ（ｎ＋２）は、負極書込電位Ｖ（−）であるが、
サブ画素Ｒ（ｎ＋１）とサブ画素Ｒ（ｎ＋２）は、互い
に反対の極性で駆動されるため、１水平期間後に、サブ
画素電極Ｅｎ＋２の電位は、負極書込電位Ｖ（−）か
ら、正極書込電位Ｖ（＋）に変化する（時刻ｔ８）。サ
ブ画素電極Ｅｎ＋１とサブ画素電極Ｅｎ＋２との間に
は、カップリング容量Ｃｄｄ（図２参照）が存在するた
め、上記のように、サブ画素電極Ｅｎ＋２電位が、負極
書込電位Ｖ（−）から正極書込電位Ｖ（＋）に変化する
と、サブ画素Ｒ（ｎ＋１）についての電荷保存の法則か
ら、サブ画素電極Ｅｎ＋１の負極書込電位Ｖｎ（ｎ＋
１）は、以下のようになる。 Ｖｎ（ｎ＋１）＝Ｖ（−)＋{(Ｖ（＋)−Ｖ（−）}×Ｃ
ｄｄ／Ｃｔ＝Ｖ（−)＋{(Ｖｓｐ−ΔＶｃ)−（Ｖｓｎ−
ΔＶｃ）}×Ｃｄｄ／Ｃｔ＝Ｖ（−)＋(Ｖｓｐ−Ｖｓ
ｎ）×Ｃｄｄ／Ｃｔ この式から、Ｖｎ（ｎ＋１）は、後段のサブ画素電極Ｅ
ｎ＋２の電位変化の影響を受け、右辺第２項(Ｖｓｐ−
Ｖｓｎ）×Ｃｄｄ／Ｃｔの分だけ変化し、単純にＶ
（−)とはならないことがわかる。ここで、この式の右
辺第２項(Ｖｓｐ−Ｖｓｎ）×Ｃｄｄ／Ｃｔを、（７）
式を求めたときと同様にΔＶｄｄとおくと、 Ｖｎ（ｎ＋１）＝Ｖ（−)＋ΔＶｄｄ…（１０） となる。

【００６２】つまり、サブ画素電極Ｅｎ＋１の負極書込
電位Ｖｎ（ｎ＋１）は、カップリング容量を無視した場
合Ｖ（−)であるのに対し（電位波形（２）参照）、カ
ップリング容量を考慮した場合、Ｖ（−)よりもΔＶｄ
ｄだけ大きくなる。従って、サブ画素電極Ｅｎ＋１の正
極書込電位Ｖ（＋）−ΔＶｄｄ＝Ｖｓｐ−ΔＶｃ−ΔＶ
ｄｄと、負極書込電位Ｖ（−）＋ΔＶｄｄ＝Ｖｓｎ−Δ
Ｖｃ＋ΔＶｄｄとの電位差は、Ｖｓｐ−Ｖｓｎ−２ΔＶ
ｄｄ＝Ｖａ−２ΔＶｄｄ（（５）式参照）となる。

【００６３】以上のことから、サブ画素電極の正極書込
電位、負極書込電位は、隣り合うサブ画素電極との間の
カップリング容量の影響を受け、カップリング容量を無
視した場合と比較してΔＶｄｄだけ変動することがわか
る。具体的には、ある１つのサブ画素電極に着目した場
合、この着目したサブ画素電極に電位が書き込まれた直
後に、この着目したサブ画素の後段のサブ画素電極が、
負極書込電位から正極書込電位に変化すると、着目した
サブ画素電極の電位はΔＶｄｄだけ増加し、一方、この
着目したサブ画素電極の後段のサブ画素電極が、正極書
込電位から負極書込電位に変化すると、今度は逆に、着
目したサブ画素電極の電位はΔＶｄｄだけ減少してい
る。このことから考えると、カップリング容量を考慮し
た場合の、サブ画素電極Ｒ（ｎ＋２）の正極書込電位
は、このサブ画素電極Ｒ（ｎ＋２）に電位が書き込まれ
た直後に、このサブ画素電極Ｒ（ｎ＋２）の後段のサブ
画素電極Ｒ（ｎ＋３）が正極書込電位から負極書込電位
に変化するため、カップリング容量を無視した場合より
もΔＶｄｄだけ減少する。一方、カップリング容量を考
慮した場合の、サブ画素電極Ｒ（ｎ＋２）の負極書込電
位は、後段のサブ画素電極Ｒ（ｎ＋３）が負極書込電位
から正極書込電位に変化するため、カップリング容量を
無視した場合よりもΔＶｄｄだけ増加する。

【００６４】図６は、隣接するサブ画素電極間にカップ
リング容量Ｃｄｄが存在するとした場合の、サブ画素電
極Ｅｎ、Ｅｎ＋１、Ｅｎ＋２の電位波形をまとめて示し
た図である。また、図６には、カップリング容量を無視
した場合の、サブ画素電極Ｅｎの電位波形（１）も示し
てある。

【００６５】図６には、カップリング容量Ｃｄｄを考慮
した場合の電極波形として、３つのサブ画素電極Ｅｎ、
Ｅｎ＋１、Ｅｎ＋２の電位波形のみを示すが、その他の
サブ画素電極についても、図４、図５を参照しながら説
明した方法にしたがって考えると、正極書込電位及び負
極書込電位はΔＶｄｄだけ増減することがわかる。従っ
て、各サブ画素Ｒ（ｉ）の正極書込電位Ｖｐ（ｉ）、負
極書込電位Ｖｎ（ｉ）は、 Ｖｐ（ｉ）＝Ｖ（＋）＋ΔＶｄｄ＝Ｖｓｐ−ΔＶｃ＋ΔＶｄｄ…（１１） ただし、ｉ＝ｎ、ｎ±２、ｎ±４、… Ｖｐ（ｉ）＝Ｖ（＋）−ΔＶｄｄ＝Ｖｓｐ−ΔＶｃ−ΔＶｄｄ…（１２） ただし、ｉ＝ｎ±１、ｎ±３、… Ｖｎ（ｉ）＝Ｖ（−）−ΔＶｄｄ＝Ｖｓｎ−ΔＶｃ−ΔＶｄｄ…（１３） ただし、ｉ＝ｎ、ｎ±２、ｎ±４、… Ｖｎ（ｉ）＝Ｖ（−）＋ΔＶｄｄ＝Ｖｓｎ−ΔＶｃ＋ΔＶｄｄ…（１４） ただし、ｉ＝ｎ±１、ｎ±３、…となる。

【００６６】さらに、カップリング容量を無視した場
合、図３に示すように、各サブ画素の書込電位差はＶａ
となり、各サブ画素に関わらず等しいが、カップリング
容量Ｃｄｄを考慮した場合、（１１）式〜（１４）式か
ら、各サブ画素の書込電位差は、Ｖａよりも２ΔＶｄｄ
だけ大きくなる書込電位差と、２ΔＶｄｄだけ小さくな
る書込電位差とが交互に現れることがわかる。これまで
は、１本のソースバスについて考えたが、書込電位差が
２ΔＶｄｄだけ増減する現象は、どのソースバスについ
ても現れる。従って、液晶パネルがノーマリ・ホワイト
パネルの場合、書込電位差がＶａよりも２ΔＶｄｄだけ
大きくなる行は暗く、２ΔＶｄｄだけ小さくなる行は明
るくなる。つまり、従来の液晶表示装置では、各サブ画
素の明るさを等しくしようとしても、実際は、明るくな
る行と、暗くなる行とが交互に現れる横すじが眼で認識
されてしまう。

【００６７】これに対し、図１に示す液晶表示装置で
は、電位発生回路５が、正極補正部５２と、負極補正部
５４とを備えている。これら補正部を備えた、図１に示
す液晶表示装置を用いて、青空等のほぼ同一の明るさで
表される画像を表示すると、画面に明暗は現れず、画面
全体にわたって一様な明るさで青空が表示される。以下
に、図１に示す液晶表示装置を用いた場合、画面全体に
わたって一様な明るさで青空が表示される理由について
説明する。

【００６８】図７は、各サブ画素電極Ｅｎ、Ｅｎ＋１、
及びＥｎ＋２それぞれに電位を付与するときのタイミン
グチャートを示す図である。

【００６９】１行毎に明暗が繰り返される横すじが現れ
る原因は、隣り合うサブ画素電極の一方のサブ画素電極
の書込電位差がＶａよりも２ΔＶｄｄだけ大きく、もう
一方のサブ画素電極の書込電位差がＶａよりも２ΔＶｄ
ｄだけ小さくなり、各サブ画素に異なる電圧が印加され
るためと考えられる。そこで、共通電極の電位Ｖｃｏｍ
と正極書込電位との差が、各サブ画素に関わらず互いに
等しくなるとともに、共通電極の電位Ｖｃｏｍと負極書
込電位との差も、各サブ画素に関わらず互いに等しくな
れば、各サブ画素に、互いに等しい電圧が印加されるこ
とになり、横すじが防止できる。

【００７０】従来の液晶表示装置では、図３を参照しな
がら説明したように、各サブ画素電極の正極書込電位を
互いに等しい電位にするために、各サブ画素に一律に電
位Ｖｓｐを書込み、一方、各サブ画素電極の負極書込電
位を互いに等しくするために、各サブ画素に一律にＶｓ
ｎを書き込んでいる。ところが、各サブ画素電極の正極
書込電位及び負極書込電位は、カップリング容量の影響
を受け、カップリング容量を無視した場合と比較してΔ
Ｖｄｄだけ変動する。その結果として、正極書込電位及
び負極書込電位それぞれと、共通電極の電位Ｖｃｏｍと
の電位差は、各サブ画素によって異なる。

【００７１】ここで、従来の液晶表示装置においてカッ
プリング容量を考慮した場合、正極書込電位は、Ｖ
（＋）＋ΔＶｄｄと、Ｖ（＋）−ΔＶｄｄとの２種類の
電位が現れる。また、負極書込電位は、Ｖ（−）＋ΔＶ
ｄｄと、Ｖ（−）−ΔＶｄｄとの２種類の電位が現れ
る。ここで、正極書込電位に着目すると、これら２種類
の電位Ｖ（＋）＋ΔＶｄｄと、Ｖ（−）−ΔＶｄｄとの
差は、２ΔＶｄｄであるため、Ｖ（＋）＋ΔＶｄｄの電
位が現れるサブ画素電極の電位をΔＶｄｄだけ減少さ
せ、一方、Ｖ（＋）−ΔＶｄｄの電位が現れるサブ画素
電極の電位をΔＶｄｄだけ増加させることができれば、
各サブ画素電極の正極書込電位は、どのサブ画素電極で
あってもＶ（＋）となり、各サブ画素について、共通電
極の電位Ｖｃｏｍと正極書込電位との差を互いに等しく
することができる。同様の考えから、負極書込電位に着
目すると、Ｖ（−）＋ΔＶｄｄの電位が現れるサブ画素
電極の電位をΔＶｄｄだけ減少させ、一方、Ｖ（−）−
ΔＶｄｄの電位が現れるサブ画素電極の電位をΔＶｄｄ
だけ増加させることができれば、各サブ画素電極の負極
書込電位は、どのサブ画素電極であってもＶ（−）とな
り、各サブ画素について、共通電極の電位Ｖｃｏｍと負
極書込電位との差を互いに等しくすることができる。つ
まり、各サブ画素電極の電位は、後段（次行）のサブ画
素電極の書込電位差により生じるΔＶｄｄ分だけ増減す
るため、この後段のサブ画素電極の影響によるΔＶｄｄ
だけ補正すればよい。

【００７２】そこで、本実施形態では、電位発生回路５
に、図１に示すように、正極補正部５２及び負極補正部
５４を設けて、ソースバスＳの信号波形を、図７に示す
ような波形に補正している。具体的には、各サブ画素電
極のうち、従来のソースバス信号（例えば図６参照）で
はカップリング容量を考慮した書込電位差がＶａ＋２Δ
Ｖｄｄとなるサブ画素電極Ｅｉ（ただし、ｉ＝ｎ、ｎ±
２、ｎ±４、…である。以下、これらサブ画素電極を第
１のサブ画素電極と呼ぶ）に着目し、この第１のサブ画
素電極に正極の電位が書き込まれる期間（図７では、期
間Ｋ１、期間Ｋ６に相当する。）において、ソースバス
Ｓの電位を、ＶｓｐよりもΔＶｄｄだけ小さい電位Ｖｓ
ｐ（−）＝Ｖｓｐ−ΔＶｄｄに補正する。一方、この第
１のサブ画素電極に負極の電位が書き込まれる期間（図
７では、期間Ｋ２、期間Ｋ５に相当する）において、ソ
ースバスＳの電位を、ＶｓｎよりもΔＶｄｄだけ大きい
電位Ｖｓｎ（＋）＝Ｖｓｎ＋ΔＶｄｄに補正する。

【００７３】さらに、各サブ画素電極のうち、従来のソ
ースバス信号では書込電位差がＶａ−２ΔＶｄｄとなる
サブ画素電極Ｅｉ（ただし、ｉ＝ｎ±１、ｎ±３、…で
ある。以下、これらサブ画素電極を第２のサブ画素電極
と呼ぶ）に着目し、この第２のサブ画素電極に正極の電
位が書き込まれる期間（図７では、期間Ｋ３に相当す
る。）において、ソースバスＳの電位を、Ｖｓｐよりも
ΔＶｄｄだけ大きい電位Ｖｓｐ（＋）＝Ｖｓｐ＋ΔＶｄ
ｄに補正する。一方、この第２のサブ画素電極に負極の
電位が書き込まれる期間（図７では、期間Ｋ４に相当す
る）において、ソースバスＳの電位を、ＶｓｎよりもΔ
Ｖｄｄだけ小さい電位Ｖｓｎ（−）＝Ｖｓｎ−ΔＶｄｄ
に補正する。

【００７４】上記のように、第１、第２のサブ画素電極
それぞれに正極の電位が書き込まれる期間において、ソ
ースバスＳの電位を、Ｖｓｐ（−）、Ｖｓｐ（＋）それ
ぞれに補正するため、正極補正部５２は、ソースバスＳ
の電位を、Ｖｓｐから、Ｖｓｐ（−）、Ｖｓｐ（＋）そ
れぞれに補正するのに必要な矩形信号を発生する。ま
た、第１、第２のサブ画素電極それぞれに負極の電位が
書き込まれる期間において、ソースバスＳの電位を、Ｖ
ｓｎ（＋）、Ｖｓｎ（−）それぞれに補正するため、負
極補正部５４は、ソースバスＳの電位を、Ｖｓｎから、
Ｖｓｎ（＋）、Ｖｓｎ（−）それぞれに補正するのに必
要な矩形信号を発生する。

【００７５】本実施形態では、正極補正部５２及び負極
補正部５４が発生する信号により、ソースバスＳの電位
が上記のように補正されるため、第１のサブ画素電極の
正極書込電位Ｖｐ１は、（１１）式において、Ｖｓｐ
を、Ｖｓｐ（−）＝Ｖｓｐ−ΔＶｄｄに置き換えて計算
を進めることにより求められる。つまり、 Ｖｐ１＝（Ｖｓｐ−ΔＶｄｄ）−ΔＶｃ＋ΔＶｄｄ＝Ｖ
ｓｐ−ΔＶｃ＝Ｖ（＋）（（２）式参照） となる。また、第２のサブ画素電極の正極書込電位Ｖｐ
２は、（１２）式において、Ｖｓｐを、Ｖｓｐ（＋）＝
Ｖｓｐ＋ΔＶｄｄに置き換えて計算を進めることにより
求められる。つまり、 Ｖｐ２＝（Ｖｓｐ＋ΔＶｄｄ）−ΔＶｃ−ΔＶｄｄ＝Ｖ
ｓｐ−ΔＶｃ＝Ｖ（＋）（（２）式参照）

【００７６】従って、本実施形態では、どのサブ画素電
極であっても、正極書込電位はＶ（＋）となることがわ
かる。これにより、正極時において、各サブ画素に印加
される電圧は、どのサブ画素であっても、Ｖ（＋）−Ｖ
ｃｏｍとなることがわかる。

【００７７】次に、本実施形態において、負極書込電位
Ｖｎについて考えると、ソースバスＳの電位を上記のよ
うに設定しているため、第１のサブ画素電極の負極書込
電位Ｖｎ１は、（１３）式において、ＶｓｎをＶｓｎ
（＋）＝Ｖｓｎ＋ΔＶｄｄに置き換えて計算を進めるこ
とにより求められる。つまり、 Ｖｎ１＝（Ｖｓｎ＋ΔＶｄｄ）−ΔＶｃ−ΔＶｄｄ＝Ｖ
ｓｎ−ΔＶｃ＝Ｖ（−）（（３）式参照）となる。ま
た、第２のサブ画素電極の負極書込電位Ｖｎ２は、（１
４）式において、Ｖｓｎを、Ｖｓｎ（−）＝Ｖｓｎ−Δ
Ｖｄｄに置き換えて計算を進めることにより求められ
る。つまり、 Ｖｎ２＝（Ｖｓｎ−ΔＶｄｄ）−ΔＶｃ＋ΔＶｄｄ＝Ｖ
ｓｎ−ΔＶｃ＝Ｖ（−）（（３）式参照）

【００７８】従って、本実施形態では、どのサブ画素電
極であっても、負極書込電位ＶｎはＶ（−）となること
がわかる。これにより、負極時において、各サブ画素に
印加される電圧は、どのサブ画素であっても、Ｖｃｏｍ
−Ｖ（−）となることがわかる。以上のことから、書込
電位差は、Ｖ（＋）−Ｖ（−）＝Ｖｓｐ−ΔＶｃ−（Ｖ
ｎｐ−ΔＶｃ）＝Ｖｓｐ−Ｖｎｐ＝Ｖａ（（５）式参
照）となる。

【００７９】また、Ｖｃｏｍは、（４）式で示したよう
に、（Ｖｓｐ＋Ｖｓｎ）／２−ΔＶｃに設定されている
ため、 Ｖ（＋）−Ｖｃｏｍ（＝正極時に各サブ画素に印加され
る電圧）＝Ｖｃｏｍ−Ｖ（−）（＝負極時に各サブ画素
に印加される電圧） となることがわかる。

【００８０】従って、図１に示す液晶表示装置を用いる
と、青空等のほぼ同一の明るさで表される画像を表示し
ても、画面に明暗は現れず、画面全体にわたって一様な
明るさで青空が表示される。

【００８１】尚、上記では、各サブ画素を同じ明るさに
する場合を考えたため、どのサブ画素電極の電位を補正
する場合であっても、ソースバスＳの電位の補正量ΔＶ
ｄｄは、（６）式で求められる所定の値に設定しておけ
ばよいが、通常、各サブ画素の明るさは、きわめて多段
階（例えば６４段階）に変化するため、（６）式中のＶ
ｓ及びＶｎも本来変化する値である。従って、この
（６）式のΔＶｄｄも多段階に変化する。例えば、ノー
マリ・ホワイトモードの液晶表示装置について考える
と、サブ画素の明るさが暗くなればなるほど、書込電位
差が大きくなるため、ΔＶｄｄは大きくなる。一方、サ
ブ画素の明るさが明るくなればなるほど、書込電位差が
小さくなるため、ΔＶｄｄは小さくなる。この（６）式
のΔＶｄｄは、各サブ画素電極についての正極及び負極
書込電位が、後段（次行）のサブ画素電極の書込電位差
により受ける変動分であるため、ソースバスＳの電位
の、各サブ画素に対応する補正量ΔＶｄｄは、この各サ
ブ画素の後段（次行）のサブ画素の明暗に応じて、変動
させればよい。

【００８２】また、本実施形態では、正極補正部５２
と、負極補正部５４との双方の補正部を備えているが、
ΔＶｄｄが数十ｍＶ程度であるならば、上記の２つの補
正部のうちの、いずれか一方の補正部のみを備えればよ
い。一方の補正部のみを備えると、ソースバスＳ（図２
参照）が延在する方向に隣り合うサブ画素の交流化中心
電圧は、互いにずれるが、共通電極の電位Ｖｃｏｍのパ
ネル面内のばらつき等を考えると、交流化中心電圧のず
れは無視できる。

【００８３】また、液晶の電圧−光透過特性について考
えると、電圧の変化量に対して光の透過量が変化する度
合いは、中間調に対応する領域では大きいが、白色側も
しくは黒色側に近づくに伴い小さくなる。従って、正極
補正部５２が発生する信号を、アンプ５５の入力側から
ではなく、このアンプ５５の出力側に接続されたラダー
抵抗Ｒ１〜Ｒ４上から加算しても、この加算位置が基準
電位Ｖ１、Ｖ５が発生する位置に近い位置（例えばラダ
ー抵抗Ｒ１、Ｒ２の間）であれば、図７に示す補正後の
ソースバスＳの信号波形とほぼ同じ形状の信号波形が得
られる。従って、本実施形態では、正極補正部５２が発
生する信号を、電源５１の供給電位が抵抗分割される前
に加算しているが、ラダー抵抗Ｒ１〜Ｒ４上から加算し
てもよい。同様に考えて、負極補正部５４が発生する信
号は、基準電位Ｖ６、Ｖ１０が発生する位置に近い位置
であれば、ラダー抵抗Ｒ６〜Ｒ１０上から加算してもよ
い。

【００８４】また、本実施形態では、正極補正部５２及
び負極補正部５４を備え、これら補正部で、カップリン
グ容量に基づいた補正量だけ、ソースバスＳの電位を補
正することにより、横すじ発生を防止しているが、これ
ら補正部を備える代わりに、カップリング容量に基づい
て、複数のサブ画素データを補正するデータ補正手段を
備えてもよい。このデータ補正手段を備え、電位発生回
路５が発生する基準電位から、このデータ補正手段によ
り補正された複数の画素データに対応する各電位を選択
し、選択したこれら電位をソースバスＳに供給しても、
やはり横すじ発生を防止することができる。

【００８５】また、本実施形態の液晶表示装置は、駆動
方式として２行１列間交流方式を採用した液晶表示装置
であるが、本発明の液晶表示装置は、例えば３行１列間
交流方式等の、その他の駆動方式を採用した液晶表示装
置に適用してもよく、本発明の液晶表示装置を用いるこ
とにより、隣り合うサブ画素電極間に形成されるカップ
リング容量による各サブ画素の電位のばらつきを抑制す
ることができる。

【００８６】また、本実施形態では、カラー画像を表示
する液晶表示装置を取りあげたが、本発明の液晶表示装
置を、白黒画像を表示する液晶表示装置に適用しても、
やはり、横すじを効果的に防止することができる。

【００８７】また、本実施形態では、基準電位Ｖ１〜基
準電位Ｖ１０がＤＡＣ３ｂに直接入力されているが、ラ
ダー抵抗と各ＤＡＣ３ｂ間に、アンプによるバッファを
備えてもよい。

【００８８】さらに、本実施形態では、共通電極の電位
Ｖｃｏｍを一定としているが、この電位Ｖｃｏｍが可変
であっても、本発明を適用することは可能である。

【００８９】

【発明の効果】以上説明したように、本発明の液晶表示
装置によれば、ほぼ同一の明るさで表される画像を表示
する場合であっても、横すじを防止することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態の液晶表示装置の構成を示
すブロック図である。

【図２】図１に示す液晶パネル１の、一部のサブ画素に
対応する部分を表す拡大図である。

【図３】各サブ画素電極Ｅｎ、Ｅｎ＋１、及びＥｎ＋２
それぞれに電位を付与するときのタイミングチャートを
示す図である。

【図４】隣接するサブ画素電極間にカップリング容量Ｃ
ｄｄが存在するとした場合の、サブ画素電極Ｅｎの電位
波形を示す図である。

【図５】隣接するサブ画素電極間にカップリング容量Ｃ
ｄｄが存在するとした場合の、サブ画素電極Ｅｎ＋１の
電位波形を示す図である。

【図６】隣接するサブ画素電極間にカップリング容量Ｃ
ｄｄが存在するとした場合の、サブ画素電極Ｅｎ、Ｅｎ
＋１、Ｅｎ＋２の電位波形をまとめて示した図である。

【図７】各サブ画素電極Ｅｎ、Ｅｎ＋１、及びＥｎ＋２
それぞれに電位を付与するときのタイミングチャートを
示す図である。

【図８】２行１列間交流化駆動方法の概念図である。

【符号の説明】

１ 液晶パネル ２ ゲートドライバ ３ ソースドライバ ３ａ、５５、５６ アンプ ３ｂ ＤＡＣ ３ｃ ラッチ ４ 信号制御部及び電源 ５ ガンマ補正用基準電位発生回路 ５１ 正極側電源 ５２ 正極側補正用信号発生部 ５３ 負極側電源 ５４ 負極側補正用信号発生部

───────────────────────────────────────────────────── フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 古井 祐子 兵庫県神戸市西区高塚台４丁目３番１ ホ シデン・フィリップス・ディスプレイ株式 会社内 Ｆターム(参考） 2H093 NA43 NA64 NB29 NC03 NC21 NC26 NC34 NC62 ND05 ND15 ND36 NH18 5C006 AA01 AA16 AA22 AC27 AF46 AF83 BB16 BC03 BC12 BF02 BF04 BF25 BF43 FA22 FA37 FA56 5C080 AA10 BB05 CC03 DD05 EE28 EE30 FF11 JJ02 JJ04

Claims (5)

【特許請求の範囲】
1. 【請求項１】 同一のデータ線を経由させて電位が付与
   される複数の画素電極が形成された第１の基板と、 共通電極が形成され、該第１の基板との間に液晶を挟む
   第２の基板と、 複数の画素データに基づいて、前記複数の画素電極に電
   位を付与する電位付与手段とを備えた液晶表示装置であ
   って、 前記電位付与手段が、互いに隣り合う画素電極間に形成
   されるカップリング容量に基づいて、前記複数の画素電
   極に付与する電位を補正するものであることを特徴とす
   る液晶表示装置。
2. 【請求項２】 前記電位付与手段が、基準電位を発生す
   る基準電位発生手段と、前記カップリング容量に基づい
   て、前記基準電位発生手段が発生する基準電位を補正す
   る基準電位補正手段とを有し、前記基準電位補正手段に
   より補正された基準電位から、前記複数の画素データに
   対応する各電位を選択し、該選択したこれら電位を、前
   記複数の画素電極に付与するものであることを特徴とす
   る請求項１に記載の液晶表示装置。
3. 【請求項３】 前記基準電位発生手段が、ラダー抵抗に
   より、複数の基準電位を発生するものであることを特徴
   とする請求項２に記載の液晶表示装置。
4. 【請求項４】 前記基準電位補正手段が、前記基準電位
   発生手段が発生する電位を、前記ラダー抵抗の途中位置
   で補正するものであることを特徴とする請求項３に記載
   の液晶表示装置。
5. 【請求項５】 前記電位付与手段が、基準電位を発生す
   る基準電位発生手段と、前記カップリング容量に基づい
   て、前記複数の画素データを補正するデータ補正手段と
   を有し、前記基準電位発生手段が発生する基準電位か
   ら、前記データ補正手段により補正された複数の画素デ
   ータに対応する各電位を選択し、該選択したこれら電位
   を、前記複数の画素電極に付与するものであることを特
   徴とする請求項１に記載の液晶表示装置。