WO2011099221A1 - 基板処理方法 - Google Patents
基板処理方法 Download PDFInfo
- Publication number
- WO2011099221A1 WO2011099221A1 PCT/JP2010/072209 JP2010072209W WO2011099221A1 WO 2011099221 A1 WO2011099221 A1 WO 2011099221A1 JP 2010072209 W JP2010072209 W JP 2010072209W WO 2011099221 A1 WO2011099221 A1 WO 2011099221A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- wafer
- exposure
- substrate
- line width
- heat treatment
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67109—Apparatus for thermal treatment mainly by convection
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/38—Treatment before imagewise removal, e.g. prebaking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
Definitions
- the present invention relates to a substrate processing method for processing a substrate.
- a resist coating process for example, a resist coating process, an exposure process, a heat process (post-exposure bake (PEB)), a development process, and the like are sequentially performed, thereby a substrate such as a semiconductor wafer.
- PEB post-exposure bake
- a development process and the like are sequentially performed, thereby a substrate such as a semiconductor wafer.
- a resist pattern is formed on the surface.
- a resist solution is applied to the wafer surface to form a resist film.
- the resist film is exposed by irradiating the resist film on the wafer surface with a predetermined pattern of light.
- the heat treatment the wafer is heated to promote a chemical reaction in the exposed resist film.
- the development process is for developing the heat-treated wafer.
- Time Post-Exposure-Delay; PED
- PED Post-Exposure-Delay
- a resist is applied to form a resist film, the first exposure using a first reticle having a mask pattern extending in the vertical direction, and the second exposure using a second reticle having a mask pattern extending in the horizontal direction.
- the hole pattern may be formed by performing the above exposure.
- the first exposure may be continuously performed on each wafer first, and then the second exposure may be continuously performed on each wafer.
- the holding time of each wafer may not be the same.
- the resist described above is a chemically amplified resist
- a chemical reaction in the exposed portion of the resist film may proceed depending on the atmosphere in which the wafer is placed. For this reason, when the holding time of each wafer is not the same, a difference occurs in the degree of progress of the chemical reaction in the exposed portion of the resist film of each wafer, and the line width of the resist pattern formed by development processing is different. There is a problem of variation from wafer to wafer.
- the first exposure and the second exposure are continuously performed for a certain wafer, and then the first exposure is performed for the next wafer. If this is done, it is possible to make the holding time of each wafer the same. However, it is necessary to perform a reticle exchange operation between the first exposure and the second exposure. Since this operation is performed for each wafer, there is a problem that processing time increases.
- the present invention has been made in view of the above points, and each substrate on which a resist film is formed is exposed to a plurality of times, and a heat treatment and a development treatment are performed to form a resist pattern.
- a substrate processing method capable of reducing variations in the line width of a resist pattern between substrates without increasing the thickness.
- the present invention is characterized by the following measures.
- a substrate processing method for processing a substrate on which a resist film is formed an exposure step of exposing the substrate a plurality of times, and after the exposure step, before developing the substrate
- a substrate processing method for correcting the heating temperature is provided.
- the resist between the substrates is not increased. Variation in pattern line width can be reduced.
- FIG. 1 is a plan view schematically showing the configuration of a coating and developing treatment system according to an embodiment.
- FIG. 2 is a front view showing an outline of the configuration of the coating and developing treatment system according to the embodiment.
- FIG. 3 is a rear view schematically showing the configuration of the coating and developing treatment system according to the embodiment.
- FIG. 4 is a longitudinal sectional view showing an outline of the configuration of the post-exposure baking apparatus according to the embodiment.
- FIG. 5 is a cross-sectional view schematically showing the configuration of the post-exposure baking apparatus according to the embodiment.
- FIG. 6 is a longitudinal sectional view showing the outline of the configuration of the line width measuring apparatus.
- FIG. 7 is a flowchart for explaining the procedure of each step of the substrate processing method according to the embodiment.
- FIG. 8A is a plan view and a cross-sectional view showing a resist in each step of the substrate processing method according to the embodiment.
- FIG. 8B is a plan view and a cross-sectional view showing a resist in each step of the substrate processing method according to the embodiment.
- FIG. 8C is a plan view and a cross-sectional view showing a resist in each step of the substrate processing method according to the embodiment.
- FIG. 8D is a plan view and a cross-sectional view showing a resist in each step of the substrate processing method according to the embodiment.
- FIG. 9 is a diagram illustrating a timing chart when each wafer in a wafer group including a plurality of wafers is exposed and heat-treated.
- FIG. 10A is a graph showing the relationship between the line width CD and the reserve time PED.
- FIG. 10B is a graph showing the relationship between the line width CD and the set temperature T of the hot plate.
- FIG. 11 is a diagram illustrating a timing chart when each wafer of a wafer group including a plurality of wafers is subjected to exposure and heat treatment in Comparative Example 1.
- FIG. 12 is a diagram illustrating a timing chart when the wafers in the wafer group including a plurality of wafers are exposed and heat-treated in Comparative Example 2.
- FIG. 13 is a diagram illustrating a timing chart when each wafer in a wafer group including a plurality of wafers is exposed and heat-treated in Comparative Example 3.
- FIG. 14 is a flowchart for explaining the procedure of each step of the substrate processing method according to the modification of the embodiment.
- FIG. 1 is a plan view showing an outline of a configuration of a coating and developing treatment system according to the present embodiment.
- FIG. 2 is a front view showing the outline of the coating and developing treatment system, and
- FIG. 3 is a rear view showing the outline of the coating and developing treatment system.
- the coating and developing treatment system 1 includes, for example, a first treatment system 10 and a second treatment system 11 provided on both sides of the exposure apparatus A as shown in FIG.
- the first processing system 10 has a configuration in which, for example, a cassette station 12, a processing station 13, and an interface station 14 are integrally connected.
- the cassette station 12 loads and unloads 25 wafers W from the outside to the coating and developing treatment system 1 and loads and unloads wafers W to and from the cassette C.
- the processing station 13 is a processing unit in which a plurality of various processing apparatuses that perform predetermined processing in a single-wafer type in a photolithography process are arranged in multiple stages.
- the interface station 14 is a transfer unit that transfers the wafer W to and from the exposure apparatus A.
- the cassette station 12, the processing station 13, and the interface station 14 are arranged in order toward the Y direction positive direction side (right direction in FIG. 1) of the exposure apparatus A, and the interface station 14 is connected to the exposure apparatus A. Yes.
- the cassette station 12 has a cassette mounting table 20 on which a plurality of cassettes C can be mounted in a row in the X direction (vertical direction in FIG. 1).
- the cassette station 12 is provided with a wafer transfer body 22 that can move on the transfer path 21 along the X direction.
- the wafer transfer body 22 is also movable in the wafer arrangement direction (Z direction; vertical direction) of the wafers W accommodated in the cassette C, and selectively with respect to the wafers W arranged in the vertical direction in the cassette C. Accessible.
- the wafer transfer body 22 is rotatable about a vertical axis ( ⁇ direction), and can access each processing apparatus of a third processing apparatus group G3 described later on the processing station 13 side.
- the processing station 13 includes, for example, five processing device groups G1 to G5 in which a plurality of processing devices are arranged in multiple stages.
- a first processing device group G1 and a second processing device group G2 are arranged in order from the cassette station 12 side on the X direction negative direction (downward direction in FIG. 1) side of the processing station 13.
- a third processing device group G3, a fourth processing device group G4, and a fifth processing device group G5 are arranged in this order from the cassette station 12 side on the X direction positive direction (upward in FIG. 1) side of the processing station 13.
- a first transfer device 30 is provided between the third processing device group G3 and the fourth processing device group G4.
- the first transfer device 30 can selectively access each device in the first processing device group G1, the third processing device group G3, and the fourth processing device group G4 to transfer the wafer W.
- a second transfer device 31 is provided between the fourth processing device group G4 and the fifth processing device group G5. The second transfer device 31 can selectively access each device in the second processing device group G2, the fourth processing device group G4, and the fifth processing device group G5 to transfer the wafer W.
- the first processing unit group G1 includes a liquid processing unit that performs processing by supplying a predetermined liquid to the wafer W, such as resist coating units (COT) 40, 41, and 42, a bottom coating unit ( BARC) 43 and 44 are stacked in five steps in order from the bottom.
- the resist coating apparatuses 40, 41, and 42 are resist film forming apparatuses that apply a resist solution to the wafer W to form a resist film.
- the bottom coating apparatuses 43 and 44 form an antireflection film that prevents reflection of light during exposure.
- liquid processing units for example, development processing units (DEV) 50 to 54 for supplying a developing solution to the wafer W and performing development processing are stacked in five stages in order from the bottom.
- a chemical chamber (CHM) for supplying various processing liquids to the liquid processing apparatuses in the processing apparatus groups G1 and G2 is provided at the bottom of the first processing apparatus group G1 and the second processing apparatus group G2. 60 and 61 are provided, respectively.
- the third processing device group G3 includes a temperature control device (TCP) 70, a transition device (TRS) 71, high-precision temperature control devices (CPL) 72 to 74, and a heat treatment device (BAKE) 75.
- TCP temperature control device
- TRS transition device
- CPL high-precision temperature control devices
- BAKE heat treatment device
- ⁇ 78 are stacked in nine steps from the bottom.
- the transition device 71 delivers the wafer W.
- the high-precision temperature control devices 72 to 74 adjust the wafer temperature under high-precision temperature control.
- the heat treatment apparatuses 75 to 78 heat treat the wafer W.
- a high-accuracy temperature controller (CPL) 80, pre-bake devices (PAB) 81 to 84, and post-bake devices (POST) 85 to 89 are stacked in 10 stages in order from the bottom.
- Pre-baking apparatuses 81 to 84 heat-treat the wafer W after the resist coating process.
- the post bake devices 85 to 89 heat the wafer W after the development processing.
- the fifth processing unit group G5 there are a plurality of thermal processing units that heat-treat the wafer W, such as high-precision temperature control units (CPL) 90 to 93, and post-exposure bake units (PEB) 94 to 99 as heat processing units. 10 layers in order.
- CPL high-precision temperature control units
- PEB post-exposure bake units
- a plurality of processing devices are arranged on the positive side in the X direction (upward in FIG. 1) of the first transfer device 30.
- the wafer W is hydrophobized as shown in FIG.
- Adhesion devices (AD) 100 and 101 for processing are stacked in two stages in order from the bottom.
- a peripheral exposure device (WEE) 102 that selectively exposes only the edge portion of the wafer W, for example, is disposed on the positive side in the X direction of the second transfer device 31.
- a wafer transfer body 111 that moves on a transfer path 110 extending in the X direction and a buffer cassette 112 are provided.
- the wafer transfer body 111 can move in the Z direction and can also rotate in the ⁇ direction, and with respect to the exposure apparatus A, the buffer cassette 112, and the respective apparatuses in the fifth processing apparatus group G5 adjacent to the interface station 14.
- the wafer W can be transferred by accessing.
- the second processing system 11 is provided with a wafer transfer device 120 as a transfer device, a sixth processing device group G6, and a buffer cassette 121 as a storage unit.
- the wafer conveyance device 120 can move on a conveyance path 123 provided on the exposure apparatus A side and extending in the X direction.
- the wafer transfer device 120 can move in the Z direction and can also rotate in the ⁇ direction, and can access the exposure apparatus A, the sixth processing unit group G6, and the buffer cassette 121 to transfer the wafer W.
- the wafer transfer device 120 has an alignment function for aligning the wafer W.
- the sixth processing unit group G6 and the buffer cassette 121 are provided side by side in the X direction on the positive side of the transport path 123 in the Y direction.
- post-exposure bake units (PEB) 130 to 133 as heat processing units are stacked in four stages in order from the bottom.
- the buffer cassette 121 can temporarily store a plurality of wafers W (see FIG. 3).
- the cassette station 12 is provided with a line width measuring device 140 for measuring the line width of the resist pattern on the wafer W.
- the post-exposure baking apparatus is a heat treatment apparatus that performs the heat treatment step of the substrate processing method in the present invention.
- FIG. 4 is a longitudinal sectional view showing an outline of the configuration of the post-exposure baking apparatus according to the present embodiment.
- FIG. 5 is a cross-sectional view schematically illustrating the configuration of the post-exposure baking apparatus according to the present embodiment.
- the post-exposure bake apparatus 130 is provided in the housing 150, the heating unit 151 that heats the wafer W provided in the housing 150, and provided in the housing 150. And a cooling unit 152 for cooling.
- the heating unit 151 includes a lid 160 which is located on the upper side and can be moved up and down, and a hot plate housing part which is located on the lower side and forms the processing chamber S integrally with the lid 160. 161.
- An exhaust part 160a is provided in the center of the ceiling part of the lid 160, and the atmosphere in the processing chamber S can be exhausted from the exhaust part 160a uniformly.
- a hot plate 170 for placing and heating the wafer W is provided in the center of the hot plate accommodating portion 161.
- the hot plate 170 has a substantially disk shape with a large thickness.
- the heating plate 170 has a built-in heater 171 that generates heat by power feeding. The amount of heat generated by the heater 171 is adjusted by, for example, the heater control device 172.
- the temperature control in the heater control device 172 is performed by, for example, a main body control unit 220 described later.
- first raising / lowering pins 180 for raising and lowering the wafer W while supporting it from below.
- the first elevating pin 180 can be moved up and down by the elevating drive mechanism 181.
- a through hole 182 that penetrates the hot plate 170 in the thickness direction is formed near the center of the hot plate 170.
- the first elevating pins 180 can rise from below the hot plate 170 and pass through the through hole 182 to protrude above the hot plate 170.
- the hot plate accommodating portion 161 includes an annular holding member 190 that holds the hot plate 170 and holds the outer peripheral portion of the hot plate 170, and a substantially cylindrical support ring 191 that surrounds the outer periphery of the holding member 190. Yes.
- a blowout port 191 a that ejects, for example, an inert gas into the processing chamber S is formed.
- the inside of the processing chamber S can be purged by ejecting an inert gas from the outlet 191a.
- a cylindrical case 192 serving as an outer periphery of the hot plate accommodating portion 161 is provided outside the support ring 191.
- the cooling unit 152 adjacent to the heating unit 151 is provided with a cooling plate 200 for mounting and cooling the wafer W, for example.
- the cooling plate 200 has, for example, a substantially rectangular flat plate shape as shown in FIG. 5, and the end surface on the heat plate 170 side is curved in an arc shape protruding outward.
- a cooling member 200a such as a Peltier element is built in the cooling plate 200, and the cooling plate 200 can be adjusted to a predetermined set temperature.
- the cooling plate 200 is attached to a rail 201 that extends toward the heating unit 151 side.
- the cooling plate 200 is moved on the rail 201 by the driving unit 202 and can be moved to above the heating plate 170 on the heating unit 151 side.
- two slits 203 are formed along the X direction as shown in FIG.
- the slit 203 is formed from the end surface of the cooling plate 200 on the heating unit 151 side to the vicinity of the central portion of the cooling plate 200.
- the slit 203 prevents interference between the cooling plate 200 moved to the heating unit 151 side and the first elevating pin 180 protruding on the heating plate 170.
- second elevating pins 204 are provided below the cooling plate 200.
- the second elevating pin 204 can be moved up and down by the elevating drive unit 205.
- the second raising / lowering pins 204 can rise from below the cooling plate 200, pass through the slits 203 and protrude above the cooling plate 200.
- a loading / unloading port 210 for loading / unloading the wafer W is formed on both side walls of the casing 150 with the cooling plate 200 interposed therebetween.
- post-exposure baking apparatuses 94 to 99 and 131 to 133 have the same configuration as the above-described post-exposure baking apparatus 130, and thus description thereof is omitted.
- FIG. 6 is a longitudinal sectional view showing the outline of the configuration of the line width measuring apparatus.
- the line width measuring device 140 includes, for example, a mounting table 141 for mounting the wafer W horizontally and an optical surface shape measuring instrument 142 as shown in FIG.
- the mounting table 141 is an XY stage, for example, and can move in a two-dimensional direction in the horizontal direction.
- the optical surface shape measuring instrument 142 includes, for example, a light irradiation unit 143, a light detection unit 144, and a calculation unit 145.
- the light irradiation unit 143 irradiates the wafer W with light from an oblique direction.
- the light detection unit 144 detects light irradiated from the light irradiation unit 143 and reflected by the wafer W.
- the calculation unit 145 calculates the line width (CD) of the resist pattern on the wafer W based on the light reception information of the light detection unit 144.
- the line width measuring device 140 measures the line width of a resist pattern using, for example, a scatterometry method. When the scatterometry method is used, the calculation unit 145 collates the in-plane light intensity distribution detected by the light detection unit 144 with a virtual light intensity distribution stored in advance. Then, the line width of the resist pattern can be measured by obtaining the line width of the resist pattern corresponding to the collated virtual light intensity distribution.
- the line width measuring apparatus 140 measures the line width at a plurality of measurement points within the surface of the wafer W by horizontally moving the wafer W relative to the light irradiation unit 143 and the light detection unit 144. Can do.
- the first exposure for each wafer W is completed.
- the heat treatment is performed by changing the holding time PED until the heat treatment is started or the set temperature T of the hot plate 170.
- a resist pattern is formed on each of the heat-treated wafers W by performing development processing described later, and the line width CD of the formed resist pattern is measured using the line width measuring device 140.
- the measurement result of the line width measuring device 140 is output from the calculation unit 145 to the main body control unit 220 described later, for example.
- first data or second data indicating the relationship between the holding time PED or the set temperature T of the hot plate 170 and the line width CD of the resist pattern is prepared. Then, the first data or the second data is sent to the heater control device 172 of the post-exposure bake device (for example, 94) via the main body control unit 220. Then, based on the first data or the second data sent to the heater control device 172, the heater control device 172 corrects the set temperature T of the hot plate 170.
- the heater control device 172 of the post-exposure bake device for example, 94
- the wafer processing performed in the coating and developing processing system 1 configured as described above is controlled by, for example, the main body control unit 220 shown in FIG.
- the main body control unit 220 also controls the line width measurement of the resist pattern on the wafer W by the line width measuring device 140.
- the main body control unit 220 is configured by a general-purpose computer including, for example, a CPU and a memory, and can control wafer processing and line width measurement by executing a stored program. Note that the program of the main body control unit 220 may be installed in the main body control unit 220 by a computer-readable recording medium 221.
- FIG. 7 is a flowchart for explaining the procedure of each step of the substrate processing method according to the present embodiment.
- 8A to 8D are a plan view and a cross-sectional view showing a resist in each step of the substrate processing method according to the present embodiment.
- 8A to 8D the left side shows a plan view and the right side shows a cross-sectional view.
- the right cross-sectional view is a cross-sectional view taken along the line AA of the left plan view.
- FIG. 9 is a diagram illustrating a timing chart when each wafer in a wafer group including a plurality of wafers is exposed and heat-treated.
- 10A and 10B are a graph showing the relationship between the line width CD and the holding time PED, and a graph showing the relationship between the line width CD and the set temperature T of the hot plate.
- the substrate processing method includes a first data preparation step (step S11), a second data preparation step (step S12), an exposure step (steps S13 to S15), It has a heat treatment step (step S16) and a development treatment step (step S17).
- the exposure process includes a first exposure process (step S13), a reticle exchange process (step S14), and a second exposure process (step S15).
- the wafer may be exposed three times or more, and the reticle may be exchanged two or more times.
- An example of forming a hole pattern by performing the second exposure will be described.
- the first data preparation process (step S11) is performed.
- first data indicating the relationship between the holding time PED and the line width CD of the resist pattern is prepared in advance.
- a holding time for each wafer W is set. Heat treatment is performed by changing the PED. Then, a resist pattern is formed on each heat-treated wafer W by performing a development processing step (step S17) described later. Further, the line width CD of the formed resist pattern is measured using the line width measuring device 140. Thus, first data indicating the relationship between the holding time PED and the line width CD of the resist pattern is prepared.
- the holding time PED is the time from the end of the first exposure process (step S13), which is the first exposure, to the start of the heat treatment as described above, and the elapsed time in the present invention. Equivalent to.
- the wafer group for preparing the first data by performing the first data preparation step (step S11) corresponds to the first wafer group in the present invention.
- step S12 the second data preparation process (step S12) is performed.
- step S12 second data indicating the relationship between the line width CD of the resist pattern and the set temperature T of the hot plate 170 is prepared in advance.
- a hot plate 170 is provided for each wafer W.
- the heat treatment is performed while changing the set temperature T.
- a resist pattern is formed on each heat-treated wafer W by performing a development processing step (step S17) described later.
- the line width CD of the formed resist pattern is measured using the line width measuring device 140.
- the set temperature T of the hot plate 170 corresponds to the heating temperature in the present invention.
- the wafer group for preparing the second data by performing the second data preparation step (step S12) corresponds to the second wafer group in the present invention.
- the wafer W may be heat-treated with a heat source such as an infrared lamp instead of the hot plate.
- a heat source such as an infrared lamp
- the temperature in the vicinity of the heat source or the temperature in the vicinity of the wafer W to be heat-treated by the heat source corresponds to the heating temperature in the present invention.
- step S11 a 1st data preparation process
- step S12 a 2nd data preparation process
- step S13 the first exposure process (step S13) is performed.
- the wafer 230 wafer W
- FIG. 8A shows the state of the wafer in the first exposure step (step S13).
- an antireflection film 231 and a resist film 232 are sequentially formed on the wafer 230 (wafer W) in advance.
- unprocessed wafers 230 are taken out one by one from the cassette C on the cassette mounting table 20 by the wafer transfer body 22 shown in FIG. 1 and sequentially transferred to the processing station 13.
- the wafer 230 (wafer W) is transferred to the temperature control device 70 belonging to the third processing device group G3 of the processing station 13, and the temperature is adjusted to a predetermined temperature.
- the wafer 230 (wafer W) is transferred to the bottom coating device 43, for example, by the first transfer device 30, and an antireflection film 231 is formed as shown in FIG. 8A.
- the wafer 230 (wafer W) is sequentially transferred by the first transfer device 30 to the heat treatment device 75 and the high-precision temperature control device 80, and a predetermined process is performed in each processing device. Thereafter, the wafer 230 (wafer W) is transferred to, for example, the resist coating apparatus 40 by the first transfer apparatus 30.
- a predetermined amount of resist solution is supplied from the nozzle to the surface of the rotated wafer 230 (wafer W). Then, the resist solution diffuses over the entire surface of the wafer 230 (wafer W), whereby a resist film 232 is formed on the wafer 230 (wafer W) as shown in FIG. 8A.
- An example of a resist is a chemically amplified resist.
- a chemically amplified negative resist that can handle exposure using an ArF excimer laser (wavelength 193 nm) as a light source can be used.
- the wafer 230 (wafer W) on which the resist film 232 is formed is transported to the pre-baking device 81, for example, by the first transport device 30, and subjected to heat treatment (pre-baking). Thereafter, the wafer 230 (wafer W) is sequentially transferred to the peripheral exposure apparatus 102 and the high-precision temperature control apparatus 93 by the second transfer apparatus 31 and subjected to predetermined processing in each apparatus. Thereafter, the wafer 230 (wafer W) is transferred to the exposure apparatus A by the wafer transfer body 111 of the interface station 14.
- the wafer 230 (wafer W) When the wafer 230 (wafer W) is transferred to the exposure apparatus A, light is irradiated from the exposure light source through the mask onto the resist film 232 of the wafer 230 (wafer W), and the resist 232 film having a predetermined pattern is irradiated. One pattern P1 is exposed. Thus, the wafer 230 (wafer W) is subjected to the first exposure.
- an insoluble portion 232a is formed by exposing a selected portion of the resist film 232 using the first reticle R1 and selectively insolubilizing with respect to the solvent. Is generated.
- the first pattern P1 including the insoluble part 232a and the soluble part 232b insoluble in a solvent such as an organic solvent is obtained in the resist film 232, for example. .
- the first pattern P1 is obtained using the first reticle R1 having the first reticle R1.
- the line width L1 and space width SP1 of the first pattern P1 can be set to 32 nm and 96 nm, respectively.
- step S13 Each wafer W that has been subjected to the first exposure step (step S13) is transferred to the buffer cassette 121 by the wafer transfer device 120 shown in FIG. Then, the wafers W accommodated in the buffer cassette 121 stand by until another wafer W of the same wafer group (lot) finishes the first exposure described above.
- each wafer W of the wafer group (lot) is processed.
- the first exposure process (step S13) can be performed continuously.
- This wafer group corresponds to the third wafer group in the present invention.
- the substrate processing is performed on each of the wafers W1, W2, and W3 of the wafer group (third wafer group) including three wafers will be described with reference to FIG.
- the next reticle replacement step (step S14) indicated by RC in FIG. 9 the first exposure step (step S13) indicated by EXP-V in FIG. 9 is continuously performed on the wafers W1, W2, and W3. .
- a reticle replacement process (step S14) is performed.
- the first reticle R1 used in the first exposure process (step S13) is replaced with the second reticle R2 used in the second exposure process (step S15).
- step S14 After performing the first exposure process (step S13) continuously on the three wafers W1, W2, and W3, the reticle replacement process (step S14) shown by RC in FIG. 9 is performed.
- step S15 a second exposure process
- the second exposure is performed on the wafer W on which the first exposure has been performed.
- FIG. 8B shows the state of the wafer in the second exposure step (step S15).
- the wafer W accommodated in the buffer cassette 121 is taken out from the buffer cassette 121 by the wafer transfer device 120 and transferred to the exposure apparatus A.
- the wafer 230 (wafer W) is transferred to the exposure apparatus A, light is irradiated onto the resist film 232 of the wafer 230 (wafer W) from the exposure light source through the mask, and the resist film 232 is subjected to the first exposure pattern.
- a second pattern P2, which is a different pattern, is exposed. In this way, the wafer 230 (wafer W) is subjected to the second exposure.
- the selected portion of the resist film 232 is exposed using the second reticle R2, and the insoluble portion 232c is selectively insolubilized with respect to the solvent. Is generated.
- a second pattern P2 including, for example, an insoluble part 232c and a soluble part 232b insoluble in a solvent such as an organic solvent is obtained in the resist film 232. .
- the second reticle has a pattern in which lines extending along the Y direction (horizontal direction of the left plan view of FIG. 8B) are arranged in the X direction (vertical direction of the left plan view of FIG. 8B).
- a second pattern P2 is obtained using R2.
- the line width L2 and space width SP2 of the second pattern P2 can be set to, for example, 32 nm and 96 nm, respectively.
- a first pattern P 1 and a second pattern P 2 are formed in the resist film 232.
- the resist film 232 is formed with an insoluble portion 232d having a lattice shape including insoluble portions 232a and 232c, and is soluble in a region surrounded by the lattice-shaped insoluble portion 232d.
- the part 232b remains.
- the wafer W that has undergone the second exposure is transferred to, for example, the post-exposure bake device 94 of the processing station 13 by the wafer transfer body 111 of the interface station 14.
- step S14 After performing the next reticle replacement step (step S14) indicated by RC in FIG. 9, the second W shown by EXP-H in FIG. 9 is continuously applied to the wafers W1, W2, and W3.
- the exposure step (step S15) is performed.
- the wafer W on which the second exposure process (step S15) has been performed is sequentially subjected to a heat treatment process (step S16).
- the heat treatment step (step S16) the set temperature T of the hot plate 170 is corrected based on the holding time PED from the end of the first exposure step (step S13) to the start of the heat treatment.
- the wafer W is heat-treated at the set temperature T.
- FIG. 8C shows the state of the wafer in the heat treatment step (step S16).
- the wafer W is first loaded from the loading / unloading port 210 and placed on the cooling plate 200 shown in FIG. Subsequently, when the cooling plate 200 moves, the wafer W moves above the hot plate 170. The wafer W is transferred from the cooling plate 200 to the first lifting pins 180 and then placed on the hot plate 170 by the first lifting pins 180. Thus, the heat treatment (post-exposure baking) of the wafer W is started. Then, after a predetermined time has elapsed, the wafer W is separated from the hot plate 170 by the first lifting pins 180, and the heating process of the wafer W is completed. Thereafter, the wafer W is transferred from the first lift pins 180 to the cooling plate 200, cooled by the cooling plate 200, and transferred from the cooling plate 200 to the outside of the post-exposure baking apparatus 97 through the loading / unloading port 210.
- the line width of the resist pattern to be formed is predicted based on the holding time PED, and the setting of the heat plate 170 is performed based on the predicted value of the line width.
- the temperature can be corrected.
- the line width CD of the resist pattern can be predicted.
- second data indicating the relationship between the resist pattern line width CD and the set temperature T of the hot plate 170 prepared by performing the second data preparation step (step S12), and the predicted line width CD Based on the predicted value, the set temperature T of the hot plate 170 can be corrected.
- step S16 By performing the heat treatment step (step S16), the change of the soluble portion 232b to the insoluble portion 232a, 232c is promoted. Therefore, as shown in the left plan view of FIG. 8C, the line width L1 of the first pattern P1 slightly increases to L1 ′, and the line width L2 of the second pattern P2 slightly increases to L2 ′. . Further, the space width SP1 of the first pattern P1 is slightly decreased to SP1 ′, and the space width SP2 of the second pattern P2 is slightly decreased to SP2 ′.
- the line width CD (L1 ′ or L2 ′) increases as the holding time PED increases. That is, the relationship between the holding time PED and the line width CD has a linear relationship having a positive slope (sensitivity) SS1 as shown in FIG. 10A. Accordingly, the line width CD of the resist pattern can be predicted based on the sensitivity SS1 obtained from the first data indicating the relationship between the holding time PED and the line width CD of the resist pattern, and the holding time PED. . That is, the sensitivity SS1 is included in the first data.
- the line width CD (L1 ′ or L2 ′) increases as the set temperature T of the hot plate 170 increases.
- the relationship between the set temperature T of the hot plate 170 and the line width CD has a linear relationship with a positive slope (sensitivity) SS2 as shown in FIG. 10B.
- the set temperature T of the hot plate 170 is set. Can be corrected. That is, the sensitivity SS2 is included in the second data.
- the time for performing the first exposure process is TV
- the time for performing the reticle replacement process is TR
- the time for performing the second exposure process is TH.
- TH TV is set.
- TV 15 seconds
- TR 30 seconds
- TH 25 seconds.
- TV and TH need not be the same, and TV> TH may be satisfied.
- the reason why the holding time PED of each wafer W is different is that the process time of the first exposure process (step S13) and the process time of the second exposure process (step S15) are different.
- step S14 the reticle replacement process
- step S15 the second exposure process
- the sensitivity SS1 shown in FIG. 10A can be set to 0.1 nm / min, and the sensitivity SS2 shown in FIG. 10B can be set to 1 nm / ° C.
- the line widths of the resist patterns on the wafers W1, W2, and W3 are set to CD1, CD2, and CD3.
- CD1, CD2, and CD3 are L1 ′ and L2 ′ described above.
- L1 ′ L2 ′.
- PED1 85 seconds
- PED2 95 seconds
- PED3 105 seconds. Then, according to the relationship shown in FIG.
- the set temperatures T of the hot plate 170 when the wafers W1, W2, and W3 are heat-treated are set as T1, T2, and T3.
- the line width CD of the resist pattern between W3 can be made substantially equal. That is, by changing the set temperature T for each wafer W, it is possible to cancel the difference in the line width CD that is predicted to occur based on the difference in the holding time PED for each wafer W. Therefore, according to the present embodiment, even when the holding time PED is different for each wafer W, by correcting the set temperature T of the hot plate 170 based on the relationship shown in FIG. 10A and FIG. The variation in the line width CD can be reduced.
- step S16 when processing a plurality of wafers W continuously, after performing the second exposure step on the wafer W1, simultaneously with performing the second exposure step on the wafer W2, The heat treatment process (step S16) may be performed on the wafer W1.
- the hot plate 170 is divided into a plurality of hot plate regions, and heaters that generate heat by power feeding are individually built in each hot plate region, the set temperature T is corrected for each hot plate region, and the heaters in each hot plate region The amount of generated heat may be individually adjusted by the heater control device 172.
- the line width measuring device 140 is used for each hot plate region. Then, the line width CD of the resist pattern is measured, and first data and second data are prepared for each hot plate area.
- step S16 the set temperature T is corrected for each hot plate area based on the holding time PED, the first data, and the second data, and the corrected setting for each hot plate area is performed.
- the wafer W is heated based on the temperature. Thereby, the variation in the line width CD between the wafers can be reduced, and the variation in the line width CD in the wafer surface can also be reduced.
- a development processing step (step S17) is performed.
- a resist pattern is formed by developing the wafer W on which the heat treatment process (step S16) has been performed.
- FIG. 8D shows the state of the wafer in the development processing step (step S17).
- the wafer 230 (wafer W) that has undergone post-exposure baking is transferred to, for example, the developing device 50 by the second transfer device 31, and the resist film 232 on the wafer 230 (wafer W) is developed.
- the development process for example, by using a solvent such as an organic solvent, the soluble portion 232b of the resist layer 232 is dissolved and removed, so that only the insoluble portion 232d (232a, 232c) remains as shown in FIG. Is formed.
- the wafer 230 (wafer W) is transferred to, for example, the post-baking device 85 by the second transfer device 31 and subjected to a heat treatment (post-bake), and then the high-accuracy temperature controller by the first transfer device 30. 72, and the temperature is adjusted.
- the wafer W is returned to the cassette C of the cassette station 12 by the wafer carrier 22.
- the substrate processing method according to the present embodiment allows the line width of the resist pattern between wafers without increasing the processing time. It will be explained that the variation in the number can be reduced.
- FIG. 11 to FIG. 13 are diagrams showing timing charts when exposing and heating each wafer of a wafer group composed of a plurality of wafers in any one of Comparative Examples 1 to 3, respectively.
- the line widths CD1, CD2, and CD3 of the resist patterns formed on the wafers W1, W2, and W3 satisfy CD1 ⁇ CD2 ⁇ CD3, and variations in line width between the wafers can be reduced. Can not.
- the wafer W1 is subjected to the first exposure shown by EXP-V in FIG. 12 using the first reticle R1, and then the reticle exchange operation shown by RC in FIG.
- the second exposure shown by EXP-H in FIG. 12 is performed using the second reticle R2.
- the reticle replacement operation indicated by RC in FIG. 12 is performed, and the second reticle R2 is replaced with the first reticle R1.
- the wafer W2 is subjected to the first exposure indicated by EXP-V in FIG. 12 using the first reticle R1, and then the reticle replacement operation indicated by RC in FIG. 12 is performed, and the second reticle R2 is used.
- the second exposure shown by EXP-H in FIG. 12 is performed.
- the wafer W3 is processed in the same manner as the wafer W2.
- the first exposure indicated by EXP-V in FIG. 13 is performed on the wafer W1 using the first reticle R1, and then the reticle replacement operation indicated by RC in FIG. 13 is performed.
- the second exposure shown by EXP-H in FIG. 13 is performed using the second reticle R2.
- the wafer W2 is exposed to EXP-H in FIG. 13 using the second reticle R2, and then the reticle exchanging operation indicated by RC in FIG.
- the exposure shown by EXP-V in FIG. 13 using the reticle R1 is performed.
- the first exposure shown by EXP-V in FIG. 13 is performed on the wafer W3 using the first reticle R1, the reticle replacement operation shown by RC in FIG.
- the second exposure shown by EXP-H in FIG. 13 is performed using the reticle R2.
- step S16 in the heat treatment step (step S16), the set temperature T of the hot plate 170 is corrected based on the holding time PED, and the wafer W is heat-treated at the corrected set temperature T. . Since the same time of exposure is continuously performed on each wafer W and then the reticle is exchanged, the processing time is not increased, and the resist pattern between the wafers is caused by the variation in the holding time PED. Variation in line width can be reduced.
- the first pattern P1 is exposed in the first exposure step (step S13), and the second pattern substantially orthogonal to the first pattern P1 in the second exposure step (step S15).
- An example of exposing P2 has been described.
- the second pattern P2 may intersect the first pattern P1 at an arbitrary angle, or may be substantially parallel to the first pattern P1 and not intersect with it.
- a reticle exchange step (step S14) is provided between the first exposure step (step S13) and the second exposure step (step S15).
- the second exposure process (step S15) is an additional exposure process that uses the same reticle mask as the first exposure process (step S13) and changes the exposure conditions such as the exposure amount. May be.
- the first exposure process (step S13) and the second exposure process (step S15) have different process times. However, even if the process times of the first exposure process (step S13) and the second exposure process (step S15) are the same, the second exposure process (step S15) and the heat treatment process ( The present invention can also be applied to the case where a certain waiting time is required between step S16).
- a positive resist is used regardless of the type of resist. It can also be applied to examples.
- the straight line indicating the dependency of the line width CD retention time PED in FIG. 10A is a right-downward straight line
- the sensitivity SS1 shown in FIG. 10A is a negative value.
- the straight line indicating the dependence of the set temperature T of the heat plate 170 of the line width CD in FIG. 10B is a straight line that falls to the right, and the sensitivity SS2 shown in FIG.
- the resist pattern line width CD is predicted based on the reserve time PED, and the set temperature T of the hot plate 170 is corrected based on the predicted value of the predicted line width CD.
- data indicating the relationship between the holding time PED and the set temperature T of the hot plate 170 is prepared, and the set temperature T of the hot plate 170 is directly corrected based on the data and the holding time PED. Good.
- the case where the first data preparation process (step S11) and the second data preparation process (step S12) are included has been described.
- the first data preparation process (step S11) and the second data preparation process (step S12) are not performed, and instead of the first data and the second data, for example, a predetermined data recorded in the main body control unit 220 Or predetermined data recorded outside the coating and developing treatment system 1 may be used.
- the set temperature of the hot plate 170 is based on the measured value of the line width CD of the resist pattern formed by processing one wafer W of the wafer group consisting of a plurality of wafers W. It differs from the substrate processing method according to the embodiment in that T is corrected and the other wafers W in the wafer group are heat-treated.
- the coating and developing processing system for performing the substrate processing method according to this modification can be the same as the coating and developing processing system according to the embodiment.
- FIG. 14 is a flowchart for explaining the procedure of each step of the substrate processing method according to the present modification.
- the substrate processing method according to the present modification includes a first data preparation step (step S21), a second data preparation step (step S22), an exposure step (steps S23 to S25), and heating. It has a processing step (step S26) and a development processing step (step S27).
- the exposure process includes a first exposure process (step S23), a reticle exchange process (step S24), and a second exposure process (step S25).
- the wafer may be exposed three times or more, and the reticle may be exchanged two or more times.
- first data preparation process (step S21) and the second data preparation process (step S22) are performed.
- the first data preparation process (step S21) and the second data preparation process (step S22) are the same as the first data preparation process (step S11) and the second data preparation process (step S12) in the embodiment. Can be.
- step S23 the first exposure process (step S23) is performed.
- the first exposure step (step S23) after the first exposure is performed on one wafer W of the wafer group to which the resist is applied, the first exposure is performed on the other wafer W of the wafer group.
- the first exposure using the exposure apparatus A is performed on one wafer W of the wafer group including the plurality of wafers W on which the antireflection film and the resist film are formed.
- the first exposure is performed on another wafer W in the group.
- the first exposure performed on the wafer W2 is This corresponds to the first exposure step (step S23).
- the first exposure process (step S23) is continuously performed on the wafer W3. And do it.
- a reticle replacement process (step S24) is performed.
- the reticle exchange process (step S24) can be the same as the reticle exchange process (step S14) in the embodiment.
- step S25 a second exposure process is performed.
- the second exposure step (step S25) after the second exposure is performed on one wafer W of the wafer group, the second exposure is performed on the other wafer W of the wafer group.
- the wafer group The second exposure is performed on another wafer W.
- the second exposure process performed on wafer W2 corresponds to the second exposure process (step S25).
- a heat treatment process (step S26) is performed.
- the set temperature T of the hot plate 170 is further corrected based on the measured value of the line width CD, and the other wafers W in the wafer group are heated at the corrected set temperature T.
- the first data preparation step (step S21) and the second data preparation step (step S22) there is some change such as a change with time, the first data preparation step (step S21) and the second data preparation.
- the first data and the second data obtained by performing the process (step S22) are shifted from the times when the first data preparation process (step S21) and the second data preparation process (step S22) are performed.
- the line width CD of the resist pattern formed by performing the development process (step S27) on the wafer W immediately before or slightly before the wafer W on which the heat treatment process (step S26) is performed is measured. Based on the deviation from the target value of CD, the set temperature T of the hot plate 170 is further corrected.
- the hot plate 170 is divided into a plurality of hot plate regions, and heaters that generate heat by power feeding are individually built in each hot plate region, and the set temperature T is corrected for each hot plate region.
- the heat generation amount of the heater in the hot plate area may be individually adjusted by the heater control device 172.
- the second pattern P2 may intersect the first pattern P1 at an arbitrary angle, or may be substantially parallel to the first pattern P1 and not intersect with it.
- the second exposure process (step S25) is an additional exposure process that uses the same reticle mask as the first exposure process (step S23) and performs exposure by changing only the exposure conditions such as the exposure amount. May be. Even if the first exposure process (step S23) and the second exposure process (step S25) have the same process time, the second exposure process (step S25) is performed depending on the convenience of any of the apparatuses. It may be a case where a certain waiting time is required between the heat treatment process (step S26). Also, if a heat treatment process is not performed between the first exposure process (step S23) and the second exposure process (step S25), the present invention can be applied to an example using a positive resist regardless of the type of resist. Is possible.
- step S21 data indicating the relationship between the holding time PED and the set temperature T of the hot plate 170 is prepared in advance, and the line width CD of the resist pattern is directly predicted based on the data and the holding time PED. You may make it do.
- the first data preparation process (step S21) and the second data preparation process (step S22) are not performed, and for example, predetermined data recorded outside the main body controller 220 or the coating and developing treatment system 1 is acquired. Thus, it may be used as the first data and the second data.
- the present invention can be applied to an apparatus including a process for processing a semiconductor substrate, a glass substrate and other various substrates.
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
レジスト膜が形成された基板を処理する基板処理方法において、基板を複数回露光する露光工程S13、S15と、露光工程S13、S15の後、基板を現像処理する前に、基板に加熱処理を行う加熱処理工程S16とを有する。加熱処理工程S16において、1回目の露光を終了してから加熱処理を開始するまでの経過時間に基づいて、加熱処理における加熱温度を補正する。
Description
本発明は、基板を処理する基板処理方法に関する。
例えば半導体デバイスの製造プロセスにおけるフォトリソグラフィー工程では、例えばレジスト塗布処理、露光処理、加熱処理(露光後ベーク(Post Exposure Bake;PEB))及び現像処理等が順次行われることによって、半導体ウェハ等の基板(以下「ウェハ」ともいう。)表面にレジストパターンが形成される。レジスト塗布処理は、ウェハ表面にレジスト液を塗布してレジスト膜を形成するものである。露光処理は、ウェハ表面のレジスト膜に所定のパターンの光を照射してレジスト膜を露光するものである。加熱処理は、露光されたレジスト膜内の化学反応を促進させるためにウェハを加熱するものである。現像処理は、加熱処理されたウェハを現像するものである。
ところで、従来より、パターンの微細化を図るため、上記露光処理の光を短波長化することが進められている。しかしながら、この露光の短波長化を進める方法では、例えば32nmや45nmレベルの微細なパターンを形成するのが技術的に困難である。そこで、露光処理において、例えばレジスト膜に対して露光位置をずらして複数回の露光を行うことにより、微細なパターンを形成することが提案されている(特開2000-21763号公報及び特開平7-147219号公報参照)。
ところが、複数のウェハよりなるウェハ群の各ウェハにおいて、上記したような、露光を複数回行い、加熱処理を行った後、現像処理してレジストパターンを形成する場合、次のような問題がある。
例えば露光処理を2回行う場合、各回の処理において互いに異なるパターンを用いて、又は互いに異なる露光条件で露光するときは、1回目の露光が終了してから露光後ベークを開始するまでの引き置き時間(Post Exposure Delay;PED)が異なることがある。
例えば、レジストを塗布してレジスト膜を形成し、縦方向に延びるマスクパターンを有する第1のレチクルを用いた1回目の露光、横方向に延びるマスクパターンを有する第2のレチクルを用いた2回目の露光を行って、ホールパターンを形成することがある。このとき、先に、各ウェハについて1回目の露光を連続して行い、その後、各ウェハについて2回目の露光を連続して行うことがある。そして、2回目の露光を行う時間が1回目の露光を行う時間と異なるときなど、各ウェハの引き置き時間が同一にならないことがある。
ここで、上記したレジストは化学増幅型レジストであるため、ウェハが置かれている雰囲気等によっても、レジスト膜の露光された部分における化学反応が進行することがある。そのため、各ウェハの引き置き時間が同一にならないときは、各ウェハのレジスト膜の露光された部分における化学反応の進行の度合いに差が生じ、現像処理されて形成されるレジストパターンの線幅がウェハごとにばらつくという問題がある。
2回目の露光を行う時間が1回目の露光を行う時間と異なる場合でも、あるウェハについて1回目の露光と2回目の露光とを連続して行った後、次のウェハについて1回目の露光を行うようにすれば、各ウェハの引き置き時間を同一にすることができる。ただし、1回目の露光と2回目の露光との間にレチクルの交換作業を行う必要がある。この作業をウェハごとに行うことになるため、処理時間が増大するという問題がある。
本発明は上記の点に鑑みてなされたものであり、レジスト膜が形成された各基板に、露光を複数回行い、加熱処理及び現像処理を行うことによってレジストパターンを形成する際に、処理時間を増大させず、基板間のレジストパターンの線幅のばらつきを低減できる基板処理方法を提供する。
上記の課題を解決するために本発明では、次に述べる手段を講じたことを特徴とするものである。
本発明の一実施例によれば、レジスト膜が形成された基板を処理する基板処理方法において、前記基板を複数回露光する露光工程と、前記露光工程の後、前記基板を現像処理する前に、前記基板に加熱処理を行う加熱処理工程とを備え、前記加熱処理工程において、1回目の露光を終了してから前記加熱処理を開始するまでの経過時間に基づいて、前記加熱処理における前記基板の加熱温度を補正する、基板処理方法が提供される。
本発明によれば、レジスト膜が形成された各基板に、露光を複数回行い、加熱処理及び現像処理を行うことによってレジストパターンを形成する際に、処理時間を増大させず、基板間のレジストパターンの線幅のばらつきを低減できる。
次に、本発明を実施するための形態について図面と共に説明する。
(実施の形態)
以下、図1から図10を参照し、実施の形態に係る基板処理方法、その基板処理方法を行うための塗布現像処理システムについて説明する。
以下、図1から図10を参照し、実施の形態に係る基板処理方法、その基板処理方法を行うための塗布現像処理システムについて説明する。
最初に、図1から図3を参照し、本実施の形態に係る塗布現像処理システムについて説明する。図1は、本実施の形態に係る塗布現像処理システムの構成の概略を示す平面図である。図2は、塗布現像処理システムの概略を示す正面図であり、図3は、塗布現像処理システムの概略を示す背面図である。
塗布現像処理システム1は、例えば図1に示すように露光装置Aを挟んだ両側に設けられた第1の処理システム10と第2の処理システム11とを備えている。
第1の処理システム10は、例えばカセットステーション12、処理ステーション13及びインターフェイスステーション14を一体に接続した構成を有している。カセットステーション12は、25枚のウェハWをカセット単位で外部から塗布現像処理システム1に対して搬入出したり、カセットCに対してウェハWを搬入出したりする。処理ステーション13は、フォトリソグラフィー工程の中で枚葉式に所定の処理を施す複数の各種処理装置を多段に配置してなる処理部である。インターフェイスステーション14は、露光装置Aとの間でウェハWの受け渡しを行う搬送部である。カセットステーション12、処理ステーション13及びインターフェイスステーション14は、露光装置AのあるY方向正方向側(図1中の右方向)に向かって順に配置され、インターフェイスステーション14は、露光装置Aに接続されている。
カセットステーション12は、カセット載置台20を有し、当該カセット載置台20上に、複数のカセットCをX方向(図1中の上下方向)に一列に載置自在となっている。カセットステーション12には、搬送路21上をX方向に沿って移動可能なウェハ搬送体22が設けられている。ウェハ搬送体22は、カセットCに収容されたウェハWのウェハ配列方向(Z方向;鉛直方向)にも移動自在であり、カセットC内に上下方向に配列されたウェハWに対して選択的にアクセスできる。ウェハ搬送体22は、鉛直方向の軸周り(θ方向)に回転可能であり、処理ステーション13側の後述する第3の処理装置群G3の各処理装置に対してアクセスできる。
処理ステーション13は、複数の処理装置が多段に配置された、例えば5つの処理装置群G1~G5を備えている。処理ステーション13のX方向負方向(図1中の下方向)側には、カセットステーション12側から第1の処理装置群G1、第2の処理装置群G2が順に配置されている。処理ステーション13のX方向正方向(図1中の上方向)側には、カセットステーション12側から第3の処理装置群G3、第4の処理装置群G4及び第5の処理装置群G5が順に配置されている。第3の処理装置群G3と第4の処理装置群G4との間には、第1の搬送装置30が設けられている。第1の搬送装置30は、第1の処理装置群G1、第3の処理装置群G3及び第4の処理装置群G4内の各装置に対し選択的にアクセスしてウェハWを搬送できる。第4の処理装置群G4と第5の処理装置群G5との間には、第2の搬送装置31が設けられている。第2の搬送装置31は、第2の処理装置群G2、第4の処理装置群G4及び第5の処理装置群G5内の各装置に対して選択的にアクセスしてウェハWを搬送できる。
図2に示すように第1の処理装置群G1には、ウェハWに所定の液体を供給して処理を行う液処理装置、例えばレジスト塗布装置(COT)40、41、42、ボトムコーティング装置(BARC)43、44が下から順に5段に重ねられている。レジスト塗布装置40、41、42は、ウェハWにレジスト液を塗布してレジスト膜を形成するレジスト膜形成装置である。ボトムコーティング装置43、44は、露光時の光の反射を防止する反射防止膜を形成するものである。第2の処理装置群G2には、液処理装置、例えばウェハWに現像液を供給して現像処理する現像処理装置(DEV)50~54が下から順に5段に重ねられている。また、第1の処理装置群G1及び第2の処理装置群G2の最下段には、各処理装置群G1、G2内の前記液処理装置に各種処理液を供給するためのケミカル室(CHM)60、61がそれぞれ設けられている。
例えば図3に示すように第3の処理装置群G3には、温調装置(TCP)70、トランジション装置(TRS)71、高精度温調装置(CPL)72~74、熱処理装置(BAKE)75~78が下から順に9段に重ねられている。トランジション装置71は、ウェハWの受け渡しを行う。高精度温調装置72~74は、精度の高い温度管理下でウェハ温度を調節する。熱処理装置75~78は、ウェハWを熱処理する。
第4の処理装置群G4には、例えば高精度温調装置(CPL)80、プリベーク装置(PAB)81~84及びポストベーク装置(POST)85~89が下から順に10段に重ねられている。プリベーク装置81~84は、レジスト塗布処理後のウェハWを加熱処理する。ポストベーク装置85~89は、現像処理後のウェハWを加熱処理する。
第5の処理装置群G5には、ウェハWを熱処理する複数の熱処理装置、例えば高精度温調装置(CPL)90~93、加熱処理装置としての露光後ベーク装置(PEB)94~99が下から順に10段に重ねられている。
図1に示すように第1の搬送装置30のX方向正方向(図1中の上方)側には、複数の処理装置が配置されており、例えば図3に示すようにウェハWを疎水化処理するためのアドヒージョン装置(AD)100、101が下から順に2段に重ねられている。図1に示すように第2の搬送装置31のX方向正方向側には、例えばウェハWのエッジ部のみを選択的に露光する周辺露光装置(WEE)102が配置されている。
インターフェイスステーション14には、例えば図1に示すようにX方向に向けて延伸する搬送路110上を移動するウェハ搬送体111と、バッファカセット112とが設けられている。ウェハ搬送体111は、Z方向に移動可能でかつθ方向にも回転可能であり、インターフェイスステーション14に隣接した露光装置A、バッファカセット112及び第5の処理装置群G5内の各装置に対してアクセスしてウェハWを搬送できる。
第2の処理システム11には、搬送装置としてのウェハ搬送装置120と、第6の処理装置群G6と、収容部としてのバッファカセット121が設けられている。ウェハ搬送装置120は、露光装置A側に設けられたX方向に延びる搬送路123上を移動できる。ウェハ搬送装置120は、Z方向に移動可能でかつθ方向にも回転可能であり、露光装置A、第6の処理装置群G6及びバッファカセット121に対してアクセスしてウェハWを搬送できる。ウェハ搬送装置120は、ウェハWの位置合わせを行うアライメント機能を備えている。
第6の処理装置群G6とバッファカセット121は、搬送路123のY方向正方向側にX方向に並べて設けられている。第6の処理装置群G6には、図2に示すように加熱処理装置としての露光後ベーク装置(PEB)130~133が下から順に4段に重ねられている。バッファカセット121は、複数枚のウェハWを一時的に収容できる(図3参照)。
また、図1に示すように、例えばカセットステーション12には、ウェハW上のレジストパターンの線幅を測定する線幅測定装置140が設けられている。
次に、図4及び図5を参照し、露光後ベーク装置について説明する。なお、露光後ベーク装置は、本発明における基板処理方法の加熱処理工程を行う加熱処理装置である。
図4は、本実施の形態に係る露光後ベーク装置の構成の概略を示す縦断面図である。図5は、本実施の形態に係る露光後ベーク装置の構成の概略を示す横断面図である。
図4及び図5に示すように、露光後ベーク装置130は、筐体150と、筐体150内に設けられ、ウェハWを加熱する加熱部151と、筐体150内に設けられ、ウェハWを冷却する冷却部152とを備えている。
加熱部151は、図4に示すように上側に位置して上下動自在な蓋体160と、下側に位置してその蓋体160と一体となって処理室Sを形成する熱板収容部161とを備えている。
蓋体160の天井部の中央には、排気部160aが設けられており、処理室S内の雰囲気を排気部160aから均一に排気できる。
熱板収容部161の中央には、ウェハWを載置して加熱する熱板170が設けられている。熱板170は、厚みのある略円盤形状を有している。熱板170には、給電により発熱するヒータ171が内蔵されている。ヒータ171の発熱量は、例えばヒータ制御装置172により調整されている。ヒータ制御装置172における温度制御は、例えば後述する本体制御部220により行われる。
図4に示すように熱板170の下方には、ウェハWを下方から支持して昇降する第1の昇降ピン180が設けられている。第1の昇降ピン180は、昇降駆動機構181により上下動できる。熱板170の中央部付近には、熱板170を厚み方向に貫通する貫通孔182が形成されている。第1の昇降ピン180は、熱板170の下方から上昇して貫通孔182を通過し、熱板170の上方に突出できる。
熱板収容部161は、熱板170を収容して熱板170の外周部を保持する環状の保持部材190と、その保持部材190の外周を囲む略筒状のサポートリング191とを有している。サポートリング191の上面には、処理室S内に向けて例えば不活性ガスを噴出する吹き出し口191aが形成されている。この吹き出し口191aから不活性ガスを噴出することにより、処理室S内をパージすることができる。また、サポートリング191の外方には、熱板収容部161の外周となる円筒状のケース192が設けられている。
加熱部151に隣接する冷却部152には、例えばウェハWを載置して冷却する冷却板200が設けられている。冷却板200は、例えば図5に示すように略方形の平板形状を有し、熱板170側の端面が外側に凸の円弧状に湾曲している。図4に示すように冷却板200の内部には、例えばペルチェ素子などの冷却部材200aが内蔵されており、冷却板200を所定の設定温度に調整できる。
冷却板200は、加熱部151側に向かって延伸するレール201に取付けられている。冷却板200は、駆動部202によりレール201上を移動し、加熱部151側の熱板170の上方まで移動できる。
冷却板200には、例えば図5に示すようにX方向に沿った2本のスリット203が形成されている。スリット203は、冷却板200の加熱部151側の端面から冷却板200の中央部付近まで形成されている。このスリット203により、加熱部151側に移動した冷却板200と熱板170上に突出した第1の昇降ピン180との干渉が防止される。図4に示すように冷却板200の下方には、第2の昇降ピン204が設けられている。第2の昇降ピン204は、昇降駆動部205によって昇降できる。第2の昇降ピン204は、冷却板200の下方から上昇しスリット203を通過して冷却板200の上方に突出できる。
図5に示すように冷却板200を挟んだ筐体150の両側壁には、ウェハWを搬入出するための搬入出口210が形成されている。
なお、他の露光後ベーク装置94~99、131~133は、上述の露光後ベーク装置130と同じ構成を有しているので、その説明は省略する。
次に、図6を参照し、線幅測定装置について説明する。図6は、線幅測定装置の構成の概略を示す縦断面図である。
線幅測定装置140は、例えば図6に示すように、ウェハWを水平に載置する載置台141と、光学式表面形状測定計142とを備えている。載置台141は、例えばX-Yステージになっており、水平方向の2次元方向に移動できる。光学式表面形状測定計142は、例えば、光照射部143、光検出部144及び算出部145を備えている。光照射部143は、ウェハWに対して斜方向から光を照射する。光検出部144は、光照射部143から照射されウェハWで反射した光を検出する。算出部145は、当該光検出部144の受光情報に基づいてウェハW上のレジストパターンの線幅(CD)を算出する。線幅測定装置140は、例えばスキャトロメトリ(Scatterometry)法を用いてレジストパターンの線幅を測定するものである。スキャトロメトリ法を用いる場合、算出部145において、光検出部144により検出されたウェハWの面内の光強度分布と、予め記憶されている仮想の光強度分布とを照合する。そして、その照合された仮想の光強度分布に対応するレジストパターンの線幅を求めることにより、レジストパターンの線幅を測定できる。
また、線幅測定装置140は、光照射部143及び光検出部144に対してウェハWを相対的に水平移動させることによって、ウェハWの面内の複数の測定点における線幅を測定することができる。
後述するように、例えば、レジスト膜が形成された複数のウェハWよりなるウェハ群の各ウェハWに対して、複数回露光を行った後、ウェハW毎に1回目の露光が終了してから加熱処理を開始するまでの引き置き時間PED又は熱板170の設定温度Tを変えて加熱処理を行う。その後、加熱処理された各ウェハWに後述する現像処理を行うことによってレジストパターンを形成し、形成されたレジストパターンの線幅CDを、線幅測定装置140を用いて測定する。線幅測定装置140の測定結果は、例えば算出部145から後述する本体制御部220に出力される。これにより、引き置き時間PED又は熱板170の設定温度Tと、レジストパターンの線幅CDとの関係を示す第1のデータ又は第2のデータが準備される。そして、第1のデータ又は第2のデータは、本体制御部220を介して露光後ベーク装置(例えば94)のヒータ制御装置172に送られる。そして、ヒータ制御装置172に送られた第1のデータ又は第2のデータに基づいて、ヒータ制御装置172が熱板170の設定温度Tを補正する。
以上のように構成された塗布現像処理システム1で行われるウェハ処理は、例えば図1に示す本体制御部220によって制御されている。本体制御部220は、線幅測定装置140によるウェハW上のレジストパターンの線幅測定も制御している。本体制御部220は、例えばCPUやメモリなどを備えた汎用コンピュータにより構成され、記憶されたプログラムを実行してウェハ処理や線幅測定を制御できる。なお、本体制御部220のプログラムは、コンピュータ読み取り可能な記録媒体221により本体制御部220にインストールされたものであってもよい。
次に、図7から図10を参照し、本実施の形態に係る現像処理システムを用いた基板処理方法について説明する。図7は、本実施の形態に係る基板処理方法の各工程の手順を説明するためのフローチャートである。図8A~図8Dは、本実施の形態に係る基板処理方法の各工程におけるレジストを示す平面図及び断面図である。図8Aから図8Dにおいて、左側は平面図を示し、右側は断面図を示す。右側の断面図は、左側の平面図のA-A線に沿う断面図である。図9は、複数のウェハよりなるウェハ群の各ウェハを、露光し、加熱処理する際のタイミングチャートを示す図である。図10A及び図10Bは、それぞれ線幅CDと引き置き時間PEDとの関係を示すグラフ、及び線幅CDと熱板の設定温度Tとの関係を示すグラフである。
図7に示すように、本実施の形態に係る基板処理方法は、第1のデータ準備工程(ステップS11)、第2のデータ準備工程(ステップS12)、露光工程(ステップS13~ステップS15)、加熱処理工程(ステップS16)、及び現像処理工程(ステップS17)を有する。
本実施の形態では、異なる2つのレチクルを用い、ウェハを2回露光する例について説明する。従って、露光工程は、第1の露光工程(ステップS13)、レチクル交換工程(ステップS14)及び第2の露光工程(ステップS15)を有する。しかし、露光工程は、ウェハを3回以上露光するものでもよく、レチクルを2回以上交換するものでもよい。
以下では、縦方向に延びる第1のパターンP1を有するレチクルを用いた1回目の露光と、第1のパターンP1と略直交する、横方向に延びる第2のパターンP2を有するレチクルを用いた2回目の露光とを行うことによってホールパターンを形成する例について、説明する。
始めに、第1のデータ準備工程(ステップS11)を行う。第1のデータ準備工程(ステップS11)では、予め引き置き時間PEDとレジストパターンの線幅CDとの関係を示す第1のデータを準備する。
この際、複数のウェハWよりなるウェハ群の各ウェハWに、後述する第1の露光工程(ステップS13)から第2の露光工程(ステップS15)を行った後、ウェハW毎に引き置き時間PEDを変えて加熱処理を行う。その後、加熱処理された各ウェハWに後述する現像処理工程(ステップS17)を行うことによってレジストパターンを形成する。更に、形成されたレジストパターンの線幅CDを、線幅測定装置140を用いて測定する。これにより、引き置き時間PEDとレジストパターンの線幅CDとの関係を示す第1のデータを準備する。
なお、引き置き時間PEDは、前述したように、1回目の露光である第1の露光工程(ステップS13)が終了してから加熱処理を開始するまでの時間であり、本発明における経過時間に相当する。また、第1のデータ準備工程(ステップS11)を行うことによって第1のデータを準備するためのウェハ群は、本発明における第1のウェハ群に相当する。
次に、第2のデータ準備工程(ステップS12)を行う。第2のデータ準備工程(ステップS12)では、予めレジストパターンの線幅CDと熱板170の設定温度Tとの関係を示す第2のデータを準備する。
この際、複数のウェハWよりなるウェハ群の各ウェハWに、後述する第1の露光工程(ステップS13)から第2の露光工程(ステップS15)を行った後、ウェハW毎に熱板170の設定温度Tを変えて加熱処理を行う。その後、加熱処理された各ウェハWに後述する現像処理工程(ステップS17)を行うことによってレジストパターンを形成する。更に、形成されたレジストパターンの線幅CDを、線幅測定装置140を用いて測定する。これにより、熱板170の設定温度Tとレジストパターンの線幅CDとの関係を示す第2のデータを準備する。
なお、熱板170の設定温度Tは、本発明における加熱温度に相当する。また、第2のデータ準備工程(ステップS12)を行うことによって第2のデータを準備するためのウェハ群は、本発明における第2のウェハ群に相当する。
また、熱板に代え、赤外線ランプ等の熱源により、ウェハWを加熱処理してもよい。赤外線ランプ等の熱源を用いるときは、熱源の近傍の温度又は熱源に加熱処理されるウェハWの近傍の温度が、本発明における加熱温度に相当する。
また、複数のウェハWよりなる単一のウェハ群のウェハW毎に、引き置き時間PED及び熱板170の設定温度Tよりなる2変数を独立に変えて2行2列のマトリクス状に設定された複数の条件で、加熱処理を行ってもよい。これにより、第1のデータ準備工程(ステップS11)及び第2のデータ準備工程(ステップS12)をまとめて行うことができる。
次に、第1の露光工程(ステップS13)を行う。第1の露光工程(ステップS13)では、レジスト膜232が形成されたウェハ230(ウェハW)に1回目の露光を行う。図8Aは、第1の露光工程(ステップS13)におけるウェハの状態を示す。
図8Aに示すように、第1の露光工程(ステップS13)を行う前に、予め、ウェハ230(ウェハW)上に反射防止膜231及びレジスト膜232を順次形成しておく。
先ず、図1に示すウェハ搬送体22によって、カセット載置台20上のカセットC内から未処理のウェハ230(ウェハW)が1枚ずつ取り出され、処理ステーション13に順次搬送される。ウェハ230(ウェハW)は、処理ステーション13の第3の処理装置群G3に属する温調装置70に搬送され、所定温度に温度調節される。その後、ウェハ230(ウェハW)は、第1の搬送装置30によって例えばボトムコーティング装置43に搬送され、図8Aに示すように、反射防止膜231が形成される。その後、ウェハ230(ウェハW)は、第1の搬送装置30によって熱処理装置75、高精度温調装置80に順次搬送され、各処理装置において所定の処理が施される。その後、ウェハ230(ウェハW)は、第1の搬送装置30によって例えばレジスト塗布装置40に搬送される。
レジスト塗布装置40では、例えば回転されたウェハ230(ウェハW)の表面にノズルから所定量のレジスト液が供給される。そして、そのレジスト液がウェハ230(ウェハW)の表面の全面に拡散することによって、図8Aに示すように、ウェハ230(ウェハW)上にレジスト膜232が形成される。
レジストの一例は化学増幅型レジストである。具体的な一例として、本例では、ArFエキシマレーザ(波長193nm)を光源に用いた露光に対応可能な化学増幅型のネガレジストを用いることができる。
レジスト膜232が形成されたウェハ230(ウェハW)は、第1の搬送装置30によって例えばプリベーク装置81に搬送され、加熱処理(プリベーク)が施される。その後、ウェハ230(ウェハW)は、第2の搬送装置31によって周辺露光装置102、高精度温調装置93に順次搬送され、各装置において所定の処理が施される。その後、ウェハ230(ウェハW)は、インターフェイスステーション14のウェハ搬送体111によって露光装置Aに搬送される。露光装置Aにウェハ230(ウェハW)が搬送されると、ウェハ230(ウェハW)のレジスト膜232上に露光光源からマスクを介して光が照射され、レジスト232膜に所定のパターンである第1のパターンP1が露光される。こうしてウェハ230(ウェハW)に1回目の露光が施される。
1回目の露光が施されるとき、図8Aに示すように、第1のレチクルR1を用いてレジスト膜232の選択された部分を露光し、溶剤に対して選択的に不溶化させた不溶部232aを発生させる。不溶部232aを選択的に発生させることで、レジスト膜232中に、例えば、有機溶剤等の溶剤に対して不溶な不溶部232a及び可溶な可溶部232bよりなる第1のパターンP1を得る。
ここでは、例えば、X方向(図8Aの左側平面図の縦方向)に沿って延びるラインが、X方向と直交するY方向(図8Aの左側平面図の横方向)に配列してなるパターンを有する第1のレチクルR1を用い、第1のパターンP1を得る。図8A左側平面図に示すように、第1のパターンP1の線幅L1及びスペース幅SP1を、それぞれ32nm及び96nmとすることができる。
第1の露光工程(ステップS13)が行われた各ウェハWは、図1に示すウェハ搬送装置120によってバッファカセット121に搬送され、一次的に収容される。そして、バッファカセット121に収容されたウェハWは、同じウェハ群(ロット)の他のウェハWが上述の1回目の露光が終了するまで待機する。
なお、複数のウェハWよりなるウェハ群(ロット)の各ウェハWに基板処理を行うときは、次のレチクル交換工程(ステップS14)を行う前に、そのウェハ群(ロット)の各ウェハWに連続して第1の露光工程(ステップS13)を行うことができる。そして、このウェハ群は、本発明における第3のウェハ群に相当する。
ここでは、一例として、図9を参照し、3枚のウェハよりなるウェハ群(第3のウェハ群)の各ウェハW1、W2、W3に基板処理を行う場合について説明する。図9中RCに示す次のレチクル交換工程(ステップS14)を行う前に、ウェハW1、W2、W3に、図9中EXP-Vに示す第1の露光工程(ステップS13)を連続して行う。
次に、レチクル交換工程(ステップS14)を行う。レチクル交換工程(ステップS14)では、第1の露光工程(ステップS13)で用いた第1のレチクルR1を、第2の露光工程(ステップS15)で用いる第2のレチクルR2に交換する。
図9に示す例では、3枚のウェハW1、W2、W3に連続して第1の露光工程(ステップS13)を行った後、図9中RCに示すレチクル交換工程(ステップS14)を行う。
次に、第2の露光工程(ステップS15)を行う。第2の露光工程(ステップS15)では、1回目の露光が行われたウェハWに2回目の露光を行う。図8Bは、第2の露光工程(ステップS15)におけるウェハの状態を示す。
バッファカセット121に収容されたウェハWは、ウェハ搬送装置120によってバッファカセット121から取り出され、露光装置Aに搬送される。露光装置Aにウェハ230(ウェハW)が搬送されると、ウェハ230(ウェハW)のレジスト膜232上に露光光源からマスクを介して光が照射され、レジスト膜232に1回目の露光のパターンと異なるパターンである第2のパターンP2が露光される。こうしてウェハ230(ウェハW)に2回目の露光が施される。
2回目の露光が施されるとき、図8Bに示すように、第2のレチクルR2を用いてレジスト膜232の選択された部分を露光し、溶剤に対して選択的に不溶化させた不溶部232cを発生させる。不溶部232cを選択的に発生させることで、レジスト膜232中に、例えば、有機溶剤等の溶剤に対して不溶な不溶部232c及び可溶な可溶部232bよりなる第2のパターンP2を得る。
ここでは、例えば、Y方向(図8Bの左側平面図の横方向)に沿って延びるラインが、X方向(図8Bの左側平面図の縦方向)に配列してなるパターンを有する第2のレチクルR2を用い、第2のパターンP2を得る。図8B左側平面図に示すように、第2のパターンP2の線幅L2及びスペース幅SP2を、例えばそれぞれ32nm及び96nmとすることができる。
その結果、レジスト膜232中には、第1のパターンP1と第2のパターンP2とが形成される。そして、図8B左側平面図に示すように、レジスト膜232には、不溶部232a、232cよりなる格子形状を有する不溶部232dが形成され、格子形状の不溶部232dで囲まれた領域に可溶部232bが残存している。
2回目の露光の終了したウェハWは、インターフェイスステーション14のウェハ搬送体111によって処理ステーション13の例えば露光後ベーク装置94に搬送される。
図9に示す例では、図9中RCに示す次のレチクル交換工程(ステップS14)を行った後、ウェハW1、W2、W3に対して、連続して図9中EXP-Hに示す第2の露光工程(ステップS15)を行う。
第2の露光工程(ステップS15)が行われたウェハWに対しては、順次加熱処理工程(ステップS16)を行う。加熱処理工程(ステップS16)では、第1の露光工程(ステップS13)が終了してから加熱処理を開始するまでの引き置き時間PEDに基づいて、熱板170の設定温度Tを補正し、補正された設定温度Tで、ウェハWを加熱処理する。図8Cは、加熱処理工程(ステップS16)におけるウェハの状態を示す。
露光後ベーク装置94では、先ずウェハWが搬入出口210から搬入され、図4に示す冷却板200上に載置される。続いて冷却板200が移動することによって、ウェハWが熱板170の上方に移動する。ウェハWは冷却板200から第1の昇降ピン180に受け渡され、その後、第1の昇降ピン180によって熱板170上に載置される。こうしてウェハWの加熱処理(露光後ベーク)が開始される。そして、所定時間経過後、ウェハWが第1の昇降ピン180によって熱板170から離隔され、ウェハWの加熱処理が終了する。その後、ウェハWは、第1の昇降ピン180から冷却板200に受け渡され、冷却板200により冷却され、当該冷却板200から搬入出口210を通じて露光後ベーク装置97の外部に搬送される。
本実施の形態では、加熱処理工程(ステップS16)において、形成されるレジストパターンの線幅を引き置き時間PEDに基づいて予測し、予測された線幅の予測値に基づいて熱板170の設定温度を補正することができる。このとき、第1のデータ準備工程(ステップS11)を行うことによって準備した、引き置き時間PEDとレジストパターンの線幅CDとの関係を示す第1のデータと、引き置き時間PEDとに基づいて、レジストパターンの線幅CDを予測することができる。また、第2のデータ準備工程(ステップS12)を行うことによって準備した、レジストパターンの線幅CDと熱板170の設定温度Tとの関係を示す第2のデータと、予測した線幅CDの予測値とに基づいて、熱板170の設定温度Tを補正することができる。
加熱処理工程(ステップS16)を行うことにより、可溶部232bの不溶部232a、232cへの変化が促進される。従って、図8C左側平面図に示すように、第1のパターンP1の線幅L1は、若干増大してL1´となり、第2のパターンP2の線幅L2は、若干増大してL2´となる。また、第1のパターンP1のスペース幅SP1は、若干減少してSP1´となり、第2のパターンP2のスペース幅SP2は、若干減少してSP2´となる。
このとき、引き置き時間PEDが長くなるほど線幅CD(L1´又はL2´)が増大する。すなわち、引き置き時間PEDと線幅CDとの関係は、図10Aに示すように、正の傾き(感度)SS1を有する直線関係を有する。従って、引き置き時間PEDとレジストパターンの線幅CDの関係を示す第1のデータから得られた感度SS1と、引き置き時間PEDとに基づいて、レジストパターンの線幅CDを予測することができる。すなわち、感度SS1は、第1のデータに含まれる。
また、熱板170の設定温度Tが大きくなるほど線幅CD(L1´又はL2´)が増大する。すなわち、熱板170の設定温度Tと線幅CDとの関係は、図10Bに示すように、正の傾き(感度)SS2を有する直線関係を有する。従って、レジストパターンの線幅CDと熱板170の設定温度Tの関係を示す第2のデータから得られた感度SS2と、先ほど予測した線幅CDとに基づいて、熱板170の設定温度Tを補正することができる。すなわち、感度SS2は、第2のデータに含まれる。
図9では、一例として、第1の露光工程(ステップS13)を行う時間をTV、レチクル交換工程(ステップS14)を行う時間をTR、第2の露光工程(ステップS15)を行う時間をTHとする。また、TH<TVとなるようにする。例えば、TV=15秒、TR=30秒、TH=25秒とする。ただし、TVとTHは、同じでなければよく、TV>THであってもよい。
このとき、図9に示すように、ウェハW1の引き置き時間PED1は、PED1=2TV+1TR+1TH=85秒となる。同様に、ウェハW2の引き置き時間PED2は、PED2=1TV+1TR+2TH=95秒となる。また、ウェハW3の引き置き時間PED3は、PED3=0TV+1TR+3TH=105秒となる。このように各ウェハWの引き置き時間PEDが異なるのは、第1の露光工程(ステップS13)の工程時間と第2の露光工程(ステップS15)の工程時間が異なるためである。また、ウェハ群の全てのウェハWに対して第1の露光工程(ステップS13)を連続して行った後、レチクル交換工程(ステップS14)を行い、その後ウェハ群の全てのウェハWに対して第2の露光工程(ステップS15)を行うためである。
一例として、図10Aに示す感度SS1を0.1nm/minとすることができ、図10Bに示す感度SS2を1nm/℃とすることができる。このとき、ウェハW1、W2、W3におけるレジストパターンの線幅を、CD1、CD2、CD3とする。CD1、CD2、CD3は、前述したL1´、L2´であり、ここでは簡単のためL1´=L2´とする。また、前述したように、PED1=85秒、PED2=95秒、PED3=105秒とする。すると、図10Aに示す関係及び感度SS1の値により、CD1を基準として、CD2=CD1+0.1×(95-85)/60=CD1+0.017(nm)、CD3=CD1+0.1×(105-85)/60=CD1+0.034(nm)となる。
次に、ウェハW1、W2、W3を加熱処理するときの熱板170の設定温度TをT1、T2、T3とする。すると、図10Bに示す関係及び感度SS2の値により、T1を基準として、T2=T1-0.017(℃)、T3=T1-0.034(℃)とすることにより、ウェハW1、W2、W3間のレジストパターンの線幅CDを略等しくすることができる。すなわち、ウェハW毎に設定温度Tを変えることにより、ウェハW毎の引き置き時間PEDの差に基づいて発生すると予測される線幅CDの差を打ち消すことができる。従って、本実施の形態によれば、ウェハWごとに引き置き時間PEDが異なる場合でも、図10A及び図10Bに示す関係に基づいて、熱板170の設定温度Tを補正することにより、ウェハ間の線幅CDのばらつきを低減することができる。
なお、図9に示すように、複数のウェハWを連続して処理するときは、ウェハW1に第2の露光工程を行った後、ウェハW2に第2の露光工程を行う際に、同時に、ウェハW1に加熱処理工程(ステップS16)を行ってもよい。
また、熱板170が、複数の熱板領域に区画され、熱板領域毎に給電により発熱するヒータが個別に内蔵され、熱板領域毎に設定温度Tを補正し、各熱板領域のヒータの発熱量をヒータ制御装置172により個別に調整するようにしてもよい。熱板領域毎に設定温度を独立に設定するときは、第1のデータ準備工程(ステップS11)及び第2のデータ準備工程(ステップS12)において、線幅測定装置140を用いて熱板領域毎にレジストパターンの線幅CDを測定し、熱板領域毎に第1のデータ及び第2のデータを準備しておく。そして、加熱処理工程(ステップS16)において、引き置き時間PED、第1のデータ及び第2のデータに基づいて、熱板領域毎に設定温度Tを補正し、補正された熱板領域毎の設定温度に基づいて、ウェハWを加熱処理する。これにより、ウェハ間での線幅CDのばらつきを低減することができるとともに、ウェハ面内での線幅CDのばらつきも低減することができる。
最後に、現像処理工程(ステップS17)を行う。現像処理工程(ステップS17)では、加熱処理工程(ステップS16)が行われたウェハWを現像処理することによって、レジストパターンを形成する。図8Dは、現像処理工程(ステップS17)におけるウェハの状態を示す。
露光後ベークが終了したウェハ230(ウェハW)は、第2の搬送装置31によって例えば現像処理装置50に搬送され、ウェハ230(ウェハW)上のレジスト膜232が現像処理される。現像処理において、例えば有機溶剤等の溶剤を用いて、レジスト層232の可溶部232bを溶解除去することにより、図8Dに示すように、不溶部232d(232a、232c)のみが残り、レジストパターンが形成される。その後、ウェハ230(ウェハW)は、例えば第2の搬送装置31によってポストベーク装置85に搬送され、加熱処理(ポストベーク)が施され、その後、第1の搬送装置30によって高精度温調装置72に搬送されて温度調節される。その後、ウェハWは、ウェハ搬送体22によってカセットステーション12のカセットCに戻される。こうして塗布現像処理システム1における一連のウェハ処理が終了する。
次に、図11から図13に示す比較例1から比較例3と比較することにより、本実施の形態に係る基板処理方法が、処理時間を増大させることなく、ウェハ間のレジストパターンの線幅のばらつきを低減することができることを説明する。
図11から図13は、それぞれ比較例1から比較例3のいずれかにおける、複数のウェハよりなるウェハ群の各ウェハを、露光し、加熱処理する際のタイミングチャートを示す図である。
図11に示すように、比較例1では、ウェハW1、W2、W3に、図11中EXP-Vに示す1回目の露光を連続して行う。その後、図11中RCに示すレチクル交換作業を行う。その後、ウェハW1、W2、W3に、図11中EXP-Hに示す2回目の露光を連続して行う。ここまでは、本実施の形態と同様である。
しかし、比較例1では、図11中PEB-T0で示す加熱処理を行う際、形成されるレジストパターンの線幅CDを、引き置き時間PEDに基づいて予測し、予測された線幅の予測値に基づいて、熱板の設定温度を補正することがない。すなわち、引き置き時間PEDに関らず、熱板の設定温度は一定の温度T0である。
図11に示す比較例1でも、各工程の時間を本実施の形態と同様にすると、ウェハW1の引き置き時間PED1は、PED1=2TV+1TR+1TH=85秒となる。同様に、ウェハW2の引き置き時間PED2は、PED2=1TV+1TR+2TH=95秒となる。また、ウェハW3の引き置き時間PED3は、PED3=0TV+1TR+3TH=105秒となる。従って、図10Aに示すように、ウェハW1、W2、W3に形成されるレジストパターンの線幅CD1、CD2、CD3は、CD1<CD2<CD3となり、ウェハ間の線幅のばらつきを低減することができない。
次に、比較例2では、ウェハW1に、第1のレチクルR1を用いて図12中EXP-Vに示す1回目の露光を行い、その後、図12中RCに示すレチクル交換作業を行い、第2のレチクルR2を用いて図12中EXP-Hに示す2回目の露光を行う。その後、図12中RCに示すレチクル交換作業を行い、第2のレチクルR2から第1のレチクルR1に交換する。その後、ウェハW2に、第1のレチクルR1を用いて図12中EXP-Vに示す1回目の露光を行い、その後、図12中RCに示すレチクル交換作業を行い、第2のレチクルR2を用いて図12中EXP-Hに示す2回目の露光を行う。その後、ウェハW3についても、ウェハW2と同様にして行う。
比較例2では、図12に示すように、各工程の時間を本実施の形態と同様にすると、ウェハW1、W2、W3のそれぞれの引き置き時間PED1、PED2、PED3は等しくなり、1TR+1TH=55秒となる。従って、図10Aに示す関係から、ウェハW1、W2、W3に形成されるレジストパターンの線幅CD1、CD2、CD3も等しくなり、ウェハ間で線幅のばらつきを略無くすことができる。しかし、比較例2では、ウェハ3枚を処理する間にレチクル交換作業を行う回数が5回であり、本実施の形態の1回よりも増えるため、全体の処理時間が増大する。
次に、比較例3では、ウェハW1に、第1のレチクルR1を用いて図13中EXP-Vに示す1回目の露光を行い、その後、図13中RCに示すレチクル交換作業を行い、第2のレチクルR2を用いて図13中EXP-Hに示す2回目の露光を行う。その後、レチクル交換作業を行わず、ウェハW2に、第2のレチクルR2を用いた図13中EXP-Hに示す露光を行い、その後、図13中RCに示すレチクル交換作業を行い、第1のレチクルR1を用いた図13中EXP-Vに示す露光を行う。その後、レチクル交換作業を行わず、ウェハW3に、第1のレチクルR1を用いて図13中EXP-Vに示す1回目の露光を行い、図13中RCに示すレチクル交換作業を行い、第2のレチクルR2を用いて図13中EXP-Hに示す2回目の露光を行う。
比較例3では、ウェハW1、W2、W3のそれぞれで、1回目の露光と2回目の露光が入れ替わるため、引き置き時間PEDを、最初の露光が開始された後、加熱処理が開始されるまでの時間とする。すると、図13に示すように、ウェハW1、W2、W3のそれぞれの引き置き時間PED1、PED2、PED3は等しくなり、1TV+1TR+1TH=70秒となる。従って、図10Aに示す関係から、ウェハW1、W2、W3に形成されるレジストパターンの線幅CD1、CD2、CD3も等しくなり、ウェハ間で線幅のばらつきを低減することができる。しかし、比較例3では、ウェハ3枚を処理する間にレチクル交換作業を行う回数が3回であり、比較例2の5回よりは少ないものの、本実施の形態の1回よりも増えるため、全体の処理時間が増大する。
一方、本実施の形態では、加熱処理工程(ステップS16)において、引き置き時間PEDに基づいて、熱板170の設定温度Tを補正し、補正された設定温度Tで、ウェハWを加熱処理する。同じ回の露光を各ウェハWに対して連続して行った後、レチクル交換を行うため、処理時間を増大させることがなく、かつ、引き置き時間PEDのばらつきに起因するウェハ間のレジストパターンの線幅のばらつきを低減することができる。
なお、本実施の形態では、第1の露光工程(ステップS13)において第1のパターンP1を露光し、第2の露光工程(ステップS15)において第1のパターンP1と略直交する第2のパターンP2を露光する例について説明した。しかし、第2のパターンP2は、第1のパターンP1と任意の角度で交差するものでもよく、第1のパターンP1と略平行で交差しないものでもよい。
また、本実施の形態では、第1の露光工程(ステップS13)と第2の露光工程(ステップS15)との間に、レチクル交換工程(ステップS14)が設けられている。しかし、第2の露光工程(ステップS15)は、第1の露光工程(ステップS13)と同一のレチクルマスクを用い、露光量等の露光条件のみを変更して露光する、追加の露光工程であってもよい。
また、本実施の形態では、第1の露光工程(ステップS13)と第2の露光工程(ステップS15)とは、工程時間が異なる。しかし、第1の露光工程(ステップS13)及び第2の露光工程(ステップS15)の工程時間が同じでも、他の装置の都合等により、第2の露光工程(ステップS15)と加熱処理工程(ステップS16)との間に一定の待機時間が必要になる場合にも適用できる。
また、本実施の形態では、レジストとしてネガレジストを用いた例について説明した。しかし、第1の露光工程(ステップS13)と第2の露光工程(ステップS15)との間に、加熱処理工程(ステップS16)を行わなければ、レジストの種類に関係なく、ポジレジストを用いた例にも適用可能である。なお、レジストとしてポジレジストを用いた場合には、図10Aの線幅CDの引き置き時間PEDの依存性を示す直線は右下がりの直線となり、図10Aに示す感度SS1は負の値になる。また、図10Bの線幅CDの熱板170の設定温度Tの依存性を示す直線は右下がりの直線となり、図10Bに示す感度SS2も負の値になる。
また、本実施の形態では、引き置き時間PEDに基づいて、レジストパターンの線幅CDを予測し、予測された線幅CDの予測値に基づいて、熱板170の設定温度Tを補正する例について説明した。しかし、引き置き時間PEDと熱板170の設定温度Tとの関係を示すデータを準備し、そのデータ及び引き置き時間PEDに基づいて、熱板170の設定温度Tを直接補正するようにしてもよい。
また、本実施の形態では、第1のデータ準備工程(ステップS11)と第2のデータ準備工程(ステップS12)とを有する場合について説明した。しかし、第1のデータ準備工程(ステップS11)と第2のデータ準備工程(ステップS12)とを行わず、第1のデータ及び第2のデータに代え、例えば本体制御部220に記録された所定のデータ、あるいは、塗布現像処理システム1の外部に記録された所定のデータを用いてもよい。
(実施の形態の変形例)
次に、図14を参照し、実施の形態の変形例に係る基板処理方法について説明する。
次に、図14を参照し、実施の形態の変形例に係る基板処理方法について説明する。
本変形例に係る基板処理方法では、複数のウェハWよりなるウェハ群の一のウェハWに処理を行って形成されたレジストパターンの線幅CDの測定値に基づいて、熱板170の設定温度Tを補正して、ウェハ群の他のウェハWを加熱処理する点で、実施の形態に係る基板処理方法と相違する。
本変形例に係る基板処理方法を行うための塗布現像処理システムについては、実施の形態に係る塗布現像処理システムと同様にすることができる。
一方、本変形例に係る基板処理方法は、実施の形態に係る基板処理方法と相違する。図14は、本変形例に係る基板処理方法の各工程の手順を説明するためのフローチャートである。
図14に示すように、本変形例に係る基板処理方法は、第1のデータ準備工程(ステップS21)、第2のデータ準備工程(ステップS22)、露光工程(ステップS23~ステップS25)、加熱処理工程(ステップS26)、及び現像処理工程(ステップS27)を有する。
本変形例でも、異なる2つのレチクルを用い、ウェハを2回露光する例について説明する。従って、露光工程は、第1の露光工程(ステップS23)、レチクル交換工程(ステップS24)及び第2の露光工程(ステップS25)を有する。しかし、露光工程は、ウェハを3回以上露光するものでもよく、レチクルを2回以上交換するものでもよい。
始めに、第1のデータ準備工程(ステップS21)及び第2のデータ準備工程(ステップS22)を行う。第1のデータ準備工程(ステップS21)及び第2のデータ準備工程(ステップS22)は、実施の形態における第1のデータ準備工程(ステップS11)及び第2のデータ準備工程(ステップS12)と同様にすることができる。
次に、第1の露光工程(ステップS23)を行う。第1の露光工程(ステップS23)では、レジストが塗布処理された、ウェハ群の一のウェハWに1回目の露光を行った後、ウェハ群の他のウェハWに1回目の露光を行う。
実施の形態と同様にして、反射防止膜及びレジスト膜が形成された複数のウェハWよりなるウェハ群の一のウェハWに、露光装置Aを用いて1回目の露光を行った後、そのウェハ群の他のウェハWに1回目の露光を行う。実施の形態で説明した図9において、ウェハW1が一のウェハWに相当し、ウェハW2が他のウェハWに相当するため、本変形例では、ウェハW2に対して行う1回目の露光が、第1の露光工程(ステップS23)に相当する。
また、実施の形態で図9を用いて説明したのと同様に、ウェハW2に第1の露光工程(ステップS23)を行った後、ウェハW3にも第1の露光工程(ステップS23)を連続して行う。
次に、レチクル交換工程(ステップS24)を行う。レチクル交換工程(ステップS24)は、実施の形態におけるレチクル交換工程(ステップS14)と同様にすることができる。
次に、第2の露光工程(ステップS25)を行う。第2の露光工程(ステップS25)では、ウェハ群の一のウェハWに2回目の露光を行った後、ウェハ群の他のウェハWに2回目の露光を行う。
実施の形態と同様にして、1回目の露光が行われた複数のウェハWよりなるウェハ群の一のウェハWに、露光装置Aを用いて2回目の露光を行った後、そのウェハ群の他のウェハWに2回目の露光を行う。ここでも、ウェハW2に対して行う2回目の露光工程が、第2の露光工程(ステップS25)に相当する。
次に、加熱処理工程(ステップS26)を行う。加熱処理工程(ステップS26)では、複数のウェハWよりなるウェハ群の一のウェハWに加熱処理工程を行った後、一のウェハWを現像処理することによって形成されるレジストパターンの線幅CDを測定し、測定された線幅CDの測定値に基づいて、熱板170の設定温度Tを更に補正し、補正された設定温度Tで、ウェハ群の他のウェハWを加熱処理する。
第1のデータ準備工程(ステップS21)及び第2のデータ準備工程(ステップS22)を行った後に経時変化等の何らかの変化があり、第1のデータ準備工程(ステップS21)及び第2のデータ準備工程(ステップS22)を行って得た第1のデータ及び第2のデータが、第1のデータ準備工程(ステップS21)及び第2のデータ準備工程(ステップS22)を行った時からずれてしまうことがある。このとき、加熱処理工程(ステップS26)を行うウェハWの直前又は少し前のウェハWについて、現像処理工程(ステップS27)まで行うことによって形成されたレジストパターンの線幅CDを測定し、線幅CDの目標値からのずれに基づいて、熱板170の設定温度Tを更に補正する。これにより、大量のウェハWよりなるウェハ群の各ウェハWを処理する際に、最初の方で処理するウェハWと、最後の方で処理するウェハWとのウェハ間の線幅のばらつきを更に低減することができる。また、第1のデータ準備工程(ステップS21)及び第2のデータ準備工程(ステップS22)までの各工程が終了してから第1の露光工程(ステップS23)以下の各工程を開始するまでに長時間が経過した場合でも、径時変化等に起因する線幅CDのばらつきを更に低減することができる。
なお、本変形例でも、熱板170が、複数の熱板領域に区画され、熱板領域毎に給電により発熱するヒータが個別に内蔵され、熱板領域毎に設定温度Tを補正し、各熱板領域のヒータの発熱量をヒータ制御装置172により個別に調整するようにしてもよい。これにより、ウェハ間での線幅CDのばらつきを低減することができるとともに、ウェハ面内での線幅CDのばらつきも低減することができる。
また、本変形例でも、第2のパターンP2は、第1のパターンP1と任意の角度で交差するものでもよく、第1のパターンP1と略平行で交差しないものでもよい。また、第2の露光工程(ステップS25)は、第1の露光工程(ステップS23)と同一のレチクルマスクを用い、露光量等の露光条件のみを変更して露光する、追加の露光工程であってもよい。また、第1の露光工程(ステップS23)と第2の露光工程(ステップS25)とは工程時間が同じであっても、いずれかの装置の都合等により、第2の露光工程(ステップS25)と加熱処理工程(ステップS26)との間に一定の待機時間が必要になる場合であってもよい。また、第1の露光工程(ステップS23)と第2の露光工程(ステップS25)との間に、加熱処理工程を行わなければ、レジストの種類に関係なく、ポジレジストを用いた例にも適用可能である。
また、本変形例でも、引き置き時間PEDと熱板170の設定温度Tとの関係を示すデータを予め準備し、そのデータ及び引き置き時間PEDに基づいて、レジストパターンの線幅CDを直接予測するようにしてもよい。また、第1のデータ準備工程(ステップS21)と第2のデータ準備工程(ステップS22)を行わず、例えば本体制御部220又は塗布現像処理システム1の外部に記録された所定のデータを取得して、第1のデータ及び第2のデータとして用いるようにしてもよい。
以上、本発明の好ましい実施の形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
また、本発明は、半導体基板、ガラス基板その他の各種基板を処理する工程を含む装置に適用することが可能である。
Claims (6)
- レジスト膜が形成された基板を処理する基板処理方法において、
前記基板を複数回露光する露光工程と、
前記露光工程の後、前記基板を現像処理する前に、前記基板に加熱処理を行う加熱処理工程とを備え、
前記加熱処理工程において、1回目の露光を終了してから前記加熱処理を開始するまでの経過時間に基づいて、前記加熱処理における前記基板の加熱温度を補正する、基板処理方法。 - 前記加熱処理工程において、前記基板を現像処理することによって前記基板に形成されるレジストパターンの線幅を、前記経過時間に基づいて予測し、予測された前記線幅の予測値に基づいて前記基板の前記加熱温度を補正する、請求項1に記載の基板処理方法。
- 前記経過時間と前記レジストパターンの線幅との関係を示す第1のデータを予め準備する第1のデータ準備工程を更に備え、
前記加熱処理工程において、前記第1のデータ及び前記経過時間に基づいて、前記基板に形成される前記レジストパターンの線幅を予測する、請求項2に記載の基板処理方法。 - 前記レジストパターンの線幅と前記基板の前記加熱温度との関係を示す第2のデータを予め準備する第2のデータ準備工程を更に備え、
前記加熱処理工程において、前記第2のデータ及び前記レジストパターンの線幅の予測値に基づいて、前記基板の前記加熱温度を補正する、請求項3に記載の基板処理方法。 - 前記第1のデータ準備工程において、複数の基板よりなる第1の基板群の各基板に前記露光工程を行った後、前記基板毎に前記経過時間を変えて加熱処理を行い、加熱処理された前記各基板を現像処理することによって前記各基板にレジストパターンを形成し、形成された前記レジストパターンの線幅を測定することによって前記第1のデータを準備し、
前記第2のデータ準備工程において、複数の基板よりなる第2の基板群の各基板に前記露光工程を行った後、前記基板毎に前記加熱温度を変えて加熱処理を行い、加熱処理された前記各基板を現像処理することによって前記各基板にレジストパターンを形成し、形成された前記レジストパターンの線幅を測定することによって前記第2のデータを準備する、請求項4に記載の基板処理方法。 - 前記加熱処理工程において、複数の基板よりなる第3の基板群の一の基板に前記加熱処理工程を行った後、前記一の基板を現像処理することによって前記一の基板に形成されたレジストパターンの線幅を測定し、測定された前記レジストパターンの線幅の測定値に基づいて前記加熱温度を補正する、請求項5に記載の基板処理方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010-027003 | 2010-02-09 | ||
JP2010027003A JP2011165896A (ja) | 2010-02-09 | 2010-02-09 | 基板処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2011099221A1 true WO2011099221A1 (ja) | 2011-08-18 |
Family
ID=44367512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2010/072209 WO2011099221A1 (ja) | 2010-02-09 | 2010-12-10 | 基板処理方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2011165896A (ja) |
TW (1) | TW201207892A (ja) |
WO (1) | WO2011099221A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5501086B2 (ja) * | 2010-04-30 | 2014-05-21 | 東京エレクトロン株式会社 | 現像処理方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07147219A (ja) * | 1993-11-24 | 1995-06-06 | Sony Corp | パターンの形成方法 |
JPH07240365A (ja) * | 1994-03-02 | 1995-09-12 | Hitachi Ltd | パターン形成方法及び装置 |
JPH08111370A (ja) * | 1994-10-12 | 1996-04-30 | Mitsubishi Electric Corp | 微細レジストパターンの形成方法およびポストエキスポージャーベーク装置 |
JPH10275755A (ja) * | 1997-01-30 | 1998-10-13 | Tokyo Electron Ltd | レジスト塗布現像装置とレジスト塗布現像方法 |
JP2002083758A (ja) * | 2000-09-07 | 2002-03-22 | Pioneer Electronic Corp | 露光装置 |
JP2003218015A (ja) * | 2002-01-24 | 2003-07-31 | Tokyo Electron Ltd | 基板処理装置 |
JP2007035706A (ja) * | 2005-07-22 | 2007-02-08 | Nikon Corp | 搬送装置、露光装置及びマイクロデバイスの製造方法 |
JP2008034437A (ja) * | 2006-07-26 | 2008-02-14 | Tokyo Electron Ltd | 基板の処理方法、プログラム、プログラムを読み取り可能な記録媒体及び基板の処理システム |
-
2010
- 2010-02-09 JP JP2010027003A patent/JP2011165896A/ja active Pending
- 2010-11-25 TW TW99140788A patent/TW201207892A/zh unknown
- 2010-12-10 WO PCT/JP2010/072209 patent/WO2011099221A1/ja active Application Filing
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07147219A (ja) * | 1993-11-24 | 1995-06-06 | Sony Corp | パターンの形成方法 |
JPH07240365A (ja) * | 1994-03-02 | 1995-09-12 | Hitachi Ltd | パターン形成方法及び装置 |
JPH08111370A (ja) * | 1994-10-12 | 1996-04-30 | Mitsubishi Electric Corp | 微細レジストパターンの形成方法およびポストエキスポージャーベーク装置 |
JPH10275755A (ja) * | 1997-01-30 | 1998-10-13 | Tokyo Electron Ltd | レジスト塗布現像装置とレジスト塗布現像方法 |
JP2002083758A (ja) * | 2000-09-07 | 2002-03-22 | Pioneer Electronic Corp | 露光装置 |
JP2003218015A (ja) * | 2002-01-24 | 2003-07-31 | Tokyo Electron Ltd | 基板処理装置 |
JP2007035706A (ja) * | 2005-07-22 | 2007-02-08 | Nikon Corp | 搬送装置、露光装置及びマイクロデバイスの製造方法 |
JP2008034437A (ja) * | 2006-07-26 | 2008-02-14 | Tokyo Electron Ltd | 基板の処理方法、プログラム、プログラムを読み取り可能な記録媒体及び基板の処理システム |
Also Published As
Publication number | Publication date |
---|---|
JP2011165896A (ja) | 2011-08-25 |
TW201207892A (en) | 2012-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4509820B2 (ja) | 熱処理板の温度設定方法,熱処理板の温度設定装置,プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP5107372B2 (ja) | 熱処理装置、塗布現像処理システム、熱処理方法、塗布現像処理方法及びその熱処理方法又は塗布現像処理方法を実行させるためのプログラムを記録した記録媒体 | |
JP5296022B2 (ja) | 熱処理方法及びその熱処理方法を実行させるためのプログラムを記録した記録媒体並びに熱処理装置 | |
KR102434669B1 (ko) | 열처리 장치, 열처리 방법 및 컴퓨터 기억 매체 | |
KR101614969B1 (ko) | 열처리 방법 및 그 열처리 방법을 실행시키기 위한 프로그램을 기록한 기록 매체 및 열처리 장치 | |
JP2006228820A (ja) | 熱処理板の温度設定方法,熱処理板の温度設定装置,プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
KR101072282B1 (ko) | 기판 처리 장치, 기판 처리 방법, 기판 처리 프로그램 및 그 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 | |
JP4965925B2 (ja) | 基板の処理システム | |
KR101072330B1 (ko) | 기판 처리 장치, 기판 처리 방법, 기판 처리 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 | |
JP4970882B2 (ja) | 基板の測定方法、プログラム、プログラムを記録したコンピュータ読み取り可能な記録媒体及び基板の測定システム | |
KR101074441B1 (ko) | 기판 처리 장치 및 기판 처리 방법 | |
JP2006222354A (ja) | 熱処理板の温度設定方法,熱処理板の温度設定装置,プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP4397836B2 (ja) | フォトリソグラフィー工程における処理条件の設定方法,フォトリソグラフィー工程における処理条件の設定装置,プログラム及びプログラムを読み取り可能な記録媒体 | |
JP5258082B2 (ja) | 基板処理装置及び基板処理方法 | |
WO2011099221A1 (ja) | 基板処理方法 | |
JP4920317B2 (ja) | 基板の処理方法、プログラム、コンピュータ読み取り可能な記録媒体及び基板の処理システム | |
JP2008159690A (ja) | 基板の処理方法、基板の処理システム及びプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP2008270541A (ja) | 熱処理板の温度設定方法、熱処理板の温度設定装置及びコンピュータ読み取り可能な記憶媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 10845811 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 10845811 Country of ref document: EP Kind code of ref document: A1 |