WO2010095550A1 - エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法 - Google Patents

エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法 Download PDF

Info

Publication number
WO2010095550A1
WO2010095550A1 PCT/JP2010/051969 JP2010051969W WO2010095550A1 WO 2010095550 A1 WO2010095550 A1 WO 2010095550A1 JP 2010051969 W JP2010051969 W JP 2010051969W WO 2010095550 A1 WO2010095550 A1 WO 2010095550A1
Authority
WO
WIPO (PCT)
Prior art keywords
temperature
buffer layer
substrate
gallium oxide
gallium nitride
Prior art date
Application number
PCT/JP2010/051969
Other languages
English (en)
French (fr)
Inventor
信 橋本
勝史 秋田
健作 元木
英章 中幡
伸介 藤原
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to US13/202,419 priority Critical patent/US8679955B2/en
Priority to CN201080008691.XA priority patent/CN102326231B/zh
Publication of WO2010095550A1 publication Critical patent/WO2010095550A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Definitions

  • the present invention relates to a method of forming an epitaxial wafer and a method of manufacturing a semiconductor element.
  • Patent Document 1 describes that a light emitting diode is formed on a Ga 2 O 3 substrate.
  • the Ga 2 O 3 substrate is heat-treated at 800 degrees Celsius while supplying nitrogen to the reactor, and then the supply of nitrogen is stopped and hydrogen is supplied to the reactor.
  • hydrogen, ammonia and trimethylgallium are supplied to grow the AlN layer.
  • the supply of hydrogen is stopped and nitrogen is supplied to the reactor.
  • the temperature of the reactor is increased, and a 1.0 ⁇ m GaN film is grown on the AlN layer at 1050 degrees Celsius.
  • the supply of nitrogen is stopped and hydrogen is supplied to the reactor to further grow a 2.0 ⁇ m GaN film.
  • Non-Patent Document 1 describes that nitride is epitaxially grown on a ⁇ -Ga 2 O 3 single crystal substrate by metal organic vapor phase epitaxy.
  • An LT-GaN buffer layer was grown at 600 degrees Celsius on the (100) plane of the Ga 2 O 3 single crystal substrate.
  • Si is added to the LT-GaN buffer layer.
  • a 1000 nm GaN film is deposited at 1070 degrees Celsius.
  • Non-Patent Document 1 a buffer layer is grown on a ⁇ -Ga 2 O 3 substrate while flowing hydrogen. In a hydrogen atmosphere at a temperature of 600 degrees Celsius or higher, the surface of the ⁇ -Ga 2 O 3 substrate is altered to show a black appearance.
  • an LT-AlGaN buffer layer is grown while flowing hydrogen at a temperature of 400 degrees Celsius.
  • the growth of the buffer layer is performed in the range of 350 degrees Celsius to 550 degrees Celsius.
  • ⁇ -Ga 2 O 3 is not altered.
  • the growth of the buffer layer at a higher temperature may reduce the mixing of impurities into the buffer layer.
  • the growth of the buffer layer in a hydrogen atmosphere may reduce the mixing of impurities into the buffer layer. Improving the quality of the buffer layer is effective for improving the quality of crystals grown on the buffer layer.
  • An object of the present invention is to provide a method for forming an epitaxial wafer that enables the deposition of a gallium nitride based semiconductor having a good crystal quality on the gallium oxide region, and has a good crystal quality on the gallium oxide region. It is an object of the present invention to provide a method for manufacturing a semiconductor device that enables deposition of a gallium nitride based semiconductor.
  • One aspect of the present invention is a method of forming an epitaxial wafer.
  • This method includes (a) a step of placing a gallium oxide substrate in a growth furnace, and (b) supplying substrate nitrogen to the growth furnace and exposing the gallium oxide substrate to a nitrogen atmosphere while setting the substrate temperature of the gallium oxide substrate. And (c) a buffer made of Al X Ga 1-X N (0 ⁇ X ⁇ 1) while supplying nitrogen to the growth furnace after the substrate temperature reaches the first film formation temperature. Forming a layer at the first deposition temperature; and (d) growing a gallium nitride based semiconductor layer on the buffer layer at the second deposition temperature in the growth furnace.
  • the first film formation temperature is 550 degrees Celsius or higher, and supply of hydrogen to the growth furnace is started during the growth of the buffer layer.
  • the gallium oxide substrate is directly exposed to an atmosphere containing hydrogen. Can be prevented. Since the growth furnace is in a nitrogen atmosphere at the start of growth of the buffer layer and at the beginning of growth, the buffer layer can be formed at a temperature of 550 degrees Celsius or higher. Since the supply of hydrogen to the growth reactor is started during the growth of the buffer layer, the quality of the buffer layer is improved.
  • the buffer layer may have a thickness of 2 nm or more.
  • the thickness is 2 nm or more, a buffer layer of good quality can be grown, and the quality of the gallium nitride based semiconductor layer grown on the buffer layer is also good.
  • the supply of nitrogen to the growth furnace can be stopped during the formation of the buffer layer.
  • the use of hydrogen reduces the contamination of impurities into the buffer layer.
  • the nitrogen source for the growth of the buffer layer may include NH 3
  • the group III source for the growth of the buffer layer may include an organometallic compound.
  • the same material as the gallium nitride based semiconductor material grown thereon can be used for the growth of the buffer layer.
  • the buffer layer may have a thickness of 100 nm or less.
  • the gallium nitride semiconductor does not peel off.
  • the maximum temperature in the step of changing the substrate temperature of the gallium oxide substrate is not less than 550 degrees Celsius and not more than the first film formation temperature.
  • the step of changing the substrate temperature of the gallium oxide substrate includes the step of changing the substrate temperature to a pretreatment temperature equal to or lower than the first film formation temperature in a nitrogen atmosphere, and the substrate temperature becomes the pretreatment temperature. Placing the gallium oxide substrate in the nitrogen atmosphere for a predetermined period while maintaining the substrate temperature at a temperature of 550 degrees Celsius or higher. According to this method, the quality of the buffer layer can be improved by the pretreatment prior to the formation of the buffer layer.
  • the step of changing the substrate temperature of the gallium oxide substrate includes the step of changing the substrate temperature to a pretreatment temperature of 750 degrees Celsius or higher in a nitrogen atmosphere, and Placing the gallium oxide substrate in the nitrogen atmosphere for a predetermined period while maintaining the substrate temperature at a temperature of 750 degrees Celsius or higher after reaching the processing temperature; and after the elapse of the predetermined period, the substrate Changing the temperature to the first film forming temperature.
  • the first deposition temperature is lower than 750 degrees Celsius.
  • the pretreatment prior to the formation of the buffer layer can be performed at a temperature higher than the film formation temperature of the buffer layer. Further, according to the pretreatment temperature of 750 degrees Celsius or higher, the surface of the gallium oxide substrate can be nitrided.
  • the pretreatment temperature may be less than 850 degrees Celsius. According to this method, a pretreatment temperature that is too high can damage the surface of the gallium oxide substrate.
  • the main surface of the gallium oxide substrate may be a (100) plane.
  • a gallium nitride based semiconductor grown on a gallium oxide substrate has a substantially c-plane surface.
  • the buffer layer may be made of Al X Ga 1-X N (0.5 ⁇ X ⁇ 1).
  • the buffer layer may be made of AlN.
  • Another aspect of the present invention is a method for manufacturing a semiconductor element.
  • this method (a) a step of placing a gallium oxide substrate in a growth furnace, and (b) after the gallium oxide substrate is placed in the growth furnace, nitrogen is supplied to the growth furnace to place the gallium oxide substrate in a nitrogen furnace. (C) changing the substrate temperature of the gallium oxide substrate while being exposed to the atmosphere; and (c) supplying nitrogen to the growth furnace after the substrate temperature reaches the buffer film formation temperature, and adding Al X Ga 1-X Forming a buffer layer made of N (0 ⁇ X ⁇ 1) at the buffer film forming temperature; and (d) forming a gallium nitride based semiconductor region on the buffer layer in the growth furnace. In the middle of the growth of the buffer layer, supply of hydrogen to the growth furnace is started.
  • the gallium oxide substrate is directly exposed to an atmosphere containing hydrogen. Can be prevented. Since the growth furnace is in a nitrogen atmosphere at the start of growth of the buffer layer and at the beginning of growth, the buffer layer can be formed at a temperature of 550 degrees Celsius or higher. Since the supply of hydrogen to the growth reactor is started during the growth of the buffer layer, the quality of the buffer layer is improved. Therefore, a good gallium nitride based semiconductor region for a semiconductor element can be formed on the buffer layer.
  • the buffer layer may have a thickness of 2 nm or more. According to this method, a buffer layer of good quality can be grown with a thickness of 2 nm or more, and the quality of the gallium nitride based semiconductor layer grown on the buffer layer is also good.
  • the supply of nitrogen to the growth furnace can be stopped during the formation of the buffer layer.
  • the use of hydrogen reduces the entry of impurities into the buffer layer, and also improves the quality of the gallium nitride based semiconductor layer grown on the buffer layer.
  • the buffer layer may have a thickness of 100 nm or less.
  • the gallium nitride based semiconductor region includes a first conductivity type gallium nitride based semiconductor layer, a second conductivity type gallium nitride based semiconductor layer, and an active layer, and the first conductivity type gallium nitride based semiconductor layer.
  • the active layer and the second conductive type gallium nitride based semiconductor layer are arranged in order on the main surface of the buffer layer, and the active layer includes the first conductive type gallium nitride based semiconductor layer and the second conductive layer. It is provided between the conductive gallium nitride based semiconductor layers.
  • the semiconductor device may include a semiconductor light emitting device. According to this method, a semiconductor light emitting device can be fabricated on a gallium oxide substrate.
  • the method according to the present invention may further include forming a first electrode on the gallium nitride based semiconductor region and forming a second electrode on the back surface of the gallium oxide substrate.
  • the gallium oxide substrate has conductivity.
  • the semiconductor element is a vertical type.
  • the gallium nitride based semiconductor region includes a first conductivity type gallium nitride based semiconductor layer and a second conductivity type gallium nitride based semiconductor layer, and the first conductivity type gallium nitride based semiconductor layer includes the first conductivity type gallium nitride based semiconductor layer.
  • a pn junction is formed with the two-conductivity-type gallium nitride semiconductor layer.
  • the method may further include a step of forming a first electrode on the second conductivity type gallium nitride based semiconductor layer and forming a second electrode on the back surface of the gallium oxide substrate.
  • the gallium oxide substrate has conductivity
  • the semiconductor element includes a pn junction diode. According to this method, a pn junction diode can be fabricated on a gallium oxide substrate.
  • the gallium nitride based semiconductor region includes a first conductivity type gallium nitride based semiconductor layer.
  • the method may further include a step of forming a first electrode on the first conductivity type gallium nitride based semiconductor layer and forming a second electrode on the back surface of the gallium oxide substrate.
  • the first electrode forms a Schottky junction with the first conductivity type gallium nitride based semiconductor layer
  • the gallium oxide substrate has conductivity
  • the semiconductor element includes a Schottky diode.
  • a Schottky diode can be manufactured on a gallium oxide substrate.
  • the carrier concentration of the first conductivity type gallium nitride based semiconductor layer may be 3 ⁇ 10 16 cm ⁇ 3 or less.
  • a pn junction diode and a Schottky diode that can be used as a power device can be fabricated on a gallium oxide substrate.
  • a method of forming an epitaxial wafer that enables deposition of a gallium nitride based semiconductor having a good crystal quality on a gallium oxide region.
  • a method for manufacturing a semiconductor device that enables deposition of a gallium nitride-based semiconductor with good crystal quality on a gallium oxide region.
  • FIG. 1 is a drawing showing the main steps of a method for forming an epitaxial wafer and a method for manufacturing a semiconductor device according to the present embodiment.
  • FIG. 2 is a drawing showing a gallium oxide substrate.
  • FIG. 3 is a drawing schematically showing main steps of the forming method and the manufacturing method according to the present embodiment.
  • FIG. 4 is a diagram for explaining first and second sequences for changing the temperature prior to the growth of the buffer layer.
  • FIG. 5 is a drawing showing main steps in which a semiconductor element produces a semiconductor light emitting element on a gallium oxide substrate 11.
  • FIG. 6 is a drawing showing a manufacturing method for switching the carrier gas prior to the formation of the buffer layer.
  • FIG. 1 is a drawing showing the main steps of a method for forming an epitaxial wafer and a method for manufacturing a semiconductor device according to the present embodiment.
  • FIG. 2 is a drawing showing a gallium oxide substrate.
  • FIG. 3 is a drawing schematically showing main steps of the forming
  • FIG. 7 is a drawing showing the surface (peeling, flatness) and crystal quality (full width at half maximum of XRD) of a high-temperature GaN epitaxial film having a thickness of 3 ⁇ m grown on these AlN films.
  • FIG. 8 is a view showing the appearance of a high-temperature GaN epitaxial film grown on a gallium oxide substrate through a low-temperature GaN buffer layer.
  • FIG. 9 is a drawing showing the surface (peeling, flatness) and crystal quality (full width at half maximum of XRD) of a high-temperature GaN epitaxial film having a thickness of 3 ⁇ m grown on these AlN films.
  • FIG. 10 is a drawing showing the structure of an epitaxial wafer and a substrate product for a Schottky diode and a pn junction diode.
  • FIG. 1 is a drawing showing the main steps of a method for forming an epitaxial wafer and a method for manufacturing a semiconductor element according to the present embodiment.
  • FIG. 2 is a drawing showing a gallium oxide substrate for an epitaxial wafer according to the present embodiment.
  • FIG. 3 is a drawing schematically showing main steps of the forming method and the manufacturing method according to the present embodiment.
  • a gallium oxide wafer is prepared.
  • a gallium oxide wafer 11 is shown.
  • the wafer 11 is made of, for example, ⁇ -Ga 2 O 3 single crystal.
  • the wafer 11 includes a main surface 11a and a back surface 11b having a main surface made of monoclinic gallium oxide, and the main surface 11a and the back surface 11b are parallel to each other.
  • the main surface 11a of the wafer 11 is, for example, a (100) plane of monoclinic gallium oxide.
  • the main surface 11a can be inclined at an angle of, for example, 1 degree or less with respect to the (100) plane.
  • FIG. 2A shows a crystal coordinate system CR, which has an a axis, a b axis, and a c axis.
  • FIG. 2 (b) a crystal lattice of monoclinic gallium oxide is shown.
  • the lattice constants of the a-axis, b-axis, and c-axis of the monoclinic gallium oxide crystal lattice are 1.223 nm, 0.304 nm, and 0.58 nm, respectively.
  • Vectors Va, Vb, and Vc indicate the directions of the a-axis, b-axis, and c-axis, respectively.
  • the vectors Va and Vb define the (001) plane
  • the vectors Vb and Vc define the (100) plane
  • the vectors Vc and Va define the (010) plane.
  • the angle ⁇ formed by the vectors Va and Vb and the angle ⁇ formed by the vectors Vb and Vc are 90 degrees, and the angle ⁇ formed by the vectors Vc and Va is 103.7 degrees.
  • the wafer main surface 11a is shown by a one-dot chain line in FIG. According to this wafer 11, an epitaxial layer having a good morphology is grown on the main surface 11a of the monoclinic gallium oxide (100) surface.
  • step S102 the wafer 11 is placed on the susceptor 10a of the growth furnace 10.
  • the group III nitride film is grown by, for example, a metal organic chemical vapor deposition (MOVPE) method.
  • MOVPE metal organic chemical vapor deposition
  • FIG. 3A the temperature of the gallium oxide substrate 11 in the growth furnace 10 is changed while supplying the gas G 0 to the growth furnace 10.
  • the gas G0 is made of, for example, nitrogen gas substantially not containing hydrogen. Since the gallium oxide substrate 11 touches the nitrogen supplied to the growth furnace 10, the gallium oxide substrate 11 is not attacked by hydrogen. Therefore, the substrate temperature can be increased compared to when hydrogen is supplied to the growth reactor 10. In a nitrogen atmosphere, the substrate temperature for the gallium oxide substrate 11 can be 800 degrees Celsius or less.
  • the temperature change of the gallium oxide substrate 11 can be performed by one of the following two sequences, for example.
  • the first and second sequences will be described with reference to FIG.
  • the gallium oxide substrate 11 is moved toward the pretreatment temperature T PRE (the pretreatment temperature T PRE is the same as the first film formation temperature T G1 ) for the subsequent growth of the buffer layer.
  • the substrate temperature starts to increase.
  • the pretreatment temperature T PRE is reached.
  • the maximum temperature of the substrate temperature of the gallium oxide substrate 11 is not less than 550 degrees Celsius and not more than the maximum value of the first film formation temperature TG1 .
  • the gallium oxide substrate 11 is placed in a nitrogen atmosphere for a predetermined period while maintaining the substrate temperature of the gallium oxide substrate 11 at a temperature of 550 degrees Celsius or higher. .
  • the pretreatment prior to the formation of the buffer layer 13 can improve the quality of the buffer layer 13.
  • step SEQ2 placing the gallium oxide substrate 11 in a nitrogen atmosphere at a first higher deposition temperature T G1 pretreatment temperature T PRE. After this, changing the temperature of the gallium oxide substrate 11 in the first film formation temperature T G1 for growth of subsequent buffer layer.
  • step S104 the substrate temperature of the gallium oxide substrate 11 starts increasing at time t0.
  • step S105 the substrate temperature reaches the pretreatment temperature TPRE0 at time t1, and this temperature is maintained.
  • the pretreatment temperature T PRE0 is in the range of, for example, 750 degrees Celsius or higher.
  • Pretreatment prior to film formation of the buffer layer 13 can be performed at a temperature higher than the film formation temperature of the buffer layer 13.
  • the surface 11a of the gallium oxide substrate 11 can be nitrided. Further, the pretreatment temperature T PRE0 is in a range of less than 850 degrees Celsius, for example. A pretreatment temperature that is too high can damage the surface 11 a of the gallium oxide substrate 11.
  • the main surface 11a of the gallium oxide substrate 11 placed in the nitrogen atmosphere at the pretreatment temperature T PRE is modified.
  • nitrogen is bonded to the main surface 11a, or the main surface 11a is nitrided depending on the substrate temperature.
  • the substrate temperature starts decreasing at time t3.
  • the changed substrate temperature reaches the first film formation temperature TG1 .
  • the pretreatment temperature T PRE0 800 degrees Celsius is used as the pretreatment temperature T PRE0 .
  • the main surface 11a is nitrided by surface modification.
  • the substrate temperature is changed from the pretreatment temperature TPRE0 .
  • the gallium oxide substrate 11 is placed in a nitrogen atmosphere during the period from time t1 to time t3.
  • the substrate temperature is lowered toward the first film formation temperature TG1 .
  • the substrate temperature reaches the first film formation temperature TG1 .
  • step S107 after the gallium oxide substrate 11 is sufficiently stable and reaches the first film formation temperature TG1 , the film formation gas G1 is supplied to the growth furnace 1 as shown in FIG.
  • the buffer layer 13 is grown.
  • step S108 at time t5, in addition to nitrogen (N 2 ), an organometallic compound and a nitrogen source are supplied to the growth reactor 10, and growth of the buffer layer 13 on the main surface 11a is started.
  • the buffer layer 13 is made of a group III nitride such as AlN or AlGaN.
  • the buffer layer 13 is called a so-called low temperature buffer layer.
  • a raw material gas G1 containing N 2 , trimethylaluminum (TMA) and ammonia (NH 3 ) is supplied to the growth reactor 10.
  • the growth reactor 10 is supplied with a source gas G1 containing N 2 , trimethylgallium (TMG), trimethylaluminum (TMA), and ammonia (NH 3 ).
  • step S109 After film formation of the buffer layer 13 is started, in step S109, supply of hydrogen (H 2 ) is started in addition to the organometallic compound and the nitrogen raw material.
  • supply of hydrogen (H 2 ) is started at time t6.
  • the buffer layer 13 is made of AlN, H 2 , N 2 , TMA, and NH 3 are supplied to the growth reactor 10 at time t6. According to this method, the use of hydrogen reduces the contamination of impurities into the buffer layer 13. If necessary, the supply amount of nitrogen can be decreased after the supply of hydrogen (H 2 ) is started, and the supply of nitrogen is preferably stopped during the growth of the buffer layer 13.
  • the supply amount of nitrogen is reduced between times t6 and t7, and the supply of nitrogen is stopped at time t7. Further, the supply amount of hydrogen is increased between times t6 and t7, and the increase in hydrogen is stopped at time t7 to supply a certain amount of hydrogen.
  • H 2 , TMA, and NH 3 are supplied to the growth reactor 10. Therefore, the period from time t6 to t7 is a gas switching period.
  • H 2 , TMA and NH 3 are supplied to the growth reactor 10 to grow the remaining buffer layer 13.
  • the buffer layer 13 can be formed at a temperature of 550 degrees Celsius or higher. Since the supply of hydrogen to the growth reactor 10 is started during the growth of the buffer layer 13, the quality of the buffer layer 13 is improved. Further, the growth temperature T1 of the buffer layer 13 can be, for example, 800 degrees Celsius or less. This is to prevent reaction between the buffer layer and the substrate, or damage to the substrate when forming the buffer layer.
  • the thickness of the buffer layer 13 can be 2 nm or more.
  • the buffer layer 13 having a good quality having a thickness of 2 nm or more can be grown, and the quality of the gallium nitride based semiconductor layer grown on the buffer layer 13 is also good.
  • the buffer layer 13 may have a thickness of 100 nm or less. According to this thickness, peeling of the gallium nitride semiconductor does not occur.
  • step S110 after the supply of TMA is stopped and the formation of the buffer layer 13 is completed, the change of the substrate temperature of the gallium oxide substrate 11 is started. At time t8, the change of the substrate temperature is started. During the temperature change, H 2 and NH 3 are supplied to the growth furnace 10. The second film formation temperature TG2 is reached at time t9.
  • the gas supplied to the growth reactor 10 in step S110 is preferably ammonia and hydrogen. According to this method, since the supply of hydrogen has already started during the formation of the buffer layer 13, the burden of switching the carrier gas is reduced.
  • the gas supplied to the growth furnace 10 in step S110 can be a mixed gas of hydrogen and nitrogen, or can be a mixed gas of ammonia and nitrogen.
  • step S 111 after the temperature change is completed, a hexagonal gallium nitride semiconductor epitaxial layer (hereinafter referred to as “epitaxial layer”) 15 is grown on the buffer layer 13 in the growth furnace 10.
  • epitaxial layer a hexagonal gallium nitride semiconductor epitaxial layer (hereinafter referred to as “epitaxial layer”) 15 is grown on the buffer layer 13 in the growth furnace 10.
  • a raw material G2 containing an organic group III element source gas for a group III constituent element of the epitaxial layer 15 to be grown is added.
  • the growth furnace 10 is supplied. This film formation is performed at the second film formation temperature TG2 .
  • an organic group III element source gas G 2 such as TMG is supplied, and an epitaxial layer 15 such as gallium nitride is grown on the buffer layer 13.
  • the epitaxial layer 15 is made of hexagonal group III nitride such as GaN, AlGaN, InGaN, AlN, or the like.
  • the film thickness of the epitaxial layer 15 can be in the range of 1 micrometer or more, for example.
  • the film thickness of the epitaxial layer 15 can be in the range of 20 micrometers or less.
  • the growth reactor 10 is supplied with a source gas G1 containing trimethylgallium (TMG) and ammonia (NH 3 ).
  • TMG trimethylgallium
  • NH 3 ammonia
  • the growth temperature of GaN can be, for example, 900 degrees Celsius or more and 1200 degrees Celsius or less.
  • the growth temperature of AlGaN can be, for example, 900 degrees Celsius or higher and 1300 degrees Celsius or lower.
  • the growth temperature of InGaN can be, for example, not less than 500 degrees Celsius and not more than 1000 degrees Celsius.
  • the epitaxial layer 15 is a semiconductor layer constituting a gallium nitride based semiconductor device, and can be undoped, p-type dopant added, and n-type dopant.
  • a dopant gas is supplied in addition to the source gas when the epitaxial layer 15 is grown.
  • the dopant cyclopentadienyl magnesium (Cp 2 Mg) can be used for p-type conductivity, and silane (eg, SiH 4 ) can be used for n-type conductivity.
  • the gallium nitride based semiconductor grown on the gallium oxide substrate 11 has a substantially c-plane surface.
  • the epitaxial layer 15 has the first conductivity type.
  • the first conductivity type epitaxial layer is made of hexagonal group III nitride such as n-type GaN, n-type AlGaN, n-type InAlGaN, or the like.
  • a source gas containing H 2 , TMG, NH 3 and SiH 4 is supplied to the growth reactor 10 to grow an n-type GaN film.
  • the growth temperature of the first conductivity type epitaxial layer is in the range of, for example, 900 degrees Celsius or more and 1200 degrees Celsius or less, and the first conductivity type epitaxial layer includes a gallium nitride based semiconductor device. It is a semiconductor layer to constitute.
  • an active layer 17 is formed on the first conductivity type epitaxial layer.
  • the active layer includes well layers 17a and barrier layers 17b arranged alternately.
  • the well layer 17a is made of, for example, GaN, InGaN, InAlGaN, or the like.
  • the barrier layer 17b is made of, for example, GaN, InGaN, InAlGaN, or the like.
  • the growth temperature of the well layer 17a is, for example, in the range of 500 degrees Celsius or more and 900 degrees Celsius, and the growth temperature of the barrier layer 17b is, for example, in the range of 550 degrees Celsius or more and 950 degrees Celsius or less.
  • the second conductivity type epitaxial layer 19 can include, for example, a p-type electron block layer 21 and a p-type contact layer 23.
  • the growth temperature of the second conductivity type epitaxial layer is, for example, 1000 degrees Celsius, and the second conductivity type epitaxial layer 19 is a semiconductor constituting a gallium nitride based semiconductor device. Is a layer.
  • Epitaxial wafer E LED is obtained by the deposition of the conventional gallium nitride semiconductor.
  • the epitaxial wafer E LED includes a gallium oxide wafer 11, a buffer layer 13 and a semiconductor stack 25 grown on the gallium oxide wafer 11.
  • the semiconductor stack 25 includes a first conductivity type epitaxial layer 15, a second conductivity type epitaxial layer 19, and an active layer 17, and the active layer 17 is composed of the first conductivity type epitaxial layer 15 and the second conductivity type epitaxial layer 19. It is provided in between.
  • step S112 the first and second electrodes 27a on the epitaxial wafer E LED, to form a 27b.
  • a substrate product P LED for a gallium nitride based semiconductor light emitting device is produced.
  • a semiconductor light emitting device, a substrate product P LED for the semiconductor light emitting device, and an epitaxial wafer E LED therefor can be manufactured on the gallium oxide substrate 11.
  • FIG. 6 is a drawing showing a manufacturing method in which the carrier gas is switched prior to the formation of the buffer layer.
  • the substrate temperature of the gallium oxide substrate 11 rises.
  • the substrate temperature is the pretreatment temperature T PRE1 (for example, 800 degrees Celsius).
  • the main surface 11a of the gallium oxide substrate 11 is nitrided at a pretreatment temperature T PRE1 (for example, 800 degrees Celsius).
  • the substrate temperature is lowered from 800 degrees Celsius to 400 degrees Celsius (for example, the deposition temperature of the AlN buffer layer) at times s3 to s4.
  • the carrier gas changes from nitrogen carrier gas to hydrogen carrier gas.
  • the carrier gas is switched to hydrogen before the growth of the AlN buffer layer starts.
  • the substrate temperature is changed to 400 degrees Celsius, and during the period of time s4 to s5, hydrogen, ammonia and TMA are supplied to the growth reactor, and the AlN buffer layer is grown at 400 degrees Celsius.
  • the substrate temperature is raised to the growth temperature of the GaN layer.
  • supply of TMG is started to grow a GaN layer. In this sequence, since the AlN buffer layer is grown in a hydrogen atmosphere, the deposition temperature cannot be increased.
  • Example 1 Several gallium oxide substrates were prepared. These gallium oxide substrates have a main surface consisting of (100) planes.
  • Low-temperature AlN buffer layers having various thicknesses were grown on the gallium oxide substrate by MOVPE.
  • NH 3 , TMA and SiH 4 were supplied to the growth reactor to grow a low temperature AlN buffer layer. Thereafter, NH 3 , TMG, TMA, and SiH 4 were supplied onto the low-temperature AlN buffer layer at a substrate temperature of 1050 degrees Celsius to grow a high-temperature GaN epitaxial film having a thickness of 3 ⁇ m.
  • the GaN epitaxial film was measured by the X-ray diffraction method.
  • the (0001) plane of GaN appeared on the surface of the GaN epitaxial film.
  • the low-temperature AlN film on the gallium oxide substrate was 0.5 nm, 1 nm, 2 nm, 3 nm, 5 nm, 10 nm, 15 nm, 20 nm, 50 nm, 100 nm, and 200 nm.
  • FIG. 7 shows the surface (peeling, flatness) and crystal quality (full width at half maximum of XRD) of a high-temperature GaN epitaxial film having a thickness of 3 ⁇ m grown on these AlN films.
  • the AlN film thickness unit is nanometers.
  • the high-temperature GaN epitaxial film was peeled off on the entire surface.
  • the high-temperature GaN epitaxial film was not peeled off and the GaN surface was flat. Within these AlN film thickness ranges, the high-temperature GaN epitaxial film showed exactly the same quality as the n-type GaN film on the sapphire substrate in terms of both crystallinity and surface flatness. In addition, when a device such as an epitaxial stack of LED structures was fabricated, the LED structure on the gallium oxide substrate showed almost the same light emission characteristics as the LED structure on the sapphire substrate. The surface morphology of the GaN epitaxial film showed good flatness. Surface roughness occurred in the low-temperature AlN film having a thickness of 150 nm.
  • the high-temperature GaN epitaxial film has an appearance as shown in FIG.
  • the scale bar shown in FIG. 8 indicates 10 ⁇ m. Therefore, the low temperature GaN film does not show flatness as the high temperature GaN epitaxial film.
  • Example 2 Several gallium oxide substrates were prepared. These gallium oxide substrates have a main surface consisting of (100) planes. NH 3 , TMG, TMA and SiH 4 were supplied to the growth reactor by the MOVPE method, and low temperature AlN buffer layers were grown on the gallium oxide substrate at various temperatures. The low temperature AlN buffer layer was 10 nm. Thereafter, a high-temperature GaN epitaxial film having a thickness of 3 ⁇ m was grown on the low-temperature AlN buffer layer at a substrate temperature of 1150 degrees Celsius. The GaN epitaxial film was measured by the X-ray diffraction method. In addition, the surface morphology of the GaN epitaxial film showed good flatness.
  • the deposition temperature of the low temperature AlN film on the gallium oxide substrate is 350 degrees Celsius, 400 degrees Celsius, 450 degrees Celsius, 500 degrees Celsius, 550 degrees Celsius, 600 degrees Celsius, 650 degrees Celsius, 700 degrees Celsius, 800 degrees Celsius, It was 850 degrees Celsius.
  • FIG. 9 shows the surface (peeling, flatness) and crystal quality (full width at half maximum of XRD) of a high-temperature GaN epitaxial film having a thickness of 3 ⁇ m grown on these AlN films.
  • the unit of the growth temperature is Celsius.
  • the high-temperature GaN epitaxial film was peeled off on the entire surface.
  • the high temperature GaN epitaxial film was not peeled off and the GaN surface was flat.
  • the high-temperature GaN epitaxial film showed the same quality as the n-type GaN film on the sapphire substrate in terms of both crystallinity and surface flatness.
  • the LED structure on the gallium oxide substrate showed almost the same light emission characteristics as the LED structure on the sapphire substrate.
  • the (0001) plane of GaN appeared on the surface of the GaN epitaxial film.
  • the surface of the high temperature GaN epitaxial film was rough.
  • Example 1 and Example 2 a low temperature AlN film was used as a buffer layer.
  • low-temperature AlGaN can also be used as the buffer layer.
  • Low temperature AlGaN exhibits the same effect as a low temperature AlN film.
  • the higher the Al mole fraction the easier it is to obtain a flat epitaxial layer (for example, c-plane GaN surface).
  • the epitaxial wafer according to the present embodiment can provide a gallium nitride based semiconductor multilayer structure for a Schottky diode, a pn junction diode, a transistor and the like in addition to a light emitting element such as an LED.
  • step S113 the first electrode 31a is formed on the epitaxial layer the major surface 15a of the epitaxial wafer E SH.
  • the first electrode 31a is, for example, a Schottky electrode, and the Schottky electrode can be made of, for example, Au.
  • the first electrode 31a forms a Schottky junction 33a in the epitaxial layer.
  • step S114 the second electrode 31b is formed on the gallium oxide substrate rear surface 11b of the conductive in the epitaxial wafer E SH.
  • the second electrode 31b is, for example, an ohmic electrode.
  • a gallium nitride-based semiconductor device and a substrate product P SH shown in FIG. 10 (a) is produced.
  • This gallium nitride based semiconductor device is a Schottky junction diode.
  • the epitaxial film 15 exhibits undoped or n-type conductivity, and can be made of a potassium nitride semiconductor such as n-type GaN or n-type AlGaN.
  • the conductivity of the epitaxial film 35 is opposite to that of the epitaxial film 15.
  • the epitaxial film 35 is made of a potassium nitride semiconductor, and can be made of, for example, p-type GaN, p-type AlGaN, or the like.
  • the epitaxial layer 35 forms a pn junction 33 b with the epitaxial layer 15.
  • step S112 shown in FIG. 1 a plurality of electrodes are formed on the epitaxial wafer EPN .
  • the first electrode 31c is formed on the epitaxial layer main surface 23a of the epitaxial wafer EPN .
  • the first electrode 31c is, for example, a p ohmic electrode.
  • the second electrode 31b is formed on the conductive gallium oxide substrate back surface 11b of the epitaxial wafer EPN .
  • vertical semiconductor elements such as Schottky junction diodes and pn junction diodes have been described, the vertical semiconductor elements are not limited to these, and further, a three-terminal element such as a vertical field effect transistor that can be used as a power device It can also be.
  • the carrier concentration of the gallium nitride based semiconductor layer 15 is 3 ⁇ 10 16 cm ⁇ 3 or less, a pn junction diode and a Schottky diode that can be used as a power device can be fabricated on the gallium oxide substrate.
  • the buffer layer 13 is made of Al X Ga 1-X N, can the thickness of the buffer layer 13 is 100nm or less.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

　酸化ガリウム領域上に、良好な結晶品質の窒化ガリウム系半導体の堆積を可能にする、エピタキシャルウエハを形成する方法を提供する。工程Ｓ１０７では、ＡｌＮバッファ層１３を成長する。工程Ｓ１０８では、時刻ｔ５において、窒素（Ｎ２）に加えて、トリメチルアルミニウム及びアンモニアを含む原料ガスＧ１を成長炉１０に供給して、主面１１ａ上にＡｌＮバッファ層１３を成長する。ＡｌＮバッファ層１３はいわゆる低温バッファ層と呼ばれる。バッファ層１３の成膜が開始された後に、工程Ｓ１０９で、時刻ｔ６において水素（Ｈ２）の供給を開始する。時刻ｔ６では、Ｈ２、Ｎ２、ＴＭＡ及びＮＨ３が成長炉１０に供給される。時刻ｔ６～ｔ７の間にＨ２の供給量を増加して、時刻ｔ７においてＨ２の増加を停止して一定量のＨ２を供給する。時刻ｔ７では、Ｈ２、ＴＭＡ及びＮＨ３が成長炉１０に供給される。

Description

エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法
　本発明は、エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法に関する。
　特許文献１には、Ｇａ２Ｏ３基板上に発光ダイオードを作製することが記載されている。Ｇａ２Ｏ３基板には、リアクタに窒素を供給しながら摂氏８００度において熱処理をした後に、窒素の供給を停止すると共にリアクタに水素を供給する。摂氏４００度において、水素、アンモニア及びトリメチルガリウムを供給してＡｌＮ層を成長する。ＡｌＮ層の成膜の完了の際に、水素の供給を停止すると共にリアクタに窒素を供給する。窒素雰囲気中において、リアクタの温度を上昇させて、摂氏１０５０度において、１．０μｍＧａＮ膜をＡｌＮ層上に成長する。窒素の供給を停止すると共にリアクタに水素を供給して、さらに２．０μｍＧａＮ膜を成長する。
　非特許文献１には、β－Ｇａ２Ｏ３単結晶基板上に、有機金属気相成長法で窒化物をエピタキシャルに成長することが記載されている。Ｇａ２Ｏ３単結晶基板の（１００）面上に、ＬＴ－ＧａＮバッファ層を摂氏６００度で成長された。ＬＴ－ＧａＮバッファ層にはＳｉが添加される。引き続き、摂氏１０７０度で１０００ｎｍのＧａＮ膜が堆積される。
特開２００６－３１０７６５号公報
Jap. J. Appl. Phys. Vol. 44, No.1 2005, pp. L7-L8
　非特許文献１では、β－Ｇａ２Ｏ３基板上へのバッファ層の成長を水素を流しながら行っている。摂氏６００度以上の温度の水素雰囲気では、β－Ｇａ２Ｏ３基板の表面が変質して黒色状の外観を示す。
　特許文献１では、摂氏４００度の温度で、水素を流しながらＬＴ－ＡｌＧａＮバッファ層を成長する。バッファ層の成長は、摂氏３５０度～摂氏５５０度の範囲で行われる。バッファ層の成膜がこの温度範囲であるとき、β－Ｇａ２Ｏ３の変質が生じない。一方、更に高い温度でのバッファ層の成長により、バッファ層への不純物の混入が低減される可能性がある。また、水素雰囲気中でのバッファ層の成長によっても、バッファ層への不純物の混入が低減される可能性がある。バッファ層の品質向上は、この上に成長される結晶の品質の向上に有効である。
　本発明は、酸化ガリウム領域上に良好な結晶品質の窒化ガリウム系半導体の堆積を可能にする、エピタキシャルウエハを形成する方法を提供することを目的とし、また酸化ガリウム領域上に良好な結晶品質の窒化ガリウム系半導体の堆積を可能にする、半導体素子を作製する方法を提供することを目的とする。
　本発明の一側面は、エピタキシャルウエハを形成する方法である。この方法は、（ａ）酸化ガリウム基板を成長炉に配置する工程と、（ｂ）前記成長炉に窒素を供給して前記酸化ガリウム基板を窒素雰囲気にさらしながら、前記酸化ガリウム基板の基板温度を変更する工程と、（ｃ）前記基板温度が第１の成膜温度に到達した後に、前記成長炉に窒素を供給しながら、ＡｌＸＧａ１－ＸＮ（０＜Ｘ≦１）からなるバッファ層を前記第１の成膜温度で形成する工程と、（ｄ）前記成長炉において、前記バッファ層上に窒化ガリウム系半導体層を第２の成膜温度で成長する工程とを備える。前記第１の成膜温度は摂氏５５０度以上であり、前記バッファ層の成長の途中で、前記成長炉への水素の供給を開始する。
　この方法によれば、バッファ層の成長の開始前に水素を成長炉に供給することなくバッファ層の成長途中で水素の供給を開始するので、水素を含む雰囲気に酸化ガリウム基板が直接にさらされることを防ぐことができる。バッファ層の成長開始時点及び成長初期では成長炉は窒素雰囲気であるので、バッファ層の成膜を摂氏５５０度以上の温度で行うことができる。バッファ層の成長の途中で成長炉への水素の供給を開始するので、バッファ層の品質が向上される。
　本発明に係る方法では、前記バッファ層の厚さは２ｎｍ以上であることができる。
　この方法によれば、厚さが２ｎｍ以上であるので、良好な品質のバッファ層を成長することができ、またこのバッファ層上に成長される窒化ガリウム系半導体層の品質も良好になる。
　本発明に係る方法では、前記バッファ層の成膜中に、前記成長炉への窒素の供給が停止されることができる。
　この方法によれば、水素の使用により、バッファ層中への不純物の混入が低減される。
　本発明に係る方法では、前記バッファ層の成長のための窒素原料はＮＨ３を含み、前記バッファ層の成長のためのIII族原料は有機金属化合物を含むことができる。
　この方法によれば、バッファ層の成長のために、この上に成長される窒化ガリウム系半導体の原料と同様のものを使用できる。
　本発明に係る方法では、前記バッファ層の厚さは１００ｎｍ以下であることができる。
　この方法によれば、窒化ガリウム系半導体の剥がれが生じることがない。
　本発明に係る方法では、前記酸化ガリウム基板の基板温度を変更する前記工程における最大温度は、摂氏５５０度以上であり、前記第１の成膜温度以下である。前記酸化ガリウム基板の基板温度を変更する前記工程は、窒素雰囲気中で、前記第１の成膜温度以下の前処理温度に前記基板温度を変更する工程と、前記基板温度が前記前処理温度に到達した後に、前記基板温度を摂氏５５０度以上の温度に維持しながら、所定の期間、前記窒素雰囲気に前記酸化ガリウム基板を置く工程とを含む。この方法によれば、バッファ層の成膜に先立つ前処理により、バッファ層の品質を向上できる。
　本発明に係る方法では、前記酸化ガリウム基板の基板温度を変更する前記工程は、窒素雰囲気中で、摂氏７５０度以上の前処理温度に前記基板温度を変更する工程と、前記基板温度が前記前処理温度に到達した後に、前記基板温度を摂氏７５０度以上の温度に維持しながら、所定の期間、前記窒素雰囲気に前記酸化ガリウム基板を置く工程と、前記所定の期間の経過の後に、前記基板温度を前記第１の成膜温度に変更する工程とを含む。前記第１の成膜温度は摂氏７５０度より低い。
　この方法によれば、バッファ層の成膜温度よりも高い温度で、バッファ層の成膜に先立つ前処理を行うことができる。また、摂氏７５０度以上の前処理温度によれば、酸化ガリウム基板の表面を窒化できる。
　本発明に係る方法では、前記前処理温度は摂氏８５０度未満であることができる。この方法によれば、高すぎる前処理温度は、酸化ガリウム基板の表面を損傷させる可能性がある。
　本発明に係る方法では、前記酸化ガリウム基板の主面は（１００）面であることができる。この方法によれば、酸化ガリウム基板上に成長される窒化ガリウム系半導体はほぼｃ面の表面を有する。
　本発明に係る方法では、前記バッファ層はＡｌＸＧａ１－ＸＮ（０．５≦Ｘ＜１）からなることができる。或いは、本発明に係る方法では、前記バッファ層はＡｌＮからなることができる。
　本発明に係る別の側面は、半導体素子を作製する方法である。この方法は、（ａ）酸化ガリウム基板を成長炉に配置する工程と、（ｂ）前記酸化ガリウム基板を前記成長炉に配置した後に、前記成長炉に窒素を供給して前記酸化ガリウム基板を窒素雰囲気にさらしながら、前記酸化ガリウム基板の基板温度を変更する工程と、（ｃ）前記基板温度がバッファ成膜温度に到達した後に、前記成長炉に窒素を供給しながら、ＡｌＸＧａ１－ＸＮ（０＜Ｘ≦１）からなるバッファ層を前記バッファ成膜温度で形成する工程と、（ｄ）前記成長炉において、窒化ガリウム系半導体領域を前記バッファ層上に形成する工程とを備える。前記バッファ層の成長の途中で、前記成長炉への水素の供給を開始する。
　この方法によれば、バッファ層の成長の開始前には水素を成長炉に供給することなくバッファ層の成長途中で水素の供給を開始するので、水素を含む雰囲気に酸化ガリウム基板が直接にさらされることを防ぐことができる。バッファ層の成長開始時点及び成長初期では成長炉は窒素雰囲気であるので、バッファ層の成膜を摂氏５５０度以上の温度で行うことができる。バッファ層の成長の途中で成長炉への水素の供給を開始するので、バッファ層の品質が向上される。故に、半導体素子のために良い窒化ガリウム系半導体領域をバッファ層上に作製できる。
　本発明に係る方法では、前記バッファ層の厚さは２ｎｍ以上であることができる。この方法によれば、２ｎｍ以上の厚さにより良好な品質のバッファ層を成長することができ、またこのバッファ層上に成長される窒化ガリウム系半導体層の品質も良好になる。
　本発明に係る方法では、前記バッファ層の成膜中に、前記成長炉への窒素の供給が停止されることができる。この方法によれば、水素の使用により、バッファ層中への不純物の混入が低減され、またこのバッファ層上に成長される窒化ガリウム系半導体層の品質も良好になる。
　本発明に係る方法では、前記バッファ層の厚さは１００ｎｍ以下であることができる。
　本発明に係る方法では、前記窒化ガリウム系半導体領域は、第１導電型窒化ガリウム系半導体層、第２導電型窒化ガリウム系半導体層及び活性層を含み、前記第１導電型窒化ガリウム系半導体層、前記活性層、及び前記第２導電型窒化ガリウム系半導体層は、前記バッファ層の主面上に順に配列されており、前記活性層は、前記第１導電型窒化ガリウム系半導体層と第２導電型窒化ガリウム系半導体層との間に設けられる。前記半導体素子は半導体発光素子を含むことができる。この方法によれば、酸化ガリウム基板上に半導体発光素子を作製できる。
　本発明に係る方法は、第１の電極を前記窒化ガリウム系半導体領域上に形成すると共に、前記酸化ガリウム基板の裏面上に第２の電極を形成する工程を更に備えることができる。前記酸化ガリウム基板は導電性を有する。この方法によれば、前記半導体素子は縦型である。
　本発明に係る方法では、前記窒化ガリウム系半導体領域は、第１導電型窒化ガリウム系半導体層及び第２導電型窒化ガリウム系半導体層を含み、前記第１導電型窒化ガリウム系半導体層は前記第２導電型窒化ガリウム系半導体層とｐｎ接合を成す。当該方法は、前記第２導電型窒化ガリウム系半導体層上に第１の電極を形成すると共に、前記酸化ガリウム基板の裏面上に第２の電極を形成する工程を更に備えることができる。前記酸化ガリウム基板は導電性を有し、前記半導体素子はｐｎ接合ダイオードを含む。この方法によれば、酸化ガリウム基板上にｐｎ接合ダイオードを作製できる。
　本発明に係る方法では、前記窒化ガリウム系半導体領域は、第１導電型窒化ガリウム系半導体層を含む。当該方法は、前記第１導電型窒化ガリウム系半導体層上に第１の電極を形成すると共に、前記酸化ガリウム基板の裏面上に第２の電極を形成する工程を更に備えることができる。前記第１の電極は前記第１導電型窒化ガリウム系半導体層にショットキ接合を成し、前記酸化ガリウム基板は導電性を有し、前記半導体素子はショットキダイオードを含む。この方法によれば、酸化ガリウム基板上にショットキダイオードを作製できる。
　本発明に係る方法では、前記第１導電型窒化ガリウム系半導体層のキャリア濃度は３×１０１６ｃｍ－３以下であることができる。
　この方法によれば、パワーデバイスとして使用可能なｐｎ接合ダイオード及びショットキダイオードを酸化ガリウム基板上に作製できる。
　本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
　以上説明したように、本発明の一側面によれば、酸化ガリウム領域上に良好な結晶品質の窒化ガリウム系半導体の堆積を可能にする、エピタキシャルウエハを形成する方法が提供される。また、本発明の別の側面によれば、酸化ガリウム領域上に良好な結晶品質の窒化ガリウム系半導体の堆積を可能にする、半導体素子を作製する方法が提供される。
図１は、本実施の形態に係るエピタキシャルウエハを形成する方法、及び半導体素子を作製する方法の主要な工程を示す図面である。 図２は、酸化ガリウム基板を示す図面である。 図３は、本実施の形態に係る形成方法及び作製方法の主要な工程を模式的に示す図面である。 図４は、バッファ層の成長に先立つ温度変更のための第１及び第２のシーケンスを説明する図面である。 図５は、酸化ガリウム基板１１上に半導体素子が半導体発光素子を作製する主要な工程を示す図面である。 図６は、バッファ層の成膜に先立って、キャリアガスの切り替えを行う製造方法を示す図面である。 図７は、これらのＡｌＮ膜上に成長された厚さ３μｍの高温ＧａＮエピタキシャル膜の表面（剥がれ、平坦性）及び結晶品質（ＸＲＤの半値全幅）を示す図面である。 図８は、酸化ガリウム基板上に低温ＧａＮバッファ層を介して成長された高温ＧａＮエピタキシャル膜の外観を示す図面である。 図９は、これらのＡｌＮ膜上に成長された厚さ３μｍの高温ＧａＮエピタキシャル膜の表面（剥がれ、平坦性）及び結晶品質（ＸＲＤの半値全幅）を示す図面である。 図１０は、ショットキダイオード及びｐｎ接合ダイオードのためのエピタキシャルウエハ及び基板生産物の構造を示す図面である。
　本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のエピタキシャルウエハを形成する方法、及び半導体素子を作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
　図１は、本実施の形態に係るエピタキシャルウエハを形成する方法、及び半導体素子を作製する方法の主要な工程を示す図面である。図２は、本実施の形態に係るエピタキシャルウエハのための酸化ガリウム基板を示す図面である。図３は、本実施の形態に係る形成方法及び作製方法の主要な工程を模式的に示す図面である。
　図１に示される工程フローの工程Ｓ１０１では、酸化ガリウムウエハを準備する。図２（ａ）を参照すると、酸化ガリウムウエハ１１が示される。このウエハ１１は、例えばβ－Ｇａ２Ｏ３単結晶からなる。ウエハ１１は、単斜晶系酸化ガリウムからなる主面を有する主面１１ａ及び裏面１１ｂを含み、主面１１ａ及び裏面１１ｂは互いに平行である。ウエハ１１の主面１１ａは、例えば単斜晶系酸化ガリウムの（１００）面である。この主面１１ａは、（１００）面に対して例えば１度以下の角度で傾斜することができる。図２（ａ）には、結晶座標系ＣＲが示されており、結晶座標系ＣＲはａ軸、ｂ軸及びｃ軸を有する。
　図２（ｂ）を参照すると、単斜晶系酸化ガリウムの結晶格子が示されている。単斜晶系酸化ガリウムの結晶格子のａ軸、ｂ軸及びｃ軸の格子定数は、それぞれ、１．２２３ｎｍであり、０．３０４ｎｍ及び０．５８ｎｍである。ベクトルＶａ、Ｖｂ、Ｖｃは、それぞれ、ａ軸、ｂ軸及びｃ軸の方向を示す。ベクトルＶａ及びＶｂは（００１）面を規定し、ベクトルＶｂ、Ｖｃは（１００）面を規定し、ベクトルＶｃ及びＶａは（０１０）面を規定する。ベクトルＶａ及びＶｂの成す角度α及びベクトルＶｂ及びＶｃの成す角度γは９０度であり、ベクトルＶｃ及びＶａの成す角度βは１０３．７度である。ウエハ主面１１ａの傾斜角ＡＯＦＦを示すために、図２（ｂ）には、ウエハ主面１１ａが一点鎖線で示されている。このウエハ１１によれば、単斜晶系酸化ガリウム（１００）面のウエハ主面１１ａ上に、良好なモフォロジのエピタキシャル層が成長される。
　工程Ｓ１０２では、成長炉１０のサセプタ１０ａ上にウエハ１１を配置する。III族窒化物膜の成長は、例えば有機金属気相成長（ＭＯＶＰＥ）法等で行われる。次いで、図３（ａ）に示されるように、ガスＧ０を成長炉１０に供給しながら、成長炉１０内の酸化ガリウム基板１１の温度を変更する。ガスＧ０は、例えば実質的に水素を含まず窒素ガスからなる。成長炉１０に供給された窒素に酸化ガリウム基板１１が触れているので、水素によって酸化ガリウム基板１１が侵されることがない。これ故に、成長炉１０に水素を供給するときに比べて、基板温度を高めることができる。窒素雰囲気においては、酸化ガリウム基板１１のための基板温度は、摂氏８００度以下であることができる。
　酸化ガリウム基板１１の温度変更は、例えば以下の２つのいずれかのシーケンスにより行われることができる。図４を参照しながら、第１及び第２のシーケンスを説明する。
　第１のシーケンスＳＥＱ１では、時刻ｔ０において、引き続くバッファ層の成長のための前処理温度ＴＰＲＥ（前処理温度ＴＰＲＥは第１の成膜温度ＴＧ１と同じ）に向けて、酸化ガリウム基板１１の基板温度の上昇を開始する。時刻ｔ１において、前処理温度ＴＰＲＥを到達する。シーケンスＳＥＱ１では、酸化ガリウム基板１１の基板温度における最大温度は、摂氏５５０度以上であり、第１の成膜温度ＴＧ１の最大値以下である。酸化ガリウム基板１１の基板温度が前処理温度ＴＰＲＥに到達した後に、酸化ガリウム基板１１の基板温度を摂氏５５０度以上の温度に維持しながら、所定の期間、窒素雰囲気に酸化ガリウム基板１１を置く。バッファ層１３の成膜に先立つ前処理は、バッファ層１３の品質を向上できる。
　第２のシーケンスＳＥＱ２では、第１の成膜温度ＴＧ１より高い前処理温度ＴＰＲＥの窒素雰囲気に酸化ガリウム基板１１を置く。この後に、引き続くバッファ層の成長のための第１の成膜温度ＴＧ１に酸化ガリウム基板１１の温度を変更する。詳細には、工程Ｓ１０４では、時刻ｔ０において、酸化ガリウム基板１１の基板温度の上昇を開始する。工程Ｓ１０５では、時刻ｔ１において、基板温度は前処理温度ＴＰＲＥ０に到達し、この温度を保持する。前処理温度ＴＰＲＥ０は、例えば摂氏７５０度以上の範囲にある。バッファ層１３の成膜温度よりも高い温度で、バッファ層１３の成膜に先立つ前処理を行うことができる。摂氏７５０度以上の前処理温度ＴＰＲＥ０によれば、酸化ガリウム基板１１の表面１１ａを窒化できる。また、前処理温度ＴＰＲＥ０は、例えば摂氏８５０度未満の範囲にある。高すぎる前処理温度は、酸化ガリウム基板１１の表面１１ａを損傷させる可能性がある。
　前処理温度ＴＰＲＥの窒素雰囲気に置かれた酸化ガリウム基板１１の主面１１ａは改質される。この表面改質により、例えば、主面１１ａに窒素が結合したり、または基板温度によっては主面１１ａが窒化されたりする。工程Ｓ１０６では、時刻ｔ３において、基板温度の低下を開始する。時刻ｔ４において、変更後の基板温度が第１の成膜温度ＴＧ１に到達する。
　図４に示された実施例では、前処理温度ＴＰＲＥ０として摂氏８００度が用いられている。時刻ｔ２（＞ｔ１）において、表面改質により、主面１１ａが窒化される。時刻ｔ３において、基板温度を前処理温度ＴＰＲＥ０から変更する。これよれば、時刻ｔ１から時刻ｔ３の期間、酸化ガリウム基板１１は窒素雰囲気中に置かれる。時刻ｔ３において、本実施例では、基板温度を第１の成膜温度ＴＧ１に向けて低下させる。時刻ｔ４において、基板温度が第１の成膜温度ＴＧ１に到達する。
　工程Ｓ１０７では、酸化ガリウム基板１１が十分に安定して第１の成膜温度ＴＧ１になった後に、図３（ｂ）に示されるように成膜ガスＧ１を成長炉１に供給して、バッファ層１３を成長する。工程Ｓ１０８では、時刻ｔ５において、窒素（N２）に加えて、有機金属化合物及び窒素原料を成長炉１０に供給して、主面１１ａ上にバッファ層１３の成長を開始する。バッファ層１３は、例えばＡｌＮ、ＡｌＧａＮといったIII族窒化物からなる。バッファ層１３はいわゆる低温バッファ層と呼ばれる。バッファ層１３がＡｌＮからなるとき、成長炉１０には、N２、トリメチルアルミニウム（ＴＭＡ）及びアンモニア（ＮＨ３）を含む原料ガスＧ１が供給される。或いは、バッファ層１３がＡｌＧａＮからなるとき、成長炉１０には、N２、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）及びアンモニア（ＮＨ３）を含む原料ガスＧ１が供給される。
　バッファ層１３の成膜が開始された後に、工程Ｓ１０９では、有機金属化合物及び窒素原料に加えて水素（H２）の供給を開始する。本実施の形態では、時刻ｔ６において水素（H２）の供給を開始する。バッファ層１３がＡｌＮからなるとき、時刻ｔ６では、H２、N２、ＴＭＡ及びＮＨ３が成長炉１０に供給される。この方法によれば、水素の使用により、バッファ層１３中への不純物の混入が低減される。必要な場合には、水素（H２）の供給を開始した後に、窒素の供給量を減少させることができ、またバッファ層１３の成長中に窒素の供給を停止することがよい。本実施例では、時刻ｔ６～ｔ７の間に窒素の供給量を減少して、時刻ｔ７において窒素の供給を停止する。また、時刻ｔ６～ｔ７の間に水素の供給量を増加して、時刻ｔ７において水素の増加を停止して一定量の水素を供給する。時刻ｔ７では、H２、ＴＭＡ及びＮＨ３が成長炉１０に供給される。これ故に、時刻ｔ６～ｔ７の期間は、ガスの切り替え期間である。時刻ｔ７～ｔ８の期間に、H２、ＴＭＡ及びＮＨ３を成長炉１０に供給して、バッファ層１３の残りを成長する。
　この方法によれば、バッファ層１３の成長の開始前には水素を成長炉１０に供給することなくバッファ層の成長途中で水素の供給を開始するので、水素を含む雰囲気に酸化ガリウム基板１１が直接にさらされることを防ぐことができる。バッファ層１３の成長開始時点及び成長初期では成長炉１０は窒素雰囲気であるので、バッファ層１３の成膜を摂氏５５０度以上の温度で行うことができる。バッファ層１３の成長の途中で成長炉１０への水素の供給を開始するので、バッファ層１３の品質が向上される。また、バッファ層１３の成長温度Ｔ１は、例えば摂氏８００度以下であることができる。バッファ層と基板との反応、あるいはバッファ層成膜時の基板へのダメージを防ぐためである。
　バッファ層１３の厚さは２ｎｍ以上であることができる。厚さ２ｎｍ以上の良好な品質のバッファ層１３を成長することができ、またこのバッファ層１３上に成長される窒化ガリウム系半導体層の品質も良好になる。バッファ層１３の厚さは１００ｎｍ以下であることができる。この厚さによれば、窒化ガリウム系半導体の剥がれが生じることがない。
　工程Ｓ１１０では、ＴＭＡの供給を停止してバッファ層１３の成膜が完了した後に、酸化ガリウム基板１１の基板温度の変更を開始する。時刻ｔ８において、基板温度の変更を開始する。この温度変更中に、成長炉１０にH２及びＮＨ３が供給されている。時刻ｔ９において第２の成膜温度ＴＧ２に到達する。工程Ｓ１１０において成長炉１０に供給するガスは、アンモニア及び水素であることがよい。この方法によれば、バッファ層１３の成膜中に水素の供給が既に開始されているので、キャリアガス切り替えの負担が低減される。また、工程Ｓ１１０において成長炉１０に供給するガスは、水素及び窒素の混合ガスであることができ、またアンモニア及び窒素の混合ガスであることができる。
　工程Ｓ１１１では、温度変更が完了した後に、成長炉１０において、六方晶系の窒化ガリウム系半導体エピタキシャル層（以下「エピタキシャル層」と記す）１５をバッファ層１３上に成長する。時刻ｔ９では、図３（ｃ）に示されるように、H２及びＮＨ３に加えて、成長されるべきエピタキシャル層１５のIII族構成元素のための有機III族元素原料ガスを含む原料Ｇ２を成長炉１０に供給する。この成膜は、第２の成膜温度ＴＧ２で行われる。本実施例では、ＴＭＧといった有機III族元素原料ガスＧ２を供給して、窒化ガリウムといったエピタキシャル層１５をバッファ層１３上に成長する。
　エピタキシャル層１５は、例えばＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ等といった六方晶系のIII族窒化物からなる。エピタキシャル層１５の膜厚は、例えば１マイクロメートル以上の範囲であることができる。また、エピタキシャル層１５の膜厚は、２０マイクロメートル以下の範囲であることができる。エピタキシャル層１５がＧａＮからなるとき、成長炉１０には、トリメチルガリウム（ＴＭＧ）及びアンモニア（ＮＨ３）を含む原料ガスＧ１が供給される。ＧａＮの成長温度は、例えば摂氏９００度以上摂氏１２００度以下であることができる。ＡｌＧａＮの成長温度は、例えば摂氏９００度以上摂氏１３００度以下であることができる。ＩｎＧａＮの成長温度は、例えば摂氏５００度以上摂氏１０００度以下であることができる。
　また、エピタキシャル層１５は、窒化ガリウム系半導体デバイスを構成する半導体層であり、またアンドープ、ｐ型ドーパント添加、及びｎ型ドーパントであることができる。エピタキシャル層１５にｐ導電性またはｎ導電性を付与するために、エピタキシャル層１５を成長する際に、原料ガスに加えてドーパントガスを供給する。ドーパントとしては、ｐ型導電性のためにシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用い、ｎ型導電性のためにシラン（例えばＳｉＨ４）を用いることができる。
　また、酸化ガリウム基板１１の主面１１ａが実質的に（１００）面であるとき、この方法によれば、酸化ガリウム基板１１上に成長される窒化ガリウム系半導体はほぼｃ面の表面を有する。
　引き続き、図５を参照しながら、酸化ガリウム基板１１上に半導体素子を作製する主要な工程を説明する。酸化ガリウム基板１１上に作成される半導体素子が半導体発光素子であるとき、エピタキシャル層１５は第１導電型を有している。この第１導電型エピタキシャル層は、例えばｎ型ＧａＮ、ｎ型ＡｌＧａＮ、ｎ型ＩｎＡｌＧａＮ等といった六方晶系のIII族窒化物からなる。第１導電型エピタキシャル層がＧａＮからなるときは、成長炉１０には、Ｈ２、ＴＭＧ、ＮＨ３及びＳｉＨ４を含む原料ガスを供給して、ｎ型ＧａＮ膜を成長する。第１導電型エピタキシャル層がＧａＮからなるとき、第１導電型エピタキシャル層の成長温度は例えば摂氏９００度以上摂氏１２００度以下の範囲になり、第１導電型エピタキシャル層は、窒化ガリウム系半導体デバイスを構成する半導体層である。
　次いで、第１導電型エピタキシャル層上に活性層１７を形成する。活性層は、交互に配列された井戸層１７ａ及び障壁層１７ｂを含む。井戸層１７ａは、例えばＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等からなる。障壁層１７ｂは、例えばＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等からなる。井戸層１７ａの成長温度は例えば摂氏５００度以上摂氏９００度以下の範囲にあり、障壁層１７ｂの成長温度は例えば摂氏５５０度以上摂氏９５０度以下の範囲にある。
　この後に、第２導電型エピタキシャル層１９を活性層１７上に形成する。第２導電型エピタキシャル層１９は、例えばｐ型電子ブロック層２１及びｐ型コンタクト層２３を含むことができる。第２導電型エピタキシャル層１９がＧａＮ、ＡｌＧａＮからなるとき、第２導電型エピタキシャル層の成長温度は例えば摂氏１０００度であり、第２導電型エピタキシャル層１９は、窒化ガリウム系半導体デバイスを構成する半導体層である。
　これまでの窒化ガリウム系半導体の堆積により、エピタキシャルウエハＥＬＥＤが得られる。エピタキシャルウエハＥＬＥＤは、酸化ガリウムウエハ１１と、酸化ガリウムウエハ１１上に成長されたバッファ層１３及び半導体積層２５とを含む。この半導体積層２５は、第１導電型エピタキシャル層１５、第２導電型エピタキシャル層１９および活性層１７を含み、活性層１７は、第１導電型エピタキシャル層１５と第２導電型エピタキシャル層１９との間に設けられている。
　再び図１を参照すると、次いで、工程Ｓ１１２では、エピタキシャルウエハＥＬＥＤ上に第１及び第２の電極２７ａ、２７ｂを形成する。例えば、工程Ｓ１１３ではエピタキシャルウエハＥＬＥＤの半導体積層２５の上面に第１の電極２７ａを形成すると共に、工程Ｓ１１４ではエピタキシャルウエハＥＬＥＤの裏面上に第２の電極２７ｂを形成する。これらの工程により、窒化ガリウム系半導体発光デバイスのための基板生産物ＰＬＥＤが作製される。この方法によれば、酸化ガリウム基板１１上に、半導体発光素子、そのための基板生産物ＰＬＥＤ及びそのためのエピタキシャルウエハＥＬＥＤを作製できる。
　図６は、バッファ層の成膜に先立ってキャリアガスの切り替えを行う製造方法を示す図面である。時刻ｓ０～ｓ１において、酸化ガリウム基板１１の基板温度が上昇する。時刻ｓ１～ｓ２～ｓ３の期間では、基板温度は、前処理温度ＴＰＲＥ１（例えば摂氏８００度）である。時刻ｓ２～ｓ３の期間において、酸化ガリウム基板１１の主面１１ａは前処理温度ＴＰＲＥ１（例えば摂氏８００度）において窒化される。時刻ｓ３において窒化が終了した後に、時刻ｓ３～ｓ４において摂氏８００度の基板温度から摂氏４００度（例えばＡｌＮバッファ層の成膜温度）に下げる。また、窒素キャリアガスから水素キャリアガスに変更する。キャリアガスは、ＡｌＮバッファ層の成長開始前に、キャリアガスは水素に切り替えられる。水素ガスを供給しながら、基板温度を摂氏４００度まで変化させて、時刻ｓ４～ｓ５の期間に、水素、アンモニア及びＴＭＡを成長炉に供給して、ＡｌＮバッファ層を摂氏４００度で成長する。時刻ｓ５～ｓ６の期間に、ＧａＮ層の成長温度に基板温度を上昇させる。時刻ｓ７において、ＴＭＧの供給を開始してＧａＮ層を成長する。このシーケンスでは、ＡｌＮバッファ層の成長を水素雰囲気中で行うので、成膜温度を高めることができない。
　（実施例１）
いくつかの酸化ガリウム基板を準備した。これらの酸化ガリウム基板は（１００）面からなる主面を有する。酸化ガリウム基板上に、ＭＯＶＰＥ法で、様々な厚さの低温ＡｌＮバッファ層を成長した。ＮＨ３、ＴＭＡ及びＳｉＨ４を成長炉に供給して、低温ＡｌＮバッファ層を成長した。この後に、摂氏１０５０度の基板温度で、ＮＨ３、ＴＭＧ、ＴＭＡ及びＳｉＨ４を成長炉に低温ＡｌＮバッファ層上に供給して、厚さ３μｍの高温ＧａＮエピタキシャル膜を成長した。ＧａＮエピタキシャル膜をＸ線回折法により測定した。ＧａＮエピタキシャル膜の表面には、ＧａＮの（０００１）面が現れていた。
　酸化ガリウム基板上の低温ＡｌＮ膜は、０．５ｎｍ、１ｎｍ、２ｎｍ、３ｎｍ、５ｎｍ、１０ｎｍ、１５ｎｍ、２０ｎｍ、５０ｎｍ、１００ｎｍ、２００ｎｍであった。図７は、これらのＡｌＮ膜上に成長された厚さ３μｍの高温ＧａＮエピタキシャル膜の表面（剥がれ、平坦性）及び結晶品質（ＸＲＤの半値全幅）を示す。図７において、ＡｌＮ膜厚単位はナノメートルである。厚さ０．５ｎｍの低温ＡｌＮ膜では、高温ＧａＮエピタキシャル膜が全面で剥がれを起こしていた。厚さ２ｎｍ～１００ｎｍの低温ＡｌＮ膜では、高温ＧａＮエピタキシャル膜の剥がれがなく、ＧａＮ表面も平坦であった。これらのＡｌＮ膜厚の範囲で、高温ＧａＮエピタキシャル膜は、結晶性及び表面平坦性のいずれに関しても、サファイア基板上のｎ型ＧａＮ膜と全く同等の品質を示した。また、ＬＥＤ構造のエピタキシャル積層等のデバイスを作製したとき、酸化ガリウム基板上のＬＥＤ構造は、サファイア基板上のＬＥＤ構造とほぼ同様の発光特性を示した。ＧａＮエピタキシャル膜の表面モフォロジが良好な平坦性を示した。厚さ１５０ｎｍの低温ＡｌＮ膜には表面荒れが生じた。
　酸化ガリウム基板上に低温ＡｌＮ膜を成長することなく、低温ＧａＮ膜を直接に成長するとき、高温ＧａＮエピタキシャル膜は、図８に示されるような外観を示す。図８に示されたスケールバーは１０μｍを示す。これ故に、低温ＧａＮ膜は、高温ＧａＮエピタキシャル膜は平坦性を示さない。
　（実施例２）
いくつかの酸化ガリウム基板を準備した。これらの酸化ガリウム基板は（１００）面からなる主面を有する。ＭＯＶＰＥ法で、ＮＨ３、ＴＭＧ、ＴＭＡ及びＳｉＨ４を成長炉に供給して、様々な温度において低温ＡｌＮバッファ層を酸化ガリウム基板上に成長した。低温ＡｌＮバッファ層は１０ｎｍであった。この後に、摂氏１１５０度の基板温度で、低温ＡｌＮバッファ層上に、厚さ３μｍの高温ＧａＮエピタキシャル膜を成長した。ＧａＮエピタキシャル膜をＸ線回折法により測定した。また、ＧａＮエピタキシャル膜の表面モフォロジが良好な平坦性を示した。
　酸化ガリウム基板上の低温ＡｌＮ膜の成膜温度は、摂氏３５０度、摂氏４００度、摂氏４５０度、摂氏５００度、摂氏５５０度、摂氏６００度、摂氏６５０度、摂氏７００度、摂氏８００度、摂氏８５０度であった。図９は、これらのＡｌＮ膜上に成長された厚さ３μｍの高温ＧａＮエピタキシャル膜の表面（剥がれ、平坦性）及び結晶品質（ＸＲＤの半値全幅）を示す。図９において成長温度の単位は摂氏である。成膜温度３５０度の低温ＡｌＮ膜では、高温ＧａＮエピタキシャル膜が全面で剥がれを起こしていた。摂氏４００度～摂氏８５０度未満の成膜温度の低温ＡｌＮ膜では、高温ＧａＮエピタキシャル膜の剥がれがなく、ＧａＮ表面も平坦であった。これらのＡｌＮ膜厚の温度範囲で、高温ＧａＮエピタキシャル膜は、結晶性及び表面平坦性のいずれに関しても、サファイア基板上のｎ型ＧａＮ膜と全く同等の品質を示した。また、ＬＥＤ構造のエピタキシャル積層等のデバイスを作製したとき、酸化ガリウム基板上のＬＥＤ構造は、サファイア基板上のＬＥＤ構造とほぼ同様の発光特性を示した。ＧａＮエピタキシャル膜の表面には、ＧａＮの（０００１）面が現れていた。成膜温度８５０度の低温ＡｌＮ膜では、高温ＧａＮエピタキシャル膜の表面が荒れていた。
　実施例１及び実施例２では、低温ＡｌＮ膜をバッファ層として用いた。しかしながら、発明者らの実験によれば、低温ＡｌＧａＮもバッファ層として用いることができる。また、低温ＡｌＧａＮは、低温ＡｌＮ膜と同様の効果を示す。低温ＡｌＧａＮ膜では、Ａｌモル分率が高いほど、平坦なエピタキシャル層（例えばｃ面ＧａＮ表面）が得られやすい。
　引き続き、電子デバイス、このためのエピタキシャルウエハを作製する方法を説明する。本実施の形態に係るエピタキシャルウエハは、ＬＥＤといった発光素子の他にも、ショットキーダイオード、ｐｎ接合ダイオードやトランジスタ等のための窒化ガリウム系半導体積層構造を提供できる。
　半導体素子がショットダイオードであるとき、図１に示される工程Ｓ１１２では、エピタキシャルウエハＥＳＨ上に複数の電極を形成する。図１０（ａ）を参照すると、工程Ｓ１１３では、第１の電極３１ａがエピタキシャルウエハＥＳＨのエピタキシャル層主面１５ａ上に形成される。第１の電極３１ａは、例えばショットキ電極であり、ショットキ電極は例えばＡｕ等からなることができる。第１の電極３１ａは、エピタキシャル層にショットキ接合３３ａを成す。工程Ｓ１１４では、第２の電極３１ｂがエピタキシャルウエハＥＳＨ内の導電性の酸化ガリウム基板裏面１１ｂ上に形成される。第２の電極３１ｂは例えばオーミック電極である。工程Ｓ１０１～Ｓ１１４によって、図１０（ａ）に示される窒化ガリウム系半導体デバイス及び基板生産物ＰＳＨが作製される。この窒化ガリウム系半導体デバイスはショットキ接合ダイオードである。
　半導体素子がｐｎ接合ダイオードであるとき、図１０（ｂ）を参照すると、エピタキシャル膜１５上に、別のエピタキシャル膜３５がＭＯＶＰＥ法で成長される。エピタキシャル膜１５は、アンドープ又はｎ型導電性を示し、またｎ型ＧａＮ、ｎ型ＡｌＧａＮといった窒化カリウム系半導体からなることができる。エピタキシャル膜３５の導電性はエピタキシャル膜１５の導電性と逆である。エピタキシャル膜３５は、窒化カリウム系半導体からなり、例えばｐ型ＧａＮ、ｐ型ＡｌＧａＮ等からなることができる。エピタキシャル層３５はエピタキシャル層１５にｐｎ接合３３ｂを成す。
　図１に示される工程Ｓ１１２では、エピタキシャルウエハＥＰＮ上に複数の電極を形成する。図１０（ｂ）を参照すると、工程Ｓ１１３では、第１の電極３１ｃが、エピタキシャルウエハＥＰＮのエピタキシャル層主面２３ａ上に形成される。第１の電極３１ｃは、例えばｐオーミック電極である。工程Ｓ１１４では、第２の電極３１ｂが、エピタキシャルウエハＥＰＮの導電性の酸化ガリウム基板裏面１１ｂ上に形成される。工程Ｓ１０１～Ｓ１１４によって、図１０（ｂ）に示される窒化ガリウム系半導体デバイス及び基板生産物ＰＰＮが作製される。この窒化ガリウム系半導体デバイスはｐｎ接合ダイオードである。
　ショットキ接合ダイオードやｐｎ接合ダイオードといった縦型半導体素子を説明したけれども、縦型半導体素子は、これらに限定されるものではなく、さらに、パワーデバイスとして使用可能な縦型電界効果トランジスタ等の三端子素子であることもできる。
　窒化ガリウム系半導体層１５のキャリア濃度は３×１０１６ｃｍ－３以下であるとき、パワーデバイスとして使用可能なｐｎ接合ダイオード及びショットキダイオードを酸化ガリウム基板上に作製できる。
　また、バッファ層１３がＡｌＸＧａ１－ＸＮから成るので、バッファ層１３の厚さは１００ｎｍ以下であることができる。
　好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
１０…成長炉、１１…酸化ガリウムウエハ、１１ａ…ウエハ主面、１１ｂ…ウエハ裏面、１３…バッファ層、ＴＧ１、ＴＧ２…成膜温度、１５…エピタキシャル層、１９…第２導電型エピタキシャル層、１７…活性層、２１…ｐ型電子ブロック層、２３…ｐ型コンタクト層、ＥＬＥＤ…エピタキシャルウエハ、２５…半導体積層、２７ａ、２７ｂ…電極、ＰＬＥＤ…基板生産物、ＥＳＨＤ…エピタキシャルウエハ、３１ａ、３１ｂ…電極、３３ａ…ショットキ接合、３３ｂ…ｐｎ接合、３５…エピタキシャル膜、ＥＰＮ…エピタキシャルウエハ。

Claims (20)

  1. 　エピタキシャルウエハを形成する方法であって、
    　酸化ガリウム基板を成長炉に配置する工程と、
    　前記成長炉に窒素を供給して前記酸化ガリウム基板を窒素雰囲気にさらしながら、前記酸化ガリウム基板の基板温度を変更する工程と、
    　前記基板温度が第１の成膜温度に到達した後に、前記成長炉に窒素を供給しながら、ＡｌＸＧａ１－ＸＮ（０＜Ｘ≦１）からなるバッファ層を前記第１の成膜温度で形成する工程と、
    　前記成長炉において、前記バッファ層上に窒化ガリウム系半導体エピタキシャル層を第２の成膜温度で成長する工程と
    を備え、
    　前記第１の成膜温度は摂氏５５０度以上であり、
    　前記バッファ層の成長の途中で、前記成長炉への水素の供給を開始する、ことを特徴とする方法。
  2. 　前記バッファ層の厚さは２ｎｍ以上である、ことを特徴とする請求項１に記載された方法。
  3. 　前記バッファ層の成膜中に、前記成長炉への窒素の供給が停止される、ことを特徴とする請求項１又は請求項２に記載された方法。
  4. 　前記バッファ層の成長のための窒素原料はＮＨ３を含み、
    　前記バッファ層の成長のためのIII族原料は有機金属化合物を含む、ことを特徴とする請求項１～請求項３のいずれか一項に記載された方法。
  5. 　前記バッファ層の厚さは１００ｎｍ以下である、ことを特徴とする請求項１～請求項４のいずれか一項に記載された方法。
  6. 　前記酸化ガリウム基板の基板温度を変更する前記工程における最大温度は、摂氏５５０度以上であり、前記第１の成膜温度以下であり、
    　前記酸化ガリウム基板の基板温度を変更する前記工程は、
    　窒素雰囲気中で、前記第１の成膜温度以下摂氏５５０度以上の前処理温度に前記基板温度を変更する工程と、
    　前記基板温度が前記前処理温度に到達した後に、前記基板温度を維持しながら、所定の期間、前記窒素雰囲気に前記酸化ガリウム基板を置く工程と
    を含む、ことを特徴とする請求項１～請求項５のいずれか一項に記載された方法。
  7. 　前記酸化ガリウム基板の基板温度を変更する前記工程は、
    　窒素雰囲気中で、摂氏７５０度以上の前処理温度に前記基板温度を変更する工程と、
    　前記基板温度が前記前処理温度に到達した後に、前記基板温度を摂氏７５０度以上の温度に維持しながら、所定の期間、前記窒素雰囲気に前記酸化ガリウム基板を置く工程と、
    　前記所定の期間の経過の後に、前記基板温度を前記第１の成膜温度に変更する工程と
    を含み、
    　前記第１の成膜温度は摂氏７５０度より低い、ことを特徴とする請求項１～請求項５のいずれか一項に記載された方法。
  8. 　前記前処理温度は摂氏８５０度未満である、ことを特徴とする請求項６又は請求項７に記載された方法。
  9. 　前記酸化ガリウム基板の主面は（１００）面である、ことを特徴とする請求項１～請求項８のいずれか一項に記載された方法。
  10. 　前記バッファ層はＡｌＸＧａ１－ＸＮ（０．５≦Ｘ＜１）からなる、ことを特徴とする請求項１～請求項９のいずれか一項に記載された方法。
  11. 　前記バッファ層はＡｌＮからなる、ことを特徴とする請求項１～請求項９のいずれか一項に記載された方法。
  12. 　半導体素子を作製する方法であって、
    　酸化ガリウム基板を成長炉に配置する工程と、
    　前記酸化ガリウム基板を前記成長炉に配置した後に、前記成長炉に窒素を供給して前記酸化ガリウム基板を窒素雰囲気にさらしながら、前記酸化ガリウム基板の基板温度を変更する工程と、
    　前記基板温度がバッファ成膜温度に到達した後に、前記成長炉に窒素を供給しながら、ＡｌＸＧａ１－ＸＮ（０＜Ｘ≦１）からなるバッファ層を前記バッファ成膜温度で形成する工程と、
    　前記成長炉において、窒化ガリウム系半導体領域を前記バッファ層上に形成する工程と
    を備え、
    　前記成膜温度は摂氏５５０度以上であり、
    　前記バッファ層の成長の途中で、前記成長炉への水素の供給を開始する、ことを特徴とする方法。
  13. 　前記バッファ層の厚さは２ｎｍ以上である、ことを特徴とする請求項１２に記載された方法。
  14. 　前記バッファ層の成膜中に、前記成長炉への窒素の供給が停止される、ことを特徴とする請求項１２又は請求項１３に記載された方法。
  15. 　前記バッファ層の厚さは１００ｎｍ以下である、ことを特徴とする請求項１２～請求項１４のいずれか一項に記載された方法。
  16. 　前記窒化ガリウム系半導体領域は、第１導電型窒化ガリウム系半導体層、第２導電型窒化ガリウム系半導体層及び活性層を含み、
    　前記第１導電型窒化ガリウム系半導体層、前記活性層、及び前記第２導電型窒化ガリウム系半導体層は、前記バッファ層の主面上に順に配列されており、
    　前記活性層は、前記第１導電型窒化ガリウム系半導体層と第２導電型窒化ガリウム系半導体層との間に設けられており、
    　前記半導体素子は半導体発光素子を含む、ことを特徴とする請求項１２～請求項１５のいずれか一項に記載された方法。
  17. 　第１の電極を前記窒化ガリウム系半導体領域上に形成すると共に、前記酸化ガリウム基板の裏面上に第２の電極を形成する工程を更に備え、
    　前記酸化ガリウム基板は導電性を有する、ことを特徴とする請求項１５または請求項１６に記載された方法。
  18. 　前記窒化ガリウム系半導体領域は、第１導電型窒化ガリウム系半導体層及び第２導電型窒化ガリウム系半導体層を含み、
    　前記第１導電型窒化ガリウム系半導体層は前記第２導電型窒化ガリウム系半導体層とｐｎ接合を成し、
    　当該方法は、前記第２導電型窒化ガリウム系半導体層上に第１の電極を形成すると共に、前記酸化ガリウム基板の裏面上に第２の電極を形成する工程を更に備え、
    　前記酸化ガリウム基板は導電性を有し、
    　前記半導体素子はｐｎ接合ダイオードを含む、ことを特徴とする請求項１２～請求項１５のいずれか一項に記載された方法。
  19. 　前記窒化ガリウム系半導体領域は、第１導電型窒化ガリウム系半導体層を含み、
    　当該方法は、前記第１導電型窒化ガリウム系半導体層上に第１の電極を形成すると共に、前記酸化ガリウム基板の裏面上に第２の電極を形成する工程を更に備え、
    　前記第１の電極は前記第１導電型窒化ガリウム系半導体層にショットキ接合を成し、
    　前記酸化ガリウム基板は導電性を有し、
    　前記半導体素子はショットキダイオードを含む、ことを特徴とする請求項１２～請求項１５のいずれか一項に記載された方法。
  20. 　前記第１導電型窒化ガリウム系半導体層のキャリア濃度は、３×１０１６ｃｍ－３以下である、ことを特徴とする請求項１８又は請求項１９に記載された方法。
PCT/JP2010/051969 2009-02-19 2010-02-10 エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法 WO2010095550A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/202,419 US8679955B2 (en) 2009-02-19 2010-02-10 Method for forming epitaxial wafer and method for fabricating semiconductor device
CN201080008691.XA CN102326231B (zh) 2009-02-19 2010-02-10 外延晶片的形成方法及半导体器件的制作方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009037121A JP5378829B2 (ja) 2009-02-19 2009-02-19 エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法
JP2009-037121 2009-02-19

Publications (1)

Publication Number Publication Date
WO2010095550A1 true WO2010095550A1 (ja) 2010-08-26

Family

ID=42633833

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/051969 WO2010095550A1 (ja) 2009-02-19 2010-02-10 エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法

Country Status (5)

Country Link
US (1) US8679955B2 (ja)
JP (1) JP5378829B2 (ja)
CN (1) CN102326231B (ja)
TW (1) TWI501291B (ja)
WO (1) WO2010095550A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412123A (zh) * 2011-11-07 2012-04-11 中山市格兰特实业有限公司火炬分公司 一种氮化铝的制备方法
CN103917700A (zh) * 2011-10-14 2014-07-09 株式会社田村制作所 β－Ga2O3 系基板的制造方法和结晶层叠结构体的制造方法
CN113053730A (zh) * 2021-03-05 2021-06-29 中国科学院苏州纳米技术与纳米仿生研究所 多孔氧化镓外延层及其制备方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9524869B2 (en) 2004-03-11 2016-12-20 Epistar Corporation Nitride-based semiconductor light-emitting device
US20140017840A1 (en) * 2004-03-11 2014-01-16 Epistar Corporation Nitride-based light-emitting device
JP5874946B2 (ja) * 2009-03-27 2016-03-02 株式会社光波 スイッチング制御装置及びショットキーダイオード
JP5491065B2 (ja) * 2009-04-30 2014-05-14 住友電気工業株式会社 ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
JP5706696B2 (ja) * 2011-01-06 2015-04-22 株式会社タムラ製作所 発光素子の製造方法及び発光素子
JPWO2012137783A1 (ja) * 2011-04-08 2014-07-28 株式会社タムラ製作所 半導体積層体及びその製造方法、並びに半導体素子
US9153648B2 (en) * 2011-04-08 2015-10-06 Tamura Corporation Semiconductor stacked body, method for manufacturing same, and semiconductor element
JP5319810B2 (ja) * 2012-03-08 2013-10-16 株式会社東芝 窒化物半導体層の製造方法
TWI456094B (zh) * 2012-10-04 2014-10-11 Univ Nat Sun Yat Sen 閃鋅礦結構三族氮化物之製造方法及具有閃鋅礦結構三族氮化物之磊晶結構
US9099381B2 (en) 2012-11-15 2015-08-04 International Business Machines Corporation Selective gallium nitride regrowth on (100) silicon
CN103388131B (zh) * 2013-07-17 2015-09-16 沈阳医学院 ECR-PEMOCVD***对InN/AlN/自支撑金刚石膜结构的制备方法
CN103334090B (zh) * 2013-07-17 2015-08-12 辽宁太阳能研究应用有限公司 InN/AlN/玻璃结构的制备方法
CN103388130B (zh) * 2013-07-17 2015-09-16 沈阳工程学院 ECR-PEMOCVD在ZnO缓冲层/金刚石薄膜/Si多层膜结构基片上低温沉积InN薄膜的制备方法
JP2015017033A (ja) * 2014-06-25 2015-01-29 株式会社タムラ製作所 半導体積層構造体及び半導体素子
CN110148625B (zh) * 2019-05-20 2020-05-01 中山大学 一种氧化镓垂直结型场效应晶体管及其制备方法
CN111129164B (zh) * 2019-12-05 2023-09-26 中国电子科技集团公司第十三研究所 肖特基二极管及其制备方法
CN113540300B (zh) * 2021-05-27 2022-08-12 华灿光电（浙江）有限公司 提高表面平整度的发光二极管外延片制备方法
CN117238753B (zh) * 2023-11-13 2024-04-26 中国电子科技集团公司第四十六研究所 一种氧气辅助氢气微刻蚀氧化镓衬底的预处理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032739A (ja) * 2004-07-16 2006-02-02 Koha Co Ltd 発光素子
JP2006135268A (ja) * 2004-11-09 2006-05-25 Koha Co Ltd 半導体装置およびその製造方法
JP2007134463A (ja) * 2005-11-09 2007-05-31 Koha Co Ltd 窒化物半導体成長基板及びその製造方法
JP2008016694A (ja) * 2006-07-07 2008-01-24 Toyoda Gosei Co Ltd 半導体素子の製造方法
JP2008156141A (ja) * 2006-12-21 2008-07-10 Koha Co Ltd 半導体基板及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5843590A (en) * 1994-12-26 1998-12-01 Sumitomo Electric Industries, Ltd. Epitaxial wafer and method of preparing the same
TW290743B (ja) * 1995-03-27 1996-11-11 Sumitomo Electric Industries
JP3679097B2 (ja) * 2002-05-31 2005-08-03 株式会社光波 発光素子
JP5159040B2 (ja) * 2005-03-31 2013-03-06 株式会社光波 低温成長バッファ層の形成方法および発光素子の製造方法
US20070134833A1 (en) 2005-12-14 2007-06-14 Toyoda Gosei Co., Ltd. Semiconductor element and method of making same
JP4680762B2 (ja) * 2005-12-14 2011-05-11 株式会社光波 発光素子及びその製造方法
JP2008124060A (ja) * 2006-11-08 2008-05-29 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2009184836A (ja) * 2008-02-01 2009-08-20 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族化合物半導体の結晶成長方法、発光デバイスの製造方法および電子デバイスの製造方法
JP2012525718A (ja) * 2009-04-29 2012-10-22 アプライド マテリアルズ インコーポレイテッド ＨＶＰＥにおいてその場プレ−ＧａＮ堆積層を形成する方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032739A (ja) * 2004-07-16 2006-02-02 Koha Co Ltd 発光素子
JP2006135268A (ja) * 2004-11-09 2006-05-25 Koha Co Ltd 半導体装置およびその製造方法
JP2007134463A (ja) * 2005-11-09 2007-05-31 Koha Co Ltd 窒化物半導体成長基板及びその製造方法
JP2008016694A (ja) * 2006-07-07 2008-01-24 Toyoda Gosei Co Ltd 半導体素子の製造方法
JP2008156141A (ja) * 2006-12-21 2008-07-10 Koha Co Ltd 半導体基板及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103917700A (zh) * 2011-10-14 2014-07-09 株式会社田村制作所 β－Ga2O3 系基板的制造方法和结晶层叠结构体的制造方法
EP2767621A1 (en) * 2011-10-14 2014-08-20 Tamura Corporation Methof for producing b-ga2o3 substrate and method for producing crystal laminate structure
EP2767621A4 (en) * 2011-10-14 2015-02-25 Tamura Seisakusho Kk PROCESS FOR PRODUCING B-GA2O3 SUBSTRATE AND METHOD FOR PRODUCING LAMINATED CRYSTALLINE STRUCTURE
US9926647B2 (en) 2011-10-14 2018-03-27 Tamura Corporation Method for producing β-Ga2O3 substrate and method for producing crystal laminate structure including cutting out β-Ga2O3 based substrate from β-Ga2O3 based crystal
CN102412123A (zh) * 2011-11-07 2012-04-11 中山市格兰特实业有限公司火炬分公司 一种氮化铝的制备方法
CN113053730A (zh) * 2021-03-05 2021-06-29 中国科学院苏州纳米技术与纳米仿生研究所 多孔氧化镓外延层及其制备方法
CN113053730B (zh) * 2021-03-05 2024-05-03 中国科学院苏州纳米技术与纳米仿生研究所 多孔氧化镓外延层及其制备方法

Also Published As

Publication number Publication date
TWI501291B (zh) 2015-09-21
CN102326231B (zh) 2014-02-19
CN102326231A (zh) 2012-01-18
TW201041014A (en) 2010-11-16
US20120003770A1 (en) 2012-01-05
US8679955B2 (en) 2014-03-25
JP5378829B2 (ja) 2013-12-25
JP2010192770A (ja) 2010-09-02

Similar Documents

Publication Publication Date Title
JP5378829B2 (ja) エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法
US7067401B2 (en) Fabrication method of nitride semiconductors and nitride semiconductor structure fabricated thereby
US20110254048A1 (en) Group iii nitride semiconductor epitaxial substrate
US20100055883A1 (en) Group iii-nitride semiconductor thin film, method for fabricating the same, and group iii-nitride semiconductor light emitting device
TWI521733B (zh) 用以產生含鎵三族氮化物半導體之方法
US20060175681A1 (en) Method to grow III-nitride materials using no buffer layer
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
JP4963763B2 (ja) 半導体素子
US8465997B2 (en) Manufacturing method of group III nitride semiconductor
WO2012043885A9 (ja) Iii族窒化物半導体素子製造用基板の製造方法、iii族窒化物半導体自立基板またはiii族窒化物半導体素子の製造方法、およびiii族窒化物成長用基板
JP3954335B2 (ja) Ｉｉｉ族窒化物多層膜
CN111527587B (zh) 第iii族氮化物半导体基板的制备方法
JPH09249499A (ja) Ｉｉｉ族窒化物半導体のエピタキシャル成長方法
US20150332914A1 (en) Semiconductor substrate, method of manufacturing semiconductor substrate, and semiconductor device
JPH11340147A (ja) 窒化物半導体ウエハーの製造方法および窒化物半導体素子の製造方法
JP3857467B2 (ja) 窒化ガリウム系化合物半導体とその製造方法
JPH11145063A (ja) 窒化ガリウム半導体層を有する半導体装置及びその製造方法
KR100935974B1 (ko) 질화물 반도체 발광소자의 제조 방법
JP2006324512A (ja) 窒化物半導体薄膜およびその製造方法
JPWO2011099469A1 (ja) 構造体、及び半導体基板の製造方法
JP2009130364A (ja) 窒化物半導体発光素子及びその製造方法
JP2003192496A (ja) Ｉｉｉ族窒化物半導体基板およびその製造方法
JPH09148626A (ja) ３−５族化合物半導体の製造方法
CN115050860B (zh) 基于iii族氮化物量子点的半导体发光结构制备方法及器件
JPH04212478A (ja) 有機金属成長法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080008691.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10743677

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13202419

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 10743677

Country of ref document: EP

Kind code of ref document: A1