WO2010070863A1 - 電子デバイス用エピタキシャル基板およびその製造方法 - Google Patents

電子デバイス用エピタキシャル基板およびその製造方法 Download PDF

Info

Publication number
WO2010070863A1
WO2010070863A1 PCT/JP2009/006840 JP2009006840W WO2010070863A1 WO 2010070863 A1 WO2010070863 A1 WO 2010070863A1 JP 2009006840 W JP2009006840 W JP 2009006840W WO 2010070863 A1 WO2010070863 A1 WO 2010070863A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
buffer
substrate
single crystal
laminate
Prior art date
Application number
PCT/JP2009/006840
Other languages
English (en)
French (fr)
Inventor
哲也 生田
成 清水
柴田　智彦
Original Assignee
Ｄｏｗａエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｄｏｗａエレクトロニクス株式会社 filed Critical Ｄｏｗａエレクトロニクス株式会社
Priority to CN2009801568052A priority Critical patent/CN102318049B/zh
Priority to US13/139,428 priority patent/US8410472B2/en
Priority to EP09833171.3A priority patent/EP2360719B1/en
Priority to KR1020117014783A priority patent/KR101273040B1/ko
Publication of WO2010070863A1 publication Critical patent/WO2010070863A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Definitions

  • the present invention relates to an epitaxial substrate for electronic devices and a method for manufacturing the same, and more particularly to an epitaxial substrate for HEMT and a method for manufacturing the same.
  • HEMT high electron mobility transistor
  • FET field effect transistor
  • a field effect transistor for example, as schematically shown in FIG. 1, a channel layer 22 and an electron supply layer 23 are stacked on a substrate 21, and a source electrode 24, It is formed by disposing the drain electrode 25 and the gate electrode 26, and when the device operates, electrons move in the order of the source electrode 24, the electron supply layer 23, the channel layer 22, the electron supply layer 23, and the drain electrode 25,
  • the lateral direction is the current conduction direction, and the movement of electrons in the lateral direction is controlled by the voltage applied to the gate electrode 26.
  • HEMT electrons generated at the junction interface between the electron supply layer 23 and the channel layer 22 having different band gaps can move at a higher speed than in a normal semiconductor.
  • the movement of electrons in the lateral direction that is, the current is controlled by the gate voltage, but generally, the current does not become zero even when the gate voltage is turned off.
  • the current that flows when the gate voltage is OFF is referred to as a leakage current.
  • This leakage current is generally divided into a lateral leakage current and a longitudinal leakage current.
  • the lateral leakage current is between two electrodes (for example, a source electrode 24 and a drain electrode 25 arranged on the surface of the electron supply layer 23).
  • the vertical leakage current refers to the leakage current flowing between the two electrodes disposed on the surface on the electron supply layer 23 side and on the surface on the substrate 21 side, respectively.
  • a HEMT including a buffer layer, a carbon concentration transition layer, a channel layer, and an electron supply layer is formed on a substrate so that the carbon concentration increases from the channel layer toward the buffer layer.
  • a technique for reducing the lateral leakage current generated in the buffer layer and the carbon concentration transition layer and improving the lateral breakdown voltage is disclosed.
  • Patent Document 2 discloses that in a semiconductor device having a superlattice buffer layer, a channel layer, and an electron supply layer on a substrate, the lateral leakage current of the semiconductor electronic device is reduced by adding carbon to the superlattice buffer layer. A technique for suppressing and improving the lateral withstand voltage is disclosed.
  • Patent Document 3 discloses a first group III nitride underlayer formed on a single crystal substrate and a second group III nitride formed on the first group III nitride underlayer. Including the acceptor impurity at the interface with the base layer, and reducing the concentration of the acceptor impurity in the thickness direction of the second group III nitride underlayer from the interface, the lateral leakage current of the semiconductor electronic device is suppressed. Techniques to do this are disclosed.
  • Patent Document 4 discloses a technique for reducing the loss of the semiconductor electronic device in the high frequency region by increasing the specific resistance of the Si single crystal substrate to prevent the mixing of impurities, thereby reducing carriers. .
  • Patent Document 1 when a group III nitride layer is grown on a substrate, a GaN-based low-temperature buffer layer is used. There was a problem that a through defect was generated and the vertical breakdown voltage was deteriorated. Moreover, although the invention described in Patent Document 2 can suppress leakage in the superlattice buffer layer, it cannot sufficiently suppress leakage at the interface between the channel layer and the superlattice buffer layer. It was a cause of deterioration of the breakdown voltage. Further, Patent Documents 3 and 4 do not consider the vertical breakdown voltage, and no consideration is given to the breakdown voltage of the buffer layer. Therefore, when applied to a semiconductor substrate such as a Si substrate, the vertical breakdown voltage is ensured. I could not.
  • An object of the present invention is to provide an epitaxial substrate for an electronic device and a method for manufacturing the same that can satisfactorily achieve a reduction in lateral leakage current and a lateral breakdown voltage characteristic and can improve a vertical breakdown voltage.
  • the gist of the present invention is as follows. (1) comprising a Si single crystal substrate, a buffer as an insulating layer formed on the Si single crystal substrate, and a main laminate formed by epitaxially growing a plurality of Group III nitride layers on the buffer, An epitaxial substrate for an electronic device having a lateral direction as a current conduction direction, wherein the buffer includes at least an initial growth layer in contact with the Si single crystal substrate and a superlattice laminate including a superlattice multilayer structure on the initial growth layer.
  • the initial growth layer is made of an AlN material
  • a first layer made of a material
  • the superlattice laminate and the main The buffer-side portion of the lamina are both electronic devices epitaxial substrate, wherein the C concentration is 1 ⁇ 10 18 / cm 3 or more.
  • the first layer is made of an AlN material
  • the Si single crystal substrate has a specific resistance of 1000 ⁇ ⁇ cm or more, and a total maximum concentration of group III atoms from the initial growth layer to a depth of 0.1 ⁇ m is 1 ⁇ 10 16 / cm 3 or less.
  • the epitaxial substrate for electronic devices as described in said (1) or (2) whose total density
  • a buffer as an insulating layer and a main laminate in which a plurality of group III nitride layers are epitaxially grown on the buffer are sequentially formed on a Si single crystal substrate.
  • a first layer made of a material and B a2 Al b2 Ga c2 In d2 N (0 ⁇ a 2 ⁇ 1) having a band gap different from that of the first layer , 0 ⁇
  • the Si single crystal substrate has a specific resistance of 1000 ⁇ ⁇ cm or more, and a total maximum concentration of group III atoms from the initial growth layer to a depth of 0.1 ⁇ m is 1 ⁇ 10 16 / cm 3 or less.
  • the epitaxial substrate for electronic devices according to (4), wherein the total concentration of group III atoms at a depth of 0.3 ⁇ m from the initial growth layer is 1 ⁇ 10 15 / cm 3 or less.
  • An epitaxial substrate for an electronic device includes an initial growth layer made of an AlN material, a buffer having a predetermined superlattice laminate, and a predetermined main laminate, and the superlattice laminate and a portion of the main laminate on the buffer side
  • both of them have a C concentration of 1 ⁇ 10 18 / cm 3 or more, so that not only the reduction of the lateral leakage current and the lateral withstand voltage characteristic can be made good, but also the longitudinal withstand voltage can be improved.
  • the present invention comprises an initial growth layer made of an AlN material and a buffer having a predetermined superlattice laminate and a predetermined main laminate, and both the superlattice laminate and the buffer side portion of the main laminate are both provided.
  • the epitaxial substrate for electronic devices can not only achieve a good reduction in lateral leakage current and a good lateral breakdown voltage characteristic, but also improve the vertical breakdown voltage. Can be manufactured.
  • the Si single crystal substrate has a specific resistance of 1000 ⁇ ⁇ cm or more, and the total maximum concentration of group III atoms from the initial growth layer to a depth of 0.1 ⁇ m is 1 ⁇ 10. and 16 / cm 3 or less, and by the initial growth layer on the total concentration of the group III atoms at the position of depth 0.3 ⁇ m and 1 ⁇ 10 15 / cm 3 or less, in addition to the effects described above, during high-frequency operation Loss can be reduced.
  • the present invention provides a Si single crystal substrate having a specific resistance of 1000 ⁇ ⁇ cm or more and a maximum total concentration of group III atoms from the initial growth layer to a depth of 0.1 ⁇ m of 1 ⁇ 10 16 / cm 3 or less.
  • the loss during high-frequency operation is achieved by forming the total concentration of group III atoms at a depth of 0.3 ⁇ m from the initial growth layer to be 1 ⁇ 10 15 / cm 3 or less. It is possible to manufacture an epitaxial substrate for electronic devices that can reduce the above.
  • FIG. 1 It is a typical sectional view showing a general field effect transistor. It is typical sectional drawing of the epitaxial substrate for electronic devices according to this invention.
  • (a), (b), and (c) are graphs showing measurement results of lateral withstand voltage, lateral leak current, and longitudinal withstand voltage, respectively.
  • (a), (b), and (c) are graphs showing measurement results of lateral withstand voltage, lateral leak current, and longitudinal withstand voltage, respectively.
  • (a), (b) is the graph which showed the result of SIMS, and the result of CV measurement, respectively.
  • (a), (b) is the graph which showed the result of SIMS, and the result of CV measurement, respectively.
  • (a), (b) is the graph which showed the result of SIMS, and the result of CV measurement, respectively.
  • FIG. 2 schematically shows a cross-sectional structure of an epitaxial substrate for an electronic device according to the present invention. Note that FIG. 2 shows the thickness direction exaggerated for convenience of explanation.
  • an electronic device epitaxial substrate 1 is an electronic device epitaxial substrate whose lateral direction is a current conduction direction, and is formed on a Si single crystal substrate 2 and a Si single crystal substrate 2.
  • a buffer 3 as an insulating layer, and a main laminate 4 formed by epitaxially growing a plurality of group III nitride layers on the buffer 3.
  • the buffer 3 is an initial growth layer 5 in contact with the Si single crystal substrate 2.
  • the initial growth layer 5 is made of an AlN material
  • the second layers 6b made of materials are alternately laminated, and the superlattice laminate 6 and the portion 4 ′ on the buffer 3 side
  • the plane orientation of the Si single crystal substrate 2 is not particularly specified, and (111), (100), (110) planes, etc. can be used, but the (0001) plane of group III nitride is grown with good surface flatness. For this purpose, it is desirable to use the (111) plane. Moreover, it may be p-type or n-type conductivity type.
  • the conductivity of the Si single crystal substrate 2 a high resistivity substrate having a high insulation property of 10,000 ⁇ ⁇ cm or more and a low resistivity substrate having a resistivity of about 0.001 ⁇ ⁇ cm can be appropriately used depending on the application.
  • Si single crystal substrate 2 As a method for producing the Si single crystal substrate 2, various methods such as CZ method and FZ method can be used, and Si, SiC and the like can be epitaxially grown on the substrate surface. It is also possible to use a substrate in which a thin film made of an oxide film, nitride film, or carbonized film is formed.
  • a substrate having a specific resistance of 1000 ⁇ ⁇ cm or more when producing an epitaxial substrate for electronic devices having excellent high-frequency characteristics.
  • Such a substrate is desirably manufactured by the FZ method, which can easily purify the Si crystal.
  • the reaction with the Si single crystal substrate 2 is suppressed, and the vertical breakdown voltage can be improved.
  • the initial growth layer 5 is formed of a group III nitride material containing Ga and In, Ga and In react with Si of the substrate to generate defects and induce through defects in the epitaxial film.
  • the purpose is to suppress the decrease in the longitudinal breakdown voltage.
  • the AlN material mentioned here may contain trace impurities of 1% or less regardless of intended or unintentional, for example, Ga, GaIn, Si, H, O, C, Impurities such as B, Mg, As and P can be included.
  • the Si single crystal substrate has a specific resistance of 1000 ⁇ ⁇ cm or more, and the total of group III atoms from the initial growth layer to a depth of 0.1 ⁇ m It is preferable that the maximum concentration of the first group is 1 ⁇ 10 16 / cm 3 or less, and the total concentration of group III atoms at a depth of 0.3 ⁇ m from the initial growth layer is 1 ⁇ 10 15 / cm 3 or less.
  • the specific resistance value of the Si single crystal substrate is 5000 ⁇ ⁇ cm or more, and the loss during high-frequency operation tends to be saturated.
  • the group III atom functions as a p-type impurity in the Si single crystal substrate, by setting the above concentration range, the electrode formed on the substrate surface and the capacitive or inductive property of the p-type impurity can be obtained. Loss during high frequency operation of the electronic device due to coupling can be suppressed.
  • the impurity concentration is measured using SIMS analysis. In this case, the impurity concentration distribution in the depth direction is measured while etching from the back side (substrate side). At this time, it is desirable that the impurity concentration of Al is smaller than the impurity concentration of Ga. This is because Al has lower activation energy than Ga and is more likely to generate p-type carriers.
  • the C concentration of the superlattice laminate 6 By setting the C concentration of the superlattice laminate 6 to 1 ⁇ 10 18 / cm 3 or more, the vertical breakdown voltage is improved, and the C concentration of the portion 4 ′ on the buffer 5 side of the main laminate 4 is 1 ⁇ 10 18 / By setting it to cm 3 or more, the lateral breakdown voltage can be improved and the lateral leakage current can be suppressed.
  • the C concentration In order to prevent generation of pits due to excessive increase of impurities, the C concentration is preferably less than 1 ⁇ 10 20 / cm 3 .
  • the amount of other impurities is not particularly specified, but it is preferable to suppress the incorporation of donor impurities (Si, O, Ge) having relatively shallow impurity levels, but to the extent that such donor levels can be compensated. If C is contained, a certain amount of contamination is allowed.
  • the impurity concentration measured the impurity concentration distribution of the depth direction, etching from the surface side using SIMS analysis.
  • the lateral direction is the current conduction direction
  • a current flows from the source electrode 24 to the drain electrode 25 mainly in the width direction of the stacked body as shown in FIG. This means that the current flows mainly in the longitudinal direction, that is, in the thickness direction of the stacked body, as in a structure in which a semiconductor is sandwiched between a pair of electrodes.
  • alternately laminating superlattice laminates means laminating so as to periodically include the first layer 6a and the second layer 6b. It is possible to include a layer (for example, a composition transition layer) other than the first layer 6a and the second layer 6b.
  • the C concentration of the portion 4 ′ on the buffer 3 side of the main laminate 4 is preferably higher than the C concentration of the superlattice laminate 6.
  • the portion 4 ′ a phenomenon in which dislocations bend horizontally or obliquely due to the difference in the lattice constant between the buffer 3 and the main laminate 4 is observed, and a path through which a leak current easily flows is formed. Therefore, the portion 4 ′ is more likely to have a leakage current than the buffer layer 3.
  • the C concentration as described above is desirable.
  • the thickness of the portion 4 ′ on the buffer 3 side of the main laminate 4 is less than 0.1 ⁇ m, there is a possibility that dislocation bends may be prominent even in a portion where the C concentration is low. It is preferable to set to.
  • the upper limit of the thickness of the portion 4 ′ is not particularly specified from the viewpoint of improving the breakdown voltage and reducing the leakage current, and is appropriately set from the viewpoint of suppressing warpage and cracking of the substrate.
  • the compositional difference is preferably 0.5 or more.
  • the upper limit of the composition difference it is desirable that the composition difference is large.
  • the second layer having a small band gap should contain at least Al, and the composition of Al The difference is preferably smaller than 1. This is because when at least Al is contained, C can be taken in more efficiently. It is preferable that the number of superlattice pairs is at least 40 pairs or more because variations in breakdown voltage can be reduced.
  • the thickness of the first layer 6a having a large band gap should be not less than a thickness at which tunnel current can be suppressed and not more than a thickness at which cracks do not occur.
  • the thickness of the second layer 6b is appropriately set from the viewpoint of crack suppression and warpage control, but in order to effectively exhibit the strain buffering effect of the superlattice laminate structure and suppress the occurrence of cracks,
  • the thickness of the small layer is preferably thicker than that of the layer having a large band gap and is 40 nm or less. Further, it is not always necessary to laminate the superlattice laminate with the same film thickness and the same composition.
  • the epitaxial substrate 1 for electronic devices is preferably used for HEMT.
  • the electron supply layer 4b made of a material can be provided.
  • both layers can be composed of a single composition or a plurality of compositions.
  • at least a portion of the channel layer 4a in contact with the electron supply layer 4b is made of a GaN material.
  • the portion of the channel layer 4a opposite to the buffer layer preferably has a low C concentration, and is preferably set to 4 ⁇ 10 16 / cm 3 or less. This is because this portion corresponds to a current conducting portion of the electronic device, and therefore it is desirable that the portion not contain impurities that impede conductivity or generate current collapse. Further, in order to suppress leakage due to residual carriers due to n-type impurities, it is desirable to exist at 1 ⁇ 10 15 / cm 3 or more.
  • a buffer 3 as an insulating layer and an HEMT structure main laminate 4 in which a plurality of group III nitride layers are epitaxially grown on the buffer 3 are sequentially formed on the Si single crystal substrate 2.
  • the initial growth layer 5 is made of an AlN material
  • the second layers 6b made of The portion 4 ′ on the buffer 3 side of the main laminate 4 is characterized in that it is formed so that the C concentration is 10 18 / cm 3 or more. It is possible to manufacture an epitaxial substrate for an electronic device that can
  • C added to the superlattice laminate 6 and the portion 4 'on the buffer 3 side of the main laminate 4 can be added by the following several methods when grown using the CVD method.
  • First method A source gas containing C is added separately during group III nitride growth. Examples include methane, ethane, ethylene, acetylene, benzene, cyclopentane and the like.
  • Second method A methyl group, an ethyl group, or the like in the organic metal is mixed in the epitaxial growth layer according to the growth group III nitride growth conditions. The concentration of C added to the epitaxial growth layer can be adjusted by appropriately setting the growth temperature, growth pressure, growth rate, ammonia flow rate, hydrogen flow rate, nitrogen flow rate, etc.
  • the C concentration of the superlattice laminate 6 is a measured value obtained by removing a half of the thickness of the superlattice laminate 6 by SIMS.
  • the C concentration of the portion 4 ′ on the buffer 3 side of the main laminate 4 is a measured value obtained by removing a half of the thickness of the portion 4 ′ by SIMS.
  • 1 and 2 show examples of typical embodiments, and the present invention is not limited to these embodiments.
  • an intermediate layer that does not adversely affect the effects of the present invention can be inserted between the layers, another superlattice layer can be inserted, or the composition can be graded.
  • a nitride film, a carbide film, an Al layer, or the like can be formed on the surface of the Si single crystal.
  • the C concentration of the superlattice laminate was changed, and the C concentration in the buffer side portion of the main laminate was in the range of 1.5 to 2.0 ⁇ 10 18 / cm 3 in all results.
  • the portion of the channel layer on the electron supply layer side had a C concentration in the range of 0.8 to 3.5 ⁇ 10 16 / cm 3 .
  • Table 1 shows the growth temperature and pressure of each layer. Adjust the C concentration by adjusting the table in P 1, and increasing the C concentration by reducing the deposition pressure.
  • MOCVD was used, TMA (trimethylaluminum) / TMG (trimethylgallium) was used as a group III material, ammonia was used as a group V material, and hydrogen and nitrogen gas were used as carrier gases.
  • the film-forming temperature here means the temperature of the substrate itself measured using a radiation thermometer during growth.
  • the C concentration SIMS measurement was performed by etching from the epitaxial layer side, using a Cameca measuring device, using Cs ⁇ as the ion source, and ion energy of 8 keV.
  • Example 2 The same method as Sample 2 of Experimental Example 1 except that the initial growth layer was formed of a GaN material (thickness: 20 nm) grown at 700 ° C., and the growth temperature and pressure of each layer were performed under the conditions shown in Table 2. Sample 5 was prepared by the above.
  • FIG. 3 (a), 3 (b) and 3 (c) show the measurement results of the lateral breakdown voltage, the lateral leakage current and the vertical breakdown voltage of Sample 2 and Sample 5.
  • FIG. The measurement was performed as follows. Longitudinal direction: An ohmic electrode with a Ti / Al laminated structure of 80 ⁇ m ⁇ is formed on the substrate surface, the outside of the ohmic electrode is etched to a thickness of 50 nm, the back surface of the substrate is grounded to a metal plate, and the current value flowing between both electrodes is measured Measured against voltage.
  • Ti / Al laminated structure ohmic electrodes consisting of 200 ⁇ m square (squares) are formed with each side spaced apart by 10 ⁇ m and etched around the ohmic electrode with a thickness of 150nm, then both electrodes The current value flowing between them was measured with respect to the voltage.
  • the two electrodes are insulated with insulating oil.
  • an insulating plate is disposed under the substrate.
  • the vertical breakdown voltage is a voltage value in which the vertical current value converted to a value per unit area in the above electrode area reaches 10 -4 A / cm 2
  • the horizontal breakdown voltage is the horizontal current.
  • the value obtained by converting the value into a value per length of one side of the electrode reaches a voltage of 10 ⁇ 4 A / cm, and the lateral leakage current is defined as a current value at 100 V in the lateral direction.
  • the C concentration of the superlattice laminate 6 was obtained by measuring a location where 1/2 of the thickness of the superlattice laminate 6 was removed by SIMS.
  • the C concentration in the portion 4 ′ on the buffer 3 side of the main laminate 4 was obtained by measuring the location where 1/2 of the thickness of the portion 4 ′ was removed by SIMS.
  • Example 3 The sample of Experimental Example 1 except that the growth pressure of the superlattice laminate was set to 10 kPa, the C concentration in the buffer side portion of the main laminate was changed, and the growth temperature and pressure of each layer were performed under the conditions shown in Table 3. Samples 6 to 9 were prepared in the same manner as in 1 to 4. Adjust the C concentration by adjusting the table in P 2, and increasing the C concentration by reducing the deposition pressure. The C concentration of the superlattice laminate was in the range of 1.5 to 2.5 ⁇ 10 18 / cm 3 in all results.
  • FIGS. 4A, 4B, and 4C show the measurement results of the lateral breakdown voltage, the lateral leakage current, and the vertical breakdown voltage of Sample 6.
  • FIG. As a result of changing the C concentration of the main laminate, the lateral breakdown voltage and the lateral leakage current are hardly changed, whereas the vertical breakdown voltage of the sample 6 is the C concentration in the buffer side portion of the main laminate. It can be confirmed that when the value exceeds 1 ⁇ 10 18 / cm 3 , it increases specifically and rapidly.
  • the samples 7 to 9 having different specific resistances of the Si single crystal substrates used were not significantly different from the results shown in FIGS. 4 (a) to 4 (c). .
  • the C concentration of the superlattice laminate was 2.0 ⁇ 10 18 / cm 3
  • the C concentration of the 0.2 ⁇ m thick portion on the buffer side of the main laminate was 3.0 ⁇ 10 18 / cm 3
  • the C concentration of the channel layer on the side of the electron supply layer is 1 ⁇ 10 16 / cm 3 .
  • the depletion layer had a converted film thickness of about 8 ⁇ m. It was confirmed that it has spread.
  • the frequency and amplitude of the AC component during CV measurement are 100 kHz and 10 mV, respectively.
  • the position of the interface between the Si single crystal and the initial growth layer is a position shifted from the position where the Si concentration is 1/5 or less to the 0.05 ⁇ m substrate side in SIMS measurement. This is to avoid an apparent increase in group III elements due to the mixed exposure of the Si single crystal and the epitaxial growth layer as a result of etching roughness during SIMS measurement.
  • the resistivity of the 4 inch Si single crystal substrate used was 2 ⁇ 10 3 ⁇ ⁇ cm, 8 ⁇ 10 3 ⁇ ⁇ cm, and 12 ⁇ 10 3 ⁇ ⁇ cm.
  • a similar test was performed on the fabricated samples 11, 12, and 13. In both of these tests, similarly to the above, when the impurities in the Si single crystal substrate were observed by SIMS, group III elements other than Al and Ga were not observed, and both Al and Ga were 1 ⁇ 10 16 /
  • the region having a size of cm 3 or less and 1 ⁇ 10 15 / cm 3 or more was a region of 0.2 ⁇ m or less from the interface between the Si single crystal and the initial growth layer.
  • the interface between the Si single crystal substrate and the initial growth layer was confirmed by TEM, but the presence of a SiNx film with a thickness of 1 nm or more was not confirmed. It was also confirmed that the Al concentration was lower than that of Ga on average in the region of 0.2 ⁇ m or less from the interface between the Si single crystal substrate and the initial growth layer. In addition, it was confirmed that the depletion layer was converted to equivalent film thicknesses up to about 6 ⁇ m, 8 ⁇ m, and 8 ⁇ m, respectively.
  • Example 5 On the (111) 4 inch Si single crystal substrate with a specific resistance of 5 ⁇ 10 3 ⁇ ⁇ cm and a thickness of 600 ⁇ m, before starting the growth of the initial growth layer, 10% ammonia gas is contained in the carrier gas, hydrogen gas. A sample 14 was prepared in the same manner as the sample 2 except that the initial nitrided layer was intentionally formed by flowing only the prepared gas at 1050 ° C. for 5 minutes.
  • both Al and Ga were 1 ⁇ 10 16 / cm 3 or less, but Al or Ga was 1 ⁇ 10
  • the area where 15 / cm 3 or more was present was 1 ⁇ m or more.
  • the interface between the Si single crystal substrate and the initial growth layer was confirmed by TEM, it was confirmed that the SiNx film was about 1.5 nm. It was also confirmed that the concentration of Al was higher than that of Ga. Further, when CV measurement using a mercury probe was performed on this substrate, it was confirmed that the depletion layer spreads only to about 2 ⁇ m in terms of the equivalent film thickness as shown in FIG.
  • Sample 15 was fabricated in the same manner as Sample 10 except that the growth temperature of the channel layer was increased from the initial growth layer under the conditions shown in Table 5.
  • Comparing Samples 1 to 13 with Samples 14 and 15 confirms that suppressing the mixing of Al and Ga into the Si single crystal leads to the effective expansion of the depletion layer.
  • the ability to efficiently expand the depletion layer is synonymous with the reduction of carriers in the epitaxial layer and the Si single crystal substrate, and the electrode formed on the substrate surface and the capacitance of the p-type impurity. This means that the loss during high-frequency operation of the electronic device due to directional or inductive coupling can be suppressed.
  • the above effect could be brought out by reducing the nitride thickness and reducing the film formation temperature of the epitaxial layer from comparison between sample 2 and sample 15. Is done.
  • the sheet resistance value was 450 ⁇ / ⁇ or less (square), and the mobility was 1550 cm 2 / Vs or more. It has been confirmed that it exhibits good characteristics.
  • an initial growth layer made of an AlN material, a buffer having a predetermined superlattice stack, and a predetermined main stack, the superlattice stack and the buffer side of the main stack are provided. Both have a C concentration of 1 ⁇ 10 18 / cm 3 or more, so that both the reduction of the lateral leakage current and the lateral withstand voltage characteristics can be achieved and the longitudinal withstand voltage can be improved.
  • the specific resistance of the Si single crystal substrate is 1000 ⁇ ⁇ cm or more, and the maximum total concentration of group III atoms on the initial growth layer side of the Si single crystal substrate is 1 ⁇ 10 16 / cm 3 If the total concentration of group III atoms at a depth of 0.3 ⁇ m is 1 ⁇ 10 15 / cm 3 or less, the loss during high-frequency signal application can be reduced.
  • an initial growth layer made of an AlN material and a buffer having a predetermined superlattice laminate and a predetermined main laminate are provided, and the superlattice laminate and a buffer side portion of the main laminate are provided. Both of them have a C concentration of 1 ⁇ 10 18 / cm 3 or more, so that both the reduction of the lateral leakage current and the lateral withstand voltage characteristics can be achieved and the longitudinal withstand voltage can be improved.
  • an epitaxial substrate for an electronic device that can reduce loss when a high-frequency signal is applied.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

　横方向リーク電流の低減および横方向耐圧特性を良好に両立させ、かつ縦方向耐圧を向上させることができる電子デバイス用エピタキシャル基板およびその製造方法を提供する。　Si単結晶基板と、該Si単結晶基板上に形成した絶縁層としてのバッファと、該バッファ上に複数層のIII族窒化物層をエピタキシャル成長させて形成した主積層体とを具え、横方向を電流導通方向とする電子デバイス用エピタキシャル基板であって、前記バッファは、前記Si単結晶基板と接する初期成長層および該初期成長層上の超格子多層構造からなる超格子積層体を少なくとも有し、前記初期成長層はAlN材料からなり、かつ前記超格子積層体はBa1Alb1Gac1Ind1N(0≦a1≦1, 0≦b1≦1, 0≦c1≦1, 0≦d1≦1, a1+b1+c1+d1=1)材料からなる第１層および該第１層とはバンドギャップの異なるBa2Alb2Gac2Ind2N(0≦a2≦1, 0≦b2≦1, 0≦c2≦1, 0≦d2≦1, a2+b2+c2+d2=1)材料からなる第２層を交互に積層してなり、前記超格子積層体と、前記主積層体の前記バッファ側の部分は、ともにC濃度が1×1018/cm3以上であることを特徴とする。

Description

電子デバイス用エピタキシャル基板およびその製造方法
　本発明は、電子デバイス用エピタキシャル基板およびその製造方法、特に、HEMT用エピタキシャル基板およびその製造方法に関する。
　近年、IC用デバイス等の高速化に伴い、高速の電界効果トランジスタ(FET: Field effect transistor)として、高電子移動度トランジスタ(HEMT: High electron mobility transistor)が広く用いられるようになっている。このような電界効果型のトランジスタは、例えば図１に模式的に示されるように、基板２１上にチャネル層２２および電子供給層２３を積層し、この電子供給層２３の表面にソース電極２４、ドレイン電極２５およびゲート電極２６を配設することにより形成され、デバイスの動作時には、ソース電極２４、電子供給層２３、チャネル層２２、電子供給層２３およびドレイン電極２５の順に電子が移動して、横方向を電流導通方向とし、この横方向の電子の移動は、ゲート電極２６に印加される電圧により制御される。HEMTにおいて、バンドギャップの異なる電子供給層２３およびチャネル層２２の接合界面に生じる電子は、通常の半導体内と比較して高速で移動することができる。
　このように、横方向の電子の移動、すなわち電流は、ゲート電圧によって制御されるが、一般に、ゲート電圧をOFFにしても電流が０になることはない。このゲート電圧OFF時に流れる電流のことをリーク電流といい、リーク電流が増えると消費電力が増大し、その結果、発熱などの問題が生じることになる。このリーク電流は、一般に、横方向リーク電流と縦方向リーク電流とに分けられ、横方向リーク電流とは、電子供給層２３側表面に配置した２電極間(たとえば、ソース電極２４とドレイン電極２５間)に流れるリーク電流のことをいい、縦方向リーク電流とは、電子供給層２３側表面と基板２１側表面にそれぞれ配置した２電極間に流れるリーク電流のことをいう。
　特許文献１には、基板上に、バッファ層、炭素濃度遷移層、チャネル層および電子供給層を具えるHEMTにおいて、チャネル層からバッファ層へ向かって炭素濃度が増加するように形成することにより、バッファ層および炭素濃度遷移層中に発生する横方向リーク電流を低減すると共に、横方向の耐圧を向上させる技術が開示されている。
　また、特許文献２には、基板上に超格子バッファ層、チャネル層および電子供給層を具える半導体デバイスにおいて、超格子バッファ層に炭素を含有させることにより、半導体電子デバイスの横方向リーク電流を抑止し、横方向耐圧を向上させる技術が開示されている。
　さらに、特許文献３には、単結晶基板上に形成された第１のIII族窒化物下地層と、この第１のIII族窒化物下地層上に形成された第２のIII族窒化物下地層との界面に、アクセプタ不純物を含み、このアクセプタ不純物の濃度を、上記界面から第２のIII族窒化物下地層の厚さ方向において減少させることにより、半導体電子デバイスの横方向リーク電流を抑止する技術が開示されている。
　ところで、HEMTを高周波数で動作させる場合には、前記リーク電流を低減させた上で、かつ高周波信号印加時の損失を低減する必要がある。この損失は、基板またはその上のエピタキシャル膜に電荷が存在する場合に、空乏層が効率的に広がらず、基板表面に配置した電極と容量性あるいは誘導性の相互作用を起こすことにより生じるものである。
　そこで、特許文献４には、Si単結晶基板の比抵抗を高くして不純物の混入を防ぐことにより、キャリアを低減させ、高周波領域での半導体電子デバイスの損失を抑制する技術が開示されている。
　しかしながら、特許文献１に記載された発明においては、基板上にIII族窒化物層を成長する際、GaN系低温バッファ層を用いるため、基板にSiを用いる場合にGaとの反応によるピット等の貫通欠陥を発生し、縦方向耐圧を悪化させるという問題があった。
　また、特許文献２に記載された発明は、超格子バッファ層内のリークは抑制できるものの、チャネル層と超格子バッファ層界面でのリークを十分に抑制できず、結果として、縦方向および横方向耐圧を共に劣化させる原因となっていた。
　さらに、特許文献３、４は縦方向耐圧について考慮しておらず、バッファ層の耐圧に対する検討は全くされていないため、Si基板のような半導体基板に適応した場合、縦方向耐圧を確保することができなかった。
特開２００７－２５１１４４号公報 特開２００５－８５８５２号公報 特開２００３－２８２５９８号公報 特表２００８－５２２４４７号公報
　本発明の目的は、横方向リーク電流の低減および横方向耐圧特性を良好に両立させ、かつ縦方向耐圧を向上させることができる電子デバイス用エピタキシャル基板およびその製造方法を提供することにある。
　上記目的を達成するため、本発明の要旨構成は以下のとおりである。
　（１）Si単結晶基板と、該Si単結晶基板上に形成した絶縁層としてのバッファと、該バッファ上に複数層のIII族窒化物層をエピタキシャル成長させて形成した主積層体とを具え、横方向を電流導通方向とする電子デバイス用エピタキシャル基板であって、前記バッファは、前記Si単結晶基板と接する初期成長層および該初期成長層上の超格子多層構造からなる超格子積層体を少なくとも有し、前記初期成長層はAlN材料からなり、かつ前記超格子積層体はBa1Alb1Gac1Ind1N(0≦a1≦1, 0≦b1≦1, 0≦c1≦1, 0≦d1≦1, a1+b1+c1+d1=1)材料からなる第１層および該第１層とはバンドギャップの異なるBa2Alb2Gac2Ind2N(0≦a2≦1, 0≦b2≦1, 0≦c2≦1, 0≦d2≦1, a2+b2+c2+d2=1)材料からなる第２層を交互に積層してなり、前記超格子積層体と、前記主積層体の前記バッファ側の部分は、ともにC濃度が1×1018/cm3以上であることを特徴とする電子デバイス用エピタキシャル基板。
　（２）前記第１層がAlN材料からなり、前記第２層がAlb2Gac2N(a2=0, 0＜b2≦0.5，0.5≦c2＜1,d2=0)材料からなる上記（１）に記載の電子デバイス用エピタキシャル基板。
　（３）前記Si単結晶基板は、比抵抗が1000Ω・cm以上で、前記初期成長層から0.1μmの深さまでのIII族原子の合計の最大濃度が1×1016/cm3以下であり、かつ前記初期成長層から0.3μmの深さの位置でのIII族原子の合計濃度が1×1015/cm3以下である上記（１）または（２）に記載の電子デバイス用エピタキシャル基板。
　（４）Si単結晶基板上に、絶縁層としてのバッファと、該バッファ上に複数層のIII族窒化物層をエピタキシャル成長させた主積層体とを順に形成した、横方向を電流導通方向とする電子デバイス用エピタキシャル基板の製造方法であって、前記バッファは、前記Si単結晶基板と接する初期成長層および該初期成長層上の超格子多層構造からなる超格子積層体を少なくとも有し、前記初期成長層はAlN材料からなり、かつ前記超格子積層体はBa1Alb1Gac1Ind1N(0≦a1≦1, 0≦b1≦1, 0≦c1≦1, 0≦d1≦1, a1+b1+c1+d1=1)材料からなる第１層および該第１層とはバンドギャップの異なるBa2Alb2Gac2Ind2N(0≦a2≦1, 0≦b2≦1, 0≦c2≦1, 0≦d2≦1, a2+b2+c2+d2=1)材料からなる第２層を交互に積層してなり、前記超格子積層体と、前記主積層体の前記バッファ側の部分は、ともにC濃度が1018/cm3以上となるよう形成されることを特徴とする電子デバイス用エピタキシャル基板の製造方法。
　（５）前記Si単結晶基板は、比抵抗が1000Ω・cm以上で、前記初期成長層から0.1μmの深さまでのIII族原子の合計の最大濃度が1×1016/cm3以下であり、かつ前記初期成長層から0.3μmの深さの位置でのIII族原子の合計濃度が1×1015/cm3以下となるよう形成される上記（４）に記載の電子デバイス用エピタキシャル基板の製造方法。
　本発明の電子デバイス用エピタキシャル基板は、AlN材料からなる初期成長層および所定の超格子積層体を有するバッファならびに所定の主積層体を具え、これら超格子積層体と主積層体のバッファ側の部分とが、ともに1×1018/cm3以上のC濃度を有することにより、横方向リーク電流の低減および横方向耐圧特性を良好に両立させるのみでなく、縦方向耐圧を向上させることができる。
　また、本発明は、AlN材料からなる初期成長層および所定の超格子積層体を有するバッファならびに所定の主積層体を具え、これら超格子積層体と主積層体のバッファ側の部分とが、ともに1×1018/cm3以上のC濃度を有することにより、横方向リーク電流の低減および横方向耐圧特性を良好に両立させるのみでなく、縦方向耐圧を向上させることができる電子デバイス用エピタキシャル基板を製造することができる。
　さらに、本発明の電子デバイス用エピタキシャル基板は、Si単結晶基板が1000Ω・cm以上の比抵抗を有し、初期成長層から0.1μmの深さまでのIII族原子の合計の最大濃度を1×1016/cm3以下とし、かつ初期成長層から0.3μmの深さの位置でのIII族原子の合計濃度を1×1015/cm3以下とすることにより、上述した効果に加え、高周波動作時の損失を低減することができる。
　また、本発明は、Si単結晶基板を、比抵抗が1000Ω・cm以上で、前記初期成長層から0.1μmの深さまでのIII族原子の合計の最大濃度が1×1016/cm3以下であり、かつ初期成長層から0.3μmの深さの位置でのIII族原子の合計濃度が1×1015/cm3以下となるよう形成することにより、上述した効果に加え、高周波動作時の損失を低減することができる電子デバイス用エピタキシャル基板を製造することができる。
一般的な電界効果トランジスタを示す模式的断面図である。 本発明に従う電子デバイス用エピタキシャル基板の模式的断面図である。 (a),(b),(c)は、横方向耐圧、横方向リーク電流および縦方向耐圧の測定結果をそれぞれ示したグラフである。 (a),(b),(c)は、横方向耐圧、横方向リーク電流および縦方向耐圧の測定結果をそれぞれ示したグラフである。 (a),(b)は、SIMSの結果およびCV測定の結果をそれぞれ示したグラフである。 (a),(b)は、SIMSの結果およびCV測定の結果をそれぞれ示したグラフである。 (a),(b)は、SIMSの結果およびCV測定の結果をそれぞれ示したグラフである。
　次に、本発明の電子デバイス用エピタキシャル基板の実施形態について図面を参照しながら説明する。図２は、本発明に従う電子デバイス用エピタキシャル基板の断面構造を模式的に示したものである。なお、図２は、説明の便宜上、厚さ方向を誇張して描いたものである。
　図２に示すように、本発明の電子デバイス用エピタキシャル基板１は、横方向を電流導通方向とする電子デバイス用エピタキシャル基板であって、Si単結晶基板２と、Si単結晶基板２上に形成した絶縁層としてのバッファ３と、バッファ３上に複数層のIII族窒化物層をエピタキシャル成長させて形成した主積層体４とを具え、バッファ３は、Si単結晶基板２と接する初期成長層５および初期成長層５上の超格子多層構造からなる超格子積層体６を少なくとも有し、初期成長層５はAlN材料からなり、かつ超格子積層体６はBa1Alb1Gac1Ind1N(0≦a1≦1, 0≦b1≦1, 0≦c1≦1, 0≦d1≦1, a1+b1+c1+d1=1)材料からなる第１層６ａおよび該第１層６ａとはバンドギャップの異なるBa2Alb2Gac2Ind2N(0≦a2≦1, 0≦b2≦1, 0≦c2≦1, 0≦d2≦1, a2+b2+c2+d2=1)材料からなる第２層６ｂを交互に積層してなり、超格子積層体６と主積層体４のバッファ３側の部分４´とは、ともにC濃度が1×1018/cm3以上であることを特徴とし、かかる構成を有することにより、横方向リーク電流の低減および横方向耐圧特性を良好に両立させのみでなく、縦方向耐圧を向上させることができるものである。
　Si単結晶基板２の面方位は特に指定されず、(111),(100),(110)面等を使用することができるが、III族窒化物の(0001)面を表面平坦性よく成長させるためには、(111)面を使用することが望ましい。また、ｐ型、ｎ型いずれの伝導型としてもよい。Si単結晶基板２の導電性については、10000Ω・cm以上の絶縁性の高い高比抵抗基板から、0.001Ω・cm程度までの低比抵抗基板まで、用途に応じて適宜使用することができる。このSi単結晶基板２の製法としては、CZ法・FZ法等各種方法を用いることができ、基板表面にSi、SiC等をエピタキシャル成長することもできる。また、基板表面に酸化膜・窒化膜・炭化膜からなる薄膜が形成されているものを用いることも可能である。
　特に、高周波特性の優れた電子デバイス用エピタキシャル基板を作成する際には、1000Ω・cm以上の比抵抗を持つ基板を使用するのが好ましい。このような基板は、Si結晶の高純度化が容易なFZ法で作製することが望ましい。
　また、初期成長層５をAlN材料で形成することにより、Si単結晶基板２との反応を抑制し、縦方向耐圧の向上を可能とする。これは、初期成長層５をGa, Inを含むIII族窒化物材料で形成した場合、Ga, Inが基板のSiと反応して欠陥を発生させ、エピタキシャル膜内に貫通欠陥を誘起することによる、縦方向耐圧の低下の抑制を目的としている。ただし、ここでいうAlN材料は、意図したもの意図しないものに関わらず、1%以下の微量不純物を含んでいてもよく、たとえば、上記Ga, Inを始めとして、Si, H, O, C, B, Mg, As, Pなどの不純物を含むことができる。
　特に、高周波特性の優れた電子デバイス用エピタキシャル基板を作製する際には、Si単結晶基板が1000Ω・cm以上の比抵抗を有し、初期成長層から0.1μmの深さまでのIII族原子の合計の最大濃度を1×1016/cm3以下とし、かつ初期成長層から0.3μmの深さの位置でのIII族原子の合計濃度を1×1015/cm3以下とするのが好ましい。高比抵抗の基板を使用することにより、空乏層を有効に広げることができ、基板表面に形成されるキャリアと、基板に存在する電荷の容量性あるいは誘導性の結合による電子デバイスの高周波動作時の損失を抑制できる。特に、Si単結晶基板の比抵抗値が5000Ω・cm以上の場合が好ましく、高周波動作時の損失が飽和傾向となる。また、III族原子は、Si単結晶基板内でp型不純物として機能するため、上記の濃度範囲とすることにより、基板表面に形成される電極と、前記p型不純物の容量性あるいは誘導性の結合による電子デバイスの高周波動作時の損失を抑制できる。なお、不純物濃度は、SIMS分析を用いて測定する。この場合、裏面側（基板側）からエッチングしながら、深さ方向の不純物濃度分布を測定する。この際、Alの不純物濃度がGaの不純物濃度より小さいことが望ましい。AlはGaよりも活性化エネルギーが小さく、よりp型キャリアを発生しやすいからである。
　このように、高周波特性の優れた電子デバイス用エピタキシャル基板を作製する目的で、エピタキシャル成長時、Si単結晶基板に不純物の混入を防ぐには、
　１）成膜温度を下げること、および
　２）初期成長層AlNの島状成長を抑制し、二次元成長を促進すること
が重要となる。上記２）を実現するためには、Si多結晶基板表面の過度な窒化を抑制し、窒化膜厚を1nmより小さくするか、または窒化しないことが望ましい。Si単結晶基板表面を過度に窒化してしまうと、基板最表面での原料拡散速度が速くなり、AlNが島状成長してしまう結果、初期成長時の基板露出部分より、Al,GaといったIII族原料が拡散してしまうと推測されるからである。
　超格子積層体６のC濃度を1×1018/cm3以上とすることにより、縦方向耐圧を向上させ、主積層体４のバッファ５側の部分４´のC濃度を1×1018/cm3以上とすることにより、横方向耐圧を向上させることができるとともに、横方向リーク電流を抑制することができる。なお、不純物を増加させすぎることによるピットの発生を防止するため、これらのC濃度は1×1020/cm3未満とするのが好ましい。その他の不純物量については、特に指定されるものではないが、比較的不純物準位の浅いドナー不純物(Si，O，Ge)の混入は抑制することが好ましいものの、こうしたドナー準位を補償できる程度Cが含有されていれば、ある程度の混入は許容される。なお、不純物濃度は、SIMS分析を用いて、表面側からエッチングしながら、深さ方向の不純物濃度分布を測定した。
　ここで、「横方向を電流導通方向とする」とは、図１で示したように、ソース電極２４からドレイン電極２５へ、主に積層体の幅方向に電流が流れることを意味し、例えば半導体を一対の電極で挟んだ構造のように、主に縦方向すなわち積層体の厚さ方向に電流が流れるものとは異なることを意味する。
　また、ここで、超格子積層体を交互に積層とは、第１層６ａと第２層６ｂを周期的に含むように積層することを意味する。第１層６ａと第２層６ｂ以外の層(たとえば組成遷移層)を含むことは可能である。
　主積層体４のバッファ３側の部分４´のC濃度は、超格子積層体６のC濃度よりも高くするのが好ましい。部分４´においては、バッファ３と主積層体４との格子定数の違いによる影響により、転位が横あるいは斜め方向に屈曲する現象が見られ、リーク電流が流れやすいパスが形成される。従って、部分４´はバッファ層３よりもリーク電流が流れやすく、このリーク電流を抑制するため、上記のようなC濃度にすることが望ましい。また、この主積層体４のバッファ３側の部分４´の厚さを0.1μm未満とすると、C濃度が少ない部分でも転位の屈曲が顕著に存在するおそれがあるため、0.1μm以上の厚さに設定することが好ましい。部分４´の厚さの上限は耐圧の向上、リーク電流の低減という観点では、特に指定されるものではなく、基板の反り・クラックの抑制の観点から適宜設定する。この際、部分４´のみIII族元素の組成を変化させたり、部分４´からチャネル層４ａのバッファ層とは反対側の部分のCの濃度あるいはIII族元素の組成を変化させたりする場合には、急峻に変化させることもできるし、連続的に変化させることもできる。
　超格子積層体６を構成する第１層６ａがAlN材料からなり、第２層６ｂがAlb2Gac2N(a2=0、0＜b2≦0.5, 0.5≦c2＜1, d2=0)材料からなるのが好ましい。第１層６ａと第２層６ｂのバンドギャップ差が縦方向耐圧を向上するため、組成差をできるだけ大きくし、バンドギャップ差をできるだけ大きくとることが好ましい。III族窒化物半導体材料で混晶を作る場合、最もバンドギャップ差が大きいのは、AlN(6.2eV)とGaN(3.5eV)であるため、AlGaN材料で超格子構造をつくることが好ましい。組成差の下限については、0.5より小さくなると、Si単結晶とIII族窒化物の格子定数差による応力緩和が不十分になり、クラックが発生するため、組成差は0.5以上とすることが好ましい。また、組成差の上限については、組成差は大きいほうが望ましいが、AlGaN層自身の絶縁化が進み耐圧を向上させるため、バンドギャップの小さい第２層はAlが少なくとも含まれるようにし、Alの組成差は１より小さくすることが好ましい。Alが少なくとも含まれるようにした場合、Cをより効率的に取り込むことができるからである。超格子のペア数は、少なくとも40ペア以上とすると、耐圧のばらつきを低減することができるため好ましい。
　各層の厚みに関しては、耐圧の向上という観点から考えると、バンドギャップの大きい第１層６ａの厚みは、トンネル電流が抑制できる程度の厚み以上でかつ、クラックの発生しない膜厚以下とすることが好ましい。たとえば、AlNを用いた場合には、2～10nmに設定することが好ましい。第２層６ｂの厚みに関しては、クラックの抑制・反りの制御の観点から適宜設定するが、超格子積層構造の歪緩衝効果を有効に発揮し、クラックの発生を抑制するために、バンドギャップの小さい層の厚みは、バンドギャップの大きい層よりも厚く、40nm以下とするのが好ましい。また、超格子積層体内で必ずしもすべて同じ膜厚、同じ組成で積層させる必要はない。
　電子デバイス用エピタキシャル基板１は、HEMTに用いるのが好ましい。図２に示すエピタキシャル基板１の主積層体４は、Ba3Alb3Gac3Ind3N(0≦a3≦1, 0≦b3≦1, 0≦c3≦1, 0≦d3≦1, a3+b3+c3+d3=1)材料からなるチャネル層４ａおよびチャネル層４ａよりバンドギャップの大きいBa4Alb4Gac4Ind4N(0≦a4≦1, 0≦b4≦1, 0≦c4≦1, 0≦d4≦1, a4+b4+c4+d4=1)材料からなる電子供給層４ｂを有することができる。この際、両層とも単一もしくは複数の組成から構成することができる。特に、合金散乱をさけ、電流導通部分の比抵抗を下げるためには、チャネル層４ａの少なくとも電子供給層４ｂと接する部分はGaN材料とすることが好ましい。
　チャネル層４ａのバッファ層とは反対側の部分は、C濃度が低いことが好ましく、4×1016/cm3以下に設定することが好ましい。この部分は、電子デバイスの電流導通部分に相当するため、導電性を阻害したり、電流コラプスを発生させたりする不純物は含まないほうが望ましいからである。また、n型不純物による残留キャリアによるリークを抑制するため、１×1015/cm3以上存在することが望ましい。
　次に、本発明の電子デバイス用エピタキシャル基板の製造方法の実施形態について図面を参照しながら説明する。
　図２に示すように、Si単結晶基板２上に、絶縁層としてのバッファ３と、バッファ３上に複数層のIII族窒化物層をエピタキシャル成長させたHEMT構造の主積層体４とを順に形成した、横方向を電流導通方向とする電子デバイス用エピタキシャル基板１の製造方法であって、バッファ３は、Si単結晶基板２と接する初期成長層５および初期成長層５上の超格子多層構造からなる超格子積層体６を有し、初期成長層５はAlN材料からなり、かつ超格子積層体６はBa1Alb1Gac1Ind1N(0≦a1≦1, 0≦b1≦1, 0≦c1≦1, 0≦d1≦1, a1+b1+c1+d1=1)材料からなる第１層６ａおよび第１層６ａとはバンドギャップの異なるBa2Alb2Gac2Ind2N(0≦a2≦1, 0≦b2≦1, 0≦c2≦1, 0≦d2≦1, a2+b2+c2+d2=1)材料からなる第２層６ｂを交互に積層してなり、超格子積層体６と主積層体４のバッファ３側の部分４´とは、ともにC濃度が1018/cm3以上となるよう形成されることを特徴とし、かかる構成を有することにより、縦方向耐圧特性および横方向耐圧特性を良好に両立させ、かつ横方向リーク電流を低減させることができる電子デバイス用エピタキシャル基板を製造することができるものである。
　超格子積層体６と主積層体４のバッファ３側の部分４´に添加されるCは、CVD法を用いて成長する場合には、以下に示すいくつかの方法により添加することができる。
　第１の方法：Cを含む原料ガスを、III族窒化物成長中に別途添加する。メタン・エタン・エチレン・アセチレン・ベンゼン・シクロペンタン等が例示される。
　第２の方法：有機金属中のメチル基・エチル基等を、成長III族窒化物成長条件によりエピタキシャル成長層に混入させる。有機金属の分解を抑えるように、成長温度・成長圧力・成長速度・成長時のアンモニア流量・水素流量・窒素流量等を適宜設定することにより、エピタキシャル成長層に添加されるC濃度を調整することが可能である。
　なお、本願では、超格子積層体６のC濃度は、SIMSにより、超格子積層体６の厚さの１／２を除去した箇所の測定値とする。主積層体４のバッファ３側の部分４´のC濃度は、SIMSにより、前記部分４´の厚さの１／２を除去した箇所の測定値とする。
　なお、図１および図２は、代表的な実施形態の例を示したものであって、本発明はこれらの実施形態に限定されるものではない。たとえば、各層の間に本発明の効果に悪影響を与えない程度の中間層を挿入したり、他の超格子層を挿入したり、組成に傾斜をつけたりすることはできる。また、Si単結晶の表面に、窒化膜、炭化膜、Al層などを形成することもできる。
　（実験例１）
　比抵抗がそれぞれ1×10-1Ω・cm，1×10Ω・cm，2×103Ω・cm，1×104Ω・cmの600μm厚の(111)面4インチSi単結晶基板上に、初期成長層(AlN材料:厚さ100nm)および超格子積層体(AlN:膜厚4nmとAl0.15Ga0.85N:膜厚25nm、合計85層)を成長させてバッファを形成し、この超格子積層体上にチャネル層（GaN材料:厚さ1.5μm）および電子供給層(Al0.25Ga0.75N材料:厚さ20nm)をエピタキシャル成長させてHEMT構造の主積層体を形成して試料１～４を得た。超格子積層体のC濃度を変化させ、主積層体のバッファ側の部分のC濃度は、いずれの結果も、1.5～2.0×1018/cm3の範囲であった。また、チャネル層の電子供給層側の部分は、C濃度が0.8～3.5×1016/cm3の範囲であった。各層の成長温度、圧力を表１に示す。表中P1を調整することによりC濃度を調整し、成膜圧力を下げることによりC濃度を増加させている。成長方法としてはMOCVD法を使用し、III族原料としては、TMA(トリメチルアルミニウム)・TMG(トリメチルガリウム)、Ｖ族原料としてはアンモニアを用い、キャリアガスとして、水素および窒素ガスを用いた。ここでいう成膜温度は、成長中に放射温度計を用いて測定した、基板自体の温度を意味する。なお、C濃度のSIMS測定は、エピタキシャル層側からエッチングを行い、Cameca製の測定装置で、イオン源としてCs－を用い、イオンエネルギーは8keVで行った。
Figure JPOXMLDOC01-appb-T000001
　（実験例２）
　初期成長層を700℃で成長したGaN材料(厚さ:20nm)で形成し、各層の成長温度、圧力を表２に示す条件で行ったこと以外は、実験例１の試料２と同様の方法により試料５を作製した。
Figure JPOXMLDOC01-appb-T000002
　図３(a)、図３(b)および図３(c)に、試料２および試料５の横方向耐圧、横方向リーク電流および縦方向耐圧の測定結果を示す。測定は、以下の通り行った。
　縦方向：基板表面に80μmφからなるTi/Al積層構造のオーミック電極を形成し、オーミック電極外側を50nmの厚みでエッチングした後、基板裏面を金属板に接地し、両電極間に流れる電流値を電圧に対して測定した。
　横方向：200μm□（四角）からなるTi/Al積層構造のオーミック電極を各々の一辺を10μmの距離を離して配置して形成し、前記オーミック電極周囲を150nmの厚みでエッチングした後、両電極間に流れる電流値を電圧に対して測定した。この際、空気中の放電を抑制するため、絶縁油で両電極間を絶縁している。また、基板裏面へのリークの影響をなくすため、基板下には絶縁板を配置している。
　本実験例において、縦方向耐圧は縦方向の電流値を上記電極面積で単位面積当たりの値に換算した値が10-4A/cm2に達する電圧値で、横方向耐圧は横方向の電流値を上記電極の1辺の長さ当たりの値に換算した値が10-4A/cmに達する電圧値で、横方向リーク電流は横方向が100Vでの電流値で、それぞれ定義する。
　超格子積層体６のC濃度は、SIMSにより、超格子積層体６の厚さの１／２を除去した箇所を測定することにより得た。主積層体４のバッファ３側の部分４´のC濃度は、ＳＩＭＳにより、前記部分４´の厚さの１／２を除去した箇所を測定値することにより得た。
　超格子積層体のC濃度を変化させた結果、横方向耐圧、横方向リーク電流については、いずれもほとんど変化ないのに対し、試料２の縦方向耐圧については、超格子積層体のC濃度が1×1018/cm3を超えると、特異的に急激に高くなることが確認できる。また、こうした現象は、試料５を参照して分かるように、初期成長層をAlNにした場合固有の現象であることも確認できる。また、試料１，３および４についても、試料２と同様の結果が得られた。
　（実験例３）
　超格子積層体の成長圧力を10ｋＰａとして、主積層体のバッファ側の部分のC濃度を変化させ、各層の成長温度、圧力を表３に示す条件で行ったこと以外は、実験例１の試料１～４と同様の方法により試料６～９を作製した。表中P2を調整することによりC濃度を調整し、成膜圧力を下げることによりC濃度を増加させている。超格子積層体のC濃度は、いずれの結果も1.5～2.5×1018/cm3の範囲であった。
Figure JPOXMLDOC01-appb-T000003
　図４(a)、図４(b)および図４(c)に、試料６の横方向耐圧、横方向リーク電流および縦方向耐圧の測定結果を示す。主積層体のC濃度を変化させた結果、横方向耐圧、横方向リーク電流については、ほとんど変化ないのに対し、試料６の縦方向耐圧については、主積層体のバッファ側の部分のC濃度が1×1018/cm3を超えると、特異的に急激に高くなることが確認できる。また、実験例１と同様に、使用するSi単結晶基板の比抵抗が異なる試料７～９についても、図４(a)～図４(c)に示した結果と大きな差異は認められなかった。
　実験例１～３において、縦方向耐圧を向上させるために、超格子積層体およびチャネル層バッファ側のC濃度を所定値以上とすることにより縦方向耐圧を向上できることを確認することができた。次の実験例４では、前記バッファ層C濃度については実験例１～３にて好ましいと確認された所定値以上となるようとし、高周波特性の改善を試みた。
　（実験例４）
　比抵抗6×103Ω・cmの600μm厚の(111)面4インチSi単結晶基板上に、初期窒化層の形成を抑制しつつ、初期成長層(AlN材料:厚さ100nm)および超格子積層体(AlN:膜厚4nmとAl0.15Ga0.85N:膜厚25nm、合計85層)を成長させてバッファを形成し、この超格子積層体上にチャネル層（GaN材料:厚さ1.5μm）および電子供給層(Al0.25Ga0.75N材料:厚さ20nm)を、成長圧力、成長温度を表４の条件でエピタキシャル成長させ、HEMT構造の主積層体を形成して試料１０を得た。超格子積層体のC濃度は2.0×1018/cm3であり、主積層体のバッファ側の0.2μm厚の部分のC濃度は3.0×1018/cm3であった。また、チャネル層の電子供給層側の部分は、C濃度は1×1016/cm3としている。
Figure JPOXMLDOC01-appb-T000004
　SIMSにてSi単結晶基板内の不純物を観察したところ、図５(a)に示すように、III族元素の不純物としては、Al、Ga以外は認められず、Al,Gaともに、1×1016/cm3以下であり、1×1015/cm3以上存在する領域は、Si単結晶と初期成長層の界面から0.2μm以内の領域であった。TEMでSi単結晶基板と初期成長層の界面を確認したが、1nm以上の厚みのSiNx膜の存在は確認されなかった。また、Si単結晶基板と初期成長層の界面から0.2μm以内の領域では平均して、Alの濃度がGaの濃度と比較して低いことも確認された。なお、Al,GaのSIMS測定は、Si単結晶側からエッチングを行い、Cameca製の測定装置で、イオン源としてO2 ＋を用い、イオンエネルギーは3keVで行った。
　また、本基板について、水銀プローブ(MSI electronics製)および、インピーダンスアナライザ(HP4284A)を用いてCV測定を行ったところ、図５(b)に示すように、空乏層が換算膜厚にして8μm程度まで広がっていることが確認された。CV測定時の交流成分の周波数および振幅はそれぞれ100kHz，10mVである。尚、便宜上、Si単結晶と初期成長層の界面の位置は、SIMS測定において、Siの濃度が1/5以下となる位置から0.05μm基板側にシフトした位置とした。SIMS測定時のエッチング粗れの結果、Si単結晶とエピタキシャル成長層が混在して露出することによるIII族元素の見かけ上の増加を避けるためである。
　また、使用する4インチSi単結晶基板の抵抗率を、2×103Ω・cm、8×103Ω・cm、12×103Ω・cmとした以外は、試料１０と同様の方法で作製された試料１１，１２，１３についても同様の試験をおこなった。この２つの試験いずれも、上記と同様に、SIMSにてSi単結晶基板内の不純物を観察したところ、Al、Ga以外のIII族元素は認められず、Al,Gaともに、1×1016/cm3以下であり、1×1015/cm3以上存在する領域は、Si単結晶と初期成長層の界面から0.2μm以下の領域であった。TEMでSi単結晶基板と初期成長層の界面を確認したが1nm以上の厚みのSiNx膜の存在は確認されなかった。また、Si単結晶基板と初期成長層の界面から0.2μm以下の領域では平均して、Alの濃度がGaのそれと比較して低いことも確認された。また、空乏層が換算膜厚にして、それぞれ、6μm、8μm、8μm程度まで広がっていることが確認された。
　（実験例５）
　比抵抗5×103Ω・cmの600μm厚の(111)面4インチSi単結晶基板上に、初期成長層成長開始前に、アンモニアガスを、キャリアガスである水素ガスに対し、10％含有したガスのみを５分間1050℃で流すことにより、初期窒化層を意図的に形成した以外は、試料２と同様に試料１４を作製した。
　SIMSにてSi単結晶基板内の不純物を観察したところ、図６(a)に示すように、Al,Gaともに、1×1016/cm3以下であるものの、AlまたはGaが、1×1015/cm3以上存在する領域は、1μm以上であった。TEMでSi単結晶基板と初期成長層の界面を確認したところSiNx膜が1.5nm程度存在することが確認された。また、Alの濃度がGaのそれと比較して高いこととも確認された。また、本基板について、水銀プローブを用いたCV測定を行ったところ、図６(b)に示すように、空乏層が換算膜厚にして2μm程度までしか広がっていないことが確認された。
　（実験例６）
　初期成長層からチャネル層の成長温度を表５に示す条件で上昇させた以外は、試料１０と同様に試料１５を作製した。
Figure JPOXMLDOC01-appb-T000005
　SIMSにてSi単結晶基板内の不純物を観察したところ、図７(a)に示すように、Gaの濃度が、1×1016/cm3以上である部分が存在した、1×1015/cm3以上存在する領域は、0.3μm以下であった。TEMでSi単結晶基板と初期成長層の界面を確認したが1nm以上の厚みのSiNx膜の存在は確認されなかった。また、Alの濃度がGaのそれと比較して低いことも確認された。また、本基板について、図７(b)に示すように、水銀プローブを用いたCV測定を行ったところ、空乏層が換算膜厚にして2μm程度までしか広がっていないことが確認された。
　試料１～１３と試料１４，１５とを比較すると、Al,GaのSi単結晶への混入を抑制することが、空乏層を効果的に広げることにつながることが確認される。空乏層を効率的に広げることができることは、エピタキシャル層内およびSi単結晶基板内のキャリアの低減ができていることと同義であり、基板表面に形成される電極と、前記p型不純物の容量性あるいは誘導性の結合による電子デバイスの高周波動作時の損失を抑制できることを意味する。
　特に、試料２と試料１４との比較から、窒化厚を薄くすることにより、試料２と試料１５との比較からエピタキシャル層の成膜温度を低くすることにより、上記効果を引き出すことができたと推察される。
　なお、全ての実験例で作製したエピタキシャル基板において、ホール効果測定法により、チャネル層部分の電気特性を評価したところ、シート抵抗値450Ω/□以下（四角）、移動度は1550cm2/Vs以上と良好な特性を示すことが確認されている。
　本発明の電子デバイス用エピタキシャル基板によれば、AlN材料からなる初期成長層および所定の超格子積層体を有するバッファならびに所定の主積層体を具え、これら超格子積層体と主積層体のバッファ側の部分とが、ともに1×1018/cm3以上のC濃度を有することにより、横方向リーク電流の低減および横方向耐圧特性を良好に両立させ、かつ縦方向耐圧を向上させることができる。更に、前記特性に加えて、前記Si単結晶基板の比抵抗を1000Ω・cm以上とし、前記Si単結晶基板の初期成長層側のIII族原子の合計の最大濃度が1×1016/cm3以下であり、かつ、0.3μm深さの位置でのIII族原子の合計濃度が1×1015/cm3以下とすることにより高周波信号印加時の損失を低減することができる。
　また、本発明によれば、AlN材料からなる初期成長層および所定の超格子積層体を有するバッファならびに所定の主積層体を具え、これら超格子積層体と主積層体のバッファ側の部分とが、ともに1×1018/cm3以上のC濃度を有することにより、横方向リーク電流の低減および横方向耐圧特性を良好に両立させ、かつ縦方向耐圧を向上させることができ、更に、前記特性に加えて、高周波信号印加時の損失を低減することができる電子デバイス用エピタキシャル基板を製造することができる。
　　１　　　　電子デバイス用エピタキシャル基板
　　２　　　　Si単結晶基板
　　３　　　　バッファ
　　４　　　　主積層体
　　４ａ　　　チャネル層
　　４ｂ　　　電子供給層
　　５　　　　初期成長層
　　６　　　　超格子積層体
　　６ａ　　　第１層
　　６ｂ　　　第２層

Claims (5)

  1. 　Si単結晶基板と、該Si単結晶基板上に形成した絶縁層としてのバッファと、該バッファ上に複数層のIII族窒化物層をエピタキシャル成長させて形成した主積層体とを具え、横方向を電流導通方向とする電子デバイス用エピタキシャル基板であって、
    　前記バッファは、前記Si単結晶基板と接する初期成長層および該初期成長層上の超格子多層構造からなる超格子積層体を少なくとも有し、
    　前記初期成長層はAlN材料からなり、かつ前記超格子積層体はBa1Alb1Gac1Ind1N(0≦a1≦1, 0≦b1≦1, 0≦c1≦1, 0≦d1≦1, a1+b1+c1+d1=1)材料からなる第１層および該第１層とはバンドギャップの異なるBa2Alb2Gac2Ind2N(0≦a2≦1, 0≦b2≦1, 0≦c2≦1, 0≦d2≦1, a2+b2+c2+d2=1)材料からなる第２層を交互に積層してなり、
    　前記超格子積層体と、前記主積層体の前記バッファ側の部分は、ともにC濃度が1×1018/cm3以上であることを特徴とする電子デバイス用エピタキシャル基板。
  2. 　前記第１層がAlN材料からなり、前記第２層がAlb2Gac2N(a2=0, 0＜b2≦0.5，0.5≦c2＜1,d2=0)材料からなる請求項１に記載の電子デバイス用エピタキシャル基板。
  3. 　前記Si単結晶基板は、比抵抗が1000Ω・cm以上で、前記初期成長層から0.1μmの深さまでのIII族原子の合計の最大濃度が1×1016/cm3以下であり、かつ前記初期成長層から0.3μmの深さの位置でのIII族原子の合計濃度が1×1015/cm3以下である請求項１または２に記載の電子デバイス用エピタキシャル基板。
  4. 　Si単結晶基板上に、絶縁層としてのバッファと、該バッファ上に複数層のIII族窒化物層をエピタキシャル成長させた主積層体とを順に形成した、横方向を電流導通方向とする電子デバイス用エピタキシャル基板の製造方法であって、
    　前記バッファは、前記Si単結晶基板と接する初期成長層および該初期成長層上の超格子多層構造からなる超格子積層体を少なくとも有し、
    　前記初期成長層はAlN材料からなり、かつ前記超格子積層体はBa1Alb1Gac1Ind1N(0≦a1≦1, 0≦b1≦1, 0≦c1≦1, 0≦d1≦1, a1+b1+c1+d1=1)材料からなる第１層および該第１層とはバンドギャップの異なるBa2Alb2Gac2Ind2N(0≦a2≦1, 0≦b2≦1, 0≦c2≦1, 0≦d2≦1, a2+b2+c2+d2=1)材料からなる第２層を交互に積層してなり、
    　前記超格子積層体と、前記主積層体の前記バッファ側の部分は、ともにC濃度が1018/cm3以上となるよう形成されることを特徴とする電子デバイス用エピタキシャル基板の製造方法。
  5. 　前記Si単結晶基板は、比抵抗が1000Ω・cm以上で、前記初期成長層から0.1μmの深さまでのIII族原子の合計の最大濃度が1×1016/cm3以下であり、かつ前記初期成長層から0.3μmの深さの位置でのIII族原子の合計濃度が1×1015/cm3以下となるよう形成される請求項４に記載の電子デバイス用エピタキシャル基板の製造方法。
PCT/JP2009/006840 2008-12-15 2009-12-14 電子デバイス用エピタキシャル基板およびその製造方法 WO2010070863A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2009801568052A CN102318049B (zh) 2008-12-15 2009-12-14 电子器件用外延基板及其生产方法
US13/139,428 US8410472B2 (en) 2008-12-15 2009-12-14 Epitaxial substrate for electronic device and method of producing the same
EP09833171.3A EP2360719B1 (en) 2008-12-15 2009-12-14 Epitaxial substrate for electronic devices and manufacturing method therefor
KR1020117014783A KR101273040B1 (ko) 2008-12-15 2009-12-14 전자 디바이스용 에피택셜 기판 및 그 제조 방법

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2008318435 2008-12-15
JP2008-318435 2008-12-15
JP2009036863 2009-02-19
JP2009-036863 2009-02-19
JP2009-280860 2009-12-10
JP2009280860A JP4677499B2 (ja) 2008-12-15 2009-12-10 電子デバイス用エピタキシャル基板およびその製造方法

Publications (1)

Publication Number Publication Date
WO2010070863A1 true WO2010070863A1 (ja) 2010-06-24

Family

ID=42268544

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/006840 WO2010070863A1 (ja) 2008-12-15 2009-12-14 電子デバイス用エピタキシャル基板およびその製造方法

Country Status (6)

Country Link
US (1) US8410472B2 (ja)
EP (1) EP2360719B1 (ja)
JP (1) JP4677499B2 (ja)
KR (1) KR101273040B1 (ja)
CN (1) CN102318049B (ja)
WO (1) WO2010070863A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120025202A1 (en) * 2010-07-30 2012-02-02 Sumitomo Electric Industries, Ltd. Semiconductor device and method for fabricating the same
CN102891174A (zh) * 2011-07-19 2013-01-23 夏普株式会社 包括氮化物基半导体层的外延片
US10186588B1 (en) 2017-09-20 2019-01-22 Kabushiki Kaisha Toshiba Semiconductor substrate and semiconductor device
WO2019151441A1 (ja) * 2018-02-01 2019-08-08 住友化学株式会社 半導体ウエハー及びその製造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5649112B2 (ja) * 2010-07-30 2015-01-07 パナソニック株式会社 電界効果トランジスタ
CN103155124A (zh) * 2010-11-19 2013-06-12 松下电器产业株式会社 氮化物半导体装置
JP5707903B2 (ja) * 2010-12-02 2015-04-30 富士通株式会社 化合物半導体装置及びその製造方法
JP6018360B2 (ja) 2010-12-02 2016-11-02 富士通株式会社 化合物半導体装置及びその製造方法
KR101259126B1 (ko) 2011-07-25 2013-04-26 엘지전자 주식회사 질화물계 반도체 이종접합 반도체 소자 및 그 제조방법
KR101364026B1 (ko) * 2012-08-22 2014-02-17 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
JP5785103B2 (ja) * 2012-01-16 2015-09-24 シャープ株式会社 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
KR101933230B1 (ko) * 2012-08-10 2018-12-27 엔지케이 인슐레이터 엘티디 반도체 소자, ｈｅｍｔ 소자, 및 반도체 소자의 제조 방법
CN104704608B (zh) * 2012-09-13 2017-03-22 松下知识产权经营株式会社 氮化物半导体结构物
FR3005202B1 (fr) 2013-04-30 2016-10-14 Commissariat Energie Atomique Procede de formation d'une zone implantee pour un transistor a heterojonction de type normalement bloque
KR102232558B1 (ko) * 2013-06-06 2021-03-29 엔지케이 인슐레이터 엘티디 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법
US20150021666A1 (en) * 2013-07-17 2015-01-22 Taiwan Semiconductor Manufacturing Company., Ltd. Transistor having partially or wholly replaced substrate and method of making the same
US9437726B2 (en) 2013-07-19 2016-09-06 Sharp Kabushiki Kaisha Field effect transistor
JP2015070085A (ja) * 2013-09-27 2015-04-13 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2015103665A (ja) * 2013-11-25 2015-06-04 シャープ株式会社 窒化物半導体エピタキシャルウエハおよび窒化物半導体
DE102013225632A1 (de) * 2013-12-11 2015-06-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Schicht
US9608103B2 (en) * 2014-10-02 2017-03-28 Toshiba Corporation High electron mobility transistor with periodically carbon doped gallium nitride
JP6261523B2 (ja) * 2015-01-08 2018-01-17 信越半導体株式会社 電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法
US10109736B2 (en) 2015-02-12 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Superlattice buffer structure for gallium nitride transistors
JP6494361B2 (ja) * 2015-03-25 2019-04-03 ローム株式会社 窒化物半導体デバイス
US9768258B1 (en) 2016-03-17 2017-09-19 Infineon Technologies Austria Ag Substrate structure, semiconductor component and method
EP3486939B1 (en) * 2017-11-20 2020-04-01 IMEC vzw Method for forming a semiconductor structure for a gallium nitride channel device
JP7393138B2 (ja) * 2019-06-24 2023-12-06 住友化学株式会社 Ｉｉｉ族窒化物積層体
US20220029007A1 (en) * 2020-07-24 2022-01-27 Vanguard International Semiconductor Corporation Semiconductor structure and semiconductor device
JP2022050886A (ja) * 2020-09-18 2022-03-31 信越半導体株式会社 窒化物半導体ウェーハの製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258005A (ja) * 2002-03-07 2003-09-12 National Institute Of Advanced Industrial & Technology ＧａＮ系ヘテロ接合電界効果トランジスタ及びその特性を制御する方法
JP2003282598A (ja) 2002-03-22 2003-10-03 Ngk Insulators Ltd エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス
JP2005085852A (ja) 2003-09-05 2005-03-31 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2005512327A (ja) * 2001-12-03 2005-04-28 クリー　インコーポレイテッド へテロ接合トランジスタ及びその製造方法
JP2006114655A (ja) * 2004-10-14 2006-04-27 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2007251144A (ja) 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
JP2008522447A (ja) 2004-12-03 2008-06-26 ニトロネックス コーポレイション シリコン基板からなるｉｉｉ族窒化物材料構造体
JP2008227478A (ja) * 2007-02-16 2008-09-25 Sumitomo Chemical Co Ltd ガリウムナイトライド系エピタキシャル結晶及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP4514584B2 (ja) * 2004-11-16 2010-07-28 富士通株式会社 化合物半導体装置及びその製造方法
JP2007088426A (ja) * 2005-08-25 2007-04-05 Furukawa Electric Co Ltd:The 半導体電子デバイス
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP5224311B2 (ja) * 2007-01-05 2013-07-03 古河電気工業株式会社 半導体電子デバイス
EP2259295A4 (en) * 2008-03-24 2013-11-27 Ngk Insulators Ltd EPITAXIAL SUBSTRATE FOR SEMICONDUCTOR ELEMENT, SEMICONDUCTOR ELEMENT, AND PROCESS FOR PRODUCING EPITAXIAL SUBSTRATE FOR SEMICONDUCTOR ELEMENT
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005512327A (ja) * 2001-12-03 2005-04-28 クリー　インコーポレイテッド へテロ接合トランジスタ及びその製造方法
JP2003258005A (ja) * 2002-03-07 2003-09-12 National Institute Of Advanced Industrial & Technology ＧａＮ系ヘテロ接合電界効果トランジスタ及びその特性を制御する方法
JP2003282598A (ja) 2002-03-22 2003-10-03 Ngk Insulators Ltd エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス
JP2005085852A (ja) 2003-09-05 2005-03-31 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2006114655A (ja) * 2004-10-14 2006-04-27 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2008522447A (ja) 2004-12-03 2008-06-26 ニトロネックス コーポレイション シリコン基板からなるｉｉｉ族窒化物材料構造体
JP2007251144A (ja) 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
JP2008227478A (ja) * 2007-02-16 2008-09-25 Sumitomo Chemical Co Ltd ガリウムナイトライド系エピタキシャル結晶及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2360719A4 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120025202A1 (en) * 2010-07-30 2012-02-02 Sumitomo Electric Industries, Ltd. Semiconductor device and method for fabricating the same
CN102891174A (zh) * 2011-07-19 2013-01-23 夏普株式会社 包括氮化物基半导体层的外延片
US10186588B1 (en) 2017-09-20 2019-01-22 Kabushiki Kaisha Toshiba Semiconductor substrate and semiconductor device
WO2019151441A1 (ja) * 2018-02-01 2019-08-08 住友化学株式会社 半導体ウエハー及びその製造方法

Also Published As

Publication number Publication date
EP2360719A1 (en) 2011-08-24
US8410472B2 (en) 2013-04-02
CN102318049B (zh) 2013-09-11
KR20110099021A (ko) 2011-09-05
EP2360719A4 (en) 2013-07-17
JP2010245504A (ja) 2010-10-28
JP4677499B2 (ja) 2011-04-27
CN102318049A (zh) 2012-01-11
KR101273040B1 (ko) 2013-06-10
US20110240962A1 (en) 2011-10-06
EP2360719B1 (en) 2015-10-21

Similar Documents

Publication Publication Date Title
JP4677499B2 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
KR101321625B1 (ko) 전자 디바이스용 에피택셜 기판 및 그 제조방법
JP4685953B2 (ja) 横方向を電流導通方向とする電子デバイス用エピタキシャル基板およびその製造方法
US8785942B2 (en) Nitride semiconductor substrate and method of manufacturing the same
JP5622499B2 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
EP2610898A1 (en) Epitaxial substrate for semiconductor element, semiconductor element, method for fabricating epitaxial substrate for semiconductor element, and method for fabricating semiconductor element
US8946863B2 (en) Epitaxial substrate for electronic device comprising a high resistance single crystal substrate on a low resistance single crystal substrate, and method of manufacturing
JP2015111670A (ja) 半導体フィールドプレートを含むｉｉｉ−ｖ族トランジスタ
WO2015045412A1 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
US8148751B2 (en) Group III nitride semiconductor wafer and group III nitride semiconductor device
JP5378128B2 (ja) 電子デバイス用エピタキシャル基板およびｉｉｉ族窒化物電子デバイス用エピタキシャル基板
JP2014241387A (ja) 基板、基板の製造方法、及び電子装置
JP2015070091A (ja) Ｉｉｉ族窒化物半導体基板
JP2014022698A (ja) 窒化物半導体成長用Ｓｉ基板およびそれを用いた電子デバイス用エピタキシャル基板およびそれらの製造方法
TWI462286B (zh) A epitaxial substrate for electronic components and a method for manufacturing the same
JP6404738B2 (ja) 電子デバイス用エピタキシャル基板および高電子移動度トランジスタならびにそれらの製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980156805.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09833171

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13139428

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2009833171

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20117014783

Country of ref document: KR

Kind code of ref document: A