WO2010041365A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- WO2010041365A1 WO2010041365A1 PCT/JP2009/003510 JP2009003510W WO2010041365A1 WO 2010041365 A1 WO2010041365 A1 WO 2010041365A1 JP 2009003510 W JP2009003510 W JP 2009003510W WO 2010041365 A1 WO2010041365 A1 WO 2010041365A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- wiring
- metal wiring
- insulating film
- metal
- semiconductor device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05664—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0495—5th Group
- H01L2924/04953—TaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Definitions
- the present invention relates to a semiconductor device, and more particularly to a semiconductor device provided with a metal pad.
- FIG. 16 is a plan view showing a configuration of a conventional semiconductor device.
- FIG. 16 only the second opening 114a, the metal pad 113, the first opening 111a, the contact metal wiring 110, and the via plug 109 are illustrated for the sake of simplicity.
- FIG. 17 is a cross-sectional view showing a configuration of a conventional semiconductor device, specifically, a cross-sectional view taken along line XVII-XVII shown in FIG.
- the conventional semiconductor device includes interlayer insulating films 101, 103, 106, 108 sequentially formed on a semiconductor substrate 100, metal wirings 104 ⁇ / b> A, 104 ⁇ / b> B formed on the interlayer insulating film 103, Via plug 109 formed in insulating film 106, contact metal wiring 110 formed in interlayer insulating film 108, first protective insulating film 111 formed on interlayer insulating film 108, and first protective insulating film A metal pad 113 formed on the metal pad 113 via a barrier metal film 112 and a second protective insulating film 114 formed on the metal pad 113 are provided.
- the first opening 111 a is formed in the first protective insulating film 111
- the second opening 114 a is formed in the second protective insulating film 114.
- the metal pad 113 is connected to the contact metal wiring 110 through a contact portion 113C formed through the barrier metal film 112 in the first opening 111a.
- the contact metal wiring 110 is connected to the metal wiring 104B via the via plug 109.
- the metal wiring 104 ⁇ / b> B is electrically connected to the metal pad 113 and has the same potential as the metal pad 113.
- the metal wiring 104 ⁇ / b> A is not electrically connected to the metal pad 113 and is a wiring having a different potential from the metal pad 113.
- each of the plurality of via plugs 109 is disposed below the contact metal wiring 110 so as to be separated from each other.
- the contact metal wiring 110 is formed only in a region of the interlayer insulating film 108 formed above the metal wiring 104B, and the metal pad 113 is interposed between the metal pad 113 and the metal wiring 104A having a different potential.
- the number of existing interlayer insulating films can be increased, and the metal wiring 104 ⁇ / b> A can be separated from the metal pad 113.
- the probe needle 200 is applied to the metal pad 113 (see FIG. 18A), or when the wire bond 300 is connected to the metal pad 113 (see FIG. 18B), the probe needle or wire bond is used. Then, the metal pad 113 is cut and the barrier metal film 112 is broken, and further reaches the metal wiring 104A to the first protective insulating film 111 and the interlayer insulating films 108 and 106 located below the cut portion of the metal pad 113. Since the occurrence of cracks can be suppressed, the occurrence of a short circuit between the metal pad 113 and the metal pad 113 and the metal wiring 104A having a different potential can be suppressed.
- the conventional semiconductor device has the following problems.
- the first protective insulating film 111 is a film having a relatively high moisture resistance
- the interlayer insulating films 108, 106, 103, and 101 are films having a relatively low moisture resistance. Therefore, the moisture that has entered the crack diffuses into the interlayer insulating film 108 and further sequentially diffuses into the interlayer insulating films 106, 103, 101 under the interlayer insulating film 108.
- the object of the present invention is to reduce the reliability of the wiring in the vicinity of the metal pad even if a crack occurs in the interlayer insulating film located below the metal pad and moisture may enter the crack. Is to prevent it.
- a semiconductor device includes an interlayer insulating film formed on a semiconductor substrate, a ring metal wiring provided through the interlayer insulating film, and an interlayer insulating film.
- Contact metal wiring provided through the film, a first protective insulating film formed on the interlayer insulating film and on the entire upper surface of the ring metal wiring, and formed on the first protective insulating film
- the metal wiring for the ring is provided in a ring shape in a region located below the metal pad in the interlayer insulating film, and the metal pad is a first protective insulating film formed on the first protective insulating film. It is characterized in that it is connected to the contact metal wiring through the opening.
- the metal pad is scraped by the probe needle or the wire bond, and the metal pad Even if cracks occur in the interlayer insulating film located below the scraped portion and moisture enters the cracks, moisture that diffuses into the cracks, particularly in the lateral direction, due to the metal wiring for the ring However, since it can be prevented from diffusing to the outer region not surrounded by the ring metal wiring, it is possible to prevent the reliability of the wiring in the vicinity of the metal pad from being lowered.
- the semiconductor device preferably further includes a base insulating film formed below the interlayer insulating film, and the base insulating film preferably has higher moisture resistance than the interlayer insulating film.
- the base insulating film can prevent the water that has diffused into the cracks from diffusing downward, in particular, under the base insulating film. Accordingly, moisture can be retained in the inner region where the side surface is surrounded by the ring metal wiring and the bottom surface is surrounded by the base insulating film, so that the reliability of the wiring near the metal pad can be further prevented from being lowered. .
- the base insulating film is preferably made of a nitride insulating film.
- the wiring width of the contact metal wiring is equal to or larger than the wiring width of the ring metal wiring.
- the semiconductor device further includes a second protective insulating film formed on the metal pad, and the second opening formed in the second protective insulating film is formed on the metal pad. In addition, it is preferably disposed above the inner region surrounded by the ring metal wiring.
- the second opening is disposed above the inner region surrounded by the ring metal wiring, in other words, the ring metal wiring is located outside the second opening (i.e., Arranged below the second protective insulating film), the ring metal wiring exposes the region of the interlayer insulating film where cracks are likely to occur (that is, in the second opening of the metal pad). A region located below the region to be performed).
- the contact metal wiring and the ring metal wiring are preferably made of copper wiring.
- the metal pad is preferably made of an aluminum pad.
- the contact metal wiring is between the first wiring portion and the center position between the first wiring portion and the second wiring portion facing each other in the ring metal wiring, And it is arrange
- the contact metal wiring is disposed on the first wiring portion side of the ring metal wiring, for example, a wire bond is provided on the second wiring portion side of the ring metal wiring, and the wire bond is provided.
- the contact metal wiring can be provided on the metal pad so as not to be disposed below the contact metal wiring.
- the contact metal wiring is provided in an inner region surrounded by the ring metal wiring and is spaced apart from the ring metal wiring. Preferably, it is formed on the metal wiring and the interlayer insulating film.
- the first opening is formed so that the entire upper surface of the contact metal wiring is exposed therein.
- the bottom side corner of the first opening can be separated from the contact metal wiring. Therefore, the contact metal wiring does not contact the corner portion (thin film thickness portion) of the barrier metal film, so that the metal of the contact metal wiring passes through the corner portion of the barrier metal film. Precipitation can be prevented.
- the first opening is preferably formed such that a part of the upper surface of the contact metal wiring is exposed inside.
- the contact metal wiring is provided in an inner region surrounded by the ring metal wiring and is spaced apart from the ring metal wiring. It is preferable that it is formed only on the metal wiring.
- the contact metal wiring is provided in an outer region not surrounded by the ring metal wiring and is separated from the ring metal wiring, and the first opening is It is preferably formed only on the contact metal wiring.
- the ring metal wiring is preferably connected to the power supply wiring.
- the potential of the ring metal wiring is fixed at a constant potential, it is possible to suppress the occurrence of noise on the metal pad due to the fluctuation of the potential of the ring metal wiring.
- the metal pad is shielded by the metal wiring for the ring, and the noise of the metal pad causes other metal pads adjacent to the metal pad and the surroundings of the metal pad. Propagation to the wiring arranged in can be suppressed.
- the ring metal wiring is preferably connected to a metal pad.
- the potential of the ring metal wiring is fixed to a constant potential (the same potential as the metal pad), it is possible to suppress the occurrence of noise on the metal pad due to the fluctuation of the potential of the ring metal wiring.
- the semiconductor device of the present invention for example, when a probe needle is applied to a metal pad or when a wire bond is connected to the metal pad, the metal pad is scraped by the probe needle or the wire bond, and the scraped portion of the metal pad is removed. Even if cracks occur in the interlayer insulating film located below, and moisture may enter the cracks, the moisture that has diffused in the lateral direction from the moisture that has entered the cracks due to the metal wiring for the ring, Since it is possible to prevent diffusion to the outer region not surrounded by the metal wiring, the reliability of the wiring in the vicinity of the metal pad can be prevented from being lowered.
- FIG. 1 is a plan view showing a configuration of a device chip in the semiconductor device according to the first embodiment of the present invention.
- 2A is a plan view showing a configuration of a region including a metal pad in the semiconductor device according to the first embodiment of the present invention.
- FIG. 2B is a cross-sectional view, and FIG. It is a figure which shows the correspondence of the plane structure shown to ⁇ ⁇ and a cross-sectional structure.
- FIG. 3 is a cross-sectional view showing the configuration of a region including a metal pad on the right side in the semiconductor device according to the first embodiment of the present invention, and showing the configuration of a partial region of the element formation region on the left side.
- FIG. 1 is a plan view showing a configuration of a device chip in the semiconductor device according to the first embodiment of the present invention.
- 2A is a plan view showing a configuration of a region including a metal pad in the semiconductor device according to the first embodiment of the present invention.
- FIG. 2B is a cross
- FIG. 4 is a plan view showing a configuration of a region including a metal pad in a semiconductor device according to Modification 1 of the first embodiment of the present invention.
- FIG. 5 is a cross-sectional view showing a configuration of a region including a metal pad in a semiconductor device according to Modification 1 of the first embodiment of the present invention.
- FIG. 6 is a cross-sectional view showing a configuration of a region including a metal pad in a semiconductor device according to Modification 2 of the first embodiment of the present invention.
- FIG. 7 is a cross-sectional view showing a configuration of a region including a metal pad in a semiconductor device according to Modification 3 of the first embodiment of the present invention.
- FIG. 8 is a cross-sectional view showing a configuration of a region including a metal pad in a semiconductor device according to Modification 4 of the first embodiment of the present invention.
- FIG. 9A is a plan view showing the configuration of a device chip in a semiconductor device according to Modification 5 of the first embodiment of the present invention
- FIG. 9B is a plan view of the first embodiment of the present invention.
- FIG. 16 is a plan view showing a configuration of a region including a plurality of metal pads in a semiconductor device according to Modification Example 5 of FIG.
- FIG. 10 is a plan view showing a configuration of a region including a plurality of metal pads in a semiconductor device according to Modification 6 of the first embodiment of the present invention.
- FIG. 11 is a plan view showing a configuration of a region including a metal pad in a semiconductor device according to the second embodiment of the present invention.
- FIG. 12 is a cross-sectional view showing a configuration of a region including a metal pad in a semiconductor device according to the second embodiment of the present invention.
- FIG. 13 is a plan view showing a configuration of a region including a metal pad in a semiconductor device according to a modification of the second embodiment of the present invention.
- FIG. 14 is a cross-sectional view showing a configuration of a region including a metal pad in a semiconductor device according to a modification of the second embodiment of the present invention.
- FIG. 12 is a cross-sectional view showing a configuration of a region including a metal pad in a semiconductor device according to the second embodiment of the present invention.
- FIG. 15 is a plan view showing a configuration of a region including a plurality of metal pads in a semiconductor device according to another embodiment of the present invention.
- FIG. 16 is a plan view showing a configuration of a conventional semiconductor device.
- FIG. 17 is a cross-sectional view showing a configuration of a conventional semiconductor device.
- 18A is a cross-sectional view showing a probe needle applied to a metal pad, and
- FIG. 18B is a cross-sectional view showing a wire bond connected to the metal pad.
- FIG. 1 is a plan view showing the configuration of the semiconductor device according to the first embodiment of the present invention. Specifically, FIG. 1 is a plan view showing the configuration of a device chip in the semiconductor device.
- the device chip D is provided with an element formation region Re in which elements are formed in the central region, and a pad arrangement region Rp in which a plurality of metal pads are arranged in the peripheral region. Yes.
- FIG. 2A is a plan view showing the configuration of the semiconductor device according to the first embodiment of the present invention, specifically, an enlarged plan view showing the configuration of the region rp including the metal pad shown in FIG. It is.
- FIG. 2 (a) only the second opening 24a, the metal pad 23, the first opening 21a, the ring metal wiring 20A, the contact metal wiring 20B, and the via plug 19 are shown for simplification.
- Illustrated. 2 (b) is a cross-sectional view (the same cross-sectional view as the cross-sectional view shown on the right side of FIG.
- FIG. 3 is a cross-sectional view showing the configuration of the semiconductor device according to the first embodiment of the present invention. Specifically, the configuration of the region rp including the metal pad in the semiconductor device is shown on the right side, while the element formation region It is sectional drawing which shows the structure of the partial area
- FIG. 3 is a cross-sectional view taken along line IIIrp-IIIrp shown in FIG. b) The same cross-sectional view as shown in FIG. In FIG. 2 (a) and the following plan views, they are shown using solid lines and dotted lines, but there is no particular distinction due to the difference between these lines.
- the semiconductor device includes an interlayer insulating film 11, a base insulating film 12, an interlayer insulating film 13, an interlayer insulating film 13, and an insulating film formed sequentially on a semiconductor substrate 10 made of silicon.
- a first protective insulating film 21 metal pad 23 formed through a barrier metal film 22 is formed on, and a second protective insulating film 24 formed on the metal pad 23.
- a first opening 21 a is formed in the first protective insulating film 21, and a second opening 24 a is formed in the second protective insulating film 24.
- the metal pad 23 is connected to the contact metal wiring 20B through the first opening 21a formed in the first protective insulating film 21.
- the contact portion 23C formed in the first opening 21a of the metal pad 23 is connected to the contact metal wiring 20B through the barrier metal film 22 (here, the present specification).
- the contact portion of the metal pad in each of the embodiments means the entire portion of the metal pad formed in the first opening via the barrier metal film, and the contact portion of the metal pad 23 in the present embodiment. 23C is partially in contact with the contact metal wiring 20B via the barrier metal film 22).
- the contact metal wiring 20B is connected to the lower metal wiring 14B through the via plug 19.
- the metal wiring 14 ⁇ / b> B is electrically connected to the metal pad 23 and has the same potential as the metal pad 23.
- the metal wiring 14 ⁇ / b> A is not electrically connected to the metal pad 23, and is a wiring having a different potential from the metal pad 23.
- the signal wiring 20re is connected to the lower signal wiring 14re through the via plug 19re.
- the metal wirings 14A and 14B and the signal wiring 14re are formed in a wiring groove penetrating the interlayer insulating film 13 and the base insulating film 12 via a barrier metal film (not shown).
- the via plugs 19 and 19re are formed in a via hole penetrating the interlayer insulating film 16 and the base insulating film 15 via a barrier metal film (not shown).
- the ring and contact metal wirings 20A and 20B and the signal wiring 20re are formed in a wiring groove penetrating the interlayer insulating film 18 and the base insulating film 17 through a barrier metal film (not shown). .
- each of the plurality of via plugs 19 is arranged separately from each other under the contact metal wiring 20B.
- the ring metal wiring 20A disposed below the metal pad 23 surrounds the region located below the second opening 24a in the region located outside and below the first and second openings 21a, 24a. Are arranged in a ring shape.
- the contact metal wiring 20B disposed under the metal pad 23 is disposed in a region located below the first opening 21a, and is surrounded by the ring metal wiring 20A.
- the interlayer insulating films 11, 13, 16, and 18 are, for example, a silicon oxide film (SiO 2 ), an oxide insulating film such as a TEOS oxide film using TEOS, or a silicon oxide film doped with carbon (SiOC film), Alternatively, it is made of a low dielectric constant insulating film such as a silicon oxide film (FSG film) doped with fluorine.
- SiO 2 silicon oxide film
- SiOC film silicon oxide film doped with carbon
- FSG film silicon oxide film doped with fluorine.
- the base insulating films 12, 15, 17 have higher moisture resistance than the interlayer insulating films 11, 13, 16, 18, and moisture passes through the base insulating films 12, 15, 17 and the base insulating films 12, 15, 17. It can be prevented from spreading outside.
- Examples of the material of the base insulating films 12, 15, and 17 include nitride insulating films such as a silicon nitride film (SiN film), a silicon carbonitride film (SiCN film), and a silicon oxynitride film (SiON film).
- the film thickness of the base insulating films 12, 15, and 17 is, for example, 10 nm to 300 nm.
- the ring metal wiring 20 ⁇ / b> A is provided in a ring shape in a region located below the metal pad 23 in the base insulating film 17 and the interlayer insulating film 18.
- the ring metal wiring 20 ⁇ / b> A is disposed below a region (that is, the first protective insulating film 21) located outside the first opening 21 a, and the entire upper surface thereof is the first protective insulating film 21. Is in contact with.
- the ring metal wiring 20A is disposed below a region (that is, the second protective insulating film 24) located outside the second opening 24a.
- the barrier metal film of the ring metal wiring 20A is made of, for example, a tantalum nitride film (TaN film).
- the contact metal wiring 20B is formed in the inner region 18I surrounded by the ring metal wiring 20A, and is provided apart from the ring metal wiring 20A.
- the inner region 18I refers to a region surrounded by the ring metal wiring 20A in the interlayer insulating film 18, as shown in FIG.
- the entire upper surface of the contact metal wiring 20B is exposed in the first opening 21a, and a corner between the side surface and the bottom surface of the first opening 21a (hereinafter referred to as “bottom side corner”). It is separated from That is, the contact metal wiring 20B is in contact with the portion of the barrier metal film 22 formed on the bottom surface of the first opening 21a.
- the barrier metal film of the contact metal wiring 20B is made of, for example, a tantalum nitride film (TaN film).
- the contact metal wiring 20B is preferably arranged at the following position. That is, as shown in FIG. 2, portions of the ring metal wiring 20 ⁇ / b> A that face each other along the direction V perpendicular to the extending direction P of the contact metal wiring 20 ⁇ / b> B are defined as “first wiring portion 20 ⁇ / b> A ⁇ b> 1” and “second wiring Portion 20A2 ”, and the position of the partition line that divides the region between the first wiring portion 20A1 and the second wiring portion 20A2 in half is“ center position C ”, the contact metal wiring 20B is It is preferable that the first wiring portion 20A1 is disposed between the central position C and the first wiring portion 20A1 and closer to the first wiring portion 20A1 than the central position C. In other words, the contact metal wiring 20B is preferably not disposed between the central position C and the second wiring portion 20A2.
- the ring metal wiring 20A and the contact metal wiring 20B are made of copper wiring made of copper or a copper alloy (for example, Cu—Al containing copper as a main component and a small amount of aluminum added). Further, the wiring width of the contact metal wiring 20B (see FIG. 3: W20B) is equal to or larger than the wiring width of the ring metal wiring 20A (see FIG. 3: W20A). For example, the wiring width of the ring metal wiring 20A is 0.1 ⁇ m to 10 ⁇ m, and the wiring width of the contact metal wiring 20B is 5 ⁇ m to 30 ⁇ m.
- the first protective insulating film 21 is made of a single layer film of a silicon nitride film or a laminated film of a silicon nitride film and a TEOS oxide film. As shown in FIGS. 2 and 3, the first opening 21a is formed on the contact metal wiring 20B and the interlayer insulating film 18 so that the entire upper surface of the contact metal wiring 20B is exposed therein. The first opening 21a is formed, and the bottom side corner is provided away from the contact metal wiring 20B. That is, the first opening 21a is provided so that there is no wiring at the bottom side corner.
- the metal pad 23 is made of, for example, aluminum or an aluminum alloy (for example, Al—Si containing aluminum as a main component with a small amount of silicon added, and Al—Si containing aluminum as a main component with a small amount of copper added). It is made of an aluminum pad made of Al or Si-Cu) containing Cu or aluminum as a main component and a slight amount of silicon and copper added.
- the region exposed in the second opening 24a of the metal pad 23 is, for example, a region to which a probe needle (see FIG. 18 (a): 200 described above) is applied during probe inspection, and / or a wire. This is a region to which a bond (see FIG. 18B: 300 described above) is connected.
- the barrier metal film 22 under the metal pad 23 is made of, for example, a laminated film (Ti film / TiN film) of a titanium film and a titanium nitride film.
- the second protective insulating film 24 is made of, for example, a silicon nitride film.
- the second opening 24a is formed on the metal pad 23 and is disposed above the inner region 18I surrounded by the ring metal wiring 20A.
- the probe needle applied to the metal pad 23 exposed in the second opening 24a, or the wire bond connected to the metal pad 23 is the position X (see FIG. 3) of the contact metal wiring 20B and the second position. It is preferable that the opening 24a is disposed at a position closer to the side surface position Y than the side surface position X between the side surface position Y (see FIG. 3) of the opening 24a.
- the contact metal wiring 20B is preferably disposed between the central position C and the first wiring part 20A1 at a position closer to the first wiring part 20A1 than to the central position C.
- the contact metal wiring 20B is preferably disposed on the first wiring portion 20A1 side, while the wire bond is preferably disposed on the second wiring portion 20A2 side. In this way, the wire bond can be provided on the metal pad 23 so that the contact metal wiring 20B is not disposed below the wire bond.
- an interlayer insulating film 11, a base insulating film 12, and an interlayer insulating film 13 are sequentially formed on the semiconductor substrate 10 by a CVD (Chemical Vapor Deposition) method.
- a barrier metal film is formed on the interlayer insulating film 13 and on the bottom and side walls of the wiring groove by sputtering.
- a seed film containing copper is formed on the barrier metal film by sputtering, and then a conductive film containing copper is formed on the seed film by electrolytic plating.
- the metal wirings 14A and 14B are formed in the wiring trench via the barrier metal film (not shown).
- the signal wiring 14re is formed in the signal wiring trench through a barrier metal film (not shown).
- a base insulating film 15, an interlayer insulating film 16, a base insulating film 17, and an interlayer insulating film 18 are sequentially formed on the interlayer insulating film 13 by a CVD method. Thereafter, holes penetrating through the interlayer insulating film 18, the base insulating film 17, the interlayer insulating film 16, and the base insulating film 15 were formed by photolithography and etching, and via holes were formed in the base insulating film 15 and the interlayer insulating film 16.
- contact wiring grooves communicating with the via holes are formed in the base insulating film 17 and the interlayer insulating film 18 by photolithography and etching, and ring wiring grooves are formed in the base insulating film 17 and the interlayer insulating film 18.
- the interlayer insulating film 16 exposed in the contact wiring groove by photolithography and etching.
- a via hole penetrating the base insulating film 15 and communicating with the contact wiring trench may be formed.
- a signal wiring groove and a via hole communicating with the signal wiring groove are formed in the partial region re of the element formation region.
- a barrier metal film is formed on the interlayer insulating film 18, on the bottom and side walls of the via hole, the bottom and side walls of the contact wiring groove, and the bottom and side walls of the ring wiring groove by, for example, sputtering.
- a seed film containing copper (Cu) is formed on the barrier metal film by sputtering, and then a conductive film containing copper (Cu) is formed on the seed film by electrolytic plating.
- portions of the conductive film, the seed film, and the barrier metal film formed outside the contact wiring groove and the ring wiring groove are removed by CMP.
- the via plug 19 is formed in the via hole via the barrier metal film (not shown), and is connected to the via plug 19 in the contact wiring groove via the barrier metal film (not shown).
- Contact metal wiring 20B is formed.
- a ring metal wiring 20A is formed in the ring wiring groove through a barrier metal film (not shown).
- a via plug 19re is formed in the via hole via a barrier metal film (not shown), and a barrier metal film (not shown) is formed in the signal wiring trench.
- a signal wiring 20re connected to the via plug 19re is formed. Accordingly, the via plug 19 and the contact metal wiring 20B are integrally formed, while the via plug 19re and the signal wiring 20re are integrally formed.
- the entire contact metal wiring 20B is formed on the first protective insulating film 21 by photolithography and etching.
- a first opening 21a exposing the upper surface is formed.
- a barrier metal film is formed on the first protective insulating film 21 and the bottom and side walls of the first opening 21a by sputtering, and then aluminum (on the barrier metal film by sputtering).
- a conductive film containing Al) is formed.
- the conductive film and the barrier metal film are sequentially patterned by, for example, photolithography and etching, and the barrier metal is formed on the first protective insulating film 21 located in the first opening portion 21a and the outer peripheral portion thereof.
- a metal pad 23 made of an aluminum pad is formed through the film 22.
- the second protective insulating film 24 is formed on the metal pad 23 by the CVD method, a part of the upper surface of the metal pad 23 is formed on the second protective insulating film 24 by photolithography and etching. A second opening 24a to be exposed is formed.
- the semiconductor device according to this embodiment can be manufactured.
- the metal pad 23 is formed by the probe needle or the wire bond. Even if the barrier metal film 22 is cracked and a crack is generated in the interlayer insulating film 18 located below the scraped portion of the metal pad 23, and moisture may enter the crack, the ring metal wiring 20A Further, it is possible to prevent the moisture that has diffused in the lateral direction from the moisture that has entered the cracks from diffusing into the outer region 18O that is not surrounded by the ring metal wiring 20A.
- the outer region 18O refers to a region of the interlayer insulating film 18 that is not surrounded by the ring metal wiring 20A, as shown in FIG.
- the base insulating film 17 having a moisture resistance higher than that of the interlayer insulating film 18 allows moisture that diffuses in the downward direction among the water that has entered the crack to diffuse into the interlayer insulating film 16 below the base insulating film 17. Can be prevented.
- moisture can be retained in the inner region 18I whose side surface is surrounded by the ring metal wiring 20A and whose bottom surface is surrounded by the base insulating film 17, so that the reliability of the wiring in the vicinity of the metal pad 113 is improved as in the prior art.
- moisture reaches a wiring arranged in an element formation region in the vicinity of the metal pad 113, and a portion of the wiring that is in contact with moisture is corroded or disconnected, or the wiring and another wiring. It is possible to prevent moisture from diffusing between them and causing the wiring to short-circuit with other wiring) (hereinafter referred to as “an effect of preventing a decrease in the reliability of the wiring”).
- the first opening 21 a on the contact metal wiring 20 ⁇ / b> B and the interlayer insulating film 18, the upper surface of the first protective insulating film 21 in the metal pad 23.
- the stepped portion Pd formed in the stepped portion between the first opening 21a and the bottom of the first opening 21a can be separated from the contact metal wiring 20B.
- a wire bond can be provided on the metal pad 23 such that the contact metal wiring 20B is disposed on the left side and the step portion Pd of the metal pad 23 is disposed on the right side.
- the current flowing between the wire bond and the contact metal wiring 20B does not flow through the stepped portion Pd of the metal pad 23 (in other words, a portion with poor coverage, that is, a portion with a small film thickness). Can be prevented from being lost, and the electromigration resistance of the metal pad 23 can be improved (hereinafter referred to as “the effect of preventing the metal pad 23 from being lost”).
- the contact metal wiring is formed on the left side of the wire bond 300.
- the stepped portion Pd of the metal pad 113 is disposed on the left side of the wire bond 300, so that the current flowing between the wirebond 300 and the contact metal wiring 110 flows through the stepped portion Pd of the metal pad 113.
- the stepped portion Pd of the metal pad 113 may be lost.
- the contact metal wiring 20B is in contact with the portion of the barrier metal film 22 formed on the bottom surface of the first opening 21a in the barrier metal film 22, and the bottom surface side of the first opening 21a in the barrier metal film 22 There is no contact with the corner portion Pe formed at the corner. Therefore, the metal of the contact metal wiring 20B is prevented from being deposited on the metal pad 23 through the corner portion Pe of the barrier metal film 22 (in other words, the portion with poor coverage, that is, the thin portion). it can.
- a metal deposition preventing effect on the metal pad 23 it is possible to prevent the metal deposition region of the metal pad 23 from being corroded. Furthermore, for example, it is possible to prevent a connection failure between the metal deposition region and the wire bond in the metal pad 23 (hereinafter referred to as “a metal deposition preventing effect on the metal pad 23”).
- the first opening 111a is formed so that a part of the upper surface of the contact metal wiring 110 is exposed in the first opening 111a.
- the metal of the contact metal wiring 110 may be deposited on the metal pad 113 through the corner portion Pe of the barrier metal film 112.
- the second opening 24a is disposed above the inner region 18I surrounded by the ring metal wiring 20A.
- the ring metal wiring 20A is disposed outside the second opening 24a.
- the ring metal wiring 20A causes a region (i.e., metal) that is likely to cause cracks in the interlayer insulating film 18.
- the pad 23 can be surrounded by a region located below the region exposed in the second opening 24a. In other words, even when a crack is generated in the interlayer insulating film 18 when, for example, a probe needle is applied to the metal pad 23 exposed in the second opening 24a or a wire bond is connected, the crack is generated. Can be generated in the inner region 18I surrounded by the ring metal wiring 20A.
- FIG. 4 is a plan view showing a configuration of a semiconductor device according to Modification 1 of the first embodiment of the present invention, and specifically, a plan view showing a configuration of a region including a metal pad in the semiconductor device.
- FIG. 5 is a cross-sectional view showing a configuration of a semiconductor device according to Modification 1 of the first embodiment of the present invention, and specifically, a cross-sectional view taken along the line VV shown in FIG. 4 and 5, the same reference numerals as those shown in FIGS. 2 and 3 are attached to the same constituent elements as those in the first embodiment. Therefore, in the present modification, differences from the first embodiment will be described.
- the contact metal wiring 20 ⁇ / b> Ba in this modification is partially exposed in the first opening 21 a (in other words, the first opening 21 a is It is formed in such a manner that a part of the upper surface of the contact metal wiring 20Ba is exposed).
- the contact metal wiring 20B in the first embodiment has its entire upper surface exposed in the first opening 21a.
- the arrangement positions of the contact metal wirings are different between the present modification and the first embodiment.
- the effect of preventing the reliability of the wiring from being lowered can be exhibited.
- the effect of preventing the metal pad 23 from being lost can be exhibited.
- FIG. 6 is a cross-sectional view showing a configuration of a semiconductor device according to Modification 2 of the first embodiment of the present invention, specifically, a cross-sectional view showing a configuration of a region including a metal pad in the semiconductor device. .
- FIG. 6 the same reference numerals as those shown in FIG. 3 are given to the same constituent elements as those in the first embodiment. Therefore, in the present modification, differences from the first embodiment will be described.
- the semiconductor device according to the present modification penetrates the interlayer insulating film 13 and the base insulating film 12 located below the ring metal wiring 20A as shown in FIG. And a connection metal wiring 14b connected to a power supply wiring (not shown), and a via plug 19b provided through the interlayer insulating film 16 and the base insulating film 15.
- the ring metal wiring 20A is connected to the connection metal wiring 14b connected to the power supply wiring via the via plug 19b.
- the connection metal wiring 14b is connected to the power supply wiring formed in the element formation region (see Re in FIG. 1: D) of the device chip (see FIG. 1: D), and is connected to the pad arrangement region (FIG. 1). : Rp (see Rp)).
- connection metal wiring 14b is made of a conductive film containing copper, and is formed in the wiring trench through a barrier metal film simultaneously with the formation of the metal wirings 14A and 14B.
- the via plug 19b is made of a conductive film containing copper. Simultaneously with the formation of the via plug 19, the via plug 19b is formed in the via hole via a barrier metal film and integrally formed with the ring metal wiring 20A.
- the characteristic point of this modification is that the ring metal wiring 20A is electrically connected to the power supply wiring, and the potential of the ring metal wiring 20A is fixed to the power supply potential.
- the effect of preventing the reliability of the wiring from being lowered can be exhibited.
- the effect of preventing the metal pad 23 from being lost can be exhibited.
- the effect of preventing metal deposition on the metal pad 23 can be exhibited as in the first embodiment.
- the potential of the ring metal wiring 20A to a constant potential (specifically, the power supply potential), it is possible to prevent noise from being generated on the metal pad 23 due to fluctuations in the potential of the ring metal wiring 20A. it can.
- the metal pad 23 is shielded by the ring metal wiring 20A, and the noise of the metal pad 23 causes other metal pads adjacent to the metal pad 23, and Propagation to the wiring arranged around the metal pad 23 can be suppressed.
- FIG. 7 is a cross-sectional view showing a configuration of a semiconductor device according to Modification 3 of the first embodiment of the present invention, specifically, a cross-sectional view showing a configuration of a region including a metal pad in the semiconductor device. .
- the same components as those in the first embodiment are denoted by the same reference numerals as those shown in FIG. Therefore, in the present modification, differences from the first embodiment will be described.
- connection metal wiring 20c that connects the contact metal wirings 20B is further provided.
- the ring metal wiring 20A is electrically connected to the metal pad 23 by the connection metal wiring 20c.
- the connection metal wiring 20c is provided in a part of a narrowly spaced region in the region where the ring metal wiring 20A and the contact metal wiring 20B face each other.
- the connection metal wiring 20c is made of a conductive film containing copper, and is formed in the wiring trench via a barrier metal film simultaneously with the formation of the ring metal wiring 20A and the contact metal wiring 20B.
- the feature of this modification is that the ring metal wiring 20A is electrically connected to the metal pad 23, and the potential of the ring metal wiring 20A is fixed to the potential of the metal pad 23. .
- the effect of preventing the reliability of the wiring from being lowered can be exhibited.
- the effect of preventing the metal pad 23 from being lost can be exhibited.
- the potential of the ring metal wiring 20A is fixed to a constant potential (specifically, the potential of the metal pad 23), noise is generated in the metal pad 23 due to fluctuations in the potential of the ring metal wiring 20A. This can be suppressed.
- FIG. 8 is a cross-sectional view showing a configuration of a semiconductor device according to Modification 4 of the first embodiment of the present invention, specifically, a cross-sectional view showing a configuration of a region including a metal pad in the semiconductor device. .
- the same components as those in the first embodiment are denoted by the same reference numerals as those shown in FIG. Therefore, in the present modification, differences from the first embodiment will be described.
- the semiconductor device according to the present modification is provided through the interlayer insulating film 13 and the base insulating film 12, as shown in FIG. 8, and is connected to the metal wiring 14B.
- a connection metal wiring 14d and a via plug 19d provided through the interlayer insulating film 16 and the base insulating film 15 are further provided.
- the ring metal wiring 20A is connected to the connection metal wiring 14d connected to the metal wiring 14B through the via plug 19d. That is, the ring metal wiring 20A is connected to the metal wiring 14B electrically connected to the metal pad 23 by the via plug 19d and the connection metal wiring 14d.
- connection metal wiring 14d is made of a conductive film containing copper, and is formed in the wiring trench through the barrier metal film and formed integrally with the metal wiring 14B simultaneously with the formation of the metal wirings 14A and 14B.
- the via plug 19d is made of a conductive film containing copper. At the same time as the via plug 19 is formed, the via plug 19d is formed in the via hole via a barrier metal film and integrally formed with the ring metal wiring 20A.
- the feature of this modification is that the ring metal wiring 20A is electrically connected to the metal pad 23, and the potential of the ring metal wiring 20A is fixed to the potential of the metal pad 23. .
- the difference between this modification and Modification 3 of the first embodiment is as follows.
- a connection metal wiring 14d connected to the metal wiring 14B is provided, and the ring metal wiring 20A is connected to the connection metal wiring 14d via the via plug 19d, thereby providing a ring.
- the metal wiring 20A is electrically connected to the metal pad 23.
- the ring metal wiring 20A is connected to the metal pad 23 by providing the connection metal wiring 20c connecting the contact metal wiring 20B and the ring metal wiring 20A. Connect electrically.
- the present modification and the third modification of the first embodiment differ in the configuration in which the ring metal wiring 20A is electrically connected to the metal pad 23.
- the effect of preventing the reliability of the wiring from being lowered can be exhibited.
- the effect of preventing the metal pad 23 from being lost can be exhibited.
- the effect of preventing metal deposition on the metal pad 23 can be exhibited as in the first embodiment.
- FIG. 9A is a plan view showing a configuration of a semiconductor device according to Modification 5 of the first embodiment of the present invention, specifically, a plan view showing a configuration of a device chip in the semiconductor device. .
- FIG. 9B is a plan view showing a configuration of a semiconductor device according to Modification 5 of the first embodiment of the present invention, and specifically includes a plurality of metal pads shown in FIG. It is an enlarged plan view which shows the structure of area
- the pad arrangement region Rp for example, in the extending direction of the pad arrangement region Rp (in other words, in the direction V perpendicular to the extending direction P of the contact metal wiring 20B).
- the metal pads 23 are arranged in two rows.
- FIG. 9B the planar configuration of the region including one metal pad 23 among the five metal pads 23 representatively shown in FIG. This is the same as the configuration shown in FIG.
- this modification is an example showing an example of the layout of the metal pad 23 in the first embodiment.
- the metal pads 23 are arranged in two rows in the pad arrangement region Rp along the direction V perpendicular to the extending direction P of the contact metal wiring 20B.
- the present invention is not limited to this.
- planar configuration of the region including one metal pad 23 is the same as the configuration shown in FIG. 2 in the first embodiment as shown in FIG. 9B.
- the present invention is not limited to this, and may be the same as the configuration shown in FIG. 4 in Modification 1 of the first embodiment, for example.
- the ring metal wiring 20A is provided below each of the five metal pads 23 has been described as a specific example. It is not limited to.
- the ring metal wiring may be provided only below the selected metal pad among the five metal pads.
- FIG. 10 is a plan view showing a configuration of a semiconductor device according to Modification 6 of the first embodiment of the present invention, specifically, a plan view showing a configuration of a region including a plurality of metal pads in the semiconductor device. It is.
- the same reference numerals as those shown in FIG. 9B are assigned to the same constituent elements as those in the fifth modification of the first embodiment. Accordingly, in the present modification, differences from Modification 5 of the first embodiment will be described.
- the ring metal wires 20A adjacent to each other along the direction V perpendicular to the direction P in which the contact metal wires 20B extend are shared by a common wiring portion 20Av.
- the ring metal wirings 20A adjacent to each other along the direction P in which the contact metal wiring 20B extends are shared by a common wiring portion 20Ap.
- the proportion of the ring metal wiring 20A in the device chip D can be made smaller than that in the modification 5 of the first embodiment, and thus the device chip D is reduced. be able to.
- FIG. 11 is a plan view showing a configuration of a semiconductor device according to the second embodiment of the present invention, and more specifically, a plan view showing a configuration of a region including a metal pad in the semiconductor device.
- FIG. 12 is a cross-sectional view showing the configuration of the semiconductor device according to the second embodiment of the present invention, specifically, a cross-sectional view taken along line XII-XII shown in FIG.
- FIG. 11 and FIG. 12 the same reference numerals as those shown in FIG. 2 and FIG. 3 are attached to the same constituent elements as those in the first embodiment. Therefore, in the present embodiment, points that differ from the first embodiment will be mainly described, and descriptions of points that are the same as those in the first embodiment will be omitted as appropriate.
- the ring metal wiring 20A is located below the metal pad 23 in the base insulating film 17 and the interlayer insulating film 18, as in the first embodiment. It is provided in a ring shape in the area to be. Further, the second opening 24a is disposed above the inner region 18I surrounded by the ring metal wiring 20A, as in the first embodiment.
- the contact metal wiring 20B is formed in the inner region 18I surrounded by the ring metal wiring 20A, and is provided apart from the ring metal wiring 20A.
- the arrangement position of the contact metal wiring 20B is between the central position C and the first wiring part 20A1 and closer to the first wiring part 20A than the central position C, as in the first embodiment. Preferably it is a position.
- the first opening 21ae in the present embodiment is formed only on the contact metal wiring 20B as shown in FIGS.
- the first opening 21a in the first embodiment is formed on the contact metal wiring 20B and the interlayer insulating film 18, as shown in FIG.
- the entire bottom surface of the contact portion 23Ce of the metal pad 23 in this embodiment is in contact with the contact metal wiring 20B through the barrier metal film 22.
- the contact portion 23C of the metal pad 23 in the first embodiment is partially in contact with the contact metal wiring 20B through the barrier metal film 22.
- the present embodiment is different from the first embodiment in the configuration in which the contact portion of the metal pad 23 and the contact metal wiring 20B are connected.
- the metal pad 23 is formed by the probe needle or the wire bond.
- the barrier metal film 22 is cracked, cracks are generated in the first protective insulating film 21 and the interlayer insulating film 18 located below the scraped portion of the metal pad 23, and moisture may enter the cracks.
- the ring metal wiring 20 ⁇ / b> A can prevent the moisture that has diffused into the crack, in particular in the lateral direction, from being diffused into the outer region 18 ⁇ / b> O that is not surrounded by the ring metal wiring 20 ⁇ / b> A.
- the base insulating film 17 having a moisture resistance higher than that of the interlayer insulating film 18 allows moisture that diffuses in the downward direction among the water that has entered the crack to diffuse into the interlayer insulating film 16 below the base insulating film 17. Can be prevented.
- FIG. 13 is a plan view showing a configuration of a semiconductor device according to a modification of the second embodiment of the present invention, specifically, a plan view showing a configuration of a region including a metal pad in the semiconductor device.
- FIG. 14 is a cross-sectional view showing a configuration of a semiconductor device according to a modified example of the second embodiment of the present invention, specifically, a cross-sectional view taken along line XIV-XIV shown in FIG.
- FIG. 13 and FIG. 14 the same reference numerals as those shown in FIG. 11 and FIG. 12 are attached to the same constituent elements as those in the second embodiment. Therefore, in this modification, points different from the second embodiment will be mainly described, and descriptions of points that are common to the second embodiment will be omitted as appropriate.
- the ring metal wiring 20 ⁇ / b> A is located below the metal pad 23 in the base insulating film 17 and the interlayer insulating film 18, as in the second embodiment.
- the region is provided with a ring shape.
- the second opening 24a is disposed above the inner region 18I surrounded by the ring metal wiring 20A, as in the second embodiment.
- the contact metal wiring 20Bf in this modification is formed in the outer region 18O not surrounded by the ring metal wiring 20A, and is provided apart from the ring metal wiring 20A. Yes.
- the contact metal wiring 20B in the second embodiment is formed in the inner region 18I surrounded by the ring metal wiring 20A, and is separated from the ring metal wiring 20A. Is provided.
- the first opening 21af is formed only on the contact metal wiring 20Bf as in the second embodiment. In other words, the entire lower surface of the contact portion 23Cf of the metal pad 23 is in contact with the contact metal wiring 20Bf through the barrier metal film 22.
- the arrangement position of the contact metal wiring is different between the present modification and the second embodiment.
- all of the ring metal wiring 20A is provided in the first embodiment.
- the protective insulating film 24 is disposed below the second protective insulating film 24 (that is, the region located outside the second opening 24a)
- the present invention is not limited thereto.
- the object of the present invention can be achieved even if only a part of the ring metal wiring is disposed below the second protective insulating film.
- the planar shape of the ring metal wiring 20A is a shape along the periphery of the metal pad 23 (that is, a square shape).
- the present invention is not limited to this, and may be, for example, a circle, an ellipse, or a polygon.
- the case where the second protective insulating film 24 is formed on the metal pad 23 is taken as a specific example. Although described, the present invention is not limited to this, and the second protective insulating film may not be formed on the metal pad.
- the metal pad 23 of the base insulating film 15 and the interlayer insulating film 16 is used.
- a ring metal wiring may be further provided in a region located below the ring. In this case, even if a crack occurs in the interlayer insulating film 16 and moisture may enter the crack, the moisture is retained in the region surrounded by the ring metal wiring in the interlayer insulating film 16, It is possible to prevent moisture from diffusing outside the region.
- FIG. 15 is a plan view showing a configuration of a semiconductor device according to another embodiment of the present invention. Specifically, FIG. 15 is a plan view showing a configuration of a region including a plurality of metal pads in the semiconductor device.
- FIG. 15 the same components as those in the modification 5 of the first embodiment are denoted by the same reference numerals as those shown in FIG. 9B. Therefore, in the present embodiment, points that are different from Modification 5 of the first embodiment will be described.
- one ring metal wiring 20X is provided so as to surround five metal pads 23 as shown in FIG.
- five ring metal wirings 20A are provided below each of the five metal pads 23 as shown in FIG. 9B. It is provided so as to surround each of the metal pads 23. That is, the range surrounded by the ring metal wiring 20X in the present embodiment is a range including five metal pads 23 as shown in FIG. On the other hand, the range surrounded by the ring metal wiring 20 ⁇ / b> A in the modification 5 of the first embodiment is a range including one metal pad 23.
- the present embodiment and the fifth modification of the first embodiment are different in the range surrounded by the ring metal wiring.
- the ring metal wirings 20X adjacent to each other along the direction V perpendicular to the extending direction P of the contact metal wiring 20B are shared by a common wiring portion 20Xv as shown in FIG.
- the structure shown in FIG. 15 excluding one ring metal wiring 20X is five parts from the structure shown in FIG. 9B in the modification 5 of the first embodiment. This is the same as the configuration excluding the ring metal wiring 20A.
- the present invention is useful for a semiconductor device provided with a metal pad because it can prevent the reliability of the wiring near the metal pad from being lowered.
- D device chip Re element formation region Rp pad arrangement region rp region including metal pad rpp region including a plurality of metal pads 10 semiconductor substrate 11, 13, 16, 18 interlayer insulating film 12, 15, 17 base insulating film 14A, 14B metal Wiring 14re Signal wiring 14b, 14d Connection metal wiring 19 Via plug 19re Via plug 19b, 19d Via plug 20A Ring metal wiring 20A1 First wiring section 20A2 Second wiring section 20Av, 20Ap Common wiring section 20B, 20Ba, 20Bf Metal wiring for contact 20re Signal wiring 20c Metal wiring for connection 20X Metal wiring for ring 20Xv Common wiring part 21 First protective insulating film 21a, 21ae, 21af First opening part 22 Barrier metal film 23 Metal pad 23C, 23C , 23Cf Contact portion 24 Second protective insulating film 24a Second opening 18I Inner region 18O Outer region Pd Stepped portion Pe Corner portion C Center position X, Y Side surface position W20A, W20B Wiring width P, V direction Wv, Wp interval
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
半導体装置は、半導体基板10上に形成された層間絶縁膜18と、層間絶縁膜18を貫通して設けられたリング用金属配線20Aと、層間絶縁膜18を貫通して設けられたコンタクト用金属配線20Bと、層間絶縁膜18上及びリング用金属配線20Aの全上面上に形成された第1の保護絶縁膜21と、第1の保護絶縁膜21上に形成された金属パッド23とを備えている。リング用金属配線20Aは、層間絶縁膜18のうち金属パッド23の下方に位置する領域にリング状に設けられている。金属パッド23は、第1の保護絶縁膜21に形成された第1の開口部21aを通じてコンタクト用金属配線20Bに接続されている。
Description
本発明は、半導体装置に関し、特に、金属パッドを備えた半導体装置に関するものである。
近年、半導体装置の高機能化及び高集積化の進行に従い、デバイスチップにおいて、金属パッド数の増加、半導体素子の微細化、及び配線の多層化が進行している。そのため、デバイスチップのサイズを縮小化するために、金属パッドの下方領域に、配線又は半導体素子等を配置し、金属パッドの下方領域を有効活用することが重要になってきている。
しかしながら、例えば、プローブ針等による検査工程、又はワイヤボンド等との接続工程において、金属パッドにプローブ針を当てる、又は金属パッドにワイヤボンドを接続する際に、金属パッドに比較的大きな外部圧力が印加されるため、金属パッドが削られたり、金属パッドの下方領域に、配線に到達するクラックが発生し、電圧印加によるエレクトロマイグレーション等により金属パッドと配線間にショートが発生するという問題があった。
この問題の対策として、以下に示す半導体装置が提案されている(例えば特許文献1参照)。従来の半導体装置について、図16及び図17を参照しながら説明する。図16は、従来の半導体装置の構成を示す平面図である。図16において、簡略的に図示するために、第2の開口部114a、金属パッド113、第1の開口部111a、コンタクト用金属配線110、及びビアプラグ109のみを図示する。図17は、従来の半導体装置の構成を示す断面図であり、具体的には、図16に示すXVII-XVII線における断面図である。
従来の半導体装置は、図17に示すように、半導体基板100上に順次形成された層間絶縁膜101,103,106,108と、層間絶縁膜103に形成された金属配線104A,104Bと、層間絶縁膜106に形成されたビアプラグ109と、層間絶縁膜108に形成されたコンタクト用金属配線110と、層間絶縁膜108上に形成された第1の保護絶縁膜111と、第1の保護絶縁膜111上にバリアメタル膜112を介して形成された金属パッド113と、金属パッド113上に形成された第2の保護絶縁膜114とを備えている。第1の開口部111aは第1の保護絶縁膜111に形成され、第2の開口部114aは第2の保護絶縁膜114に形成されている。
図17に示すように、金属パッド113は、第1の開口部111a内にバリアメタル膜112を介して形成されたコンタクト部113Cを介して、コンタクト用金属配線110と接続している。コンタクト用金属配線110は、ビアプラグ109を介して、金属配線104Bと接続している。このように、金属配線104Bは、金属パッド113と電気的に接続し、金属パッド113と同電位の配線である。一方、金属配線104Aは、図17から判るように、金属パッド113と電気的に接続されておらず、金属パッド113と異電位の配線である。
図16に示すように、複数のビアプラグ109の各々は、コンタクト用金属配線110下に、互いに離間して配置されている。
従来では、層間絶縁膜108のうち、金属配線104Bの上方に形成された領域のみにコンタクト用金属配線110を形成し、金属パッド113と、金属パッド113と異電位の金属配線104Aとの間に存在する層間絶縁膜数を増加させ、金属配線104Aを、金属パッド113と離間させることができる。
そのため、例えば、金属パッド113にプローブ針200を当てる(図18(a) 参照)、又は金属パッド113にワイヤボンド300を接続する(図18(b) 参照)際に、プローブ針又はワイヤボンドにより、金属パッド113が削れてバリアメタル膜112が割れて、さらに、金属パッド113の削れ部分の下方に位置する第1の保護絶縁膜111及び層間絶縁膜108,106に、金属配線104Aに到達するクラックが発生することを抑制できるため、金属パッド113と、金属パッド113と異電位の金属配線104A間にショートが発生することを抑制できる。
しかしながら、従来の半導体装置では、以下に示す問題がある。
従来では、既述の通り、金属配線104Aに到達するクラックの発生を抑制することは可能なものの、クラックの発生自体を防止することはできず、例えば、金属パッド113の削れ部分の下方に位置する第1の保護絶縁膜111及び層間絶縁膜108に、クラックが発生する。
ここで、第1の保護絶縁膜111は、比較的耐湿性の高い膜であるものの、層間絶縁膜108,106,103,101は、比較的耐湿性の低い膜である。そのため、クラック内に進入した水分は、層間絶縁膜108中に拡散し、さらに、層間絶縁膜108下の層間絶縁膜106,103,101中に順次拡散する。
そのため、例えば、金属パッド113の近傍の素子形成領域(後述の図1:Re参照)に配置された配線に水分が到達し、配線のうち水分との接触部分が腐食されて断線する、又は例えば、金属パッド113の近傍の素子形成領域に配置された配線と他の配線間に水分が拡散し、配線が他の配線とショートする。このように、従来では、金属パッド113の近傍の配線の信頼性が低下するという問題がある。
前記に鑑み、本発明の目的は、金属パッドの下方に位置する層間絶縁膜にクラックが発生し、クラック内に水分が進入することがあっても、金属パッドの近傍の配線の信頼性が低下することを防止することである。
前記の目的を達成するために、本発明の一側面に係る半導体装置は、半導体基板上に形成された層間絶縁膜と、層間絶縁膜を貫通して設けられたリング用金属配線と、層間絶縁膜を貫通して設けられたコンタクト用金属配線と、層間絶縁膜上及びリング用金属配線の全上面上に形成された第1の保護絶縁膜と、第1の保護絶縁膜上に形成された金属パッドとを備え、リング用金属配線は、層間絶縁膜のうち金属パッドの下方に位置する領域にリング状に設けられており、金属パッドは、第1の保護絶縁膜に形成された第1の開口部を通じてコンタクト用金属配線に接続されていることを特徴とする。
本発明の一側面に係る半導体装置によると、例えば、金属パッドにプローブ針を当てる、又は金属パッドにワイヤボンドを接続する際に、プローブ針又はワイヤボンドにより、金属パッドが削れて、金属パッドの削れ部分の下方に位置する層間絶縁膜にクラックが発生し、クラック内に水分が進入することがあっても、リング用金属配線により、クラック内に進入した水分のうち特に横方向に拡散する水分が、リング用金属配線に囲まれていない外側領域に拡散することを防止できるため、金属パッドの近傍の配線の信頼性が低下することを防止できる。
本発明の一側面に係る半導体装置において、層間絶縁膜下に形成された下地絶縁膜をさらに備え、下地絶縁膜は、層間絶縁膜に比べて耐湿性が高いことが好ましい。
このようにすると、下地絶縁膜により、クラック内に進入した水分のうち特に下方向に拡散する水分が、下地絶縁膜下に拡散することを防止できる。従って、側面がリング用金属配線に囲まれ、底面が下地絶縁膜に囲まれた内側領域に水分を留めることができるため、金属パッドの近傍の配線の信頼性が低下することをより一層防止できる。
本発明の一側面に係る半導体装置において、下地絶縁膜は、窒化物絶縁膜からなることが好ましい。
本発明の一側面に係る半導体装置において、コンタクト用金属配線の配線幅は、リング用金属配線の配線幅と同等、又はそれ以上の大きさを有することが好ましい。
本発明の一側面に係る半導体装置において、金属パッド上に形成された第2の保護絶縁膜をさらに備え、第2の保護絶縁膜に形成された第2の開口部は、金属パッド上に形成され、且つ、リング用金属配線に囲まれた内側領域の上方に配置されていることが好ましい。
このように、第2の開口部を、リング用金属配線に囲まれた内側領域の上方に配置する、言い換えれば、リング用金属配線を、第2の開口部の外側に位置する領域(即ち、第2の保護絶縁膜)の下方に配置することにより、リング用金属配線により、層間絶縁膜のうち、クラックが発生する可能性の高い領域(即ち、金属パッドのうち第2の開口部内に露出する領域の下方に位置する領域)を囲うことができる。
本発明の一側面に係る半導体装置において、コンタクト用金属配線及びリング用金属配線は、銅配線からなることが好ましい。
本発明の一側面に係る半導体装置において、金属パッドは、アルミパッドからなることが好ましい。
本発明の一側面に係る半導体装置において、コンタクト用金属配線は、リング用金属配線のうち対向する第1配線部と第2配線部との間の中央位置と第1配線部との間で、且つ、中央位置よりも第1配線部に近い位置に配置されており、中央位置と第2配線部との間には配置されていないことが好ましい。
このようにすると、コンタクト用金属配線が、リング用金属配線の第1配線部側に配置されるため、例えば、ワイヤボンドを、リング用金属配線の第2配線部側に設けて、ワイヤボンドを、その下方にコンタクト用金属配線が配置されることがないように、金属パッド上に設けることができる。
本発明の一側面に係る半導体装置において、コンタクト用金属配線は、リング用金属配線に囲まれた内側領域に、リング用金属配線から離間して設けられており、第1の開口部は、コンタクト用金属配線及び層間絶縁膜の上に形成されていることが好ましい。
本発明の一側面に係る半導体装置において、第1の開口部は、その内部にコンタクト用金属配線の全上面が露出するように形成されていることが好ましい。
このようにすると、第1の開口部の底面側角部を、コンタクト用金属配線と離間させることができる。そのため、コンタクト用金属配線が、バリアメタル膜の角部部分(膜厚の薄い部分)と接することはないため、バリアメタル膜の角部部分を通って、コンタクト用金属配線の金属が、金属パッドに析出することを防止できる。
本発明の一側面に係る半導体装置において、第1の開口部は、その内部にコンタクト用金属配線の一部上面が露出するように形成されていることが好ましい。
本発明の一側面に係る半導体装置において、コンタクト用金属配線は、リング用金属配線に囲まれた内側領域に、リング用金属配線から離間して設けられており、第1の開口部は、コンタクト用金属配線上のみに形成されていることが好ましい。
本発明の一側面に係る半導体装置において、コンタクト用金属配線は、リング用金属配線に囲まれていない外側領域に、リング用金属配線から離間して設けられており、第1の開口部は、コンタクト用金属配線上のみに形成されていることが好ましい。
本発明の一側面に係る半導体装置において、リング用金属配線は、電源配線に接続されていることが好ましい。
このようにすると、リング用金属配線の電位が一定電位に固定されるため、リング用金属配線の電位の変動によって、金属パッドに対しノイズが発生することを抑制できる。
加えて、リング用金属配線の固定電位が電源電位であるため、リング用金属配線により、金属パッドをシールドし、金属パッドのノイズが、金属パッドと隣り合う他の金属パッド、及び金属パッドの周囲に配置される配線に伝播することを抑制できる。
本発明の一側面に係る半導体装置において、リング用金属配線は、金属パッドに接続されていることが好ましい。
このようにすると、リング用金属配線の電位が一定電位(金属パッドと同電位)に固定されるため、リング用金属配線の電位の変動によって、金属パッドに対しノイズが発生することを抑制できる。
本発明に係る半導体装置によると、例えば、金属パッドにプローブ針を当てる、又は金属パッドにワイヤボンドを接続する際に、プローブ針又はワイヤボンドにより、金属パッドが削れて、金属パッドの削れ部分の下方に位置する層間絶縁膜にクラックが発生し、クラック内に水分が進入することがあっても、リング用金属配線により、クラック内に進入した水分のうち特に横方向に拡散する水分が、リング用金属配線に囲まれていない外側領域に拡散することを防止できるため、金属パッドの近傍の配線の信頼性が低下することを防止できる。
以下に、本発明の各実施形態について図面を参照しながら説明する。
(第1の実施形態)
以下に、本発明の第1の実施形態に係る半導体装置について、図1、図2、及び図3を参照しながら説明する。図1は、本発明の第1の実施形態に係る半導体装置の構成を示す平面図であり、具体的には、半導体装置におけるデバイスチップの構成を示す平面図である。
以下に、本発明の第1の実施形態に係る半導体装置について、図1、図2、及び図3を参照しながら説明する。図1は、本発明の第1の実施形態に係る半導体装置の構成を示す平面図であり、具体的には、半導体装置におけるデバイスチップの構成を示す平面図である。
図1に示すように、デバイスチップDには、その中央領域に素子が形成される素子形成領域Reが設けられ、その周辺領域に複数の金属パッドが配置されるパッド配置領域Rpが設けられている。
以下に、パッド配置領域Rpのうち1コの金属パッド23を含む領域rp(図1参照)の構成について、図2及び図3を参照しながら説明する。図2(a) は、本発明の第1の実施形態に係る半導体装置の構成を示す平面図であり、具体的には、図1に示す金属パッドを含む領域rpの構成を示す拡大平面図である。図2(a) において、簡略的に図示するために、第2の開口部24a、金属パッド23、第1の開口部21a、リング用金属配線20A、コンタクト用金属配線20B、及びビアプラグ19のみを図示する。また、図2(b) において、断面図(図3の右側に示す断面図と同一の断面図)を示し、図2(a) に示す平面構成と断面構成との対応関係を示す図である。なお、詳細な断面構成については図3に示す。図3は、本発明の第1の実施形態に係る半導体装置の構成を示す断面図であり、具体的には、半導体装置における金属パッドを含む領域rpの構成を右側に示す一方、素子形成領域Reの部分領域reの構成を左側に示す断面図である。即ち、図3に示す断面図は、図1に示すIII-III線における拡大断面図であり、図3の右側に示す断面図は、図2に示すIIIrp-IIIrp線における断面図(図2(b) に示す断面図と同一の断面図)である。なお、図2(a) 及び以降の平面図において、実線及び点線を用いて図示しているが、これらの線の違いによる区別は特にない。
図3に示すように、本実施形態に係る半導体装置は、シリコンからなる半導体基板10上に順次形成された層間絶縁膜11、下地絶縁膜12、及び層間絶縁膜13と、層間絶縁膜13及び下地絶縁膜12を貫通して設けられた金属配線14A,14B、及び信号配線14reと、層間絶縁膜13上に順次形成された下地絶縁膜15、層間絶縁膜16、下地絶縁膜17、及び層間絶縁膜18と、層間絶縁膜16及び下地絶縁膜15を貫通して設けられたビアプラグ19、及びビアプラグ19reと、層間絶縁膜18及び下地絶縁膜17を貫通して設けられたリング用金属配線20A、コンタクト用金属配線20B、及び信号配線20reと、層間絶縁膜18、リング用金属配線20A、及び信号配線20reの上に形成された第1の保護絶縁膜21と、第1の保護絶縁膜21上にバリアメタル膜22を介して形成された金属パッド23と、金属パッド23上に形成された第2の保護絶縁膜24とを備えている。第1の保護絶縁膜21には第1の開口部21aが形成され、第2の保護絶縁膜24には第2の開口部24aが形成されている。
金属パッドを含む領域rpにおいて、金属パッド23は、第1の保護絶縁膜21に形成された第1の開口部21aを通じてコンタクト用金属配線20Bに接続されている。具体的には、金属パッド23のうち第1の開口部21a内に形成されたコンタクト部23Cがバリアメタル膜22を介して、コンタクト用金属配線20Bと接続している(ここで、本明細書の各実施形態における金属パッドのコンタクト部とは、金属パッドのうち、第1の開口部内にバリアメタル膜を介して形成された部分の全体を意味し、本実施形態における金属パッド23のコンタクト部23Cは、その一部下面がバリアメタル膜22を介してコンタクト用金属配線20Bと接している)。コンタクト用金属配線20Bは、ビアプラグ19を介して、下層の金属配線14Bと接続している。このように、金属配線14Bは、金属パッド23と電気的に接続し、金属パッド23と同電位の配線である。一方、金属配線14Aは、図3から判るように、金属パッド23と電気的に接続されておらず、金属パッド23と異電位の配線である。一方、素子形成領域の部分領域reにおいて、信号配線20reは、ビアプラグ19reを介して、下層の信号配線14reと接続している。
なお、図3中に図示しないが、金属配線14A,14B及び信号配線14reは、層間絶縁膜13及び下地絶縁膜12を貫通する配線溝内に、バリアメタル膜(図示せず)を介して形成されている。また、ビアプラグ19,19reは、層間絶縁膜16及び下地絶縁膜15を貫通するビアホール内に、バリアメタル膜(図示せず)を介して形成されている。また、リング用,コンタクト用金属配線20A,20B及び信号配線20reは、層間絶縁膜18及び下地絶縁膜17を貫通する配線溝内に、バリアメタル膜(図示せず)を介して形成されている。
図2に示すように、複数のビアプラグ19の各々は、コンタクト用金属配線20B下に、互いに離間して配置されている。金属パッド23の下方に配置されたリング用金属配線20Aは、第1,第2の開口部21a,24aの外側下方に位置する領域に、第2の開口部24aの下方に位置する領域を囲うようにリング状に配置されている。金属パッド23下に配置されたコンタクト用金属配線20Bは、第1の開口部21aの下方に位置する領域に配置されており、リング用金属配線20Aによって囲まれている。
ここで、本実施形態に係る半導体装置を構成する各構成要素について、以下に説明する。
層間絶縁膜11,13,16,18は、例えばシリコン酸化膜(SiO2)、若しくはTEOSを用いたTEOS酸化膜等の酸化物絶縁膜、又は炭素がドープされたシリコン酸化膜(SiOC膜)、若しくはフッ素がドープされたシリコン酸化膜(FSG膜)等の低誘電率絶縁膜からなる。
下地絶縁膜12,15,17は、層間絶縁膜11,13,16,18に比べて耐湿性が高く、下地絶縁膜12,15,17内を通って水分が下地絶縁膜12,15,17外に拡散することを防止できる。下地絶縁膜12,15,17の材料としては、例えば、シリコン窒化膜(SiN膜)、シリコン炭窒化膜(SiCN膜)、又はシリコン酸窒化膜(SiON膜)等の窒化物絶縁膜が挙げられる。また、下地絶縁膜12,15,17の膜厚は、例えば10nm~300nmである。
リング用金属配線20Aは、図2及び図3に示すように、下地絶縁膜17及び層間絶縁膜18のうち、金属パッド23の下方に位置する領域にリング状に設けられている。また、リング用金属配線20Aは、第1の開口部21aの外側に位置する領域(即ち、第1の保護絶縁膜21)の下方に配置され、その全上面は、第1の保護絶縁膜21と接している。さらに、リング用金属配線20Aは、第2の開口部24aの外側に位置する領域(即ち、第2の保護絶縁膜24)の下方に配置されている。また、リング用金属配線20Aのバリアメタル膜は、例えば窒化タンタル膜(TaN膜)からなる。
コンタクト用金属配線20Bは、図2及び図3に示すように、リング用金属配線20Aに囲まれた内側領域18Iに形成され、リング用金属配線20Aと離間して設けられている。ここで、内側領域18Iとは、図3に示すように、層間絶縁膜18のうちリング用金属配線20Aに囲まれた領域をいう。また、コンタクト用金属配線20Bは、その全上面が第1の開口部21a内に露出され、第1の開口部21aの側面と底面との間の角部(以下、「底面側角部」と称す)と離間している。即ち、コンタクト用金属配線20Bは、その全上面がバリアメタル膜22のうち第1の開口部21aの底面に形成された部分と接している。また、コンタクト用金属配線20Bのバリアメタル膜は、例えば窒化タンタル膜(TaN膜)からなる。
ここで、コンタクト用金属配線20Bの配置は、次の位置に配置されることが好ましい。即ち、図2に示すように、リング用金属配線20Aのうちコンタクト用金属配線20Bの延びる方向Pと垂直な方向Vに沿って対向する部分を、「第1配線部20A1」及び「第2配線部20A2」とし、第1配線部20A1と第2配線部20A2との間の領域を2分の1に区画する区画線の位置を、「中央位置C」とした場合、コンタクト用金属配線20Bは、中央位置Cと第1配線部20A1との間で、且つ、中央位置Cよりも第1配線部20A1に近い位置に配置されていることが好ましい。言い換えれば、コンタクト用金属配線20Bは、中央位置Cと第2配線部20A2との間には配置されていないことが好ましい。
リング用金属配線20A及びコンタクト用金属配線20Bは、銅又は銅合金(例えば、銅を主成分としてアルミニウムが微量に添加されたCu-Al)からなる銅配線からなる。また、コンタクト用金属配線20Bの配線幅(図3:W20B参照)は、リング用金属配線20Aの配線幅(図3:W20A参照)と同等、又はそれ以上の大きさを有する。例えば、リング用金属配線20Aの配線幅は0.1μm~10μmで、コンタクト用金属配線20Bの配線幅は5μm~30μmである。
第1の保護絶縁膜21は、シリコン窒化膜の単層膜、又はシリコン窒化膜及びTEOS酸化膜の積層膜からなる。また、第1の開口部21aは、図2及び図3に示すように、コンタクト用金属配線20B及び層間絶縁膜18の上に、その内部にコンタクト用金属配線20Bの全上面が露出するように形成され、第1の開口部21aは、その底面側角部がコンタクト用金属配線20Bと離間して設けられている。即ち、第1の開口部21aは、その底面側角部に配線が存在することのないように設けられている。
金属パッド23は、例えば、アルミニウム、又はアルミニウム合金(アルミニウム合金としては、例えば、アルミニウムを主成分としてシリコンが微量に添加されたAl-Si、アルミニウムを主成分として銅が微量に添加されたAl-Cu、又はアルミニウムを主成分としてシリコン及び銅が微量に添加されたAl-Si-Cu)からなるアルミパッドからなる。ここで、金属パッド23のうち第2の開口部24a内に露出される領域は、例えば、プローブ検査時にプローブ針(前述の図18(a):200参照)が当てられる領域、又は/及びワイヤボンド(前述の図18(b):300参照)が接続される領域である。また、金属パッド23下のバリアメタル膜22は、例えばチタン膜及び窒化チタン膜の積層膜(Ti膜/TiN膜)からなる。
第2の保護絶縁膜24は、例えばシリコン窒化膜からなる。また、第2の開口部24aは、金属パッド23上に形成され、リング用金属配線20Aに囲まれた内側領域18Iの上方に配置されている。
ここで、第2の開口部24a内に露出する金属パッド23に当てるプローブ針、又は金属パッド23に接続するワイヤボンドは、コンタクト用金属配線20Bの側面位置X(図3参照)と第2の開口部24aの側面位置Y(図3参照)との間に、側面位置Xよりも側面位置Yに近い位置に配置されることが好ましい。一方、コンタクト用金属配線20Bは、既述の通り、中央位置Cと第1配線部20A1との間に、中央位置Cよりも第1配線部20A1に近い位置に配置されることが好ましい。簡単に言えば、コンタクト用金属配線20Bは、第1配線部20A1側に配置される一方、ワイヤボンドは、第2配線部20A2側に配置されることが好ましい。このようにすると、ワイヤボンドを、その下方にコンタクト用金属配線20Bが配置されることがないように、金属パッド23上に設けることができる。
以下に、本発明の第1の実施形態に係る半導体装置における金属パッドを含む領域rp及び部分領域reの製造方法について、図3を参照しながら説明する。
例えば、CVD(Chemical Vapor Deposition)法により、半導体基板10上に、層間絶縁膜11、下地絶縁膜12、及び層間絶縁膜13を順次形成する。その後、例えば、フォトリソグラフィー及びエッチングにより、下地絶縁膜12及び層間絶縁膜13に配線溝を形成した後、スパッタ法により、層間絶縁膜13上、並びに配線溝の底面及び側壁にバリアメタル膜を形成する。その後、例えば、スパッタ法により、バリアメタル膜上に、銅を含むシード膜を形成した後、電解めっき法により、シード膜上に銅を含む導電膜を形成する。その後、CMP(Chemical Mechanical Planarization)法により、導電膜、シード膜、及びバリアメタル膜のうち配線溝外に形成された部分を除去する。このようにして、配線溝内に、バリアメタル膜(図示せず)を介して金属配線14A,14Bを形成する。このとき、素子形成領域の部分領域reにおいて、信号用配線溝内に、バリアメタル膜(図示せず)を介して信号配線14reを形成する。
次に、例えば、CVD法により、層間絶縁膜13上に、下地絶縁膜15、層間絶縁膜16、下地絶縁膜17、及び層間絶縁膜18を順次形成する。その後、フォトリソグラフィー及びエッチングにより、層間絶縁膜18、下地絶縁膜17、層間絶縁膜16、及び下地絶縁膜15を貫通するホールを形成し、下地絶縁膜15及び層間絶縁膜16にビアホールを形成した後、フォトリソグラフィー及びエッチングにより、下地絶縁膜17及び層間絶縁膜18に、ビアホールと連通するコンタクト用配線溝を形成すると共に、下地絶縁膜17及び層間絶縁膜18にリング用配線溝を形成する。又はフォトリソグラフィー及びエッチングにより、下地絶縁膜17及び層間絶縁膜18に、コンタクト用配線溝及びリング用配線溝を形成した後、フォトリソグラフィー及びエッチングにより、コンタクト用配線溝内に露出する層間絶縁膜16及び下地絶縁膜15を貫通し、コンタクト用配線溝と連通するビアホールを形成しても良い。このとき、素子形成領域の部分領域reにおいて、信号用配線溝及び該信号用配線溝と連通するビアホールを形成する。
次に、例えば、スパッタ法により、層間絶縁膜18上、ビアホールの底面及び側壁、コンタクト用配線溝の底面及び側壁、並びにリング用配線溝の底面及び側壁に、バリアメタル膜を形成する。その後、例えば、スパッタ法により、バリアメタル膜上に、銅(Cu)を含むシード膜を形成した後、電解めっき法により、シード膜上に、銅(Cu)を含む導電膜を形成する。その後、CMP法により、導電膜、シード膜、及びバリアメタル膜のうち、コンタクト用配線溝及びリング用配線溝外に形成された部分を除去する。このようにして、ビアホール内に、バリアメタル膜(図示せず)を介してビアプラグ19を形成すると共に、コンタクト用配線溝内に、バリアメタル膜(図示せず)を介してビアプラグ19と連接するコンタクト用金属配線20Bを形成する。それと共に、リング用配線溝内に、バリアメタル膜(図示せず)を介してリング用金属配線20Aを形成する。このとき、素子形成領域の部分領域reにおいて、ビアホール内に、バリアメタル膜(図示せず)を介してビアプラグ19reを形成すると共に、信号用配線溝内に、バリアメタル膜(図示せず)を介してビアプラグ19reと連接する信号配線20reを形成する。従って、ビアプラグ19及びコンタクト用金属配線20Bが一体化形成される一方、ビアプラグ19re及び信号配線20reが一体化形成される。
次に、例えば、CVD法により、層間絶縁膜18上に、第1の保護絶縁膜21を形成した後、フォトリソグラフィー及びエッチングにより、第1の保護絶縁膜21に、コンタクト用金属配線20Bの全上面を露出させる第1の開口部21aを形成する。その後、例えば、スパッタ法により、第1の保護絶縁膜21上、並びに第1の開口部21aの底面及び側壁に、バリアメタル膜を形成した後、スパッタ法により、バリアメタル膜上に、アルミニウム(Al)を含む導電膜を形成する。その後、例えば、フォトリソグラフィー及びエッチングにより、導電膜、及びバリアメタル膜を順次パターニングして、第1の開口部21a内及びその外側周辺部に位置する第1の保護絶縁膜21上に、バリアメタル膜22を介して、アルミパッドからなる金属パッド23を形成する。
次に、例えば、CVD法により、金属パッド23上に、第2の保護絶縁膜24を形成した後、フォトリソグラフィー及びエッチングにより、第2の保護絶縁膜24に、金属パッド23の一部上面を露出させる第2の開口部24aを形成する。
以上のようにして、本実施形態に係る半導体装置を製造することができる。
本実施形態によると、例えば、第2の開口部24a内に露出する金属パッド23にプローブ針を当てる、又は金属パッド23にワイヤボンドを接続する際に、プローブ針又はワイヤボンドにより、金属パッド23が削れてバリアメタル膜22が割れ、金属パッド23の削れ部分の下方に位置する層間絶縁膜18にクラックが発生し、クラック内に水分が進入することがあっても、リング用金属配線20Aにより、クラック内に進入した水分のうち特に横方向に拡散する水分が、リング用金属配線20Aに囲まれていない外側領域18Oに拡散することを防止できる。ここで、外側領域18Oとは、図3に示すように、層間絶縁膜18のうちリング用金属配線20Aに囲まれていない領域をいう。
さらに、層間絶縁膜18よりも耐湿性の高い下地絶縁膜17により、クラック内に進入した水分のうち特に下方向に拡散する水分が、下地絶縁膜17下の層間絶縁膜16に拡散することを防止できる。
従って、側面がリング用金属配線20Aに囲まれ、底面が下地絶縁膜17に囲まれた内側領域18Iに水分を留めることができるため、従来のように金属パッド113の近傍の配線の信頼性が低下する(具体的には例えば、金属パッド113の近傍の素子形成領域に配置された配線に水分が到達し、配線のうち水分との接触部分が腐食されて断線する、又は配線と他の配線間に水分が拡散し、配線が他の配線とショートする)ことを防止できる(以下、「配線の信頼性低下の防止効果」と称す)。
加えて、図3に示すように、第1の開口部21aを、コンタクト用金属配線20B及び層間絶縁膜18の上に形成することにより、金属パッド23のうち第1の保護絶縁膜21の上面と第1の開口部21aの底面との間の段差部分に形成された段差部分Pdを、コンタクト用金属配線20Bと離間させることができる。これにより、例えば、ワイヤボンドを、その左側にコンタクト用金属配線20Bが配置される一方、その右側に金属パッド23の段差部分Pdが配置されるように、金属パッド23上に設けることができる。そのため、ワイヤボンドとコンタクト用金属配線20B間を流れる電流が、金属パッド23の段差部分Pd(言い換えれば、カバレッジの悪い部分、即ち、膜厚の薄い部分)を流れることはないため、金属パッド23の段差部分Pdが欠損することを防止し、金属パッド23のエレクトロマイグレーション耐性を向上させることができる(以下、「金属パッド23の欠損の防止効果」と称す)。
これに対し、従来では、第1の開口部111aが、コンタクト用金属配線110上のみに形成されるため、例えば、図18(b) に示すように、ワイヤボンド300の左側にコンタクト用金属配線110が配置されると共に、ワイヤボンド300の左側に金属パッド113の段差部分Pdが配置されるため、ワイヤボンド300とコンタクト用金属配線110間を流れる電流が、金属パッド113の段差部分Pdを流れて、金属パッド113の段差部分Pdが欠損する虞がある。
さらに、第1の開口部21aを、その内部にコンタクト用金属配線20Bの全上面が露出するように形成することにより、第1の開口部21aの底面側角部を、コンタクト用金属配線20Bと離間させることができる。そのため、コンタクト用金属配線20Bは、その全上面がバリアメタル膜22のうち第1の開口部21aの底面に形成された部分と接し、バリアメタル膜22のうち第1の開口部21aの底面側角部に形成された角部部分Peと接することはない。そのため、バリアメタル膜22の角部部分Pe(言い換えれば、カバレッジの悪い部分、即ち、膜厚の薄い部分)を通って、コンタクト用金属配線20Bの金属が、金属パッド23に析出することを防止できる。従って、金属パッド23のうち金属析出領域が腐食することを防止できる。さらに、例えば、金属パッド23のうち金属析出領域とワイヤボンドとの接続不良が発生することを防止できる(以下、「金属パッド23への金属析出の防止効果」と称す)。
これに対し、従来では、図17に示すように、第1の開口部111aが、その内部にコンタクト用金属配線110の一部上面が露出するように形成されるため、コンタクト用金属配線110は、バリアメタル膜112の角部部分Peと接する。そのため、バリアメタル膜112の角部部分Peを通って、コンタクト用金属配線110の金属が、金属パッド113に析出する虞がある。
なお、言うまでもないが、第2の開口部24aを、リング用金属配線20Aに囲まれた内側領域18Iの上方に配置する、言い換えれば、リング用金属配線20Aを、第2の開口部24aの外側に位置する領域(即ち、第2の保護絶縁膜24)の下方に配置することにより、リング用金属配線20Aにより、層間絶縁膜18のうち、クラックが発生する可能性の高い領域(即ち、金属パッド23のうち第2の開口部24a内に露出する領域の下方に位置する領域)を囲うことができる。言い換えれば、第2の開口部24a内に露出する金属パッド23に、例えばプローブ針を当てる、又はワイヤボンドを接続する際に、層間絶縁膜18にクラックが発生することがあっても、クラックを、リング用金属配線20Aに囲まれた内側領域18Iに発生させることができる。
<第1の実施形態の変形例1>
以下に、本発明の第1の実施形態の変形例1に係る半導体装置について、図4及び図5を参照しながら説明する。図4は、本発明の第1の実施形態の変形例1に係る半導体装置の構成を示す平面図であり、具体的には、半導体装置における金属パッドを含む領域の構成を示す平面図である。図5は、本発明の第1の実施形態の変形例1に係る半導体装置の構成を示す断面図であり、具体的には、図4に示すV-V線における断面図である。なお、図4及び図5において、第1の実施形態における構成要素と同一の構成要素には、図2及び図3に示す符号と同一の符号を付す。従って、本変形例では、第1の実施形態と相違する点について説明する。
以下に、本発明の第1の実施形態の変形例1に係る半導体装置について、図4及び図5を参照しながら説明する。図4は、本発明の第1の実施形態の変形例1に係る半導体装置の構成を示す平面図であり、具体的には、半導体装置における金属パッドを含む領域の構成を示す平面図である。図5は、本発明の第1の実施形態の変形例1に係る半導体装置の構成を示す断面図であり、具体的には、図4に示すV-V線における断面図である。なお、図4及び図5において、第1の実施形態における構成要素と同一の構成要素には、図2及び図3に示す符号と同一の符号を付す。従って、本変形例では、第1の実施形態と相違する点について説明する。
本変形例と第1の実施形態との相違点は、以下に示す点である。
本変形例におけるコンタクト用金属配線20Baは、図4及び図5に示すように、その一部上面が第1の開口部21a内に露出されている(言い換えれば、第1の開口部21aは、その内部にコンタクト用金属配線20Baの一部上面が露出するように形成されている)。これに対し、第1の実施形態におけるコンタクト用金属配線20Bは、図2及び図3に示すように、その全上面が第1の開口部21a内に露出されている。
このように、本変形例と第1の実施形態とでは、コンタクト用金属配線の配置位置が異なる。
本変形例によると、第1の実施形態と同様に、配線の信頼性低下の防止効果を発揮できる。加えて、第1の実施形態と同様に、金属パッド23の欠損の防止効果を発揮できる。
<第1の実施形態の変形例2>
以下に、本発明の第1の実施形態の変形例2に係る半導体装置について、図6を参照しながら説明する。図6は、本発明の第1の実施形態の変形例2に係る半導体装置の構成を示す断面図であり、具体的には、半導体装置における金属パッドを含む領域の構成を示す断面図である。なお、図6において、第1の実施形態における構成要素と同一の構成要素には、図3に示す符号と同一の符号を付す。従って、本変形例では、第1の実施形態と相違する点について説明する。
以下に、本発明の第1の実施形態の変形例2に係る半導体装置について、図6を参照しながら説明する。図6は、本発明の第1の実施形態の変形例2に係る半導体装置の構成を示す断面図であり、具体的には、半導体装置における金属パッドを含む領域の構成を示す断面図である。なお、図6において、第1の実施形態における構成要素と同一の構成要素には、図3に示す符号と同一の符号を付す。従って、本変形例では、第1の実施形態と相違する点について説明する。
本変形例に係る半導体装置は、第1の実施形態における構成要素に加えて、図6に示すように、リング用金属配線20Aの下方に位置する層間絶縁膜13及び下地絶縁膜12を貫通して設けられ電源配線(図示せず)と連接する接続用金属配線14bと、層間絶縁膜16及び下地絶縁膜15を貫通して設けられたビアプラグ19bとをさらに備えている。リング用金属配線20Aは、ビアプラグ19bを介して、電源配線と連接する接続用金属配線14bと接続している。ここで、接続用金属配線14bは、デバイスチップ(図1:D参照)の素子形成領域(図1:Re参照)に形成された電源配線に連接し、素子形成領域からパッド配置領域(図1:Rp参照)まで引き延ばして形成された配線である。なお、接続用金属配線14bは、銅を含む導電膜からなり、金属配線14A,14Bの形成と同時に、配線溝内にバリアメタル膜を介して形成される。また、ビアプラグ19bは、銅を含む導電膜からなり、ビアプラグ19の形成と同時に、ビアホール内にバリアメタル膜を介して形成され、且つリング用金属配線20Aと一体化形成される。
このように、本変形例における特徴点は、リング用金属配線20Aが、電源配線と電気的に接続し、リング用金属配線20Aの電位が電源電位に固定されている点である。
本変形例によると、第1の実施形態と同様に、配線の信頼性低下の防止効果を発揮できる。加えて、第1の実施形態と同様に、金属パッド23の欠損の防止効果を発揮できる。さらに、第1の実施形態と同様に、金属パッド23への金属析出の防止効果を発揮できる。
加えて、リング用金属配線20Aの電位が一定電位(詳細には電源電位)に固定されることにより、リング用金属配線20Aの電位の変動によって、金属パッド23に対しノイズが発生することを抑制できる。
さらに、リング用金属配線20Aの固定電位が電源電位であるため、リング用金属配線20Aにより、金属パッド23をシールドし、金属パッド23のノイズが、金属パッド23と隣り合う他の金属パッド、及び金属パッド23の周囲に配置される配線に伝播することを抑制できる。
<第1の実施形態の変形例3>
以下に、本発明の第1の実施形態の変形例3に係る半導体装置について、図7を参照しながら説明する。図7は、本発明の第1の実施形態の変形例3に係る半導体装置の構成を示す断面図であり、具体的には、半導体装置における金属パッドを含む領域の構成を示す断面図である。なお、図7において、第1の実施形態における構成要素と同一の構成要素には、図3に示す符号と同一の符号を付す。従って、本変形例では、第1の実施形態と相違する点について説明する。
以下に、本発明の第1の実施形態の変形例3に係る半導体装置について、図7を参照しながら説明する。図7は、本発明の第1の実施形態の変形例3に係る半導体装置の構成を示す断面図であり、具体的には、半導体装置における金属パッドを含む領域の構成を示す断面図である。なお、図7において、第1の実施形態における構成要素と同一の構成要素には、図3に示す符号と同一の符号を付す。従って、本変形例では、第1の実施形態と相違する点について説明する。
本変形例に係る半導体装置は、第1の実施形態における構成要素に加えて、図7に示すように、層間絶縁膜18及び下地絶縁膜17を貫通して設けられ、リング用金属配線20Aとコンタクト用金属配線20B間を連接する接続用金属配線20cをさらに備えている。リング用金属配線20Aは、接続用金属配線20cにより、金属パッド23と電気的に接続している。ここで、接続用金属配線20cは、リング用金属配線20Aとコンタクト用金属配線20Bとが対向する領域のうちの間隔の狭い領域の一部分に設けられる。なお、接続用金属配線20cは、銅を含む導電膜からなり、リング用金属配線20A及びコンタクト用金属配線20Bの形成と同時に、配線溝内にバリアメタル膜を介して形成される。
このように、本変形例における特徴点は、リング用金属配線20Aが、金属パッド23と電気的に接続し、リング用金属配線20Aの電位が金属パッド23の電位に固定されている点である。
本変形例によると、第1の実施形態と同様に、配線の信頼性低下の防止効果を発揮できる。加えて、第1の実施形態と同様に、金属パッド23の欠損の防止効果を発揮できる。
加えて、リング用金属配線20Aの電位が一定電位(詳細には金属パッド23の電位)に固定されることにより、リング用金属配線20Aの電位の変動によって、金属パッド23に対しノイズが発生することを抑制できる。
<第1の実施形態の変形例4>
以下に、本発明の第1の実施形態の変形例4に係る半導体装置について、図8を参照しながら説明する。図8は、本発明の第1の実施形態の変形例4に係る半導体装置の構成を示す断面図であり、具体的には、半導体装置における金属パッドを含む領域の構成を示す断面図である。なお、図8において、第1の実施形態における構成要素と同一の構成要素には、図3に示す符号と同一の符号を付す。従って、本変形例では、第1の実施形態と相違する点について説明する。
以下に、本発明の第1の実施形態の変形例4に係る半導体装置について、図8を参照しながら説明する。図8は、本発明の第1の実施形態の変形例4に係る半導体装置の構成を示す断面図であり、具体的には、半導体装置における金属パッドを含む領域の構成を示す断面図である。なお、図8において、第1の実施形態における構成要素と同一の構成要素には、図3に示す符号と同一の符号を付す。従って、本変形例では、第1の実施形態と相違する点について説明する。
本変形例に係る半導体装置は、第1の実施形態における構成要素に加えて、図8に示すように、層間絶縁膜13及び下地絶縁膜12を貫通して設けられ、金属配線14Bと連接する接続用金属配線14dと、層間絶縁膜16及び下地絶縁膜15を貫通して設けられたビアプラグ19dとをさらに備えている。リング用金属配線20Aは、ビアプラグ19dを介して、金属配線14Bと連接する接続用金属配線14dと接続している。即ち、リング用金属配線20Aは、ビアプラグ19d及び接続用金属配線14dにより、金属パッド23と電気的に接続する金属配線14Bと接続している。なお、接続用金属配線14dは、銅を含む導電膜からなり、金属配線14A,14Bの形成と同時に、配線溝内にバリアメタル膜を介して形成され、且つ金属配線14Bと一体化形成される。また、ビアプラグ19dは、銅を含む導電膜からなり、ビアプラグ19の形成と同時に、ビアホール内にバリアメタル膜を介して形成され、且つリング用金属配線20Aと一体化形成される。
このように、本変形例における特徴点は、リング用金属配線20Aが、金属パッド23と電気的に接続し、リング用金属配線20Aの電位が金属パッド23の電位に固定されている点である。
ここで、本変形例と第1の実施形態の変形例3との相違点は、次に示す点である。本変形例では、図8に示すように、金属配線14Bと連接する接続用金属配線14dを設け、ビアプラグ19dを介して、リング用金属配線20Aを接続用金属配線14dと接続させることにより、リング用金属配線20Aを金属パッド23と電気的に接続させる。これに対し、第1の実施形態の変形例3では、コンタクト用金属配線20Bとリング用金属配線20A間を連接する接続用金属配線20cを設けることにより、リング用金属配線20Aを金属パッド23と電気的に接続させる。このように、本変形例と第1の実施形態の変形例3とでは、リング用金属配線20Aを金属パッド23と電気的に接続させる構成が異なる。
本変形例によると、第1の実施形態と同様に、配線の信頼性低下の防止効果を発揮できる。加えて、第1の実施形態と同様に、金属パッド23の欠損の防止効果を発揮できる。さらに、第1の実施形態と同様に、金属パッド23への金属析出の防止効果を発揮できる。
加えて、第1の実施形態の変形例3と同様に、リング用金属配線20Aの電位の変動によって、金属パッド23に対しノイズが発生することを抑制できる。
<第1の実施形態の変形例5>
以下に、本発明の第1の実施形態の変形例5に係る半導体装置について、図9(a) 及び(b) を参照しながら説明する。図9(a) は、本発明の第1の実施形態の変形例5に係る半導体装置の構成を示す平面図であり、具体的には、半導体装置におけるデバイスチップの構成を示す平面図である。なお、図9(a) において、第1の実施形態における構成要素と同一の構成要素には、図1に示す符号と同一の符号を付す。図9(b) は、本発明の第1の実施形態の変形例5に係る半導体装置の構成を示す平面図であり、具体的には、図9(a) に示す複数の金属パッドを含む領域rppの構成を示す拡大平面図である。
以下に、本発明の第1の実施形態の変形例5に係る半導体装置について、図9(a) 及び(b) を参照しながら説明する。図9(a) は、本発明の第1の実施形態の変形例5に係る半導体装置の構成を示す平面図であり、具体的には、半導体装置におけるデバイスチップの構成を示す平面図である。なお、図9(a) において、第1の実施形態における構成要素と同一の構成要素には、図1に示す符号と同一の符号を付す。図9(b) は、本発明の第1の実施形態の変形例5に係る半導体装置の構成を示す平面図であり、具体的には、図9(a) に示す複数の金属パッドを含む領域rppの構成を示す拡大平面図である。
図9(a) 及び(b) に示すように、パッド配置領域Rpには、例えば、パッド配置領域Rpの延びる方向(言い換えれば、コンタクト用金属配線20Bの延びる方向Pと垂直な方向V)に沿って、金属パッド23が2列に配置されている。ここで、図9(b) から判るように、図9(b) 中に代表して図示された5コの金属パッド23のうち、1コの金属パッド23を含む領域の平面構成は、第1の実施形態における図2に示す構成と同様である。
このように、本変形例は、第1の実施形態における金属パッド23のレイアウトの一例を示す例である。
本変形例によると、第1の実施形態と同様の効果(即ち、配線の信頼性低下の防止効果、金属パッド23の欠損の防止効果、及び金属パッド23への金属析出の防止効果)を発揮できる。
なお、本変形例では、パッド配置領域Rpに、図9(b) に示すように、金属パッド23が、コンタクト用金属配線20Bの延びる方向Pと垂直な方向Vに沿って、2列に配置されている場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。
また、本変形例では、1コの金属パッド23を含む領域の平面構成が、図9(b) に示すように、第1の実施形態における図2に示す構成と同様の場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば、第1の実施形態の変形例1における図4に示す構成と同様の場合でもよい。
また、本変形例では、図9(b) に示すように、5コの金属パッド23の各々の下方にリング用金属配線20Aを設ける場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、5コの金属パッドのうち選択された金属パッドの下方のみにリング用金属配線を設けてもよい。
<第1の実施形態の変形例6>
以下に、本発明の第1の実施形態の変形例6に係る半導体装置について、図10を参照しながら説明する。図10は、本発明の第1の実施形態の変形例6に係る半導体装置の構成を示す平面図であり、具体的には、半導体装置における複数の金属パッドを含む領域の構成を示す平面図である。図10において、第1の実施形態の変形例5における構成要素と同一の構成要素には、図9(b) に示す符号と同一の符号を付す。従って、本変形例では、第1の実施形態の変形例5と相違する点について説明する。
以下に、本発明の第1の実施形態の変形例6に係る半導体装置について、図10を参照しながら説明する。図10は、本発明の第1の実施形態の変形例6に係る半導体装置の構成を示す平面図であり、具体的には、半導体装置における複数の金属パッドを含む領域の構成を示す平面図である。図10において、第1の実施形態の変形例5における構成要素と同一の構成要素には、図9(b) に示す符号と同一の符号を付す。従って、本変形例では、第1の実施形態の変形例5と相違する点について説明する。
ここで、本変形例と第1の実施形態の変形例5との相違点は、以下に示す点である。
本変形例では、図10に示すように、コンタクト用金属配線20Bが延びる方向Pと垂直な方向Vに沿って隣接するリング用金属配線20A同士は、共通配線部20Avにより共通化されている。また、コンタクト用金属配線20Bが延びる方向Pに沿って隣接するリング用金属配線20A同士は、共通配線部20Apにより共通化されている。
これに対し、第1の実施形態の変形例5では、図9(b) に示すように、コンタクト用金属配線20Bが延びる方向Pと垂直な方向Vに沿って隣り合うリング用金属配線20A同士は、間隔Wvを空けて個別化されている。また、コンタクト用金属配線20Bが延びる方向Pに沿って隣り合うリング用金属配線20A同士は、間隔Wpを空けて個別化されている。
本変形例によると、第1の実施形態の変形例5と同様の効果を発揮できる。
加えて、本変形例によると、デバイスチップDに占めるリング用金属配線20Aの割合を、第1の実施形態の変形例5に比べて、小さくすることができるため、デバイスチップDを縮小化することができる。
(第2の実施形態)
以下に、本発明の第2の実施形態に係る半導体装置について、図11及び図12を参照しながら説明する。図11は、本発明の第2の実施形態に係る半導体装置の構成を示す平面図であり、具体的には、半導体装置における金属パッドを含む領域の構成を示す平面図である。図12は、本発明の第2の実施形態に係る半導体装置の構成を示す断面図であり、具体的には、図11に示すXII-XII線における断面図である。なお、図11及び図12において、第1の実施形態における構成要素と同一の構成要素には、図2及び図3に示す符号と同一の符号を付す。従って、本実施形態では、第1の実施形態と相違する点について主に説明し、第1の実施形態と共通する点については説明を適宜省略する。
以下に、本発明の第2の実施形態に係る半導体装置について、図11及び図12を参照しながら説明する。図11は、本発明の第2の実施形態に係る半導体装置の構成を示す平面図であり、具体的には、半導体装置における金属パッドを含む領域の構成を示す平面図である。図12は、本発明の第2の実施形態に係る半導体装置の構成を示す断面図であり、具体的には、図11に示すXII-XII線における断面図である。なお、図11及び図12において、第1の実施形態における構成要素と同一の構成要素には、図2及び図3に示す符号と同一の符号を付す。従って、本実施形態では、第1の実施形態と相違する点について主に説明し、第1の実施形態と共通する点については説明を適宜省略する。
本実施形態では、図11及び図12に示すように、リング用金属配線20Aが、第1の実施形態と同様に、下地絶縁膜17及び層間絶縁膜18のうち、金属パッド23の下方に位置する領域にリング状に設けられている。また、第2の開口部24aが、第1の実施形態と同様に、リング用金属配線20Aに囲まれた内側領域18Iの上方に配置されている。また、コンタクト用金属配線20Bは、第1の実施形態と同様に、リング用金属配線20Aに囲まれた内側領域18Iに形成され、リング用金属配線20Aと離間して設けられている。ここで、コンタクト用金属配線20Bの配置位置は、第1の実施形態と同様に、中央位置Cと第1配線部20A1との間で、且つ、中央位置Cよりも第1配線部20Aに近い位置であることが好ましい。
ここで、本実施形態と第1の実施形態との相違点は、以下に示す点である。
本実施形態における第1の開口部21aeは、図11及び図12に示すように、コンタクト用金属配線20B上のみに形成されている。これに対し、第1の実施形態における第1の開口部21aは、図3に示すように、コンタクト用金属配線20B及び層間絶縁膜18の上に形成されている。言い換えれば、本実施形態における金属パッド23のコンタクト部23Ceは、その全下面がバリアメタル膜22を介してコンタクト用金属配線20Bと接している。これに対し、第1の実施形態における金属パッド23のコンタクト部23Cは、その一部下面がバリアメタル膜22を介してコンタクト用金属配線20Bと接している。
このように、本実施形態と第1の実施形態とは、金属パッド23のコンタクト部と、コンタクト用金属配線20Bとが接続する構成が異なる。
本実施形態によると、例えば、第2の開口部24a内に露出する金属パッド23にプローブ針を当てる、又は金属パッド23にワイヤボンドを接続する際に、プローブ針又はワイヤボンドにより、金属パッド23が削れてバリアメタル膜22が割れ、金属パッド23の削れ部分の下方に位置する第1の保護絶縁膜21及び層間絶縁膜18にクラックが発生し、クラック内に水分が進入することがあっても、リング用金属配線20Aにより、クラック内に進入した水分のうち特に横方向に拡散する水分が、リング用金属配線20Aに囲まれていない外側領域18Oに拡散することを防止できる。
さらに、層間絶縁膜18よりも耐湿性の高い下地絶縁膜17により、クラック内に進入した水分のうち特に下方向に拡散する水分が、下地絶縁膜17下の層間絶縁膜16に拡散することを防止できる。
従って、側面がリング用金属配線20Aに囲まれ、底面が下地絶縁膜17に囲まれた内側領域18Iに水分を留めることができるため、金属パッド23の近傍の配線の信頼性が低下することを防止できる。即ち、第1の実施形態と同様に、配線の信頼性低下の防止効果を発揮できる。
<第2の実施形態の変形例>
以下に、本発明の第2の実施形態の変形例に係る半導体装置について、図13及び図14を参照しながら説明する。図13は、本発明の第2の実施形態の変形例に係る半導体装置の構成を示す平面図であり、具体的には、半導体装置における金属パッドを含む領域の構成を示す平面図である。図14は、本発明の第2の実施形態の変形例に係る半導体装置の構成を示す断面図であり、具体的には、図13に示すXIV-XIV線における断面図である。なお、図13及び図14において、第2の実施形態における構成要素と同一の構成要素には、図11及び図12に示す符号と同一の符号を付す。従って、本変形例では、第2の実施形態と相違する点について主に説明し、第2の実施形態と共通する点については説明を適宜省略する。
以下に、本発明の第2の実施形態の変形例に係る半導体装置について、図13及び図14を参照しながら説明する。図13は、本発明の第2の実施形態の変形例に係る半導体装置の構成を示す平面図であり、具体的には、半導体装置における金属パッドを含む領域の構成を示す平面図である。図14は、本発明の第2の実施形態の変形例に係る半導体装置の構成を示す断面図であり、具体的には、図13に示すXIV-XIV線における断面図である。なお、図13及び図14において、第2の実施形態における構成要素と同一の構成要素には、図11及び図12に示す符号と同一の符号を付す。従って、本変形例では、第2の実施形態と相違する点について主に説明し、第2の実施形態と共通する点については説明を適宜省略する。
本変形例では、図13及び図14に示すように、リング用金属配線20Aが、第2の実施形態と同様に、下地絶縁膜17及び層間絶縁膜18のうち金属パッド23の下方に位置する領域にリング状に設けられている。また、第2の開口部24aは、第2の実施形態と同様に、リング用金属配線20Aに囲まれた内側領域18Iの上方に配置されている。
ここで、本変形例と第2の実施形態との相違点は、以下に示す点である。
本変形例におけるコンタクト用金属配線20Bfは、図13及び図14に示すように、リング用金属配線20Aに囲まれていない外側領域18Oに形成され、リング用金属配線20Aと離間して設けられている。これに対し、第2の実施形態におけるコンタクト用金属配線20Bは、図11及び図12に示すように、リング用金属配線20Aに囲まれた内側領域18Iに形成され、リング用金属配線20Aと離間して設けられている。
なお、本変形例では、第1の開口部21afが、第2の実施形態と同様に、コンタクト用金属配線20Bf上のみに形成されている。言い換えれば、金属パッド23のコンタクト部23Cfは、その全下面がバリアメタル膜22を介してコンタクト用金属配線20Bfと接している。
このように、本変形例と第2の実施形態とでは、コンタクト用金属配線の配置位置が異なる。
本変形例によると、第2の実施形態と同様に、配線の信頼性低下の防止効果を発揮できる。
なお、第1の実施形態及びその変形例1~6、並びに第2の実施形態及びその変形例では、本発明の目的を効果的に達成するために、リング用金属配線20Aの全てを、第2の保護絶縁膜24(即ち、第2の開口部24aの外側に位置する領域)の下方に配置させる場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、リング用金属配線の一部のみを、第2の保護絶縁膜の下方に配置させても、本発明の目的を達成することは可能である。
また、第1の実施形態及びその変形例1~6、並びに第2の実施形態及びその変形例では、リング用金属配線20Aの平面形状が、金属パッド23の周縁に沿う形状(即ち、方形状)の場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば、円形、楕円形、又は多角形状でもよい。
また、第1の実施形態及びその変形例1~6、並びに第2の実施形態及びその変形例では、層間絶縁膜18にクラックを発生させる具体例として、プローブ検査時に金属パッド23に当てるプローブ針、及び金属パッド23に接続するワイヤボンドを例に挙げて説明したが、本発明はこれに限定されるものではない。
また、第1の実施形態及びその変形例1~6、並びに第2の実施形態及びその変形例では、金属パッド23上に、第2の保護絶縁膜24を形成する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、金属パッド上に、第2の保護絶縁膜を形成しなくてもよい。
また、第1の実施形態及びその変形例1~6、並びに第2の実施形態及びその変形例では、リング用金属配線20Aの他に、下地絶縁膜15及び層間絶縁膜16のうち金属パッド23の下方に位置する領域に、リング用金属配線をさらに設けてもよい。この場合、仮に層間絶縁膜16にクラックが発生し、クラック内に水分が進入することがあっても、層間絶縁膜16のうちリング用金属配線に囲まれた領域内に水分を留めて、該領域外に水分が拡散することを防止できる。
(その他の実施形態)
以下に、本発明のその他の実施形態に係る半導体装置について、図15を参照しながら説明する。図15は、本発明のその他の実施形態に係る半導体装置の構成を示す平面図であり、具体的には、半導体装置における複数の金属パッドを含む領域の構成を示す平面図である。なお、図15において、第1の実施形態の変形例5における構成要素と同一の構成要素には、図9(b) に示す符号と同一の符号を付す。従って、本実施形態では、第1の実施形態の変形例5と相違する点について説明する。
以下に、本発明のその他の実施形態に係る半導体装置について、図15を参照しながら説明する。図15は、本発明のその他の実施形態に係る半導体装置の構成を示す平面図であり、具体的には、半導体装置における複数の金属パッドを含む領域の構成を示す平面図である。なお、図15において、第1の実施形態の変形例5における構成要素と同一の構成要素には、図9(b) に示す符号と同一の符号を付す。従って、本実施形態では、第1の実施形態の変形例5と相違する点について説明する。
本実施形態では、1コのリング用金属配線20Xが、図15に示すように、5コの金属パッド23群を囲うように設けられている。これに対し、第1の実施形態の変形例5では、5コのリング用金属配線20Aが、図9(b) に示すように、5コの金属パッド23の各々の下方に設けられ、5コの金属パッド23の各々を囲うように設けられている。即ち、本実施形態におけるリング用金属配線20Xの囲う範囲は、図15に示すように、5コの金属パッド23群を含む範囲である。これに対し、第1の実施形態の変形例5におけるリング用金属配線20Aの囲う範囲は、1コの金属パッド23を含む範囲である。
このように、本実施形態と第1の実施形態の変形例5とは、リング用金属配線の囲う範囲が異なる。
ここで、コンタクト用金属配線20Bの延びる方向Pと垂直な方向Vに沿って隣り合うリング用金属配線20X同士は、図15に示すように、共通配線部20Xvにより共通化されている。また、図15から判るように、図15に示す構成から1コのリング用金属配線20Xを除いた構成は、第1の実施形態の変形例5における図9(b) に示す構成から5コのリング用金属配線20Aを除いた構成と同様である。
なお、本実施形態では、リング用金属配線20Xが囲う金属パッド23群の個数が5コの場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。
本発明は、金属パッドの近傍の配線の信頼性が低下することを防止できるため、金属パッドを備えた半導体装置に有用である。
D デバイスチップ
Re 素子形成領域
Rp パッド配置領域
rp 金属パッドを含む領域
rpp 複数の金属パッドを含む領域
10 半導体基板
11,13,16,18 層間絶縁膜
12,15,17 下地絶縁膜
14A,14B 金属配線
14re 信号配線
14b,14d 接続用金属配線
19 ビアプラグ
19re ビアプラグ
19b,19d ビアプラグ
20A リング用金属配線
20A1 第1配線部
20A2 第2配線部
20Av,20Ap 共通配線部
20B,20Ba,20Bf コンタクト用金属配線
20re 信号配線
20c 接続用金属配線
20X リング用金属配線
20Xv 共通配線部
21 第1の保護絶縁膜
21a,21ae,21af 第1の開口部
22 バリアメタル膜
23 金属パッド
23C,23Ce,23Cf コンタクト部
24 第2の保護絶縁膜
24a 第2の開口部
18I 内側領域
18O 外側領域
Pd 段差部分
Pe 角部部分
C 中央位置
X,Y 側面位置
W20A,W20B 配線幅
P,V 方向
Wv,Wp 間隔
Re 素子形成領域
Rp パッド配置領域
rp 金属パッドを含む領域
rpp 複数の金属パッドを含む領域
10 半導体基板
11,13,16,18 層間絶縁膜
12,15,17 下地絶縁膜
14A,14B 金属配線
14re 信号配線
14b,14d 接続用金属配線
19 ビアプラグ
19re ビアプラグ
19b,19d ビアプラグ
20A リング用金属配線
20A1 第1配線部
20A2 第2配線部
20Av,20Ap 共通配線部
20B,20Ba,20Bf コンタクト用金属配線
20re 信号配線
20c 接続用金属配線
20X リング用金属配線
20Xv 共通配線部
21 第1の保護絶縁膜
21a,21ae,21af 第1の開口部
22 バリアメタル膜
23 金属パッド
23C,23Ce,23Cf コンタクト部
24 第2の保護絶縁膜
24a 第2の開口部
18I 内側領域
18O 外側領域
Pd 段差部分
Pe 角部部分
C 中央位置
X,Y 側面位置
W20A,W20B 配線幅
P,V 方向
Wv,Wp 間隔
Claims (15)
- 半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜を貫通して設けられたリング用金属配線と、
前記層間絶縁膜を貫通して設けられたコンタクト用金属配線と、
前記層間絶縁膜上及び前記リング用金属配線の全上面上に形成された第1の保護絶縁膜と、
前記第1の保護絶縁膜上に形成された金属パッドとを備え、
前記リング用金属配線は、前記層間絶縁膜のうち前記金属パッドの下方に位置する領域にリング状に設けられており、
前記金属パッドは、前記第1の保護絶縁膜に形成された第1の開口部を通じて前記コンタクト用金属配線に接続されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記層間絶縁膜下に形成された下地絶縁膜をさらに備え、
前記下地絶縁膜は、前記層間絶縁膜に比べて耐湿性が高いことを特徴とする半導体装置。 - 請求項2に記載の半導体装置において、
前記下地絶縁膜は、窒化物絶縁膜からなることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記コンタクト用金属配線の配線幅は、前記リング用金属配線の配線幅と同等、又はそれ以上の大きさを有することを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記金属パッド上に形成された第2の保護絶縁膜をさらに備え、
前記第2の保護絶縁膜に形成された第2の開口部は、前記金属パッド上に形成され、且つ、前記リング用金属配線に囲まれた内側領域の上方に配置されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記コンタクト用金属配線及び前記リング用金属配線は、銅配線からなることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記金属パッドは、アルミパッドからなることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記コンタクト用金属配線は、前記リング用金属配線のうち対向する第1配線部と第2配線部との間の中央位置と前記第1配線部との間で、且つ、前記中央位置よりも前記第1配線部に近い位置に配置されており、前記中央位置と前記第2配線部との間には配置されていないことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記コンタクト用金属配線は、前記リング用金属配線に囲まれた内側領域に、前記リング用金属配線から離間して設けられており、
前記第1の開口部は、前記コンタクト用金属配線及び前記層間絶縁膜の上に形成されていることを特徴とする半導体装置。 - 請求項9に記載の半導体装置において、
前記第1の開口部は、その内部に前記コンタクト用金属配線の全上面が露出するように形成されていることを特徴とする半導体装置。 - 請求項9に記載の半導体装置において、
前記第1の開口部は、その内部に前記コンタクト用金属配線の一部上面が露出するように形成されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記コンタクト用金属配線は、前記リング用金属配線に囲まれた内側領域に、前記リング用金属配線から離間して設けられており、
前記第1の開口部は、前記コンタクト用金属配線上のみに形成されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記コンタクト用金属配線は、前記リング用金属配線に囲まれていない外側領域に、前記リング用金属配線から離間して設けられており、
前記第1の開口部は、前記コンタクト用金属配線上のみに形成されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記リング用金属配線は、電源配線に接続されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記リング用金属配線は、前記金属パッドに接続されていることを特徴とする半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008263599A JP2010093163A (ja) | 2008-10-10 | 2008-10-10 | 半導体装置 |
JP2008-263599 | 2008-10-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2010041365A1 true WO2010041365A1 (ja) | 2010-04-15 |
Family
ID=42100327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2009/003510 WO2010041365A1 (ja) | 2008-10-10 | 2009-07-24 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2010093163A (ja) |
WO (1) | WO2010041365A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017084944A (ja) * | 2015-10-27 | 2017-05-18 | 株式会社デンソー | 半導体装置 |
CN109494203A (zh) * | 2017-09-12 | 2019-03-19 | 松下知识产权经营株式会社 | 半导体装置及其制造方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2996354A1 (fr) | 2012-10-01 | 2014-04-04 | St Microelectronics Crolles 2 | Dispositif semiconducteur comprenant une structure d'arret de fissure |
JP2014123611A (ja) * | 2012-12-20 | 2014-07-03 | Denso Corp | 半導体装置 |
JP7263039B2 (ja) * | 2019-02-15 | 2023-04-24 | キヤノン株式会社 | 液体吐出ヘッドおよび液体吐出ヘッドの製造方法 |
JP2020061580A (ja) * | 2020-01-16 | 2020-04-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004297022A (ja) * | 2003-02-03 | 2004-10-21 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2006005202A (ja) * | 2004-06-18 | 2006-01-05 | Nec Electronics Corp | 半導体装置 |
JP2007502532A (ja) * | 2003-08-14 | 2007-02-08 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 集積接続部およびその製造方法 |
JP2007335429A (ja) * | 2006-06-12 | 2007-12-27 | Toshiba Corp | 半導体装置 |
JP2008187140A (ja) * | 2007-01-31 | 2008-08-14 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
-
2008
- 2008-10-10 JP JP2008263599A patent/JP2010093163A/ja active Pending
-
2009
- 2009-07-24 WO PCT/JP2009/003510 patent/WO2010041365A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004297022A (ja) * | 2003-02-03 | 2004-10-21 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2007502532A (ja) * | 2003-08-14 | 2007-02-08 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 集積接続部およびその製造方法 |
JP2006005202A (ja) * | 2004-06-18 | 2006-01-05 | Nec Electronics Corp | 半導体装置 |
JP2007335429A (ja) * | 2006-06-12 | 2007-12-27 | Toshiba Corp | 半導体装置 |
JP2008187140A (ja) * | 2007-01-31 | 2008-08-14 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017084944A (ja) * | 2015-10-27 | 2017-05-18 | 株式会社デンソー | 半導体装置 |
CN109494203A (zh) * | 2017-09-12 | 2019-03-19 | 松下知识产权经营株式会社 | 半导体装置及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2010093163A (ja) | 2010-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4502173B2 (ja) | 半導体装置及びその製造方法 | |
US10665557B2 (en) | Semiconductor device | |
JP5622433B2 (ja) | 半導体装置およびその製造方法 | |
CN101740544B (zh) | 半导体测试垫结构 | |
TWI389254B (zh) | Semiconductor integrated circuit device and manufacturing method of semiconductor integrated circuit device | |
JP6355541B2 (ja) | 半導体装置およびその製造方法 | |
US7301244B2 (en) | Semiconductor device | |
US20060145347A1 (en) | Semiconductor device and method for fabricating the same | |
JP6040456B2 (ja) | 半導体装置およびその製造方法 | |
JP4360881B2 (ja) | 多層配線を含む半導体装置およびその製造方法 | |
US10734336B2 (en) | Semiconductor device and method for manufacturing the same | |
US10504861B2 (en) | Semiconductor device with over pad metal electrode and method for manufacturing the same | |
WO2010041365A1 (ja) | 半導体装置 | |
JP2007019188A (ja) | 半導体集積回路装置およびその製造方法 | |
US11139199B2 (en) | Semiconductor device | |
JP2011146563A (ja) | 半導体装置 | |
US8044482B2 (en) | Semiconductor device | |
US8164160B2 (en) | Semiconductor device | |
JP2007019128A (ja) | 半導体装置 | |
US20080296772A1 (en) | Semicondutor device | |
US20100123249A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20220013481A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2015053371A (ja) | 半導体装置およびその製造方法 | |
US20080258304A1 (en) | Semiconductor device having multiple wiring layers | |
JP2006216728A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 09818905 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 09818905 Country of ref document: EP Kind code of ref document: A1 |