WO2009157189A1 - 圧電体素子とその製造方法 - Google Patents

圧電体素子とその製造方法 Download PDF

Info

Publication number
WO2009157189A1
WO2009157189A1 PCT/JP2009/002883 JP2009002883W WO2009157189A1 WO 2009157189 A1 WO2009157189 A1 WO 2009157189A1 JP 2009002883 W JP2009002883 W JP 2009002883W WO 2009157189 A1 WO2009157189 A1 WO 2009157189A1
Authority
WO
WIPO (PCT)
Prior art keywords
piezoelectric
substrate
layer
piezoelectric layer
piezoelectric element
Prior art date
Application number
PCT/JP2009/002883
Other languages
English (en)
French (fr)
Inventor
野田俊成
小牧一樹
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to US12/994,188 priority Critical patent/US8188639B2/en
Priority to CN200980124278.7A priority patent/CN102077376B/zh
Priority to JP2010517762A priority patent/JPWO2009157189A1/ja
Priority to EP09769899.7A priority patent/EP2306539A4/en
Publication of WO2009157189A1 publication Critical patent/WO2009157189A1/ja
Priority to US13/455,315 priority patent/US9054293B2/en
Priority to US14/165,744 priority patent/US9035253B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H10N30/878—Conductive materials the principal material being non-metallic, e.g. oxide or carbon based
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making

Definitions

  • the present invention relates to a piezoelectric element having an electromechanical conversion function and a manufacturing method thereof.
  • An oxide dielectric thin film having a perovskite structure is represented by the general formula ABO 3 and exhibits excellent ferroelectricity, piezoelectricity, pyroelectricity, and electro-optical properties. It is attracting attention as an effective material for a wide range of devices such as various sensors and actuators, and its range of use is expected to expand rapidly in the future.
  • the piezoelectric sensor uses a ferroelectric piezoelectric effect.
  • a ferroelectric has spontaneous polarization inside and generates positive and negative charges on its surface. In the steady state in the atmosphere, it is in a neutral state combined with the charge of the molecules in the atmosphere.
  • an external pressure is applied to the piezoelectric body, an electrical signal corresponding to the amount of pressure can be extracted from the piezoelectric body.
  • the piezoelectric actuator uses the same principle. When a voltage is applied to the piezoelectric body, the piezoelectric body expands and contracts in accordance with the voltage, and displacement can be generated in the expansion / contraction direction or a direction orthogonal to the direction.
  • PZT-based thin films are vapor deposition methods such as vapor deposition, sputtering (sputtering), and CVD (Chemical Vapor Deposition), or chemical solution methods (CSD: Chemical Solution Deposition), hydrothermal synthesis methods. Fabrication has been attempted using a liquid phase growth method represented by the above. Among these, the CSD method is easy to control the composition and easily produces a thin film with good reproducibility. In addition, the cost required for the manufacturing equipment is low and mass production is possible.
  • FIG. 9 is a cross-sectional view of a conventional ferroelectric thin film element.
  • a thermal oxide film 12 having a thickness of 2000 mm is formed on the surface of the silicon substrate 11
  • a Ti film 13 having a thickness of 300 mm is formed on the thermal oxide film 12 by sputtering, and a film is formed on the Ti film 13.
  • a Pt film 14 having a thickness of 2000 mm is also formed by sputtering, and these are used as a substrate.
  • the thin film 15 was crystallized by heat treatment using an infrared high-speed annealing apparatus to obtain a PZT thin film 15.
  • the heat treatment conditions are an atmospheric pressure and 100% oxygen atmosphere, an annealing temperature of 650 ° C., and an annealing time of 15 seconds.
  • An upper electrode layer 16 is further formed on the PZT thin film 15.
  • FIG. 10 is a diagram showing the PE hysteresis of a conventional piezoelectric element. 10, the amount of polarization showing ferroelectricity before and after repeating the 10 eight polarization inversion of the PZT thin film 15 produced by a conventional method (P) - shows the applied electric field (E) hysteresis loops.
  • Conventional piezoelectric elements have low linearity of displacement with respect to applied voltage. This is because the crystal orientation of the piezoelectric layer is low.
  • Patent Document 1 is known as prior art document information related to the invention of this application.
  • the piezoelectric element of the present invention includes a substrate and a lower electrode layer, a piezoelectric layer, and an upper electrode layer that are sequentially formed on the substrate.
  • the lower electrode layer is made of a conductive oxide crystal
  • the substrate has a larger linear thermal expansion coefficient than the piezoelectric layer
  • the piezoelectric layer is a polycrystalline body having in-plane stress in the compression direction.
  • the present invention can improve the linearity of the displacement with respect to the applied voltage. This is because the crystal orientation of the piezoelectric layer is improved. That is, according to the present invention, since the lower electrode layer is a conductive oxide crystal, the lattice constant of the main orientation plane is approximated to the lattice constant of the main orientation plane of the piezoelectric layer without being substantially affected by the composition of the substrate. Can be made.
  • a compressive stress can be applied to the piezoelectric layer in the step of forming the piezoelectric layer.
  • the orientation in the direction of the polarization axis of the piezoelectric layer increases, and the linearity of the displacement with respect to the applied voltage can be improved.
  • FIG. 1 is a cross-sectional view of a piezoelectric element according to Embodiment 1 of the present invention.
  • FIG. 2 is a diagram showing an X-ray diffraction pattern of the (001) / (100) plane of the piezoelectric layer according to the first embodiment of the present invention.
  • FIG. 3 is a view showing an X-ray diffraction pattern of the (004) / (400) plane of the piezoelectric layer according to the first embodiment of the present invention.
  • FIG. 4 is a diagram showing the PE hysteresis of the piezoelectric element according to the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view of a piezoelectric element having a highly conductive layer according to Embodiment 1 of the present invention.
  • FIG. 6 is a diagram showing the PE hysteresis of the piezoelectric element according to the second embodiment of the present invention.
  • FIG. 7 is a diagram showing the PE hysteresis of the piezoelectric element according to the third embodiment of the present invention.
  • FIG. 8 is a cross-sectional view of the piezoelectric element according to Embodiment 4 of the present invention.
  • FIG. 9 is a cross-sectional view of a conventional piezoelectric element.
  • FIG. 10 is a diagram showing the PE hysteresis of a conventional piezoelectric element.
  • FIG. 1 is a cross-sectional view of the piezoelectric element according to Embodiment 1 of the present invention.
  • the piezoelectric element includes a substrate 1, a diffusion prevention layer 2 formed in order on the substrate 1, a lower electrode layer 3, a piezoelectric layer 4, and an upper electrode layer 5.
  • a material having a larger linear thermal expansion coefficient than the piezoelectric layer 4 and a greater fracture toughness can be used.
  • various materials such as a stainless steel material, a metal material such as aluminum, and magnesium can be used.
  • the diffusion preventing layer 2 suppresses mutual diffusion of the constituent elements of the substrate 1 and the piezoelectric layer 4 and is preferably an oxide material such as silicon dioxide or titanium dioxide that does not have a crystal grain boundary.
  • the lower electrode layer 3 is made of a material mainly composed of lanthanum nickelate (LNO: chemical formula LaNiO 3 ).
  • Lanthanum nickelate hereinafter referred to as LNO
  • LNO is an oxide having a resistivity of 1 ⁇ 10 ⁇ 3 ( ⁇ ⁇ cm, 300 K) and metallic electrical conductivity, and does not cause a metal-insulator transition even when the temperature is changed. Have.
  • a material mainly composed of LNO a material in which a part of nickel is replaced with another metal is used.
  • LaNiO 3 -LaFeO 3 based material obtained by substituting iron LaNiO 3 -LaAlO 3 based material was replaced by aluminum
  • LaNiO 3 -LaMnO 3 based material obtained by substituting manganese LaNiO 3 -LaCoO 3 based material obtained by substituting cobalt is there.
  • the piezoelectric layer 4 is made of PZT having a (001) plane orientation of a tetragonal system or a tetragonal system.
  • the constituent material of the piezoelectric layer 4 may be a perovskite oxide ferroelectric material mainly composed of PZT, such as PZT containing an additive such as Sr, Nb, Al, etc. Acid lead) or PZN (lead zinc niobate).
  • the piezoelectric layer 4 preferably has a plane perpendicular to the substrate 1 preferentially oriented in the polarization axis direction and a plane parallel to the substrate 1 randomly oriented. This makes the structure small in elasticity and large in fracture toughness, and is suitable for a device that repeats vibration such as an actuator.
  • Lattice matching refers to the lattice matching between the unit lattice of PZT and the unit lattice on the surface of LNO. In general, when a certain crystal plane is exposed on the surface, a force for matching the crystal lattice and the crystal lattice of a film to be formed on the surface acts, and an epitaxial is formed at the substrate-film interface. It has been reported that it is easy to form crystal nuclei.
  • the orientation of the piezoelectric layer 4 in the (001) / (100) direction. can be high.
  • Epitaxial crystal nuclei can be formed at the substrate-film interface.
  • FIG. 2 is a diagram showing an X-ray diffraction pattern of the (001) / (100) plane of the piezoelectric layer according to the first embodiment of the present invention.
  • FIG. 3 is a view showing an X-ray diffraction pattern of the (004) / (400) plane of the piezoelectric layer according to the first embodiment of the present invention.
  • FIG. 3 shows that the piezoelectric layer 4 has high selective orientation in the (004) direction which is the polarization axis direction.
  • ⁇ (004) degree of orientation ( ⁇ (004)) of the (004) plane.
  • ⁇ (004) I (004) / (I (004) + I (400)).
  • ⁇ (004) 93%, which has a very high degree of (004) orientation.
  • the upper electrode layer 5 is made of gold (Au) having a thickness of 0.3 ⁇ m.
  • the material of the upper electrode layer 5 is not limited to Au but may be any conductive material, and the film thickness may be in the range of 0.1 to 0.5 ⁇ m.
  • FIG. 4 is a diagram showing the PE hysteresis of the piezoelectric element according to the first embodiment of the present invention. Compared with FIG. 10 of the conventional example, it can be seen that FIG. 4 shows a very good hysteresis of the squareness.
  • a piezoelectric element when used as a sensor or actuator characterized by low-voltage driving, it is used in an electric field region where polarization inversion does not occur. A characteristic close to 1 is required. Therefore, when a conventional piezoelectric element having a low squareness M is used in a device that is driven at a low voltage, it is difficult to control the device because the proportionality of the change in displacement with respect to the applied voltage is low. Also, the conventional piezoelectric element has a greatly reduced piezoelectric property in the vicinity of 0 kV / cm as compared with the high electric field region. Therefore, when driven at a low voltage, the absolute value of the displacement amount becomes very small. Characteristics were not obtained.
  • a SiO 2 precursor solution is applied by spin coating.
  • the SiO 2 precursor solution various solutions prepared by a known method can be used. In the first embodiment, Si-05S manufactured by Kojundo Chemical Co., Ltd. is used. This SiO 2 precursor solution is applied onto the substrate 1 by spin coating. The spin coating conditions are 30 seconds at 2500 rpm. The SiO 2 precursor solution applied on the substrate 1 is dried at 150 ° C. for 10 minutes, and then subjected to main baking at 500 ° C. for 10 minutes. The diffusion preventing layer 2 is formed by repeating the above steps until a predetermined film thickness is obtained.
  • an LNO precursor solution for forming the lower electrode layer 3 is applied by spin coating.
  • the conditions for spin coating the LNO precursor solution on the diffusion preventing layer 2 are 30 seconds at a rotational speed of 3500 rpm.
  • lanthanum nitrate hexahydrate and nickel acetate tetrahydrate are used, and 2-methoxyethanol and 2-aminoethanol are used as solvents. Since 2-methoxyethanol contains a slight amount of moisture, a product obtained by removing moisture using a molecular sieve 0.3 nm in advance is used.
  • lanthanum nitrate hexahydrate (La (NO 3 ) 3 .6H 2 O) is taken in a beaker and dried at 150 ° C. for 1 hour or longer to remove the hydrate.
  • 2-methoxyethanol is added, and the mixture is stirred at room temperature for 3 hours to dissolve lanthanum nitrate (solution A).
  • the LNO precursor solution applied on the substrate 1 is dried at 150 ° C. for 10 minutes and dehydrated. Thereafter, the residual organic components are thermally decomposed by heat treatment by pre-baking at 350 ° C. for 10 minutes to produce an LNO precursor thin film.
  • the step of dehydrating the applied precursor solution is for the purpose of removing physically adsorbed moisture in the LNO precursor solution, and the temperature is desirably higher than 100 ° C. and lower than 200 ° C. This is because decomposition of residual organic components in the LNO precursor solution starts at 200 ° C. or higher, and prevents moisture from remaining in the produced film.
  • the temperature of the step of producing the LNO precursor thin film by the pre-baking step for decomposing the organic substance is preferably 200 ° C. or higher and lower than 500 ° C. This is because crystallization of the dried LNO precursor solution proceeds greatly at 500 ° C. or higher, and the organic component remains in the produced film.
  • the steps from applying this LNO precursor solution on the diffusion preventing layer 2 to the step of producing the LNO precursor thin film are repeated a plurality of times.
  • rapid heating is performed using a rapid heating furnace (RTA: Rapid Thermal Annealing), and crystallization annealing is performed.
  • the conditions for crystallization annealing are 700 ° C. for 5 minutes, and the temperature rising rate is 200 ° C./min.
  • the crystallization annealing temperature is desirably 500 ° C. or higher and 750 ° C. or lower. Then, it is allowed to cool to room temperature.
  • By forming the lower electrode layer 3 by the above steps highly oriented LNO is obtained in the (100) plane direction.
  • the steps from application to crystallization may be repeated each time.
  • a PZT precursor solution for forming the piezoelectric layer 4 is applied on the lower electrode layer 3 by an existing coating method such as spin coating or dip coating.
  • the conditions for spin coating the PZT precursor solution on the lower electrode layer 3 are 30 seconds at 2500 rpm.
  • the ethanol used in this adjustment method is absolute ethanol that has been dehydrated in advance in order to prevent hydrolysis of the metal alkoxide by the contained water.
  • lead (II) acetate trihydrate (Pb (OCOCH 3 ) 2 .3H 2 O) is used as a starting material for adjusting the Pb precursor solution. This is taken into a separable flask and dried at 150 ° C. for 2 hours or more to remove the hydrate. Next, absolute ethanol is added and dissolved, and refluxed at 78 ° C. for 4 hours to prepare a Pb precursor solution.
  • Ti—Zr precursor solution titanium isopropoxide (Ti (OCH (CH 3 ) 2 ) 4 ) and zircon normal propoxide (Zr (OCH 2 CH 2 CH 3 ) 4 ) are used.
  • This Ti—Zr precursor solution is mixed with the Pb precursor solution.
  • the Pb component was excessive by 20 mol% with respect to the stoichiometric composition (Pb (Zr 0.53 , Ti 0.47 ) O 3 ). This is to compensate for the shortage due to volatilization of the lead component during annealing.
  • This mixed solution was refluxed at 78 ° C. for 4 hours, 0.5 mol equivalent of acetylacetone as a stabilizer relative to the total amount of metal cations was added, and further refluxed at 78 ° C. for 1 hour to prepare a PZT precursor solution. .
  • the PZT precursor solution applied on the lower electrode layer 3 is dried at 115 ° C. for 10 minutes to perform dehydration treatment. Thereafter, the residual organic component is thermally decomposed by heat treatment by pre-baking at 350 ° C. for 10 minutes to produce a PZT precursor thin film.
  • the step of dehydrating the applied PZT precursor solution is for the purpose of removing physically adsorbed moisture in the PZT precursor solution, and the temperature is preferably more than 100 ° C. and less than 200 ° C. This is because decomposition of residual organic components in the PZT precursor solution starts at 200 ° C. or higher and prevents moisture from remaining in the produced film.
  • the temperature of the step of producing the PZT precursor thin film by the pre-baking step for decomposing the organic substance is preferably 200 ° C. or higher and lower than 500 ° C. This is because crystallization of the dried PZT precursor solution greatly proceeds at 500 ° C. or higher, and the organic component remains in the produced film.
  • the steps from applying this PZT precursor solution on the lower electrode layer 3 to the step of producing the PZT precursor thin film are repeated a plurality of times.
  • rapid heating is performed in a rapid heating furnace (RTA: Rapid Thermal Annealing) using a lamp heater to perform crystallization annealing.
  • RTA Rapid Thermal Annealing
  • the conditions for the crystallization annealing were 650 ° C. for 5 minutes, and the temperature rising rate was 200 ° C./min.
  • the crystallization annealing temperature is desirably 500 ° C. or higher and 750 ° C. or lower. When the temperature is higher than 750 ° C., Pb contained in the film evaporates at the time of PZT film formation, and the crystallinity is lowered.
  • the piezoelectric layer 4 is formed by cooling to room temperature.
  • the steps from coating to crystallization may be repeated each time.
  • the upper electrode layer 5 made of Au is formed on the piezoelectric layer 4 by ion beam evaporation.
  • the method of forming the upper electrode layer 5 is not limited to the ion beam evaporation method, and a resistance heating evaporation method, a sputtering method, or the like may be used.
  • the piezoelectric layer 4 made of PZT is formed on the lower electrode layer 3 made of LNO, compared with the case where it is formed on the Pt electrode like a conventional piezoelectric element. Thus, a remarkably high crystal orientation can be obtained.
  • FIG. 5 is a cross-sectional view of the piezoelectric element in which the highly conductive layer is formed in the first embodiment of the present invention.
  • a high conductive layer 6 is formed between the lower electrode layer 3 and the diffusion preventing layer 2 as shown in FIG. Also good.
  • the highly conductive layer 6 is preferably a noble metal material or a noble metal oxide, such as platinum, ruthenium, iridium, rhenium, ruthenium oxide, iridium oxide, or rhenium oxide.
  • the diffusion prevention layer 2, the base electrode layer 3, and the piezoelectric layer 4 are produced by the CSD method, a vacuum process required by a vapor phase growth method such as a sputtering method is performed. This is unnecessary and can reduce the cost.
  • the LNO used for the base electrode layer 3 can be self-oriented in the (100) plane direction by being manufactured by the above-described manufacturing method, and therefore the alignment direction is less dependent on the material of the substrate 1. Therefore, the material of the substrate 1 is not limited. Therefore, in this Embodiment 1, the material of the predetermined board
  • the substrate 1 uses various materials having high fracture toughness such as a stainless material, and the reliability is improved as compared with the conventional example using the Si substrate which is a brittle material. be able to. Therefore, the piezoelectric element of the present invention is suitable for a device that repeats vibration, such as a sensor or an actuator. Even if a defect such as a minute crack occurs in the manufacturing step of the device, the silicon substrate has a risk of cleaving starting from the defect. Compared to this, the material having high fracture toughness according to the first embodiment can drastically reduce the risk of cleaving, and can improve the manufacturing yield of devices. Furthermore, the stainless steel material is very inexpensive as compared with the Si substrate, and the substrate cost can be reduced to about 1/10.
  • the piezoelectric layer 4 since a polycrystalline material is used as the piezoelectric layer 4, it is possible to improve the fracture resistance due to vibration as compared with the case where a single crystal material is used. This is because, in the case of a single crystal material, the bonding force in the in-plane direction of the substrate is strong, so the stress due to vibration cannot be relaxed and it is easy to break down. This is because the stress can be relieved because of the existence.
  • a rapid heating furnace is used in the crystallization annealing step, but the oxidation of the substrate 1 can be suppressed by setting the heating atmosphere to an inert atmosphere. Further, since the halogen lamp used for the rapid heating furnace is formed only on the surface side of the piezoelectric layer 4, it can be heated only from the surface side of the piezoelectric layer 4, and the heating of the substrate 1 can be suppressed. 1 oxidation can be suppressed.
  • the heating furnace for crystallization annealing is not limited to the rapid heating furnace, and laser annealing may be used.
  • laser annealing it is desirable that the substrate 1 is sufficiently heated to apply a compressive stress to the piezoelectric layer 4, and it is desirable to use it together with an atmospheric furnace.
  • the piezoelectric layer 4 is formed by the CSD method.
  • the present invention is not limited to this, and various film forming methods such as an aerosol deposition method (AD method), a sputtering method, and a CVD method are used. be able to.
  • an oxide film having the composition of the piezoelectric layer 4 is formed on the lower electrode layer 3 at room temperature in the film formation chamber, and then heated in the same manner as the crystallization annealing in the CSD method. By doing so, it is possible to realize the piezoelectric layer 4 having high crystal orientation and applied with compressive stress.
  • the substrate 1 is heated in advance when the film is formed in the chamber, so that the piezoelectric layer 4 having a high crystal orientation and a compressive stress is applied. Can be realized.
  • the diffusion preventing layer 3 is formed. However, it may not be used when element diffusion from the substrate 1 or the piezoelectric layer 4 does not occur in the manufacturing step.
  • the lower electrode layer 3 may be directly formed thereon.
  • LNO is used as the lower electrode layer 3, but the present invention is not limited to this material, and various conductive oxide crystals can be used, and in particular, perovskite-type conductive oxidation. Things are desirable.
  • a pseudo-cubic perovskite oxide mainly composed of strontium ruthenate, lanthanum-strontium-cobalt oxide or the like oriented in the (100) plane can be used.
  • the orientation of the piezoelectric layer 4 in the (001) / (100) direction can be improved by setting the lattice constant of the main orientation surface to be within ⁇ 10% of the lattice constant of the main orientation surface of the piezoelectric layer 4. Can be high.
  • a compressive stress to the piezoelectric layer 4
  • the orientation of the piezoelectric layer 4 in the (001) direction that is the polarization axis direction can be enhanced.
  • SUS430 of ferritic stainless steel defined by JIS is used as the substrate 1 for forming the piezoelectric element.
  • the linear thermal expansion coefficient of SUS430 is 105 ⁇ 10 ⁇ 7 / ° C.
  • the linear thermal expansion coefficient of PZT which is the piezoelectric layer 4 is 79 ⁇ 10 ⁇ 7 / ° C. Since SUS430 has a larger coefficient of linear thermal expansion, compressive stress remains in PZT. However, since the linear thermal expansion coefficient is smaller than that of SUS304, the compressive stress to PZT is considered to be smaller than that in the case of using a SUS304 substrate.
  • FIG. 6 is a diagram showing the PE hysteresis of the piezoelectric element according to the second embodiment of the present invention.
  • the piezoelectric layer 4 is made of PZT having a (001) plane orientation of a tetrahedral system or a tetragonal system.
  • the maximum polarization values at this time are 31 ⁇ C / cm 2 (53/47), 40 ⁇ C / cm 2 (60/40), and 33 ⁇ C / cm 2 (65/35), respectively. is there.
  • the relative dielectric constants are 430 (53/47), 620 (60/40), and 590 (65/35), respectively. This shows that the maximum polarizability and the relative dielectric constant are particularly high when the Zr / Ti ratio is 60/40, and the dielectric / ferroelectric characteristics are desirable.
  • the piezoelectric constant was about twice as high as that of the PZT thin film on the SUS304 substrate.
  • SUS304 is used for the substrate 1 and the substrate 1 has a rough surface.
  • the warpage before the film formation, after the non-film formation annealing treatment, and after the film formation was compared by the curvature radius R of the substrate.
  • a large absolute amount of curvature radius suggests that the amount of warpage is small.
  • a small absolute amount of the radius of curvature suggests that the amount of warpage is large.
  • an SUS304 substrate having a substrate 1 thickness of 0.2 mm, a rough surface, and a surface roughness (Ra) of 93 nm was used.
  • a SUS304 substrate having a substrate 1 thickness of 0.2 mm, a mirror surface and a surface roughness (Ra) of 30 nm was used.
  • Table 1 shows the results of performance comparison between Examples and Comparative Examples. As a result, the radius of curvature of the substrate before film formation is normalized to infinity ( ⁇ ).
  • FIG. 7 is a diagram showing the PE hysteresis of the piezoelectric element according to the third embodiment of the present invention.
  • the piezoelectric layer 104 is further formed on the second surface facing the first surface of the substrate 1 on which the lower electrode layer 3 and the piezoelectric layer 4 are formed.
  • FIG. 8 is a cross-sectional view of the piezoelectric element according to Embodiment 4 of the present invention.
  • the diffusion preventing layer 2, the lower electrode layer 3, the piezoelectric layer 4, and the upper electrode layer 5 are sequentially formed on the first surface 200 of the substrate 1. Further, on the second surface 201 facing the first surface 200 of the substrate 1, a diffusion prevention layer 102, a lower electrode layer 103, and a piezoelectric layer 104 are formed in order.
  • a material having a larger linear thermal expansion coefficient than the piezoelectric layers 4 and 104 and a greater fracture toughness can be used.
  • various materials such as a stainless steel material, a metal material such as aluminum, and magnesium can be used.
  • Diffusion prevention layers 2 and 102 suppress interdiffusion of constituent elements of substrate 1 and piezoelectric layers 4 and 104, and are preferably oxide materials such as silicon dioxide and titanium dioxide that do not have crystal grain boundaries.
  • the lower electrode layers 3 and 103 are made of a material mainly composed of LNO.
  • LNO has a perovskite structure.
  • the piezoelectric layers 4 and 104 are polycrystalline bodies having in-plane compressive stress.
  • the step of forming the diffusion prevention layer 102, the lower electrode layer 103, and the piezoelectric layer 104 on the second surface 201 uses the step of forming a similar layer on the first surface 200.
  • the step of forming the piezoelectric layer 104 includes a step of applying the precursor solution to the substrate, an annealing step of crystallizing the precursor solution while the substrate is heated, and a cooling step.
  • the steps on the first surface 200 and the second surface 201 are the same, basically, there is a feature that processing can be performed simultaneously under the same conditions. Thereby, the working efficiency of the layer forming step can be improved.
  • the piezoelectric layer 4 has in-plane compressive stress, and the crystal orientation is improved. As a result, the linearity of the displacement with respect to the applied voltage is excellent.
  • the piezoelectric layer 104 also on the second surface 201 facing the first surface 200, it is possible to balance the compressive stress of the two piezoelectric layers 4 and 104 and suppress warping of the piezoelectric element.
  • the piezoelectric layer 4 on the first surface 200 and the piezoelectric layer 104 on the second surface 201 have the same composition and the same film thickness, almost no warpage at the center surface of the substrate 1 occurs. Warping of the piezoelectric element can be suppressed.
  • the fourth embodiment has been described using an example in which the diffusion prevention layer 102, the lower electrode layer 103, and the piezoelectric layer 104 are formed on the second surface 201 of the substrate 1. However, if at least the piezoelectric layer 104 is formed on the second surface 201, there is an effect of balancing the compressive stress with the piezoelectric layer 4 on the first surface 200.
  • the piezoelectric element and the manufacturing method thereof according to the present invention can form a piezoelectric element exhibiting excellent piezoelectric characteristics with a good proportion of displacement with respect to applied voltage. Therefore, the piezoelectric element of the present invention is useful for various sensors such as angular velocity sensors and infrared sensors used in various electronic devices, various actuators such as piezoelectric actuators and ultrasonic motors, and optical devices such as optical switches and optical scanners. It is.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

本発明の圧電体素子は、基板と、基板上に順に形成された下部電極層、圧電体層、上部電極層を有する。基板の線熱膨張係数を圧電体層のものより大きくし、圧電体層を圧縮方向の面内応力を有する多結晶体とする。これにより、圧電体層が分極軸方向に高い配向性を有し、印加電圧に対する変位量の比例性が高く、変位量の絶対値が大きい圧電体素子を実現する。

Description

圧電体素子とその製造方法
　本発明は、電気機械変換機能を有する圧電体素子とその製造方法に関する。
　ペロブスカイト型構造を有する酸化物誘電体薄膜は一般式ＡＢＯ３で表され、優れた強誘電性、圧電性、焦電性および電気光学特性を示す。各種センサやアクチュエータなど幅広いデバイスに有効な材料として注目されており、今後その利用範囲は急激に拡大していくと思われる。ペロブスカイト型酸化物であるチタン酸ジルコン酸鉛（ＰＺＴ：一般式Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３（０＜ｘ＜１））系薄膜は、高い圧電性を有することから、圧電センサや圧電アクチュエータなどの圧電体素子として利用されている。圧電センサは、強誘電性の圧電効果を利用したものである。強誘電体は内部に自発分極を有しており、その表面に正および負電荷を発生させる。大気中における定常状態では大気中の分子が持つ電荷と結合して中性状態になっている。この圧電体に外圧がかかると圧電体から圧力量に応じた電気信号を取り出すことができる。また、圧電アクチュエータも同様の原理を用いたもので、圧電体に電圧を印加するとその電圧に応じて圧電体が伸縮し、伸縮方向あるいはその方向に直交する方向に変位を生じさせることができる。
　ＰＺＴ系薄膜は蒸着法、スパッタリング法（スパッタ法）、ＣＶＤ法（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ法）等に代表される気相成長法、もしくは化学溶液法（ＣＳＤ法：Ｃｈｅｍｉｃａｌ　Ｓｏｌｕｔｉｏｎ　Ｄｅｐｏｓｉｔｉｏｎ法）、水熱合成法等に代表される液相成長法を用いて作製が試みられている。この中で、ＣＳＤ法は組成制御が容易で、再現性良く薄膜を作製しやすい。また製造設備に必要なコストが安く大量生産が可能であるという特徴がある。
　図９は、従来の強誘電体薄膜素子の断面図である。図９において、シリコン基板１１の表面に膜厚２０００Åの熱酸化膜１２を形成し、この熱酸化膜１２上に膜厚３００ÅのＴｉ膜１３をスパッタ法で形成し、このＴｉ膜１３上に膜厚２０００ÅのＰｔ膜１４を同じくスパッタ法で形成し、これらを基板として用いている。
　以下、従来の強誘電体素子の製造方法を示す。
　まず、１ｍｏｌの酢酸に、酢酸鉛０．１ｍｏｌを加え１００℃において窒素雰囲気中で約一時間加熱撹拌した。この溶液に、チタンイソプロポキシド（Ｔｉ（ＯＣＨ（ＣＨ３）２）４）を２－メトキシエタノールで１ｍｏｌ／Ｌに調製した溶液３６ｍｌとジルコニウムイソプロポキシド（Ｚｒ（ＯＣＨ（ＣＨ３）２）４）を２－メトキシエタノールで１ｍｏｌ／Ｌに調製した溶液６４ｍｌを加えた。この溶液をさらに１２０℃において窒素雰囲気中で約３時間加熱撹拌して、室温まで冷却した後、２－メトキシエタノールで０．５ｍｏｌ／Ｌに調製した。さらに、この溶液に０．２ｍｏｌの水を加え約１時間撹拌した後ジエタノールアミンを加え、これをＰＺＴ前駆体溶液として用いた。この前駆体溶液を上記基板上に滴下し、３５０ｒｐｍ×３秒、５０００ｒｐｍ×２０秒の条件でスピンコートし、乾燥ゲルを１００℃×１５分の熱処理で作製した。その後、有機物の熱分解を４００℃×６０分で行った。このステップを３回繰り返すことにより、膜厚約２０００Åの薄膜１５を得た。前記薄膜１５に、赤外線高速アニーリング装置を用いて熱処理を施して結晶化しＰＺＴ薄膜１５を得た。熱処理条件は、大気圧、１００％酸素雰囲気中、アニーリング温度は６５０℃、アニーリング時間は１５秒である。ＰＺＴ薄膜１５の上に、さらに上部電極層１６が形成される。
　図１０は従来の圧電体素子のＰ－Ｅヒステリシスを示す図である。図１０において、従来の方法により作製したＰＺＴ薄膜１５の１０８回の分極反転を繰り返した前後の強誘電性を示す分極量（Ｐ）－印加電界（Ｅ）ヒステリシスループを示す。従来の圧電体素子は、印加電圧に対する変位量の線形性が低かった。その理由は、圧電体層の結晶配向性が低いからである。
　このような圧電体層では、Ｐ－Ｅヒステリシスループの角型性Ｍ、すなわちＭ＝Ｐｒ／Ｐｓで表される飽和分極Ｐｓと残留分極Ｐｒの比が低くなり、印加電圧に対する変位量の線形性が低下する。印加電圧に対する変位量の線形性が低いと、デバイスの制御が困難となる。
　この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。
特開平８－１５７２６０号公報
　本発明の圧電体素子は、基板と、この基板上に順に形成された下部電極層、圧電体層、上部電極層とを有する。下部電極層は導電性酸化物結晶体からなり、基板は圧電体層よりも大きい線熱膨張係数を有し、圧電体層は圧縮方向の面内応力を有する多結晶体である。
　これにより本発明は、印加電圧に対する変位量の線形性を向上させることができる。その理由は、圧電体層の結晶配向性が向上するからである。すなわち本発明は、下部電極層が導電性酸化物結晶体であるため、基板の組成に殆ど影響を受けること無く、その主配向面の格子定数を圧電体層の主配向面の格子定数と近似させることができる。
　また基板は、圧電体層よりも線熱膨張係数の大きい基板を用いることで、圧電体層の形成ステップにおいて、この圧電体層に圧縮応力を印加することができる。その結果、圧電体層の分極軸方向に配向性が高まり、印加電圧に対する変位量の線形性を向上させることができる。
図１は本発明の実施の形態１における圧電体素子の断面図である。 図２は本発明の実施の形態１における圧電体層の（００１）／（１００）面のＸ線回折パターンを示す図である。 図３は本発明の実施の形態１における圧電体層の（００４）／（４００）面のＸ線回折パターンを示す図である。 図４は本発明の実施の形態１における圧電体素子のＰ－Ｅヒステリシスを示す図である。 図５は本発明の実施の形態１における高伝導層を形成した圧電体素子の断面図である。 図６は本発明の実施の形態２における圧電体素子のＰ－Ｅヒステリシスを示す図である。 図７は本発明の実施の形態３における圧電体素子のＰ－Ｅヒステリシスを示す図である。 図８は本発明の実施の形態４における圧電体素子の断面図である。 図９は従来の圧電体素子の断面図である。 図１０は従来の圧電体素子のＰ－Ｅヒステリシスを示す図である。
　以下、本発明の圧電体素子とその製造方法に関する実施の形態について、図面を参照しながら説明する。
　（実施の形態１）
　図１は、本発明の実施の形態１における圧電体素子の断面図である。図１において、圧電体素子は、基板１と、基板１上に順に形成された拡散防止層２と、下部電極層３と、圧電体層４と、上部電極層５とから構成されている。
　基板１の材料として、圧電体層４よりも線熱膨張係数が大きく、また破壊靱性が大きい材料を用いることができる。例えばステンレス材料やアルミ、マグネシウム等の金属材料等、種々の材料を用いることができる。
　拡散防止層２は基板１や圧電体層４の構成元素の相互拡散を抑制するものであり、二酸化シリコンや二酸化チタン等の結晶粒界が存在しない酸化物材料が望ましい。
　下部電極層３はニッケル酸ランタン（ＬＮＯ：化学式ＬａＮｉＯ３）を主成分とする材料からなる。ニッケル酸ランタン（以下、ＬＮＯという）はＲ－３ｃの空間群を持ち、菱面体に歪んだペロブスカイト型構造（菱面体晶系：ａ０＝５．４６１Å（ａ０＝ａｐ）、α＝６０°、擬立方晶系：ａ０＝３．８４Å）を有する。ＬＮＯは、抵抗率が１×１０－３（Ω・ｃｍ、３００Ｋ）で、金属的電気伝導性を有する酸化物であって、温度を変化させても金属－絶縁体転移が起こらないという特徴を持つ。
　ＬＮＯを主成分とする材料としては、ニッケルの一部を他の金属で置換した材料等が用いられる。例えば鉄で置換したＬａＮｉＯ３－ＬａＦｅＯ３系材料、アルミニウムで置換したＬａＮｉＯ３－ＬａＡｌＯ３系材料、マンガンで置換したＬａＮｉＯ３－ＬａＭｎＯ３系材料、コバルトで置換したＬａＮｉＯ３－ＬａＣｏＯ３系材料等である。
　圧電体層４は面体晶系または正方晶系の（００１）面配向のＰＺＴからなる。ＰＺＴの組成は、正方晶系と菱面体晶系との境界（モルフォトロピック相境界）付近の組成（Ｚｒ／Ｔｉ＝５３／４７）である。なお、圧電体層４におけるＺｒ／Ｔｉ組成は、Ｚｒ／Ｔｉ＝５３／４７に限らず、Ｚｒ／Ｔｉ＝３０／７０～７０／３０であればよい。また、圧電体層４の構成材料は、ＰＺＴにＳｒ、Ｎｂ、Ａｌ等の添加物を含有したもの等、ＰＺＴを主成分とするペロブスカイト型酸化物強誘電体であればよく、ＰＭＮ（マグネシウムニオブ酸鉛）やＰＺＮ（亜鉛ニオブ酸鉛）であってもよい。
　また圧電体層４は、基板１に垂直な面は分極軸方向に優先配向し、基板１に平行な面はランダム配向をしていることが好ましい。これにより弾性が小さく破壊靭性が大きい構造となり、アクチュエータのような振動を繰り返すデバイスに適する。
　ここで、本実施の形態１で用いた正方晶系のＰＺＴは、ａ＝ｂ＝４．０３６Å、ｃ＝４．１４６Åの格子定数を有する材料である。したがって、ａ＝３．８４Åの格子定数を有する擬立方晶構造のＬＮＯは、ＰＺＴとの格子マッチングが良好である。格子マッチングとは、ＰＺＴの単位格子とＬＮＯの表面の単位格子との格子整合性のことをいう。一般的に、ある種の結晶面が表面に露出している場合、その結晶格子と、その上に成膜する膜の結晶格子とがマッチングしようとする力が働き、基板－膜界面でエピタキシャルな結晶核を形成しやすいことが報告されている。
　なお、圧電体層４の主配向面と下部電極層３の主配向面との格子定数の差が±１０％以内であれば、圧電体層４の（００１）／（１００）方向の配向性を高くすることができる。そして基板－膜界面でエピタキシャルな結晶核を形成することができる。
　ＬＮＯを下述の製造方法により作製することで、種々の基板上に（１００）方向に優先配向した多結晶膜を実現することができる。従って、ＬＮＯは下部電極としての働きだけではなく、圧電体層４の配向制御層としての機能も有する。これより（１００）面配向したＬＮＯの表面（格子定数：３．８４Å）と格子マッチングのよいＰＺＴ（格子定数：ａ＝４．０３６、ｃ＝４．１４６Å）の（００１）面および（１００）面が選択的に生成される。また、下部電極層３のＬＮＯ薄膜は多結晶構造であるから、その上に形成したＰＺＴ薄膜も多結晶構造となる。
　圧電体層４の製造ステップにおいてＣＳＤ法を用いた場合には、成膜時にアニールステップが必要である。ＰＺＴは高温で結晶化再配列することから、室温までの冷却時に、基板１との熱膨張係数の差により圧縮応力が残留する。基板１として、例えばＪＩＳ（Ｊａｐａｎｅｓｅ　Ｉｎｄｕｓｔｒｉａｌ　Ｓｔａｎｄａｒｄ）で規定されるオーステナイト系ステンレス鋼のＳＵＳ３０４を用いた場合を考えると、ＳＵＳ３０４の線熱膨張係数が１７３×１０－７／℃である。ＰＺＴの線熱膨張係数は７９×１０－７／℃であり、ＳＵＳ３０４の方が線熱膨張係数が大きいため、ＰＺＴには面内方向に圧縮応力が残留する。本実施の形態１では、圧電体層４に圧縮応力が残留し、圧電体素子は、上部電極層５側を上面、基板１側を底面とすると、上面側が凸になるような構造となった。
　ここで、作製した圧電体素子のＸ線回折パターンを説明する。図２は本発明の実施の形態１における圧電体層の（００１）／（１００）面のＸ線回折パターンを示す図である。図３は本発明の実施の形態１における圧電体層の（００４）／（４００）面のＸ線回折パターンを示す図である。
　図２より、ＰＺＴからなる圧電体層４は、ＰＺＴ（００１）／（１００）方向のみに選択配向していることがわかる。また、図３より、圧電体層４は分極軸方向である（００４）方向に高い選択配向性を有していることがわかる。
　ここで、（００４）面の配向度（α（００４））を
α（００４）＝Ｉ（００４）／（Ｉ（００４）＋Ｉ（４００））
と定義すると、α（００４）＝９３％になり、非常に高い（００４）配向度を有している。
　以上より、ＰＺＴに圧縮応力を印加することで、分極軸方向である（００１）方向への配向性を高めることができると分かる。なお、圧電体層４に圧縮応力を印加すると、（１００）配向の結晶構造が変形し、（００１）配向になると考えられる。
　上部電極層５は、０．３μｍ厚の金（Ａｕ）からなる。上部電極層５の材料はＡｕに限らず、導電性材料であればよく、膜厚は０．１～０．５μｍの範囲であればよい。
　図４は本発明の実施の形態１における圧電体素子のＰ－Ｅヒステリシスを示す図である。従来例の図１０と比較して、図４では非常に角型性の良いヒステリシスが得られていることがわかる。
　図１０に示す従来の圧電体素子は、Ｐ－Ｅヒステリシスループの角型性Ｍを、飽和分極Ｐｓと残留分極Ｐｒの比として、Ｍ＝Ｐｒ／Ｐｓと定義すると、シリコン基板１１上にＣＳＤ法により形成されたＰＺＴ薄膜１５においては、Ｍ＝０．５５という低い値となる。
　ここで低電圧駆動を特徴とするセンサやアクチュエータとして圧電体素子を用いる場合には、分極反転が起こらない電界領域で使用するため、高い圧電定数と共に、角型性Ｍの良好な、すなわちＭが１に近い特性が求められる。したがって、角型性Ｍの低い従来の圧電体素子を低電圧駆動するデバイスに用いた場合には、印加電圧に対する変位量の変化の比例性が低いため、デバイスの制御が困難であった。また、従来の圧電体素子は、高電界領域と比較すると０ｋＶ／ｃｍ近傍の圧電特性が大きく低下することから、低電圧駆動した場合に変位量の絶対値も非常に小さくなってしまい、所定の特性が得られなかった。
　これに対し本実施の形態１では、図４に示すＰ－Ｅヒステリシスループから角型性Ｍ＝Ｐｒ／Ｐｓを算出すると、Ｍ＝０．７８という極めて優れた特性が得られる。すなわち、印加電界に対する変位量の比例性が良好な圧電体素子を実現することが出来る。さらに、残留分極値Ｐｒの値がＰｒ＝３１．４（μＣ／ｃｍ２）という高い値を示すことから、低電圧駆動の場合も、変位量の絶対値の大きい圧電体素子を実現することが出来る。
　次に、上記の圧電体素子の製造方法について説明する。
　まず、基板１上に拡散防止層２を形成するため、ＳｉＯ２前駆体溶液をスピンコート法により塗布する。ＳｉＯ２前駆体溶液としては、公知の方法により作製された種々の溶液を用いることが可能であるが、本実施の形態１では高純度化学（株）製のＳｉ－０５Ｓを用いる。このＳｉＯ２前駆体溶液をスピンコート法により基板１上に塗布する。スピンコートの条件は、回転数２５００ｒｐｍで３０秒である。基板１上に塗布したＳｉＯ２前駆体溶液は１５０℃で１０分間乾燥を行い、その後５００℃で１０分間の本焼成を行う。以上のステップを所定の膜厚になるまで繰り返すことにより、拡散防止層２を形成する。
　次に、下部電極層３を形成するためのＬＮＯ前駆体溶液をスピンコート法により塗布する。ＬＮＯ前駆体溶液を拡散防止層２上にスピンコートを行う条件としては、回転数３５００ｒｐｍで３０秒とする。
　このＬＮＯ前駆体溶液の調整方法は以下の通りである。
　出発原料としては、硝酸ランタン六水和物、酢酸ニッケル四水和物を用い、溶媒として２－メトキシエタノールと２－アミノエタノールを用いる。２－メトキシエタノールはわずかに水分を含んでいるため、あらかじめモレキュラーシーブ０．３ｎｍを用いて水分を除去したものを使用する。
　まず、硝酸ランタン六水和物（Ｌａ（ＮＯ３）３・６Ｈ２Ｏ）をビーカーに採り、水和物の除去のため１５０℃で１時間以上乾燥させる。次に室温まで冷却の後２－メトキシエタノールを加えて、室温で３時間撹拌することで、硝酸ランタンを溶解させる（溶液Ａ）。
　一方、酢酸ニッケル四水和物（（ＣＨ３ＣＯＯ）２Ｎｉ・４Ｈ２Ｏ）を別のセパラブルフラスコに採り、水和物の除去のため１５０℃で１時間乾燥の後、２００℃で１時間、計２時間乾燥させる。次に、２－メトキシエタノールおよび２－アミノエタノールを加え、１１０℃で３０分間撹拌する（溶液Ｂ）。
　この溶液Ｂを室温まで冷却後、溶液Ａを溶液Ｂが入っているセパラブルフラスコに投入する。これらの混合液を室温で３時間撹拌することにより、ＬＮＯ前駆体溶液を作製する。
　次に、基板１上に塗布したＬＮＯ前駆体溶液を１５０℃で１０分間乾燥し脱水処理を行う。その後３５０℃で１０分間の仮焼成による熱処理により、残留有機成分の熱分解を行い、ＬＮＯ前駆体薄膜を作製する。塗布した前記前駆体溶液を脱水するステップは、ＬＮＯ前駆体溶液中の物理吸着水分の除去を目的としたものであり、温度は１００℃を超えて２００℃未満であることが望ましい。これは、２００℃以上ではＬＮＯ前駆体溶液中の残留有機成分の分解が開始するためであり、作製した膜中への水分の残留を防止するためである。一方、有機物を分解する仮焼成ステップによりＬＮＯ前駆体薄膜を作製するステップの温度は２００℃以上５００℃未満であることが好ましい。これは、５００℃以上では乾燥したＬＮＯ前駆体溶液の結晶化が大きく進行するためであり、作製した膜中への有機成分の残留を防止するためである。
　このＬＮＯ前駆体溶液を拡散防止層２上に塗布するステップからＬＮＯ前駆体薄膜を作製するステップまでを複数回繰り返す。所定の膜厚になった時点で、急速加熱炉（ＲＴＡ：Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ）を用いて急速加熱し、結晶化アニールを行う。結晶化アニールの条件は７００℃で５分とし、昇温速度は２００℃／ｍｉｎとする。結晶化アニール温度は５００℃以上７５０℃以下が望ましい。そしてその後、室温まで冷却させる。以上のステップで下部電極層３を形成することにより、（１００）面方向に高配向のＬＮＯが得られる。下部電極層３の所定の膜厚を得るには、複数回の塗布から熱分解までを繰り返した後に結晶化を行う替わりに、毎回の塗布から結晶化までのステップを繰り返しても良い。
　次に、下部電極層３上に、圧電体層４を形成するためのＰＺＴ前駆体溶液をスピンコート法やディップコート法などの既存の塗布工法により塗布する。ＰＺＴ前駆体溶液を下部電極層３上にスピンコートを行う条件は、回転数２５００ｒｐｍで３０秒とする。
　このＰＺＴ前駆体溶液の調整方法は次の通りである。
　本調整方法に用いるエタノールは、含有水分による金属アルコキシドの加水分解を防止するため、予め脱水処理を行った無水エタノールとする。
　まず、Ｐｂ前駆体溶液を調整する出発原料として、酢酸鉛（ＩＩ）三水和物（Ｐｂ（ＯＣＯＣＨ３）２・３Ｈ２Ｏ）を用いる。これをセパラブルフラスコに採り、水和物の除去のため１５０℃で２時間以上乾燥させる。次に無水エタノールを加えて溶解し、７８℃で４時間還流させ、Ｐｂ前駆体溶液を作製する。Ｔｉ－Ｚｒ前駆体溶液を調整する出発原料としては、チタンイソプロポキシド（Ｔｉ（ＯＣＨ（ＣＨ３）２）４）とジルコンノルマルプロポキシド（Ｚｒ（ＯＣＨ２ＣＨ２ＣＨ３）４）を用いる。こちらも別のセパラブルフラスコに採り、無水エタノールを加えて溶解し、７８℃で４時間還流することで、Ｔｉ－Ｚｒ前駆体溶液を作製する。Ｔｉ／Ｚｒ比はｍｏｌ比でＴｉ／Ｚｒ＝４７／５３となるように秤量した。このＴｉ－Ｚｒ前駆体溶液をＰｂ前駆体溶液に混合する。このとき、Ｐｂ成分を化学量論組成（Ｐｂ（Ｚｒ０．５３，Ｔｉ０．４７）Ｏ３）に対し２０ｍｏｌ％過剰とした。これは、アニール時の鉛成分の揮発による不足分を補うためである。この混合溶液を７８℃で４時間還流し、安定化剤としてアセチルアセトンを金属陽イオンの総量に対して０．５ｍｏｌ等量加え、さらに７８℃で１時間還流することでＰＺＴ前駆体溶液を作製した。
　次に、下部電極層３上に塗布したＰＺＴ前駆体溶液を１１５℃で１０分間乾燥し脱水処理を行う。その後３５０℃で１０分間の仮焼成による熱処理により、残留有機成分の熱分解を行い、ＰＺＴ前駆体薄膜を作製する。塗布したＰＺＴ前駆体溶液を脱水するステップは、ＰＺＴ前駆体溶液中の物理吸着水分の除去を目的としたものであり、温度は１００℃を超えて２００℃未満であることが望ましい。これは、２００℃以上ではＰＺＴ前駆体溶液中の残留有機成分の分解が開始するためであり、作製した膜中への水分の残留を防止するためである。一方、有機物を分解する仮焼成ステップによりＰＺＴ前駆体薄膜を作製するステップの温度は２００℃以上５００℃未満であることが好ましい。これは、５００℃以上では乾燥したＰＺＴ前駆体溶液の結晶化が大きく進行するためであり、作製した膜中への有機成分の残留を防止するためである。
　このＰＺＴ前駆体溶液を下部電極層３上に塗布するステップからＰＺＴ前駆体薄膜を作製するステップまでを複数回繰り返す。所定の膜厚になった時点で、ランプヒータを用いた急速加熱炉（ＲＴＡ：Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ）で急速加熱し、結晶化アニールを行う。結晶化アニールの条件は６５０℃で５分とし、昇温速度は２００℃／ｍｉｎとした。結晶化アニール温度は５００℃以上７５０℃以下が望ましい。７５０℃よりも大きいと、ＰＺＴ成膜時に膜中に含まれるＰｂが蒸発することにより不足し、結晶性が低下する。そしてこの結晶化アニールステップの後、室温まで冷却させ、圧電体層４を形成する。圧電体層４の所定の膜厚を得るには、複数回塗布～熱分解を繰り返した後に結晶化を行う替わりに、毎回塗布～結晶化までのステップを繰り返しても良い。上記ステップにより（００１）面方向に高配向のＰＺＴ薄膜を得ることができる。
　最後に、圧電体層４上にイオンビーム蒸着法により、Ａｕからなる上部電極層５を形成する。上部電極層５の形成方法については、イオンビーム蒸着法に限るものではなく、抵抗加熱蒸着法、スパッタ法等を用いても良い。
　本実施の形態１によれば、ＬＮＯからなる下部電極層３上にＰＺＴからなる圧電体層４を形成しているので、従来の圧電体素子のようにＰｔ電極上に形成した場合と比較して、格段に高い結晶配向性を得ることができる。
　図５は本発明の実施の形態１における高伝導層を形成した圧電体素子の断面図である。ＬＮＯよりもさらに高い電気伝導性を有するデバイスに本圧電体素子を使用する場合には、図５に示すように下部電極層３と拡散防止層２の間に、高伝導層６を形成しても良い。高伝導層６としては、貴金属材料や貴金属酸化物が望ましく、例えば白金、ルテニウム、イリジウム、レニウム、酸化ルテニウム、酸化イリジウム、酸化レニウム等が用いられる。
　また、本実施の形態１によれば、拡散防止層２、下地電極層３および圧電体層４はＣＳＤ法により作製しているため、スパッタ法等の気相成長法で必要となる真空プロセスが不要であり、コストが低減できる。下地電極層３に用いるＬＮＯは、上述の製造方法により作製することで、（１００）面方向に自己配向させることができるため、配向方向は基板１の材料には依存しにくい。したがって、基板１の材料に制限を与えないという特徴を有する。よって本実施の形態１では、熱膨張係数や破壊靭性の観点から、所定の基板１の材料を選択することができる。
　さらに、本実施の形態１によれば、基板１がステンレス材等の破壊靱性が大きい種々の材料を用いており、脆性材料であるＳｉ基板を用いた従来例と比較して、信頼性を高めることができる。このため本発明の圧電体素子は、センサやアクチュエータのような、振動を繰り返すデバイスに好適である。シリコン基板はデバイスの製造ステップにおいて微小なクラック等の欠陥が発生した場合でも、そこを起点として劈開する危険性を有する。これと比較して本実施の形態１の破壊靱性が高い材料は、劈開する危険性を飛躍的に低減することができ、デバイスの製造歩留りを向上させることができる。さらに、Ｓｉ基板と比較してステンレス材料は非常に安価であり、基板コストを１／１０程度に低減できる。
　また、本実施の形態１によれば、圧電体層４として多結晶材料を用いていることから、単結晶材料を用いた場合と比較して振動による破壊耐性を向上させることができる。これは、単結晶材料の場合には基板面内方向の結合力が強いため、振動による応力を緩和することができず破壊しやすいが、多結晶材料の場合には面内方向に粒界が存在するために応力緩和が可能なためである。
　なお、本実施の形態１においては、結晶化アニールステップにおいて急速加熱炉を用いているが、加熱の雰囲気を不活性雰囲気とすることで、基板１の酸化を抑制することができる。また、急速加熱炉に用いるハロゲンランプを圧電体層４の表面側のみに形成することで、圧電体層４の表面側からのみ加熱でき、基板１の加熱を抑制することができるために、基板１の酸化を抑制することができる。
　なお、結晶化アニールの加熱炉としては、急速加熱炉に限定するものではなく、レーザアニールを用いても良い。レーザアニールを用いる場合には、圧電体層４に圧縮応力を付与するために基板１が充分に加熱されていることが望ましく、雰囲気炉と併用することが望ましい。
　また、本実施の形態１においては、ＣＳＤ法により圧電体層４を形成したが、この限りではなく、エアロゾルデポジション法（ＡＤ法）、スパッタ法、ＣＶＤ法等の種々の成膜方法を用いることができる。
　ＡＤ法を用いた場合には、成膜チャンバ内で圧電体層４の組成からなる酸化物膜を下部電極層３上に室温で成膜した後に、ＣＳＤ法の結晶化アニールと同じように加熱することで、結晶配向性が高く、また圧縮応力が印加された圧電体層４を実現することができる。スパッタ法、ＣＶＤ法を用いる場合には、チャンバ内で成膜を行う際に、あらかじめ基板１を加熱しておくことで、結晶配向性が高く、また圧縮応力が印加された圧電体層４を実現することができる。
　また、本実施の形態１においては、拡散防止層３を形成しているが、製造ステップにおいて基板１や圧電体層４からの元素拡散が発生しない場合には用いなくても良く、基板１の上に直接下部電極層３を形成しても良い。
　さらに、本実施の形態１においては、下部電極層３としてＬＮＯを用いているが、本材料に限るものではなく、種々の導電性酸化物結晶体を用いることができ、特にペロブスカイト型導電性酸化物が望ましい。例えば擬立方晶系の、（１００）面に優先配向したルテニウム酸ストロンチウム、ランタン－ストロンチウム－コバルト酸化物等を主成分とするペロブスカイト型酸化物を用いることができる。これらの場合も、主配向面の格子定数を圧電体層４の主配向面の格子定数の±１０％以内とすることで、圧電体層４の（００１）／（１００）方向の配向性を高くすることができる。そしてさらに圧電体層４に圧縮応力を印加することで、圧電体層４の分極軸方向である（００１）方向への配向性を高めることができる。
　（実施の形態２）
　以下、本発明の実施の形態２における圧電体素子に関して、図面を用いて説明する。本実施の形態２において、主な構成は実施の形態１と同様である。実施の形態１と同様の構成を有するものについては、その説明を省略し、相違点について詳述する。
　本実施の形態２においては、さらなる圧電特性の向上を目的として、圧電体素子を形成するための基板１として、ＪＩＳで規定されるフェライト系ステンレス鋼のＳＵＳ４３０を用いた。ＳＵＳ４３０の線熱膨張係数は１０５×１０－７／℃であるのに対して、圧電体層４であるＰＺＴの線熱膨張係数は７９×１０－７／℃である。ＳＵＳ４３０の方が線熱膨張係数が大きいため、ＰＺＴには圧縮応力が残留する。しかし、ＳＵＳ３０４よりは線熱膨張係数が小さいことから、ＰＺＴへの圧縮応力はＳＵＳ３０４基板を用いた場合よりも小さくなると考えられる。
　図６は本発明の実施の形態２における圧電体素子のＰ－Ｅヒステリシスを示す図である。圧電体層４は、面体晶系または正方晶系の（００１）面配向のＰＺＴからなる。図６において、ＰＺＴの組成は、正方晶系と菱面体晶系との境界（モルフォトロピック相境界）付近の異なる３通りの組成（Ｚｒ／Ｔｉ＝５３／４７、６０／４０、６５／３５）を用いる。
　図６から分かるように、それぞれリークのない、良好なヒステリシス曲線を得ることができた。この時の最大分極値（Ｐｍａｘ：４００ｋＶ／ｃｍ時の分極値）はそれぞれ、３１μＣ／ｃｍ２（５３／４７）、４０μＣ／ｃｍ２（６０／４０）、３３μＣ／ｃｍ２（６５／３５）である。また比誘電率はそれぞれ４３０（５３／４７）、６２０（６０／４０）、５９０（６５／３５）である。このことから、特にＺｒ／Ｔｉ比が６０／４０の場合が、最大分極率と比誘電率が高くなり、誘電体／強誘電体特性が望ましいことがわかる。圧電定数については、ＳＵＳ３０４基板上のＰＺＴ薄膜と比較して、約２倍の高い値が得られた。
　なお、圧電体層４におけるＺｒ／Ｔｉ組成は、Ｚｒ／Ｔｉ＝５３／４７、６０／４０、６５／３５に限らず、Ｚｒ／Ｔｉ＝３０／７０～７０／３０であればよい。さらには、Ｚｒ／Ｔｉ＝５０／５０～７０／３０が望ましい。
　（実施の形態３）
　以下、本発明の実施の形態３における圧電体素子に関して、図面を用いて説明する。本実施の形態３において、主な構成は実施の形態１と同様である。実施の形態１と同様の構成を有するものについては、その説明を省略し、相違点について詳述する。
　本実施の形態３においては、基板１にＳＵＳ３０４を用い、その基板１の表面形状が粗面であるものを用いている。
　ここで成膜前、未成膜アニール処理後、成膜後のそれぞれのそりを基板の曲率半径Ｒにより比較した。曲率半径の絶対量が大きいということは、反り量が小さいことを示唆している。逆に、曲率半径の絶対量が小さいということは、反り量が大きいことを示唆している。
　実施例として、基板１の厚さが０．２ｍｍ、表面が粗面で、表面粗さ（Ｒａ）が９３ｎｍであるＳＵＳ３０４基板を用いた。また、比較例として、基板１の厚さが０．２ｍｍ、表面が鏡面で、表面粗さ（Ｒａ）が３０ｎｍであるＳＵＳ３０４基板を用いた。実施例と比較例との性能比較を行った結果を表１に示す。結果は、成膜前の基板の曲率半径を無限大（∞）として規格化している。
Figure JPOXMLDOC01-appb-T000001
　表１の結果より、未成膜基板にアニール処理のみを行った場合では、実施例、比較例ともに曲率半径が非常に大きい。つまり、アニール処理によって、基板が反っている可能性が低いことが分かる。一方、成膜基板を測定したところ、実施例は曲率半径が大きく、比較例は曲率半径が小さい。つまり、基板表面が粗面である基板に成膜した場合の方が、基板表面が鏡面である基板に成膜した場合と比べて、反り量を抑制することが分かる。
　図７は本発明の実施の形態３における圧電体素子のＰ－Ｅヒステリシスを示す図である。なお、圧電体層４におけるＺｒ／Ｔｉ組成は、Ｚｒ／Ｔｉ＝５３／４７を用いている。図７から分かるように、基板１表面が粗面であっても、良好なヒステリシス曲線を得ることができる。
　（実施の形態４）
　以下、本発明の実施の形態４における圧電体素子に関して、図面を用いて説明する。なお、実施の形態１と同様の構成を有するものについては、その説明を省略し、相違点について詳述する。
　本実施の形態４においては、下部電極層３、圧電体層４が形成された基板１の第１面と対向する第２面上に、さらに圧電体層１０４を形成している。
　図８は本発明の実施の形態４における圧電体素子の断面図である。図８において、圧電体素子は、基板１の第１面２００上に、拡散防止層２と、下部電極層３と、圧電体層４と、上部電極層５が順に形成されている。さらに、基板１の第１面２００と対向する第２面２０１上には、拡散防止層１０２と、下部電極層１０３と、圧電体層１０４とが順に形成されている。
　基板１の材料として、圧電体層４、１０４よりも線熱膨張係数が大きく、また破壊靱性が大きい材料を用いることができる。例えばステンレス材料やアルミ、マグネシウム等の金属材料等、種々の材料を用いることができる。
　拡散防止層２、１０２は基板１や圧電体層４、１０４の構成元素の相互拡散を抑制するものであり、二酸化シリコンや二酸化チタン等の結晶粒界が存在しない酸化物材料が望ましい。
　下部電極層３，１０３はＬＮＯを主成分とする材料からなる。ＬＮＯはペロブスカイト型構造を有する。圧電体層４，１０４は、面内の圧縮応力を有する多結晶体である。
　第２面２０１上に、拡散防止層１０２と、下部電極層１０３と、圧電体層１０４を形成するステップは、第１面２００上に同様の層を形成するステップを利用する。例えば、圧電体層１０４を形成するステップは、前駆体溶液を基板に塗布するステップ、基板を加熱した状態で前駆体溶液を結晶化するアニールステップと、冷却ステップとを含む。
　第１面２００上と第２面２０１上のステップが同じ場合、基本的には、同じ条件で、同時に処理することが出来るという特徴がある。これにより、層形成のステップの作業効率を向上させることができる。
　上述のように作成した圧電体素子は、圧電体層４が面内の圧縮応力を有し、結晶の配向性が向上する。結果として印加電圧に対する変位量の線形性が優れている。
　さらに、第１面２００と対向する第２面２０１にも圧電体層１０４を備えることで、２つの圧電体層４、１０４の圧縮応力をバランスさせ、圧電体素子の反りを抑えることが出来る。
　また第１面２００上の圧電体層４と第２面２０１上の圧電体層１０４とを、同じ組成、同じ膜厚とすることで、基板１の中心面での反りがほとんど発生せず、圧電体素子の反りを抑えることが出来る。
　なお、本実施の形態４では、基板１の第２面２０１上に、拡散防止層１０２、下部電極層１０３と、圧電体層１０４とを形成した例を用いて説明した。しかしながら第２面２０１上に少なくとも圧電体層１０４を形成すれば、第１面２００上の圧電体層４との圧縮応力をバランスさせる効果を有する。
　本発明の圧電体素子とその製造方法は、印加電圧に対する変位量の比例性の良好な、優れた圧電特性を示す圧電体素子を形成できる。このため、本発明の圧電体素子は各種電子機器に用いる角速度センサや赤外線センサ等の各種センサ、圧電アクチュエータや超音波モータ等の各種アクチュエータ、光スイッチや光スキャナ等の光学デバイス等の用途として有用である。
　１　　基板
　２　　拡散防止層
　３　　下部電極層
　４　　圧電体層
　５　　上部電極層
　６　　高伝導層
　１１　　シリコン基板
　１２　　熱酸化膜
　１３　　Ｔｉ膜
　１４　　Ｐｔ薄膜
　１５　　ＰＺＴ薄膜

Claims (18)

  1. 　基板と、
    前記基板上に形成された下部電極層と、
    前記下部電極層上に形成された圧電体層と、
    前記圧電体層上に形成された上部電極層とを備え、
    前記下部電極層は、導電性酸化物結晶体からなり、
    前記基板は、前記圧電体層よりも大きい線熱膨張係数を有し、
    前記圧電体層は、面内の圧縮応力を有する多結晶体である
    圧電体素子。
  2. 前記圧電体層が、化学溶液法により形成された
    請求項１に記載の圧電体素子。
  3. 　前記基板は、前記圧電体層よりも大きい破壊靱性を有する
    請求項１に記載の圧電体素子。
  4. 前記下部電極層は、ペロブスカイト型である
    請求項１に記載の圧電体素子。
  5. 　前記下部電極層の主配向面の格子定数と前記圧電体層の主配向面の格子定数との差は±１０％以内である
    請求項１に記載の圧電体素子。
  6. 　前記圧電体層は、前記基板に垂直な面が分極軸方向に優先配向し、前記基板に平行な面がランダム配向をしたペロブスカイト型酸化物強誘電体からなる
    請求項１に記載の圧電体素子。
  7. 　前記基板が金属材料からなる、
    請求項１に記載の圧電体素子。
  8. 　前記下部電極層の下に、この下部電極層よりも抵抗率の小さい高伝導層を形成した、
    請求項１に記載の圧電体素子。
  9. 前記基板表面が粗面である
    請求項１に記載の圧電体素子。
  10. 前記基板表面の表面状態が表面粗さＲａで９０ｎｍ以上である
    請求項１に記載の圧電体素子。
  11. 　前記下部電極層、前記圧電体層が形成された前記基板の第１面と対向する第２面上に、さらに圧電体層を形成し、
    前記基板は、前記第２面上の圧電体層よりも大きい熱膨張係数を有し、前記第２面上の圧電体層は、面内の圧縮応力を有する多結晶体である
    請求項１記載の圧電体素子。
  12. 　前記第２面上の圧電体層は、下部電極層を介して前記第２面上に形成された
    請求項１１記載の圧電体素子。
  13. 　圧電体層を基板上に形成した圧電体素子の製造方法であって、
    前記圧電体層よりも大きい線熱膨張係数を有する前記基板上に導電性酸化物結晶体からなる下部電極層を形成するステップと、
    前記下部電極層上に多結晶体である前記圧電体層を化学溶液法を用いて形成するステップと、
    前記圧電体層上に上部電極層を形成するステップとを
    備えた圧電体素子の製造方法。
  14. 前記化学溶液法を用いて前記圧電体層を形成するステップが、
    前記下部電極層に前記圧電体層の前駆体溶液を塗布するステップと、
    塗布した前記前駆体溶液を脱水するステップと、
    脱水した前記前駆体溶液から有機物を分解する仮焼成により前駆体薄膜を作製するステップと、
    前記前駆体溶液を塗布するステップの温度よりも高い温度で前記前駆体薄膜を結晶化するアニールステップと、
    結晶化した前記前駆体薄膜を冷却する冷却ステップとを含む
    請求項１３に記載の圧電体素子の製造方法。
  15. 　前記下部電極層上に前記圧電体層を形成するステップを複数回繰り返す
    請求項１３に記載の圧電体素子の製造方法。
  16. 　前記アニールステップが前記基板および前記圧電体層を雰囲気炉で加熱するステップと、
    前記圧電体層をレーザアニールで加熱するステップとを備えた、
    請求項１３に記載の圧電体素子の製造方法。
  17. 　圧電体層を基板上に形成した圧電体素子の製造方法であって、
    前記圧電体層よりも大きい線熱膨張係数を有する前記基板の第１面上に導電性酸化物結晶体からなる下部電極層を形成するステップと、
    化学溶液法を用いて、前記基板の第１面上の前記下部電極層上に多結晶体である圧電体層を形成し、前記基板の第１面と対向する第２面上に多結晶体である圧電体層を形成するステップと、
    前記第１面上の圧電体層の上に上部電極層を形成するステップとを、
    備えた圧電体素子の製造方法。
  18. 前記第２面上の圧電体層を、下部電極層を介して前記基板の第２面上に形成する
    請求項１７に記載の圧電体素子の製造方法。
PCT/JP2009/002883 2008-06-27 2009-06-24 圧電体素子とその製造方法 WO2009157189A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US12/994,188 US8188639B2 (en) 2008-06-27 2009-06-24 Piezoelectric element and method for manufacturing the same
CN200980124278.7A CN102077376B (zh) 2008-06-27 2009-06-24 压电体元件和其制造方法
JP2010517762A JPWO2009157189A1 (ja) 2008-06-27 2009-06-24 圧電体素子とその製造方法
EP09769899.7A EP2306539A4 (en) 2008-06-27 2009-06-24 PIEZOELECTRIC ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
US13/455,315 US9054293B2 (en) 2008-06-27 2012-04-25 Piezoelectric element and method for manufacturing the same
US14/165,744 US9035253B2 (en) 2008-06-27 2014-01-28 Infrared sensor element

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008168352 2008-06-27
JP2008-168352 2008-06-27
JP2008295217 2008-11-19
JP2008-295217 2008-11-19

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US12/994,188 A-371-Of-International US8188639B2 (en) 2008-06-27 2009-06-24 Piezoelectric element and method for manufacturing the same
US13/455,315 Continuation US9054293B2 (en) 2008-06-27 2012-04-25 Piezoelectric element and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2009157189A1 true WO2009157189A1 (ja) 2009-12-30

Family

ID=41444262

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/002883 WO2009157189A1 (ja) 2008-06-27 2009-06-24 圧電体素子とその製造方法

Country Status (6)

Country Link
US (2) US8188639B2 (ja)
EP (1) EP2306539A4 (ja)
JP (1) JPWO2009157189A1 (ja)
KR (1) KR20110036889A (ja)
CN (1) CN102077376B (ja)
WO (1) WO2009157189A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012179102A (ja) * 2011-02-28 2012-09-20 Fujifilm Corp 共振振動子、共振振動子の製造方法およびこの共振振動子を有する超音波処置具
WO2012144185A1 (ja) * 2011-04-21 2012-10-26 パナソニック株式会社 誘電体素子用基材とその製造方法、並びにこの誘電体素子用基材を用いた圧電体素子
US8678563B2 (en) 2011-12-01 2014-03-25 Seiko Epson Corporation Liquid ejecting head, liquid ejecting apparatus, and piezoelectric element
US8721054B2 (en) 2011-12-01 2014-05-13 Seiko Epson Corporation Liquid ejecting head, liquid ejecting apparatus, and piezoelectric element
US9000655B2 (en) 2012-02-03 2015-04-07 Panasonic Intellectual Property Management Co., Ltd. Piezoelectric film, ink jet head, method of forming image by the ink jet head, angular velocity sensor, method of measuring angular velocity by the angular velocity sensor, piezoelectric generating element, and method of generating electric power using the piezoelectric generating element
WO2015056587A1 (ja) * 2013-10-15 2015-04-23 三菱マテリアル株式会社 ＬａＮｉＯ３薄膜形成用組成物及びこの組成物を用いたＬａＮｉＯ３薄膜の形成方法
WO2015072095A1 (ja) * 2013-11-14 2015-05-21 パナソニックＩｐマネジメント株式会社 赤外線検出素子、及び赤外線検出装置、圧電体素子
JP2015128089A (ja) * 2013-12-27 2015-07-09 株式会社ユーテック 圧電体膜、強誘電体セラミックス及び圧電体膜の検査方法
US9331261B2 (en) 2012-12-10 2016-05-03 Panasonic Intellectual Property Management Co., Ltd. Piezoelectric element
JPWO2015194452A1 (ja) * 2014-06-20 2017-04-20 株式会社アルバック 多層膜及びその製造方法
CN107952370A (zh) * 2017-11-22 2018-04-24 北京科技大学 用于圆柱形膜组件自清洁技术的压电振动体及其制备方法
JP2019016793A (ja) * 2017-07-07 2019-01-31 アドバンストマテリアルテクノロジーズ株式会社 膜構造体及びその製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2306539A4 (en) * 2008-06-27 2013-06-12 Panasonic Corp PIEZOELECTRIC ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
JP2010135748A (ja) * 2008-11-04 2010-06-17 Seiko Epson Corp 圧電素子及びその製造方法、液体噴射ヘッド及びその製造方法、並びに液体噴射装置
WO2012054041A1 (en) * 2010-10-21 2012-04-26 Hewlett-Packard Development Company, L.P. Metal-insulator transition switching devices
WO2013021614A1 (ja) * 2011-08-08 2013-02-14 パナソニック株式会社 圧電体素子
US9689748B2 (en) 2011-08-08 2017-06-27 Panasonic Corporation Infrared detection element
JP5836754B2 (ja) * 2011-10-04 2015-12-24 富士フイルム株式会社 圧電体素子及びその製造方法
JP6130995B2 (ja) * 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
US9646766B2 (en) * 2012-06-14 2017-05-09 Uchicago Argonne, Llc Method of making dielectric capacitors with increased dielectric breakdown strength
CN104471360B (zh) * 2012-06-18 2016-04-20 松下知识产权经营株式会社 红外线检测装置
US9136820B2 (en) 2012-07-31 2015-09-15 Tdk Corporation Piezoelectric device
US8994251B2 (en) * 2012-08-03 2015-03-31 Tdk Corporation Piezoelectric device having first and second non-metal electroconductive intermediate films
JP5756786B2 (ja) * 2012-09-19 2015-07-29 富士フイルム株式会社 圧電デバイス及びその使用方法
JP6024502B2 (ja) * 2013-02-13 2016-11-16 三菱マテリアル株式会社 ＬａＮｉＯ３薄膜形成用組成物及びこの組成物を用いたＬａＮｉＯ３薄膜の形成方法
JP6091281B2 (ja) * 2013-03-25 2017-03-08 住友化学株式会社 圧電体薄膜積層基板
JP6225544B2 (ja) * 2013-07-31 2017-11-08 株式会社デンソー 圧電素子の製造方法
JP6299338B2 (ja) * 2014-03-31 2018-03-28 セイコーエプソン株式会社 圧電素子、液体噴射ヘッド、液体噴射装置及びセンサー
KR101578321B1 (ko) * 2015-01-21 2015-12-16 성균관대학교산학협력단 온도변화에 의해 에너지를 발생시키는 에너지 발생소자 및 이를 포함하는 온도변화 감지센서
GB2548377A (en) * 2016-03-16 2017-09-20 Xaar Technology Ltd A piezoelectric thin film element
WO2017158345A1 (en) 2016-03-16 2017-09-21 Xaar Technology Limited A piezoelectric thin film element
US10594029B2 (en) * 2016-09-30 2020-03-17 Intel Corporation Actuatable and adaptable metamaterials integrated in package
CN111033774B (zh) * 2017-11-22 2023-11-17 株式会社村田制作所 压电器件以及压电器件的制造方法
CN109459144B (zh) * 2018-11-12 2020-11-03 中国科学院长春光学精密机械与物理研究所 基于压电效应及复合等离激元的宽光谱红外传感器
CN109459143B (zh) * 2018-11-12 2020-02-07 中国科学院长春光学精密机械与物理研究所 基于等离激元及压电薄膜温度频率特性的红外传感器
CN109459146B (zh) * 2018-11-12 2020-02-07 中国科学院长春光学精密机械与物理研究所 一种基于压电谐振器的非制冷红外探测器的制备方法
CN112853286A (zh) 2019-11-12 2021-05-28 应用材料公司 压电膜的物理气相沉积
DE102020115315B4 (de) 2020-06-09 2022-05-05 Tdk Electronics Ag Piezoelektrische Baugruppe und Prozess zum Bilden einer piezoelektrischen Baugruppe
KR102322086B1 (ko) * 2021-04-05 2021-11-04 (주)퀸테스 가역반응이 가능한 고체상의 압전 전구체 폴리머 제조 방법 및 이를 이용한 압전 박막 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08157260A (ja) 1994-11-30 1996-06-18 Sharp Corp 強誘電体薄膜の製造方法
JP2001203402A (ja) * 2000-10-27 2001-07-27 Ngk Insulators Ltd 圧電／電歪膜型素子
JP2007119892A (ja) * 2005-10-31 2007-05-17 Seiko Epson Corp 導電性複合酸化物層の製造方法、強誘電体層を有する積層体の製造方法
JP2007273853A (ja) * 2006-03-31 2007-10-18 Kyocera Corp 圧電アクチュエータユニット
JP2007281049A (ja) * 2006-04-04 2007-10-25 Fujifilm Corp 積層素子、圧電素子、及びインクジェット式記録ヘッド

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4056654A (en) * 1975-07-24 1977-11-01 Kkf Corporation Coating compositions, processes for depositing the same, and articles resulting therefrom
US4383174A (en) 1979-09-25 1983-05-10 Tokyo Shibaura Denki Kabushiki Kaisha Pyroelectric detector and method for manufacturing the same
JPS57104828A (en) 1980-12-20 1982-06-30 Horiba Ltd Composing infrared detector
GB2112571B (en) 1981-07-27 1985-06-12 Sony Corp Method of manufacturing a pyroelectric unit
DE3202819C2 (de) 1982-01-29 1984-12-20 Preh, Elektrofeinmechanische Werke Jakob Preh Nachf. Gmbh & Co, 8740 Bad Neustadt Infrarotdetektor und Verfahren zum Herstellen
JPS5928629A (ja) 1982-08-10 1984-02-15 Sanyo Electric Co Ltd 焦電型赤外線検出器の製造方法
EP0296766B1 (en) 1987-06-19 1994-12-14 Sanyo Electric Co., Ltd. Intrusion detection system
CH676523A5 (ja) 1988-06-01 1991-01-31 Cerberus Ag
US5650362A (en) * 1993-11-04 1997-07-22 Fuji Xerox Co. Oriented conductive film and process for preparing the same
US6005269A (en) * 1998-02-19 1999-12-21 Texas Instruments - Acer Incorporated DRAM cell with a double-crown shaped capacitor
JP4327942B2 (ja) * 1999-05-20 2009-09-09 Ｔｄｋ株式会社 薄膜圧電素子
US6903491B2 (en) * 2001-04-26 2005-06-07 Matsushita Electric Industrial Co., Ltd. Piezoelectric element, actuator, and inkjet head
JP2003059971A (ja) * 2001-08-20 2003-02-28 Nec Kansai Ltd 配線基板及びその製造方法並びに半導体装置
CN1222832C (zh) 2002-07-15 2005-10-12 三星电子株式会社 使用图案化发射体的电子光刻设备
WO2004023087A1 (en) 2002-09-09 2004-03-18 Rosemount Aerospace, Inc. Method for making an infrared detector and infrared detector
US7268472B2 (en) * 2002-11-11 2007-09-11 Seiko Epson Corporation Piezoelectric device, liquid jetting head, ferroelectric device, electronic device and methods for manufacturing these devices
US7059711B2 (en) 2003-02-07 2006-06-13 Canon Kabushiki Kaisha Dielectric film structure, piezoelectric actuator using dielectric element film structure and ink jet head
WO2005031882A1 (ja) 2003-09-30 2005-04-07 Kabushiki Kaisha Toshiba 発光装置
JP4717344B2 (ja) * 2003-12-10 2011-07-06 キヤノン株式会社 誘電体薄膜素子、圧電アクチュエータおよび液体吐出ヘッド
JP2005228838A (ja) * 2004-02-12 2005-08-25 Hitachi Cable Ltd 圧電薄膜素子
JP4431891B2 (ja) * 2004-12-28 2010-03-17 セイコーエプソン株式会社 圧電素子、圧電アクチュエーター、圧電ポンプ、インクジェット式記録ヘッド、インクジェットプリンター、表面弾性波素子、薄膜圧電共振子、周波数フィルタ、発振器、電子回路、および電子機器
JP2007043054A (ja) * 2005-03-04 2007-02-15 Sony Corp 圧電素子及びその製造方法
JP5041765B2 (ja) * 2005-09-05 2012-10-03 キヤノン株式会社 エピタキシャル酸化物膜、圧電膜、圧電膜素子、圧電膜素子を用いた液体吐出ヘッド及び液体吐出装置
DE102005046479B4 (de) * 2005-09-28 2008-12-18 Infineon Technologies Austria Ag Verfahren zum Spalten von spröden Materialien mittels Trenching Technologie
JP4352271B2 (ja) 2006-06-09 2009-10-28 セイコーエプソン株式会社 半導体装置
US8287831B2 (en) 2007-01-04 2012-10-16 Carnegie Institution Of Washington Ordered oxynitride perovskites
JP2008244201A (ja) * 2007-03-28 2008-10-09 Brother Ind Ltd 圧電アクチュエータの製造方法
EP2306539A4 (en) * 2008-06-27 2013-06-12 Panasonic Corp PIEZOELECTRIC ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
JP2011103327A (ja) * 2009-11-10 2011-05-26 Seiko Epson Corp 圧電素子、圧電アクチュエーター、液体噴射ヘッドおよび液体噴射装置
US8367305B1 (en) * 2010-09-17 2013-02-05 Sandia Corporation Method for fabricating a microelectromechanical resonator
JP2013161896A (ja) * 2012-02-03 2013-08-19 Stanley Electric Co Ltd 圧電アクチュエータ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08157260A (ja) 1994-11-30 1996-06-18 Sharp Corp 強誘電体薄膜の製造方法
JP2001203402A (ja) * 2000-10-27 2001-07-27 Ngk Insulators Ltd 圧電／電歪膜型素子
JP2007119892A (ja) * 2005-10-31 2007-05-17 Seiko Epson Corp 導電性複合酸化物層の製造方法、強誘電体層を有する積層体の製造方法
JP2007273853A (ja) * 2006-03-31 2007-10-18 Kyocera Corp 圧電アクチュエータユニット
JP2007281049A (ja) * 2006-04-04 2007-10-25 Fujifilm Corp 積層素子、圧電素子、及びインクジェット式記録ヘッド

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2306539A4

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012179102A (ja) * 2011-02-28 2012-09-20 Fujifilm Corp 共振振動子、共振振動子の製造方法およびこの共振振動子を有する超音波処置具
US9024512B2 (en) 2011-02-28 2015-05-05 Fujifilm Corporation Resonant transducer, method of producing the resonant transducer, and ultrasonic treatment tool including the resonant transducer
WO2012144185A1 (ja) * 2011-04-21 2012-10-26 パナソニック株式会社 誘電体素子用基材とその製造方法、並びにこの誘電体素子用基材を用いた圧電体素子
JP5909656B2 (ja) * 2011-04-21 2016-04-27 パナソニックＩｐマネジメント株式会社 誘電体素子用基材とその製造方法、並びにこの誘電体素子用基材を用いた圧電体素子
US8678563B2 (en) 2011-12-01 2014-03-25 Seiko Epson Corporation Liquid ejecting head, liquid ejecting apparatus, and piezoelectric element
US8721054B2 (en) 2011-12-01 2014-05-13 Seiko Epson Corporation Liquid ejecting head, liquid ejecting apparatus, and piezoelectric element
US9000655B2 (en) 2012-02-03 2015-04-07 Panasonic Intellectual Property Management Co., Ltd. Piezoelectric film, ink jet head, method of forming image by the ink jet head, angular velocity sensor, method of measuring angular velocity by the angular velocity sensor, piezoelectric generating element, and method of generating electric power using the piezoelectric generating element
US9331261B2 (en) 2012-12-10 2016-05-03 Panasonic Intellectual Property Management Co., Ltd. Piezoelectric element
JP2015099914A (ja) * 2013-10-15 2015-05-28 三菱マテリアル株式会社 ＬａＮｉＯ３薄膜形成用組成物及びこの組成物を用いたＬａＮｉＯ３薄膜の形成方法
WO2015056587A1 (ja) * 2013-10-15 2015-04-23 三菱マテリアル株式会社 ＬａＮｉＯ３薄膜形成用組成物及びこの組成物を用いたＬａＮｉＯ３薄膜の形成方法
WO2015072095A1 (ja) * 2013-11-14 2015-05-21 パナソニックＩｐマネジメント株式会社 赤外線検出素子、及び赤外線検出装置、圧電体素子
JP2015128089A (ja) * 2013-12-27 2015-07-09 株式会社ユーテック 圧電体膜、強誘電体セラミックス及び圧電体膜の検査方法
JPWO2015194452A1 (ja) * 2014-06-20 2017-04-20 株式会社アルバック 多層膜及びその製造方法
JP2019016793A (ja) * 2017-07-07 2019-01-31 アドバンストマテリアルテクノロジーズ株式会社 膜構造体及びその製造方法
JP7387102B2 (ja) 2017-07-07 2023-11-28 Ｉ－ＰＥＸ Ｐｉｅｚｏ Ｓｏｌｕｔｉｏｎｓ株式会社 膜構造体及びその製造方法
CN107952370A (zh) * 2017-11-22 2018-04-24 北京科技大学 用于圆柱形膜组件自清洁技术的压电振动体及其制备方法

Also Published As

Publication number Publication date
JPWO2009157189A1 (ja) 2011-12-08
CN102077376B (zh) 2015-04-22
US20110101828A1 (en) 2011-05-05
US20120206019A1 (en) 2012-08-16
US8188639B2 (en) 2012-05-29
EP2306539A4 (en) 2013-06-12
US9054293B2 (en) 2015-06-09
CN102077376A (zh) 2011-05-25
KR20110036889A (ko) 2011-04-12
EP2306539A1 (en) 2011-04-06

Similar Documents

Publication Publication Date Title
WO2009157189A1 (ja) 圧電体素子とその製造方法
JP5556966B2 (ja) 圧電体素子
JP5599203B2 (ja) 圧電薄膜、圧電素子、圧電素子の製造方法、液体吐出ヘッドおよび超音波モータ
KR100671375B1 (ko) 박막 적층체, 그 박막 적층체를 이용한 전자 장치, 및액추에이터와, 액추에이터의 제조 방법
JP6176942B2 (ja) 圧電素子、液体吐出ヘッドおよび液体吐出装置
JP6347086B2 (ja) 強誘電体セラミックス
JP2008042069A (ja) 圧電体素子とその製造方法
US8075795B2 (en) Piezoelectrics, piezoelectric element, and piezoelectric actuator
KR20070026258A (ko) 복합 산화물 적층체, 복합 산화물 적층체의 제조 방법, 및장치
US9689748B2 (en) Infrared detection element
JP5909656B2 (ja) 誘電体素子用基材とその製造方法、並びにこの誘電体素子用基材を用いた圧電体素子
KR20070115696A (ko) 강유전체 캐패시터, 강유전체 캐패시터의 제조 방법, 및강유전체 메모리
WO2014185274A1 (ja) 強誘電体膜付きシリコン基板
JP2012169400A (ja) 強誘電体膜の製造方法とそれを用いた強誘電体素子
JP2012018944A (ja) 強誘電体膜の製造方法とそれを用いた強誘電体素子
KR100803440B1 (ko) 복합 금속 산화물용 원료 조성물
US9035253B2 (en) Infrared sensor element
JP2001144341A (ja) 圧電体膜及び圧電アクチュエータ
JP2009054934A (ja) 圧電体素子
JP2007287740A (ja) 圧電材料および圧電素子
JP2003017767A (ja) 圧電素子
JP2010241683A (ja) 圧電体膜および圧電アクチュエータ
MIGLIOLI Synthesis and characterization of ferroelectric lead zirconate titanate Pb (Zr, Ti) O3 thin films

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980124278.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09769899

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010517762

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12994188

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2009769899

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20107029088

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE