JPWO2009157189A1 - 圧電体素子とその製造方法 - Google Patents

Abstract

本発明の圧電体素子は、基板と、基板上に順に形成された下部電極層、圧電体層、上部電極層を有する。基板の線熱膨張係数を圧電体層のものより大きくし、圧電体層を圧縮方向の面内応力を有する多結晶体とする。これにより、圧電体層が分極軸方向に高い配向性を有し、印加電圧に対する変位量の比例性が高く、変位量の絶対値が大きい圧電体素子を実現する。

Description

本発明は、電気機械変換機能を有する圧電体素子とその製造方法に関する。

ペロブスカイト型構造を有する酸化物誘電体薄膜は一般式ＡＢＯ_３で表され、優れた強誘電性、圧電性、焦電性および電気光学特性を示す。各種センサやアクチュエータなど幅広いデバイスに有効な材料として注目されており、今後その利用範囲は急激に拡大していくと思われる。ペロブスカイト型酸化物であるチタン酸ジルコン酸鉛（ＰＺＴ：一般式Ｐｂ（Ｚｒ_ｘＴｉ_１−ｘ）Ｏ_３（０＜ｘ＜１））系薄膜は、高い圧電性を有することから、圧電センサや圧電アクチュエータなどの圧電体素子として利用されている。圧電センサは、強誘電性の圧電効果を利用したものである。強誘電体は内部に自発分極を有しており、その表面に正および負電荷を発生させる。大気中における定常状態では大気中の分子が持つ電荷と結合して中性状態になっている。この圧電体に外圧がかかると圧電体から圧力量に応じた電気信号を取り出すことができる。また、圧電アクチュエータも同様の原理を用いたもので、圧電体に電圧を印加するとその電圧に応じて圧電体が伸縮し、伸縮方向あるいはその方向に直交する方向に変位を生じさせることができる。

ＰＺＴ系薄膜は蒸着法、スパッタリング法（スパッタ法）、ＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）等に代表される気相成長法、もしくは化学溶液法（ＣＳＤ法：Ｃｈｅｍｉｃａｌ Ｓｏｌｕｔｉｏｎ Ｄｅｐｏｓｉｔｉｏｎ法）、水熱合成法等に代表される液相成長法を用いて作製が試みられている。この中で、ＣＳＤ法は組成制御が容易で、再現性良く薄膜を作製しやすい。また製造設備に必要なコストが安く大量生産が可能であるという特徴がある。

図９は、従来の強誘電体薄膜素子の断面図である。図９において、シリコン基板１１の表面に膜厚２０００Åの熱酸化膜１２を形成し、この熱酸化膜１２上に膜厚３００ÅのＴｉ膜１３をスパッタ法で形成し、このＴｉ膜１３上に膜厚２０００ÅのＰｔ膜１４を同じくスパッタ法で形成し、これらを基板として用いている。

以下、従来の強誘電体素子の製造方法を示す。

まず、１ｍｏｌの酢酸に、酢酸鉛０．１ｍｏｌを加え１００℃において窒素雰囲気中で約一時間加熱撹拌した。この溶液に、チタンイソプロポキシド（Ｔｉ（ＯＣＨ（ＣＨ_３）_２）_４）を２−メトキシエタノールで１ｍｏｌ／Ｌに調製した溶液３６ｍｌとジルコニウムイソプロポキシド（Ｚｒ（ＯＣＨ（ＣＨ_３）_２）_４）を２−メトキシエタノールで１ｍｏｌ／Ｌに調製した溶液６４ｍｌを加えた。この溶液をさらに１２０℃において窒素雰囲気中で約３時間加熱撹拌して、室温まで冷却した後、２−メトキシエタノールで０．５ｍｏｌ／Ｌに調製した。さらに、この溶液に０．２ｍｏｌの水を加え約１時間撹拌した後ジエタノールアミンを加え、これをＰＺＴ前駆体溶液として用いた。この前駆体溶液を上記基板上に滴下し、３５０ｒｐｍ×３秒、５０００ｒｐｍ×２０秒の条件でスピンコートし、乾燥ゲルを１００℃×１５分の熱処理で作製した。その後、有機物の熱分解を４００℃×６０分で行った。このステップを３回繰り返すことにより、膜厚約２０００Åの薄膜１５を得た。前記薄膜１５に、赤外線高速アニーリング装置を用いて熱処理を施して結晶化しＰＺＴ薄膜１５を得た。熱処理条件は、大気圧、１００％酸素雰囲気中、アニーリング温度は６５０℃、アニーリング時間は１５秒である。ＰＺＴ薄膜１５の上に、さらに上部電極層１６が形成される。

図１０は従来の圧電体素子のＰ−Ｅヒステリシスを示す図である。図１０において、従来の方法により作製したＰＺＴ薄膜１５の１０^８回の分極反転を繰り返した前後の強誘電性を示す分極量（Ｐ）−印加電界（Ｅ）ヒステリシスループを示す。従来の圧電体素子は、印加電圧に対する変位量の線形性が低かった。その理由は、圧電体層の結晶配向性が低いからである。

このような圧電体層では、Ｐ−Ｅヒステリシスループの角型性Ｍ、すなわちＭ＝Ｐｒ／Ｐｓで表される飽和分極Ｐｓと残留分極Ｐｒの比が低くなり、印加電圧に対する変位量の線形性が低下する。印加電圧に対する変位量の線形性が低いと、デバイスの制御が困難となる。

この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。

特開平８−１５７２６０号公報

本発明の圧電体素子は、基板と、この基板上に順に形成された下部電極層、圧電体層、上部電極層とを有する。下部電極層は導電性酸化物結晶体からなり、基板は圧電体層よりも大きい線熱膨張係数を有し、圧電体層は圧縮方向の面内応力を有する多結晶体である。

これにより本発明は、印加電圧に対する変位量の線形性を向上させることができる。その理由は、圧電体層の結晶配向性が向上するからである。すなわち本発明は、下部電極層が導電性酸化物結晶体であるため、基板の組成に殆ど影響を受けること無く、その主配向面の格子定数を圧電体層の主配向面の格子定数と近似させることができる。

また基板は、圧電体層よりも線熱膨張係数の大きい基板を用いることで、圧電体層の形成ステップにおいて、この圧電体層に圧縮応力を印加することができる。その結果、圧電体層の分極軸方向に配向性が高まり、印加電圧に対する変位量の線形性を向上させることができる。

図１は本発明の実施の形態１における圧電体素子の断面図である。 図２は本発明の実施の形態１における圧電体層の（００１）／（１００）面のＸ線回折パターンを示す図である。 図３は本発明の実施の形態１における圧電体層の（００４）／（４００）面のＸ線回折パターンを示す図である。 図４は本発明の実施の形態１における圧電体素子のＰ−Ｅヒステリシスを示す図である。 図５は本発明の実施の形態１における高伝導層を形成した圧電体素子の断面図である。 図６は本発明の実施の形態２における圧電体素子のＰ−Ｅヒステリシスを示す図である。 図７は本発明の実施の形態３における圧電体素子のＰ−Ｅヒステリシスを示す図である。 図８は本発明の実施の形態４における圧電体素子の断面図である。 図９は従来の圧電体素子の断面図である。 図１０は従来の圧電体素子のＰ−Ｅヒステリシスを示す図である。

以下、本発明の圧電体素子とその製造方法に関する実施の形態について、図面を参照しながら説明する。

（実施の形態１）
図１は、本発明の実施の形態１における圧電体素子の断面図である。図１において、圧電体素子は、基板１と、基板１上に順に形成された拡散防止層２と、下部電極層３と、圧電体層４と、上部電極層５とから構成されている。

基板１の材料として、圧電体層４よりも線熱膨張係数が大きく、また破壊靱性が大きい材料を用いることができる。例えばステンレス材料やアルミ、マグネシウム等の金属材料等、種々の材料を用いることができる。

拡散防止層２は基板１や圧電体層４の構成元素の相互拡散を抑制するものであり、二酸化シリコンや二酸化チタン等の結晶粒界が存在しない酸化物材料が望ましい。

下部電極層３はニッケル酸ランタン（ＬＮＯ：化学式ＬａＮｉＯ_３）を主成分とする材料からなる。ニッケル酸ランタン（以下、ＬＮＯという）はＲ−３ｃの空間群を持ち、菱面体に歪んだペロブスカイト型構造（菱面体晶系：ａ０＝５．４６１Å（ａ０＝ａｐ）、α＝６０°、擬立方晶系：ａ０＝３．８４Å）を有する。ＬＮＯは、抵抗率が１×１０^−３（Ω・ｃｍ、３００Ｋ）で、金属的電気伝導性を有する酸化物であって、温度を変化させても金属−絶縁体転移が起こらないという特徴を持つ。

ＬＮＯを主成分とする材料としては、ニッケルの一部を他の金属で置換した材料等が用いられる。例えば鉄で置換したＬａＮｉＯ_３−ＬａＦｅＯ_３系材料、アルミニウムで置換したＬａＮｉＯ_３−ＬａＡｌＯ_３系材料、マンガンで置換したＬａＮｉＯ_３−ＬａＭｎＯ_３系材料、コバルトで置換したＬａＮｉＯ_３−ＬａＣｏＯ_３系材料等である。

圧電体層４は面体晶系または正方晶系の（００１）面配向のＰＺＴからなる。ＰＺＴの組成は、正方晶系と菱面体晶系との境界（モルフォトロピック相境界）付近の組成（Ｚｒ／Ｔｉ＝５３／４７）である。なお、圧電体層４におけるＺｒ／Ｔｉ組成は、Ｚｒ／Ｔｉ＝５３／４７に限らず、Ｚｒ／Ｔｉ＝３０／７０〜７０／３０であればよい。また、圧電体層４の構成材料は、ＰＺＴにＳｒ、Ｎｂ、Ａｌ等の添加物を含有したもの等、ＰＺＴを主成分とするペロブスカイト型酸化物強誘電体であればよく、ＰＭＮ（マグネシウムニオブ酸鉛）やＰＺＮ（亜鉛ニオブ酸鉛）であってもよい。

また圧電体層４は、基板１に垂直な面は分極軸方向に優先配向し、基板１に平行な面はランダム配向をしていることが好ましい。これにより弾性が小さく破壊靭性が大きい構造となり、アクチュエータのような振動を繰り返すデバイスに適する。

ここで、本実施の形態１で用いた正方晶系のＰＺＴは、ａ＝ｂ＝４．０３６Å、ｃ＝４．１４６Åの格子定数を有する材料である。したがって、ａ＝３．８４Åの格子定数を有する擬立方晶構造のＬＮＯは、ＰＺＴとの格子マッチングが良好である。格子マッチングとは、ＰＺＴの単位格子とＬＮＯの表面の単位格子との格子整合性のことをいう。一般的に、ある種の結晶面が表面に露出している場合、その結晶格子と、その上に成膜する膜の結晶格子とがマッチングしようとする力が働き、基板−膜界面でエピタキシャルな結晶核を形成しやすいことが報告されている。

なお、圧電体層４の主配向面と下部電極層３の主配向面との格子定数の差が±１０％以内であれば、圧電体層４の（００１）／（１００）方向の配向性を高くすることができる。そして基板−膜界面でエピタキシャルな結晶核を形成することができる。

ＬＮＯを下述の製造方法により作製することで、種々の基板上に（１００）方向に優先配向した多結晶膜を実現することができる。従って、ＬＮＯは下部電極としての働きだけではなく、圧電体層４の配向制御層としての機能も有する。これより（１００）面配向したＬＮＯの表面（格子定数：３．８４Å）と格子マッチングのよいＰＺＴ（格子定数：ａ＝４．０３６、ｃ＝４．１４６Å）の（００１）面および（１００）面が選択的に生成される。また、下部電極層３のＬＮＯ薄膜は多結晶構造であるから、その上に形成したＰＺＴ薄膜も多結晶構造となる。

圧電体層４の製造ステップにおいてＣＳＤ法を用いた場合には、成膜時にアニールステップが必要である。ＰＺＴは高温で結晶化再配列することから、室温までの冷却時に、基板１との熱膨張係数の差により圧縮応力が残留する。基板１として、例えばＪＩＳ（Ｊａｐａｎｅｓｅ Ｉｎｄｕｓｔｒｉａｌ Ｓｔａｎｄａｒｄ）で規定されるオーステナイト系ステンレス鋼のＳＵＳ３０４を用いた場合を考えると、ＳＵＳ３０４の線熱膨張係数が１７３×１０^−７／℃である。ＰＺＴの線熱膨張係数は７９×１０^−７／℃であり、ＳＵＳ３０４の方が線熱膨張係数が大きいため、ＰＺＴには面内方向に圧縮応力が残留する。本実施の形態１では、圧電体層４に圧縮応力が残留し、圧電体素子は、上部電極層５側を上面、基板１側を底面とすると、上面側が凸になるような構造となった。

ここで、作製した圧電体素子のＸ線回折パターンを説明する。図２は本発明の実施の形態１における圧電体層の（００１）／（１００）面のＸ線回折パターンを示す図である。図３は本発明の実施の形態１における圧電体層の（００４）／（４００）面のＸ線回折パターンを示す図である。

図２より、ＰＺＴからなる圧電体層４は、ＰＺＴ（００１）／（１００）方向のみに選択配向していることがわかる。また、図３より、圧電体層４は分極軸方向である（００４）方向に高い選択配向性を有していることがわかる。

ここで、（００４）面の配向度（α（００４））を
α（００４）＝Ｉ（００４）／（Ｉ（００４）＋Ｉ（４００））
と定義すると、α（００４）＝９３％になり、非常に高い（００４）配向度を有している。

以上より、ＰＺＴに圧縮応力を印加することで、分極軸方向である（００１）方向への配向性を高めることができると分かる。なお、圧電体層４に圧縮応力を印加すると、（１００）配向の結晶構造が変形し、（００１）配向になると考えられる。

上部電極層５は、０．３μｍ厚の金（Ａｕ）からなる。上部電極層５の材料はＡｕに限らず、導電性材料であればよく、膜厚は０．１〜０．５μｍの範囲であればよい。

図４は本発明の実施の形態１における圧電体素子のＰ−Ｅヒステリシスを示す図である。従来例の図１０と比較して、図４では非常に角型性の良いヒステリシスが得られていることがわかる。

図１０に示す従来の圧電体素子は、Ｐ−Ｅヒステリシスループの角型性Ｍを、飽和分極Ｐｓと残留分極Ｐｒの比として、Ｍ＝Ｐｒ／Ｐｓと定義すると、シリコン基板１１上にＣＳＤ法により形成されたＰＺＴ薄膜１５においては、Ｍ＝０．５５という低い値となる。

ここで低電圧駆動を特徴とするセンサやアクチュエータとして圧電体素子を用いる場合には、分極反転が起こらない電界領域で使用するため、高い圧電定数と共に、角型性Ｍの良好な、すなわちＭが１に近い特性が求められる。したがって、角型性Ｍの低い従来の圧電体素子を低電圧駆動するデバイスに用いた場合には、印加電圧に対する変位量の変化の比例性が低いため、デバイスの制御が困難であった。また、従来の圧電体素子は、高電界領域と比較すると０ｋＶ／ｃｍ近傍の圧電特性が大きく低下することから、低電圧駆動した場合に変位量の絶対値も非常に小さくなってしまい、所定の特性が得られなかった。

これに対し本実施の形態１では、図４に示すＰ−Ｅヒステリシスループから角型性Ｍ＝Ｐｒ／Ｐｓを算出すると、Ｍ＝０．７８という極めて優れた特性が得られる。すなわち、印加電界に対する変位量の比例性が良好な圧電体素子を実現することが出来る。さらに、残留分極値Ｐｒの値がＰｒ＝３１．４（μＣ／ｃｍ^２）という高い値を示すことから、低電圧駆動の場合も、変位量の絶対値の大きい圧電体素子を実現することが出来る。

次に、上記の圧電体素子の製造方法について説明する。

まず、基板１上に拡散防止層２を形成するため、ＳｉＯ_２前駆体溶液をスピンコート法により塗布する。ＳｉＯ_２前駆体溶液としては、公知の方法により作製された種々の溶液を用いることが可能であるが、本実施の形態１では高純度化学（株）製のＳｉ−０５Ｓを用いる。このＳｉＯ_２前駆体溶液をスピンコート法により基板１上に塗布する。スピンコートの条件は、回転数２５００ｒｐｍで３０秒である。基板１上に塗布したＳｉＯ_２前駆体溶液は１５０℃で１０分間乾燥を行い、その後５００℃で１０分間の本焼成を行う。以上のステップを所定の膜厚になるまで繰り返すことにより、拡散防止層２を形成する。

次に、下部電極層３を形成するためのＬＮＯ前駆体溶液をスピンコート法により塗布する。ＬＮＯ前駆体溶液を拡散防止層２上にスピンコートを行う条件としては、回転数３５００ｒｐｍで３０秒とする。

このＬＮＯ前駆体溶液の調整方法は以下の通りである。

出発原料としては、硝酸ランタン六水和物、酢酸ニッケル四水和物を用い、溶媒として２−メトキシエタノールと２−アミノエタノールを用いる。２−メトキシエタノールはわずかに水分を含んでいるため、あらかじめモレキュラーシーブ０．３ｎｍを用いて水分を除去したものを使用する。

まず、硝酸ランタン六水和物（Ｌａ（ＮＯ_３）_３・６Ｈ_２Ｏ）をビーカーに採り、水和物の除去のため１５０℃で１時間以上乾燥させる。次に室温まで冷却の後２−メトキシエタノールを加えて、室温で３時間撹拌することで、硝酸ランタンを溶解させる（溶液Ａ）。

一方、酢酸ニッケル四水和物（（ＣＨ_３ＣＯＯ）_２Ｎｉ・４Ｈ_２Ｏ）を別のセパラブルフラスコに採り、水和物の除去のため１５０℃で１時間乾燥の後、２００℃で１時間、計２時間乾燥させる。次に、２−メトキシエタノールおよび２−アミノエタノールを加え、１１０℃で３０分間撹拌する（溶液Ｂ）。

この溶液Ｂを室温まで冷却後、溶液Ａを溶液Ｂが入っているセパラブルフラスコに投入する。これらの混合液を室温で３時間撹拌することにより、ＬＮＯ前駆体溶液を作製する。

次に、基板１上に塗布したＬＮＯ前駆体溶液を１５０℃で１０分間乾燥し脱水処理を行う。その後３５０℃で１０分間の仮焼成による熱処理により、残留有機成分の熱分解を行い、ＬＮＯ前駆体薄膜を作製する。塗布した前記前駆体溶液を脱水するステップは、ＬＮＯ前駆体溶液中の物理吸着水分の除去を目的としたものであり、温度は１００℃を超えて２００℃未満であることが望ましい。これは、２００℃以上ではＬＮＯ前駆体溶液中の残留有機成分の分解が開始するためであり、作製した膜中への水分の残留を防止するためである。一方、有機物を分解する仮焼成ステップによりＬＮＯ前駆体薄膜を作製するステップの温度は２００℃以上５００℃未満であることが好ましい。これは、５００℃以上では乾燥したＬＮＯ前駆体溶液の結晶化が大きく進行するためであり、作製した膜中への有機成分の残留を防止するためである。

このＬＮＯ前駆体溶液を拡散防止層２上に塗布するステップからＬＮＯ前駆体薄膜を作製するステップまでを複数回繰り返す。所定の膜厚になった時点で、急速加熱炉（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）を用いて急速加熱し、結晶化アニールを行う。結晶化アニールの条件は７００℃で５分とし、昇温速度は２００℃／ｍｉｎとする。結晶化アニール温度は５００℃以上７５０℃以下が望ましい。そしてその後、室温まで冷却させる。以上のステップで下部電極層３を形成することにより、（１００）面方向に高配向のＬＮＯが得られる。下部電極層３の所定の膜厚を得るには、複数回の塗布から熱分解までを繰り返した後に結晶化を行う替わりに、毎回の塗布から結晶化までのステップを繰り返しても良い。

次に、下部電極層３上に、圧電体層４を形成するためのＰＺＴ前駆体溶液をスピンコート法やディップコート法などの既存の塗布工法により塗布する。ＰＺＴ前駆体溶液を下部電極層３上にスピンコートを行う条件は、回転数２５００ｒｐｍで３０秒とする。

このＰＺＴ前駆体溶液の調整方法は次の通りである。

本調整方法に用いるエタノールは、含有水分による金属アルコキシドの加水分解を防止するため、予め脱水処理を行った無水エタノールとする。

まず、Ｐｂ前駆体溶液を調整する出発原料として、酢酸鉛（ＩＩ）三水和物（Ｐｂ（ＯＣＯＣＨ_３）_２・３Ｈ_２Ｏ）を用いる。これをセパラブルフラスコに採り、水和物の除去のため１５０℃で２時間以上乾燥させる。次に無水エタノールを加えて溶解し、７８℃で４時間還流させ、Ｐｂ前駆体溶液を作製する。Ｔｉ−Ｚｒ前駆体溶液を調整する出発原料としては、チタンイソプロポキシド（Ｔｉ（ＯＣＨ（ＣＨ_３）_２）_４）とジルコンノルマルプロポキシド（Ｚｒ（ＯＣＨ_２ＣＨ_２ＣＨ_３）_４）を用いる。こちらも別のセパラブルフラスコに採り、無水エタノールを加えて溶解し、７８℃で４時間還流することで、Ｔｉ−Ｚｒ前駆体溶液を作製する。Ｔｉ／Ｚｒ比はｍｏｌ比でＴｉ／Ｚｒ＝４７／５３となるように秤量した。このＴｉ−Ｚｒ前駆体溶液をＰｂ前駆体溶液に混合する。このとき、Ｐｂ成分を化学量論組成（Ｐｂ（Ｚｒ_０．５３，Ｔｉ_０．４７）Ｏ_３）に対し２０ｍｏｌ％過剰とした。これは、アニール時の鉛成分の揮発による不足分を補うためである。この混合溶液を７８℃で４時間還流し、安定化剤としてアセチルアセトンを金属陽イオンの総量に対して０．５ｍｏｌ等量加え、さらに７８℃で１時間還流することでＰＺＴ前駆体溶液を作製した。

次に、下部電極層３上に塗布したＰＺＴ前駆体溶液を１１５℃で１０分間乾燥し脱水処理を行う。その後３５０℃で１０分間の仮焼成による熱処理により、残留有機成分の熱分解を行い、ＰＺＴ前駆体薄膜を作製する。塗布したＰＺＴ前駆体溶液を脱水するステップは、ＰＺＴ前駆体溶液中の物理吸着水分の除去を目的としたものであり、温度は１００℃を超えて２００℃未満であることが望ましい。これは、２００℃以上ではＰＺＴ前駆体溶液中の残留有機成分の分解が開始するためであり、作製した膜中への水分の残留を防止するためである。一方、有機物を分解する仮焼成ステップによりＰＺＴ前駆体薄膜を作製するステップの温度は２００℃以上５００℃未満であることが好ましい。これは、５００℃以上では乾燥したＰＺＴ前駆体溶液の結晶化が大きく進行するためであり、作製した膜中への有機成分の残留を防止するためである。

このＰＺＴ前駆体溶液を下部電極層３上に塗布するステップからＰＺＴ前駆体薄膜を作製するステップまでを複数回繰り返す。所定の膜厚になった時点で、ランプヒータを用いた急速加熱炉（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）で急速加熱し、結晶化アニールを行う。結晶化アニールの条件は６５０℃で５分とし、昇温速度は２００℃／ｍｉｎとした。結晶化アニール温度は５００℃以上７５０℃以下が望ましい。７５０℃よりも大きいと、ＰＺＴ成膜時に膜中に含まれるＰｂが蒸発することにより不足し、結晶性が低下する。そしてこの結晶化アニールステップの後、室温まで冷却させ、圧電体層４を形成する。圧電体層４の所定の膜厚を得るには、複数回塗布〜熱分解を繰り返した後に結晶化を行う替わりに、毎回塗布〜結晶化までのステップを繰り返しても良い。上記ステップにより（００１）面方向に高配向のＰＺＴ薄膜を得ることができる。

最後に、圧電体層４上にイオンビーム蒸着法により、Ａｕからなる上部電極層５を形成する。上部電極層５の形成方法については、イオンビーム蒸着法に限るものではなく、抵抗加熱蒸着法、スパッタ法等を用いても良い。

本実施の形態１によれば、ＬＮＯからなる下部電極層３上にＰＺＴからなる圧電体層４を形成しているので、従来の圧電体素子のようにＰｔ電極上に形成した場合と比較して、格段に高い結晶配向性を得ることができる。

図５は本発明の実施の形態１における高伝導層を形成した圧電体素子の断面図である。ＬＮＯよりもさらに高い電気伝導性を有するデバイスに本圧電体素子を使用する場合には、図５に示すように下部電極層３と拡散防止層２の間に、高伝導層６を形成しても良い。高伝導層６としては、貴金属材料や貴金属酸化物が望ましく、例えば白金、ルテニウム、イリジウム、レニウム、酸化ルテニウム、酸化イリジウム、酸化レニウム等が用いられる。

また、本実施の形態１によれば、拡散防止層２、下地電極層３および圧電体層４はＣＳＤ法により作製しているため、スパッタ法等の気相成長法で必要となる真空プロセスが不要であり、コストが低減できる。下地電極層３に用いるＬＮＯは、上述の製造方法により作製することで、（１００）面方向に自己配向させることができるため、配向方向は基板１の材料には依存しにくい。したがって、基板１の材料に制限を与えないという特徴を有する。よって本実施の形態１では、熱膨張係数や破壊靭性の観点から、所定の基板１の材料を選択することができる。

さらに、本実施の形態１によれば、基板１がステンレス材等の破壊靱性が大きい種々の材料を用いており、脆性材料であるＳｉ基板を用いた従来例と比較して、信頼性を高めることができる。このため本発明の圧電体素子は、センサやアクチュエータのような、振動を繰り返すデバイスに好適である。シリコン基板はデバイスの製造ステップにおいて微小なクラック等の欠陥が発生した場合でも、そこを起点として劈開する危険性を有する。これと比較して本実施の形態１の破壊靱性が高い材料は、劈開する危険性を飛躍的に低減することができ、デバイスの製造歩留りを向上させることができる。さらに、Ｓｉ基板と比較してステンレス材料は非常に安価であり、基板コストを１／１０程度に低減できる。

また、本実施の形態１によれば、圧電体層４として多結晶材料を用いていることから、単結晶材料を用いた場合と比較して振動による破壊耐性を向上させることができる。これは、単結晶材料の場合には基板面内方向の結合力が強いため、振動による応力を緩和することができず破壊しやすいが、多結晶材料の場合には面内方向に粒界が存在するために応力緩和が可能なためである。

なお、本実施の形態１においては、結晶化アニールステップにおいて急速加熱炉を用いているが、加熱の雰囲気を不活性雰囲気とすることで、基板１の酸化を抑制することができる。また、急速加熱炉に用いるハロゲンランプを圧電体層４の表面側のみに形成することで、圧電体層４の表面側からのみ加熱でき、基板１の加熱を抑制することができるために、基板１の酸化を抑制することができる。

なお、結晶化アニールの加熱炉としては、急速加熱炉に限定するものではなく、レーザアニールを用いても良い。レーザアニールを用いる場合には、圧電体層４に圧縮応力を付与するために基板１が充分に加熱されていることが望ましく、雰囲気炉と併用することが望ましい。

また、本実施の形態１においては、ＣＳＤ法により圧電体層４を形成したが、この限りではなく、エアロゾルデポジション法（ＡＤ法）、スパッタ法、ＣＶＤ法等の種々の成膜方法を用いることができる。

ＡＤ法を用いた場合には、成膜チャンバ内で圧電体層４の組成からなる酸化物膜を下部電極層３上に室温で成膜した後に、ＣＳＤ法の結晶化アニールと同じように加熱することで、結晶配向性が高く、また圧縮応力が印加された圧電体層４を実現することができる。スパッタ法、ＣＶＤ法を用いる場合には、チャンバ内で成膜を行う際に、あらかじめ基板１を加熱しておくことで、結晶配向性が高く、また圧縮応力が印加された圧電体層４を実現することができる。

また、本実施の形態１においては、拡散防止層３を形成しているが、製造ステップにおいて基板１や圧電体層４からの元素拡散が発生しない場合には用いなくても良く、基板１の上に直接下部電極層３を形成しても良い。

さらに、本実施の形態１においては、下部電極層３としてＬＮＯを用いているが、本材料に限るものではなく、種々の導電性酸化物結晶体を用いることができ、特にペロブスカイト型導電性酸化物が望ましい。例えば擬立方晶系の、（１００）面に優先配向したルテニウム酸ストロンチウム、ランタン−ストロンチウム−コバルト酸化物等を主成分とするペロブスカイト型酸化物を用いることができる。これらの場合も、主配向面の格子定数を圧電体層４の主配向面の格子定数の±１０％以内とすることで、圧電体層４の（００１）／（１００）方向の配向性を高くすることができる。そしてさらに圧電体層４に圧縮応力を印加することで、圧電体層４の分極軸方向である（００１）方向への配向性を高めることができる。

（実施の形態２）
以下、本発明の実施の形態２における圧電体素子に関して、図面を用いて説明する。本実施の形態２において、主な構成は実施の形態１と同様である。実施の形態１と同様の構成を有するものについては、その説明を省略し、相違点について詳述する。

本実施の形態２においては、さらなる圧電特性の向上を目的として、圧電体素子を形成するための基板１として、ＪＩＳで規定されるフェライト系ステンレス鋼のＳＵＳ４３０を用いた。ＳＵＳ４３０の線熱膨張係数は１０５×１０^−７／℃であるのに対して、圧電体層４であるＰＺＴの線熱膨張係数は７９×１０^−７／℃である。ＳＵＳ４３０の方が線熱膨張係数が大きいため、ＰＺＴには圧縮応力が残留する。しかし、ＳＵＳ３０４よりは線熱膨張係数が小さいことから、ＰＺＴへの圧縮応力はＳＵＳ３０４基板を用いた場合よりも小さくなると考えられる。

図６は本発明の実施の形態２における圧電体素子のＰ−Ｅヒステリシスを示す図である。圧電体層４は、面体晶系または正方晶系の（００１）面配向のＰＺＴからなる。図６において、ＰＺＴの組成は、正方晶系と菱面体晶系との境界（モルフォトロピック相境界）付近の異なる３通りの組成（Ｚｒ／Ｔｉ＝５３／４７、６０／４０、６５／３５）を用いる。

図６から分かるように、それぞれリークのない、良好なヒステリシス曲線を得ることができた。この時の最大分極値（Ｐｍａｘ：４００ｋＶ／ｃｍ時の分極値）はそれぞれ、３１μＣ／ｃｍ^２（５３／４７）、４０μＣ／ｃｍ^２（６０／４０）、３３μＣ／ｃｍ^２（６５／３５）である。また比誘電率はそれぞれ４３０（５３／４７）、６２０（６０／４０）、５９０（６５／３５）である。このことから、特にＺｒ／Ｔｉ比が６０／４０の場合が、最大分極率と比誘電率が高くなり、誘電体／強誘電体特性が望ましいことがわかる。圧電定数については、ＳＵＳ３０４基板上のＰＺＴ薄膜と比較して、約２倍の高い値が得られた。

なお、圧電体層４におけるＺｒ／Ｔｉ組成は、Ｚｒ／Ｔｉ＝５３／４７、６０／４０、６５／３５に限らず、Ｚｒ／Ｔｉ＝３０／７０〜７０／３０であればよい。さらには、Ｚｒ／Ｔｉ＝５０／５０〜７０／３０が望ましい。

（実施の形態３）
以下、本発明の実施の形態３における圧電体素子に関して、図面を用いて説明する。本実施の形態３において、主な構成は実施の形態１と同様である。実施の形態１と同様の構成を有するものについては、その説明を省略し、相違点について詳述する。

本実施の形態３においては、基板１にＳＵＳ３０４を用い、その基板１の表面形状が粗面であるものを用いている。

ここで成膜前、未成膜アニール処理後、成膜後のそれぞれのそりを基板の曲率半径Ｒにより比較した。曲率半径の絶対量が大きいということは、反り量が小さいことを示唆している。逆に、曲率半径の絶対量が小さいということは、反り量が大きいことを示唆している。

実施例として、基板１の厚さが０．２ｍｍ、表面が粗面で、表面粗さ（Ｒａ）が９３ｎｍであるＳＵＳ３０４基板を用いた。また、比較例として、基板１の厚さが０．２ｍｍ、表面が鏡面で、表面粗さ（Ｒａ）が３０ｎｍであるＳＵＳ３０４基板を用いた。実施例と比較例との性能比較を行った結果を表１に示す。結果は、成膜前の基板の曲率半径を無限大（∞）として規格化している。

表１の結果より、未成膜基板にアニール処理のみを行った場合では、実施例、比較例ともに曲率半径が非常に大きい。つまり、アニール処理によって、基板が反っている可能性が低いことが分かる。一方、成膜基板を測定したところ、実施例は曲率半径が大きく、比較例は曲率半径が小さい。つまり、基板表面が粗面である基板に成膜した場合の方が、基板表面が鏡面である基板に成膜した場合と比べて、反り量を抑制することが分かる。

図７は本発明の実施の形態３における圧電体素子のＰ−Ｅヒステリシスを示す図である。なお、圧電体層４におけるＺｒ／Ｔｉ組成は、Ｚｒ／Ｔｉ＝５３／４７を用いている。図７から分かるように、基板１表面が粗面であっても、良好なヒステリシス曲線を得ることができる。

（実施の形態４）
以下、本発明の実施の形態４における圧電体素子に関して、図面を用いて説明する。なお、実施の形態１と同様の構成を有するものについては、その説明を省略し、相違点について詳述する。

本実施の形態４においては、下部電極層３、圧電体層４が形成された基板１の第１面と対向する第２面上に、さらに圧電体層１０４を形成している。

図８は本発明の実施の形態４における圧電体素子の断面図である。図８において、圧電体素子は、基板１の第１面２００上に、拡散防止層２と、下部電極層３と、圧電体層４と、上部電極層５が順に形成されている。さらに、基板１の第１面２００と対向する第２面２０１上には、拡散防止層１０２と、下部電極層１０３と、圧電体層１０４とが順に形成されている。

基板１の材料として、圧電体層４、１０４よりも線熱膨張係数が大きく、また破壊靱性が大きい材料を用いることができる。例えばステンレス材料やアルミ、マグネシウム等の金属材料等、種々の材料を用いることができる。

拡散防止層２、１０２は基板１や圧電体層４、１０４の構成元素の相互拡散を抑制するものであり、二酸化シリコンや二酸化チタン等の結晶粒界が存在しない酸化物材料が望ましい。

下部電極層３，１０３はＬＮＯを主成分とする材料からなる。ＬＮＯはペロブスカイト型構造を有する。圧電体層４，１０４は、面内の圧縮応力を有する多結晶体である。

第２面２０１上に、拡散防止層１０２と、下部電極層１０３と、圧電体層１０４を形成するステップは、第１面２００上に同様の層を形成するステップを利用する。例えば、圧電体層１０４を形成するステップは、前駆体溶液を基板に塗布するステップ、基板を加熱した状態で前駆体溶液を結晶化するアニールステップと、冷却ステップとを含む。

第１面２００上と第２面２０１上のステップが同じ場合、基本的には、同じ条件で、同時に処理することが出来るという特徴がある。これにより、層形成のステップの作業効率を向上させることができる。

上述のように作成した圧電体素子は、圧電体層４が面内の圧縮応力を有し、結晶の配向性が向上する。結果として印加電圧に対する変位量の線形性が優れている。

さらに、第１面２００と対向する第２面２０１にも圧電体層１０４を備えることで、２つの圧電体層４、１０４の圧縮応力をバランスさせ、圧電体素子の反りを抑えることが出来る。

また第１面２００上の圧電体層４と第２面２０１上の圧電体層１０４とを、同じ組成、同じ膜厚とすることで、基板１の中心面での反りがほとんど発生せず、圧電体素子の反りを抑えることが出来る。

なお、本実施の形態４では、基板１の第２面２０１上に、拡散防止層１０２、下部電極層１０３と、圧電体層１０４とを形成した例を用いて説明した。しかしながら第２面２０１上に少なくとも圧電体層１０４を形成すれば、第１面２００上の圧電体層４との圧縮応力をバランスさせる効果を有する。

本発明の圧電体素子とその製造方法は、印加電圧に対する変位量の比例性の良好な、優れた圧電特性を示す圧電体素子を形成できる。このため、本発明の圧電体素子は各種電子機器に用いる角速度センサや赤外線センサ等の各種センサ、圧電アクチュエータや超音波モータ等の各種アクチュエータ、光スイッチや光スキャナ等の光学デバイス等の用途として有用である。

１ 基板
２ 拡散防止層
３ 下部電極層
４ 圧電体層
５ 上部電極層
６ 高伝導層
１１ シリコン基板
１２ 熱酸化膜
１３ Ｔｉ膜
１４ Ｐｔ薄膜
１５ ＰＺＴ薄膜

Claims (18)

1. 基板と、
   前記基板上に形成された下部電極層と、
   前記下部電極層上に形成された圧電体層と、
   前記圧電体層上に形成された上部電極層とを備え、
   前記下部電極層は、導電性酸化物結晶体からなり、
   前記基板は、前記圧電体層よりも大きい線熱膨張係数を有し、
   前記圧電体層は、面内の圧縮応力を有する多結晶体である
   圧電体素子。
2. 前記圧電体層が、化学溶液法により形成された
   請求項１に記載の圧電体素子。
3. 前記基板は、前記圧電体層よりも大きい破壊靱性を有する
   請求項１に記載の圧電体素子。
4. 前記下部電極層は、ペロブスカイト型である
   請求項１に記載の圧電体素子。
5. 前記下部電極層の主配向面の格子定数と前記圧電体層の主配向面の格子定数との差は±１０％以内である
   請求項１に記載の圧電体素子。
6. 前記圧電体層は、前記基板に垂直な面が分極軸方向に優先配向し、前記基板に平行な面がランダム配向をしたペロブスカイト型酸化物強誘電体からなる
   請求項１に記載の圧電体素子。
7. 前記基板が金属材料からなる、
   請求項１に記載の圧電体素子。
8. 前記下部電極層の下に、この下部電極層よりも抵抗率の小さい高伝導層を形成した、
   請求項１に記載の圧電体素子。
9. 前記基板表面が粗面である
   請求項１に記載の圧電体素子。
10. 前記基板表面の表面状態が表面粗さＲａで９０ｎｍ以上である
    請求項１に記載の圧電体素子。
11. 前記下部電極層、前記圧電体層が形成された前記基板の第１面と対向する第２面上に、さらに圧電体層を形成し、
    前記基板は、前記第２面上の圧電体層よりも大きい熱膨張係数を有し、前記第２面上の圧電体層は、面内の圧縮応力を有する多結晶体である
    請求項１記載の圧電体素子。
12. 前記第２面上の圧電体層は、下部電極層を介して前記第２面上に形成された
    請求項１１記載の圧電体素子。
13. 圧電体層を基板上に形成した圧電体素子の製造方法であって、
    前記圧電体層よりも大きい線熱膨張係数を有する前記基板上に導電性酸化物結晶体からなる下部電極層を形成するステップと、
    前記下部電極層上に多結晶体である前記圧電体層を化学溶液法を用いて形成するステップと、
    前記圧電体層上に上部電極層を形成するステップとを
    備えた圧電体素子の製造方法。
14. 前記化学溶液法を用いて前記圧電体層を形成するステップが、
    前記下部電極層に前記圧電体層の前駆体溶液を塗布するステップと、
    塗布した前記前駆体溶液を脱水するステップと、
    脱水した前記前駆体溶液から有機物を分解する仮焼成により前駆体薄膜を作製するステップと、
    前記前駆体溶液を塗布するステップの温度よりも高い温度で前記前駆体薄膜を結晶化するアニールステップと、
    結晶化した前記前駆体薄膜を冷却する冷却ステップとを含む
    請求項１３に記載の圧電体素子の製造方法。
15. 前記下部電極層上に前記圧電体層を形成するステップを複数回繰り返す
    請求項１３に記載の圧電体素子の製造方法。
16. 前記アニールステップが前記基板および前記圧電体層を雰囲気炉で加熱するステップと、
    前記圧電体層をレーザアニールで加熱するステップとを備えた、
    請求項１３に記載の圧電体素子の製造方法。
17. 圧電体層を基板上に形成した圧電体素子の製造方法であって、
    前記圧電体層よりも大きい線熱膨張係数を有する前記基板の第１面上に導電性酸化物結晶体からなる下部電極層を形成するステップと、
    化学溶液法を用いて、前記基板の第１面上の前記下部電極層上に多結晶体である圧電体層を形成し、前記基板の第１面と対向する第２面上に多結晶体である圧電体層を形成するステップと、
    前記第１面上の圧電体層の上に上部電極層を形成するステップとを、
    備えた圧電体素子の製造方法。
18. 前記第２面上の圧電体層を、下部電極層を介して前記基板の第２面上に形成する
    請求項１７に記載の圧電体素子の製造方法。

Images