WO2009146645A1 - 电子***控制芯片及其连接正确性检测方法 - Google Patents

电子***控制芯片及其连接正确性检测方法 Download PDF

Info

Publication number
WO2009146645A1
WO2009146645A1 PCT/CN2009/072094 CN2009072094W WO2009146645A1 WO 2009146645 A1 WO2009146645 A1 WO 2009146645A1 CN 2009072094 W CN2009072094 W CN 2009072094W WO 2009146645 A1 WO2009146645 A1 WO 2009146645A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
control circuit
detection
charging
logic control
Prior art date
Application number
PCT/CN2009/072094
Other languages
English (en)
French (fr)
Inventor
颜景龙
刘星
李风国
赖华平
张宪玉
Original Assignee
北京铱钵隆芯科技有限责任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 北京铱钵隆芯科技有限责任公司 filed Critical 北京铱钵隆芯科技有限责任公司
Priority to AU2009254403A priority Critical patent/AU2009254403B2/en
Publication of WO2009146645A1 publication Critical patent/WO2009146645A1/zh
Priority to ZA2011/00031A priority patent/ZA201100031B/en

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F42—AMMUNITION; BLASTING
    • F42B—EXPLOSIVE CHARGES, e.g. FOR BLASTING, FIREWORKS, AMMUNITION
    • F42B3/00—Blasting cartridges, i.e. case and explosive
    • F42B3/10—Initiators therefor
    • F42B3/12—Bridge initiators
    • F42B3/121—Initiators with incorporated integrated circuit

Definitions

  • the invention relates to the field of pyrotechnic articles, in particular to an electronic detonator control chip with self-detection function and a self-detection method thereof.
  • the performance of the electronic detonator control chip directly affects the performance of the electronic detonator.
  • the electronic detonator control chip disclosed in the patents ZL03156912.9 and ZL200820111269.7 realizes the two-wire non-polar connection of the electronic detonator, the two-way communication between the electronic detonator and the detonating device, the built-in detonator identity code, the controllable detonation process, and the electronic extension Such basic functions have a qualitative leap compared to traditional detonators. But because the above electronic detonator control chip has no internal BIT (Bulitjn
  • Test self-test
  • the accuracy and reliability of the chip itself and its external connections cannot be detected. Therefore, in the detonator production process, once the chip is loaded into the detonator housing, it is impossible to detect the components connected to the chip, especially the correct connection of the ignition device, which brings hidden dangers to the use of the electronic detonator.
  • the ignition device and the detonator pin are separated by an electronic switch, and the function of detecting the correct connection of the ignition device is still not provided.
  • the object of the present invention is to solve the above drawbacks of the prior art, and provide an electronic detonator control chip capable of performing on-line repeated detection of the connection correctness of an electronic detonator control chip and its external components, and a pair of such chips
  • the method of detecting the correctness of the connection enables the reliability of the electronic detonator to be improved during production and use without affecting the safety of the use of the electronic detonator.
  • An electronic detonator control chip comprising a charging circuit, a charging control circuit, a power management circuit, a fire control circuit, a logic control circuit, and a safety discharge circuit.
  • the charging control circuit and the safety discharge circuit are connected to the outside of the chip to form a connection end, and the connection end is connected to the energy storage device and the ignition device outside the chip.
  • the detection circuit is also included in the chip.
  • the detecting circuit starts or stops the detection under the control of the control signal sent from the logic control circuit, and outputs the detection signal obtained from the connection terminal to the logic control circuit;
  • the logic control circuit sends a control signal to the detection circuit to control the start Or stopping the detection, reading the detection signal outputted by the detection circuit, and determining the circuit connection of the circuit composed of the combination of the charging control circuit, the ignition control circuit, the safety discharge circuit, the energy storage device, the ignition device, or the combination of the above five components according to the signal. is it right or not.
  • the chip may further include a communication interface circuit, a rectification bridge circuit, a nonvolatile memory, a reset circuit, and a cuckoo clock circuit based on the above technical solutions.
  • One end of the charging circuit is connected to the rectifying bridge circuit; the other end is connected to the power management circuit, and the end is also connected to the outside of the chip to form a casing leg 1.
  • One end of the charging control circuit is connected to the rectifying bridge circuit, and the other end is connected to the logic control circuit; the other end is connected to the safety discharge circuit, and the end is also connected to the outside of the chip to form a set of connecting ends.
  • One end of the safety discharge circuit is connected to the logic control circuit, the other end is grounded, and the remaining end is connected to the connection end.
  • One end of the power management circuit is connected to the pin one, the other end is grounded, and the other end constitutes the power output pin of the chip. Third, it leads to the chip.
  • One end of the ignition control circuit is grounded, the other end leads to the outside of the chip to form a casing leg four, and the other end is connected to the logic control circuit.
  • One end of the logic control circuit is connected to the ⁇ clock circuit, one end is connected to the pin three, one end is grounded, one end is connected to the non-volatile memory, one end is connected to the communication interface circuit, one end is connected to the reset circuit, one end is connected to the safety discharge circuit, and one end is connected to the fire control circuit. Connect the charge control circuit to one end.
  • the power input end of the detection circuit of the chip is connected to the power output end of the power management module, and is powered by the power management module; the detection signal input end of the detection circuit is connected to the charge control circuit and the safety discharge circuit, and the slave chip Internally connected to the connection; the detection circuit is also grounded at one end; the other end of the detection circuit is connected to the logic control circuit.
  • the detection circuit includes a detection control circuit, a comparator, and a PMOS transistor 1.
  • the power input terminal of the detection control circuit is connected to the source and the substrate of the PMOS transistor, and is commonly connected to the pin 3 to constitute a power input terminal of the detection circuit, and is powered by the power management circuit.
  • the control terminal of the detection control circuit is connected to the logic control circuit and receives the control signal sent by the logic control circuit.
  • the input end of the detection control circuit is connected to the safety discharge circuit and the charge control circuit, and is connected to the connection end to form a detection signal input end of the detection circuit.
  • the output of the detection control circuit is connected to the signal input of the comparator, and the other end of the detection control circuit is grounded.
  • a gate of the PMOS transistor is connected to the logic control circuit, and its drain is connected to the power supply input of the comparator.
  • the signal output end of the comparator constitutes the detection signal output end of the detection circuit, leads to the logic control circuit, and the other end is grounded.
  • the detection circuit includes a detection control circuit, a comparator, and a PM0 S-tube.
  • the control terminal of the detection control circuit is connected to the logic control circuit and receives the control signal sent from the logic control circuit.
  • the input end of the detection control circuit is connected to the safety discharge circuit and the charge control circuit, and is connected to the connection end to form a detection signal input end of the detection circuit.
  • the output of the detection control circuit is connected to the signal input of the comparator, and the other end of the detection control circuit is grounded.
  • the source of the PMOS transistor and the substrate are connected to the pin three, which constitutes the power input terminal of the detecting circuit, and is powered by the power management circuit;
  • the P M0S transistor has a gate connected to the logic control circuit, and the drain thereof is connected to the power supply of the comparator. Input.
  • the signal output terminal of the comparator constitutes the detection signal output terminal of the detection circuit, leads to the logic control circuit, and the other end is grounded.
  • the detection process of the detection circuit is carried out under the control of the logic control circuit, thereby realizing the combination of the charge control circuit, the ignition control circuit, the safety discharge circuit, the energy storage device, the ignition device, and the above five components.
  • the online repeat detection of the loop, and the same online repetitive test of the working state of the digital logic circuit improves the reliability of the use of the electronic detonator.
  • the logic control circuit controls the operation of the detection circuit, that is, the control detection circuit starts or stops the detection, thereby avoiding the detection circuit. Energy consumption in the energy storage device in a non-detected state.
  • the above detection control circuit may comprise two resistors, three PMOS tubes and three NMOS tubes, which are respectively a resistor 1, a resistor 2, a PMOS transistor 2, a PMOS transistor 3, a PMOS transistor 4, and an NMOS transistor. , NMOS tube two, NMOS tube three.
  • the source and the substrate of the PMOS transistor 2 are connected to the pin 3, and are powered by the power management module; the gate of the PMOS transistor 2 is connected to the logic control circuit, and is connected to the gate of the NMOS transistor and the gate of the NMOS transistor 3.
  • the drain of the PMOS transistor 2 is connected to the drain of the NMOS transistor 1 and the gate of the NMO S transistor 2.
  • the source of the PMOS transistor 3 and the substrate, the source of the PMOS transistor 4, and the substrate are commonly connected to the safety discharge circuit and the charge control circuit, and are connected to the connection terminal to form an input terminal of the detection control circuit, and the drain of the PMOS transistor 3.
  • the gate of the PMOS transistor 3 is connected to the drain of the PMOS transistor 4 and the drain of the NMOS transistor 3, and is commonly connected to one end of the resistor 1.
  • the source and substrate of the three NMOS transistors are both grounded.
  • resistor 1 One end of the resistor 1 is connected to the gate of the PMOS transistor 3, the drain of the P MOS transistor 4, and the drain of the NMOS transistor 3, and the other end is connected to the signal input end of the comparator to form an output terminal of the detection control circuit.
  • the terminal is also grounded via a resistor.
  • the highest detection voltage of the detection circuit can be set to be less than the safety voltage required for the ignition device to be stored on the detonating capacitor in the energy storage device.
  • the detection control circuit can include three resistors, a PMOS transistor five, and an NMOS transistor.
  • the resistors are resistor 1, resistor 2, and resistor 3.
  • the source and the substrate of the PMOS transistor 5 are connected to one end of the resistor three, and are connected to the safety discharge circuit and the charging control circuit, and the terminal also leads to the connection end to constitute the input end of the detection control circuit, and the drain of the PMOS transistor Connected to one end of the resistor one, its gate is connected to the other end of the resistor three, and is connected to the drain of the NMOS transistor four.
  • the source and the bottom of the NMOS transistor 4 are grounded, the gate thereof is connected to the logic control circuit, and the drain thereof is connected to the gate of the PMOS transistor 5.
  • One end of the resistor 2 is grounded; the other end is connected to the other end of the resistor one, and is commonly connected to the signal input end of the comparator to form an output terminal of the detection control circuit.
  • the pull-up resistor connected to the detection signal input terminal of the detection circuit that is, the resistor 3 is utilized.
  • the transmission control of the high-voltage signal is realized by the low voltage outputted by the logic control circuit, thereby reducing the withstand voltage requirement of the comparator.
  • This embodiment implements the functions of the above-described detection control circuit.
  • the advantage is that the implementation of the implementation is relatively simple, and no power management circuit is required to provide the working power to it.
  • the detection control circuit can include two resistors, and one NMOS transistor five, and the resistors are resistor one and resistor two, respectively.
  • the source of the NMOS transistor 5 is grounded to the substrate, the gate thereof is connected to the logic control circuit, and the drain thereof is connected to one end of the resistor 2.
  • the other end of the resistor 2 is connected to one end of the resistor one, and is commonly connected to the signal input end of the comparator to constitute an output terminal of the detection control circuit.
  • the other end of the resistor 1 is connected to the safety discharge circuit and the charge control circuit, and the terminal also leads to the connection terminal to constitute an input terminal of the detection control circuit.
  • the above comparator may comprise a voltage comparator, and three resistors, the resistors being resistors four, five resistors, and six resistors.
  • the resistor four is connected between the non-inverting input terminal of the voltage comparator and its power input terminal, and is connected to the drain of the PMOS transistor one.
  • the resistor 5 is connected between the non-inverting input of the voltage comparator and the ground, and the resistor 6 is connected between the non-inverting input of the voltage comparator and the output of the voltage comparator.
  • the inverting input of the voltage comparator is connected to the output of the detection control circuit to form a signal input terminal of the comparator, and the output of the voltage comparator leads to the logic control circuit to form a signal output terminal of the comparator, and the rest of the voltage comparator One end is grounded.
  • the three voltage resistors ie, the resistor four, the resistor five and the resistor six
  • the threshold voltage of the comparator can be arbitrarily set, that is, When the input of the comparator changes from low to high, or from high to low, the output of the comparator is inverted, thereby improving the anti-interference ability of the detection circuit; on the other hand, it is input by the signal input terminal of the comparator.
  • the analog signal is converted into a digital signal output to a logic control circuit, which facilitates the logic control circuit to determine the detection state.
  • the detection circuit can be implemented as a Schmitt inverter.
  • the power input of the Schmitt inverter is connected to pin 3 and the power management circuit to form the power input of the detection circuit.
  • the input of the Schmitt inverter is connected to the charge control circuit, the safety discharge circuit, and the connection terminal to form a detection signal input terminal of the detection circuit.
  • the output of the Schmitt inverter leads to a logic control circuit that forms the detection signal output of the detection circuit. The remaining end of the Schmitt inverter is grounded.
  • the advantage of using the Schmitt inverter described above to form the detection circuit is that the inverter constitutes a threshold switching circuit with abrupt input-output characteristics. Compared with the inverter of other circuit structures, on the one hand, the inverter can form a slowly changing input signal into a steep rectangular pulse, thereby facilitating the identification of the logic control circuit; on the other hand, the inverter It can prevent the output voltage from changing due to noise interference on the input voltage, thereby improving the anti-interference and anti-noise ability of the circuit.
  • the present invention also provides a method for detecting the above electronic detonator control chip, which is performed according to the following steps:
  • the first step is to detect the preset initial working state of the charging control circuit, the safety discharging circuit, and the ignition control circuit: If the preset initial working state is abnormal, perform the sixth step; if the initial working state is preset Normal, perform the second step.
  • the second step is to detect the working state of the charging circuit composed of the charging control circuit and the energy storage device: If the detection result is abnormal, the sixth step is performed; if the detection result is normal, the third step is performed.
  • the third step is to detect the working state of the ignition circuit composed of the energy storage device, the ignition device and the ignition control circuit; or, to detect the working state of the safety discharge circuit composed of the energy storage device and the safety discharge circuit : If the test result is abnormal, perform the sixth step; if the test result is normal, continue to the fourth step.
  • the energy storage device is charged to a high potential predetermined value.
  • control signals are respectively sent to the charging control circuit, the safety discharge circuit and the ignition control circuit, respectively, to return to their respective preset initial working states; and then the detection is ended.
  • the preset initial working state in the first step is: the charging control circuit is in a non-charging state, the safety discharging circuit is in a discharging state, and the ignition control circuit is in a non-ignition state.
  • the detection of the preset initial working state in the first step is performed by detecting the voltage on the connection end: if the voltage on the connection terminal is higher than the high potential predetermined value, the logic control circuit determines the preset initial working state. If it is not greater than the predetermined value of the high potential, the logic control circuit determines that the preset initial working state is normal.
  • the second step of detecting the working state of the charging circuit can be performed as follows:
  • Step A the logic control circuit sends a control signal to the safety discharge circuit to make the safety discharge circuit in a non-discharge state; the logic control circuit also sends a control signal to the charge control circuit to make the charge control circuit in a charging state.
  • Step B the logic control circuit reads the detection signal at the output end of the detection signal, and continues the preset minimum charging time: Before the minimum charging time arrives, if the detection signal changes, the logic control circuit sets the charging circuit detection The abnormality flag ends the detection; if there is no change, the logic control circuit continues to read the detection signal until the minimum charging time arrives; after the minimum charging time arrives, if the detection signal changes, the logic control circuit sets the charging circuit. Detect the abnormality flag and end the test. If there is no change, continue with the step ⁇
  • Step C the logic control circuit continues to read the detection signal and continues for the preset maximum charging time: Before the maximum charging time arrives, if the detection signal changes, the logic control circuit sets the charging circuit to detect normal. The flag ends the detection; if there is no change, the logic control circuit continues to read the detection signal until the maximum charging time arrives; after the maximum charging time arrives, if the detection signal does not change, the logic control circuit sets the charging circuit to detect The abnormal flag ends the current detection; if there is a change, the logic control circuit sets the charging circuit to detect the normal flag, and ends the detection.
  • Step A the logic control circuit sends a control signal to the charging control circuit to make the charging control circuit in a non-charging state; the logic control circuit also sends a control signal to the safety discharging circuit to place the safety discharging circuit in a safe discharging state.
  • Step B the logic control circuit reads the detection signal output by the detection circuit and continues the preset maximum discharge time: Before the maximum discharge time arrives, if the detection signal changes, the logic control circuit sets the safety discharge circuit Detecting the normal flag, ending the test; if there is no change, the logic control circuit continues to read the detection signal until the maximum discharge time arrives; after the maximum discharge time arrives, if the detection signal does not change, the logic control circuit sets the safety The discharge loop detects the abnormality flag and ends the detection. If there is a change, the logic control circuit sets the safety discharge circuit to detect the normal flag, and ends the detection.
  • Step A the logic control circuit sends a control signal to the charging control circuit to make the charging control circuit in an uncharged state; the logic control circuit also sends a control signal to the ignition control circuit to cause the ignition control circuit to be in an ignition state.
  • Step B the logic control circuit reads the detection signal outputted by the detection circuit and continues the preset maximum discharge time: Before the maximum discharge time arrives, if the detection signal changes, the logic control circuit sets the ignition circuit detection Normal flag, end this test; if there is no change, the logic control circuit continues to read the detection signal until the maximum discharge time arrives; after the maximum discharge time arrives, if the detection signal does not change, then The logic control circuit sets the ignition circuit detection abnormal flag to end the detection; if there is a change, the logic control circuit sets the ignition circuit to detect the normal flag, and ends the detection.
  • the fourth step of charging the energy storage device is performed according to the following steps:
  • Step A the logic control circuit sends a control signal to the charging control circuit to make the charging control circuit be in a charging state; the logic control circuit further sends a control signal to the safety discharging circuit and the ignition control circuit, respectively, so that the safety discharging circuit is in a non-discharge state.
  • the ignition control circuit is in a non-ignition state.
  • Step B the logic control circuit reads the detection signal output by the detection circuit: If the detection signal does not change, proceed to step B; if the detection signal changes, the charging is terminated.
  • the above-mentioned detection method has the beneficial effects of: comprehensively detecting the working states of the above-mentioned charging circuit, safety discharge circuit and ignition circuit in the electronic detonator.
  • the detection of the charging circuit completes the function of the charging control circuit, the detection of the capacitance range and the connection state of the detonating capacitor connected to the energy storage device outside the chip; the detection of the safety discharge circuit is completed.
  • the working performance of the safety discharge circuit and the detection range of the discharge resistance in the safety discharge circuit; the detection of the ignition circuit completes the detection of the function of the ignition control circuit and the connection state of the external ignition device of the chip.
  • the voltage value at the connection is always not greater than the safe voltage value of the ignition.
  • the so-called safe voltage value that is, the minimum voltage value required by the ignition capacitor in the energy storage device to ignite the ignition device. This ensures that the electronic detonator is always in a safe state during the inspection process, thus ensuring the safety of the electronic detonator.
  • the maximum charging time should be greater than the maximum discharge time in the safety discharge circuit detection, and the maximum discharge time in the safety discharge circuit detection should be greater than the maximum discharge time in the ignition circuit detection.
  • FIG. 1 is a general block diagram of an electronic detonator control chip of the present invention
  • FIG. 2 is a schematic diagram of a detection circuit for supplying power to a detection control circuit according to the present invention
  • FIG. 3 is a schematic diagram of a detection circuit that does not require power supply to the detection control circuit of the present invention
  • 4 is an embodiment of a detection control circuit that requires power supply according to the present invention
  • FIG. 5 is an embodiment of a detection control circuit that does not require power supply according to the present invention.
  • Figure 7 illustrates an embodiment of a comparator for a resistor and voltage comparator of the present invention
  • FIG. 8 is an embodiment of a detection circuit constructed by using a Schmitt inverter according to the present invention.
  • Figure 9 is a general flow chart of the detection method of the present invention.
  • FIG. 10 is a flow chart of a method for detecting a charging loop in the detecting method of the present invention.
  • FIG. 11 is a flow chart of a method for detecting a safe discharge loop in the detection method of the present invention.
  • FIG. 12 is a flowchart of a method for detecting an ignition circuit in a detection method of the present invention.
  • Figure 13 is a flow chart of a charging process in the detecting method of the present invention.
  • FIG. 14 is a schematic diagram showing the waveform of the output voltage on the connection end in the detection method of the present invention.
  • FIG. 15 is another overall flow chart of the detection method of the present invention.
  • 16 is a simplified block diagram of an electronic detonator control chip of the present invention.
  • FIG. 18 is a calculation formula of the minimum charging time in the present invention.
  • V 21 is a calculation formula of a high potential predetermined value V 2 in the present invention.
  • the electronic detonator control chip 100 of the present invention includes a charging circuit 103, a charging control circuit 110, a power management circuit 104, a fire control circuit 105, a logic control circuit 106, a safety discharge circuit 108, and a detection circuit 111, as shown in the figure. 16 is shown.
  • the charging control circuit 110 and the safety discharge circuit 108 are connected to the outside of the chip 100 to form a connection end; the connection end is connected to the energy storage device 203 and the ignition device 204 outside the chip 100.
  • the detecting circuit 111 starts or stops the detection under the control of the control signal sent from the logic control circuit 106, and outputs a detection signal obtained from the connection terminal to the logic control circuit 106.
  • the logic control circuit 106 sends a control signal to the detection circuit 111 to control its start or stop detection, reads the detection signal output by the detection circuit, and determines the charging control circuit 110 and the ignition control circuit according to the signal. 105. Whether the circuit connection of the safety discharge circuit 108, the energy storage device 203, the ignition device 204, or a combination of the above five components is correct.
  • the electronic detonator control chip 100 of the present invention is further designed based on the technical solution of the electronic detonator control chip disclosed in the patents ZL03156912.9 and ZL200820111269.7.
  • the electronic detonator control chip 100 includes a communication interface circuit 101, a rectifying bridge circuit 102, a charging circuit 103, a charging control circuit 110, a power management circuit 104, a pyrophoric control circuit 105, a logic control circuit 106, and a nonvolatile memory. 107.
  • a reset circuit 119, a safety discharge circuit 108, a clock circuit 202, and a detection circuit 111 are shown in FIG. The specific connection relationship is described as follows:
  • the charging circuit 103 has one end connected to the rectifying bridge circuit 102 and the other end leading to the power management circuit 104, which also leads to the outside of the chip 100 to form the pin 1.
  • the charging circuit 103 implements energy storage for the energy storage device 203 external to the electronic detonator control chip 100. Therefore, during the blasting construction process, the external power supply of the electronic detonator is interrupted due to an accident such as flying stones, and the energy stored in the energy storage device 203 can still ensure the normal operation of the electronic detonator control chip 100 in a certain time.
  • the charge control circuit 110 has one end connected to the rectifier bridge circuit 102 and the other end connected to the logic control circuit 106. The remaining end of the charge control circuit 110 is connected to a safety discharge circuit 108 which also leads to the outside of the chip 100 to constitute the connection terminal 2.
  • the connection terminal 2 is used by the chip 100 to charge the detonating capacitor in the energy storage device 203; and, when it is necessary to suspend the detonation, the energy stored by the detonating capacitor will also enter the chip 100 through the connection terminal 2, and connected
  • the safety discharge circuit 108 is used for releasing the energy stored in the above-mentioned detonation capacitor to return the electronic detonator to a safe state.
  • the charging control circuit 110 controls the charging process for the detonating capacitor in the external energy storage device 203 of the electronic detonator control chip 100. Through the strict control of this process, the safety of the operation of the electronic detonator during the preparation stage of the blasting is guaranteed.
  • the safety discharge circuit 108 has one end connected to the logic control circuit 106, the other end grounded, and the remaining end connected to the connection terminal 2.
  • the safety discharge circuit 108 completes the release of the energy stored in the above-described detonation capacitor under the control of the above-described logic control circuit 106.
  • the design of the safety discharge circuit 108 allows the blasting process of the electronic detonator to be interrupted, thereby improving the fault handling capability of the electronic detonator blasting network.
  • the ignition control circuit 105 has one end grounded, the other end leading to the outside of the chip 100 to form the pin 4, and the other end connected to the logic control circuit 106.
  • the ignition control circuit 105 isolates the direct connection of the ignition device 204 and the external detonator pin 201, thereby isolating static, radio frequency, stray current, etc. interference to the ignition device 20 4
  • the impact of safety makes the storage and use of electronic detonators safer. Since the ignition control circuit 105 is controlled by the logic control circuit 106, even if the off-chip energy storage device 203 for the ignition device 204 and the chip operation has stored enough energy for the detonator, the detonator must be externally dedicated to the detonator.
  • the control can be detonated, which realizes the management of the detonation energy and makes the detonation process safer.
  • ignition control circuit 105 under control of the logic control circuit 106, the ignition device 204 such that one end of the ground contact 105 and ignition circuit control, whereby said initiation energy storage capacitor to the ignition device 204 by the quick Release, detonate the detonator.
  • the logic control circuit 106 has one end connected to the cuckoo clock circuit 202, one end connected to the pin 3, one end grounded, one end connected to the non-volatile memory 107, one end connected to the communication interface circuit 101, one end connected to the reset circuit 119, One end is connected to the safety discharge circuit 108, and one end is connected to the ignition control circuit 105.
  • the logic control circuit 106 is a control center of the electronic detonator control chip 100, and controls the operating states of the circuits, thereby implementing functions such as communication and delay of the chip 100.
  • the communication interface circuit 101 has one end grounded, one end connected to the outside of the chip 100 and connected to the detonator pin 201, and one end of the communication interface circuit 101 leads to the logic control circuit 106, and the other end is connected to the pin 3 .
  • the communication interface circuit 101 is used to complete communication between the electronic detonator and the external detonating device, thereby realizing the two-way communication of the electronic detonator blasting network, so that the electronic detonator can be programmed online, and the external detonating device is controlled to detonate the detonating process. , making the electronic detonator detonation process safer.
  • the rectifying bridge circuit 102 has one end leading to the communication interface circuit 101 and connected in common to the detonator pin 201 outside the chip 100; the other end of the rectifying bridge circuit 102 leads to the charging circuit 103 and charging control The circuit 110 supplies power to both; the other end of the rectifying bridge circuit 102 is grounded.
  • the existence of the rectifying bridge circuit 102 realizes the non-polar connection of the electronic detonator foot line 201, eliminating the risk of the electronic detonator foot line 201 being reversed and causing damage to the electronic detonator control chip 100, thereby making the construction of the blasting project more convenient, Safety.
  • the power management circuit 104 has one end connected to the pin 1 and the other end grounded, and the other end constitutes the power output pin 3 of the chip 100, leading to the outside of the chip 100.
  • the power management circuit 104 supplies operating power to various components inside the chip 100, and the power output terminal also leads the pin 3 to the outside of the chip 100.
  • the pin 3 can be connected outside the chip 100 to the positive pole of a capacitor, and the negative pole of the capacitor is grounded to form a decoupling circuit, which can filter the working power generated by the working of the chip 100. The noise, which in turn increases the delay of the electronic detonator.
  • the non-volatile memory 107 has one end connected to the pin 3, one end connected to the logic control circuit 106, and one end grounded.
  • the non-volatile memory 107 is used for storing electronic code, identity serial number and the like of the electronic detonator, thereby realizing the identity/password management of the electronic detonator, avoiding the steps of marking coding in the detonator production process, and improving the safety of the detonator production. Sex.
  • Reset circuit 119 one end of which is grounded, one end connected to pin 3, and the other end connected to logic control circuit 106. Reset circuit 119 is used to provide initial state to chip 100 to avoid internal logic clutter.
  • the cuckoo clock circuit 202 has one end connected to the pin 3 and the other end leading to the logic control circuit 106.
  • the cuckoo clock circuit 202 makes the detonator's deferred time more accurate.
  • the detection circuit 111 has its power input terminal 30 connected from the inside of the chip 100 to the output of the pin 3 and the power management circuit 104.
  • the other end of the detecting circuit 111 is connected to the logic control circuit 106, which receives the control signal sent from the logic control circuit 106, and outputs the detection signal of the detecting circuit 111 to the logic control circuit 106.
  • the detection signal input terminal 31 of the detection circuit 111 is connected to the charge control circuit 110 and the safety discharge circuit 108, and is connected from the inside of the chip 100 to the connection terminal 2.
  • the other end of the detecting circuit 111 is grounded.
  • the pin 1 is connected to one end of the energy storage device 203 outside the chip 100, and the other end of the energy storage device 203 is connected to the connection end 2 and one end of the ignition device 204 outside the chip 100, and the other end of the ignition device 204 is connected to the pin. 4.
  • the voltage on the detonating capacitor in the energy storage device 203 is input to the detection signal input terminal 31 of the detecting circuit 111 through the connection terminal 2.
  • the detection circuit 111 includes a detection control circuit 200, a comparator 202, and a PMOS transistor 231.
  • the power input terminal 263 of the detection control circuit 200 and the source and substrate of the PMOS transistor 231 are commonly connected to the pin 3, and constitute the power input terminal 30 of the detection circuit 111, which is powered by the power management circuit 104.
  • the control terminal 260 of the detection control circuit 200 is connected to the logic control circuit 106 and receives the control signal transmitted from the logic control circuit 106.
  • the input terminal 261 of the detection control circuit 200 is connected to the safety discharge circuit 108 and the charge control circuit 110, and is also connected to the connection terminal 2 to constitute the detection signal input terminal 31 of the detection circuit 111.
  • the output terminal 262 of the detection control circuit 200 is connected to the signal input terminal 271 of the comparator 202, and the remaining one end of the detection control circuit 200 is grounded.
  • the PMOS transistor 231 is gated to the logic control circuit 106 and its drain is coupled to the power supply input 270 of the comparator 202.
  • the signal output terminal 272 of the comparator 202 constitutes the detection signal output terminal of the detection circuit 111, leads to the logic control circuit 106, and the other end is grounded.
  • the detection circuit 111 includes a detection control circuit 300, a comparator 202, and a PMOS transistor 231.
  • the control terminal 260 of the detection control circuit 300 is connected to the logic control circuit 106 and receives the control signal transmitted from the logic control circuit 106.
  • the input terminal 261 of the detection control circuit 300 is connected to the safety discharge circuit 108 and the charge control circuit 110, and is also connected to the connection terminal 2 to constitute the detection signal input terminal 31 of the detection circuit 111.
  • the output 262 of the detection control circuit 300 is coupled to the signal input 271 of the comparator 202, and the remaining one end of the detection control circuit 300 is grounded.
  • the source of the PMOS transistor 231 and the substrate are connected to the pin 3, constitute the power supply input terminal 30 of the detection circuit 111, and are powered by the power management circuit 104; the gate of the PM OS transistor 231 is connected to the logic control circuit 106, and its drain connection To the power input 270 of the comparator 202.
  • the signal output terminal 272 of the comparator 202 constitutes the detection signal output terminal of the detection circuit 111, leads to the logic control circuit 106, and the other end is grounded.
  • the detection control circuit 200 or 300 controls the signal input from the connection terminal 2 based on the signal output from the logic control circuit 106.
  • the comparator 202 converts the detection signal acquired through the connection terminal 2 into a logic signal recognizable by the logic control circuit 106, and supplies it to the logic control circuit 106.
  • the PMOS transistor 231 is for controlling the power supplied to the comparator 202 in accordance with the signal output from the logic control circuit 106 to reduce the overall power consumption of the inactive state detection circuit 111.
  • the detection control circuit 200 includes two resistors, three PMOS transistors, and three NMOS transistors, which are respectively a resistor 211, a resistor 212, a PMOS transistor 232, a PMOS transistor 233, a PMOS transistor 234, and an NMOS transistor 241.
  • the source and substrate of the PMOS transistor 232 are connected to the pin 3 and are powered by the power management circuit 104; the gate of the PMOS transistor 232 is connected to the logic control circuit 106, and is connected to the gate of the N MOS transistor 241 and the NMOS transistor.
  • the gate of 243, the drain of PMOS transistor 232 is connected to the drain of NMOS transistor 241 and the gate of NMOS transistor 242.
  • the source of the PMOS transistor 233 and the substrate, the source of the PMOS transistor 234, and the substrate are commonly connected to the safety discharge circuit 108 and the charge control circuit 110, and are connected to the connection terminal 2 to constitute an input terminal of the detection control circuit 200;
  • the drain of 233 is connected to the drain of NMOS transistor 242 and the gate of PM OS transistor 234;
  • the gate of PMOS transistor 233 is connected to the drain of PMOS transistor 234 and the drain of NMOS transistor 243, and is commonly connected to resistor 211 One end.
  • the source and substrate of the three NMOS transistors are both grounded.
  • the detection control circuit 300 includes three resistors, a PMOS transistor 235, and an NM0S transistor 24 4 .
  • the resistors are a resistor 211 , a resistor 212 , and a resistor 213 , respectively.
  • the source and the substrate of the PMOS transistor 235 are connected to one end of the resistor 213, and are connected in common to the safety discharge circuit 108 and the charge control circuit 110.
  • the terminal also leads to the connection terminal 2, forming an input terminal of the detection control circuit 300, the PMOS tube.
  • the drain of 235 is connected to one end of the resistor 211, the gate thereof is connected to the other end of the resistor 213, and is connected to the drain of the NMOS transistor 244.
  • the source of the N MOS transistor 244 is grounded to the substrate, the gate thereof is connected to the logic control circuit 106, and the drain thereof is connected to the gate of the PMOS transistor 235.
  • One end of the resistor 212 is grounded; the other end is connected to the other « of the resistor 211 and is commonly connected to the signal input terminal 271 of the comparator 202 to constitute the output of the detection control circuit 300.
  • the detection control circuit 300 includes two resistors, and an NM0S tube 245, which are a resistor 211 and a resistor 212, respectively.
  • the source of the NMOS transistor 245 is grounded to the substrate, the gate thereof is coupled to the logic control circuit 106, and the drain thereof is coupled to one end of the resistor 212.
  • the other end of the resistor 212 is connected to one end of the resistor 211 and commonly leads to the signal input terminal 271 of the comparator 202 to constitute the output terminal of the detection control circuit 300.
  • the other end of the resistor 211 is connected to the safety discharge circuit 108 and the charge control circuit 110, which also leads to the connection terminal 2, which constitutes the input terminal of the detection control circuit 300.
  • the signal from the input detection circuit 111 acts directly on the signal input 271 of the comparator 202. Therefore, the signal input 271 of the comparator 208 selected in this embodiment should be able to withstand a high voltage.
  • the detection control circuit 200 or 300 shown in FIG. 4, FIG. 5 or FIG. 6 sends a logic high power to the detection control circuit 200 or 300 before the detection flow shown in FIG. 9 or FIG. 15 is started.
  • the control signal is leveled so that the detection circuit 111 enters an active state.
  • the voltage across the detonating capacitor in the energy storage device 203 passes through the connection terminal 2, via the voltage division of the detection control circuit 200 or 300, to the signal input terminal 271 of the comparator 202.
  • the logic control circuit 106 sends a logic low level control signal to the detection control circuit 200 or 300, so that the detection circuit 111 ends the operation state, and the resistor 211 and the resistor 2 12 are prevented from being divided to generate leakage current. .
  • the comparator 202 includes a voltage comparator 220 and three resistors, and the resistors are a resistor 214, a resistor 215, and a resistor 216, respectively.
  • Resistor 214 is coupled between non-inverting input 282 of voltage comparator 220 and its power supply input 280 and is also coupled to the drain of PMOS transistor 231.
  • Resistor 215 is coupled between non-inverting input 282 of voltage comparator 220 and ground, and resistor 216 is coupled across non-inverting input 282 of voltage comparator 220 and output 283 of voltage comparator 220.
  • Inverting input 2 of voltage comparator 220 81 is connected to the output terminal 262 of the detection control circuit 200, constitutes the signal input terminal 271 of the comparator 202, and the output terminal 283 of the voltage comparator 220 leads to the logic control circuit 106, which constitutes the signal output terminal 272 of the comparator, and the voltage comparator 220 The other end is grounded.
  • the detecting circuit 111 is taken as a Schmitt inverter 158.
  • the power input terminal of the Schmitt inverter 158 is connected to the pin 3 and the power management circuit 104 to constitute the power input terminal of the detecting circuit 111.
  • the input of the Schmitt inverter 15 8 is connected to the charge control circuit 110, the safety discharge circuit 108, and the connection terminal 2, and constitutes a detection signal input terminal of the detection circuit 111.
  • the output of Schmitt inverter 158 leads to logic control circuit 106, which constitutes the detection signal output of detection circuit 111.
  • the remaining end of the Schmitt inverter 158 is grounded.
  • the present invention detects the above-described electronic detonator control chip 100 by the following method, as shown in Fig. 9, referring to Fig. 16 or Fig. 1, the steps are as follows:
  • the logic control circuit 106 detects the preset initial operating states of the charge control circuit 110, the safe discharge circuit 108, and the ignition control circuit 105. If the preset initial working state is abnormal, perform the sixth step; if the preset initial working state is normal, perform the second step.
  • the second step is to detect the working state of the charging circuit formed by the charging control circuit 110 and the energy storage device 203: if the detection result is abnormal, perform the sixth step; if the detection result is normal, execute the third Step
  • the working state of the ignition circuit composed of the energy storage device 203, the ignition device 204 and the ignition control circuit 105 is detected: if the detection result is abnormal, the sixth step is performed; if the detection result is normal
  • the energy storage device 203 outside the chip 100 is charged to the above-mentioned high potential predetermined value.
  • the working state of the safety discharge circuit composed of the energy storage device 203 and the safety discharge circuit 108 is detected, the detection result is saved, and then the sixth step is performed.
  • the logic control circuit 106 sends control signals to the charge control circuit 110, the safety discharge circuit 108, and the ignition control circuit 105, respectively, to return to their respective preset initial operating states. End this time
  • the preset initial working state is: the charging control circuit 110 is in a non-charging state, the safety discharging circuit 108 is in a discharging state, and the ignition control circuit 105 is in a non-ignition state.
  • the above method for detecting the initial initial working state can be used to detect the voltage on the connection terminal 2: If the voltage value on the terminal 2 is greater than a predetermined value of the high potential, the logic control circuit 106 determines that the initial operating state is abnormal, and directly performs the sixth step; if not greater than the predetermined value of the high potential, the second step is continued.
  • the second step of detecting the working state of the charging circuit is performed according to the following steps, as shown in Fig. 10, referring to Fig. 16 or Fig. 1:
  • Step A the logic control circuit 106 sends a control signal to the safety discharge circuit 108 to cause the safety discharge circuit 108 to be in a non-discharge state; the logic control circuit 106 also sends a control signal to the charge control circuit 110 to place the charge control circuit 110 charging.
  • Step B the logic control circuit 106 reads the detection signal outputted by the detection circuit 111 and continues for a preset minimum charging time. Before the minimum charging time arrives, if the detection signal changes, the logic control circuit 106 sets the charging circuit detection abnormal flag to end the current detection; if there is no change, the logic control circuit 106 continues to read the detection signal until the minimum charging Arrived between. After the minimum charging time has elapsed, if the detection signal changes, the logic control circuit 106 sets the charging circuit detection abnormal flag to end the current detection; if there is no change, the process C is continued.
  • Step C the logic control circuit 106 continues to read the detection signal outputted by the detection circuit 111 and continues for a preset maximum charging period. Before the maximum charging time arrives, if the detection signal changes, the logic control circuit 106 sets the charging circuit to detect the normal flag, and ends the current detection; if there is no change, the logic control circuit 106 continues to read the detection signal until the maximum charging. Arrive in the daytime. After the maximum charging time is reached, if the detection signal does not change, the logic control circuit 106 sets the charging circuit detection abnormal flag to end the current detection; if there is a change, the logic control circuit 106 sets the charging circuit to detect the normal flag, and ends this time. Detection.
  • the charging of the energy storage device 203 in the fourth step is performed according to the following steps, as shown in FIG. 13, referring to FIG. 16 and FIG.
  • Step A the logic control circuit 106 sends a control signal to the charging control circuit 110 to cause the charging control circuit 110 to enter a charging state; the logic control circuit 106 also sends a control signal to the safety discharging circuit 108 and the ignition control circuit 105, respectively.
  • the safety discharge circuit 108 is placed in a non-discharged state, and the ignition control circuit 105 is placed in a non-ignition state.
  • Step B the logic control circuit 106 reads the detection signal output from the detection circuit 111. If the detection signal is not If there is a change, proceed to step B; if the detection signal changes, the charging is terminated.
  • Step A the logic control circuit 106 sends a control signal to the charging control circuit 110 to cause the charging control circuit 110 to be in a non-charging state; the logic control circuit 106 also sends a control signal to the safety discharging circuit 108 to place the safety discharging circuit 108 at Safe discharge state.
  • Step B the logic control circuit 106 reads the detection signal output from the detection circuit 111 and continues for the preset maximum discharge time. Before the arrival of the maximum discharge time, if the detection signal changes, the logic control circuit 106 sets the safety discharge circuit to detect the normal flag, and ends the current detection; if there is no change, the logic control circuit 106 continues to read the detection signal until the maximum discharge After the arrival of the maximum discharge time, if there is no change in the detection signal, the logic control circuit 106 sets the safety discharge circuit to detect the abnormality flag, and ends the current detection; if there is a change, the logic control circuit 106 sets the safety discharge circuit to detect Normal mark, end this test
  • Step A the logic control circuit 106 sends a control signal to the charging control circuit 110 to cause the charging control circuit 110 to be in a non-charging state; the logic control circuit 106 also sends a control signal to the ignition control circuit 105, so that the ignition control circuit 105 is Ignition status.
  • Step B the logic control circuit 106 reads the detection signal output by the detection circuit 111 and continues the preset maximum discharge time; before the maximum discharge time arrives, if the detection signal changes, the logic control circuit 106 sets The ignition circuit detects the normal flag and ends the detection; if there is no change, the logic control circuit 106 continues to read the detection signal until the maximum discharge time arrives; after the maximum discharge time arrives, if the detection signal does not change, the logic control The circuit 106 sets the ignition circuit detection abnormal flag to end the current detection; if there is a change, the logic control circuit 106 sets the ignition circuit to detect the normal flag, and ends the current detection.
  • the voltage value at the connection terminal 2 is always not greater than the energy storage device 203 of the ignition circuit constituted by the energy storage device 203, the ignition device 204, and the ignition control circuit 105.
  • the voltage value on the detonating capacitor can ensure that the energy stored in the energy storage device 203 is always insufficient to ignite the ignition device 20 4, thereby ensuring the safety of the detection process. That is, in the above detection process, on the connection end 2
  • the voltage value is never greater than the safe voltage value of the ignition device 204, that is, the minimum voltage value required by the ignition capacitor in the energy storage device 203 to ignite the ignition device 204.
  • the voltage value on the detonating capacitor can be guaranteed to be less than the safe voltage value, thereby ensuring the safety of the detection process and the accuracy of the charging control circuit prohibiting the charging function.
  • the maximum charging time is greater than the maximum discharge time in the safety discharge circuit detection, and the maximum discharge time in the safety discharge circuit detection is greater than the maximum discharge time in the ignition circuit detection.
  • the charging circuit of the charging circuit is between the minimum charging time and the maximum charging time; (2) The discharge time of the safety discharge circuit (t 2 - not greater than the safety discharge circuit) The maximum discharge time during the detection; (3) The ignition time (t 4 -t 3 ) is not more than the maximum discharge time in the ignition circuit detection.
  • ⁇ 2 and 1 ⁇ 4 are the detection signal input terminal 31 of the detection circuit 111, respectively. Potential and potential threshold voltage.
  • the charge and discharge times of the detonation capacitor in the energy storage device 203 outside the chip 100 depend on the capacitance of the detonation capacitor and the resistance value of each detection circuit during the detection process.
  • the first stage in Figure 14 is the charging loop detection phase.
  • the maximum charging time during the charging loop detection process is calculated by the formula shown in Figure 17. Wherein, it is the maximum value of the capacitance of the detonation capacitor in the external energy storage device 203; the equivalent resistance of the charging circuit; V 2 is the high input threshold voltage of the detection circuit 111; V is the charging input voltage.
  • the minimum charging time t,, ⁇ is calculated by the formula shown in Figure 18. Wherein, it is the minimum allowable value of the capacitance of the detonation capacitor in the external energy storage device 203; R is the equivalent resistance value of the charging circuit; V 2 is the high input threshold voltage of the detection circuit 111; V is the charging input voltage.
  • the equivalent resistance R and the charging input voltage V are determined, if the charging time is less than the minimum charging time t, that is, the charging circuit detection is abnormal, it can be determined that the charging control circuit 110 has an abnormal charging function. Or the ignition control circuit 105 prohibits the ignition function from being abnormal, or the safety discharge circuit 108 is in a non-discharge state function abnormality, or the capacitance of the detonation capacitor is smaller than the capacitance required for the ignition device 204 to be reliably ignited (for example, the external connection of the detonation capacitor is incorrect, and the welding is performed. If the fault causes the capacitor to open, it will also cause the equivalent capacitance to be biased.
  • the second stage in Figure 14 is the safety discharge loop detection phase.
  • the maximum discharge time fe-t ⁇ during the safe discharge loop detection process is calculated by the formula shown in Figure 19.
  • R 2 is the maximum allowable value of the equivalent resistance of the safe discharge circuit
  • C is the capacitance of the detonation capacitance in the external energy storage device 203
  • V 2 is the high input threshold voltage of the detection circuit 111
  • 1 ⁇ 4 is the detection circuit 111 Low input threshold voltage.
  • the maximum discharge time of the safety discharge circuit (t ⁇ is detected, the purpose is to control the response speed of the safety discharge circuit to the fault state.
  • the safety discharge circuit passes the test, that is, the safety discharge circuit detects normally, on the one hand, the safety can be ensured.
  • the accuracy of the discharge function of the discharge circuit on the other hand, it ensures that the equivalent resistance of the safety discharge circuit is within the allowable range of the design value.
  • Stage IV in Figure 14 is the ignition loop detection phase.
  • the maximum discharge time during the ignition loop detection process (t 4 - t 3 n is calculated by the formula shown in Fig. 20), where R 3 , max is the maximum allowable value of the equivalent resistance of the ignition circuit; C is the external energy storage initiation capacitance capacitor device 203; V 2 is a high input threshold voltage detection circuit 111; 1 ⁇ 4 low input threshold voltage detection circuit 111.
  • the ignition circuit passes the test, that is, the ignition circuit is detected normally. On the one hand, the accuracy of the ignition function of the ignition control circuit can be guaranteed; on the other hand, the equivalent resistance of the ignition circuit can be ensured not to exceed the maximum allowable value R 3 , the dish, That is, the external ignition connection is reliable.
  • the mth stage in FIG. 14 is a charging phase of the energy storage device 203 between the safe discharge circuit detection and the ignition circuit detection.
  • the high potential predetermined value v 2 of the charging phase is calculated based on the energy storage of the detonating capacitor C.
  • the calculation formula is shown in Figure 21. This energy storage value is required to be much smaller than the ignition energy of the ignition device.
  • the detection circuit and the detection method provided by the invention realize charging and igniting the electronic detonator , comprehensive testing of the safe discharge working process.
  • the detection method uses the same working circuit as the electronic detonator ⁇ as the detection loop, and the various working circuits are tested reliably and reliably, thus ensuring the accuracy of the electronic detonator control chip.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Air Bags (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供一种电子***控制芯片，包含充电控制电路、发火控制电路、逻辑控制电路、安全放电电路等，尤其还包含检测电路。该电路由逻辑控制电路控制，并将获取的信号输出至逻辑控制电路，以便对充电控制电路、发火控制电路、安全放电电路、储能装置、点火装置、或以上五部件的组合构成的回路的电路连接正确与否进行检测。本发明还提供一种对上述芯片的连接正确性进行检测的方法：首先，检测芯片的初始工作状态；其次，检测充电回路；然后，检测点火回路或者安全放电回路；再次，对储能装置充电；接着，检测点火回路或者安全放电回路中未测的回路；最后将芯片置回初始工作状态。如此则实现了电子***的在线检测，提高了其使用可靠性。

Description

电子***控制芯片及其连接正确性检测方法
技术领域
本发明涉及火工品领域， 尤其涉及一种具备自检测功能的电子***控制芯片及 其自检测方法。
背景技术
[2] 20世纪 80年代， 日本、 澳大利亚、 欧洲等发达国家开始研究电子***技术。 随 着电子技术、 微电子技术、 信息技术的飞速发展， 电子***技术取得了极大的 进步。 20世纪 90年代末， 电子***开始被投入应用试验和市场推广。
[3] 作为电子***的核心部件， 电子***控制芯片的性能直接影响着电子***的性 能。 专利 ZL03156912.9和 ZL200820111269.7中公布的电子***控制芯片， 实现了 电子***的双线无极性连接、 电子***与起爆设备之间的双向通信、 内置*** 身份代码、 起爆过程可控、 电子延期等基本功能， 较传统***已有了质的飞跃 。 但由于上述电子***控制芯片无内部 BIT (Bulitjn
Test, 自检验） 功能， 无法对该芯片自身及其外部连接的准确性和可靠性进行检 测。 因此， 在***生产过程中， 一旦芯片装入***壳体内， 则无法检测同芯片 连接的部件， 尤其是点火装置的连接正确性， 为电子***的使用带来隐患。
[4] 在釆用电子定吋电路和外部分离电子元件实现电子***功能的专利 ZL20042003
4635.5中， 用电子开关将点火装置和***脚线隔离开， 仍然不具有对点火装置的 连接正确性进行检测的功能。
[5] 此外， 在专利 ZL98210324.7中给出的分段延期式***中， 釆用把桥丝通过限流 电阻引出到***脚线的方式， 实现了生产完成后的外部可检测功能， 但该技术 方案使得点火装置和***脚线间存在直流通路， 从而影响了***的抗静电、 抗 射频等安全特性。 除此之外， 在***起爆网路布设完成后， 同样无法对点火装 置的连接进行测试。
[6] 专利 ZL200420034635.5和 ZL98210324.7中还存在的共同缺陷在于： 对***加电 即可将其起爆。 这种***的起爆过程不受控制， 无法解决***的社会安全性问 题。
[7] 在专利 ZL200620094002.2中提到的微电子密码延吋器中， 也无法对***点火装 置进行测试。
对发明的公开
发明内容
[8] 本发明的目的在于解决上述现有技术的缺陷， 提供一种能对电子***控制芯片 及其外部部件的连接正确性进行在线重复检测的电子***控制芯片， 以及一种 对这种芯片的连接正确性进行检测的方法， 从而得以在不影响电子***产品使 用安全性的同吋， 提高电子***在生产和使用过程中的可靠性。
[9] 本发明在专利 ZL03156912.9和 ZL200820111269.7中公布的电子***控制芯片基 础上， 釆用以下技术方案实现上述电子***控制芯片：
[10] 一种电子***控制芯片， 包含有充电电路、 充电控制电路、 电源管理电路、 发 火控制电路、 逻辑控制电路和安全放电电路。 其中， 充电控制电路和安全放电 电路共同通向芯片外部， 构成一连接端， 该连接端与芯片外部的储能装置和点 火装置相连接。
[11] 尤其是， 本芯片内还包括检测电路。 该检测电路在逻辑控制电路发来的控制信 号的控制下开始或停止检测， 并将从上述连接端上获取的检测信号输出至逻辑 控制电路； 逻辑控制电路向检测电路发送控制信号以控制其开始或停止检测， 读取检测电路输出的检测信号， 并根据该信号判断充电控制电路、 发火控制电 路、 安全放电电路、 储能装置、 点火装置、 或者以上五个部件的组合构成的回 路的电路连接是否正确。
[12] 本芯片在以上技术方案的基础上还可包含通信接口电路、 整流电桥电路、 非易 失性存储器、 复位电路和吋钟电路。 其中充电电路的一端连接整流电桥电路； 另一端通向电源管理电路， 该端还通向芯片外部以构成一套管脚一。 充电控制 电路的一端连接到整流电桥电路， 另一端连接到逻辑控制电路； 其余一端连接 到安全放电电路， 该端还通向芯片外部以构成一套连接端。 安全放电电路的一 端连接到逻辑控制电路， 另一端接地， 剩余的一端连接到连接端上。 电源管理 电路的一端连接到管脚一， 另一端接地， 其余一端构成芯片的电源输出端管脚 三， 通向芯片外。 发火控制电路的一端接地， 另一端通向芯片外以构成一套管 脚四， 其余的一端连接到逻辑控制电路。 逻辑控制电路的一端连接到吋钟电路 ， 一端连接管脚三， 一端接地， 一端连接非易失性存储器， 一端连接通信接口 电路， 一端连接复位电路， 一端连接安全放电电路， 一端连接发火控制电路， 一端连接充电控制电路。
[13] 尤其是， 芯片中检测电路的电源输入端连接到电源管理模块的电源输出端， 由 电源管理模块供电； 检测电路的检测信号输入端连接到充电控制电路和安全放 电电路， 并从芯片内部连接到连接端； 检测电路还有一端接地； 检测电路的其 余一端连接到逻辑控制电路。
[14] 作为本发明的一种实现方案， 检测电路包含检测控制电路、 比较器、 和 PMOS 管一。 检测控制电路的电源输入端与 PMOS管一的源极和衬底连接， 并共同连接 到管脚三， 构成检测电路的电源输入端， 由电源管理电路供电。 检测控制电路 的控制端连接到逻辑控制电路， 接收逻辑控制电路发送来的控制信号。 检测控 制电路的输入端连接到安全放电电路和充电控制电路， 并同吋连接到连接端， 构成检测电路的检测信号输入端。 检测控制电路的输出端连接到比较器的信号 输入端， 检测控制电路的其余的一端接地。 PMOS管一栅极连接到逻辑控制电路 ， 其漏极连接到比较器的电源输入端。 比较器的信号输出端构成检测电路的检 测信号输出端， 通向逻辑控制电路， 其余一端接地。
[15] 作为本发明的另一种实现方案， 检测电路包含检测控制电路、 比较器、 和 PM0 S管一。 检测控制电路的控制端连接到逻辑控制电路， 接收逻辑控制电路发送来 的控制信号。 检测控制电路的输入端连接到安全放电电路和充电控制电路， 并 同吋连接到连接端， 构成检测电路的检测信号输入端。 检测控制电路的输出端 连接到比较器的信号输入端， 检测控制电路的其余的一端接地。 PMOS管一的源 极和衬底连接到管脚三， 构成检测电路的电源输入端， 由电源管理电路供电； P M0S管一栅极连接到逻辑控制电路， 其漏极连接到比较器的电源输入端。 比较 器的信号输出端构成检测电路的检测信号输出端， 通向逻辑控制电路， 其余一 端接地。
[16] 上述两种实现方案的好处在于： [17] 1 . 由于上述检测电路置于电子***控制芯片的内部， 因此， 其检测过程只取 决于电子***内部的电子部件的连接状态。 这就实现了在电子***生产完成后 ， 对上述芯片、 以及位于芯片外部的点火装置和储能装置的连接正确性的检测
[18] 2. 上述实现方案将检测电路置于芯片内部， 在芯片内部从连接端上将信号输 入到检测电路的检测信号输入端， 保留了上述点火装置与***脚线间的隔离， 从而在解决电子***可测性问题的同吋， 对***使用和储存安全性没有影响。
[19] 3. 检测电路的检测过程在逻辑控制电路的控制下进行， 从而实现了对充电控 制电路、 发火控制电路、 安全放电电路、 储能装置、 点火装置、 及以上五个部 件的组合构成的回路的在线重复检测， 并同吋实现了对数字逻辑电路工作状态 的在线重复测试， 提高了电子***的使用可靠性。
[20] 4. 由于检测电路需要消耗芯片外部储能装置中储存的能量， 因此， 由逻辑控 制电路对检测电路的工作与否进行控制， 即控制检测电路开始或者停止检测， 从而避免了检测电路在非检测状态对储能装置中能量的消耗。
[21] 上述检测控制电路， 一方面， 可包含两个电阻、 三个 PMOS管和三个 NMOS管 ， 分别为电阻一、 电阻二、 PMOS管二、 PMOS管三、 PMOS管四、 NMOS管一 、 NMOS管二、 NMOS管三。 PMOS管二的源极和衬底连接到管脚三， 由电源管 理模块供电； PMOS管二的栅极连接到逻辑控制电路， 并同吋连接到 NMOS管一 的栅极和 NMOS管三的栅极， PMOS管二的漏极连接到 NMOS管一的漏极和 NMO S管二的栅极。 PMOS管三的源极和衬底、 PMOS管四的源极和衬底共同连接到 安全放电电路和充电控制电路， 并连接到连接端， 构成检测控制电路的输入端 ， PMOS管三的漏极连接到 NMOS管二的漏极和 PMOS管四的栅极， PMOS管三 的栅极连接到 PMOS管四的漏极和 NMOS管三的漏极， 并共同连接到电阻一的一 端。 三个 NMOS管的源极和衬底均接地。 电阻一的一端与 PMOS管三的栅极、 P MOS管四的漏极、 和 NMOS管三的漏极同吋相连， 另一端连接到比较器的信号 输入端， 构成检测控制电路的输出端， 该端还经由电阻二接地。
[22] 该检测控制电路实现方案的好处在于：
[23] 1. 实现了对检测电路的检测信号输入端到比较器的信号输入端之间信号传输 的控制。 由于从检测电路的检测信号输入端输入的信号为从连接端上输入的储 能装置中起爆电容上的电压信号， 该电压信号的电压值远大于逻辑控制电路的 工作电压。 因此， 该检测控制电路利用逻辑控制电路输出的低压实现了对高压 信号的传输控制， 实现了对非检测状态的高电压信号的隔离， 避免了高压信号 传输到比较器的信号输入端， 从而降低了对比较器耐压性能的要求。
[24] 2. 利用电阻一和电阻二的分压特性， 可以设定检测电路的最高检测电压， 使 其小于储能装置中起爆电容上储存的、 点火装置发火所需的安全电压。
[25] 3. 避免了在非工作状态下检测电路中的电阻一和电阻二形成漏电流， 从而避 免了该漏电流的存在导致的储能装置中点火能量的损失。
[26] 另一方面， 检测控制电路可包含三个电阻、 一个 PMOS管五、 和一个 NMOS管 四， 电阻分别为电阻一、 电阻二、 电阻三。 PMOS管五的源极和衬底连接到电阻 三的一端， 并共同连接到安全放电电路和充电控制电路， 该端还通向连接端， 构成检测控制电路的输入端， PMOS管五的漏极连接到电阻一的一端， 其栅极连 接到电阻三的另一端， 并同吋连接到 NMOS管四的漏极。 NMOS管四的源极和衬 底接地， 其栅极与逻辑控制电路连接， 其漏极与 PMOS管五的栅极连接。 电阻二 的一端接地； 另一端连接到电阻一的另一端， 并共同连接到比较器的信号输入 端， 构成检测控制电路的输出端。 这样就利用了连接到检测电路检测信号输入 端的上拉电阻， 即电阻三， 同样地， 利用逻辑控制电路输出的低压实现了对高 压信号的传输控制， 从而降低了对比较器的耐压要求。 该实施方式实现了上述 检测控制电路的功能， 优点在于该实现方式的实现相对简单， 无需电源管理电 路向其提供工作电源。
[27] 再一方面， 检测控制电路可包含两个电阻、 和一个 NMOS管五， 电阻分别为电 阻一、 和电阻二。 NMOS管五的源极和衬底接地， 其栅极与逻辑控制电路连接， 其漏极与电阻二的一端连接。 电阻二的另一端与电阻一的一端连接， 并共同通 向比较器的信号输入端， 构成检测控制电路的输出端。 电阻一的另一端连接到 安全放电电路和充电控制电路， 该端还通向连接端， 构成检测控制电路的输入 端。 该实现方式在分压电阻 （即电阻一和电阻二） 的低电位端进行控制， 使得 控制更为简单。 上述比较器， 可包含一个电压比较器、 和三个电阻， 电阻分别为电阻四、 电阻 五、 电阻六。 电阻四连接在电压比较器的同相输入端、 及其电源输入端之间， 并同吋连接到 PMOS管一的漏极。 电阻五连接在电压比较器的同相输入端与地线 之间， 电阻六跨接在电压比较器的同相输入端与电压比较器的输出端之间。 电 压比较器的反相输入端连接到检测控制电路的输出端， 构成比较器的信号输入 端， 电压比较器的输出端通向逻辑控制电路， 构成比较器的信号输出端， 电压 比较器其余的一端接地。
[29] 该比较器的实现方式的好处在于： 一方面， 利用三个电阻 （即电阻四、 电阻五 和电阻六） 构成分压网络， 从而可以任意设定比较器的阈值电压， 亦即， 当比 较器的输入由低到高变化、 或者由高到低吋， 使得比较器的输出翻转的电压， 从而提高了检测电路的抗干扰能力； 另一方面， 将由该比较器的信号输入端输 入的模拟信号转换为数字信号输出到逻辑控制电路， 便于逻辑控制电路判断检 测状态。
[30] 作为本发明的再一种实现方案， 检测电路可取为一施密特反相器。 施密特反相 器的电源输入端连接管脚三和电源管理电路， 构成检测电路的电源输入端。 施 密特反相器的输入端连接到充电控制电路、 安全放电电路、 和连接端， 构成检 测电路的检测信号输入端。 施密特反相器的输出端通向逻辑控制电路， 构成检 测电路的检测信号输出端。 施密特反相器的其余的一端接地。
[31] 釆用上述施密特反相器构成检测电路的好处在于： 该反相器构成了一种阈值开 关电路， 具有突变输入 -输出特性。 相对于其他电路结构的反相器而言， 一方面 ， 该反相器能够把变化缓慢的输入信号整形成边沿陡峭的矩形脉冲， 从而便于 上述逻辑控制电路识别； 另一方面， 该反相器能阻止输入电压出现噪声干扰而 引起的输出电压的改变， 从而提高电路的抗干扰、 抗噪声能力。
[32] 本发明还提供了一种对上述电子***控制芯片进行检测的方法， 该方法是按照 以下步骤进行的：
[33] 第一步， 对充电控制电路、 安全放电电路、 和发火控制电路的预设初始工作状 态进行检测： 若预设初始工作状态为异常， 则执行第六步； 若预设初始工作状 态正常， 则执行第二步。 [34] 第二步， 对由充电控制电路和储能装置构成的充电回路的工作状态进行检测： 若检测结果为异常， 则执行第六步； 若检测结果为正常， 则执行第三步。
[35] 第三步， 对由储能装置、 点火装置和发火控制电路构成的点火回路的工作状态 进行检测； 或者， 对由储能装置和安全放电电路构成的安全放电回路的工作状 态进行检测： 若检测结果为异常， 则执行第六步； 若检测结果为正常， 则继续 执行第四步。
[36] 第四步， 对储能装置充电至一高电位预定值。
[37] 第五步， 对安全放电回路和点火回路中尚未检测的回路的工作状态进行检测。
[38] 第六步， 向充电控制电路、 安全放电电路和发火控制电路分别发送控制信号， 使其分别回到各自的预设初始工作状态； 然后结束本次检测。
[39] 其中， 上述第一步中的预设初始工作状态为： 充电控制电路处于非充电状态、 安全放电电路处于放电状态、 发火控制电路处于非点火状态。 而第一步中对该 预设初始工作状态的检测， 釆用检测连接端上的电压的方式进行： 若连接端上 的电压高于高电位预定值， 则逻辑控制电路判断预设初始工作状态为异常； 若 不大于该高电位预定值， 则逻辑控制电路判断预设初始工作状态为正常。
[40] 在上述检测方法中， 其中第二步对充电回路工作状态的检测可按照以下步骤进 行：
[41] 步骤 A， 逻辑控制电路向安全放电电路发送控制信号， 使安全放电电路处于非 放电状态； 逻辑控制电路还向充电控制电路发送控制信号， 使充电控制电路处 于充电状态。
[42] 步骤 B， 逻辑控制电路读取检测信号输出端的检测信号， 并持续预设的最小充 电吋间： 在最小充电吋间到达前， 若检测信号有变化， 则逻辑控制电路置充电 回路检测异常标志， 结束本次检测； 若无变化， 则逻辑控制电路继续读取检测 信号， 直至最小充电吋间到达； 在最小充电吋间到达后， 若检测信号有变化， 则逻辑控制电路置充电回路检测异常标志， 结束本次检测； 若无变化， 则继续 进行步骤^
[43] 步骤 C， 逻辑控制电路继续读取检测信号， 并持续预设的最大充电吋间： 在最 大充电吋间到达前， 若检测信号有变化， 则逻辑控制电路置充电回路检测正常 标志， 结束本次检测； 若无变化， 则逻辑控制电路继续读取检测信号， 直至最 大充电吋间到达； 在最大充电吋间到达后， 若检测信号无变化， 则逻辑控制电 路置充电回路检测异常标志， 结束本次检测； 若有变化， 则逻辑控制电路置充 电回路检测正常标志， 结束本次检测。
[44] 通过对充电回路的检测， 可判断构成充电回路的充电控制电路和储能装置的连 接是否正确， 从而判断电子***能否正常地完成起爆能量的存储。
[45] 在上述检测方法中， 其中对安全放电回路工作状态的检测是按照以下步骤进行 的：
[46] 步骤 A， 逻辑控制电路向充电控制电路发送控制信号， 使充电控制电路处于非 充电状态； 逻辑控制电路还向安全放电电路发送控制信号， 使安全放电电路处 于安全放电状态。
[47] 步骤 B， 逻辑控制电路读取检测电路输出的检测信号， 并持续预设的最大放电 吋间： 在最大放电吋间到达前， 若检测信号有变化， 则逻辑控制电路置安全放 电回路检测正常标志， 结束本次检测； 若无变化， 则逻辑控制电路继续读取检 测信号， 直至最大放电吋间到达； 在最大放电吋间到达后， 若检测信号无变化 ， 则逻辑控制电路置安全放电回路检测异常标志， 结束本次检测； 若有变化， 则逻辑控制电路置安全放电回路检测正常标志， 结束本次检测。
[48] 通过对安全放电回路的检测， 可判断构成安全放电回路的安全放电电路和储能 装置的连接是否正确， 从而判断在需人为终止***吋， 电子***能否正常地完 成对起爆能量的安全释放。
[49] 在上述检测方法中， 其中对点火回路工作状态的检测是按照以下步骤进行的：
[50] 步骤 A， 逻辑控制电路向充电控制电路发送控制信号， 使充电控制电路处于非 充电状态； 逻辑控制电路还向发火控制电路发送控制信号， 使发火控制电路处 于点火状态。
[51] 步骤 B， 逻辑控制电路读取检测电路输出的检测信号， 并持续预设的最大放电 吋间： 在最大放电吋间到达前， 若检测信号有变化， 则逻辑控制电路置点火回 路检测正常标志， 结束本次检测； 若无变化， 则逻辑控制电路继续读取检测信 号， 直至最大放电吋间到达； 在最大放电吋间到达后， 若检测信号无变化， 则 逻辑控制电路置点火回路检测异常标志， 结束本次检测； 若有变化， 则逻辑控 制电路置点火回路检测正常标志， 结束本次检测。
[52] 通过对点火回路的检测， 可判断构成点火回路的发火控制电路、 储能装置和点 火装置的连接是否正确， 从而判断在需起爆***吋， 电子***能否正常地完成 对起爆能量的快速释放。
[53] 在上述检测方法中， 其中第四步对储能装置的充电是按照以下步骤进行的：
[54] 步骤 A， 逻辑控制电路向充电控制电路发送控制信号， 使充电控制电路处于充 电状态； 逻辑控制电路还分别向安全放电电路和发火控制电路发送控制信号， 使安全放电电路处于非放电状态、 发火控制电路处于非点火状态。
[55] 步骤 B， 逻辑控制电路读取检测电路输出的检测信号： 若检测信号没有变化， 则继续进行步骤 B ; 若检测信号有变化， 则结束充电。
[56] 上述检测方法的有益效果在于： 对电子***中的上述充电回路、 安全放电回路 和点火回路的工作状态进行了全面检测。 具体地说， 对充电回路的检测， 完成 了对充电控制电路的功能、 连接在芯片外部的储能装置中的起爆电容的容值范 围和连接状态的检测； 对安全放电回路的检测， 完成了对安全放电电路的工作 性能和安全放电电路中的放电电阻的阻值范围的检测； 对点火回路的检测， 完 成了对发火控制电路的功能和芯片外部点火装置的连接状态的检测。
[57] 在上述检测方法的过程中， 连接端上的电压值始终不大于点火装置的安全电压 值。 所谓安全电压值， 也就是由储能装置中的起爆电容提供的、 点火装置发火 所需的最低电压值。 这样就保证了在检测过程中， 电子***始终处于安全状态 ， 进而确保了电子***的使用安全性。
[58] 在上述检测方法中， 最大充电吋间应大于安全放电回路检测中的最大放电吋间 ， 安全放电回路检测中的最大放电吋间应大于点火回路检测中的最大放电吋间 附图说明
[59] 图 1为本发明电子***控制芯片的总体框图；
[60] 图 2为本发明需对检测控制电路供电的一种检测电路实施方式；
[61] 图 3为本发明无需对检测控制电路供电的一种检测电路实施方式； [62] 图 4为本发明需供电的一种检测控制电路的实施方式；
[63] 图 5为本发明无需供电的一种检测控制电路的实施方式；
[64] 图 6为本发明无需供电的另一种检测控制电路的实施方式；
[65] 图 7本发明釆用电阻和电压比较器的一种比较器的实施方式；
[66] 图 8为本发明釆用施密特反相器构成检测电路的一种实施方式；
[67] 图 9为本发明检测方法的总体流程图；
[68] 图 10为本发明检测方法中充电回路检测方法的流程图；
[69] 图 11为本发明检测方法中安全放电回路检测方法的流程图；
[70] 图 12为本发明检测方法中点火回路检测方法的流程图；
[71] 图 13为本发明检测方法中充电过程的流程图；
[72] 图 14为本发明检测方法中连接端上输出电压的波形示意图；
[73] 图 15为本发明检测方法的另一种总体流程图；
[74] 图 16为本发明电子***控制芯片的简化框图；
[75] 图 17为本发明中最大充电吋间 tl 的计算公式；
[76] 图 18为本发明中最小充电吋间 的计算公式；
[77] 图 19为本发明中安全放电回路检测中的最大放电吋间 fe-t ^的计算公式；
[78] 图 20为本发明中点火回路检测中的最大放电吋间 (t4-t3 的计算公式；
[79] 图 21为本发明中高电位预定值 V2的计算公式。
具体实施方式
[80] 下面结合附图和具体实施方式对本发明的技术方案作进一步详细说明。
[81] 本发明的电子***控制芯片 100， 包含有充电电路 103、 充电控制电路 110、 电 源管理电路 104、 发火控制电路 105、 逻辑控制电路 106、 安全放电电路 108、 和 检测电路 111， 如图 16所示。 其中， 充电控制电路 110和安全放电电路 108共同通 向芯片 100外部， 构成一连接端； 该连接端与芯片 100外部的储能装置 203和点火 装置 204相连接。 检测电路 111在逻辑控制电路 106发来的控制信号的控制下开始 或停止检测， 并将从连接端上获取的检测信号输出至所述逻辑控制电路 106。 逻 辑控制电路 106， 向检测电路 111发送控制信号以控制其开始或停止检测， 读取 检测电路输出的检测信号， 并根据该信号判断充电控制电路 110、 发火控制电路 105、 安全放电电路 108、 储能装置 203、 点火装置 204、 或者以上五个部件的组 合构成的回路的电路连接是否正确。
[82] 本发明的电子***控制芯片 100在专利 ZL03156912.9和 ZL200820111269.7中公 布的电子***控制芯片的技术方案的基础上进一步设计。 具体地说， 电子*** 控制芯片 100包含通信接口电路 101、 整流电桥电路 102、 充电电路 103、 充电控 制电路 110、 电源管理电路 104、 发火控制电路 105、 逻辑控制电路 106、 非易失 性存储器 107、 复位电路 119、 安全放电电路 108、 吋钟电路 202、 和检测电路 111 ， 如图 1所示。 具体连接关系描述如下：
[83] 1 . 充电电路 103， 其一端连接整流电桥电路 102， 另一端通向电源管理电路 104 ， 该端还通向芯片 100外部以构成管脚 1。 充电电路 103实现了对电子***控制芯 片 100外部的储能装置 203的能量存储。 从而， 在***施工过程中， 因飞石等意 外事件造成电子***外部供电中断吋， 上述储能装置 203中所储能量仍然能保证 电子***控制芯片 100在一定吋间内的正常工作。
[84] 2. 充电控制电路 110， 其一端连接到整流电桥电路 102， 另一端连接到逻辑控 制电路 106。 充电控制电路 110的其余一端连接到安全放电电路 108， 该端还通向 芯片 100外部以构成连接端 2。 该连接端 2用于芯片 100对储能装置 203中的起爆电 容进行充电； 并且， 当需要中止该次起爆吋， 上述起爆电容所储存的能量还将 通过该连接端 2进入芯片 100， 并连接到安全放电电路 108， 用于对上述起爆电容 中所储能量的释放， 以使电子***回复到安全状态。 充电控制电路 110控制了对 电子***控制芯片 100外部储能装置 203中起爆电容的充电过程。 通过对此过程 的严格控制， 保障了在***准备阶段对电子***的操作的安全性。
[85] 3. 安全放电电路 108， 其一端连接到逻辑控制电路 106， 另一端接地， 剩余的 一端连接到连接端 2上。 安全放电电路 108在上述逻辑控制电路 106的控制下， 完 成对上述起爆电容中所储能量的释放。 安全放电电路 108的设计， 使得电子*** 的***过程可中断， 从而提高了电子******网络的故障处理能力。
[86] 4. 发火控制电路 105， 其一端接地， 另一端通向芯片 100外以构成管脚 4， 其余 的一端连接到逻辑控制电路 106。 发火控制电路 105隔离了点火装置 204和外部雷 管脚线 201的直接连接， 从而隔绝了静电、 射频、 杂散电流等干扰对点火装置 20 4安全性的影响， 使得电子***的储存和使用更加安全。 由于发火控制电路 105 受逻辑控制电路 106的控制， 因此， 即使芯片外用于点火装置 204和芯片工作的 储能装置 203中已储有足以弓 I爆***的能量， ***也必须在外部专用起爆设备的 控制下才能被引爆， 这就实现了对起爆能量的管理， 使起爆过程更加安全。 在 需起爆***吋， 发火控制电路 105在逻辑控制电路 106的控制下， 使得点火装置 2 04与发火控制电路 105相接的一端接地， 从而上述起爆电容中所储能量将通过点 火装置 204快速释放， 引爆***。
[87] 5. 逻辑控制电路 106， 其一端连接到吋钟电路 202， 一端连接管脚 3， 一端接地 ， 一端连接非易失性存储器 107， 一端连接通信接口电路 101， 一端连接复位电 路 119， 一端连接安全放电电路 108， 一端连接发火控制电路 105。 逻辑控制电路 106是电子***控制芯片 100的控制中心， 控制各电路的工作状态， 进而实现芯 片 100的通信、 延期等功能。
[88] 6. 通信接口电路 101， 其一端接地， 一端通向芯片 100外部连接到***脚线 201 ， 通信接口电路 101还有一端通向逻辑控制电路 106， 其余的一端连接到管脚 3。 通信接口电路 101用以完成电子***与外部起爆设备之间的通信， 从而实现了电 子******网络的双向通信， 使得可对电子***进行在线编程， 并实现了外部 起爆设备对***起爆过程的控制， 使电子***起爆过程更为安全。
[89] 7. 整流电桥电路 102， 其一端通向通信接口电路 101， 并共同连接到芯片 100外 部的***脚线 201 ; 整流电桥电路 102的另一端通向充电电路 103和充电控制电路 110， 向二者供电； 整流电桥电路 102其余一端接地。 整流电桥电路 102的存在， 实现了电子***脚线 201的无极性连接， 消除了电子***脚线 201被反接导致电 子***控制芯片 100损坏的危险， 使得***工程的施工更加简便、 安全。
[90] 8. 电源管理电路 104， 其一端连接到管脚 1， 另一端接地， 其余一端构成芯片 1 00的电源输出端管脚 3， 通向芯片 100外。 电源管理电路 104向芯片 100内部各部 件提供工作电源， 其电源输出端还向芯片 100外部引出管脚 3。 在电子***对延 期精度要求较高吋， 该管脚 3可在芯片 100外连接到一电容的正极， 该电容的负 极接地， 从而构成一去耦电路， 可滤除芯片 100工作导致的工作电源的噪声， 进 而提高了电子***的延期精度。 [91] 9. 非易失性存储器 107， 一端连接管脚 3， 一端连接到逻辑控制电路 106， 一端 接地。 非易失性存储器 107用于存储电子***的电子编码、 身份序列号等信息， 从而实现电子***的身份 /密码管理， 避免了***生产过程中的打标编码的步骤 ， 提高了***生产的安全性。
[92] 10. 复位电路 119， 其一端接地， 一端连接到管脚 3， 其余的一端连接到逻辑控 制电路 106。 复位电路 119用于为芯片 100提供初始状态， 以避免其内部的逻辑混 乱。
[93] 11 . 吋钟电路 202， 其一端连接到管脚 3， 另一端通向逻辑控制电路 106。 吋钟 电路 202， 使得***的延期吋间更加精确。
[94] 12. 检测电路 111， 其电源输入端 30从芯片 100内部连接到管脚 3和电源管理电 路 104的输出端。 检测电路 111的另一端连接到逻辑控制电路 106， 该端接收逻辑 控制电路 106发送来的控制信号， 并将检测电路 111的检测信号输出至逻辑控制 电路 106。 检测电路 111的检测信号输入端 31连接到充电控制电路 110和安全放电 电路 108， 并从芯片 100内部连接到连接端 2。 检测电路 111其余的一端接地。 管 脚 1连接到芯片 100外部的储能装置 203的一端， 储能装置 203的另一端同吋连接 连接端 2和芯片 100外部的点火装置 204的一端， 点火装置 204的另一端连接到管 脚 4。 在检测过程中， 储能装置 203中起爆电容上的电压通过连接端 2输入到检测 电路 111的检测信号输入端 31。
[95] 如图 2， 本发明的一种实现方案， 检测电路 111包含检测控制电路 200、 比较器 2 02、 和 PMOS管 231。 检测控制电路 200的电源输入端 263与 PMOS管 231的源极和 衬底共同连接到管脚 3， 构成检测电路 111的电源输入端 30， 由电源管理电路 104 供电。 检测控制电路 200的控制端 260连接到逻辑控制电路 106， 接收逻辑控制电 路 106发送来的控制信号。 检测控制电路 200的输入端 261连接到安全放电电路 10 8和充电控制电路 110， 并同吋连接到连接端 2， 构成检测电路 111的检测信号输 入端 31。 检测控制电路 200的输出端 262连接到比较器 202的信号输入端 271， 检 测控制电路 200的其余的一端接地。 PMOS管 231栅极连接到逻辑控制电路 106， 其漏极连接到比较器 202的电源输入端 270。 比较器 202的信号输出端 272构成检 测电路 111的检测信号输出端， 通向逻辑控制电路 106， 其余一端接地。 [96] 如图 3， 本发明的另一种实现方案， 检测电路 111包含检测控制电路 300、 比较 器 202、 和 PMOS管 231。 检测控制电路 300的控制端 260连接到逻辑控制电路 106 ， 接收逻辑控制电路 106发送来的控制信号。 检测控制电路 300的输入端 261连接 到安全放电电路 108和充电控制电路 110， 并同吋连接到连接端 2， 构成检测电路 111的检测信号输入端 31。 检测控制电路 300的输出端 262连接到比较器 202的信 号输入端 271， 检测控制电路 300的其余的一端接地。 PMOS管 231的源极和衬底 连接到管脚 3， 构成检测电路 111的电源输入端 30， 由电源管理电路 104供电； PM OS管 231的栅极连接到逻辑控制电路 106， 其漏极连接到比较器 202的电源输入端 270。 比较器 202的信号输出端 272构成检测电路 111的检测信号输出端， 通向逻 辑控制电路 106， 其余一端接地。
[97] 图 2和图 3所示实施方式中， 检测控制电路 200或 300根据逻辑控制电路 106输出 的信号， 对从连接端 2上输入的信号进行控制。 比较器 202将通过连接端 2获取的 检测信号， 转换为逻辑控制电路 106可以识别的逻辑信号， 提供给逻辑控制电路 106。 PMOS管 231用于根据逻辑控制电路 106输出的信号， 对提供给比较器 202的 电源进行控制， 以降低非工作状态吋检测电路 111的整体功耗。
[98] 如图 4， 检测控制电路 200包含两个电阻、 三个 PMOS管和三个 NMOS管， 分别 为电阻 211、 电阻 212、 PMOS管 232、 PMOS管 233、 PMOS管 234、 NMOS管 241 、 NMOS管 242、 NMOS管 243。 PMOS管 232的源极和衬底连接到管脚 3， 由电源 管理电路 104供电； PMOS管 232的栅极连接到逻辑控制电路 106， 并同吋连接到 N MOS管 241的栅极和 NMOS管 243的栅极， PMOS管 232的漏极连接到 NMOS管 241 的漏极和 NMOS管 242的栅极。 PMOS管 233的源极和衬底、 PMOS管 234的源极和 衬底共同连接到安全放电电路 108和充电控制电路 110， 并连接到连接端 2， 构成 检测控制电路 200的输入端； PMOS管 233的漏极连接到 NMOS管 242的漏极和 PM OS管 234的栅极； PMOS管 233的栅极连接到 PMOS管 234的漏极和 NMOS管 243的 漏极， 并共同连接到电阻 211的一端。 三个 NMOS管的源极和衬底均接地。 电阻 2 11的一端与 PMOS管 233的栅极、 PMOS管 234的漏极、 和 NMOS管 243的漏极同吋 相连， 另一端连接到比较器 202的信号输入端 271， 构成检测控制电路 200的输出 端， 该端还经由电阻 212接地。 [99] 如图 5， 检测控制电路 300包含三个电阻、 一个 PMOS管 235、 和一个 NM0S管 24 4， 电阻分别为电阻 211、 电阻 212、 电阻 213。 PMOS管 235的源极和衬底连接到 电阻 213的一端， 并共同连接到安全放电电路 108和充电控制电路 110， 该端还通 向连接端 2， 构成检测控制电路 300的输入端， PMOS管 235的漏极连接到电阻 211 的一端， 其栅极连接到电阻 213的另一端， 并同吋连接到 NM0S管 244的漏极。 N M0S管 244的源极和衬底接地， 其栅极与逻辑控制电路 106连接， 其漏极与 PMOS 管 235的栅极连接。 电阻 212的一端接地； 另一端连接到电阻 211的另一端， 并共 同连接到比较器 202的信号输入端 271， 构成检测控制电路 300的输出端。
[100] 如图 6， 检测控制电路 300包含两个电阻、 和一个 NM0S管 245， 电阻分别为电 阻 211、 和电阻 212。 NM0S管 245的源极和衬底接地， 其栅极与逻辑控制电路 106 连接， 其漏极与电阻 212的一端连接。 电阻 212的另一端与电阻 211的一端连接， 并共同通向比较器 202的信号输入端 271， 构成检测控制电路 300的输出端。 电阻 211的另一端连接到安全放电电路 108和充电控制电路 110， 该端还通向连接端 2 ， 构成检测控制电路 300的输入端。 在此实施方式中， 输入检测电路 111的信号 直接作用于比较器 202的信号输入端 271， 因此， 该实施方式中所选用的比较器 2 02的信号输入端 271应能够承受高电压。
[101] 图 4、 图 5或图 6所示的检测控制电路 200或 300， 在图 9或者图 15所示检测流程开 始前， 逻辑控制电路 106向检测控制电路 200或 300发送一个逻辑高电平控制信号 ， 使得检测电路 111进入工作状态。 储能装置 203中起爆电容上的电压通过连接 端 2、 经由检测控制电路 200或 300的分压、 作用到比较器 202的信号输入端 271。 在图 9所示检测流程结束后， 逻辑控制电路 106向检测控制电路 200或 300发送一 个逻辑低电平控制信号， 使得检测电路 111结束工作状态， 避免电阻 211、 电阻 2 12分压产生漏电流。
[102] 如图 7， 上述比较器 202包含一个电压比较器 220、 和三个电阻， 电阻分别为电 阻 214、 电阻 215、 电阻 216。 电阻 214连接在电压比较器 220的同相输入端 282、 及其电源输入端 280之间， 并同吋连接到 PMOS管 231的漏极。 电阻 215连接在电 压比较器 220的同相输入端 282与地线之间， 电阻 216跨接在电压比较器 220的同 相输入端 282与电压比较器 220的输出端 283之间。 电压比较器 220的反相输入端 2 81连接到检测控制电路 200的输出端 262， 构成比较器 202的信号输入端 271， 电 压比较器 220的输出端 283通向逻辑控制电路 106， 构成比较器的信号输出端 272 ， 电压比较器 220其余的一端接地。
[103] 如图 8， 检测电路 111取为施密特反相器 158。 施密特反相器 158的电源输入端连 接管脚 3和电源管理电路 104， 构成检测电路 111的电源输入端。 施密特反相器 15 8的输入端连接到充电控制电路 110、 安全放电电路 108、 和连接端 2， 构成检测 电路 111的检测信号输入端。 施密特反相器 158的输出端通向逻辑控制电路 106， 构成检测电路 111的检测信号输出端。 施密特反相器 158的其余的一端接地。
[104] 本发明釆用以下方法对上述电子***控制芯片 100进行检测， 如图 9所示， 参见 图 16或图 1， 步骤如下：
[105] 第一步， 逻辑控制电路 106对充电控制电路 110、 安全放电电路 108、 和发火控 制电路 105的预设初始工作状态进行检测。 若预设初始工作状态为异常， 则执行 第六步； 若预设初始工作状态正常， 则执行第二步。
[106] 第二步， 对由充电控制电路 110和储能装置 203构成的充电回路的工作状态进行 检测： 若检测结果为异常， 则执行第六步； 若检测结果为正常， 则执行第三步
[107] 第三步， 对由储能装置 203、 点火装置 204和发火控制电路 105构成的点火回路 的工作状态进行检测： 若检测结果为异常， 则执行第六步； 若检测结果为正常
， 则继续执行第四步。
[108] 第四步， 对芯片 100外部的储能装置 203充电至上述高电位预定值。
[109] 第五步， 对由储能装置 203和安全放电电路 108构成的安全放电回路的工作状态 进行检测， 保存检测结果， 然后执行第六步。
[110] 第六步， 逻辑控制电路 106向充电控制电路 110、 安全放电电路 108和发火控制 电路 105分别发送控制信号， 使其分别回到各自的预设初始工作状态。 结束本次
[111] 其中， 上述预设初始工作状态为： 充电控制电路 110处于非充电状态、 安全放 电电路 108处于放电状态、 发火控制电路 105处于非点火状态。
[112] 上述对预设初始工作状态的检测， 可釆用检测连接端 2上的电压的方法： 若连 接端 2上的电压值大于一高电位预定值， 则逻辑控制电路 106判断初始工作状态 为异常， 直接进行第六步； 若不大于该高电位预定值， 继续进行第二步。
[113] 图 9中， 点火回路检测和安全放电回路检测的顺序可以互换， 如图 15所示， 两 者等效。
[114] 在上述检测方法中， 其中第二步对充电回路工作状态的检测是按照以下步骤进 行的， 如图 10所示， 参见图 16或图 1 :
[115] 步骤 A， 逻辑控制电路 106向安全放电电路 108发送控制信号， 使安全放电电路 1 08处于非放电状态； 逻辑控制电路 106还向充电控制电路 110发送控制信号， 使 充电控制电路 110处于充电状态。
[116] 步骤 B， 逻辑控制电路 106读取检测电路 111输出的检测信号， 并持续预设的最 小充电吋间。 在最小充电吋间到达前， 若检测信号有变化， 则逻辑控制电路 106 置充电回路检测异常标志， 结束本次检测； 若无变化， 则逻辑控制电路 106继续 读取检测信号， 直至最小充电吋间到达。 在最小充电吋间到达后， 若检测信号 有变化， 则逻辑控制电路 106置充电回路检测异常标志， 结束本次检测； 若无变 化， 继续进行步骤 C。
[117] 步骤 C， 逻辑控制电路 106继续读取检测电路 111输出的检测信号， 并持续预设 的最大充电吋间。 在最大充电吋间到达前， 若检测信号有变化， 则逻辑控制电 路 106置充电回路检测正常标志， 结束本次检测； 若无变化， 则逻辑控制电路 10 6继续读取检测信号， 直至最大充电吋间到达。 在最大充电吋间到达后， 若检测 信号无变化， 则逻辑控制电路 106置充电回路检测异常标志， 结束本次检测； 若 有变化， 则逻辑控制电路 106置充电回路检测正常标志， 结束本次检测。
[118] 在上述检测方法中， 其中第四步对储能装置 203的充电是按照以下步骤进行的 ， 如图 13所示， 参见图 16和图 1 :
[119] 步骤 A， 逻辑控制电路 106向充电控制电路 110发送控制信号， 使充电控制电路 1 10进入充电状态； 逻辑控制电路 106还分别向安全放电电路 108和发火控制电路 1 05发送控制信号， 使安全放电电路 108处于非放电状态， 使发火控制电路 105处 于非点火状态。
[120] 步骤 B， 逻辑控制电路 106读取检测电路 111输出的检测信号。 若检测信号没有 变化， 则继续进行步骤 B ; 若检测信号有变化， 则结束充电。
[121] 在上述检测方法中， 其中对安全放电回路的检测是按照以下步骤进行的， 如图
11所示， 参见图 16和图 1 :
[122] 步骤 A， 逻辑控制电路 106向充电控制电路 110发送控制信号， 使充电控制电路 1 10处于非充电状态； 逻辑控制电路 106还向安全放电电路 108发送控制信号， 使 安全放电电路 108处于安全放电状态。
[123] 步骤 B， 逻辑控制电路 106读取检测电路 111输出的检测信号， 并持续预设的最 大放电吋间。 在最大放电吋间到达前， 若检测信号有变化， 则逻辑控制电路 106 置安全放电回路检测正常标志， 结束本次检测； 若无变化， 则逻辑控制电路 106 继续读取检测信号， 直至最大放电吋间到达； 在最大放电吋间到达后， 若检测 信号无变化， 则逻辑控制电路 106置安全放电回路检测异常标志， 结束本次检测 ； 若有变化， 则逻辑控制电路 106置安全放电回路检测正常标志， 结束本次检测
[124] 在上述检测方法中， 其中对点火回路的检测是按照以下步骤进行的， 如图 12所 示， 参见图 16和图 1 :
[125] 步骤 A， 逻辑控制电路 106向充电控制电路 110发送控制信号， 使充电控制电路 1 10处于非充电状态； 逻辑控制电路 106还向发火控制电路 105发送控制信号， 使 发火控制电路 105处于点火状态。
[126] 步骤 B， 逻辑控制电路 106读取检测电路 111输出的检测信号， 并持续预设的最 大放电吋间； 在最大放电吋间到达前， 若检测信号有变化， 则逻辑控制电路 106 置点火回路检测正常标志， 结束本次检测； 若无变化， 则逻辑控制电路 106继续 读取检测信号， 直至最大放电吋间到达； 在最大放电吋间到达后， 若检测信号 无变化， 则逻辑控制电路 106置点火回路检测异常标志， 结束本次检测； 若有变 化， 则逻辑控制电路 106置点火回路检测正常标志， 结束本次检测。
[127] 在上述过程中， 参见图 16和图 1， 连接端 2上的电压值始终不大于由储能装置 20 3、 点火装置 204和发火控制电路 105构成的点火回路的、 储能装置 203中起爆电 容上的电压值， 这就能保证储能装置 203中所储能量始终不足以弓 I爆点火装置 20 4， 从而确保了检测过程的安全。 也就是说， 在上述检测的过程中， 连接端 2上 的电压值始终不大于点火装置 204的安全电压值， 也就是由储能装置 203中的起 爆电容提供的、 点火装置 204发火所需的最低电压值。
[128] 在上述检测方法中， 对于初始工作状态的检测， 可以保障起爆电容上的电压值 小于安全电压值， 从而确保检测过程的安全性以及充电控制电路禁止充电功能 的准确性。 最大充电吋间大于安全放电回路检测中的最大放电吋间， 安全放电 回路检测中的最大放电吋间大于点火回路检测中的最大放电吋间。
[129] 以图 15所示检测过程为例， 结合连接端 2上输出电压的波形示意图图 14来描述 上述检测方法的一种过程。 在该过程中， 要求： （1) 充电回路的充电吋间 ^介 于最小充电吋间和最大充电吋间之间； （2) 安全放电回路的放电吋间 （t2- 不大于安全放电回路检测中的最大放电吋间； （3) 点火吋间 （t4-t3) 不大于点 火回路检测中的最大放电吋间。 ¥2和¼分别为检测电路 111的检测信号输入端 31 的高电位和电位阈值电压。
[130] 对芯片 100外部的储能装置 203中的起爆电容的充、 放电吋间取决于该起爆电容 的容值和检测过程中各检测回路的电阻值。
[131] 图 14中第 I阶段为充电回路检测阶段。 充电回路检测过程中的最大充电吋间 由图 17所示公式计算得出。 其中， 为外部储能装置 203中起爆电容的容值的 最大值； 为充电回路的等效电阻； V2为检测电路 111的高输入阈值电压； V为 充电输入电压。
[132] 在上述等效电阻 R,、 充电输入电压 V确定的情况下， 若充电吋间大于最大充电 吋间 即充电回路检测异常， 则可以判断： 充电控制电路 110无法充电、 或 者发火控制电路 105禁止点火状态失效、 或者安全放电电路 108非安全放电状态 失效、 或者储能装置 203的外部电容超过最大允许值， 如电容短路等故障导致等 效电容无穷大。
[133] 最小充电吋间 t,,^由图 18所示公式计算得出。 其中， 为外部储能装置 203中 起爆电容的容值的最小允许值； R,为充电回路的等效电阻值； V2为检测电路 111 的高输入阈值电压； V为充电输入电压。
[134] 在上述等效电阻 R,、 充电输入电压 V确定的情况下， 若充电吋间小于最小充电 吋间 t , 即充电回路检测异常， 则可以判断： 充电控制电路 110充电功能异常 、 或者发火控制电路 105禁止点火功能异常、 或者安全放电电路 108处于非放电 状态功能异常、 或者起爆电容的容值小于点火装置 204可靠点火所需容值 （例如 ， 起爆电容外部连接错误、 虚焊等故障导致电容开路吋， 也将导致等效电容偏
[135] 综上， 在等效电阻 R,、 充电输入电压 V—定的情况下， 通过检测充电过程的吋 间范围， 即可检测起爆电容的容值范围及其连接状态， 同吋可检测充电控制电 路的充电功能、 安全放电回路的禁止放电功能、 发火控制电路的禁止点火功能
[136] 图 14中第 Π阶段为安全放电回路检测阶段。 安全放电回路检测过程中的最大放 电吋间 fe-t ^由图 19所示公式计算得出。 其中， R2,皿为安全放电回路的等效电 阻的最大允许值； C为外部储能装置 203中起爆电容的容值； V2为检测电路 111的 高输入阈值电压； ¼为检测电路 111的低输入阈值电压。
[137] 对安全放电回路的最大放电吋间 ( t ^进行检测， 目的在于控制安全放电电路 对于故障状态的响应速度。 安全放电回路通过检测， 即安全放电回路检测正常 ， 一方面， 可保障安全放电电路放电功能的准确性； 另一方面， 可保证安全放 电回路的等效电阻在设计值的允许范围之内。
[138] 图 14中第 IV阶段为点火回路检测阶段。 点火回路检测过程中的最大放电吋间 (t4 - t3 n由图 20所示公式计算得出。 其中， R3，max为点火回路的等效电阻的最大允许值 ； C为外部储能装置 203中起爆电容的容值； V2为检测电路 111的高输入阈值电压 ； ¼为检测电路 111的低输入阈值电压。
[139] 点火回路通过检测， 即点火回路检测正常， 一方面， 可保障发火控制电路点火 功能的准确性； 另一方面， 可保证点火回路的等效电阻不大于最大允许值 R3,皿 ， 即外部点火装置连接是可靠的。
[140] 图 14中第 m阶段为对储能装置 203的充电阶段， 介于安全放电回路检测与点火 回路检测之间。 为保障检测过程的安全性， 充电阶段的高电位预定值 v2根据起 爆电容 C的储能计算得出。 计算公式见图 21。 要求该储能值远小于点火装置的点 火冲能。
[141] 综上， 本发明所提供的检测电路及检测方法， 实现了对电子***的充电、 发火 、 安全放电工作过程的全面检测。 检测方法釆用与电子***工作吋完全相同的 工作回路作为检测回路， 真实可靠地对各个工作回路进行了检测， 从而确保了 电子***控制芯片的准确性。

Claims

权利要求书
[i] i .
一种电子***控制芯片， 包含有充电电路、 充电控制电路、 电源管理电路 、 发火控制电路、 逻辑控制电路和安全放电电路；
其中， 所述充电控制电路和所述安全放电电路共同通向所述芯片外部， 构 成一连接端； 所述连接端与所述芯片外部的储能装置和点火装置相连接； 其特征在于：
所述芯片内还包括检测电路，
所述检测电路， 在所述逻辑控制电路发来的控制信号的控制下开始或停止 检测， 并将从所述连接端上获取的检测信号输出至所述逻辑控制电路； 所述逻辑控制电路， 向所述检测电路发送控制信号以控制其开始或停止检 测， 读取所述检测电路输出的所述检测信号， 并根据该信号判断所述充电 控制电路、 所述发火控制电路、 所述安全放电电路、 所述储能装置、 所述 点火装置、 或者以上五个部件的组合构成的回路的电路连接是否正确。
[2] 2. 按照权利要求 1所述的电子***控制芯片， 其特征在于：
所述芯片还包含通信接口电路、 整流电桥电路、 非易失性存储器、 复位电 路、 和吋钟电路；
所述充电电路， 其一端连接所述整流电桥电路， 另一端通向所述电源管理 电路， 该端还通向所述芯片外部以构成一套管脚一；
所述充电控制电路， 其一端连接到所述整流电桥电路， 另一端连接到所述 逻辑控制电路， 其余一端连接到所述安全放电电路， 该端还通向所述芯片 外部以构成所述连接端；
所述安全放电电路， 其一端连接到所述逻辑控制电路， 另一端接地， 剩余 的一端连接到所述连接端上；
所述电源管理电路， 其一端连接到所述管脚一， 另一端接地， 其余一端构 成所述芯片的电源输出端管脚三， 通向所述芯片外；
所述发火控制电路， 其一端接地， 另一端通向所述芯片外以构成一套管脚 四， 其余的一端连接到所述逻辑控制电路； 所述逻辑控制电路， 其一端连接到所述吋钟电路， 一端连接所述管脚三， 一端接地， 一端连接所述非易失性存储器， 一端连接所述通信接口电路， 一端连接所述复位电路， 一端连接所述安全放电电路， 一端连接所述发火 控制电路， 一端连接所述充电控制电路。
[3] 3. 按照权利要求 1或 2所述的电子***控制芯片， 其特征在于：
所述检测电路的电源输入端连接到所述电源管理模块的所述电源输出端， 由所述电源管理模块供电； 所述检测电路的检测信号输入端连接到所述充 电控制电路和所述安全放电电路， 并从所述芯片内部连接到所述连接端； 所述检测电路还有一端接地； 所述检测电路的其余一端连接到所述逻辑控 制电路。
[4] 4. 按照权利要求 3所述的电子***控制芯片， 其特征在于：
所述检测电路为一施密特反相器。
[5] 5. 按照权利要求 3所述的电子***控制芯片， 其特征在于：
所述检测电路包含检测控制电路、 比较器、 和 PMOS管一； 所述检测控制电路的电源输入端与所述 PMOS管一的源极和衬底连接， 并 共同连接到所述管脚三， 构成所述检测电路的电源输入端， 由所述电源管 理电路供电；
所述检测控制电路的控制端连接到所述逻辑控制电路， 接收所述逻辑控制 电路发送来的控制信号；
所述检测控制电路还有一端连接到所述安全放电电路和所述充电控制电路 ， 并同吋连接到所述连接端， 构成所述检测电路的检测信号输入端； 所述检测控制电路的输出端连接到所述比较器的信号输入端； 所述检测控制电路的其余的一端接地；
所述 PMOS管一的栅极连接到所述逻辑控制电路， 其漏极连接到所述比较 器的电源输入端；
所述比较器的信号输出端构成所述检测电路的检测信号输出端， 通向所述 逻辑控制电路， 其余一端接地。
[6] 6. 按照权利要求 5所述的电子***控制芯片， 其特征在于： 所述检测控制电路包含两个电阻、 三个 PMOS管和三个 NMOS管， 分别为 电阻一、 电阻二、 PMOS管二、 PMOS管三、 PMOS管四、 NMOS管一、 N MOS管二、 NMOS管三，
所述 PMOS管二的源极和衬底连接到所述管脚三， 由所述电源管理模块供 电； 所述 PMOS管二的栅极连接到所述逻辑控制电路， 并同吋连接到所述 N MOS管一的栅极和所述 NMOS管三的栅极， 所述 PMOS管二的漏极连接到 所述 NMOS管一的漏极和所述 NMOS管二的栅极；
所述 PMOS管三的源极和衬底、 所述 PMOS管四的源极和衬底共同连接到所 述安全放电电路和所述充电控制电路， 并连接到所述连接端， 构成所述检 测控制电路的输入端， 所述 PMOS管三的漏极连接到所述 NMOS管二的漏 极和所述 PMOS管四的栅极， 所述 PMOS管三的栅极连接到所述 PMOS管四 的漏极和所述 NMOS管三的漏极， 并共同连接到所述电阻一的一端； 三个所述 NMOS管的源极和衬底均接地；
所述电阻一的一端与所述 PMOS管三的栅极、 所述 PMOS管四的漏极、 和所 述 NMOS管三的漏极同吋相连， 另一端连接到所述比较器的信号输入端， 构成所述检测控制电路的输出端， 该端还经由所述电阻二接地。
7. 按照权利要求 3所述的电子***控制芯片， 其特征在于：
所述检测电路包含检测控制电路、 比较器、 和 PMOS管一；
所述检测控制电路的控制端连接到所述逻辑控制电路， 接收所述逻辑控制 电路发送来的控制信号；
所述检测控制电路的输入端连接到所述安全放电电路和所述充电控制电路 ， 并同吋连接到所述连接端， 构成所述检测电路的检测信号输入端； 所述检测控制电路的输出端连接到所述比较器的信号输入端；
所述检测控制电路的其余的一端接地；
所述 PMOS管一的源极和衬底连接到所述管脚三， 构成所述检测电路的电 源输入端， 由所述电源管理电路供电；
所述 PMOS管一栅极连接到所述逻辑控制电路， 其漏极连接到所述比较器 的电源输入端； 所述比较器的信号输出端构成所述检测电路的检测信号输出端， 通向所述 逻辑控制电路， 其余一端接地。
[8] 8. 按照权利要求 7所述的电子***控制芯片， 其特征在于：
所述检测控制电路包含三个电阻、 一个 PMOS管五、 和一个 NMOS管四， 所述电阻分别为所述电阻一、 所述电阻二、 和电阻三；
所述 PMOS管五的源极和衬底连接到所述电阻三的一端， 并共同连接到所 述安全放电电路和所述充电控制电路， 该端还通向所述连接端， 构成所述 检测控制电路的输入端， 所述 PMOS管五的漏极连接到所述电阻一的一端
， 其栅极连接到所述电阻三的另一端， 并同吋连接到所述 NMOS管四的漏 极；
所述 NMOS管四的源极和衬底接地， 其栅极与所述逻辑控制电路连接， 其 漏极与所述 PMOS管五的栅极连接；
所述电阻二的一端接地； 另一端连接到所述电阻一的另一端， 并共同连接 到所述比较器的信号输入端， 构成所述检测控制电路的输出端。
[9] 9. 按照权利要求 7所述的电子***控制芯片， 其特征在于：
所述检测控制电路包含两个电阻、 和一个 NMOS管五， 所述电阻分别为所 述电阻一、 和所述电阻二；
所述 NMOS管五的源极和衬底接地， 其栅极与所述逻辑控制电路连接， 其 漏极与所述电阻二的一端连接；
所述电阻二的另一端与所述电阻一的一端连接， 并共同通向所述比较器的 信号输入端， 构成所述检测控制电路的输出端；
所述电阻一的另一端连接到所述安全放电电路和所述充电控制电路， 该端 还通向所述连接端， 构成所述检测控制电路的输入端。
[10] 10. 按照权利要求 5或 7所述的电子***控制芯片， 其特征在于：
所述比较器包含一个电压比较器、 和三个电阻， 所述电阻分别为电阻四、 电阻五、 电阻六；
所述电阻四连接在所述电压比较器的同相输入端、 及其电源输入端之间， 并同吋连接到所述 PMOS管一的漏极； 所述电阻五连接在所述电压比较器 的同相输入端与地线之间， 所述电阻六跨接在所述电压比较器的同相输入 端与所述电压比较器的输出端之间；
所述电压比较器的反相输入端连接到所述检测控制电路的输出端， 构成所 述比较器的信号输入端， 所述电压比较器的输出端通向所述逻辑控制电路 ， 构成所述比较器的信号输出端， 所述电压比较器其余的一端接地。
[11] 11 .
一种对所述电子***控制芯片的连接正确性进行检测的方法， 其特征在于 第一步， 对所述充电控制电路、 所述安全放电电路、 和所述发火控制电路 的预设初始工作状态进行检测： 若所述预设初始工作状态为异常， 则执行 第六步； 若所述预设初始工作状态正常， 则执行第二步；
第二步， 对由所述充电控制电路和所述储能装置构成的充电回路的工作状 态进行检测： 若检测结果为异常， 则执行第六步； 若检测结果为正常， 则 执行第三步；
第三步， 对由所述储能装置、 所述点火装置和所述发火控制电路构成的点 火回路的工作状态进行检测； 或者， 对由所述储能装置和所述安全放电电 路构成的安全放电回路的工作状态进行检测： 若检测结果为异常， 则执行 第六步； 若检测结果为正常， 则继续执行第四步；
第四步， 对所述储能装置充电至一高电位预定值；
第五步， 对所述安全放电回路和所述点火回路中尚未检测的回路的工作状 态进行检测；
第六步， 向所述充电控制电路、 所述安全放电电路和所述发火控制电路分 别发送控制信号， 使其分别回到各自的所述预设初始工作状态； 然后结束 本次检测。
[12] 12. 按照权利要求 11所述的检测方法， 其特征在于：
所述第一步中的所述预设初始工作状态为： 所述充电控制电路处于非充电 状态、 所述安全放电电路处于放电状态、 所述发火控制电路处于非点火状 太。
[13] 13. 按照权利要求 11所述的检测方法， 其特征在于：
所述第一步中对所述预设初始工作状态的检测， 为检测所述连接端上的电 压： 若所述连接端上的电压高于所述高电位预定值， 则所述逻辑控制电路 判断所述预设初始工作状态为异常； 若不大于该高电位预定值， 则所述逻 辑控制电路判断所述预设初始工作状态为正常。
[14] 14. 按照权利要求 11所述的检测方法， 其特征在于：
所述第二步对所述充电回路工作状态的检测是按照以下步骤进行的， 步骤 A， 所述逻辑控制电路向所述安全放电电路发送控制信号， 使所述安 全放电电路处于非放电状态； 所述逻辑控制电路还向所述充电控制电路发 送控制信号， 使所述充电控制电路处于充电状态；
步骤 B， 所述逻辑控制电路读取所述检测信号输出端的检测信号， 并持续 预设的最小充电吋间：
在所述最小充电吋间到达前， 若所述检测信号有变化， 则所述逻辑控制电 路置所述充电回路检测异常标志， 结束本次检测； 若无变化， 则所述逻辑 控制电路继续读取所述检测信号， 直至所述最小充电吋间到达； 在所述最小充电吋间到达后， 若所述检测信号有变化， 则所述逻辑控制电 路置所述充电回路检测异常标志， 结束本次检测； 若无变化， 则继续进行 步骤 C;
步骤 C， 所述逻辑控制电路继续读取所述检测信号， 并持续预设的最大充 电吋间：
在所述最大充电吋间到达前， 若所述检测信号有变化， 则所述逻辑控制电 路置所述充电回路检测正常标志， 结束本次检测； 若无变化， 则所述逻辑 控制电路继续读取所述检测信号， 直至所述最大充电吋间到达； 在所述最大充电吋间到达后， 若所述检测信号无变化， 则所述逻辑控制电 路置所述充电回路检测异常标志， 结束本次检测； 若有变化， 则所述逻辑 控制电路置所述充电回路检测正常标志， 结束本次检测。
[15] 15. 按照权利要求 11所述的检测方法， 其特征在于：
所述对安全放电回路工作状态的检测是按照以下步骤进行的， 步骤 A， 所述逻辑控制电路向所述充电控制电路发送控制信号， 使所述充 电控制电路处于非充电状态； 所述逻辑控制电路还向所述安全放电电路发 送控制信号， 使所述安全放电电路处于安全放电状态；
步骤 B， 所述逻辑控制电路读取所述检测电路输出的检测信号， 并持续预 设的最大放电吋间：
在所述最大放电吋间到达前， 若所述检测信号有变化， 则所述逻辑控制电 路置所述安全放电回路检测正常标志， 结束本次检测； 若无变化， 则所述 逻辑控制电路继续读取所述检测信号， 直至所述最大放电吋间到达； 在所述最大放电吋间到达后， 若所述检测信号无变化， 则所述逻辑控制电 路置所述安全放电回路检测异常标志， 结束本次检测； 若有变化， 则所述 逻辑控制电路置所述安全放电回路检测正常标志， 结束本次检测。
[16] 16. 按照权利要求 11所述的检测方法， 其特征在于：
所述对点火回路工作状态的检测是按照以下步骤进行的，
步骤 A， 所述逻辑控制电路向所述充电控制电路发送控制信号， 使所述充 电控制电路处于非充电状态； 所述逻辑控制电路还向所述发火控制电路发 送控制信号， 使所述发火控制电路处于点火状态；
步骤 B， 所述逻辑控制电路读取所述检测电路输出的检测信号， 并持续预 设的最大放电吋间；
在所述最大放电吋间到达前， 若所述检测信号有变化， 则所述逻辑控制电 路置所述点火回路检测正常标志， 结束本次检测； 若无变化， 则所述逻辑 控制电路继续读取所述检测信号， 直至所述最大放电吋间到达； 在所述最大放电吋间到达后， 若所述检测信号无变化， 则所述逻辑控制电 路置所述点火回路检测异常标志， 结束本次检测； 若有变化， 则所述逻辑 控制电路置所述点火回路检测正常标志， 结束本次检测。
[17] 17. 按照权利要求 11所述的检测方法， 其特征在于：
所述第四步是按照以下步骤进行的，
步骤 A， 所述逻辑控制电路向所述充电控制电路发送控制信号， 使所述充 电控制电路处于充电状态； 所述逻辑控制电路还分别向所述安全放电电路 和所述发火控制电路发送控制信号， 使所述安全放电电路处于非放电状态 、 所述发火控制电路处于非点火状态；
步骤 B， 所述逻辑控制电路读取所述检测电路输出的检测信号： 若所述检 测信号没有变化， 则继续进行步骤 B; 若所述检测信号有变化， 则结束充 电。
[18] 18. 按照权利要求 11、 12、 13、 14、 15、 16或 17中所述的检测方法， 其特 征在于：
在所述检测方法的过程中， 所述连接端上的电压值始终不大于所述点火装 置的安全电压值。
[19] 19. 按照权利要求 18所述的检测方法， 其特征在于：
所述安全电压值， 为由所述储能装置中的起爆电容提供的、 所述点火装置 发火所需的最低电压值。
[20] 20. 按照权利要求 11、 12、 13、 14、 15、 16、 17或 19中所述的检测方法， 其特征在于：
所述最大充电吋间大于对所述安全放电回路进行检测吋的最大放电吋间； 对所述安全放电回路进行检测吋的最大放电吋间大于对所述点火回路进行 检测吋的最大放电吋间。
PCT/CN2009/072094 2008-06-04 2009-06-02 电子***控制芯片及其连接正确性检测方法 WO2009146645A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
AU2009254403A AU2009254403B2 (en) 2008-06-04 2009-06-02 An electronic detonator control chip and a detecting method of its connection correctness
ZA2011/00031A ZA201100031B (en) 2008-06-04 2011-01-03 An electronic detonator control chip and a detecting method of its connection correctness

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN 200810108688 CN101338995B (zh) 2008-06-04 2008-06-04 电子***控制芯片及其连接可靠性检测方法
CN200810108688.X 2008-06-04

Publications (1)

Publication Number Publication Date
WO2009146645A1 true WO2009146645A1 (zh) 2009-12-10

Family

ID=40213124

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2009/072094 WO2009146645A1 (zh) 2008-06-04 2009-06-02 电子***控制芯片及其连接正确性检测方法

Country Status (4)

Country Link
CN (1) CN101338995B (zh)
AU (1) AU2009254403B2 (zh)
WO (1) WO2009146645A1 (zh)
ZA (1) ZA201100031B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103292645A (zh) * 2013-06-14 2013-09-11 云南数芯科技发展有限公司 防止电子密码***芯片点火电容意外充电的方法及其电路
CN106440978A (zh) * 2016-11-23 2017-02-22 中国电子科技集团公司第五十四研究所 电子***桥丝检测电路及检测方法
CN115289923A (zh) * 2022-09-28 2022-11-04 上海芯飏科技有限公司 提高电子***发火可靠性的***、方法、电子***及介质

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101338995B (zh) * 2008-06-04 2013-05-29 北京铱钵隆芯科技有限责任公司 电子***控制芯片及其连接可靠性检测方法
CN102278921B (zh) * 2010-06-10 2014-05-21 北京北方邦杰科技发展有限公司 专用于电子***的设备的检测控制流程
CN102278924B (zh) * 2010-06-11 2013-08-07 南京理工大学 智能起爆控制***及其方法
CN102735123B (zh) * 2011-04-06 2015-01-21 傲杰得公司 一种延时发火装置
CN102865786B (zh) * 2012-09-28 2015-11-25 融硅思创(北京)科技有限公司 一种基于电子延期体的高精度*********
CN103853068B (zh) * 2012-12-05 2016-11-23 戴泺格集成电路（天津）有限公司 用于芯片的测试控制电路以及相应的方法
CN103217079B (zh) * 2012-12-12 2015-04-15 柳州长虹机器制造公司 可自主延时的无极性双线通信数码电子***及其引爆方法
FR3043192B1 (fr) * 2015-11-04 2018-07-13 Davey Bickford Procede de mise a feu d'un detonateur electronique et detonateur electronique
CN107491155B (zh) * 2017-07-05 2020-06-16 北汽福田汽车股份有限公司 车载信息终端的硬复位控制***和方法
CN108489347B (zh) * 2018-01-18 2019-12-27 融硅思创(北京)科技有限公司 一种多芯片结构的数码电子***芯片
CN108592715A (zh) * 2018-05-02 2018-09-28 南京雷芯聚力电子科技有限公司 一种可编程电子***控制芯片及其控制流程
CN108645295A (zh) * 2018-05-11 2018-10-12 南京雷芯聚力电子科技有限公司 电子***控制芯片及其控制方法
CN108680068A (zh) * 2018-07-20 2018-10-19 航天科工仿真技术有限责任公司 一种具有储能功能的点火电路
CN109143032B (zh) * 2018-09-03 2021-12-14 苏州华兴源创科技股份有限公司 一种电路板自检测***
CN109029165A (zh) * 2018-09-04 2018-12-18 江苏众芯邦软件科技有限公司 一种电子延时控制的***电路及测试方法
CN113544461A (zh) * 2019-03-04 2021-10-22 航行者创新私人有限公司 无线引爆***
CN111623676A (zh) * 2020-06-05 2020-09-04 无锡盛景电子科技有限公司 煤矿许用型延期组合***
CN113125941B (zh) * 2021-04-19 2022-09-09 海光信息技术股份有限公司 用于芯片设计的探测方法及探测***、探测装置
CN113639600A (zh) * 2021-08-16 2021-11-12 北京桓安芯数技术有限公司 点火头发火性能检测仪、检测方法
CN114812304B (zh) * 2022-03-29 2023-07-28 上海芯飏科技有限公司 发火控制***及方法
CN114923380B (zh) * 2022-05-07 2023-07-28 上海芯飏科技有限公司 具备自检功能的电子***芯片和检测方法及***
CN115823974A (zh) * 2022-12-22 2023-03-21 无锡盛景微电子股份有限公司 一种发火测试盒的自检***及其检测方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1074533A (zh) * 1992-12-05 1993-07-21 辽源市电子仪器厂 防爆闭锁式无触点发爆器
US5520114A (en) * 1992-09-17 1996-05-28 Davey Bickford Method of controlling detonators fitted with integrated delay electronic ignition modules, encoded firing control and encoded ignition module assembly for implementation purposes
CN101338996A (zh) * 2008-06-04 2009-01-07 北京铱钵隆芯科技有限责任公司 电子***控制芯片及其连接可靠性检测方法
CN101338995A (zh) * 2008-06-04 2009-01-07 北京铱钵隆芯科技有限责任公司 电子***控制芯片及其连接可靠性检测方法
CN201218702Y (zh) * 2008-04-28 2009-04-08 北京铱钵隆芯科技有限责任公司 电子***控制芯片

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH628423A5 (fr) * 1978-09-05 1982-02-26 Prb Sa Circuit electrique pour l'allumage d'un detonateur.
US4674047A (en) * 1984-01-31 1987-06-16 The Curators Of The University Of Missouri Integrated detonator delay circuits and firing console
CN2350720Y (zh) * 1998-01-15 1999-11-24 国营云南燃料一厂 电***的延期起爆装置
CN100346129C (zh) * 2003-09-15 2007-10-31 中国兵器工业***总体部 数码电子***控制器
CN2831039Y (zh) * 2004-11-24 2006-10-25 北京铱钵隆芯科技有限责任公司 电子***用直流载波通信接口

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5520114A (en) * 1992-09-17 1996-05-28 Davey Bickford Method of controlling detonators fitted with integrated delay electronic ignition modules, encoded firing control and encoded ignition module assembly for implementation purposes
CN1074533A (zh) * 1992-12-05 1993-07-21 辽源市电子仪器厂 防爆闭锁式无触点发爆器
CN201218702Y (zh) * 2008-04-28 2009-04-08 北京铱钵隆芯科技有限责任公司 电子***控制芯片
CN101338996A (zh) * 2008-06-04 2009-01-07 北京铱钵隆芯科技有限责任公司 电子***控制芯片及其连接可靠性检测方法
CN101338995A (zh) * 2008-06-04 2009-01-07 北京铱钵隆芯科技有限责任公司 电子***控制芯片及其连接可靠性检测方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103292645A (zh) * 2013-06-14 2013-09-11 云南数芯科技发展有限公司 防止电子密码***芯片点火电容意外充电的方法及其电路
CN106440978A (zh) * 2016-11-23 2017-02-22 中国电子科技集团公司第五十四研究所 电子***桥丝检测电路及检测方法
CN115289923A (zh) * 2022-09-28 2022-11-04 上海芯飏科技有限公司 提高电子***发火可靠性的***、方法、电子***及介质
CN115289923B (zh) * 2022-09-28 2022-12-02 上海芯飏科技有限公司 提高电子***发火可靠性的***、方法、电子***及介质

Also Published As

Publication number Publication date
ZA201100031B (en) 2012-03-28
AU2009254403A1 (en) 2009-12-10
AU2009254403B2 (en) 2013-10-03
CN101338995A (zh) 2009-01-07
CN101338995B (zh) 2013-05-29

Similar Documents

Publication Publication Date Title
WO2009146645A1 (zh) 电子***控制芯片及其连接正确性检测方法
CN111879192B (zh) 提供模拟起爆测试的电子***装置及控制方法
CN109696097B (zh) 基于双线总线的数码电子***芯片及控制方法
US8582275B2 (en) Electronic detonator control chip
CN105698617B (zh) 一种通过起爆控制器控制的电子***及其控制方法
US8176848B2 (en) Electronic blasting system having a pre-fire countdown with multiple fire commands
US7107908B2 (en) Firing-readiness diagnostic of a pyrotechnic device such as an electronic detonator
US5440990A (en) Electronic time fuze
CN114777587B (zh) 带故障诊断功能的电子***模块及其起爆方法
US8967048B2 (en) Timing module
US20080105154A1 (en) Slave device, such as in an electronic blasting system, capable of being identified if unknown or unmarked
US6789483B1 (en) Detonator utilizing selection of logger mode or blaster mode based on sensed voltages
US20050193914A1 (en) Constant-current, rail-voltage regulated charging electronic detonator
US10890426B2 (en) Detonator
US4829899A (en) Timing control system
AU2009242842B2 (en) An electronic detonator control chip
CN112254592A (zh) 一种电子***前端控制电路
CN101338996B (zh) 电子***控制芯片及其连接可靠性检测方法
US7054131B1 (en) Pre-fire countdown in an electronic detonator and electronic blasting system
TW406184B (en) Electronic type delay detonator
US20050190525A1 (en) Status flags in a system of electronic pyrotechnic devices such as electronic detonators
CN115289923B (zh) 提高电子***发火可靠性的***、方法、电子***及介质
AU2015201933B2 (en) Timing module
CN112393652A (zh) 一种提高通信可靠性的电子******控制***
CN112361903A (zh) 一种提高通信可靠性和抗干扰性的电子******控制***

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09757079

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2009254403

Country of ref document: AU

ENP Entry into the national phase

Ref document number: 2009254403

Country of ref document: AU

Date of ref document: 20090602

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 09757079

Country of ref document: EP

Kind code of ref document: A1