WO2009133593A1 - プラズマディスプレイパネルおよびプラズマディスプレイパネルの製造方法 - Google Patents

プラズマディスプレイパネルおよびプラズマディスプレイパネルの製造方法 Download PDF

Info

Publication number
WO2009133593A1
WO2009133593A1 PCT/JP2008/001142 JP2008001142W WO2009133593A1 WO 2009133593 A1 WO2009133593 A1 WO 2009133593A1 JP 2008001142 W JP2008001142 W JP 2008001142W WO 2009133593 A1 WO2009133593 A1 WO 2009133593A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
pdp
display panel
plasma display
sealing material
Prior art date
Application number
PCT/JP2008/001142
Other languages
English (en)
French (fr)
Inventor
佐々木孝
赤池育美
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to PCT/JP2008/001142 priority Critical patent/WO2009133593A1/ja
Publication of WO2009133593A1 publication Critical patent/WO2009133593A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/48—Sealing, e.g. seals specially adapted for leading-in conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/14—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided only on one side of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/241—Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/26—Sealing together parts of vessels
    • H01J9/261—Sealing together parts of vessels the vessel being for a flat panel display

Definitions

  • the present invention relates to a plasma display panel and a method for manufacturing a plasma display panel.
  • a plasma display panel is formed by bonding two glass substrates (a front glass substrate and a back glass substrate) to each other, and generates a discharge in a space (discharge space) formed between the glass substrates.
  • the cells corresponding to the pixels in the image are self-luminous, and are coated with phosphors that generate red, green, and blue visible light in response to ultraviolet rays generated by discharge.
  • One pixel is composed of three cells that generate visible light of red, green, and blue.
  • a three-electrode PDP displays an image by generating a sustain discharge between the X electrode and the Y electrode.
  • a cell that generates a sustain discharge (a cell to be lit) is selected by, for example, selectively generating an address discharge between the Y electrode and the address electrode.
  • an X electrode and a Y electrode are arranged on a front glass substrate, and an address electrode is arranged on a rear glass substrate. Further, the rear glass substrate is provided with partition walls for partitioning the discharge space. And a front glass substrate and a back glass substrate are bonded together through sealing materials, such as low melting glass (for example, refer patent document 1). JP-A-1-213937
  • the rod-shaped low melting glass is each arrange
  • An object of the present invention is to ensure the airtightness of the PDP and improve the reliability of the PDP.
  • the plasma display panel has a first substrate and a second substrate facing each other through a discharge space, and a sealing material for bonding the first and second substrates together.
  • the first substrate has a plurality of display electrodes extending in the first direction and a plurality of address electrodes extending in a second direction intersecting the first direction.
  • the second substrate has a chamfered portion at the periphery of the surface facing the first substrate.
  • the sealing material is provided in contact with the chamfered portions of the first substrate and the second substrate.
  • the airtightness of the PDP can be secured and the reliability of the PDP can be improved.
  • FIG. 1 shows an embodiment of the present invention.
  • An arrow D1 in the figure indicates the first direction D1
  • an arrow D2 indicates the second direction D2 orthogonal to the first direction D1 in a plane parallel to the image display surface 16.
  • the shaded portion in the figure indicates a chamfered portion CF formed on the back substrate portion 14 (second substrate).
  • the plasma display panel 10 (hereinafter also referred to as “PDP”) includes a front substrate portion 12 (first substrate) constituting the image display surface 16 and a rear substrate portion 14 (first substrate) facing the front substrate portion 12 through the discharge space DS. 2 substrates) and a sealing material SM formed of low melting point glass or the like.
  • a discharge space DS is formed between the front substrate portion 12 and the rear substrate portion 14 (more specifically, a concave portion of the rear substrate portion 14).
  • the rear substrate part 14 has a partition wall BR for partitioning the discharge space DS, an exhaust hole EH penetrating from the exhaust space ES to the outer surface of the rear substrate part 14 (the lower side in the figure), and a chamfered part CF.
  • the barrier ribs BR extend in the second direction D2 intersecting the first direction D1, and are arranged in parallel to each other.
  • the discharge space DS is formed between the adjacent barrier ribs BR.
  • the discharge space DS and the exhaust space ES are formed by directly carving a glass substrate (glass substrate RS shown in FIG. 2 described later) by a sandblast method or the like.
  • the upper surface PN1 (surface PN2 on the front substrate portion 12 side) of the partition wall BR is substantially the same as the surface PN2 (surface PN2 outside the exhaust space ES and parallel to the front substrate portion 12) of the outer peripheral portion OT of the rear substrate portion 14. They are formed at the same height.
  • the chamfered portion CF is provided by chamfering the corner of the peripheral portion of the surface facing the front substrate portion 12.
  • the chamfered portion CF may be provided by linearly chamfering the corners of the front substrate portion 12 (C chamfering), or may be provided by curving the corners of the front substrate portion 12 in a curved line ( R chamfer).
  • the PDP 10 is bonded so that the front substrate portion 12 and the rear substrate portion 14 are in contact with each other using a sealing material SM provided in contact with the chamfered portion CF of the rear substrate portion 14 and the front substrate portion 12. , Xe or the like is sealed in the discharge space DS.
  • the discharge gas is enclosed in the discharge space DS of the assembled PDP through the exhaust hole EH and the exhaust space ES.
  • the frame-shaped sealing material SM joined to the chamfered portion CF of the back substrate portion 14 and the front substrate portion 12 can ensure the airtightness of the PDP 10 and improve the reliability of the PDP 10.
  • FIG. 2 shows details of the main part of the PDP 10 shown in FIG.
  • the meanings of the arrows in the figure are the same as those in FIG.
  • the front substrate portion 12 is provided extending in the first direction D1 on the surface of the glass substrate FS that faces the glass substrate RS (the lower side in the figure), and a plurality of Xs arranged at intervals from each other.
  • a bus electrode Xb and a Y bus electrode Yb are provided.
  • the X bus electrode Xb is connected with an X transparent electrode Xt extending in the second direction D2 from the X bus electrode Xb to the Y bus electrode Yb.
  • a Y transparent electrode Yt extending in the second direction D2 from the Y bus electrode Yb to the X bus electrode Xb is connected to the Y bus electrode Yb.
  • the X bus electrode Xb and the Y bus electrode Yb are opaque electrodes formed of a metal material or the like, and the X transparent electrode Xt and the Y transparent electrode Yt are transparent that transmit visible light formed of an ITO film or the like.
  • the X electrode XE (display electrode) is composed of the X bus electrode Xb and the X transparent electrode Xt
  • the Y electrode YE (display electrode) is composed of the Y bus electrode Yb and the Y transparent electrode Yt. Paired. Then, a discharge is repeatedly generated between the X electrode XE and the Y electrode YE that are paired with each other.
  • the transparent electrodes Xt and Yt may be disposed on the entire surface between the bus electrodes Xb and Yb to which the transparent electrodes Xt and Yt are connected and the glass substrate FS. Further, an electrode integral with the bus electrodes Xb and Yb may be formed in place of the transparent electrodes Xt and Yt by the same material (metal material or the like) as the bus electrodes Xb and Yb.
  • the electrodes Xb, Xt, Yb, Yt are covered with the dielectric layer DL.
  • the dielectric layer DL is an insulating film such as a silicon dioxide film formed by a CVD method.
  • a plurality of address electrodes AE extending in a direction orthogonal to the bus electrodes Xb and Yb (second direction D2) are provided on the dielectric layer DL (lower side in the figure).
  • the front substrate portion 12 has a plurality of electrodes XE and YE (display electrodes) extending in the first direction D1 and a plurality of address electrodes AE extending in the second direction D2.
  • the address electrode AE and the dielectric layer DL are covered with a protective layer PL.
  • the protective layer PL is formed of an MgO film having high secondary electron emission characteristics due to cation collision in order to easily generate discharge.
  • the rear substrate portion 14 is formed in parallel with each other on the glass substrate RS (on the surface facing the glass substrate FS) and extends in a direction (second direction D2) perpendicular to the bus electrodes Xb and Yb ( Barrier rib) BR is included.
  • the barrier ribs BR are formed integrally with the glass substrate RS.
  • the barrier ribs BR may be formed by applying a paste-like barrier rib material, followed by drying, sandblasting, and baking processes, or may be formed by lamination by printing.
  • the side wall of the cell is constituted by the partition wall BR. Further, visible light of red (R), green (G), and blue (B) is generated on the side surface of the partition wall BR and the glass substrate RS between the adjacent partition walls BR by being excited by ultraviolet rays. Phosphors PHr, PHg, and PHb are respectively applied.
  • One pixel of the PDP 10 is composed of three cells that generate red, green, and blue light.
  • one cell one color pixel
  • the PDP 10 is configured by arranging cells in a matrix to display a color image and alternately arranging a plurality of types of cells that generate light of different colors.
  • a display line is constituted by cells formed along the bus electrodes Xb and Yb. The PDP 10 is attached so that the front substrate portion 12 (more specifically, the protective layer PL) and the rear substrate portion 14 (more specifically, the partition wall BR) are in contact with each other as described with reference to FIG. It is matched.
  • FIG. 3 shows a cross section along the first direction D1 of the PDP 10 shown in FIG.
  • FIG. 2 shows a cross section at a position where the bus electrode Yb is disposed.
  • the meanings of the arrows in the figure are the same as those in FIG.
  • the outer peripheral portion OT of the back substrate portion 14 is a recess (between the surface PN2 (surface PN2 facing the front substrate portion 12) formed at substantially the same height as the upper surface PN1 of the partition wall BR and the partition BR ( And a chamfered portion CF provided on the front substrate portion 12 side from the bottom of the discharge space DS).
  • the upper surface of the outer peripheral portion OT (the surface corresponding to the surface PN2 in the figure) is sealed in comparison with a configuration in which the upper surface is formed at the same height as the bottom of the recess formed between the partition walls BR.
  • the amount of material SM used can be reduced.
  • the chamfered portion CF has a non-contact portion NC on the inner peripheral side (center side of the front substrate portion 12) where the sealing material SM does not contact with the front substrate portion 12 and the rear substrate portion 14 bonded together.
  • the seal material SM is joined outside the non-contact part NC. That is, the sealing material SM is provided at a distance from the surface PN2 of the back substrate part 14 (glass substrate RS).
  • a seal is provided between the surface of the front substrate unit 12 on the rear substrate unit 14 side and the surface PN2 of the rear substrate unit 14. It is possible to prevent the material SM from entering.
  • Part of the sealing material SM is disposed inside the protective layer PL and the dielectric layer DL of the front substrate portion 12, and the end of the bus electrode Yb (and the bus electrode Xb not shown) is connected to the sealing material SM. , Disposed outside the protective layer PL and the dielectric layer DL. Therefore, at least a part of the joint between the sealing material SM and the protective layer PL is located inside the step between the glass substrate FS and the dielectric layer DL and the step between the dielectric layer DL and the protective layer PL. That is, the sealing material SM along the first direction D1 is joined to the flat portion of the protective layer PL.
  • the end of the bus electrode Yb (and the bus electrode Xb (not shown)) is located outside the sealing material SM, the protective layer PL, and the dielectric layer DL.
  • a circuit for applying a voltage to YE (for example, drivers XDRV and YDRV shown in FIG. 7 described later) can be easily connected to the bus electrodes Xb and Yb.
  • FIG. 4 shows a cross section along the second direction D2 of the PDP 10 shown in FIG.
  • FIG. 4 shows a cross section at a position where the address electrode AE is disposed.
  • the meanings of the arrows in the figure are the same as those in FIG.
  • a part of the sealing material SM is disposed inside the protective layer PL and the dielectric layer DL of the front substrate portion 12.
  • the end portions of the address electrodes AE are disposed outside the sealing material SM and the protective layer PL. Therefore, at least a part of the joint between the sealing material SM and the protective layer PL is located inside the step between the glass substrate FS and the dielectric layer DL and the step between the dielectric layer DL and the protective layer PL. That is, the sealing material SM along the second direction D2 is joined to the flat portion of the protective layer PL. Further, as described with reference to FIG. 3 described above, the sealing material SM along the first direction D1 is joined to the flat portion of the protective layer PL.
  • the seal material SM formed in a frame shape is joined at the flat portion of the protective layer PL over the entire circumference. For this reason, in this embodiment, it can prevent that the clearance gap by the level
  • a gap may be generated at the step, and air may gradually enter the PDP from the gap and the PDP may not operate. That is, when a gap due to a step or the like is generated at the joint portion of the sealing material SM, the airtightness of the PDP 10 is deteriorated and the reliability of the PDP 10 is lowered. In this embodiment, since it is possible to prevent a gap due to a step from occurring at the joint portion of the seal material SM, the airtightness of the PDP 10 can be ensured, and the reliability of the PDP 10 can be improved.
  • a circuit for applying a voltage to the address electrode AE (for example, a driver ADRV shown in FIG. ) Can be easily connected to the address electrode AE.
  • FIG. 5 shows an example of a manufacturing method of the PDP shown in FIG. 5 shows a cross section along the first direction D1 of the PDP 10 with the image display surface 16 on the lower side (upside down with respect to FIG. 3 described above).
  • the meanings of the arrows in the figure are the same as those in FIG.
  • the seal material SM is applied to the front substrate portion 12 at a position facing the chamfered portion CF of the back substrate portion 14 (FIG. 5A).
  • the chamfered portion CF is provided on the peripheral portion of the surface of the rear substrate portion 14 that faces the front substrate portion 12 before the sealing material SM is applied to the front substrate portion 12.
  • the front substrate portion 12 and the rear substrate portion 14 are overlapped so that the sealing material SM applied to the front substrate portion 12 and the chamfered portion CF of the rear substrate portion 14 are in contact with each other (FIG. 5B). .
  • the front substrate portion 12 and the rear substrate portion 14 are bonded together by heating until the sealing material SM in contact with the front substrate portion 12 and the chamfered portion CF of the rear substrate portion 14 is softened.
  • the amount of the seal material SM can be reduced, the shrinkage of the seal material SM when the seal material SM is baked can be reduced, and the front substrate portion 12 and the back substrate portion due to the shrinkage of the seal material SM. 14 deformation can be prevented.
  • FIG. 6 shows an example of a plasma display device configured using the PDP 10 shown in FIG.
  • a plasma display device (hereinafter also referred to as a PDP device) is disposed on a PDP 10 having a square plate shape, an optical filter 20 provided on the image display surface 16 side (light output side) of the PDP 10, and an image display surface 16 side of the PDP 10.
  • the front housing 30, the rear housing 40 and the base chassis 50 disposed on the back surface 18 side of the PDP 10, the circuit unit 60 for driving the PDP 10, and the PDP 10 attached to the rear housing 40 side of the base chassis 50
  • a double-sided adhesive sheet 70 for attaching to the base chassis 50 is provided. Since the circuit unit 60 includes a plurality of components, the circuit unit 60 is indicated by a dashed box in the figure.
  • the optical filter 20 is affixed to a protective glass (not shown) attached to the opening 32 of the front housing 30.
  • the optical filter 20 may have a function of shielding electromagnetic waves.
  • the optical filter 20 may be directly attached to the image display surface 16 side of the PDP 10 instead of the protective glass.
  • FIG. 7 shows an outline of a circuit unit 60 for driving the PDP 10.
  • the circuit unit 60 includes an X driver XDRV, a Y driver YDRV, an address driver ADRV, a power supply unit PWR, and a control unit CNT.
  • the drivers XDRV, YDRV, and ADRV operate as a drive unit that drives the PDP 10.
  • the X driver XDRV applies a common pulse to the bus electrode Xb
  • the Y driver YDRV selectively applies a pulse to the bus electrode Yb
  • the address driver ADRV selectively applies an address pulse to the address electrode AE.
  • the power supply unit PWR generates power supply voltages Vsc, Vs / 2, ⁇ Vs / 2, Vsa and the like to be supplied to the drivers YDRV, XDRV, and ADRV.
  • the control unit CNT controls the operation of the drivers XDRV, YDRV, and ADRV.
  • the control unit CNT selects a subfield to be used based on the image data R0-7, G0-7, and B0-7, and outputs control signals YCNT, XCNT, and ACNT to the drivers YDRV, XDRV, and ADRV.
  • the subfield is a field obtained by dividing one field for displaying one screen of the PDP 10, and the number of sustain discharges is set for each subfield. Then, by selecting a subfield to be used for each cell constituting the pixel, a multi-gradation image is displayed.
  • the sealing material SM for bonding the front substrate portion 12 and the rear substrate portion 14 is in contact with the chamfered portion CF provided on the peripheral portion of the rear substrate portion 14 and the front substrate portion 12. Is provided. That is, the seal material SM formed in a frame shape is joined to the flat portion and the chamfered portion CF of the protective layer PL over the entire circumference. As a result, in this embodiment, the airtightness of the PDP 10 can be secured and the reliability of the PDP 10 can be improved.
  • one pixel includes three cells (red (R), green (G), and blue (B)) has been described.
  • the present invention is not limited to such an embodiment.
  • one pixel may be composed of four or more cells.
  • one pixel may be composed of cells that generate colors other than red (R), green (G), and blue (B), and one pixel may be red (R), green (G), A cell that generates a color other than blue (B) may be included.
  • the second direction D2 may intersect the first direction D1 in a substantially perpendicular direction (for example, 90 ° ⁇ 5 °). Also in this case, the same effect as the above-described embodiment can be obtained.
  • the present invention can be applied to a plasma display panel and a plasma display panel manufacturing method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

　プラズマディスプレイパネル（ＰＤＰ）は、放電空間を介して互いに対向する第１基板および第２基板と、第１および第２基板を貼り合わせるためのシール材とを有している。第１基板は、第１方向に延在する複数の表示電極および第１方向と交差する第２方向に延在する複数のアドレス電極を有している。第２基板は、第１基板に対向する面の周縁部に面取り部を有している。例えば、シール材は、第１基板と第２基板の面取り部とに接して設けられる。この結果、ＰＤＰの気密性を確保でき、ＰＤＰの信頼性を向上できる。

Description

プラズマディスプレイパネルおよびプラズマディスプレイパネルの製造方法
　本発明は、プラズマディスプレイパネルおよびプラズマディスプレイパネルの製造方法に関する。
　プラズマディスプレイパネル（ＰＤＰ）は、２枚のガラス基板（前面ガラス基板および背面ガラス基板）を互いに貼り合わせて構成されており、ガラス基板の間に形成される空間（放電空間）に放電を発生させることで画像を表示する。画像における画素に対応するセルは、自発光型であり、放電により発生する紫外線を受けて赤、緑、青の可視光を発生する蛍光体が塗布されている。そして、１画素は、これらの赤、緑、青の可視光を発生する３つのセルにより構成されている。
　例えば、３電極構造のＰＤＰは、Ｘ電極およびＹ電極間でサステイン放電を発生させることで、画像を表示する。サステイン放電を発生させるセル（点灯させるセル）は、例えば、Ｙ電極およびアドレス電極間で選択的にアドレス放電を発生させることにより、選択される。
　一般的なＰＤＰでは、Ｘ電極およびＹ電極は前面ガラス基板に配置され、アドレス電極は背面ガラス基板に配置されている。また、背面ガラス基板には、放電空間を仕切るための隔壁が設けられている。そして、前面ガラス基板と背面ガラス基板とは、低融点ガラス等のシール材を介して貼り合わせられる（例えば、特許文献１参照）。
特開平１－２１３９３７号公報
　特許文献１のＰＤＰでは、前面ガラス基板における背面ガラス基板と重なる２辺が面取りされ、背面ガラス基板における前面ガラス基板と重なる２辺が面取りされている。そして、この面取りされた部分（面取り面）に棒状の低融点ガラスをそれぞれ配置して、前面ガラス基板と背面ガラス基板とを貼り合わせている。したがって、前面ガラス基板と背面ガラス基板とが重なる領域の４隅では、互いに異なるガラス基板に低融点ガラスが配置されている。この低融点ガラスが互いに交差する４隅では、気密性が不十分になるおそれがある。この場合、気密性が不十分な４隅からＰＤＰ内に大気が徐々に入り込み、ＰＤＰが動作しなくなる。すなわち、ＰＤＰの信頼性が低下する。また、特許文献１のＰＤＰでは、棒状の低融点ガラスを面取り面に接着剤を用いて取り付けるため、製造工程が煩雑になり、製造コストが増加する。
　本発明の目的は、ＰＤＰの気密性を確保し、ＰＤＰの信頼性を向上させることである。
　プラズマディスプレイパネルは、放電空間を介して互いに対向する第１基板および第２基板と、第１および第２基板を貼り合わせるためのシール材とを有している。第１基板は、第１方向に延在する複数の表示電極および第１方向と交差する第２方向に延在する複数のアドレス電極を有している。第２基板は、第１基板に対向する面の周縁部に面取り部を有している。例えば、シール材は、第１基板と第２基板の面取り部とに接して設けられる。
　本発明では、ＰＤＰの気密性を確保でき、ＰＤＰの信頼性を向上できる。
一実施形態におけるＰＤＰの概要を示す図である。 図１に示したＰＤＰの要部を示す図である。 図１に示したＰＤＰの第１方向に沿う断面を示す図である。 図１に示したＰＤＰの第２方向に沿う断面を示す図である。 図１に示したＰＤＰの製造方法の一例を示す図である。 図１に示したＰＤＰを用いて構成されたプラズマディスプレイ装置の一例を示す図である。 図６に示した回路部の概要を示す図である。
　以下、本発明の実施形態を図面を用いて説明する。
　図１は、本発明の一実施形態を示している。図中の矢印Ｄ１は、第１方向Ｄ１を示し、矢印Ｄ２は、第１方向Ｄ１に画像表示面１６に平行な面内で直交する第２方向Ｄ２を示している。図の網掛け部分は、背面基板部１４（第２基板）に形成される面取り部ＣＦを示している。プラズマディスプレイパネル１０（以下、ＰＤＰとも称する）は、画像表示面１６を構成する前面基板部１２（第１基板）と、放電空間ＤＳを介して前面基板部１２に対向する背面基板部１４（第２基板）と、低融点ガラス等で形成されたシール材ＳＭとを有している。前面基板部１２と背面基板部１４の間（より詳細には、背面基板部１４の凹部）に放電空間ＤＳが形成される。
　背面基板部１４は、放電空間ＤＳを仕切るための隔壁ＢＲと、排気空間ＥＳから背面基板部１４の外面（図の下側）まで貫通する排気孔ＥＨと、面取り部ＣＦとを有している。例えば、隔壁ＢＲは、第１方向Ｄ１と交差する第２方向Ｄ２に延在し、互いに平行に配置されている。放電空間ＤＳは、互いに隣接する隔壁ＢＲ間に形成される。例えば、放電空間ＤＳおよび排気空間ＥＳは、サンドブラスト法等により、ガラス基材（後述する図２に示すガラス基材ＲＳ）を直接彫り込んで形成される。この場合、隔壁ＢＲの上面ＰＮ１（前面基板部１２側の面ＰＮ２）は、背面基板部１４の外周部ＯＴの面ＰＮ２（排気空間ＥＳより外側で前面基板部１２に平行する面ＰＮ２）と略同一の高さに形成される。
　なお、面取り部ＣＦは、前面基板部１２に対向する面の周縁部の角を面取りして設けられる。なお、面取り部ＣＦは、前面基板部１２の角を直線的に面取りして設けられてもよいし（Ｃ面取り）、前面基板部１２の角を曲線的に面取りして設けられてもよい（Ｒ面取り）。そして、ＰＤＰ１０は、背面基板部１４の面取り部ＣＦと前面基板部１２とに接して設けられるシール材ＳＭを用いて、前面基板部１２と背面基板部１４とが互いに接するように貼り合わせ、Ｎｅ、Ｘｅ等の放電ガスを放電空間ＤＳに封入することで構成される。例えば、放電ガスは、排気孔ＥＨおよび排気空間ＥＳを介して、組み立てられたＰＤＰの放電空間ＤＳに封入される。この実施形態では、背面基板部１４の面取り部ＣＦと前面基板部１２とに接合された額縁状のシール材ＳＭにより、ＰＤＰ１０の気密性を確保でき、ＰＤＰ１０の信頼性を向上できる。
　図２は、図１に示したＰＤＰ１０の要部の詳細を示している。図中の矢印の意味は、上述した図１と同じである。
　前面基板部１２は、ガラス基材ＦＳのガラス基材ＲＳに対向する面上（図では下側）に第１方向Ｄ１に延在して設けられ、互いに間隔を置いて配置された複数のＸバス電極ＸｂおよびＹバス電極Ｙｂを有している。また、Ｘバス電極Ｘｂには、Ｘバス電極ＸｂからＹバス電極Ｙｂに向けて第２方向Ｄ２に延在するＸ透明電極Ｘｔが接続されている。Ｙバス電極Ｙｂには、Ｙバス電極ＹｂからＸバス電極Ｘｂに向けて第２方向Ｄ２に延在するＹ透明電極Ｙｔが接続されている。
　例えば、Ｘバス電極ＸｂおよびＹバス電極Ｙｂは、金属材料等で形成された不透明な電極であり、Ｘ透明電極ＸｔおよびＹ透明電極Ｙｔは、ＩＴＯ膜等で形成された可視光を透過する透明電極である。そして、Ｘ電極ＸＥ（表示電極）は、Ｘバス電極ＸｂおよびＸ透明電極Ｘｔにより構成され、Ｙ電極ＹＥ（表示電極）は、Ｙバス電極ＹｂおよびＹ透明電極Ｙｔにより構成され、Ｘ電極ＸＥと対をなしている。そして、互いに対をなすＸ電極ＸＥおよびＹ電極ＹＥ間で繰り返して放電を発生させる。
　なお、透明電極ＸｔおよびＹｔは、それぞれが接続されるバス電極ＸｂおよびＹｂとガラス基材ＦＳとの間に全面に配置されてもよい。また、バス電極ＸｂおよびＹｂと同じ材料（金属材料等）で、バス電極ＸｂおよびＹｂと一体の電極が透明電極ＸｔおよびＹｔの代わりに形成されてもよい。
　電極Ｘｂ、Ｘｔ、Ｙｂ、Ｙｔは、誘電体層ＤＬに覆われている。例えば、誘電体層ＤＬは、ＣＶＤ法により形成された二酸化シリコン膜等の絶縁膜である。そして、誘電体層ＤＬ上（図では下側）には、バス電極Ｘｂ、Ｙｂの直交方向（第２方向Ｄ２）に延在する複数のアドレス電極ＡＥが設けられている。このように、前面基板部１２は、第１方向Ｄ１に延在する複数の電極ＸＥ、ＹＥ（表示電極）および第２方向Ｄ２に延在する複数のアドレス電極ＡＥを有している。
　アドレス電極ＡＥおよび誘電体層ＤＬは、保護層ＰＬに覆われている。例えば、保護層ＰＬは、放電を容易に発生させるために、陽イオンの衝突による２次電子の放出特性の高いＭｇＯ膜で形成される。
　背面基板部１４は、ガラス基材ＲＳ上（ガラス基材ＦＳに対向する面上）に互いに平行に形成され、バス電極Ｘｂ、Ｙｂに直交する方向（第２方向Ｄ２）に延在する隔壁（バリアリブ）ＢＲを有している。ガラス基材ＲＳを削ることにより放電空間ＤＳが形成された場合、隔壁ＢＲは、ガラス基材ＲＳと一体に形成される。これにより、例えば、隔壁ＢＲを形成するための焼成工程を必要としないため、ＰＤＰの製造コストを低減できる。なお、隔壁ＢＲは、ペースト状の隔壁材料を塗布し、乾燥、サンドブラスト、焼成工程を経て形成されてもよいし、印刷による積層で形成されてもよい。
　隔壁ＢＲにより、セルの側壁が構成される。さらに、隔壁ＢＲの側面と、互いに隣接する隔壁ＢＲの間のガラス基材ＲＳ上とには、紫外線により励起されて赤（Ｒ）、緑（Ｇ）、青（Ｂ）の可視光を発生する蛍光体ＰＨｒ、ＰＨｇ、ＰＨｂが、それぞれ塗布されている。
　ＰＤＰ１０の１つの画素は、赤、緑および青の光を発生する３つのセルにより構成される。ここで、１つのセル（一色の画素）は、例えば、バス電極Ｘｂ、Ｙｂと隔壁ＢＲとで囲われる領域に形成される。このように、ＰＤＰ１０は、カラー画像を表示するためにセルをマトリックス状に配置し、かつ互いに異なる色の光を発生する複数種のセルを交互に配列して構成されている。特に図示していないが、バス電極Ｘｂ、Ｙｂに沿って形成されたセルにより、表示ラインが構成される。なお、ＰＤＰ１０は、上述した図１で説明したように、前面基板部１２（より詳細には、保護層ＰＬ）と背面基板部１４（より詳細には、隔壁ＢＲ）とが互いに接するように貼り合わせられている。
　図３は、図１に示したＰＤＰ１０の第１方向Ｄ１に沿う断面を示している。なお、図２は、バス電極Ｙｂが配置された位置の断面を示している。図中の矢印の意味は、上述した図１と同じである。
　背面基板部１４の外周部ＯＴは、隔壁ＢＲの上面ＰＮ１と略同一の高さに形成された面ＰＮ２（前面基板部１２に対向する面ＰＮ２）と、隔壁ＢＲの間に形成される凹部（放電空間ＤＳ）の底辺より前面基板部１２側に設けられた面取り部ＣＦとを有している。このため、この実施形態では、外周部ＯＴの上面（図の面ＰＮ２に対応する面）が隔壁ＢＲの間に形成される凹部の底辺と同一の高さに形成される構成に比べて、シール材ＳＭの使用量を削減できる。
　また、面取り部ＣＦは、前面基板部１２と背面基板部１４とを貼り合わせた状態で、シール材ＳＭが接触しない非接触部ＮＣを内周側（前面基板部１２の中心側）に有し、非接触部ＮＣより外側でシール材ＳＭと接合されている。すなわち、シール材ＳＭは、背面基板部１４（ガラス基材ＲＳ）の面ＰＮ２から間隔を空けて設けられている。これは、後述する図４に示す第２方向Ｄ２に沿う断面でも同じである。これにより、この実施形態では、前面基板部１２と背面基板部１４とを貼り合わせたときに、前面基板部１２の背面基板部１４側の面と背面基板部１４の面ＰＮ２との間にシール材ＳＭが進入することを防止できる。
　したがって、この実施形態では、隔壁ＢＲの上面ＰＮ１とガラス基材ＲＳの外周部の面ＰＮ２とが略同一の高さに形成される場合でも、隔壁ＢＲと前面基板部１２との間に、シール材ＳＭによる隙間が発生することを防止できる。隔壁ＢＲと前面基板部１２との間の隙間を無くすことができるため、この実施形態では、着目するセルの放電が、隔壁ＢＲを挟んで互いに隣接するセルに広がることを防止できる。この結果、隔壁ＢＲを挟んで互いに隣接するセルでの誤放電を防止できる。
　なお、シール材ＳＭの一部は、前面基板部１２の保護層ＰＬおよび誘電体層ＤＬの内側に配置され、バス電極Ｙｂの端部（および図示していないバス電極Ｘｂ）は、シール材ＳＭ、保護層ＰＬおよび誘電体層ＤＬの外側に配置されている。したがって、シール材ＳＭと保護層ＰＬとの接合部の少なくとも一部は、ガラス基材ＦＳと誘電体層ＤＬとの段差、および誘電体層ＤＬと保護層ＰＬとの段差の内側に位置する。すなわち、第１方向Ｄ１に沿うシール材ＳＭは、保護層ＰＬの平坦部に接合される。
　また、この実施形態では、バス電極Ｙｂの端部（および図示していないバス電極Ｘｂ）の端部がシール材ＳＭ、保護層ＰＬおよび誘電体層ＤＬの外側に位置しているため、電極ＸＥ、ＹＥに電圧を印加する回路（例えば、後述する図７に示すドライバＸＤＲＶ、ＹＤＲＶ）をバス電極Ｘｂ、Ｙｂに簡易に接続できる。
　図４は、図１に示したＰＤＰ１０の第２方向Ｄ２に沿う断面を示している。なお、図４は、アドレス電極ＡＥが配置された位置の断面を示している。図中の矢印の意味は、上述した図１と同じである。
　シール材ＳＭの一部は、前面基板部１２の保護層ＰＬおよび誘電体層ＤＬの内側に配置されている。そして、アドレス電極ＡＥの端部は、シール材ＳＭおよび保護層ＰＬの外側に配置されている。したがって、シール材ＳＭと保護層ＰＬとの接合部の少なくとも一部は、ガラス基材ＦＳと誘電体層ＤＬとの段差、および誘電体層ＤＬと保護層ＰＬとの段差の内側に位置する。すなわち、第２方向Ｄ２に沿うシール材ＳＭは、保護層ＰＬの平坦部に接合される。また、上述した図３で説明したように、第１方向Ｄ１に沿うシール材ＳＭは、保護層ＰＬの平坦部に接合される。したがって、額縁状に形成されたシール材ＳＭは、全周にわたり、保護層ＰＬの平坦部で接合される。このため、この実施形態では、シール材ＳＭの接合部分に段差による隙間が発生することを防止できる。
　例えば、シール材ＳＭの接合部分に段差が生じると、段差の所に隙間が発生するおそれがあり、その隙間からＰＤＰ内に大気が徐々に入り込み、ＰＤＰが動作しなくなるおそれがある。すなわち、シール材ＳＭの接合部分に段差等による隙間が発生すると、ＰＤＰ１０の気密性が劣化し、ＰＤＰ１０の信頼性が低下する。この実施形態では、シール材ＳＭの接合部分に段差による隙間が発生することを防止できるため、ＰＤＰ１０の気密性を確保でき、ＰＤＰ１０の信頼性を向上できる。
　また、この実施形態では、アドレス電極ＡＥの端部がシール材ＳＭおよび保護層ＰＬの外側に位置しているため、アドレス電極ＡＥに電圧を印加する回路（例えば、後述する図７に示すドライバＡＤＲＶ）をアドレス電極ＡＥに簡易に接続できる。
　図５は、図１に示したＰＤＰの製造方法の一例を示している。なお、図５は、ＰＤＰ１０の第１方向Ｄ１に沿う断面を、画像表示面１６を下側（上述した図３と上下逆）にして示している。図中の矢印の意味は、上述した図１と同じである。
　まず、前面基板部１２における背面基板部１４の面取り部ＣＦに対向する位置に、シール材ＳＭが塗布される（図５（ａ））。例えば、面取り部ＣＦは、シール材ＳＭが前面基板部１２に塗布される前に、背面基板部１４の前面基板部１２に対向する面の周縁部に設けられる。なお、面取り部ＣＦが予め設けられたガラス基材ＲＳを用いてもよい。
　次に、前面基板部１２に塗布されたシール材ＳＭと背面基板部１４の面取り部ＣＦとが接するように、前面基板部１２と背面基板部１４とが重ね合わせられる（図５（ｂ））。そして、例えば、前面基板部１２と背面基板部１４の面取り部ＣＦとに接するシール材ＳＭが軟化するまで加熱されることにより、前面基板部１２と背面基板部１４とが貼り合わせられる。上述したように、この実施形態では、シール材ＳＭの量を少なくできるため、シール材ＳＭの焼成時のシール材ＳＭの収縮を低減でき、シール材ＳＭの収縮による前面基板部１２および背面基板部１４の変形を防止できる。
　図６は、図１に示したＰＤＰ１０を用いて構成されたプラズマディスプレイ装置の一例を示している。プラズマディスプレイ装置（以下、ＰＤＰ装置とも称する）は、四角板形状を有するＰＤＰ１０、ＰＤＰ１０の画像表示面１６側（光の出力側）に設けられる光学フィルタ２０、ＰＤＰ１０の画像表示面１６側に配置された前筐体３０、ＰＤＰ１０の背面１８側に配置された後筐体４０およびベースシャーシ５０、ベースシャーシ５０の後筐体４０側に取り付けられ、ＰＤＰ１０を駆動するための回路部６０、およびＰＤＰ１０をベースシャーシ５０に貼り付けるための両面接着シート７０を有している。回路部６０は、複数の部品で構成されるため、図では、破線の箱で示している。光学フィルタ２０は、前筐体３０の開口部３２に取り付けられる保護ガラス（図示せず）に貼付される。なお、光学フィルタ２０は、電磁波を遮蔽する機能を有してもよい。また、光学フィルタ２０は、保護ガラスではなく、ＰＤＰ１０の画像表示面１６側に直接貼付されてもよい。
　図７は、ＰＤＰ１０を駆動するための回路部６０の概要を示している。回路部６０は、ＸドライバＸＤＲＶ、ＹドライバＹＤＲＶ、アドレスドライバＡＤＲＶ、電源部ＰＷＲおよび制御部ＣＮＴを有している。ドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶは、ＰＤＰ１０を駆動する駆動部として動作する。例えば、ＸドライバＸＤＲＶは、バス電極Ｘｂに共通のパルスを印加し、ＹドライバＹＤＲＶは、バス電極Ｙｂに選択的にパルスを印加し、アドレスドライバＡＤＲＶは、アドレス電極ＡＥに選択的にアドレスパルスを印加する。電源部ＰＷＲは、ドライバＹＤＲＶ、ＸＤＲＶ、ＡＤＲＶに供給する電源電圧Ｖｓｃ、Ｖｓ／２、－Ｖｓ／２、Ｖｓａ等を生成する。
　制御部ＣＮＴは、ドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶの動作を制御する。例えば、制御部ＣＮＴは、画像データＲ０－７、Ｇ０－７、Ｂ０－７に基づいて使用するサブフィールドを選択し、ドライバＹＤＲＶ、ＸＤＲＶ、ＡＤＲＶに制御信号ＹＣＮＴ、ＸＣＮＴ、ＡＣＮＴを出力する。ここで、サブフィールドは、ＰＤＰ１０の１画面を表示するための１フィールドが分割されたフィールドであり、サブフィールド毎にサステイン放電の回数が設定されている。そして、画素を構成するセル毎に、使用するサブフィールドを選択することにより、多階調の画像が表示される。
　以上、この実施形態では、前面基板部１２と背面基板部１４とを貼り合わせるためのシール材ＳＭは、背面基板部１４の周縁部に設けられた面取り部ＣＦと、前面基板部１２とに接して設けられている。すなわち、額縁状に形成されたシール材ＳＭは、全周にわたり、保護層ＰＬの平坦部と面取り部ＣＦとに接合される。この結果、この実施形態では、ＰＤＰ１０の気密性を確保でき、ＰＤＰ１０の信頼性を向上できる。
　なお、上述した実施形態では、１つの画素が、３つのセル（赤（Ｒ）、緑（Ｇ）、青（Ｂ））により構成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、１つの画素を４つ以上のセルにより構成してもよい。あるいは、１つの画素が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）以外の色を発生するセルにより構成されてもよく、１つの画素が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）以外の色を発生するセルを含んでもよい。
　上述した実施形態では、第２方向Ｄ２が、第１方向Ｄ１に直交する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、第２方向Ｄ２は、第１方向Ｄ１と、ほぼ直角方向（例えば、９０度±５度）に交差してもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。
　以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
　本発明は、プラズマディスプレイパネルおよびプラズマディスプレイパネルの製造方法に適用できる。

Claims (5)

  1. 　第１方向に延在する複数の表示電極および前記第１方向と交差する第２方向に延在する複数のアドレス電極が設けられた第１基板と、
    　放電空間を介して前記第１基板に対向して配置され、前記第１基板に対向する面の周縁部に面取り部を有する第２基板と、
    　前記第１基板と前記面取り部とに接して設けられ、前記第１基板と前記第２基板とを貼り合わせるためのシール材とを備えていることを特徴とするプラズマディスプレイパネル。
  2. 　請求項１記載のプラズマディスプレイパネルにおいて、
    　前記面取り部は、前記第１基板と前記第２基板とを貼り合わせた状態で、前記シール材が接触しない非接触部を内周側に有し、前記非接触部より外側で前記シール材と接合されていることを特徴とするプラズマディスプレイパネル。
  3. 　第１方向に延在する複数の表示電極および前記第１方向と交差する第２方向に延在する複数のアドレス電極が設けられた第１基板と、放電空間を介して前記第１基板に対向する第２基板とを備えたプラズマディスプレイパネルの製造方法であって、
    　前記第１基板における前記第２基板の面取り部に対向する位置に、シール材を塗布し、前記面取り部は、前記第２基板の前記第１基板に対向する面の周縁部に設けられ、
    　前記第１基板に塗布された前記シール材と前記第２基板の前記面取り部とが接するように、前記第１および前記第２基板を重ね合わせることを特徴とするプラズマディスプレイパネルの製造方法。
  4. 　請求項３記載のプラズマディスプレイパネルの製造方法において、
    　前記第１基板と前記第２基板の前記面取り部とに接する前記シール材を加熱することにより、前記第１基板と前記第２基板とを貼り合わせることを特徴とするプラズマディスプレイパネルの製造方法。
  5. 　請求項３記載のプラズマディスプレイパネルの製造方法において、
    　前記面取り部は、前記第１基板と前記第２基板とを貼り合わせた状態で、前記シール材が接触しない非接触部を内周側に有し、前記非接触部より外側で前記シール材と接合されていることを特徴とするプラズマディスプレイパネルの製造方法。
PCT/JP2008/001142 2008-05-02 2008-05-02 プラズマディスプレイパネルおよびプラズマディスプレイパネルの製造方法 WO2009133593A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/001142 WO2009133593A1 (ja) 2008-05-02 2008-05-02 プラズマディスプレイパネルおよびプラズマディスプレイパネルの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/001142 WO2009133593A1 (ja) 2008-05-02 2008-05-02 プラズマディスプレイパネルおよびプラズマディスプレイパネルの製造方法

Publications (1)

Publication Number Publication Date
WO2009133593A1 true WO2009133593A1 (ja) 2009-11-05

Family

ID=41254824

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/001142 WO2009133593A1 (ja) 2008-05-02 2008-05-02 プラズマディスプレイパネルおよびプラズマディスプレイパネルの製造方法

Country Status (1)

Country Link
WO (1) WO2009133593A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01213937A (ja) * 1988-02-22 1989-08-28 Oki Electric Ind Co Ltd プラズマディスプレイの製造方法
JPH01302641A (ja) * 1988-05-30 1989-12-06 Canon Inc 平面型ディスプレー
JPH053006A (ja) * 1991-06-25 1993-01-08 Mitsubishi Electric Corp 発光素子
JPH0513003A (ja) * 1991-07-04 1993-01-22 Nec Corp プラズマデイスプレイパネル
JPH07140903A (ja) * 1993-11-22 1995-06-02 Canon Inc 画像表示装置およびその製造方法
JP2004200150A (ja) * 2002-12-06 2004-07-15 Canon Inc 気密容器の製造方法及び画像表示装置の製造方法
JP2005116508A (ja) * 2003-09-18 2005-04-28 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネル及びプラズマディスプレイ装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01213937A (ja) * 1988-02-22 1989-08-28 Oki Electric Ind Co Ltd プラズマディスプレイの製造方法
JPH01302641A (ja) * 1988-05-30 1989-12-06 Canon Inc 平面型ディスプレー
JPH053006A (ja) * 1991-06-25 1993-01-08 Mitsubishi Electric Corp 発光素子
JPH0513003A (ja) * 1991-07-04 1993-01-22 Nec Corp プラズマデイスプレイパネル
JPH07140903A (ja) * 1993-11-22 1995-06-02 Canon Inc 画像表示装置およびその製造方法
JP2004200150A (ja) * 2002-12-06 2004-07-15 Canon Inc 気密容器の製造方法及び画像表示装置の製造方法
JP2005116508A (ja) * 2003-09-18 2005-04-28 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネル及びプラズマディスプレイ装置

Similar Documents

Publication Publication Date Title
WO2009133593A1 (ja) プラズマディスプレイパネルおよびプラズマディスプレイパネルの製造方法
JP2006286637A (ja) プラズマディスプレイパネル
WO2010010602A1 (ja) プラズマディスプレイパネル
JP4579331B2 (ja) プラズマディスプレイパネル
JP4951479B2 (ja) プラズマディスプレイパネル
JP4241201B2 (ja) プラズマディスプレイパネル
JPWO2008126147A1 (ja) プラズマディスプレイパネル
JP4764955B2 (ja) プラズマディスプレイパネルおよびプラズマディスプレイパネルの製造方法
JP4412229B2 (ja) プラズマディスプレイパネルの製造方法
JPWO2009034601A1 (ja) プラズマディスプレイパネル
JPWO2008120268A1 (ja) プラズマディスプレイパネル
JP4561933B2 (ja) プラズマディスプレイパネル
JP4577452B2 (ja) プラズマディスプレイパネル
JPWO2009044430A1 (ja) プラズマディスプレイパネル
JP4914937B2 (ja) プラズマディスプレイパネル、プラズマディスプレイパネルユニットおよびプラズマディスプレイパネルの製造方法
JP4661981B2 (ja) プラズマディスプレイパネルおよびプラズマディスプレイパネルの製造方法
WO2009130742A1 (ja) プラズマディスプレイ装置
WO2010041298A1 (ja) プラズマディスプレイパネルおよびプラズマディスプレイパネルの製造方法
KR100813837B1 (ko) 플라즈마 디스플레이 패널
KR20080033619A (ko) 플라즈마 디스플레이 패널
WO2010026619A1 (ja) プラズマディスプレイパネル
KR100766966B1 (ko) 플라즈마 디스플레이 패널
WO2009118793A1 (ja) プラズマディスプレイパネル
JPWO2008142734A1 (ja) プラズマディスプレイパネルおよびプラズマディスプレイ装置
WO2009104220A1 (ja) プラズマディスプレイ装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08751667

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08751667

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP