WO2008107934A1 - マルチプロセッサシステム - Google Patents

マルチプロセッサシステム Download PDF

Info

Publication number
WO2008107934A1
WO2008107934A1 PCT/JP2007/000178 JP2007000178W WO2008107934A1 WO 2008107934 A1 WO2008107934 A1 WO 2008107934A1 JP 2007000178 W JP2007000178 W JP 2007000178W WO 2008107934 A1 WO2008107934 A1 WO 2008107934A1
Authority
WO
WIPO (PCT)
Prior art keywords
applications
control data
output monitors
allocation
allocating
Prior art date
Application number
PCT/JP2007/000178
Other languages
English (en)
French (fr)
Inventor
Hiromasa Takahashi
Takashi Chiba
Shunsuke Kamijo
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to PCT/JP2007/000178 priority Critical patent/WO2008107934A1/ja
Publication of WO2008107934A1 publication Critical patent/WO2008107934A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Hardware Redundancy (AREA)

Abstract

　複数のプロセッサエレメント（ＰＥ）を備えるマルチプロセッサシステムにおいて、各ＰＥは、 制御対象装置を制御するための制御データを生成する複数のアプリケーションと、他のＰＥにおいて対応するアプリケーションにより生成される制御データを監視する複数の出力モニタを備え、複数のアプリケーションを複数のＰＥに割り当てる第１の割当て手段と、前記複数のアプリケーションの割当てに基づいて、複数の出力モニタを複数のＰＥに割り当てる第２の割当て手段と、前記生成された制御データを一時的に格納するメモリとを備え、複数の出力モニタはメモリに格納されている対応するアプリケーションにより生成された制御データが正常であるか否かをチェックし、複数のＰＥと複数のアプリケーションとの対応関係の変化に応じて、複数のＰＥと複数の出力モニタとの対応関係を変更する再配置手段を備える。
PCT/JP2007/000178 2007-03-07 2007-03-07 マルチプロセッサシステム WO2008107934A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/000178 WO2008107934A1 (ja) 2007-03-07 2007-03-07 マルチプロセッサシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/000178 WO2008107934A1 (ja) 2007-03-07 2007-03-07 マルチプロセッサシステム

Publications (1)

Publication Number Publication Date
WO2008107934A1 true WO2008107934A1 (ja) 2008-09-12

Family

ID=39737840

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/000178 WO2008107934A1 (ja) 2007-03-07 2007-03-07 マルチプロセッサシステム

Country Status (1)

Country Link
WO (1) WO2008107934A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008234117A (ja) * 2007-03-19 2008-10-02 Fujitsu Ltd マルチプロセッサシステムおよびマルチプロセッサシステムにおける復旧方法
JP2013225208A (ja) * 2012-04-20 2013-10-31 Toyota Motor Corp 情報処理装置、情報処理方法、及びプログラム
JP2014197307A (ja) * 2013-03-29 2014-10-16 グリー株式会社 監視処理方法、監視処理装置及び監視処理システム
JP2016144055A (ja) * 2015-02-03 2016-08-08 日本電気株式会社 通信装置、通信システム、制御方法及び通信プログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6442742A (en) * 1987-08-11 1989-02-15 Hitachi Ltd Fault monitoring method for multi-processor system
JPH05210529A (ja) * 1992-01-31 1993-08-20 Fujitsu Ltd マルチプロセッサシステム
JPH0635718A (ja) * 1992-07-15 1994-02-10 Matsushita Electric Works Ltd システム異常時のシステム縮退方式
JPH06131314A (ja) * 1992-10-22 1994-05-13 Toyota Motor Corp 中央処理装置の異常監視装置
JP2001022599A (ja) * 1999-07-06 2001-01-26 Fujitsu Ltd フォールトトレラント・システム，フォールトトレラント処理方法およびフォールトトレラント制御用プログラム記録媒体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6442742A (en) * 1987-08-11 1989-02-15 Hitachi Ltd Fault monitoring method for multi-processor system
JPH05210529A (ja) * 1992-01-31 1993-08-20 Fujitsu Ltd マルチプロセッサシステム
JPH0635718A (ja) * 1992-07-15 1994-02-10 Matsushita Electric Works Ltd システム異常時のシステム縮退方式
JPH06131314A (ja) * 1992-10-22 1994-05-13 Toyota Motor Corp 中央処理装置の異常監視装置
JP2001022599A (ja) * 1999-07-06 2001-01-26 Fujitsu Ltd フォールトトレラント・システム，フォールトトレラント処理方法およびフォールトトレラント制御用プログラム記録媒体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008234117A (ja) * 2007-03-19 2008-10-02 Fujitsu Ltd マルチプロセッサシステムおよびマルチプロセッサシステムにおける復旧方法
JP2013225208A (ja) * 2012-04-20 2013-10-31 Toyota Motor Corp 情報処理装置、情報処理方法、及びプログラム
JP2014197307A (ja) * 2013-03-29 2014-10-16 グリー株式会社 監視処理方法、監視処理装置及び監視処理システム
JP2016144055A (ja) * 2015-02-03 2016-08-08 日本電気株式会社 通信装置、通信システム、制御方法及び通信プログラム

Similar Documents

Publication Publication Date Title
WO2008017625A3 (en) Distributed autonomous power management in a memory system
WO2008107344A3 (en) Power management in a power-constrained processing system
WO2012106085A3 (en) At least semi-autonomous modules in a memory system and methods
WO2008070172A3 (en) Apparatus, system, and method for remote direct memory access to a solid-state storage device
WO2011005763A3 (en) Data transfer management
GB2492870A (en) Optimizing a file system for different types of applications in a compute cluster using dynamic block size granularity
EP2420926A3 (en) Tiered storage pool management and control for loosely coupled multiple storage environment
WO2009025995A3 (en) Multi-level dram controller to manage access to dram
WO2010117691A3 (en) Priority-based management of system load level
WO2012068486A3 (en) Load/store circuitry for a processing cluster
EP2221942A3 (en) Battery management system
WO2009072100A3 (en) Systems and methods for temporarily retiring memory portions
WO2014062543A3 (en) Memory rank and odt configuration in a memory system
WO2010096263A3 (en) Atomic-operation coalescing technique in multi-chip systems
TW200602981A (en) Resource management in a multicore architecture
WO2011073691A3 (en) Utility data processing system
WO2009134610A3 (en) Methods and systems for using a storage device to control and manage external cooling devices
CN105573664B (zh) 多通道存储器***及相关功率管理方法
WO2007106521A3 (en) Separate computing device for medical device with computing capabilities
WO2012091323A3 (ko) 전력 관리 시스템 및 이에 적용되는 전력 분배기
WO2010127973A3 (en) Method of a full coverage low power mode for storage systems storing replicated data items
TW200719145A (en) Stack caching systems and methods
BRPI0915412A2 (pt) sistema e método de gerenciamento de memória seguro
GB2486780A (en) Dynamic resource allocation for distributed cluster storage network
WO2008107934A1 (ja) マルチプロセッサシステム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07713560

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07713560

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP