JP2008234117A - マルチプロセッサシステムおよびマルチプロセッサシステムにおける復旧方法 - Google Patents
マルチプロセッサシステムおよびマルチプロセッサシステムにおける復旧方法 Download PDFInfo
- Publication number
- JP2008234117A JP2008234117A JP2007070194A JP2007070194A JP2008234117A JP 2008234117 A JP2008234117 A JP 2008234117A JP 2007070194 A JP2007070194 A JP 2007070194A JP 2007070194 A JP2007070194 A JP 2007070194A JP 2008234117 A JP2008234117 A JP 2008234117A
- Authority
- JP
- Japan
- Prior art keywords
- control data
- monitoring
- processor element
- application
- multiprocessor system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
【解決手段】アプリケーションA〜Hは、それぞれプロセッサエレメントPE0〜PE7上で動作して制御データA〜Hを生成する。制御データA〜Hは、それぞれ出力バッファ領域3A〜3Hに書き込まれた後、対応する制御対象装置41A〜41Hへ転送される。各制御データA〜Hは、それぞれ2つの出力モニタA〜Hによりチェックされる。プロセッサエレメントの故障によりアプリケーションが再配置されたときは、それに応じて出力モニタも再配置される。
【選択図】図4
Description
が実行される。ここでは、プロセッサエレメントPE1〜PEnに対してそれぞれアプリケーションプログラムA1〜Anが割当てられている。そして、アプリケーションプログラムA1〜Anの演算結果は、それぞれ、メモリに設けられている対応する出力バッファB1〜Bnに書き込まれる。
理のための負荷は小さくなる。すなわち、各プロセッサエレメントにおいて、監視処理がアプリケーションプログラムの実行に与える影響は小さい。なお、特定のプロセッサエレメントがすべてのプロセッサエレメントを監視する構成においては、その特定のプロセッサエレメントにおいて監視処理のための負荷が大きくなる。このとき、各アプリケーションの演算結果は、複数(図1では、2つ)の監視プログラムによって監視されるので、故障検出の信頼性が高い。
ントPE0〜PE7上で実行される。そして、アプリケーションA〜Hの演算結果は、それぞれ、制御対象装置41A〜41Hを制御するための制御データA〜Hとして出力バッファ領域3A〜3Hに書き込まれる。なお、出力バッファ領域3A〜3Hは、プロセッサエレメントPE0〜PE7により共有されるメモリ(メインメモリ)2に設けられる。
(a)監視プログラムA(出力モニタA)は、プロセッサエレメントPE7、PE1に割り当てられ、それぞれプロセッサエレメントPE0上で動作するアプリケーションAが生成する制御データAを監視する。PE7が第1チェッカとして動作し、PE1が第2チェッカとして動作する。
(b)監視プログラムB(出力モニタB)は、プロセッサエレメントPE0、PE2に割り当てられ、それぞれプロセッサエレメントPE1上で動作するアプリケーションBが生成する制御データBを監視する。PE0が第1チェッカとして動作し、PE2が第2チェッカとして動作する。
(c)監視プログラムC(出力モニタC)は、プロセッサエレメントPE1、PE3に割り当てられ、それぞれプロセッサエレメントPE2上で動作するアプリケーションCが生成する制御データCを監視する。PE1が第1チェッカとして動作し、PE3が第2チェッカとして動作する。
(d)監視プログラムD(出力モニタD)は、プロセッサエレメントPE2、PE4に割り当てられ、それぞれプロセッサエレメントPE3上で動作するアプリケーションDが生成する制御データDを監視する。PE2が第1チェッカとして動作し、PE4が第2チェッカとして動作する。
(e)監視プログラムE(出力モニタE)は、プロセッサエレメントPE3、PE5に割り当てられ、それぞれプロセッサエレメントPE4上で動作するアプリケーションEが生成する制御データEを監視する。PE3が第1チェッカとして動作し、PE5が第2チェッカとして動作する。
(f)監視プログラムF(出力モニタF)は、プロセッサエレメントPE4、PE6に割り当てられ、それぞれプロセッサエレメントPE5上で動作するアプリケーションFが生成する制御データFを監視する。PE4が第1チェッカとして動作し、PE6が第2チェッカとして動作する。
(g)監視プログラムG(出力モニタG)は、プロセッサエレメントPE5、PE7に割り当てられ、それぞれプロセッサエレメントPE6上で動作するアプリケーションGが生成する制御データGを監視する。PE5が第1チェッカとして動作し、PE7が第2チェッカとして動作する。
(h)監視プログラムH(出力モニタH)は、プロセッサエレメントPE6、PE0に割り当てられ、それぞれプロセッサエレメントPE7上で動作するアプリケーションHが生成する制御データHを監視する。PE6が第1チェッカとして動作し、PE0が第2チェッカとして動作する。
されており、上限値だけの場合もあるし、下限値だけの場合もあるし、上限値および下限値の双方である場合もある。また、各アプリケーションにより生成される制御データは、1つの出力値だけの場合もあるし、複数の出力値を含む場合もある。例えば、図3に示す「プリクラッシュセーフティ用前方監視」は、2つの出力値(車間距離データ、相対速度データ)を含んでいる。そして、制御データが複数の出力値を含む場合には、各出力値と対応する閾値とがそれぞれ比較される。
ェッカとして動作しているのかを認識しているものとする。
図10は、プロセッサエレメントが故障したときの動作を説明する図である。なお、マルチプロセッサシステムの構成は、図4に示したものと同じである。また、故障が発生した時点におけるアプリケーションA〜Hおよび監視プログラムA〜Hの配置も、図2に示した状態と同じである。すなわち、実行アプリ管理テーブル51および実行PE管理テーブル52は、それぞれ図6(a)および図6(b)に示す状態である。さらに、アプリケーションA〜Hには、予め優先順位が設定されているものとする。この実施例では、アプリケーションAの優先順位が最も高く、以下順番にアプリケーションB〜Gが続き、アプリケーションHの優先順位が最も低いものとする。
次に、プロセッサエレメントPE1の故障に起因して再配置を行った後に、更にプロセッサエレメントPE4上で動作しているアプリケーションEから出力される制御データEが異常値であった場合の手順について説明する。この場合の手順は、基本的に、1つ目のプロセッサエレメントが故障した場合と同じである。即ち、下記の手順(8)〜(14)が行われる。
(9:ステップS11)故障したプロセッサエレメントとして、アプリケーションEを実行しているプロセッサエレメントPE4を検出する。また、第1チェッカとして監視プログラムEを実行しているプロセッサエレメントPE3および第2チェッカとして監視プログラムEを実行しているプロセッサエレメントPE5を検出する。そして、マルチプロセッサシステムから故障したプロセッサエレメントPE4を切り離す。
上述の実施形態では、各アプリケーションにより生成される制御データがそれぞれ2つの出力モニタによって監視される構成を示したが、本発明はこれに限定されるものではない。すなわち、本発明のマルチプロセッサシステムは、各アプリケーションにより生成される制御データがそれぞれ3以上の出力モニタによって監視される構成であってもよい。例えば、図2に示すマルチプロセッサシステムにおいて、各アプリケーションに対してそれぞれ3つの出力モニタを設ける場合には、実行アプリ管理テーブル51および実行PE管理テーブル52は、それぞれ図17(a)および図17(b)に示す構成となる。
上述の実施例では、あるアプリケーションの演算結果が異常であった場合に、そのアプリケーションを実行しているプロセッサエレメントが故障していると判断したが、そのアプリケーション自体に障害が発生していると判断するようにしてもよい。この場合、障害が発生していると判断されたアプリケーションは、例えば、再ブートしてもよいし、リセットしてもよいし、停止させてもよい。
複数のプロセッサエレメントを備えるマルチプロセッサシステムであって、
制御対象装置を制御するための制御データを生成する複数の制御データ生成手段と、
対応する制御データ生成手段により生成される制御データを監視する複数の監視手段と、
前記複数の制御データ生成手段を前記複数のプロセッサエレメントに割り当てる第1の割当て手段と、
前記複数の制御データ生成手段の割当てに基づいて、各制御データ生成手段により生成される制御データが異なるプロセッサエレメント上で動作する2以上の対応する監視手段により監視されるように、前記複数の監視手段を前記複数のプロセッサエレメントに割り当てる第2の割当て手段と、
を有することを特徴とするマルチプロセッサシステム。
付記1に記載のマルチプロセッサシステムであって、
前記複数の制御データ生成手段によりそれぞれ生成される制御データを一時的に格納するメモリを備え、
前記複数の監視手段は、前記メモリに格納されている対応する制御データ生成手段により生成された制御データが正常であるか否かをチェックする
ことを特徴とするマルチプロセッサシステム。
付記1に記載のマルチプロセッサシステムであって、
前記複数の制御データ生成手段によりそれぞれ生成される制御データを一時的に格納するメモリと、
前記メモリから前記制御対象装置への制御データの転送を制御する転送制御手段、をさらに備え、
各制御データ生成手段に対して割り当てられた前記2以上の監視手段は、前記メモリに格納されている対応する制御データが正常であるか否かをチェックし、
前記転送制御手段は、前記2以上の監視手段によりその制御データが正常でないと判断されたときに、その制御データの前記メモリから前記制御対象装置への転送を停止する
ことを特徴とするマルチプロセッサシステム。
付記1に記載のマルチプロセッサシステムであって、
各制御データ生成手段に対して割り当てられた前記2以上の監視手段は、対応する制御データ生成手段により生成された制御データが正常でなかったときには、その制御データ生成手段を動かしているプロセッサエレメントが故障していると判断する
ことを特徴とするマルチプロセッサシステム。
付記4に記載のマルチプロセッサシステムであって、
故障していると判断されたプロセッサエレメントを当該マルチプロセッサシステムから切り離す復旧手段をさらに備える
ことを特徴とするマルチプロセッサシステム。
付記1に記載のマルチプロセッサシステムであって、
各制御データ生成手段に対して割り当てられた前記2以上の監視手段は、対応する制御データ生成手段により生成された制御データが正常でなかったときには、その制御データ生成手段が故障していると判断する
ことを特徴とするマルチプロセッサシステム。
付記6に記載のマルチプロセッサシステムであって、
故障していると判断された制御データ生成手段を再ブート、リセットまたは停止する復旧手段をさらに備える
ことを特徴とするマルチプロセッサシステム。
付記1に記載のマルチプロセッサシステムであって、
前記監視手段は、対応する制御データを一定時間間隔でチェックする
ことを特徴とするマルチプロセッサシステム。
付記1に記載のマルチプロセッサシステムであって、
前記第1の割当て手段は、前記監視手段により正常でない制御データが検出されたときに、その正常でない制御データを生成した制御データ生成手段が割り当てられているプロセッサエレメント以外の動作継続プロセッサエレメントに前記複数の制御データ生成手段の一部または全部を割り当て、
前記第2の割当て手段は、前記第1の割当て手段により前記動作継続プロセッサエレメントに割り当てられた各制御データ生成手段にそれぞれ対応する2以上の監視手段を、前記動作継続プロセッサエレメントのなかの互いに異なるプロセッサエレメントに割り当てる
ことを特徴とするマルチプロセッサシステム。
付記1に記載のマルチプロセッサシステムであって、
各プロセッサエレメントが出力する自己申告情報または各プロセッサエレメント間で送受信する状態情報に基づいてプロセッサエレメントの故障を検出する故障検出手段をさらに備え、
前記第1の割当て手段は、前記故障検出により故障と判断されたプロセッサエレメント以外の動作継続プロセッサエレメントに前記複数の制御データ生成手段の一部または全部を割り当て、
前記第2の割当て手段は、前記第1の割当て手段により前記動作継続プロセッサエレメントに割り当てられた各制御データ生成手段にそれぞれ対応する2以上の監視手段を、前記動作継続プロセッサエレメントのなかの互いに異なるプロセッサエレメントに割り当てる
ことを特徴とするマルチプロセッサシステム。
複数のプロセッサエレメントを備えるマルチプロセッサシステムであって、
複数のアプリケーション手段と、
対応するアプリケーション手段により得られる演算結果を監視する複数の監視手段と、
前記複数のアプリケーション手段を前記複数のプロセッサエレメントに割り当てる第1の割当て手段と、
前記複数のアプリケーション手段の割当てに基づいて、各アプリケーション手段により得られる演算結果が異なるプロセッサエレメント上で動作する2以上の監視手段により監視されるように、前記複数の監視手段を前記複数のプロセッサエレメントに割り当てる第2の割当て手段と、
を有することを特徴とするマルチプロセッサシステム。
複数のプロセッサエレメントを備えるマルチプロセッサシステムにおいて任意のプロセッサエレメントが故障したときの復旧方法であって、
前記複数のプロセッサエレメントを利用してアプリケーションプログラムを実行することにより、制御対象装置を制御するための制御データを生成し、
前記複数のプロセッサエレメントを利用して各アプリケーションプログラムに対応する監視プログラムを実行することにより、対応する制御データの正常性をチェックし、
正常でない制御データを生成したプロセッサエレメントを停止または当該マルチプロセッサシステムから切り離し、
当該マルチプロセッサシステムにおいて動作を継続するプロセッサエレメントに優先度の高いアプリケーションプログラムを割り当て、
動作を継続するプロセッサエレメント上で実行されるアプリケーションプログラムにより生成される制御データが、それぞれ他のプロセッサエレメント上で実行される2以上の監視プログラムにより監視されるように、監視プログラムの割当てを変更する
ことを特徴とするマルチプロセッサシステムの復旧方法。
2 メモリ
3(3A〜3H) 出力バッファ領域
11 PE間通信パス
12 クロスバ(XB)
13 I/Oバス
14 DMAコントローラ
31〜33 スイッチ
34 構成制御ユニット
41A〜41H 制御対象装置
51 実行アプリ管理テーブル
52 実行PE管理テーブル
Claims (5)
- 複数のプロセッサエレメントを備えるマルチプロセッサシステムであって、
制御対象装置を制御するための制御データを生成する複数の制御データ生成手段と、
対応する制御データ生成手段により生成される制御データを監視する複数の監視手段と、
前記複数の制御データ生成手段を前記複数のプロセッサエレメントに割り当てる第1の割当て手段と、
前記複数の制御データ生成手段の割当てに基づいて、各制御データ生成手段により生成される制御データが異なるプロセッサエレメント上で動作する2以上の対応する監視手段により監視されるように、前記複数の監視手段を前記複数のプロセッサエレメントに割り当てる第2の割当て手段と、
を有することを特徴とするマルチプロセッサシステム。 - 請求項1に記載のマルチプロセッサシステムであって、
前記複数の制御データ生成手段によりそれぞれ生成される制御データを一時的に格納するメモリと、
前記メモリから前記制御対象装置への制御データの転送を制御する転送制御手段、をさらに備え、
各制御データ生成手段に対して割り当てられた前記2以上の監視手段は、前記メモリに格納されている対応する制御データが正常であるか否かをチェックし、
前記転送制御手段は、前記2以上の監視手段によりその制御データが正常でないと判断されたときに、その制御データの前記メモリから前記制御対象装置への転送を停止する
ことを特徴とするマルチプロセッサシステム。 - 請求項1に記載のマルチプロセッサシステムであって、
前記第1の割当て手段は、前記監視手段により正常でない制御データが検出されたときに、その正常でない制御データを生成した制御データ生成手段が割り当てられているプロセッサエレメント以外の動作継続プロセッサエレメントに前記複数の制御データ生成手段の一部または全部を割り当て、
前記第2の割当て手段は、前記第1の割当て手段により前記動作継続プロセッサエレメントに割り当てられた各制御データ生成手段にそれぞれ対応する2以上の監視手段を、前記動作継続プロセッサエレメントのなかの互いに異なるプロセッサエレメントに割り当てる
ことを特徴とするマルチプロセッサシステム。 - 複数のプロセッサエレメントを備えるマルチプロセッサシステムであって、
複数のアプリケーション手段と、
対応するアプリケーション手段により得られる演算結果を監視する複数の監視手段と、
前記複数のアプリケーション手段を前記複数のプロセッサエレメントに割り当てる第1の割当て手段と、
前記複数のアプリケーション手段の割当てに基づいて、各アプリケーション手段により得られる演算結果が異なるプロセッサエレメント上で動作する2以上の監視手段により監視されるように、前記複数の監視手段を前記複数のプロセッサエレメントに割り当てる第2の割当て手段と、
を有することを特徴とするマルチプロセッサシステム。 - 複数のプロセッサエレメントを備えるマルチプロセッサシステムにおいて任意のプロセッサエレメントが故障したときの復旧方法であって、
前記複数のプロセッサエレメントを利用してアプリケーションプログラムを実行するこ
とにより、制御対象装置を制御するための制御データを生成し、
前記複数のプロセッサエレメントを利用して各アプリケーションプログラムに対応する監視プログラムを実行することにより、対応する制御データの正常性をチェックし、
正常でない制御データを生成したプロセッサエレメントを停止または当該マルチプロセッサシステムから切り離し、
当該マルチプロセッサシステムにおいて動作を継続するプロセッサエレメントに優先度の高いアプリケーションプログラムを割り当て、
動作を継続するプロセッサエレメント上で実行されるアプリケーションプログラムにより生成される制御データが、それぞれ他のプロセッサエレメント上で実行される2以上の監視プログラムにより監視されるように、監視プログラムの割当てを変更する
ことを特徴とするマルチプロセッサシステムの復旧方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007070194A JP4829821B2 (ja) | 2007-03-19 | 2007-03-19 | マルチプロセッサシステムおよびマルチプロセッサシステムにおける復旧方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007070194A JP4829821B2 (ja) | 2007-03-19 | 2007-03-19 | マルチプロセッサシステムおよびマルチプロセッサシステムにおける復旧方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008234117A true JP2008234117A (ja) | 2008-10-02 |
JP4829821B2 JP4829821B2 (ja) | 2011-12-07 |
Family
ID=39906839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007070194A Expired - Fee Related JP4829821B2 (ja) | 2007-03-19 | 2007-03-19 | マルチプロセッサシステムおよびマルチプロセッサシステムにおける復旧方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4829821B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010198307A (ja) * | 2009-02-25 | 2010-09-09 | Hitachi Automotive Systems Ltd | 自動車用制御装置 |
WO2013108381A1 (ja) * | 2012-01-18 | 2013-07-25 | トヨタ自動車 株式会社 | 情報処理装置及び情報処理方法 |
JP2014197307A (ja) * | 2013-03-29 | 2014-10-16 | グリー株式会社 | 監視処理方法、監視処理装置及び監視処理システム |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS634366A (ja) * | 1986-06-24 | 1988-01-09 | Nec Corp | 複合計算機の相互監視装置 |
JPS63291132A (ja) * | 1987-05-22 | 1988-11-29 | Nec Corp | 複合計算機システムの障害判定装置 |
JPS6442742A (en) * | 1987-08-11 | 1989-02-15 | Hitachi Ltd | Fault monitoring method for multi-processor system |
JPH05210529A (ja) * | 1992-01-31 | 1993-08-20 | Fujitsu Ltd | マルチプロセッサシステム |
JPH0635718A (ja) * | 1992-07-15 | 1994-02-10 | Matsushita Electric Works Ltd | システム異常時のシステム縮退方式 |
JPH06131314A (ja) * | 1992-10-22 | 1994-05-13 | Toyota Motor Corp | 中央処理装置の異常監視装置 |
JPH07262042A (ja) * | 1994-03-17 | 1995-10-13 | Fujitsu Ltd | プロセッサ障害検出方法 |
JPH08287030A (ja) * | 1995-04-10 | 1996-11-01 | Hitachi Ltd | 多重系計算機システムの自動再起動装置および方法 |
JP2001022599A (ja) * | 1999-07-06 | 2001-01-26 | Fujitsu Ltd | フォールトトレラント・システム,フォールトトレラント処理方法およびフォールトトレラント制御用プログラム記録媒体 |
JP2004310252A (ja) * | 2003-04-03 | 2004-11-04 | Matsushita Electric Ind Co Ltd | マルチプロセッサシステムの故障復帰方法 |
JP2006155193A (ja) * | 2004-11-29 | 2006-06-15 | Nec Corp | マルチプロセッサシステム、マルチプロセッサシステムにおける監視方法、及び、プロセッサ |
WO2008107934A1 (ja) * | 2007-03-07 | 2008-09-12 | Fujitsu Limited | マルチプロセッサシステム |
-
2007
- 2007-03-19 JP JP2007070194A patent/JP4829821B2/ja not_active Expired - Fee Related
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS634366A (ja) * | 1986-06-24 | 1988-01-09 | Nec Corp | 複合計算機の相互監視装置 |
JPS63291132A (ja) * | 1987-05-22 | 1988-11-29 | Nec Corp | 複合計算機システムの障害判定装置 |
JPS6442742A (en) * | 1987-08-11 | 1989-02-15 | Hitachi Ltd | Fault monitoring method for multi-processor system |
JPH05210529A (ja) * | 1992-01-31 | 1993-08-20 | Fujitsu Ltd | マルチプロセッサシステム |
JPH0635718A (ja) * | 1992-07-15 | 1994-02-10 | Matsushita Electric Works Ltd | システム異常時のシステム縮退方式 |
JPH06131314A (ja) * | 1992-10-22 | 1994-05-13 | Toyota Motor Corp | 中央処理装置の異常監視装置 |
JPH07262042A (ja) * | 1994-03-17 | 1995-10-13 | Fujitsu Ltd | プロセッサ障害検出方法 |
JPH08287030A (ja) * | 1995-04-10 | 1996-11-01 | Hitachi Ltd | 多重系計算機システムの自動再起動装置および方法 |
JP2001022599A (ja) * | 1999-07-06 | 2001-01-26 | Fujitsu Ltd | フォールトトレラント・システム,フォールトトレラント処理方法およびフォールトトレラント制御用プログラム記録媒体 |
JP2004310252A (ja) * | 2003-04-03 | 2004-11-04 | Matsushita Electric Ind Co Ltd | マルチプロセッサシステムの故障復帰方法 |
JP2006155193A (ja) * | 2004-11-29 | 2006-06-15 | Nec Corp | マルチプロセッサシステム、マルチプロセッサシステムにおける監視方法、及び、プロセッサ |
WO2008107934A1 (ja) * | 2007-03-07 | 2008-09-12 | Fujitsu Limited | マルチプロセッサシステム |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010198307A (ja) * | 2009-02-25 | 2010-09-09 | Hitachi Automotive Systems Ltd | 自動車用制御装置 |
WO2013108381A1 (ja) * | 2012-01-18 | 2013-07-25 | トヨタ自動車 株式会社 | 情報処理装置及び情報処理方法 |
CN104054059A (zh) * | 2012-01-18 | 2014-09-17 | 丰田自动车株式会社 | 信息处理装置和信息处理方法 |
US10157241B2 (en) | 2012-01-18 | 2018-12-18 | Toyota Jidosha Kabushiki Kaisha | Information processing device and information processing method |
JP2014197307A (ja) * | 2013-03-29 | 2014-10-16 | グリー株式会社 | 監視処理方法、監視処理装置及び監視処理システム |
Also Published As
Publication number | Publication date |
---|---|
JP4829821B2 (ja) | 2011-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9952948B2 (en) | Fault-tolerance pattern and switching protocol for multiple hot and cold standby redundancies | |
US8935569B2 (en) | Control computer system, method for controlling a control computer system, and use of a control computer system | |
US20130268798A1 (en) | Microprocessor System Having Fault-Tolerant Architecture | |
US7747897B2 (en) | Method and apparatus for lockstep processing on a fixed-latency interconnect | |
US9604585B2 (en) | Failure management in a vehicle | |
US10042812B2 (en) | Method and system of synchronizing processors to the same computational point | |
JP4168403B2 (ja) | フォールトトレラントシステム、これで用いる制御装置、アクセス制御方法、及び制御プログラム | |
JP4829821B2 (ja) | マルチプロセッサシステムおよびマルチプロセッサシステムにおける復旧方法 | |
US10360115B2 (en) | Monitoring device, fault-tolerant system, and control method | |
JP2009069963A (ja) | マルチプロセッサシステム | |
JP6007677B2 (ja) | 安全制御システム、及び安全制御システムのプロセッサ | |
US9128838B2 (en) | System and method of high integrity DMA operation | |
KR20090056124A (ko) | 듀얼 프로세서 제어 장치의 고장 안전 구조 | |
EP3321814B1 (en) | Method and apparatus for handling outstanding interconnect transactions | |
CN109491842B (zh) | 用于故障安全计算***的模块扩展的信号配对 | |
JP2009003537A (ja) | 計算機 | |
JP2008015704A (ja) | マルチプロセッサシステム | |
JP2009223506A (ja) | データ処理システム | |
JP2012133458A (ja) | マイコン、リソース割り当て方法 | |
JP4117685B2 (ja) | フォルトトレラント・コンピュータとそのバス選択制御方法 | |
JP5748214B2 (ja) | 二重化情報処理システム | |
JP2010039628A (ja) | 制御システム、監視方法及びプログラム | |
JP2008003646A (ja) | 不良モジュール検出方法および信号処理装置 | |
JP2007323190A (ja) | データ通信を行う計算制御システム及びその通信方法 | |
JP4613019B2 (ja) | コンピュータシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110916 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |