WO2007126158A1 - 半導体発光素子およびウエハ - Google Patents

半導体発光素子およびウエハ Download PDF

Info

Publication number
WO2007126158A1
WO2007126158A1 PCT/JP2007/059562 JP2007059562W WO2007126158A1 WO 2007126158 A1 WO2007126158 A1 WO 2007126158A1 JP 2007059562 W JP2007059562 W JP 2007059562W WO 2007126158 A1 WO2007126158 A1 WO 2007126158A1
Authority
WO
WIPO (PCT)
Prior art keywords
plane
compound semiconductor
single crystal
crystal substrate
substrate
Prior art date
Application number
PCT/JP2007/059562
Other languages
English (en)
French (fr)
Inventor
Hidenori Kamei
Syuuichi Shinagawa
Original Assignee
Panasonic Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006123258A external-priority patent/JP2007294804A/ja
Priority claimed from JP2007115554A external-priority patent/JP2008277323A/ja
Application filed by Panasonic Corporation filed Critical Panasonic Corporation
Priority to US12/298,664 priority Critical patent/US7915714B2/en
Priority to CN2007800151419A priority patent/CN101432898B/zh
Priority to EP07742997A priority patent/EP2020690A4/en
Publication of WO2007126158A1 publication Critical patent/WO2007126158A1/ja
Priority to US12/689,759 priority patent/US20100187565A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Definitions

  • the present invention relates to a semiconductor light emitting device and a wafer in which a compound semiconductor layer is laminated on a single crystal substrate.
  • Patent Document 1 discloses a technique for improving the light extraction efficiency of a semiconductor light-emitting element and improving luminance.
  • the gallium nitride-based compound semiconductor device described in Patent Document 1 is formed in a concavo-convex shape on the side surface of a substrate or by side force etching of a gallium nitride-based compound semiconductor device stacked on the substrate.
  • Patent Document 1 JP 2004-6662 A
  • the gallium nitride compound semiconductor element described in Patent Document 1 has a side surface of the substrate or a side surface of the gallium nitride compound semiconductor stacked on the substrate, which has a concave and convex shape by etching.
  • the gallium nitride compound semiconductor is stacked on the substrate in the manufacturing process, it is necessary to add an etching process. This not only complicates the manufacturing process but also increases manufacturing costs. Further, in this method, as the etching depth becomes deeper, the unevenness becomes smaller, so it is difficult to form the uneven shape over the entire surface.
  • the present invention provides a semiconductor light emitting device opto wafer that can improve light extraction efficiency by forming irregularities over the entire side surface of the semiconductor light emitting device without increasing the number of manufacturing steps.
  • the purpose is to provide.
  • the semiconductor light-emitting device of the present invention has a single-crystal substrate laminated with a compound semiconductor layer, and the single-crystal substrate is divided into individual pieces to form a single-layered semiconductor light-emitting device.
  • the crystal substrate has a hexagonal structure, and the side surface of the divided single crystal substrate is formed by a surface different from the cleavage plane of the single crystal substrate.
  • the wafer of this effort is Ueno, which is a single crystal substrate on which compound semiconductor layers forming a semiconductor light emitting element are laminated, and the single crystal substrate has a hexagonal structure, and the single crystal substrate
  • the ⁇ F (Oriented Flat) plane which indicates the crystal orientation of, is characterized by being formed on a plane different from the cleavage plane.
  • the surface of the single crystal substrate on which the compound semiconductor layers are stacked includes:
  • the plane of the single crystal substrate on which the compound semiconductor layers are stacked is the a plane
  • the c plane and the m plane orthogonal to the a plane are the cleavage planes of the single crystal substrate.
  • the a plane is the (11-20) plane and the equivalent (1-210) plane and (211010) plane
  • the c plane is the (0001) plane.
  • the m-plane refers to the (1-100) plane and (01-10) plane and (10-10) plane equivalent to the plane orientation, respectively. More precisely, in the present invention, for example, the (11-20) plane is the (11-20) plane and the (1-11-120) plane. Both of them.
  • c-plane is a force that is orthogonal to all a-planes and m-planes
  • the combination of a-planes and m-planes is (11 1 2 0), (1-100), (1 There are three types: (210) and (10-10), and (1110) and (01-10).
  • the a-plane and the m-plane are the above-mentioned three combinations orthogonal to each other.
  • the present invention only requires that the side surface of the single crystal substrate be different from the cleavage plane when the single crystal substrate is divided in the manufacturing process. There is no need for additional manufacturing steps. Therefore, a high-efficiency, high-efficiency semiconductor device can be obtained without increasing the manufacturing cost.
  • FIG. 1 is a cross-sectional view showing a semiconductor light emitting element according to Embodiment 1.
  • FIG. 2 is a view showing a wafer according to Embodiment 1 and a compound semiconductor layer transparent electrode formed on the wafer.
  • FIG. 3 is a perspective view showing the Ueno according to the first embodiment.
  • FIG. 4 (A) is a diagram showing the surface roughness of the side surface of the semiconductor light emitting device according to Example 1, and (B) is the surface roughness of the side surface of Comparative Example 1 which is a conventional semiconductor light emitting device.
  • FIG. 4 (A) is a diagram showing the surface roughness of the side surface of the semiconductor light emitting device according to Example 1, and (B) is the surface roughness of the side surface of Comparative Example 1 which is a conventional semiconductor light emitting device.
  • FIG. 4 (A) is a diagram showing the surface roughness of the side surface of the semiconductor light emitting device according to Example 1
  • (B) is the surface roughness of the side surface of Comparative Example 1 which is a conventional semiconductor light emitting device.
  • FIG. 5 is a view showing a conventional Ueno according to Comparative Example 1, and a compound semiconductor layer and electrodes formed on the wafer.
  • FIG. 6 (A) is a drawing substitute photograph in which the side surface of the semiconductor light emitting device according to Example 1 is enlarged, and (B) is a drawing substitute in which another side surface of the semiconductor light emitting device according to Example 1 is enlarged. (C) is an alternative drawing of an enlarged drawing of the side of Comparative Example 1 which is a conventional semiconductor light emitting device, and (D) is an alternative drawing of an enlarged drawing of another side of the semiconductor light emitting device of Comparative Example 1. It is.
  • FIG. 7 is a cross-sectional view showing a semiconductor light emitting element according to Embodiment 2.
  • FIG. 8 is a view showing a wafer according to Embodiment 2, and a composite semiconductor layer and electrodes formed on the wafer.
  • FIG. 9 is a perspective view showing a wafer according to the second embodiment.
  • FIG. 10 (A) is a diagram showing the surface roughness of the side surface of the semiconductor light emitting device according to Example 2, and FIG. 10 (B) is the surface roughness of the side surface of Comparative Example 2 that is a conventional semiconductor light emitting device.
  • FIG. 10 (B) is the surface roughness of the side surface of Comparative Example 2 that is a conventional semiconductor light emitting device.
  • FIG. 11 is a view showing a conventional wafer according to Comparative Example 2 and a compound semiconductor layer and electrodes formed on the wafer.
  • a semiconductor light emitting device is compared with a semiconductor light-emitting device formed by stacking a compound semiconductor layer on a single crystal substrate and dividing the single crystal substrate into individual pieces.
  • the single crystal substrate has a (0001) plane on which compound semiconductors are stacked.
  • the (1-100) plane, the (0-110) plane, the (1010) plane, the (-1100) plane, (01 ⁇ 10) plane, (10 ⁇ 10) plane has a hexagonal crystal structure with a cleavage plane, and is a divided single crystal substrate. It is characterized in that it is formed on a surface different from the cleavage plane of the film.
  • the display of the surface is based on the Miller index, and one in the surface display shall be put on the number following the one.
  • the divided surface becomes a smooth surface, but the side surface of the single crystal substrate is divided by making the side surface different from the cleavage surface of the crystal structure in the single crystal substrate.
  • the side surface of the single substrate which is a single crystal substrate, does not become a smooth surface but a minute uneven surface. Therefore, when the single crystal substrate is divided in the manufacturing process, it is only necessary to make the side surface of the single substrate different from the cleavage plane. Therefore, a new manufacturing process is added to improve the light extraction efficiency. There is no need to do.
  • the individual substrate has a laminated surface formed in a substantially rectangular shape, and is 5 ° or more and 25 ° or less with respect to any one side force s of the individual substrate and the cleavage surface. Ayole, as an angle.
  • the individual substrate may be formed such that the laminated surface is formed in a substantially rectangular shape, and one side surface of the individual substrate forms an angle of 10 ° or more and 20 ° or less with respect to any of the cleavage surfaces. Good.
  • any side surface of the individual substrate is also relative to the cleavage surface. It is possible to secure an angle of 10 ° or more. Therefore, by defining the angle in this way, it is possible to more reliably prevent the cleavage surface force from cracking when dividing the surface while avoiding the cleavage surface, and more irregularities can be formed. Therefore, it is possible to increase the light extraction efficiency.
  • the single crystal substrate may be formed of any one of a gallium nitride compound semiconductor, a zinc oxide compound semiconductor, a silicon carbide compound semiconductor, and an aluminum nitride compound semiconductor. .
  • a single crystal substrate is formed of any one of a gallium nitride compound semiconductor, a zinc oxide compound semiconductor, a silicon carbide compound semiconductor, and an aluminum nitride compound semiconductor, these are (1 100) planes, ( Since it has a hexagonal crystal structure with the 0 ⁇ 110) plane, the ( ⁇ 1010) plane, the (1100) plane, the (01-10) plane, and the (10-10) plane, the compound semiconductor is stacked.
  • the single crystal substrate is divided so that the laminated surface to be formed is a (0001) plane, the laminated surface is substantially rectangular, and the divided surface is at a predetermined angle with respect to any of the cleavage planes, All side surfaces of the divided individual substrate can be different from the cleavage plane.
  • the compound semiconductor layer stacked on the single crystal substrate is formed by a shift of a gallium nitride compound semiconductor, an oxyzinc zinc compound semiconductor, or an aluminum nitride compound semiconductor. Moyore.
  • the compound semiconductor layer can be formed of any one of a gallium nitride compound semiconductor, a zinc oxide compound semiconductor, and an aluminum nitride compound semiconductor.
  • the compound semiconductor layer is stacked with the same crystal orientation as the crystal substrate. Can do. Therefore, when the single crystal substrate is divided into individual substrates, the side surface of the compound semiconductor layer is also different from the cleavage surface, so that the light extraction efficiency can be improved.
  • the wafer is a single crystal substrate on which a compound semiconductor layer forming a semiconductor light emitting element is stacked, and the single crystal substrate is stacked with a (0001) plane force compound semiconductor.
  • Hexagonal plane with the (1-100) plane, (0-110) plane, (1-1010) plane, (-1100) plane, (01-10) plane, (10-10) plane as the cleaved plane It has a crystalline crystal structure and is characterized in that the OF plane indicating the crystal direction of the single crystal substrate is formed by a plane different from the cleavage plane.
  • the OF surface which serves as a reference when dividing the wafer or forming the electrode pattern, is a surface different from the cleavage surface of the single crystal substrate. Patterning is performed so that the side surface of the rectangular light emitting element is parallel or perpendicular to the OF plane on the wafer, which is the substrate, and if divided along this, the side surface of the divided single crystal substrate (individual substrate) is cleaved.
  • the surface can be different from the surface.
  • the side surface of the individual substrate By making the side surface of the individual substrate a surface different from the cleavage surface, the side surface is not a smooth surface but a minute uneven surface. Therefore, when the single crystal substrate is divided in the manufacturing process, it is only necessary to make the side surface of the individual substrate different from the cleavage plane. Therefore, a new manufacturing process is added to improve the light extraction efficiency. There is no need.
  • the OF plane may form an angle of 5 ° or more and 25 ° or less with respect to any of the cleavage planes.
  • the (0001) plane of the single crystal substrate is a stacked plane on which compound semiconductors are stacked.
  • the compound semiconductor is stacked on this wafer, and the side surface of the rectangular light emitting element is formed on the wafer that is a single crystal substrate.
  • any side face of the divided single crystal substrate can be a plane different from the cleavage plane.
  • any side surface of the individual substrate can be secured at 5 ° or more with respect to the cleavage plane. Therefore, it is possible to prevent the cleavage surface force from cracking when dividing the substrate while avoiding the cleavage surface, and to reliably form irregularities on the side surface.
  • the OF plane may form an angle of 10 ° or more and 20 ° or less with respect to any of the cleavage planes.
  • the OF surface which is a reference when dividing the wafer or forming the electrode pattern, with a surface having an angle of 10 ° or more and 20 ° or less with respect to one of the cleavage surfaces. If compound semiconductors are stacked on a wafer and patterned so that the side surface of the rectangular light emitting element is parallel or perpendicular to the OF plane on the wafer, which is a single crystal substrate, and divided along this, The angle formed by any side of the single crystal substrate (individual substrate) with respect to the cleavage plane can be ensured to be 10 ° or more. Therefore, it is possible to more reliably prevent the cleavage surface force from breaking when it is divided while avoiding the cleavage surface, and more unevenness can be formed, so that the light extraction efficiency is further increased. be able to.
  • the single crystal substrate may be formed of any one of a gallium nitride compound semiconductor, a zinc oxide compound semiconductor, a silicon carbide compound semiconductor, and an aluminum nitride compound semiconductor. .
  • a single crystal substrate is formed of any one of a gallium nitride compound semiconductor, a zinc oxide compound semiconductor, a silicon carbide compound semiconductor, or an aluminum nitride compound semiconductor, these are (1-100) plane, ( Since it has a hexagonal crystal structure with the 0 ⁇ 110) plane, the ( ⁇ 1010) plane, the ( ⁇ 1100) plane, the (01 ⁇ 10) plane, and the (10 ⁇ 10) plane, the compound semiconductor is stacked.
  • the single crystal substrate is divided so that the laminated surface to be formed is a (0001) plane, the laminated surface is substantially rectangular, and the divided surface is at a predetermined angle with respect to any of the cleavage planes, Split All the side surfaces of the obtained individual substrate can be different from the cleavage plane.
  • a semiconductor light emitting device is a semiconductor light emitting device formed by laminating a compound semiconductor layer on a single crystal substrate and dividing the single crystal substrate into individual pieces.
  • the substrate has a hexagonal crystal structure in which the a-plane is a laminated surface on which the compound semiconductors are laminated, and the c-plane and the m-plane orthogonal to this are cleaved. All the side surfaces of the single substrate which is a single crystal substrate are characterized in that they are formed by a surface different from the cleavage plane of the single crystal substrate.
  • the divided surface becomes a smooth surface, but the side surface of the single crystal substrate is divided by making the side surface different from the cleavage surface of the crystal structure in the single crystal substrate.
  • the side surface of the single substrate which is a single crystal substrate, does not become a smooth surface but a minute uneven surface. Therefore, when the single crystal substrate is divided in the manufacturing process, it is only necessary to make the side surface of the single substrate different from the cleavage plane. Therefore, a new manufacturing process is added to improve the light extraction efficiency. There is no need to do.
  • the individual substrate has a laminated surface formed in a substantially rectangular shape, and one side force of the individual substrate is 5 ° or more with respect to either the c-plane or the m-plane that is a cleavage plane.
  • the angle may be less than 85 °.
  • the c-plane and the m-plane serving as the cleavage plane are both perpendicular to the substrate surface and the angle formed by each other is 90 °. Therefore, when forming a single substrate by dividing the laminated surface of the single crystal substrate into a substantially rectangular shape, the divided surface is divided so as to form a predetermined angle with respect to either the c-plane or the m-plane. Thus, any side surface of the individual substrate can be a surface different from the cleavage surface.
  • the predetermined angle is set to 5 ° or more and 85 ° or less, it is possible to secure an angle formed by any side surface of the individual substrate with respect to the cleavage plane of 5 ° or more. Therefore, it is possible to prevent the cleavage surface force from being broken when dividing the substrate while avoiding the cleavage surface, and to reliably form irregularities on the side surfaces.
  • the individual substrate has a laminated surface formed in a substantially rectangular shape, and one side surface of the individual substrate forms an angle of 30 ° or more and 60 ° or less with respect to either the c-plane or the m-plane. As much as possible. By doing so, it is possible to secure an angle of 15 ° or more with respect to the cleavage plane of any side surface of the individual substrate. Therefore, when splitting to avoid the cleavage plane, the cleavage plane force will break. More reliably, and more irregularities can be formed, so that the light extraction efficiency can be further increased.
  • the single crystal substrate is formed of any one of a gallium nitride compound semiconductor, a zinc oxide compound semiconductor, a silicon carbide compound semiconductor, and an aluminum nitride compound semiconductor! It ’s also good.
  • a single crystal substrate is formed of any one of a gallium nitride compound semiconductor, a zinc oxide compound semiconductor, a silicon carbide compound semiconductor, or an aluminum nitride compound semiconductor
  • the c plane and the m plane are cleaved surfaces. Since the hexagonal crystal structure is a, the laminated surface on which compound semiconductors are laminated is a-plane, the laminated surface is a substantially rectangular shape, and the split plane is a cleaved plane between c-plane and m-plane
  • all the side surfaces of the divided individual substrates can be different from the cleavage plane.
  • the compound semiconductor layer stacked on the single crystal substrate is a gallium nitride compound semiconductor, a zinc oxide compound semiconductor, or an aluminum nitride compound semiconductor! /, Formed by misalignment! /.
  • the compound semiconductor layer can be formed of any one of a gallium nitride compound semiconductor, a zinc oxide compound semiconductor, and an aluminum nitride compound semiconductor.
  • the compound semiconductor layer is stacked with the same crystal orientation as the crystal substrate. Can do. Therefore, when the single crystal substrate is divided into individual substrates, the side surface of the compound semiconductor layer is also different from the cleavage surface, so that the light extraction efficiency can be improved.
  • the wafer is a single crystal substrate on which a compound semiconductor layer forming a semiconductor light emitting element is stacked.
  • the single crystal substrate has a surface on which a compound semiconductor is stacked. It has a hexagonal crystal structure in which the c-plane and m-plane are cleaved planes, and the OF (Oriented Flat) plane indicating the crystal direction of the wafer, which is a single-crystal substrate, is a laminated surface. It is formed with a different surface from the c-plane and m-plane, which are cleavage planes! / It is characterized by that.
  • the OF plane which is the basis for dividing the wafer or forming the electrode pattern, a plane different from the c plane or the m plane, which is the cleavage plane of the single crystal substrate
  • Compound semiconductors are stacked on the wafer, patterned on the wafer, which is a single crystal substrate, so that the side force of the rectangular light-emitting element is parallel or perpendicular to the S0F plane, and divided along this plane.
  • the side surface of the single crystal substrate (individual substrate) can be a surface different from the cleavage surface.
  • the side surface of the individual substrate By making the side surface of the individual substrate a surface different from the cleavage surface, the side surface does not become a smooth surface but becomes a minute ridge-convex surface. Therefore, when the single crystal substrate is divided in the manufacturing process, it is only necessary to make the side surface of the individual substrate different from the cleavage plane, so a new manufacturing process has been added to improve the light extraction efficiency. I need to do it.
  • the OF plane may form an angle of 5 ° or more and 85 ° or less with respect to any of the cleavage planes.
  • the c-plane and m-plane which are cleavage planes, are both perpendicular to the substrate surface and the angle formed by each other is 90 °. Therefore, by forming the OF surface, which is a reference when dividing the wafer or forming the electrode pattern, with a surface that forms a predetermined angle with respect to either the c-plane or the m-plane that is the cleavage plane, The semiconductor compound is stacked on this wafer, patterned on the wafer, which is a single crystal substrate, so that the side surface of the rectangular light emitting element is parallel or perpendicular to the OF plane, and is divided along this.
  • any side surface of the divided single crystal substrate can be a surface different from the cleavage surface.
  • any side surface of the individual substrate can be secured 5 ° or more with respect to the cleavage plane. Therefore, it is possible to prevent cracks from being split from the cleavage plane when dividing while avoiding the cleavage plane, and it is possible to reliably form irregularities on the side surfaces.
  • the OF plane may form an angle of 30 ° or more and 60 ° or less with respect to either the c-plane or the m-plane which is a cleavage plane.
  • the reference plane for dividing the wafer or forming the electrode pattern is an angle of 30 ° or more and 60 ° or less with respect to either the c-plane or the m-plane which is the cleavage plane.
  • the compound semiconductor is stacked on this wafer and patterned on the wafer, which is a single crystal substrate, so that the side surface of the rectangular light emitting element is parallel or perpendicular to the OF plane. If the substrate is divided along the line, the angle formed by any side surface of the divided single crystal substrate (individual substrate) with respect to the cleavage plane can be secured at 30 ° or more. Therefore, it is possible to more reliably prevent the cleavage surface force from cracking when splitting while avoiding the cleavage plane, and more unevenness can be formed, thus increasing the light extraction efficiency. I can do it.
  • the single crystal substrate may be formed of any one of a gallium nitride compound semiconductor, a zinc oxide compound semiconductor, a silicon carbide compound semiconductor, and an aluminum nitride compound semiconductor.
  • a single crystal substrate is formed of any one of a gallium nitride compound semiconductor, a zinc oxide compound semiconductor, a silicon carbide compound semiconductor, and an aluminum nitride compound semiconductor
  • the c plane and the m plane are cleaved surfaces. Since the hexagonal crystal structure is a, the laminating surface on which compound semiconductors are laminated is a- plane, the laminating surface is a substantially rectangular shape, and the split plane is a cleavage plane.
  • FIG. 1 is a cross-sectional view showing a semiconductor light emitting device 1 according to the present embodiment.
  • FIG. 2 is a view showing a wafer according to the present embodiment and a compound semiconductor layer and electrodes formed on the wafer.
  • the semiconductor light emitting device 1 is composed of a single substrate 2, a compound semiconductor layer 3, an n electrode 4, and a p electrode 5, and the compound semiconductor layer is formed on the single crystal substrate in a wafer state. It is formed by dividing what is laminated.
  • the single substrate 2 that is a single crystal substrate can be used as long as it has optical transparency.
  • the semiconductor light emitting device 1 is formed by dividing the laminated surface 20 of the wafer 10 shown in FIG. 2 into a substantially rectangular shape. 2 is a cross-sectional view taken along the line AA ′ of FIG. And since the side surfaces 21 to 24 of the individual substrate 2 are divided so as to be different from the cleavage plane when the wafer 10 is separated into individual pieces, the surface thereof is smaller than that when the surface is divided by the cleavage plane. Many irregularities are formed.
  • the compound semiconductor layer 3 is laminated on the (0001) plane of the individual substrate 2 having this hexagonal crystal structure.
  • the surface on which the compound semiconductor layer 3 is laminated is a surface shifted by 0 ⁇ 2 ° to 5 ° from the (0001) plane of the individual substrate 2. It is also possible.
  • the compound semiconductor layer 3 is a gallium nitride compound semiconductor.
  • a layer or a zinc oxide-based compound semiconductor can be used as a zinc oxide-based compound semiconductor layer.
  • the compound semiconductor layer 3 is preferably a gallium nitride compound semiconductor.
  • the compound semiconductor layer 3 is preferably a zinc oxide based compound semiconductor layer.
  • the compound semiconductor layer 3 can be formed by a force molecular beam epitaxy method, an organic metal molecular beam epitaxy method, or the like that can be grown using a metal organic vapor phase epitaxy method.
  • the compound semiconductor layer 3 having such a material is grown on the single crystal substrate (wafer 10)
  • the compound semiconductor layer 3 is compounded in a state where the direction of the cleavage plane of the single crystal substrate and the direction of the cleavage plane of the compound semiconductor layer 3 coincide. Since the physical semiconductor layer 3 is laminated, the side surface of the compound semiconductor layer 3 can also be a minute uneven surface.
  • the compound semiconductor layer 3 includes an n-type semiconductor layer 31, a light emitting layer 32, and a p-type semiconductor layer 33. It is also possible to provide a buffer layer between the n-type semiconductor layer 31 and the individual substrate 2.
  • the compound semiconductor layer 3 is formed by sequentially growing an n- type semiconductor layer 31, a light emitting layer 32, and a p-type semiconductor layer 33 on a single crystal substrate using a crystal growth apparatus.
  • the n-electrode 4 removes the p-type semiconductor layer 33, the light-emitting layer 32, and a part of the n-type semiconductor layer 31 from the single crystal substrate on which the compound semiconductor layer 3 is formed by dry etching, nElectrode 4 shaped A region to be formed is exposed and formed on the exposed n-type semiconductor layer 31.
  • the single crystal substrate has n-type conductivity
  • the P-type semiconductor layer 33, the light emitting layer 32, the n-type semiconductor layer 31, and a part of the single crystal substrate are removed by dry etching, and the exposed single crystal substrate
  • An n electrode 4 may be formed on the substrate.
  • the n-electrode 4 may be formed on the surface opposite to the surface on which the compound semiconductor layer 3 of the single crystal substrate is laminated! /.
  • the p-electrode 5 is an electrode for bonding, and is formed of Au.
  • the p-electrode 5 can have a multilayer structure.
  • the force S can be provided in order to obtain an ohmic contact with the P-type semiconductor layer 33.
  • This contact layer can be formed of In, Zn, Pt, Pd, Ni, an alloy containing at least one of these metals, or a conductive film. Further, when the contact layer is a conductive film, it can be made of ZnO.
  • a reflective layer for reflecting light passing from the p-type semiconductor layer 33 in the direction of the individual substrate 2 can be provided next to the contact layer.
  • This reflective layer can be made of Ag, Al, Rh or an alloy containing at least one of these metals, but Ag or Ag alloy is high! /, Because it has reflectivity, I want it.
  • FIG. 3 is a perspective view showing a wafer according to the present embodiment.
  • the wafer 10 has a compound semiconductor layer 3 laminated on a laminated surface 20 to form an n electrode 4 and a p electrode 5.
  • the semiconductor light-emitting device 1 is divided into individual pieces along the pipeline.
  • This wafer 10 has a substantially disc shape with an OF surface 11 formed as a reference when the wafer 10 is divided or an electrode pattern is formed, and a gallium nitride compound semiconductor having a hexagonal crystal structure, carbonized It is formed of a silicon compound semiconductor, a zinc oxide compound semiconductor, or an aluminum nitride compound semiconductor.
  • the (1-100) plane, (0-110) plane, (-1010) plane, (1-1100) plane, (01-10) plane The angle formed by each (10- 1 0) plane is 60 °.
  • n electrodes are arranged so that the side surface of the rectangular semiconductor light emitting element is parallel or perpendicular to the ⁇ F plane 11, and the arrangement thereof is perpendicular and parallel to the ⁇ F plane 11. 4, p The electrode 5 is formed, and the wafer 10 is divided along the electrode pattern in a direction parallel to or perpendicular to the OF surface 11.
  • this OF surface 11 is provided in a state of forming an angle ⁇ of 15 ° with respect to the (1 100) surface which is a cleavage surface.
  • the side surface 21 of the individual substrate 2 formed in a rectangular shape forms an angle of 15 ° with respect to the (1 100) surface which is a cleavage plane. It becomes.
  • the side surface 21 forms an angle of 45 ° with respect to the (10-10) plane, It makes an angle of 75 ° to the (01-10) plane.
  • One side 22 adjacent to the side 21 forms an angle of 75 ° with respect to the (1 1 100) plane and 45 ° with respect to the (10-10) plane. 10) It makes an angle of 15 ° to the surface.
  • the side surface 23 opposite to the side surface 21 also forms an angle of 15 ° with respect to the (1 1 100) plane, and an angle of 45 ° with respect to the (10-10) plane, similar to the side surface 21. This makes an angle of 75 ° to the (01-10) plane. Furthermore, the side surface 24 that is parallel to the side surface 22 forms an angle of 75 ° with respect to the (1 — 100) plane and an angle of 45 ° with respect to the (10-10) plane, similar to the side surface 22. The angle of 15 ° with respect to the (01-10) plane.
  • the side surfaces 21 to 24 of the individual substrate 2 are cleaved surfaces. It can be a different aspect.
  • This division can be easily performed by forming a groove with a depth of several tens / m to divide the wafer 10 into individual pieces with a laser scribing apparatus and dividing the groove.
  • the groove by the laser scribing device is formed on the surface of the wafer 10 on which the compound semiconductor layer 3 is stacked, the groove is formed on the surface opposite to the surface on which the compound semiconductor layer 3 is stacked.
  • the substrate on the divided surface of the compound semiconductor layer 3 after being divided into individual pieces is also possible. It is desirable because it can have the same unevenness as 2.
  • the side surfaces 21 to 24 of the individual substrate 2 can be made to be surfaces with minute irregularities formed without becoming smooth surfaces. Light extraction efficiency Can be improved.
  • the case where the side surface of the individual substrate 2 is divided so as to form an angle of 15 ° with respect to the cleavage plane has been described. This is because, when the side surface of the individual substrate 2 is formed at an angle of 15 ° with respect to the cleavage plane, the force capable of forming an angle of 15 ° or more with respect to any cleavage plane is different. Since the angle formed by each other is always 60 °, the angle formed by the reference side surface of the individual substrate 2 with respect to the cleavage plane may be greater than 0 ° and less than 30 °.
  • any side surface of the individual substrate 2 can form an angle of 5 ° or more with respect to the cleavage surface, so avoid the cleavage surface. When dividing, it can be prevented from cracking from the cleavage plane.
  • any of the side surfaces of the individual substrate 2 is 10 ° or more with respect to the cleavage surface. Therefore, it is possible to prevent the hill from breaking from the cleavage plane more reliably and to form more irregularities, thereby further increasing the light extraction efficiency.
  • a semiconductor light emitting device will be described with reference to FIGS.
  • the structure and shape of the semiconductor light-emitting element 1 ′ according to the present embodiment are the same as the semiconductor light-emitting element 1 according to the first embodiment in appearance, but the surface orientation of the outer surface is different from that of the first embodiment.
  • the reference numerals are different from those in the first embodiment.
  • the semiconductor light emitting device is composed of a single substrate 2 ', a compound semiconductor layer 3', an n-electrode 4 ', and a p-electrode 5'. It is formed by dividing a stack of compound semiconductor layers.
  • the single substrate 2 ′ which is a single crystal substrate, can be used as long as it has optical transparency.
  • a gallium nitride compound semiconductor having a hexagonal crystal structure, a silicon carbide compound, and the like.
  • Semiconductor, zinc oxide-based It can be formed of either a compound semiconductor or an aluminum nitride compound semiconductor.
  • the semiconductor light emitting device 1 ′ is formed by dividing the laminated surface 20 ′ of the wafer into a substantially rectangular shape.
  • 7 is a cross-sectional view taken along the line BB ′ of FIG.
  • the side surfaces 21 ′ to 24 ′ of the individual substrate 2 ′ are divided so as to be different from the cleaved surface when the wafer is converted into individual pieces, so that the surface is smaller than when the surface is divided by the cleaved surface. Many irregularities are formed.
  • the compound semiconductor layer 3 ' is stacked on the a-plane of the individual substrate 2' having this hexagonal crystal structure.
  • the surface on which the compound semiconductor layer 3 ′ is laminated is a surface shifted by 0.2 ° to 5 ° from the a surface of the individual substrate 2 ′. It is also acceptable to do so.
  • the compound semiconductor layer 3 ' for example, if the individual substrate 2' is a gallium nitride compound semiconductor, a silicon carbide compound semiconductor, a zinc oxide compound semiconductor, or an aluminum nitride compound compound semiconductor, A gallium nitride compound semiconductor layer or a zinc oxide compound semiconductor layer can be used if it is a zinc oxide compound semiconductor.
  • the compound semiconductor layer 3 ′ is preferably a gallium nitride compound semiconductor.
  • the compound semiconductor layer 3 ′ is preferably a zinc oxide compound semiconductor layer.
  • the compound semiconductor layer 3 ′ having such a material When the compound semiconductor layer 3 ′ having such a material is grown on the single crystal substrate 2 ′, the compound semiconductor layer in a state where the direction of the cleavage plane of the single crystal substrate 2 ′ coincides with the direction of the cleavage plane of the compound semiconductor layer 3 ′. Since 3 ′ is laminated, the side surface of the compound semiconductor layer 3 ′ can also be a minute uneven surface.
  • the compound semiconductor layer 3 ' includes an n-type semiconductor layer 31', a light emitting layer 32 ', and a p-type semiconductor layer 33'. It is also possible to provide a buffer layer between the ⁇ -type semiconductor layer 31 ′ and the individual substrate 2 ′.
  • the formation method of the compound semiconductor layer 3 ′ is the same as that in the first embodiment.
  • a reflective layer for reflecting light passing from the p-type semiconductor layer 33 ′ in the direction of the individual substrate 2 ′ can be provided next to the contact layer.
  • This reflective layer can be formed from Ag, Al, Rh, or an alloy containing at least one of these metals. However, Ag or Ag alloy has a high reflectivity and is desirable. .
  • a semiconductor light emitting device 1 ′ formed by dividing a single crystal substrate on which a compound semiconductor layer is laminated will be described in detail with reference to FIG. 8 and FIG.
  • the wafer 10 ' has a compound semiconductor layer 3' laminated on a single crystal substrate to form an n-electrode 4 'and a p-electrode 5'.
  • the semiconductor light emitting device 1 ′ is divided into individual pieces along the scribe line.
  • This Ueno, 10 ' is a rectangular plate shape with an OF surface 11' which is a reference when dividing a wafer or forming an electrode pattern, and a gallium nitride compound having a hexagonal crystal structure. It is formed of a semiconductor, a silicon carbide compound semiconductor, a zinc oxide compound semiconductor, or an aluminum nitride compound semiconductor. In these semiconductors with a hexagonal crystal structure, the angle between the c-plane and the m-plane, which is the cleavage plane, is 90 °.
  • the side surface of the rectangular light emitting element is n so that the side surface is parallel or perpendicular to the OF surface 11' and the arrangement thereof is perpendicular and parallel to the OF surface 11 '. Electrodes 4 'and p-electrodes 5' are formed.
  • this wafer 10 ' is divided, it is performed along the electrode pattern in a direction parallel to or perpendicular to the OF surface 11'.
  • the OF surface 1 is provided at an angle of 45 ° with respect to the m-plane which is a cleavage plane.
  • the side surface 21 ′ of the individual substrate 2 ′ formed into a rectangular shape has a 45 ° angle with respect to the m-plane which is the cleavage plane. Become.
  • the side surface 21 ′ of the individual substrate 2 ′ and the m-plane forms an angle of 45 ° with respect to the c-plane.
  • One side 22 'adjacent to the side 21' forms an angle of 45 ° with the m-plane and also forms an angle of 45 ° with the c-plane.
  • the side surface 23 'opposite to the side surface 21' also forms an angle of 45 ° with respect to the m-plane and also forms an angle of 45 ° with respect to the c-plane, as with the side surface 21 '. .
  • the side surface 24 ′ parallel to the side surface 22 ′ forms an angle of 45 ° with respect to the m-plane and the angle of 45 ° with respect to the c-plane as well as the side surface 22 ′. Accordingly, by dividing the wafer 10 ′ having the single crystal substrate and the compound semiconductor layer stacked thereon into pieces as described above, the side surfaces 2 to 24 ′ of the piece substrate 2 ′ are cleaved. The surface can be different from the surface.
  • This detrimental IJ can be easily performed by forming a groove with a depth of several tens of am that divides the wafer 10 'into individual pieces by a laser scribing apparatus and dividing the groove along this groove. .
  • the groove formed by laser scribing is formed on the surface on which the compound semiconductor layer 3 ′ of Ueno, 10 ′ is laminated, but on the side opposite to the surface on which the compound semiconductor layer 3 ′ is laminated. It may be formed on the surface.
  • the side surfaces 21 'to 24' of the individual substrate 2 'different from the cleaved surface are formed.
  • the light extraction efficiency can be improved.
  • any side surface of the individual substrate 2 can form an angle of 5 ° or more with respect to the cleavage surface, so avoid the cleavage surface. Cleavage force when splitting can be prevented from breaking.
  • any side surface of the individual substrate 2' is 30 with respect to the cleavage surface. Since an angle of more than 0 ° can be formed, it is possible to prevent the cleavage surface force from cracking more reliably, and more unevenness can be formed, further improving the light extraction efficiency.
  • FIG. 5 is a diagram showing a conventional wafer and a compound semiconductor layer and electrodes formed on the wafer.
  • 6A and 6B are micrographs of the semiconductor light emitting device of this example, and FIGS. 6C and 6D are micrographs of a conventional semiconductor light emitting device for comparison. is there.
  • force S which mainly indicates a growth method of a gallium nitride compound semiconductor using metal organic vapor phase epitaxy
  • a molecular beam epitaxy method is not limited thereto.
  • an organic metal molecular beam epitaxy method or the like can be used.
  • the single crystal substrate to be the individual substrate 2 after the division a wafer having a thickness of about 350 ⁇ and a diameter of 2 inches (50.8 mm) made of gallium nitride having a hexagonal crystal structure was used.
  • the laminated surface 20 on which the compound semiconductor layers are laminated is the (0001) surface, the surface is finished to be a mirror surface, and the OF surface 11 is a cleavage plane of the single crystal substrate (1 to 100). 15) for the surface. It is formed so as to form an angle of 0.
  • TMG Trimethylgallium
  • ⁇ m diluted monosilane is supplied at a flow rate of lOccZ
  • Si-doped n-type semiconductor layer 31 that also has GaN power is 2 ⁇ m Grown to a thickness of. Electron concentration of this n-type semiconductor layer 31 Is 1 X 10 cm.
  • the monosilane supply was stopped while the temperature of the single crystal substrate was maintained at 1060 ° C, nitrogen gas was supplied as a carrier gas at 15 liters / minute and hydrogen gas. While flowing at a flow rate of 4 liters Z, ammonia is supplied at a flow rate of 2 liters / minute, TMG is 40 ⁇ molZ, trimethylaluminum (hereinafter abbreviated as TMA) is supplied at a flow rate of 3 ⁇ 1 and undoped.
  • a cladding layer (not shown) made of AlGaN of 0.05 / zm
  • This cladding layer is 5 X lC ⁇ cm- 3 .
  • a well layer (not shown) with a quantum well structure was grown to a thickness of 2 nm.
  • the carrier gas is supplied with nitrogen gas at a flow rate of 15 liters Z and hydrogen gas at a flow rate of 4 liters Z while ammonia is 2 liters / liter.
  • TMG at 40 molZ
  • TMA at 3 ⁇ molZ
  • Cp Mg biscyclopentaenylmagnesium
  • a p-type semiconductor layer 33 made of Al Ga N doped with Mg is formed to a thickness of 200 nm. Lengthened.
  • the Mg concentration of this p-type semiconductor layer 33 is 1 ⁇ 10 cm.
  • the supply of TMG, TMA, and Cp Mg was stopped, and the temperature of the single crystal substrate was adjusted while flowing nitrogen gas at a flow rate of 8 liters and ammonia at a flow rate of 2 liters Z.
  • the wafer 10 in which the compound semiconductor layer 3 made of the gallium nitride compound semiconductor is laminated on the single crystal substrate is taken out from the reaction tube.
  • a contact layer made of Ti with an lOOnm thickness and an n-side bonding layer made of Au with a thickness of 500 nm are formed on a part of the exposed surface of the n-type semiconductor layer 31 by photolithography and sputtering.
  • a stacked n-electrode 4 was formed. Further, after removing the etching SiO mask by wet etching, a p-type semiconductor layer is formed by photolithography and sputtering.
  • the photomask that is patterned like a grid pattern so that the side surface of the rectangular light emitting element is parallel or perpendicular to the OF surface 11 in three photolithography processes is used.
  • a wafer 10 is obtained in which the etching pattern and the arrangement of the n electrode 4 and the p electrode 5 are perpendicular and parallel to the F plane 11 as shown in FIG.
  • the surface of the wafer 10 opposite to the surface on which the compound semiconductor layer 3 is laminated is polished and adjusted to a thickness of about 300 ⁇ m.
  • the compound semiconductor layer 3 of the wafer 10 was laminated by a laser scribing device. A 70 ⁇ m deep groove on the surface opposite to the surface was perpendicular to the OF surface 11. Form to extend in parallel. Then, a roller is applied to the side where the compound semiconductor layer 3 is laminated, The wafer 10 was divided along the scribe line into individual pieces, and a square-shaped semiconductor light emitting device 1 having a side length of 0.8 mm was obtained.
  • the semiconductor light emitting device 1 obtained in this way is formed so that the OF plane 11 forms an angle of 15 ° with respect to the (1-100) plane which is the cleavage plane of the single crystal substrate. All of the sides make an angle of 15 ° with the cleavage plane.
  • FIG. 4 (A) shows the surface roughness of the side surface 21 of the semiconductor light emitting device 1 at an angle of 15 ° with respect to the cleavage plane (1 to 100). Also, in FIG. 4 (B), as shown in FIG. 5, the OF surface 12 is formed parallel to the cleavage surface (1 to 100) surface, and scribe grooves are formed in a direction perpendicular to and parallel to the OF surface 12.
  • the surface roughness of the side surface 25 of the conventional semiconductor light emitting device manufactured by the conventional method is shown as Comparative Example 1.
  • minute irregularities are formed on the side surface 21 of the semiconductor light emitting device 1 of the present example, which forms an angle of 15 ° with the cleavage plane (1-100).
  • FIG. 6 (A) is an optical micrograph of the side surface 21 of the semiconductor light emitting device 1 of this example, which forms an angle of 15 ° with the cleavage plane (1-100) plane shown in FIG. B) is an optical micrograph of a vertical side 22 adjacent to side 21. It can be seen that concave and convex portions are formed over the entire sides 21 and 22 of the semiconductor light emitting device 1. This is because both sides 21 and 22 have different directions from any cleavage plane. Since the side surface 23 is in the same direction as the side surface 21 and the side surface 24 is in the same direction as the side surface 22, the unevenness is also the same.
  • Fig. 6 (C) is an optical micrograph of side surface 25 of the semiconductor light emitting device of Comparative Example 1 parallel to the cleavage plane (1-100) plane shown in Fig. 5, and Fig. 6 (D) This is an optical micrograph of an adjacent vertical side surface 26. Since side 26 has a different direction from the cleaved surface, irregularities are formed in the same manner as side 21 and 22. However, side 25 is almost smooth with some steps, but V I understand that.
  • the semiconductor light emitting device according to this example and the semiconductor light emitting device of Comparative Example 1 were each , N electrode 4 and p electrode 5 are faced down, connected to a submount made of Si diodes via Au bumps, and the submount is placed on the stem with Ag paste to form a transparent resin. And then driven at a forward current of 350 mA, both emitted blue light with a peak emission wavelength of 460 nm.
  • the light output of the semiconductor light emitting device of Comparative Example 1 having a side surface parallel to the cleavage plane as shown in Fig. 5 was 201 mW.
  • the light output of the semiconductor light-emitting device 1 according to this example formed so that all the side faces are different from the cleavage plane is 220 mW, which is approximately less than that of the semiconductor light-emitting element having the side faces parallel to the cleavage plane.
  • the light output was 10% higher.
  • a semiconductor light emitting device 1 ′ according to Embodiment 2 having the shape shown in FIG. 7 was actually manufactured. An example of a method for producing the semiconductor light emitting device 1 ′ will be described below.
  • a growth method of a gallium nitride compound semiconductor mainly using a metal organic vapor phase epitaxy method is shown, but the growth method is not limited to this, and a molecular beam epitaxy method is not limited thereto. Alternatively, an organic metal molecular beam epitaxy method or the like can be used.
  • the single crystal substrate that becomes the individual substrate 2 'after the division a wafer made of a square made of gallium nitride having a hexagonal crystal structure and having a thickness of about 350 / _tm and a side of 10 mm was used.
  • the laminated surface 20 on which the semiconductor layers are laminated is a-plane, the surface is mirror-finished, and the OF plane 11 ′ is 45 ° to the m-plane which is the cleavage plane of the single crystal substrate. It is formed to make an angle of
  • a contact layer (not shown) made of Pt, a reflective layer made of Ag, a barrier layer made of Ti, and A u are formed on almost the entire surface of the p-type semiconductor layer 33 ′ by photolithography and sputtering.
  • a photomask patterned like a grid pattern is used so that the side surface of the rectangular light emitting element is parallel or perpendicular to the OF surface 1.
  • a wafer 10 ′ in which the etching pattern and the arrangement of the n-electrode 4 ′ and the p-electrode 5 ′ were perpendicular to and parallel to the plane F as shown in FIG. 8 was obtained.
  • the surface of the wafer 10 'opposite to the surface on which the compound semiconductor layer 3' was laminated was polished and adjusted to a thickness of about 300 ⁇ m.
  • a split groove having a depth of about 40 / ⁇ ⁇ 1 is formed on the surface opposite to the surface on which the compound semiconductor layer 3 'of the wafer 10' is laminated with respect to the OF surface 11 ' It was formed to extend vertically and horizontally. Then, the cutter blade of the breaking device is applied to the side of the surface on which the compound semiconductor layer 3 ′ is laminated in accordance with the position of the dividing groove, and the wafer 10 ′ is divided along the dividing groove into pieces, and the length of one side is increased. An lmm square semiconductor light emitting device 1 ′ was obtained.
  • the semiconductor light emitting device 1 'thus obtained is formed so that the OF plane 1 forms an angle of 45 ° with respect to the m plane which is the cleavage plane of the single crystal substrate 2'. All sides make an angle of 45 ° with the cleavage plane.
  • FIG. 10 (A) shows a schematic diagram of the uneven state of the side surface 21 'of the semiconductor light emitting device 1' of the present example formed at an angle of 45 ° with respect to the m-plane.
  • Fig. 10 (B) shows OF as shown in Fig. 11.
  • the schematic diagram of the state of unevenness of 25 ' is shown.
  • FIG. 10 (A) it can be seen that minute concaves and convexes are formed on the side surface 21 ′ of the semiconductor light emitting device 1 ′ of this example.
  • FIG. 10 (B) the side surface 25 ′ of the semiconductor light emitting device of Comparative Example 2 is somewhat uneven, but it can be seen that it is a smooth surface compared to FIG. 10 (A). .
  • these semiconductor light-emitting elements were connected to each of the submounts made of Si diodes through Au bumps with the electrode 4 'and 5' formation side facing down, and the submounts were connected to the system.
  • it was mounted with Ag paste, molded with transparent resin, and driven with a forward current of 350 mA, both emitted blue light with a peak emission wavelength of about 460 mn.
  • the light output of the semiconductor light emitting device of Comparative Example 2 was 137 mW.
  • the light output of the semiconductor light emitting device 1 ′ of this example was 158 mW, parallel to the cleavage plane.
  • the light emission output was about 15% higher than that of the semiconductor light emitting device of Comparative Example 2 having side surfaces.
  • a semiconductor layer is formed on the translucent substrate. It is suitable for semiconductor light-emitting element opto wafers formed by stacking.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Dicing (AREA)

Abstract

製造工程を増やすことなく、光取り出し効率の向上を図ることが可能な半導体発光素子及びウエハを提供する。単結晶基板に化合物半導体層３を積層し、単結晶基板を分割して個片化することで形成された半導体発光素子１において、分割された単結晶基板である個片基板２の側面２１～２４は、単結晶基板における結晶構造の劈開面とは異なる面となるように、個片基板２の基準とした側面２１を、（１−１００）面に対して１５°の角度を成すように形成されている。

Description

明 細 書
半導体発光素子およびウェハ - 技術分野
[0001] 本発明は、単結晶基板に化合物半導体層が積層された半導体発光素子およびゥ ェハに関するものである。
背景技術
[0002] 半導体発光素子の光取り出し効率を上げ、輝度向上を図る技術として特許文献 1 に記載されたものがある。特許文献 1に記載の窒化ガリウム系化合物半導体素子は、 基板の側面が、またはこの基板上に積層された窒化ガリウム系化合物半導体素子の 側面力 エッチングにより凹凸形状に形成されたものである。
[0003] このように光が出射する出射面を平滑面とするよりも凹凸面とする方が、内部からの 光がその表面で光が全反射する程度を減少させることができるので、光取り出し効率 の向上が望める。
特許文献 1 :特開 2004— 6662号公報
発明の開示 ' 発明が解決しょうとする課題
[0004] しかし、特許文献 1に記載の窒化ガリウム系化合物半導体素子は、基板の側面を、 または基板に積層された窒化ガリウム系化合物半導体の側面を、エッチングにより凹 凸形状にしているので、その製造工程において基板に窒化ガリウム系化合物半導体 を積層した後に、エッチング工程を追加する必要がある。そうなると製造工程が煩雑 となるだけでなく製造コストも増加する。また、この方法ではエッチング深さが深くなる につれ凹凸が小さくなつてしまうので、全面に渡つて凹凸形状を形成するのが困難で ある。
[0005] そこで本発明は、製造工程を増やすことなぐ半導体発光素子の側面の全面に渡 つて凹凸を形成することで、光取り出し効率の向上を図ることが可能な半導体発光素 子おょぴウェハを提供することを目的とする。
課題を解決するための手段 [0006] 本発明の半導体発光素子は、単結晶基板に化合物半導体層を積層し、前記単結 晶基板を分割して個片化することで形成された半導体発光素子にぉレ、て、単結晶基 板は六方晶系構造を有しており、分割された単結晶基板の側面は、前記単結晶基 板の劈開面とは異なる面で形成されてレ、ることを特徴とする。
[0007] 本努明のウェハは、半導体発光素子を形成する化合物半導体層が積層される単 結晶基板であるウエノ、において、単結晶基板は六方晶系構造を有しており、前記単 結晶基板の結晶方向を示す〇F (Oriented Flat)面は、劈開面とは異なる面で形 成されていることを特徴とする。 '
[0008] ある好適な実施形態において、化合物半導体層が積層される単結晶基板の面は、
(0001)面である。
[0009] 別の好適な実施形態において、化合物半導体層が積層される単結晶基板の面は 、 a面であり、 a面と直交する c面および m面が単結晶基板の劈開面である。ここで、 a 面とは面方位が（11一 20)面およびこれと等価な（1— 210)面と（一 2110)面のこと を、 c面とは面方位が（0001)面のことを、 m面とは面方位が（1一 100)面およびこれ と等価な（01— 10)面と（10— 10)面のことを、それぞれいう。より厳密には、面の表と 裏では面方位を表す数字の符号が異なる力 S、本発明では、例えば（11一 20)面は、 (11 - 20)面と（一 1 - 120)面の両方を指すこととする。 c面は全ての a面および m面 と直交する関係にある力 a面と m面が直交する組合せは、 a面と m面が各々（11一 2 0)と（1— 100)、 （1— 210)と（10— 10)、および（一2110)と（01— 10)の 3通りが存 在する。以下、本発明においては、 a面と m面は互いに直交する上記の 3通りの組合 せのことをレ、う。
発明の効果
[0010] 本発明は、製造工程で単結晶基板を分割するときに単結晶基板の側面が劈開面と は異なる面となるようにするだけでよいので、光取り出し効率を向上させるために、新 たな製造工程を追加する必要がない。よって、製造コストを増加させることなぐ輝度 効率の高レヽ半導体素子とすることができる。
図面の簡単な説明
[0011] [図 1]図 1は、実施形態 1に係る半導体発光素子を示す断面図である。 [図 2]図 2は、実施形態 1に係るウェハおよびこのウェハ上に形成された化合物半導 体層おょぴ電極を示す図である。
[図 3]図 3は、実施形態 1に係るウエノ、を示す斜視図である。
[図 4]図 4 (A)は、実施例 1に係る半導体発光素子の側面の面粗さを示す図であり、 ( B)は従来の半導体発光素子である比較例 1の側面の面粗さを示す図である。
[図 5]図 5は、比較例 1に係る従来のウエノ、およびこのウェハ上に形成された化合物 半導体層および電極を示す図である。
[図 6]図 6 (A)は実施例 1に係る半導体発光素子の側面を拡大した図面代替写真で あり、 (B)は実施例 1に係る半導体発光素子の別の側面を拡大した図面代替写真で あり、 (C)は従来の半導体発光素子である比較例 1の側面を拡大した図面代替写真 であり、 (D)は比較例 1の半導体発光素子の別の側面を拡大した図面代替写真であ る。
[図 7]図 7は、実施形態 2に係る半導体発光素子を示す断面図である。
[図 8]図 8は、実施形態 2に係るウェハおよびこのウェハ上に形成されたィ匕合物半導 体層および電極を示す図である。
[図 9]図 9は、実施形態 2に係るウェハを示す斜視図である。
[図 10]図 10 (A)は、実施例 2に係る半導体発光素子の側面の面粗さを示す図であり 、 (B)は従来の半導体発光素子である比較例 2の側面の面粗さを示す図である。
[図 11]図 11は、比較例 2に係る従来のウェハおよびこのウェハ上に形成された化合 物半導体層および電極を示す図である。
符号の説明
1、 半導体発光素子
2、 2' 個片基板
3、 3' 化合物半導体層
4、 4'
5、 5'
10、 10' ゥ：
11、 12 OF面 11 '、 12' OF面
20、 20' 積層面
21—28 側面
21 '〜28' 側面
31、 31 ' n型半導体層
32、 32' 発光層
33、 33' p型半導体層
発明を実施するための最良の形態
[0013] 最良の実施の形態について説明する前に、実施形態の概要について説明をする。
[0014] 本願の実施形態における半導体発光素子は、単結晶基板に化合物半導体層を積 層し、単結晶基板を分割して個片化することで形成された半導体楽光素子にぉレ、て 、単結晶基板は、（0001)面が、化合物半導体が積層される積層面であり、 (1 - 10 0)面, (0— 110)面， (一 1010)面, (—1100)面， (01— 10)面, (10— 10)面が劈 開面である六方晶系結晶構造を有するものであり、分割された単結晶基板である個 片基板の全ての側面は、単結晶基板の劈開面とは異なる面で形成されてレ、ることを 特徴としたものである。ここで面の表示はミラー指数による表示であり、面表示中にあ る一は一の後に続く数字の上に付くものとする。
[0015] 結晶を劈開面で割ることで、その分割面は平滑な面となるが、単結晶基板の側面を 、単結晶基板における結晶構造の劈開面と異なる面とすることで、分割された単結晶 基板である個片基板の側面は平滑面とならずに微小な凹凸面となる。従って、製造 工程で単結晶基板を分割するときに、個片基板の側面が劈開面と異なる面となるよう にするだけでよいので、光取り出し効率を向上させるために、新たな製造工程を追加 する必要がない。
[0016] 上記半導体勞光素子において、個片基板は、積層面が略矩形状に形成され、個 片基板の一側面力 s、劈開面のいずれカゝに対して 5° 以上、 25° 以下の角度を成す こととしてあよレ、。
[0017] 六角柱状の結晶構造の（1— 100)面， （0— 110)面， （一1010)面， （—1100)面 , (01— 10)面， （10— 10)面である劈開面同士の成す角は 60。 となる。従って、単 結晶基板の積層面を略矩形状に分割し個片基板を形成する際に、その分割面が、 劈開面のいずれかに対して所定角度を成すように分割することで、個片基板のいず れの側面も劈開面とは異なる面とすることができる。また、その所定角度を 5° 以上、 25° 以下とすることで、個片基板のいずれの側面も劈開面に対して成す角度を 5° 以上確保することができる。従ってこのように角度を規定することにより、劈開面を避 けて分割するときに劈開面力も割れてしまうことを防止することができるとともに、確実 に側面に凹凸を形成することができる。
[0018] また、個片基板は、積層面が略矩形状に形成され、個片基板の一側面が、劈開面 のいずれかに対して 10° 以上、 20° 以下の角度を成すこととしてもよい。
[0019] 個片基板の一側面を、劈開面のいずれかに対して 10° 以上、 20° 以下の角度を 成すように分割することで、個片基板のいずれの側面も劈開面に対して成す角度を 1 0° 以上確保することができる。従ってこのように角度を規定することにより、劈開面を 避けて分割するときに劈開面力 割れてしまうことを、より確実に防止することができる とともに、より多くの凹凸を形成することができるので、より光の取り出し効率を上げる こと力できる。
[0020] また、単結晶基板は、窒化ガリウム系化合物半導体、酸化亜鉛系化合物半導体、 炭化珪素系化合物半導体または窒化アルミニウム系化合物半導体のいずれかで形 成されてレ、ることとしてもよレ、。
[0021] 単結晶基板を、窒化ガリウム系化合物半導体、酸化亜鉛系化合物半導体、炭化珪 素系化合物半導体または窒化アルミニウム系化合物半導体のいずれかで形成する と、これらは（1一 100)面， （0— 110)面， （— 1010)面， （一 1100)面， （01— 10)面 ， （10— 10)面が劈開面である六方晶系結晶構造を有するため、化合物半導体が積 層される積層面を (0001)面とし、積層面が略矩形状となるように、また分割面が劈 開面のいずれかに対して所定角度を成すように、単結晶基板を分割した場合、分割 された個片基板の全ての側面を劈開面とは異なる面とすることができる。
[0022] また、単結晶基板に積層される化合物半導体層は、窒化ガリウム系化合物半導体 、酸ィヒ亜鉛系化合物半導体または窒化アルミニウム系化合物半導体のレ、ずれかで 形成されてレ、ることとしてもよレ、。 [0023] 化合物半導体層は、窒化ガリウム系化合物半導体、酸化亜鉛系化合物半導体また は窒化アルミニウム系化合物半導体のいずれかで形成することができる。特に、単結 晶基板が、窒化ガリウム系化合物半導体、酸化亜鉛系化合物半導体または窒化ァ ルミ二ゥム系化合物半導体のいずれかであるときには、化合物半導体層を結晶基板 と同じ結晶方位で積層することができる。従って、単結晶基板を分割して個片基板と したときに、化合物半導体層の側面も劈開面と異なる面となるので、光取り出し効率 を向上させることができる。
[0024] 本願の実施形態におけるウェハは、半導体発光素子を形成する化合物半導体層 が積層される単結晶基板であるウェハにおいて、単結晶基板は、（0001)面力 化 合物半導体が積層される積層面であり、（1— 100)面， （0— 110)面， （一 1010)面 , (— 1100)面， （01— 10)面， （10— 10)面が劈開面である六方晶系結晶構造を有 するものであり、単結晶基板の結晶方向を示す OF面は、劈開面とは異なる面で形成 されていることを特徴としたものである。
[0025] ウェハを分割するときや電極パターンを形成するときの基準となる OF面を、単結晶 基板の劈開面とは異なる面とすることで、このウェハに化合物半導体を積層して、単 結晶基板であるウェハ上に矩形状の発光素子の側面が OF面に平行または垂直に なるようにパターニングし、これに沿って分割すれば、分割された単結晶基板 (個片 基板)の側面が劈開面とは異なる面とすることできる。個片基板の側面を劈開面と異 なる面とすることで、その側面は平滑面とならずに微小な凹凸面となる。従って、製造 工程で単結晶基板を分割するときに個片基板の側面が劈開面と異なる面となるよう にするだけでよいので、光取り出し効率を向上させるために、新たな製造工程を追加 する必要がない。
[0026] 上記ウェハにおいて、 OF面は、劈開面のいずれかに対して 5° 以上、 25° 以下の 角度を成すこととしてもよい。
[0027] 単結晶基板の（0001)面が、化合物半導体が積層される積層面であり、 (1 - 100) 面, (0— 110)面， （一 1010)面， (— 1100)面， (01— 10)面, (10— 10)面が劈開 面である六方晶系結晶構造を有するものとすると、（1一 100)面， （0— 110)面， （一 1010)面， （— 1100)面， （01— 10)面， （10— 10)面のそれぞれが成す角は 60° となる。従って、ウェハを分割するときや電極パターンを形成するときの基準となる o
F面を、劈開面のいずれかに対して所定角度を成す面で形成することで、このウェハ に化合物半導体を積層して、単結晶基板であるウェハ上に矩形状の発光素子の側 面が OF面に平行または垂直になるようにパターニングし、これに沿って分割すれば 、分割された単結晶基板 (個片基板)のいずれの側面も劈開面とは異なる面とするこ とができる。また、その所定角度を 5° 以上、 25° 以下とすることで、個片基板のいず れの側面も劈開面に対して 5° 以上確保することができる。従って、劈開面を避けて 分割するときに劈開面力 割れてしまうことを防止することができるとともに、確実に側 面に凹凸を形成することができる。
[0028] また、 OF面は、劈開面のいずれかに対して 10° 以上、 20° 以下の角度を成すこ ととしてもよレ、。
[0029] ウェハを分割するときや電極パターンを形成するときの基準となる OF面を、劈開面 のいずれかに対して 10° 以上、 20° 以下の角度を成す面で形成することで、このゥ ェハに化合物半導体を積層して、単結晶基板であるウェハ上に矩形状の発光素子 の側面が OF面に平行または垂直になるようにパターエングし、これに沿って分割す れば、分割された単結晶基板 (個片基板)のいずれの側面も劈開面に対して成す角 度を 10° 以上確保することができる。従って、劈開面を避けて分割するときに劈開面 力も割れてしまうことを、より確実に防止することができるとともに、より多くの凹凸を形 成することができるので、より光の取り出し効率を上げることができる。
[0030] また、単結晶基板は、窒化ガリウム系化合物半導体、酸化亜鉛系化合物半導体、 炭化珪素系化合物半導体または窒化アルミニウム系化合物半導体のいずれかで形 成されてレ、ることとしてもよレ、。
[0031] 単結晶基板を、窒化ガリウム系化合物半導体、酸化亜鉛系化合物半導体、炭化珪 素系化合物半導体または窒化アルミニウム系化合物半導体のいずれかで形成する と、これらは（1— 100)面， （0— 110)面， （— 1010)面， （— 1100)面， （01— 10)面 ， （10— 10)面が劈開面である六方晶系結晶構造を有するため、化合物半導体が積 層される積層面を (0001)面とし、積層面が略矩形状となるように、また分割面が劈 開面のいずれかに対して所定角度を成すように、単結晶基板を分割した場合、分割 された個片基板の全ての側面を劈開面とは異なる面とすることができる。
[0032] 本願の別の実施形態における半導体発光素子は、単結晶基板に化合物半導体層 を積層し、前記単結晶基板を分割して個片化することで形成された半導体発光素子 において、単結晶基板は、 a面が、前記化合物半導体が積層される積層面であり、こ れと直交する c面おょぴ m面が劈開面である六方晶系結晶構造を有するものであり、 分割された単結晶基板である個片基板の全ての側面は、単結晶基板の劈開面とは 異なる面で形成されていることを特徴としたものである。
[0033] 結晶を劈開面で割ることで、その分割面は平滑な面となるが、単結晶基板の側面を 、単結晶基板における結晶構造の劈開面と異なる面とすることで、分割された単結晶 基板である個片基板の側面は平滑面とならずに微小な凹凸面となる。従って、製造 工程で単結晶基板を分割するときに、個片基板の側面が劈開面と異なる面となるよう にするだけでよいので、光取り出し効率を向上させるために、新たな製造工程を追加 する必要がない。
[0034] 上記半導体発光素子において、個片基板は、積層面が略矩形状に形成され、個 片基板の一側面力 劈開面である c面と m面のいずれかに対して 5° 以上、 85° 以 下の角度を成すこととしてもよい。
[0035] a面を表面とする六方晶結晶構造の基板においては、劈開面となる c面と m面はとも に基板表面に垂直で互いの成す角は 90° となる。従って、単結晶基板の積層面を 略矩形状に分割し個片基板を形成する際に、その分割面が、 c面あるいは m面のい ずれかに対して所定角度を成すように分割することで、個片基板のいずれの側面も 劈開面とは異なる面とすることができる。また、その所定角度を 5° 以上、 85° 以下と することで、個片基板のいずれの側面も劈開面に対して成す角度を 5° 以上確保す ることができる。従って、劈開面を避けて分割するときに劈開面力 割れてしまうことを 防止することができるとともに、確実に側面に凹凸を形成することが出来る。
[0036] また、個片基板は、積層面が略矩形状に形成され、個片基板の一側面が、 c面と m 面のいずれかに対して 30° 以上、 60° 以下の角度を成すこととしてもよレ、。こうする ことで、個片基板のいずれの側面も劈開面に対して成す角度を 15° 以上確保するこ とができる。従って、劈開面を避けて分割するときに劈開面力 割れてしまうことを、よ り確実に防止することができるとともに、より多くの凹凸を形成することが出来るので、 より光の取り出し効率を上げることが出来る。
[0037] また、単結晶基板が、窒化ガリウム系化合物半導体、酸化亜鉛系化合物半導体、 炭化珪素系化合物半導体または窒化アルミニウム系化合物半導体のいずれかで形 成されて！、ることとしてもよレ、。
[0038] 単結晶基板を、窒化ガリウム系化合物半導体、酸化亜鉛系化合物半導体、炭化珪 素系化合物半導体または窒化アルミニウム系化合物半導体のいずれかで形成する と、これらは c面および m面が劈開面である六方晶系結晶構造を有するため、化合物 半導体が積層される積層面を a面とし、積層面がを略矩形状となるように、また分割面 が劈開面である c面と m面のいずれかに対して所定角度を成すように、単結晶基板を 分割した場合、分割された個片基板の全ての側面を劈開面とは異なる面とすることが 出来る。
[0039] また、単結晶基板に積層される化合物半導体層は、窒化ガリウム系化合物半導体 、酸化亜鉛系化合物半導体または窒化アルミニウム系化合物半導体の！/、ずれかで 形成されて!/、ることとしてもよレ、。
[0040] 化合物半導体層は、窒化ガリウム系化合物半導体、酸化亜鉛系化合物半導体また は窒化アルミニウム系化合物半導体のいずれかで形成することができる。特に、単結 晶基板が、窒化ガリウム系化合物半導体、酸化亜鉛系化合物半導体または窒化ァ ルミ二ゥム系化合物半導体のいずれかであるときには、化合物半導体層を結晶基板 と同じ結晶方位で積層することができる。従って、単結晶基板を分割して個片基板と したときに、化合物半導体層の側面も劈開面と異なる面となるので、光取り出し効率 を向上させることができる。
[0041] 本願の別の実施形態におけるウェハは、半導体発光素子を形成する化合物半導 体層が積層される単結晶基板であるウェハにおいて、単結晶基板は、 a面が化合物 半導体が積層される積層面であり、 c面および m面が劈開面である六方晶系結晶構 造を有するものであり、単結晶基板であるウェハの結晶方向を示す OF (Oriented Flat)面は、単結晶基板の劈開面である c面および m面とは異なる面で形成されて！/ヽ ることを特徴としたものである。 [0042] ウェハを分割するときや電極パターンを形成するときの基 となる OF面を、単結晶 基板の劈開面である c面おょぴ m面とは異なる面とすることで、このウエノ、に化合物 半導体を積層して、単結晶基板であるウェハ上に矩形状の発光素子の側面力 S〇F面 に平行または垂直になるようにパターニングし、これに沿って分割すれば、分割され た単結晶基板 (個片基板)の側面が劈開面とは異なる面とすることできる。個片基板 の側面を劈開面と異なる面とすることで、その側面は平滑面とならずに微小な囬凸面 となる。従って、製造工程で単結晶基板を分割するときに個片基板の側面が劈開面 と異なる面となるようにするだけでよいので、光取り出し効率を向上させるために、新 たな製造工程を追加する必要がなレ、。
[0043] 上記ウェハにおいて、 OF面は、劈開面のいずれかに対して 5° 以上、 85° 以下の 角度を成すこととしてもよい。
[0044] a面を表面とする六方晶結晶構造の基板においては、劈開面である c面と m面はと もに基板表面に垂直で互いの成す角は 90° となる。従って、ウェハを分割するとき や電極パターンを形成するときの基準となる OF面を、劈開面である c面と m面のいず れかに対して所定角度を成す面で形成することで、このウェハにィヒ合物半導体を積 層して、単結晶基板であるウェハ上に矩形状の発光素子の側面が OF面に平行また は垂直になるようにパターニングし、これに沿って分割すれば、分割された単結晶基 板 (個片基板）のいずれの側面も劈開面とは異なる面とすることができる。また、その 所定角度を 5° 以上、 85° 以下とすることで、個片基板のいずれの側面も劈開面に 対して 5° 以上確保することができる。従って、劈開面を避けて分割するときに劈開 面から割れてしまうことを防止することができるとともに、確実に側面に凹凸を形成す ることが出来る。
[0045] また、 OF面は、劈開面である c面と m面のいずれかに対して 30° 以上、 60° 以下 の角度を成すこととしてもよい。
[0046] ウェハを分割するときや電極パターンを形成するときの基準となる〇F面を、劈開面 である c面と m面のいずれかに対して 30° 以上、 60° 以下の角度を成す面で形成 することで、このウェハに化合物半導体を積層して、単結晶基板であるウェハ上に矩 形状の発光素子の側面が OF面に平行または垂直になるようにパターニングし、これ に沿って分割すれば、分割された単結晶基板 (個片基板)のいずれの側面も劈開面 に対して成す角度を 30° 以上確保することができる。従って、劈開面を避けて分割 するときに劈開面力 割れてしまうことを、より確実に防止することができるとともに、よ り多くの凹凸を形成することが出来るので、より光の取り出し効率を上げることが出来 る。
[0047] また、単結晶基板が、窒化ガリウム系化合物半導体、酸化亜鉛系化合物半導体、 炭化珪素系化合物半導体または窒化アルミニウム系化合物半導体のいずれかで形 成されていることとしてもよい。
[0048] 単結晶基板を、窒化ガリウム系化合物半導体、酸化亜鉛系化合物半導体、炭化珪 素系化合物半導体または窒化アルミニウム系化合物半導体のいずれかで形成する と、これらは c面および m面が劈開面である六方晶系結晶構造を有するため、化合物 半導体が積層される積層面を a面とし、積層面がを略矩形状となるように、また分割面 が劈開面である c面と m面のいずれかに対して所定角度を成すように、単結晶基板を 分割した場合、分割された個片基板の全ての側面を劈開面とは異なる面とすることが 出来る。
[0049] 以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の図面におい ては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照 符号で示す。
[0050] (実施形態 1)
実施形態 1に係る半導体発光素子を図 1および図 2に基づいて説明する。図 1は、 本実施の形態に係る半導体発光素子 1を示す断面図である。図 2は、本実施形態に 係るウェハおよびこのウェハ上に形成された化合物半導体層および電極を示す図で ある。
[0051] 図 1に示すように半導体発光素子 1は、個片基板 2と、化合物半導体層 3と、 n電極 4と、 p電極 5からなり、ウェハ状態の単結晶基板の上に化合物半導体層を積層したも のを分割して形成されている。単結晶基板である個片基板 2は、光透過性を有するも のであれば使用することができる力 本実施の形態では六方晶系結晶構造を有する 窒化ガリウム系化合物半導体、炭化珪素系化合物半導体、酸化亜鉛系化合物半導 体または窒化アルミニウム系化合物半導体のいずれかで形成することができる。
[0052] 半導体発光素子 1は、図 2に示すウェハ 10の積層面 20を略矩形状に分割すること で形成される。なお、図 2の A—A'線断面図が図 1である。そして個片基板 2の側面 21〜24は、ウェハ 10から個片とするときに劈開面とは異なるように分割されているの で、その表面は劈開面で分割したときと比較して微小な凹凸が多く形成されている。
[0053] 化合物半導体層 3は、この六方晶系結晶構造を有する個片基板 2の（0001)面上 に積層されている。また、化合物半導体層 3の結晶品質を良好なものとするために、 化合物半導体層 3を積層する面を，個片基板 2の（0001)面から 0· 2° 〜5° ずれ た面とすることも可能である。
[0054] 化合物半導体層 3は、例えば個片基板 2が窒化ガリウム系化合物半導体や、炭化 珪素系化合物半導体や、酸化亜鉛系化合物半導体や、窒化アルミニウム系化合物 半導体であれば、窒化ガリウム系化合物半導体層としたり、酸化亜鉛系化合物半導 体であれば酸化亜鉛系化合物半導体層としたりすることができる。特に個片基板 2を 窒化ガリウム系化合物半導体とするときには、化合物半導体層 3は窒化ガリウム系化 合物半導体とするのが望ましい。また、個片基板 2を酸化亜鉛系化合物半導体とす るときには、化合物半導体層 3は酸化亜鉛系化合物半導体層とするのが望ましい。 '
[0055] 化合物半導体層 3は、有機金属気相成長法を用いて成長させることができる力 分 子線エピタキシー法や有機金属分子線エピタキシー法等を用いることも可能である。
[0056] このような材質の化合物半導体層 3を単結晶基板 (ウェハ 10)に成長させると、単結 晶基板の劈開面の方向と化合物半導体層 3の劈開面の方向が一致した状態で化合 物半導体層 3が積層されるので、化合物半導体層 3の側面も微小な凹凸面とすること ができる。
[0057] 化合物半導体層 3は、 n型半導体層 31と、発光層 32と、 p型半導体層 33とを備えて いる。 n型半導体層 31と個片基板 2との間にバッファ層を設けることも可能である。化 合物半導体層 3は、単結晶基板上に結晶成長装置を使って n型半導体層 31と、発 光層 32と、 p型半導体層 33とを順次成長させて形成される。
[0058] n電極 4は、化合物半導体層 3が形成された単結晶基板を、ドライエッチングにより p 型半導体層 33と、発光層 32と、 n型半導体層 31の一部とを除去して、 n電極 4を形 成する領域を露出させ、 'この露出した n型半導体層 31上に形成されている。単結晶 基板が n型の導電性を持つ場合、ドライエッチングにより P型半導体層 33と発光層 32 と n型半導体層 31と単結晶基板の一部とを除去して、露出した単結晶基板上に n電 極 4を形成してもよい。また、単結晶基板の化合物半導体層 3が積層された面とは反 対側の面上に n電極 4を形成してもよ!/、。
[0059] p電極 5は、ボンディング用の電極であり Auで形成されている。この p電極 5は、多 層構造とすることができる。例えば P型半導体層 33とのォーミックコンタクトを得るため にコンタクト層を設けること力 Sできる。このコンタクト層は、 In, Zn， Pt， Pd, Ni、または 、これらの金属を少なくとも 1種類以上含む合金、または導電性膜より形成することが できる。またコンタクト層を、導電性膜とするときには ΙΤΟ, ZnOとすることができる。
[0060] また、コンタクト層の次に p型半導体層 33から通過する光を個片基板 2の方向へ反 射させるための反射層を設けることができる。この反射層は、 Ag, Al, Rhまたは、こ れらの金属を少なくとも 1種類以上含む合金より形成することができるが、 Agまたは A g合金が高！/、反射率を有してレ、るので望ましレ、。
[0061] ここで、化合物半導体層が積層された単結晶基板を分割して形成される半導体発 光素子 1について、図 2と、更に図 3を参照しながら詳細に説明する。図 3は、本実施 の形態に係るウェハを示す斜視図である。
[0062] 図 2および図 3に示すようにウェハ 10は、積層面 20上に化合物半導体層 3が積層 され、 n電極 4、 p電極 5が形成されたものであり、スクライブされた後、スクライプライン に沿って分割して個片化され半導体発光素子 1となる。このウェハ 10は、ウェハ 10を 分割するときや電極パターンを形成するときの基準となる OF面 11が形成された略円 盤状であり、六方晶系結晶構造を有する窒化ガリウム系化合物半導体、炭化珪素系 化合物半導体、酸化亜鉛系化合物半導体または窒化アルミニウム系化合物半導体 で形成されている。六方晶系結晶構造をもつこれらの半導体において、劈開面であ る（1— 100)面， （0— 110)面， （— 1010)面， （一 1100)面， （01— 10)面， (10- 1 0)面のそれぞれが成す角は 60° である。
[0063] ウェハ 10上には、矩形状の半導体発光素子の側面が〇F面 11に平行または垂直 になるように、またその配列が〇F面 11に対し垂直および平行になるように n電極 4、 p 電極 5が形成されており、このウェハ 10を分割するときは、 OF面 11に平行方向また は垂直方向に電極パターンに沿って行われる。本実施の形態では、この OF面 11が 劈開面である（1一 100)面に対して 15° の角度 Θを成した状態で設けられている。 ウェハ 10を、電極パターンに沿って分割することによって、矩形状に形成された個片 基板 2の側面 21は、劈開面である（1一 100)面に対して 15° の角度を成した状態と なる。
[0064] つまり、個片基板 2の側面 21と（1— 100)面の成す角度を 15° とすることで、側面 21は（10— 10)面に対して 45° の角度を成し、（01— 10)面に対して 75° の角度 を成すこととなる。また側面 21に隣接した一方の側面 22は、（1一 100)面に対して 7 5° の角度を成し、（10— 10)面に対して 45° の角度を成し、（01— 10)面に対して 15° の角度を成すこととなる。
[0065] 側面 21の反対側となる側面 23も、側面 21と同様に（1一 100)面に対して 15° の 角度を成し、（10— 10)面に対して 45° の角度を成し、（01— 10)面に対して 75° の角度を成すこととなる。更に、側面 22に平行である側面 24は、側面 22と同様に（1 — 100)面に対して 75° の角度を成し、（10— 10)面に対して 45° の角度を成し、 ( 01— 10)面に対して 15° の角度を成すこととなる。
[0066] 従って、単結晶基板とその上に積層された化合物半導体層を有するウェハ 10をこ のように分割し個片とすることで、個片基板 2の側面 21〜24を劈開面とは異なる面と することができる。
[0067] この分割は、レーザースクライブ装置で、ウェハ 10をそれぞれ個片に区分する深さ 数十/ mの溝を形成し、この溝を割ることで容易に行うことができる。
[0068] なお、このレーザースクライブ装置による溝は、ウェハ 10の化合物半導体層 3が積 層された側の面に形成しても、化合物半導体層 3が積層された面とは反対側の面に 形成してもよいが、化合物半導体層 3が積層された面とは反対側の面に溝を形成し た方が、個片に分割後の化合物半導体層 3の分割面にも、個片基板 2と同様の凹凸 ができるので望ましい。
[0069] このように個片基板 2の側面 21〜24を劈開面とは異なる面とすることで、側面 21〜 24が平滑面とならずに微小な凹凸が形成された面とすることができ、光取り出し効率 を向上させることができる。
[0070] このように、製造工程で単結晶基板を分割するときに個片基板 2の側面が劈開面と 異なる面となるようにするだけでよいので、半導体発光素子 1の側面に凹凸を形成し て光取り出し効率を向上させるために、新たな製造工程を追加する必要がない。従 つて、製造時の煩雑さや、製造コストの増大を抑制することができる。
[0071] 本実施の形態では、個片基板 2の側面を劈開面に対して 15° の角度を成すように 分割した場合を説明した。これは、個片基板 2の基準とした側面を劈開面に対して 15 ° の角度を成すようにすると、いずれの劈開面に対しても 15° 以上の角度を成すこ とできる力 異なる劈開面同士が成す角度は必ず 60° となるので、個片基板 2の基 準とした側面が劈開面に対して成す角度は、 0° より大きく 30° 未満であればよい。
[0072] しかし、その角度が 0° または 30° に近いと劈開が容易な劈開面力 割れるおそ れがある。従って、その角度を 5° 以上、 25° 以下とすることで、個片基板 2のいず れの側面も劈開面に対して 5° 以上の角度を成すことができるので、劈開面を避けて 分割するときに劈開面から割れてしまうことを防止することができる。
[0073] 更に、個片基板 2の側面を、劈開面に対して 10° 以上、 20° 以下の角度を成すよ うにすると、個片基板 2のいずれの側面も劈開面に対して 10° 以上の角度を成すこ とができるので、より確実に劈開面から割れてしまうことが防丘できるとともに、より多く の凹凸が形成でき、光の取り出し効率を更に高めることができる。
[0074] (実施形態 2)
実施形態 2に係る半導体発光素子を図 7および図 8に基づいて説明する。本実施 形態に係る半導体発光素子 1 'の構造および形状は、外見上は実施形態 1に係る半 導体発光素子 1と同じである力 外表面の面方位が実施形態 1とは異なっているので 、符号を実施形態 1とは変えている。
[0075] 図 7に示すように半導体発光素子 は、個片基板 2'と、化合物半導体層 3'と、 n電 極 4'と、 p電極 5'からなり、ウェハ状態の単結晶基板の上に化合物半導体層を積層 したものを分割して形成されている。単結晶基板である個片基板 2'は、光透過性を 有するものであれば使用することができるが、本実施の形態では六方晶系結晶構造 を有する窒化ガリウム系化合物半導体、炭化珪素系化合物半導体、酸化亜鉛系化 合物半導体または窒化アルミニウム系化合物半導体のいずれかで形成することがで きる。
[0076] 半導体発光素子 1 'は、図 8に示すようにウェハの積層面 20'を略矩形状に分割す ることで、形成される。なお、図 7は図 8の B— B'線断面図である。そして個片基板 2' の側面 21 '〜24'は、ウェハから個片とするときに劈開面とは異なるように分割されて いるので、その表面は劈開面で分割したときと比較して微小な凹凸が多く形成されて いる。
[0077]. 化合物半導体層 3'は、この六方晶系結晶構造を有する個片基板 2'の a面上に積 層されている。また、化合物半導体層 3'の結晶品質を良好なものとする為に、化合 物半導体層 3 'を積層する面を，個片基板 2'の a面から 0. 2° 〜5° ずらした面とす ることも可肯である。
[0078] 化合物半導体層 3'は、例えば個片基板 2'が窒化ガリウム系化合物半導体や、炭 化珪素系化合物半導体や、酸化亜鉛系化合物半導体や、窒ィ匕アルミニウム系化合 物半導体であれば、窒化ガリウム系化合物半導体層としたり、酸化亜鉛系化合物半 導体であれば酸ィヒ亜鉛系化合物半導体層としたりすることができる。特に個片基板 2 'を窒化ガリウム系化合物半導体とするときには、化合物半導体層 3'は窒化ガリウム 系化合物半導体とするのが望ましい。また、個片基板 2'を酸化亜鉛系化合物半導 体とするときには、化合物半導体層 3 'は酸化亜鉛系化合物半導体層とするのが望ま しい
このような材質の化合物半導体層 3'を単結晶基板 2'に成長させると、単結晶基板 2'の劈開面の方向と化合物半導体層 3 'の劈開面の方向が一致した状態で化合物 半導体層 3'が積層されるので、化合物半導体層 3'の側面も微小な凹凸面とすること ができる。
[0079] 化合物半導体層 3'は、 n型半導体層 31 'と、発光層 32'と、 p型半導体層 33'とを 備えている。 η型半導体層 31 'と個片基板 2'との間にバッファ層を設けることも可能 である。化合物半導体層 3'の形成方法は、実施形態 1と同じである。
[0080] η電極 4，および ρ電極 5'の形状や構成、形成場所、形成方法などにっレ、ては、実 施形態 1と同じである。 [0081] また、コンタクト層の次に p型半導体層 33'から通過する光を個片基板 2'の方向へ 反射させるための反射層を設けることができる。この反射層は、 Ag, Al, Rhまたは、 これらの金属を少なくとも 1種類以上含む合金より形成することができるが、 Agまたは Ag合金が高い反射率を有してレ、るので望ましレ、。
[0082] ここで、化合物半導体層が積層された単結晶基板を分割して形成される半導体発 光素子 1 'について、図 8、更に図 9を参照しながら詳細に説明する。
[0083] 図.8およぴ図 9に示すようにウェハ 10'は、単結晶基板上に化合物半導体層 3'が 積層され、 n電極 4'、 p電極 5 'が形成されたものであり、スクライプされた後、スクライ プラインに沿って分割して個片化され半導体発光素子 1 'となる。このウエノ、 10'は、 ウェハを分割するときや電極パターンを形成するときの基準となる OF面 11 'が形成さ れた矩形の板状であり、六方晶系結晶構造を有する窒化ガリウム系化合物半導体、 炭化珪素系化合物半導体、酸化亜鉛系化合物半導体または窒化アルミニウム系化 合物半導体で形成されている。六方晶系結晶構造をもつこれらの半導体において、 劈開面である c面と m面との成す角は 90° である。
[0084] ウェハ 10'上には、矩形状の発光素子の側面が OF面 11 'に平行または垂直にな るように、またその配列が OF面 11 'に対し垂直および平行になるように n電極 4'、 p 電極 5'が形成されており、このウェハ 10'を分割するときは、 OF面 11 'に平行方向 または垂直方向に電極パターンに沿って行われる。本実施の形態では、この OF面 1 が劈開面である m面に対して 45° の角度を成した状態で設けられている。ウェハ 10'を、電極パターンに沿って分割することによって、矩形状に形成された個片基板 2'の側面 21 'は、劈開面である m面に対して 45° の角度を成した状態となる。
[0085] つまり、個片基板 2'の側面 21 'と m面のなす角度を 45° とすることで、側面 21 'は c 面に対しても 45° の角度を成すこととなる。また側面 21 'に隣接した一方の側面 22' は、 m面に対して 45° の角度を成し、 c面に対しても 45° の角度を成すこととなる。
[0086] 側面 21 'の反対側となる側面 23'も、側面 21 'と同様に m面に対して 45° の角度を 成し、 c面に対しても 45° の角度を成すこととなる。更に、側面 22'に平行である側面 24'は、側面 22'と同様に m面に対して 45° の角度を成し、 c面に対しても 45° の角 度を成すこととなる。 [0087] 従って、単結晶基板とその上に積層された化合物半導体層を有するウェハ 10'を このように分割して個片とすることで、個片基板 2'の側面 2 〜24'を劈開面とは異 なる面とすること力 Sできる。
[0088] この分害 IJは、レーザースクライプ装置で、ウェハ 10'をそれぞれ個片に区分する深 さ数十 a mの溝を形成し、この溝に沿って割ることで容易に行うことができる。
[0089] 尚、このレーザースクライブによる溝は、ウエノ、 10'の化合物半導体層 3'が積層さ れた側の面に形成しても、化合物半導体層 3'が積層された面とは反対側の面に形 成しても良い。
[0090] このように個片基板 2'の側面 21 '〜24'を劈開面とは異なる面とすることで、側面 2 1 '〜24'が平滑面とならずに微小な凹凸が形成された面とすることができ、光取り出 し効率を向上させることができる。
[0091] このように、製造工程で単結晶基板を分割するときに個片基板 2'の側面が劈開面 と異なる面となるようにするだけでよいので、半導体発光素子 1 'の側面に凹凸を形成 して光取り出し効率を向上させるために、新たな製造工程を追加する必要がない。従 つて、製造時の煩雑さや、製造コストの増大を抑制することができる。
[0092] 本実施の形態では、個片基板 2'の側面を劈開面に対して 45° の角度を成すよう に分割した場合を説明した。これは、個片基板 2'の基準とした側面を劈開面に対し て 45° の角度を成すようにすると、いずれの劈開面に対しても 45° の角度を成すこ とできる力 異なる劈開面同士が成す角度は必ず 90° となるので、個片基板 2'の基 準とした側面が劈開面に対して成す角度は、 0° より大きく 90° 未満であればよい。
[0093] しかし、その角度が 0° または 90° に近いと劈開が容易な劈開面力 割れるおそ れがある。従って、その角度を 5° 以上、 85° 以下とすることで、個片基板 2のいず れの側面も劈開面に対して 5° 以上の角度を成すことができるので、劈開面を避けて 分割するときに劈開面力 割れてしまうことを防止することができる。
[0094] 更に、個片基板 2'の側面を、劈開面に対して 30° 以上、 60° 以下の角度を成す ようにすると、個片基板 2'のいずれの側面も劈開面に対して 30° 以上の角度を成す ことができるので、より確実に劈開面力 割れてしまうことが防止できるとともに、より多 くの凹凸が形成でき、光の取り出し効率をさらに高めることができる。 実施例
[0095] ぐ実施例 1〉
図 1に示す形状の実施形態 1で説明した半導体発光素子 1を実際に作製した。そ の半導体発光素子 1の製造方法の一例を、以下に説明する。なお、図 4 (A)および 同図（B)は、本実施例の半導体発光素子の側面の面粗さを示すグラフである。図 5 は、従来のウェハおよびこのウェハ上に形成された化合物半導体層および電極を示 す図である。図 6 (A)および同図（B)は本実施例の半導体発光素子の顕微鏡写真 であり、図 6 (C)および同図（D)は比較としての従来の半導体発光素子の顕微鏡写 真である。
[0096] なお、作製した際の厚み、大きさなどは、一例であり以下の数値に限定されるもの ではなぐ適宜変更することも可能である。
[0097] 以下の説明では主として有機金属気相成長法を用いた窒化ガリウム系化合物半導 体の成長方法を示すものである力 S、成長方法はこれに限定されるものではなぐ分子 線エピタキシー法や有機金属分子線エピタキシー法等を用いることも可能である。
[0098] 分割後に個片基板 2となる単結晶基板として、六方晶の結晶構造を持つ窒化ガリウ ムカらなる厚さ約 350 μ πι、直径 2インチ（50. 8mm)のウェハを用いた。このウエノ、 は、化合物半導体層を積層する積層面 20が（0001)面であり、その表面は鏡面に仕 上げられており、また OF面 11が単結晶基板の劈開面である（1一 100)面に対し 15 。 の角度 0を成すように形成されたものである。
[0099] この単結晶基板を反応管内の基板ホルダーに載置した後、単結晶基板の温度を 1 060°Cにして 10分間保ちながら、水素ガスを 4リットル Z分、窒素ガスを 4リットル Z分 、アンモニアを 2リットル Z分の流量により流し、単結晶基板の表面に付着している有 機物等の汚れや水分を取り除くためのクリーニングを行った。
[0100] 次に、単結晶基板の温度を 1060°Cに保持したままで、キャリアガスとして窒素ガス を 15リットルノ分及び水素ガスを 4リットル/分の流量により流しながら、アンモニアを 2リットル/分、トリメチルガリウム（以下、 TMGと略称する。 )を 80 μ πιοΐΖ分、 ΙΟρρ m希釈のモノシランを lOccZ分の流量により供給して、 Siをドープした GaN力もなる n型半導体層 31を 2 μ mの厚さにまで成長させた。この n型半導体層 31の電子濃度 は 1 X 10 cm である。
[0101] n型半導体層 31を成長させた後、単結晶基板の温度を 1060°Cに保持したままで、 モノシランの供給を止め、キャリアガスとして窒素ガスを 15リットル/分および水素ガ スを 4リットル Z分の流量により流しながら、アンモニアを 2リットル/分、 TMGを 40 μ molZ分、トリメチルアルミニウム（以下、 TMAと略称する。 )を 3 μ πιο1ノ分の流量に より供給して、アンドープの Al Ga Nからなるクラッド層（図示せず）を 0. 05 /z m
0.05 0.95
の厚さにまで成長させた。このクラッド層の電子濃度は 5 X lC^cm— 3である。
[0102] クラッド層を成長させた後、 TMGと TMAの供給を止め、単結晶基板の温度を 700 °Cまで降下させ、この温度に維持しながら、キャリアガスとして窒素を 12リットル Z分、 アンモニアを 8リットル/分、 TMGを 4 μ molZ分、トリメチルインジウム（以下、 TMIと 略称する。）を 5 / molZ分の流量により供給して、アンドープの In Ga Nからなる
0.15 0.85 量子井戸構造の井戸層（図示せず）を 2nmの厚さにまで成長させた。
[0103] 井戸層を成長後、 TMIの供給を止め、キャリアガスとして窒素を 12リットル Z分、ァ ンモニァを 8リットル Z分、 TMGを 20 mol/分の流 iにより供給して、アンドープ の GaN力 なる障壁層（図示せず）を 12nmの厚さにまで成長させた。そして、 TMG の供給を止め、同様の手順を繰り返すことにより、さらに井戸層（図示せず）、障壁層 (図示せず）、井戸層（図示せず）、障壁層（図示せず)、井戸層（図示せず)を形成し た。すなわち、井戸層を 4層、障壁層を 3層、それぞれ交互に積層した。
[0104] 最後の井戸層（図示せず）を成長させた後、 TMIの供給を止め、キャリアガスとして 窒素を 14リットル/分、アンモニアを 6リットル Z分、 TMGを 2 μ mol.Z分、 TMAを 0 . 15 molZ分の流量により供給して、単結晶基板の温度を 1060°Cに向けて昇温 させながら、弓 Iき続きアンドープの Al Ga N (図示せず）を 3nmの厚さにまで成長
0.05 0.95
させた。
[0105] 次に、単結晶基板の温度を上げて 1060°Cに達したら、キャリアガスとして窒素ガス を 15リットル Z分及び水素ガスを 4リットル Z分の流量により流しながら、アンモニアを 2リットル/分、 TMGを 40 molZ分、 TMAを 3 μ molZ分、ビスシクロペンタジェ ニルマグネシウム（以下、 Cp Mgと略称する。）を 0· Ι μ πιοΐΖ分の流量により供給し
2
て、 Mgをドープした Al Ga Nからなる p型半導体層 33を 200nmの厚さにまで成 長させた。この p型半導体層 33の Mg濃度は 1 X 10 cm である。
[0106] ρ型半導体層 33を成長させた後、 TMGと TMAと Cp Mgの供給を止め、窒素ガス を 8リットノレノ分、アンモニアを 2リットル Z分の流量により流しながら、単結晶基板の 温度を室温程度にまで冷却させて、単結晶基板の上に窒化ガリウム系化合物半導 体による化合物半導体層 3が積層されたウェハ 10を反応管から取り出す。
[0107] このようにして形成した窒化ガリウム系化合物半導体 3からなる積層構造に封して、 別途ァニールを施すことなぐその表面上に CVD法により SiO膜を堆積させた後、フ オトリソグラフィ一とウエットエッチングにより一辺の長さが 0. 8mmの正方形状にパタ ーンユングしてエッチング用の Si〇マスクを形成させた。次に、反応性イオンエツ チング法により、 p型半導体層 33と発光層 32とクラッド層と n型半導体層 31の一部と を約 500nmの深さ分、積層方向と逆の方向に向かって除去して、 n型半導体層 31 の表面を露出させた。
[0108] そして、フォトリソグラフィ一とスパッタ法により、露出された n型半導体層 31の表面 の一部に、 lOOnm厚の Tiからなるコンタクト層と 500nm厚の Auからなる n側ボンディ ング層とが積層された n電極 4を形成した。更に、エッチング用の SiOマスクをウエット エッチングにより除去させた後、フォトリソグラフィ一とスパッタ法により、 p型半導体層
33の表面のほぼ全面に、 3nm厚の Ptからなるコンタクト層（図示せず）と 300nm厚 の Rhからなる反射層と 800mn厚の Auからなる:側ボンディング層とが積層された p 電極 5を形成した。
[0109] 以上、 3回のフォトリソグラフィ一の際、矩形状の発光素子の側面が OF面 11と平行 又は垂直となるように、碁盤の目のようにパターニングされてレ、るフォトマスクを〇F面 11に合わせることにより、図 2のようにエッチングパターンおよび n電極 4、 p電極 5の 配列が〇F面 11に対し垂直および平行となったウェハ 10が得られる。
[0110] この後、ウェハ 10の化合物半導体層 3が積層された面とは反対側の面を研磨して 3 00 μ m程度の厚さに調整する。
[0111] 次に、レーザースクライブ装置により、ウェハ 10の化合物半導体層 3が積層された . 面とは反対側の面に深さ 70 μ mの割り溝を、 OF面 11に対し垂直おょぴ平行に伸び るように形成する。そして化合物半導体層 3が積層された面側にローラーを当てて、 ウェハ 10をスクライブラインに沿って分割して個片化し、一-辺の長さが 0. 8mmの正 方形状の半導体発光素子 1を得た。
[0112] このようにして得られた半導体発光素子 1は、 OF面 11が単結晶基板の劈開面であ る（1— 100)面に対し 15° の角度を成すように形成されているので、その全ての側 面が劈開面に対し 15° の角度を成している。
[0113] 図 4 (A)に、劈開面（1一 100)面に対し 15° の角度を成した半導体発光素子 1の 側面 21の表面粗さを示す。また、図 4 (B)に、図 5に示すように OF面 12を劈開面（1 一 100)面に平行させて形成し、 OF面 12に対し垂直方向および平行方向にスクライ ブ溝を形成して分割するとレ、う、従来の方法により作製した従来の半導体発光素子 を比較例 1として、その側面 25の表面粗さを示す。
[0114] 図 4 (A)に示すように、劈開面（1— 100)面に対して 15° の角度を成す本実施例 の半導体発光素子 1の側面 21には、微小な凹凸が形成されていることが分かる。
[0115] 一方、図 4 (B)に示すように、劈開面（1— 100)面に平行な比較例 1の半導体発光 素子の側面 25は、多少凹凸面となっているものの、図 4 (A)と比較すると平滑な面で あること力 S分力ゝる。
[0116] この様子は、光学顕微鏡などによっても観察することができる。図 6 (A)は、図 2に 示す劈開面（1— 100)面に対して 15° の角度を成す本実施例の半導体発光素子 1 の側面 21の光学顕微鏡写真であり、また図 6 (B)は側面 21に隣接する垂直な側面 2 2の光学顕微鏡写真である。共に半導体発光素子 1の側面 21, 22全面に渡って凹 凸が形成されていることが分かる。これは側面 21， 22のいずれもどの劈開面とも方向 が異なるためである。側面 23は側面 21と、側面 24は側面 22と同じ方向であるので、 凹凸の状態もそれぞれ同じである。
[0117] 図 6 (C)は、図 5に示す劈開面（1— 100)面と平行な比較例 1の半導体発光素子の 側面 25の光学顕微鏡写真であり、また図 6 (D)はそれに隣接する垂直な側面 26の 光学顕微鏡写真である。側面 26は、劈開面と方向が異なるため、側面 21、 22と同様 に凹凸が形成されているが、側面 25は、一部段差が生じてはいるがほとんど平滑な 面となって V、ることが分かる。
[0118] 次に、本実施例に係る半導体発光素子と比較例 1の半導体発光素子とをそれぞれ 、 n電極 4および p電極 5の形成面側を下向きにして、 Siダイオードからなるサブマウ ント上に Auバンプを介して接続し、そのサブマウントをステム上に Agペーストにより 载置して、透明樹脂でモールドして、 350mAの順方向電流で駆動したところ、ともに ピーク発光波長 460nmの青色で発光した。
[0119] しかし、発光出力には違いが見られ、図 5に示すように分割し劈開面と平行方向に 側面を持つ比較例 1の半導体発光素子の光出力は 201mWであったが、図 2に示す ように全ての側面が劈開面と異なるように分割して形成した本実施例に係る半導体 発光素子 1の光出力は 220mWで、劈開面と平行方向に側面を持つ半導体発光素 子より約 10%高い発光出力であった。
[0120] <実施例 2〉
図 7に示す形状の実施形態 2に係る半導体発光素子 1 'を実際に作製した。その半 導体発光素子 1 'の製造方法の一例を、以下に説明する。
[0121] 以下の説明では、主として有機金属気相成長法を用いた窒化ガリウム系化合物半 導体の成長方法を示すものであるが、成長方法はこれに限定されるものではなぐ分 子線エピタキシー法や有機金属分子線エピタキシー法等を用いることも可能である。
[0122] 分割後に個片基板 2'となる単結晶基板には、六方晶の結晶構造を持つ窒化ガリウ ムカらなる厚さ約 350 /_t m、一辺が 10mmの正方形からなるウェハを用いた。このゥ ェハは、半導体層を積層する積層面 20が a面であり、その表面は鏡面に仕上げられ ており、また OF面 11 'が単結晶基板の劈開面である m面に対し 45° の角度を成す ように形成されている。
[0123] この単結晶基板を反応管内の基板ホルダーに載置した後、単結晶基板の表面に 付着してレ、る有機物等の汚れや水分を取り除く為のクリーニングを行った。
[0124] 次に、 Siをドープした GaN力 なる n型半導体層 31，、アンドープの Al Ga Nか らなる n型クラッド層（図示せず）、アンドープの In Ga Nからなる量子井戸構造の 井戸層（図示せず）とアンドープの GaNからなる障壁層（図示せず)を交互に積層し た MQW発光層 32'、Mgをドープした Al Ga N力 なる p型半導体層 33'を順次 成長させた。
[0125] このようにして形成した窒化ガリウム系化合物半導体 3'からなる積層構造に対して 、別途ァニールを施すことなく、その表面上に CVD法により Si〇2膜を堆積させた後、 フォトリソグラフィ一とウエットエッチングにより一辺の長さが 1mmの正方形状にパター ンエングしてエッチング用の SiOマスクを形成させた。そして、反応性イオンエツチン グ法により、 ρ型半導体層 33'と発光層 32'とクラッド層と n型半導体層 31'の一部とを 積層方向と逆の方向に向力つて除去させて、 n型半導体層 31 'の表面を露出させた
[0126] そして、フォトリソグラフィ一とスパッタ法により、露出された η型半導体層 31 'の表面 の一部に、 Ti力もなるコンタクト層と Auからなる η側ボンディング層が積層された η電 極 4，を形成した。さらに、エッチング用の SiOマスクをウエットエッチングにより除去さ
2
せた後、フォトリソグラフィ一とスパッタ法により、 p型半導体層 33'の表面のほぼ全面 に、 Ptからなるコンタクト層（図示せず）と Agからなる反射層と Tiからなるバリア層と A uからなる p側ボンディング層とが積層された p電極 5 'を形成した。
[0127] 以上 3回のフォトリソグラフィ一の際、矩形状の発光素子の側面が OF面 1 と平行 又は垂直となるように、碁盤の目のようにパターエングされているフォトマスクを OF面 11 'に合わせることにより、図 8のようにエッチングパターン及び n電極 4'、 p電極 5'の 配列が〇F面 1 に対し垂直および平行となったウェハ 10'が得られた。
[0128] この後、ウェハ 10'の化合物半導体層 3'が積層された面とは反対側の面を研磨し て 300 μ m程度の厚さに調整した。
[0129] 次に、レーザースクライブ装置により、ウェハ 10'の化合物半導体層 3'が積層され た面とは反対側の面に深さ 40 /Ζ Π1程度の割り溝を、 OF面 11 'に対し垂直および平 行に伸びるように形成した。そして化合物半導体層 3'が積層された面側に割り溝の 位置に合せてブレイキング装置のカッター刃を当てて、ウェハ 10'を割り溝に沿って 分割して個片化し、一辺の長さが lmmの正方形状の半導体発光素子 1 'を得た。
[0130] このようにして得られた半導体発光素子 1 'は、 OF面 1 が単結晶基板 2'の劈開 面である m面に対し 45° の角度を成すように形成されているので、その全ての側面 が劈開面に対し 45° の角度を成している。
[0131] 図 10 (A)に、 m面に対し 45° の角度を成した本実施例の半導体発光素子 1 'の側 面 21 'の凹凸の状態の模式図を示す。また、図 10 (B)には、図 11に示すように OF 面 12'を m面に平行に形成し、 OF面 12'に対し垂直方向及び平行方向に割り溝を 形成して分割するという、従来の方法により作製した比較例 2の半導体発光素子の側 面 25'の凹凸の状態の模式図を示す。
[0132] 図 10 (A)に示すように、本実施例の半導体発光素子 1 'の側面 21'には微小な凹 凸が形成されてレ、ることが分かる。一方図 10 (B)に示すように、比較例 2の半導体発 光素子の側面 25'は、多少凹凸面となっているものの、図 10 (A)と比較すると平滑な 面であることが判る。
[0133] 次に、これら半導体発光素子を、電極 4'， 5'形成面側を下向きにして、 Siダイォー ドからなるサプマウント上に Auバンプを介してそれぞれ接続し、そのサブマウントをス テム上に Agペーストにより載置し、透明樹脂でモールドして、 350mAの順方向電流 で駆動したところ、ともにピーク発光波長 460mn程度の青色で発光した。しかし、発 光出力には違いが見られ、比較例 2の半導体発光素子の光出力は 137mWであつ た力 本実施例の半導体発光素子 1 'の光出力は 158mWで、劈開面と平行方向に 側面を持つ比較例 2の半導体発光素子より約 15 %高い発光出力となつた。
産業上の利用可能性
[0134] 本発明では、新たな製造工程を追加する必要なしに、半導体発光素子の側面に凹 凸を形成し、光取り出し効率を向上させることができるので、透光性基板上に半導体 層を積層して形成された半導体発光素子おょぴウェハ等に好適である。

Claims

請求の範囲
[1] 単結晶基板に化合物半導体層を積層し、前記単結晶基板を分割して個片化するこ とで形成された半導体発光素子にぉ ヽて、
前記単結晶基板は、（0001)面が、前記化合物半導体層が積層される積層面であり 、 (1— 100)面， （0— 110)面， （—1010)面， （— 1100)面， （01— 10)面， （10— 1 0)面が劈開面である六方晶系結晶構造を有するものであり、
分割された単結晶基板である個片基板の全ての側面は、前記単結晶基板の前記劈 開面とは異なる面で形成されていることを特徴とする半導体発光素子。
[2] 前記個片基板は、前記積層面が略矩形状に形成され、前記個片基板の一側面が、 前記劈開面のいずれかに対して 5° 以上、 25° 以下の角度を成すことを特徴とする 請求項 1記載の半導体発光素子。
[3] 前記個片基板は、前記積層面が略矩形状に形成され、前記個片基板の一側面が、 前記劈開面のいずれかに対して 10° 以上、 20° 以下の角度を成すことを特徴とす る請求項 1記載の半導体発光素子。
[4] 前記単結晶基板は、窒化ガリウム系化合物半導体、酸化亜鉛系化合物半導体、炭 化珪素系化合物半導体または窒化アルミニウム系化合物半導体のいずれかで形成 されてレ、ることを特徴とする請求項 1から 3の!/、ずれか 1項に記載の半導体発光素子
[5] 前記単結晶基板に積層される化合物半導体層は、窒化ガリウム系化合物半導体、 酸化亜鉛系化合物半導体、窒化アルミニウム系化合物半導体のレヽずれかで形成さ れていることを特徴とする請求項 1から 4のいずれか 1項に記載の半導体発光素子。
[6] 半導体発光素子を形成する化合物半導体層が積層される単結晶基板であるウェハ において、
前記単結晶基板は、（0001)面が、前記化合物半導体が積層される積層面であり、 ( 1— 100)面， （0— 110)面， （— 1010)面， （— 1100)面， （01— 10)面， (10-10) 面が劈開面である六方晶系結晶構造を有するものであり、
前記単結晶基板の結晶方向を示す OF面は、前記劈開面とは異なる面で形成されて レ、ることを特徴とするウェハ。
[7] 前記〇F面が、前記劈開面のいずれかに対して 5° 以上、 25° 以下の角度を成すこ とを特徴とする請求項 6記載のウェハ。
[8] 前記 OF面が、前記劈開面のいずれかに対して 10° 以上、 20° 以下の角度を成す ことを特徴とする請求項6記載のウェハ。
[9] 前記単結晶基板は、窒化ガリウム系化合物半導体、酸化亜鉛系化合物半導体、炭 化珪素系化合物半導体または窒化アルミニウム系化合物半導体のいずれかで形成 されていることを特徴とする請求項 6から 8のいずれ力 1項に記載のウェハ。
[10] 単結晶基板に化合物半導体層を積層し、前記単結晶基板を分割して個片化するこ とで形成された半導体発光素子において、
前記単結晶基板は、 a面が前記化合物半導体層が積層される積層面であり、 a面と直 交する c面及び m面が劈開面である六方晶系結晶構造を有するものであり、 分割された単結晶基板である個片基板の全ての側面は、前記単結晶基板の前記劈 開面とは異なる面で形成されてレ、ることを特徴とする半導体発光素子。
[11] 前記個片基板は、前記積層面が略矩形状に形成され、前記個片基板の一側面が、 前記劈開面のいずれかに対して 5° 以上、 85° 以下の角度を成すことを特徴とする 請求項 10記載の半導体発光素子。
[12] 前記個片基板は、前記積層面が略矩形状に形成され、前記個片基板の一側面が、 前記劈開面のいずれかに対して 30° 以上、 60° 以下の角度を成すことを特徴とす る請求項 10記載の半導体発光素子。
[13] 前記単結晶基板は、窒化ガリウム系化合物半導体、酸化亜鉛系化合物半導体、炭 化珪素系化合物半導体または窒化アルミニウム系化合物半導体のいずれかで形成 されていることを特徴とする請求項 10から 12のいずれ力 1項に記載の半導体発光素 子。
[14] 前記単結晶基板に積層される化合物半導体層は、窒化ガリウム系化合物半導体、 酸化亜鉛系化合物半導体、窒化アルミニウム系化合物半導体の!/、ずれかで形成さ れていることを特徴とする請求項 10から 13のいずれか 1項に記載の半導体発光素 子。
[15] 半導体発光素子を形成する化合物半導体層が積層される単結晶基板であるウェハ において、
前記単結晶基板は、 a面が前記化合物半導体層が積層される積層面であり、 a面と直 交する c面及び m面が劈開面である六方晶系結晶構造を有するものであり、 前記単結晶基板の結晶方向を示す OF面は、前記劈開面とは異なる面で形成されて レ、ることを特徴とするウェハ。
[16] 前記 OF面力 S、前記劈開面のいずれカゝに対して 5° 以上、 85° 以下の角度を成すこ とを特徴とする請求項 15記載のウェハ。
[17] 前記 OF面力 S、前記劈開面のいずれかに対して 30° 以上、 60° 以下の角度を成す ことを特徴とする請求項 15記載のウェハ。
[18] 前記単結晶基板は、窒化ガリウム系化合物半導体、酸化亜鉛系化合物半導体、炭 化珪素系化合物半導体または窒化アルミニウム系化合物半導体のいずれかで形成 されていることを特徴とする請求項 15から 17のいずれ力 1項に記載のウェハ。
PCT/JP2007/059562 2006-04-27 2007-04-27 半導体発光素子およびウエハ WO2007126158A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US12/298,664 US7915714B2 (en) 2006-04-27 2007-04-27 Semiconductor light emitting element and wafer
CN2007800151419A CN101432898B (zh) 2006-04-27 2007-04-27 半导体发光元件及晶片
EP07742997A EP2020690A4 (en) 2006-04-27 2007-04-27 SEMICONDUCTOR LUMINOUS ELEMENT AND WAFER
US12/689,759 US20100187565A1 (en) 2006-04-27 2010-01-19 Semiconductor light emitting element and wafer

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006123258A JP2007294804A (ja) 2006-04-27 2006-04-27 半導体発光素子およびウエハ
JP2006-123258 2006-04-27
JP2007115554A JP2008277323A (ja) 2007-04-25 2007-04-25 半導体発光素子およびウエハ
JP2007-115554 2007-04-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/689,759 Division US20100187565A1 (en) 2006-04-27 2010-01-19 Semiconductor light emitting element and wafer

Publications (1)

Publication Number Publication Date
WO2007126158A1 true WO2007126158A1 (ja) 2007-11-08

Family

ID=38655664

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/059562 WO2007126158A1 (ja) 2006-04-27 2007-04-27 半導体発光素子およびウエハ

Country Status (4)

Country Link
US (2) US7915714B2 (ja)
EP (1) EP2020690A4 (ja)
KR (1) KR20090012241A (ja)
WO (1) WO2007126158A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009054088A1 (ja) * 2007-10-23 2009-04-30 Panasonic Corporation 半導体発光素子およびそれを用いた半導体発光装置とその製造方法
JP2009245967A (ja) * 2008-03-28 2009-10-22 Stanley Electric Co Ltd ＺｎＯ系半導体装置の製造方法及びＺｎＯ系半導体装置
JP2010225756A (ja) * 2009-03-23 2010-10-07 Stanley Electric Co Ltd 半導体装置の製造方法
JP2014229626A (ja) * 2013-05-17 2014-12-08 スタンレー電気株式会社 半導体発光素子アレイ

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010113238A1 (ja) 2009-04-03 2010-10-07 パナソニック株式会社 窒化物系半導体素子およびその製造方法
JP5381581B2 (ja) * 2009-09-30 2014-01-08 住友電気工業株式会社 窒化ガリウム基板
KR100993072B1 (ko) * 2010-01-11 2010-11-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JPWO2011090024A1 (ja) * 2010-01-19 2013-05-23 シャープ株式会社 機能素子およびその製造方法
CN102473599B (zh) 2010-05-18 2014-08-20 松下电器产业株式会社 半导体芯片及其制造方法
JP5128722B2 (ja) 2010-05-18 2013-01-23 パナソニック株式会社 半導体チップおよび半導体チップの製造方法
JP5480169B2 (ja) * 2011-01-13 2014-04-23 浜松ホトニクス株式会社 レーザ加工方法
US20120313213A1 (en) * 2011-06-07 2012-12-13 Raytheon Company Polygon shaped power amplifier chips
JP5134167B1 (ja) 2011-07-14 2013-01-30 パナソニック株式会社 窒化物系半導体発光素子
US9777398B2 (en) * 2012-09-25 2017-10-03 Apple Inc. Plane orientation of crystalline structures
US9640714B2 (en) 2013-08-29 2017-05-02 Nichia Corporation Method for manufacturing light emitting element
JP6183189B2 (ja) 2013-12-02 2017-08-23 日亜化学工業株式会社 発光素子の製造方法
US10032670B2 (en) 2016-06-14 2018-07-24 Infineon Technologies Ag Plasma dicing of silicon carbide
KR102434868B1 (ko) * 2017-06-16 2022-08-22 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214421A (ja) * 1985-03-19 1986-09-24 Toshiba Corp 半導体ウエハ
JPH02275614A (ja) * 1989-04-17 1990-11-09 Nec Corp 半導体単結晶基板
JPH0888201A (ja) * 1994-09-16 1996-04-02 Toyoda Gosei Co Ltd サファイアを基板とする半導体素子
JPH09219560A (ja) * 1995-12-04 1997-08-19 Nichia Chem Ind Ltd 窒化物半導体発光素子の製造方法
JP2001085736A (ja) * 1999-09-10 2001-03-30 Sharp Corp 窒化物半導体チップの製造方法
JP2002329684A (ja) * 2001-04-27 2002-11-15 Matsushita Electric Ind Co Ltd 窒化物半導体チップ及びその製造方法
JP2004006662A (ja) 2002-03-28 2004-01-08 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体素子
JP2005142391A (ja) * 2003-11-07 2005-06-02 Toshiba Corp 光半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3557011B2 (ja) * 1995-03-30 2004-08-25 株式会社東芝 半導体発光素子、及びその製造方法
JP3599896B2 (ja) * 1995-05-19 2004-12-08 三洋電機株式会社 半導体レーザ素子および半導体レーザ素子の製造方法
JP2001210905A (ja) * 1995-12-04 2001-08-03 Nichia Chem Ind Ltd 窒化物半導体発光素子の製造方法
JP3580631B2 (ja) * 1996-02-29 2004-10-27 京セラ株式会社 単結晶サファイア基板及び単結晶サファイアの分割方法及び単結晶サファイア体
US5972730A (en) * 1996-09-26 1999-10-26 Kabushiki Kaisha Toshiba Nitride based compound semiconductor light emitting device and method for producing the same
JP3153153B2 (ja) * 1997-06-19 2001-04-03 日本電気株式会社 窒化ガリウム系半導体レーザおよびその製造方法
US6653663B2 (en) * 1999-12-06 2003-11-25 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device
ATE551731T1 (de) * 2001-04-23 2012-04-15 Panasonic Corp Lichtemittierende einrichtung mit einem leuchtdioden-chip
US6734530B2 (en) * 2001-06-06 2004-05-11 Matsushita Electric Industries Co., Ltd. GaN-based compound semiconductor EPI-wafer and semiconductor element using the same
JP2003086541A (ja) * 2001-09-11 2003-03-20 Toyoda Gosei Co Ltd 半導体デバイス用サファイア基板の切断方法
US7772605B2 (en) * 2004-03-19 2010-08-10 Showa Denko K.K. Compound semiconductor light-emitting device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214421A (ja) * 1985-03-19 1986-09-24 Toshiba Corp 半導体ウエハ
JPH02275614A (ja) * 1989-04-17 1990-11-09 Nec Corp 半導体単結晶基板
JPH0888201A (ja) * 1994-09-16 1996-04-02 Toyoda Gosei Co Ltd サファイアを基板とする半導体素子
JPH09219560A (ja) * 1995-12-04 1997-08-19 Nichia Chem Ind Ltd 窒化物半導体発光素子の製造方法
JP2001085736A (ja) * 1999-09-10 2001-03-30 Sharp Corp 窒化物半導体チップの製造方法
JP2002329684A (ja) * 2001-04-27 2002-11-15 Matsushita Electric Ind Co Ltd 窒化物半導体チップ及びその製造方法
JP2004006662A (ja) 2002-03-28 2004-01-08 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体素子
JP2005142391A (ja) * 2003-11-07 2005-06-02 Toshiba Corp 光半導体装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2020690A4

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009054088A1 (ja) * 2007-10-23 2009-04-30 Panasonic Corporation 半導体発光素子およびそれを用いた半導体発光装置とその製造方法
JPWO2009054088A1 (ja) * 2007-10-23 2011-03-03 パナソニック株式会社 半導体発光素子およびそれを用いた半導体発光装置とその製造方法
JP2009245967A (ja) * 2008-03-28 2009-10-22 Stanley Electric Co Ltd ＺｎＯ系半導体装置の製造方法及びＺｎＯ系半導体装置
JP2010225756A (ja) * 2009-03-23 2010-10-07 Stanley Electric Co Ltd 半導体装置の製造方法
JP2014229626A (ja) * 2013-05-17 2014-12-08 スタンレー電気株式会社 半導体発光素子アレイ

Also Published As

Publication number Publication date
US20090101936A1 (en) 2009-04-23
EP2020690A4 (en) 2012-08-29
EP2020690A1 (en) 2009-02-04
KR20090012241A (ko) 2009-02-02
US20100187565A1 (en) 2010-07-29
US7915714B2 (en) 2011-03-29

Similar Documents

Publication Publication Date Title
WO2007126158A1 (ja) 半導体発光素子およびウエハ
JP5509394B2 (ja) 半導体発光素子、その製造方法及び光源装置
US8836086B2 (en) Semiconductor light emitting chip and method for processing substrate
JP4637781B2 (ja) ＧａＮ系半導体発光素子の製造方法
TWI385822B (zh) Iii 族氮化物半導體層之製造方法，及iii 族氮化物半導體發光元件，以及燈
JP4572270B2 (ja) 窒化物半導体素子およびその製造方法
TWI427827B (zh) Manufacturing method of semiconductor light emitting element
WO2010100844A1 (ja) 窒化物半導体素子及びその製造方法
JP4626306B2 (ja) 窒化物半導体発光素子およびその製造方法
US20110244610A1 (en) Method for producing group iii nitride semiconductor light-emitting device
JP2008182069A (ja) 半導体発光素子
JP2009021349A (ja) 半導体発光素子の製造方法及び半導体発光素子
WO2006041134A1 (ja) 窒化化合物半導体素子およびその製造方法
JP2009071174A (ja) 半導体発光素子
JP4765415B2 (ja) 発光ダイオード及びその製造方法
JP2009117641A (ja) 半導体発光素子
JP2007294804A (ja) 半導体発光素子およびウエハ
JP2008277323A (ja) 半導体発光素子およびウエハ
US20050079642A1 (en) Manufacturing method of nitride semiconductor device
JP2008227542A (ja) 窒化物系半導体発光素子およびその製造方法
JP4097343B2 (ja) 窒化物半導体レーザ素子の製造方法
JP5051319B2 (ja) 半導体発光素子、半導体発光素子の製造方法、及び半導体発光装置
JP2008118048A (ja) ＧａＮ系半導体発光素子
JP4548117B2 (ja) 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07742997

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 200780015141.9

Country of ref document: CN

Ref document number: 12298664

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020087028168

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2007742997

Country of ref document: EP