WO2007083355A1 - レーダ装置及びその処理方法 - Google Patents
レーダ装置及びその処理方法 Download PDFInfo
- Publication number
- WO2007083355A1 WO2007083355A1 PCT/JP2006/300552 JP2006300552W WO2007083355A1 WO 2007083355 A1 WO2007083355 A1 WO 2007083355A1 JP 2006300552 W JP2006300552 W JP 2006300552W WO 2007083355 A1 WO2007083355 A1 WO 2007083355A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- clock
- radar apparatus
- edge
- base clock
- pulse
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
- G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
- G01S13/06—Systems determining position data of a target
- G01S13/08—Systems for measuring distance only
- G01S13/10—Systems for measuring distance only using transmission of interrupted, pulse modulated waves
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/28—Details of pulse systems
- G01S7/282—Transmitters
Definitions
- the present invention relates to a radar apparatus and a processing method therefor.
- a radar apparatus transmits a transmission pulse, receives a pulse signal reflected by a target, and measures a distance to the target based on a time difference between the transmission node and the reception node. it can.
- Patent Document 1 after an input modulated signal is passed through a band-pass filter, the sampling hold circuit is applied with a force sufficiently lower than the radio carrier frequency, so that the bandwidth is twice the payload bandwidth.
- a radio frequency receiver is described that produces the in-phase component (I) and quadrature component (Q) of the payload by feeding the result of sampling and digitization at a sub-sampling frequency to two digital mixers.
- FIG. 1 of Patent Document 2 below describes analog-to-digital conversion means having a clock, a sample-and-hold circuit, and an analog-to-digital converter.
- a time window that includes all of the detected peak values exceeding a predetermined threshold is set in each symbol period, and Sampling pulses are output to the analog sampler hold circuit sequentially during the time window to sample and hold the correlation output signal, and each sampling value is sequentially transferred to the A / D converter by controlling the switch after the time window ends.
- a receiver is described that controls the input to be converted into a digital signal.
- Patent Document 1 Japanese Patent Application Laid-Open No. 2002-374181
- Patent Document 2 JP-A-8-213944
- Patent Document 3 Japanese Patent Laid-Open No. 10-135869
- An object of the present invention is to provide a radar apparatus and a processing method thereof that can prevent erroneous detection of a received pulse and accurately detect a distance to a target.
- a clock generation unit that generates a base clock, a transmission unit that transmits a transmission pulse by gradually increasing a deviation amount with respect to each edge of the base clock, and the transmitted
- a radar apparatus comprising: a reception unit that receives a reflected wave of a transmission node in synchronization with an edge of the base clock.
- FIG. 1 is a block diagram showing a configuration example of a short-range radar apparatus according to an embodiment of the present invention.
- FIG. 2 is a time chart showing the operation of the radar apparatus according to the present embodiment.
- FIG. 3 is a diagram for explaining a distance detection method of the radar apparatus according to the present embodiment.
- FIG. 4 is a diagram illustrating a configuration example of a receiving unit of a radar apparatus.
- FIG. 5 is a time chart showing the operation of the radar apparatus.
- FIG. 6 is a diagram for explaining a distance detection method of the radar apparatus.
- FIG. 7 is a time chart showing the operation of the radar apparatus when a compound semiconductor element is used in the level extraction circuit.
- FIG. 4 is a diagram showing a configuration example of the receiving unit of the radar apparatus
- FIG. 5 is a time chart showing its operation.
- the antenna 401 receives the reception pulse Pr.
- the amplifier 402 amplifies the signal received by the antenna 401.
- the bandpass filter 403 filters the signal amplified by the amplifier 402, passes only a predetermined frequency band of the input signal, and removes noise.
- the level extraction circuit 404 extracts the level of the received signal in synchronization with the intermittent clock CKe and outputs a signal Se.
- An analog / digital (A / D) converter 405 converts the output signal Se of the level extraction circuit 404 from analog to digital in synchronization with the intermittent clock CKa, and outputs a signal Sa.
- the radar apparatus transmits a transmission pulse Pt and receives a reflected wave of the transmission pulse Pt as a reception pulse Pr.
- the transmission node Pt is a repetitive signal synchronized with the base clock.
- the intermittent clocks CKe and CKa have a first clock group 501, a second clock group 502,..., And an nth clock group 50 ⁇ .
- the first clock group 501 has no delay with respect to the transmission pulse Pt.
- Clocks CKe and CKa supplied to the level extraction circuit 404 and the A / D converter 405 are intermittent clocks in which the clock start timing is shifted by ⁇ in order to increase the distance resolution.
- Distance detection is performed by measuring the time from the transmission timing of the transmission pulse Pt to the detection of the reception node Pr. Since the intermittent clocks CKe and CKa are shifted by ⁇ from the transmission pulse Pt (base clock), they cannot be made continuous for the control, and are necessarily intermittent.
- FIG. 6 is a diagram for explaining a distance detection method of the radar apparatus.
- the radar apparatus wirelessly transmits the transmission pulse Pt from the antenna 601 and receives the pulse signal Pr reflected on the target (object to be measured) 602, and based on the time difference between the transmission pulse Pt and the reception pulse Pr, The distance to one get 602 can be measured.
- the distance measurement resolution is determined by the resolution of the period T of the clocks CKe and CKa and the resolution of the delay amount ⁇ .
- FIG. 7 corresponds to FIG. 5 and is a time chart showing the operation of the radar apparatus of FIG. 4 when a compound semiconductor element is used for the level extraction circuit 404 of FIG.
- the radar device's bandwidth is within the range that can be realized with silicon CMOS technology (3 to 10 GHz microwaves, etc.)
- the receiver clocks CKe and CKa start timing is shifted by ⁇ as shown in Fig. 5. No. detection is possible.
- Compound semiconductor devices represented by InP and GaAs-based devices Is used.
- Compound semiconductor devices exhibit frequency dispersion characteristics due to electron traps existing on the device surface.
- the level extraction circuit 404 using a compound semiconductor element requires a certain period from the start of operation until it settles down to a steady state. This is shown in Fig. 7. Since the clock CKe of the level extraction circuit 404 is intermittent, the transient response 701, 702 to 70n is included in the output signal Se for a while after the level extraction circuit 404 switches to the stop state / start state. This transient response 701 to 70n causes false detection.
- the A / D converter 405 converts the transient responses 701 and 702 to 70n in the signal Se from analog to digital, and outputs the nodes 711 and 712 to 71n in the signal Sa. Noh. Nores 71 l to 71nf Nores.
- Transient response of output signal Se of level extraction circuit 404 Start of clock CKa to A / D converter 405 to distinguish the rise (invalid data) due to 701 to 70n and the pulse due to detection of received norse Pr A period is required to delay the process so that invalid data is not captured.
- a radar device using an ultra wide band transmits a very weak pulse, so that the received noise Pr reflected from a distant target and returned is usually noise. Buried in Therefore, in order to increase the signal / noise ratio (S / N ratio) and extend the maximum detectable distance, it is necessary to repeat the same measurement many times and average the acquired data. In order to increase the SZN ratio by acquiring more data within the entire measurement period, a means to eliminate the data invalid period due to transient response is desired.
- FIG. 1 is a block diagram showing a configuration example of a short-range radar apparatus according to an embodiment of the present invention
- FIG. 2 is a time chart showing its operation.
- the radar apparatus has a transmission unit and a reception unit. First, the transmission unit will be described.
- the clock generation circuit 131 generates a base clock CKb.
- the timing control circuit 121 controls the timing at which the transmission pulse Pt is transmitted by gradually increasing the deviation amount of each rising edge of the base clock CKb, and outputs the timing to the pulse generation circuit 122.
- Pulse generating circuit 122 at a timing specified by the timing control circuit 121 generates a transmit pulse P t.
- the band pass filter 123 receives the transmission pulse generated by the pulse generation circuit 122 and passes only a signal in a predetermined frequency band.
- the low noise amplifier 124 amplifies the transmission pulse output from the bandpass filter 123 and outputs the amplified pulse to the antenna 125.
- the antenna 125 wirelessly transmits the transmission pulse Pt.
- the receiving unit receives the reflected wave of the transmission panelless Pt transmitted by the antenna 125 as a reception pulse Pr.
- This pulse signal is, for example, an ultra wide band (UWB) signal including a microphone mouth wave and a quasi-millimeter wave, and a signal of 24 to 29 GHz.
- UWB ultra wide band
- the clock generation circuit 131 generates a continuous clock CKe based on the base clock CKb.
- the continuous clock CKe is a clock having a constant period synchronized with the base clock CKb.
- the The lock generation circuit 131 and the clock control circuit 132 generate the intermittent clock CKa based on the base clock CKb.
- the intermittent clock CKa is delayed by tl for a certain time with respect to the rising edge of the base clock CKb, and has the same frequency as the continuous clock CKe.
- the antenna 101 wirelessly receives the reception pulse Pr.
- the low noise amplifier 102 amplifies the signal received by the antenna 101.
- the band pass filter 103 filters the signal amplified by the amplifier 102, passes only a predetermined frequency band of the input signal, and removes noise.
- 90-degree hybrid circuit 104 distributes the output signal of bandpass filter 103 to received signals SI1 and SQ1 having a phase difference of 90 degrees.
- the line of received signal SI1 is connected to the input terminal of high-speed level extraction circuit 1051, and the line of received signal SQ11 is connected to the input terminal of high-speed level extraction circuit 105Q.
- the distance from the input terminal 111 of the 90-degree hybrid circuit 104 to the input terminal of the high-speed level extraction circuit 105Q is a phase component 90 degrees larger than the distance from the input terminal 111 to the input terminal of the high-speed level extraction circuit 1051. long.
- the received signal SQ1 is a signal that is 90 degrees out of phase with the received signal SI1.
- the high-speed level extraction circuit 1051 has the gate of the input transistor 110 connected to the line of the reception signal SI1, extracts the level of the reception signal SI1 in synchronization with the continuous clock signal CKe, and outputs the signal SI3.
- the gate of the input transistor 110 is connected to the line of the reception signal SQ1, extracts the level of the reception signal SQ1 in synchronization with the continuous clock signal CKe, and outputs the signal SQ3.
- Analog-to-digital (A / D) converter 1061 converts output signal SI3 of high-speed level extraction circuit 1051 from analog to digital in synchronization with intermittent clock CKa, and outputs I-channel signal S14 .
- the AZD converter 106Q converts the output signal SQ3 of the high-speed level extraction circuit 105Q from analog to digital in synchronization with the intermittent clock CKa, and outputs a Q channel signal SQ4.
- FIG. 2 shows, from the top, base clock CKb, transmission pulse Pt, reception pulse Pr, continuous clock C Ke, output signal SI3 of level extraction circuit 1051, intermittent clock CKa, output signal SI4 of A / D converter 1061 Indicates.
- the continuous clock CKe and the intermittent clock CKa are synchronized with the base clock CKb.
- the intermittent clock CKa is delayed by a certain time tl with respect to the base clock CKb. Therefore, the receiving unit receives the reception pulse Pr in synchronization with the rising edge of the base clock CKb.
- the base clock CKb has a first nodeless 201, a second nodeless 202, ..., an nth nodeless 20n.
- the transmission pulse Pt has a first transmission pulse 211, a second transmission pulse 212,..., An nth transmission pulse 21 ⁇ .
- the reception pulse Pr has a first reception pulse 221, a second reception panelless 222,..., And an nth reception pulse 22 ⁇ .
- the intermittent clock CKa has a first clock group 231, a second clock group 232,..., And an nth clock group 23 ⁇ .
- the transmission unit transmits the first transmission pulse 211 without a shift amount with respect to the rising edge of the first pulse 201 of the base clock CKb.
- the reception unit receives the reflected wave of the first transmission pulse 211 as the first reception pulse 221.
- the transmission unit transmits the second transmission pulse 212 with a deviation amount T2 with respect to the rising edge of the second pulse 202 of the base clock CKb.
- the deviation amount T2 is a constant amount ⁇ .
- the receiving unit receives the reflected wave of the second transmission pulse 212 as the second reception pulse 222.
- the transmitter transmits the ⁇ -th transmission pulse 2 In with a deviation amount ⁇ with respect to the rising edge of the ⁇ -th pulse 20 ⁇ of the base clock CKb.
- the deviation Tn is ( ⁇ -1) X 5.
- the receiving unit receives the reflected wave of the ⁇ -th transmission pulse 21 ⁇ as the ⁇ -th reception node 22 ⁇ .
- the transmission pulse Pt has no shift amount at the first shot with respect to each rising edge of the base clock CKb, and the second shot force S ⁇ is early and the third pulse is 2 ⁇ earlier 4
- the starting point is 3 ⁇ earlier ⁇
- the starting point is (n-l) X ⁇ earlier.
- the transmitter transmits the transmission pulse Pt by gradually increasing the amount of deviation with respect to each edge (each rising edge or each falling edge) of the base clock CKb. The amount of deviation increases by a fixed amount ⁇ .
- the level extraction circuits 1051 and 105Q extract the levels of the reception signals SI1 and SQ1 in synchronization with the rising edge of the continuous clock CKe.
- the level extraction circuits 1051 and 105Q hold the extracted level while the continuous clock CKe is high and output the output signals SI3 and SQ3, and the level is 0 while the continuous clock signal CKe is low. Outputs output signals SI3 and SQ3.
- Level extraction circuits 1051 and 105Q have twice the frequency of the received signal. It has an operation speed that can perform level extraction on a wavenumber input signal and performs the same function as a sample-and-hold circuit.
- a / D converters 1061 and 106Q convert signals SI 3 and SQ3 from analog to digital in synchronization with the rising edge of intermittent clock CKa.
- the A / D converters 1061 and 106Q hold the converted digital value while the intermittent clock CKa is at high level and output the output signals SI4 and SQ4, and digital values when the intermittent clock CKa is at low level.
- Reception signal SQ1 is a signal that is 90 degrees out of phase with respect to reception signal SI1.
- the high-speed level extraction circuit 1051 extracts the level of the reception signal SI1, and the high-speed level extraction circuit 105Q extracts the level of the reception signal SQ1.
- the received pulse Pr can be detected with high accuracy.
- the level value of the I channel signal SI4 is represented by I
- the level value of the Q channel signal SQ4 is represented by Q.
- the baseband circuit can perform envelope detection of the received pulse Pr by inputting I channel signals SI4 and SQ4 and calculating ⁇ (I 2 + Q 2 ).
- the gate length of the transistor 110 constituting the level extraction circuits 1051 and 105Q is shortened and the speed is increased. Therefore, the input impedance of the level extraction circuits 1051 and 105Q becomes high, and reflected waves SI2 and SQ2 are generated.
- the 90 degree hybrid circuit 104 By placing the 90 degree hybrid circuit 104 in front of the high-impedance level extraction circuit 1051 and 105Q, the I-channel reflected wave SI2 and the Q-channel reflected wave SQ2 are 90 degrees away from each other. Compete with 111. As a result, adverse effects due to the reflected waves SI2 and SQ2 can be prevented.
- the transistors 110 in the level extraction circuits 1051 and 105Q can be configured with silicon MOS field effect transistors. .
- the transistor 110 in the level extraction circuits 1051 and 105Q is a compound semiconductor element (InP, GaAs element, etc.) capable of high-speed operation It is necessary to consist of.
- the compound semiconductor element is, for example, a high electron mobility transistor (HEMT) or a heterobipolar transistor (HBT).
- HEMT high electron mobility transistor
- HBT heterobipolar transistor
- the output signals SI3, SQ3 of the level extraction circuits 1051, 105Q are provided by applying the continuous clock CKe to the level extraction circuits 1051, 105Q. It is possible to prevent the transient response and false detection. Thereby, the distance can be detected accurately. In addition, since it is not necessary to wait for the transient response period as an invalid period, the maximum detectable distance can be increased.
- FIG. 3 is a diagram for explaining the distance detection method of the radar apparatus according to the present embodiment.
- the radar device wirelessly transmits the transmission pulse Pt from the antenna 125, receives the pulse signal Pr reflected from the target (object to be measured) 301, and based on the time difference between the transmission node Pt and the reception node Pr. In addition, the distance to the target 301 can be measured.
- Pulses Pt and Pr transmitted and received by the radar device are pulses composed of predetermined frequency components in the impulse waveform.
- the radar device is a UWB impulse radar and performs impulse communication.
- the reception pulse 22 ⁇ When the reception pulse 22 ⁇ reaches the input terminal of the level extraction circuit 1051 and the rising edge of the continuous clock CKe of the level extraction circuit 1061 match, the reception pulse can be detected in the signal SI3.
- the distance to the target 301 By measuring the time from the transmission timing of the transmission pulse 21 ⁇ to the detection timing of the pulse in the signal SI3, the distance to the target 301 can be obtained.
- the distance accuracy that can be expected by only one measurement (the first period of the base clock CKb) is determined by the period T of the continuous clock CKe of the level extraction circuits 1061 and 106Q. In this case, it is detected only when the rising edge of the continuous clock CKe and the timing of the received pulse Pr overlap, so the resolution of period T is obtained.
- the transmission timing of the transmission pulse 212 is advanced ⁇ from the rising edge of the base clock CKb in the second measurement (the second period of the base clock CKb).
- the third shot is advanced by 2 ⁇
- the fourth shot is advanced by 3 ⁇
- the ⁇ launch is advanced by ( ⁇ _ 1) X ⁇ .
- the distance resolution is the resolution of the shift amount ⁇ . For example, as shown in FIG.
- the start point of the intermittent clock CKa is delayed by tl from the rising edge of the base clock CKb.
- the delay time tl is that when there is a target at the transmitting antenna 125 end and the receiving antenna 101 end (corresponding to a distance of zero), the reflection node Pr reaches the input terminals of the AZD converters 1061 and 106Q. It's time.
- the stop point of the intermittent clock CKa is delayed by tl + t2 from the rising edge of the base clock CKb.
- the delay time tl + t2 is the time required for the reflected noise Pr to reach the input terminals of the A / D converters 1061 and 106Q when the target is at the maximum detectable distance. That is, the length t2 of each clock group 231 to 23n of the intermittent clock CKa corresponds to the maximum detectable distance to the target 301. The longer the length t2, the longer the maximum detectable distance.
- the continuous clock CKe is applied to the level extraction circuits 1051 and 105Q using the compound semiconductor element.
- the level extraction circuits 1051 and 105Q can always output the extracted data signals SI3 and SQ3.
- the intermittent clock CKa to the A / D converters 1061 and 106Q, it is possible to prevent unnecessary data from being captured.
- the clock CKa of the A / D converters 106 I and 106Q can be used as a continuous clock to eliminate the invalid period of data acquisition.
- the level extraction circuit 1051, 105Q is composed of InP-based compound semiconductor elements and an intermittent clock is applied to the level extraction circuits 1051, 105Q, the transient response period is maximum. Up to about 400 ⁇ s.
- the level extraction circuits 1051 and 105Q are configured by compound semiconductor elements, and the level extraction circuits 1051 and 105Q are connected to the continuous clock CKe. It is possible to obtain data even during an invalid period of 400 / s. This makes it possible to increase the maximum detectable distance. In addition, erroneous detection due to transient response can be prevented, and the distance to the target can be accurately detected.
- This embodiment can realize a UWB short-range radar apparatus using a frequency band of a quasi-millimeter wave band or more that is preferably applied to a short-range radar apparatus typified by a UWB impulse system, The maximum detectable distance can be improved.
- the reflected wave is received in synchronization with the edge of the base clock, erroneous detection of the reflected wave pulse can be prevented, and the distance to the target can be accurately detected.
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
ベースクロックを生成するクロック生成部(131)と、ベースクロックの各エッジに対するずれ量を徐々に大きくして送信パルスを送信する送信部(121~125)と、送信された送信パルスの反射波をベースクロックのエッジに同期して受信する受信部(101~106)とを有することを特徴とするレーダ装置が提供される。
Description
明 細 書
レーダ装置及びその処理方法
技術分野
[0001] 本発明は、レーダ装置及びその処理方法に関する。
背景技術
[0002] レーダ装置は、送信パルスを送信し、ターゲットに反射したパルス信号を受信し、そ の送信ノ^レスと受信ノ^レスとの時間差を基に、ターゲットまでの距離を測定すること ができる。
[0003] 下記の特許文献 1には、入力被変調信号を帯域通過フィルタに通した後、サンプ ノぃホールド回路が無線搬送波周波数よりも充分に低いがし力しペイロードの帯域幅 の 2倍であるサブサンプリング周波数でサンプリングしてディジタル化した結果を、 2 つのディジタル混合器に供給して、ペイロードの同相成分 (I)と直交成分 (Q)を生成 する無線周波受信機が記載されている。
[0004] また、下記の特許文献 2の図 1には、クロック、サンプル ·ホールド回路及びアナログ —デジタル変換器を有するアナログ—デジタル変換手段が記載されている。
[0005] また、下記の特許文献 3には、検出されたピーク値の内、予め定められたしきい値 をこえるものをすベて含むような時間窓を各シンボル期間内に設定し、その時間窓の 間だけサンプリングパルスをアナログサンプノレホールド回路へ順次出力して相関出 力信号をサンプルホールドさせ、更に時間窓終了後に切り替え器を制御して各サン プリング値を順次 A/D変換器へ入力してディジタル信号へと変換させるように制御 する受信装置が記載されてレ、る。
[0006] 特許文献 1 :特開 2002— 374181号公報
特許文献 2:特開平 8— 213944号公報
特許文献 3:特開平 10— 135869号公報
発明の開示
[0007] 本発明の目的は、受信パルスの誤検出を防止し、ターゲットまでの距離を正確に検 出することができるレーダ装置及びその処理方法を提供することである。
[0008] 本発明の一観点によれば、ベースクロックを生成するクロック生成部と、前記ベース クロックの各エッジに対するずれ量を徐々に大きくして送信パルスを送信する送信部 と、前記送信された送信ノ^レスの反射波を前記ベースクロックのエッジに同期して受 信する受信部とを有することを特徴とするレーダ装置が提供される。
図面の簡単な説明
[0009] [図 1]図 1は、本発明の実施形態による近距離レーダ装置の構成例を示すブロック図 である。
[図 2]図 2は、本実施形態によるレーダ装置の動作を示すタイムチャートである。
[図 3]図 3は、本実施形態によるレーダ装置の距離検出方法を説明するための図であ る。
[図 4]図 4は、レーダ装置の受信部の構成例を示す図である。
[図 5]図 5は、レーダ装置の動作を示すタイムチャートである。
[図 6]図 6は、レーダ装置の距離検出方法を説明するための図である。
[図 7]図 7は、レベル抽出回路に化合物半導体素子を用いた場合のレーダ装置の動 作を示すタイムチャートである。
発明を実施するための最良の形態
[0010] 図 4はレーダ装置の受信部の構成例を示す図であり、図 5はその動作を示すタイム チャートである。アンテナ 401は、受信パルス Prを受信する。増幅器 402は、アンテ ナ 401により受信した信号を増幅する。バンドパスフィルタ 403は、増幅器 402により 増幅された信号をフィルタリングし、入力信号のうちの所定の周波数帯域のみ通過さ せ、ノイズを除去する。レベル抽出回路 404は、断続クロック CKeに同期して受信信 号のレベルを抽出し、信号 Seを出力する。アナログデジタル (A/D)変換器 405は、 断続クロック CKaに同期して、レベル抽出回路 404の出力信号 Seをアナログからデ ジタルに変換し、信号 Saを出力する。
[0011] レーダ装置は、送信パルス Ptを送信し、その送信パルス Ptの反射波を受信パルス Prとして受信する。送信ノ^レス Ptは、ベースクロックに同期した繰り返し信号である。 断続クロック CKe及び CKaは、第 1のクロック群 501、第 2のクロック群 502、 · · ·、第 n のクロック群 50ηを有する。第 1のクロック群 501は、送信パルス Ptに対して遅延がな
レ、。第 2のクロック群 502は、送信パルス Ptに対して時間 Τ2 (= δ )の遅延を有する。 第 ηのクロック群 50ηは、送信パルス Ptに対して時間 Τη (= (n—l) X δ )の遅延を有 する。レベル抽出回路 404及び A/D変換器 405に与えるクロック CKe及び CKaは 、距離分解能を高くするためにクロック開始タイミングを δずつずらした断続クロックで ある。送信パルス Ptの送信タイミングから受信ノ^レス Prの検出までの時間を測ること で距離検出を行う。断続クロック CKe及び CKaは、送信パルス Pt (ベースクロック)に 対して、 δずつずれていくので、その制御のために、連続にすることができず、必然 的に断続になってしまう。
[0012] 図 6は、レーダ装置の距離検出方法を説明するための図である。レーダ装置は、ァ ンテナ 601から送信パルス Ptを無線送信し、ターゲット(被測定物体) 602に反射し たパルス信号 Prを受信し、その送信パルス Ptと受信パルス Prとの時間差を基に、タ 一ゲット 602までの距離を測定することができる。距離測定分解能は、クロック CKe及 び CKaの周期 Tの分解能及び遅延量 δの分解能により決まる。
[0013] 図 7は、図 5に対応し、図 4のレベル抽出回路 404に化合物半導体素子を用いた場 合の図 4のレーダ装置の動作を示すタイムチャートである。レーダ装置の利用帯域が シリコンの CMOS技術で実現できる範囲(3〜: 10GHzのマイクロ波等)であれば、図 5のように受信部のクロック CKe及び CKaの開始タイミングを δずつずらす方法で信 号検出が可能である。しかし、準ミリ波帯やそれ以上の周波数領域を利用する場合、 受信部のレベル抽出回路 404をシリコンの CMOS技術で実現することが困難であり 、 InPや GaAs系素子に代表される化合物半導体素子が利用される。化合物半導体 素子は、デバイス表面などに存在する電子トラップに起因した周波数分散特性を示 す。そのため化合物半導体素子を用いたレベル抽出回路 404は、動作を開始してか ら定常状態に落ち着くまでに一定期間を要する。その様子を図 7に示す。レベル抽 出回路 404のクロック CKeが断続的であるために、レベル抽出回路 404が停止状態 力 開始状態にスィッチした後、しばらくは出力信号 Seに過渡応答 701, 702〜70n が含まれる。この過渡応答 701〜70nが誤検出を引き起こす原因となる。 A/D変換 器 405は、信号 Se中の過渡応答 701, 702〜70nをアナログからデジタルに変換し 、信号 Sa中のノ ノレス 711, 712〜71nを出力する。ノヽ。ノレス 71 l〜71nfま、不要なノ
ノレスである。
[0014] レベル抽出回路 404の出力信号 Seの過渡応答 701〜70nによる盛り上がり(無効 データ)と受信ノルス Prの検出によるパルスとを区別するために、 A/D変換器 405 へのクロック CKaの開始を遅らせて、無効データをとり込まないようにするための期間 が必要である。
[0015] 一方、ウルトラワイドバンド(UWB : Ultra Wide Band)を用いたレーダ装置は微弱パ ヮ一のパルスを送信するため、遠方のターゲットから反射して戻ってきた受信ノ^レス Prは通常ノイズに埋もれている。従って、信号/雑音比率(S/N比)を高くし、検出 可能最大距離を引き伸ばすために、同じ測定を何度も繰り返して取得データを平均 化する操作が必要となる。測定の全期間内でより多くのデータを取得して SZN比を 高くするために、過渡応答によるデータ無効期間を除去する手段が望まれる。
[0016] 図 1は本発明の実施形態による近距離レーダ装置の構成例を示すブロック図であり 、図 2はその動作を示すタイムチャートである。
[0017] レーダ装置は、送信部及び受信部を有する。まず、送信部について説明する。クロ ック生成回路 131は、ベースクロック CKbを生成する。タイミング制御回路 121は、ベ ースクロック CKbの各立ち上がりエッジに対するずれ量を徐々に大きくして送信パル ス Ptを送信するタイミングを制御し、そのタイミングをパルス生成回路 122に出力する 。パルス生成回路 122は、タイミング制御回路 121により指示されたタイミングで、送 信パルス Ptを生成する。バンドパスフィルタ 123は、パルス生成回路 122により生成 された送信パルスを入力し、所定の周波数帯域の信号のみを通過させる。低雑音増 幅器 124は、バンドパスフィルタ 123により出力された送信パルスを増幅し、アンテナ 125に出力する。アンテナ 125は、送信パルス Ptを無線送信する。
[0018] 次に、受信部について説明する。受信部は、アンテナ 125により送信された送信パ ノレス Ptの反射波を受信パルス Prとして受信する。このパルス信号は、例えば、マイク 口波及び準ミリ波を含むウルトラワイドバンド(UWB : Ultra Wide Band)信号であり、 2 4〜29GHzの信号である。
[0019] クロック生成回路 131は、ベースクロック CKbを基に連続クロック CKeを生成する。
連続クロック CKeは、ベースクロック CKbに同期した周期が一定のクロックである。ク
ロック生成回路 131及びクロック制御回路 132は、ベースクロック CKbを基に断続クロ ック CKaを生成する。断続クロック CKaは、ベースクロック CKbの立ち上がりエッジに 対して一定時間 tl遅延しており、連続クロック CKeと周波数が同じである。
[0020] アンテナ 101は、受信パルス Prを無線受信する。低雑音増幅器 102は、アンテナ 1 01により受信した信号を増幅する。バンドパスフィルタ 103は、増幅器 102により増幅 された信号をフィルタリングし、入力信号のうちの所定の周波数帯域のみ通過させ、 ノイズを除去する。
[0021] 90度ハイブリッド回路 104は、バンドパスフィルタ 103の出力信号を相互に 90度の 位相差を有する受信信号 SI1及び SQ1に分配する。受信信号 SI1の線は高速レべ ル抽出回路 1051の入力端に接続され、受信信号 SQ11の線は高速レベル抽出回 路 105Qの入力端に接続される。例えば、 90度ハイブリッド回路 104の入力端 111か ら高速レベル抽出回路 105Qの入力端までの距離は、前記入力端 111から高速レ ベル抽出回路 1051の入力端までの距離よりも 90度の位相分長い。これにより、受信 信号 SQ1は、受信信号 SI1に対して 90度位相が遅れた信号になる。
[0022] 高速レベル抽出回路 1051は、入力トランジスタ 110のゲートが受信信号 SI1の線に 接続され、連続クロック信号 CKeに同期して受信信号 SI1のレベルを抽出し、信号 SI 3を出力する。高速レベル抽出回路 105Qは、入力トランジスタ 110のゲートが受信 信号 SQ1の線に接続され、連続クロック信号 CKeに同期して受信信号 SQ1のレべ ルを抽出し、信号 SQ3を出力する。
[0023] アナログデジタル (A/D)変換器 1061は、断続クロック CKaに同期して、高速レべ ル抽出回路 1051の出力信号 SI3をアナログからデジタルに変換し、 Iチャネル信号 S 14を出力する。 AZD変換器 106Qは、断続クロック CKaに同期して、高速レベル抽 出回路 105Qの出力信号 SQ3をアナログからデジタルに変換し、 Qチャネル信号 SQ 4を出力する。
[0024] 図 2は、上から、ベースクロック CKb、送信パルス Pt、受信パルス Pr、連続クロック C Ke、レベル抽出回路 1051の出力信号 SI3、断続クロック CKa、 A/D変換器 1061の 出力信号 SI4を示す。
[0025] 連続クロック CKe及び断続クロック CKaは、ベースクロック CKbに同期している。た
だし、断続クロック CKaは、ベースクロック CKbに対して一定時間 tl遅延している。し たがって、受信部は、受信パルス Prをベースクロック CKbの立ち上がりエッジに同期 して受信している。
[0026] ベースクロック CKbは、第 1のノ ノレス 201、第 2のノ ノレス 202、 · · ·、第 nのノ ノレス 20 nを有する。送信パルス Ptは、第 1の送信パルス 211、第 2の送信パルス 212、 · · ·、 第 nの送信パルス 21ηを有する。受信パルス Prは、第 1の受信パルス 221、第 2の受 信パノレス 222、 · · ·、第 nの受信パルス 22ηを有する。断続クロック CKaは、第 1のクロ ック群 231、第 2のクロック群 232、 · · ·、第 nのクロック群 23ηを有する。
[0027] まず、送信部は、ベースクロック CKbの第 1のパルス 201の立ち上がりエッジに対し てずれ量なしで第 1の送信パルス 211を送信する。受信部は、第 1の送信パルス 211 の反射波を第 1の受信パルス 221として受信する。
[0028] 次に、送信部は、ベースクロック CKbの第 2のパルス 202の立ち上がりエッジに対し てずれ量 T2で第 2の送信パルス 212を送信する。ずれ量 T2は、一定量 δである。受 信部は、第 2の送信パルス 212の反射波を第 2の受信パルス 222として受信する。
[0029] 同様に、送信部は、ベースクロック CKbの第 ηのパルス 20ηの立ち上がりエッジに 対してずれ量 Τηで第 ηの送信パルス 2 Inを送信する。ずれ量 Tnは、(η— 1) X 5で ある。受信部は、第 ηの送信パルス 21ηの反射波を第 ηの受信ノ レス 22ηとして受信 する。
[0030] 以上のように、送信パルス Ptは、ベースクロック CKbの各立ち上がりエッジに対して 、 1発目がずれ量なしであり、 2発目力 S δ早く、 3発目が 2 δ早ぐ 4発目が 3 δ早ぐ η 発目が(n—l) X δ早レ、。送信部は、ベースクロック CKbの各エッジ (各立ち上がりェ ッジ又は各立ち下がりエッジ)に対するずれ量を徐々に大きくして送信パルス Ptを送 信する。ずれ量は、一定量 δずつ大きくなる。
[0031] レベル抽出回路 1051, 105Qは、連続クロック CKeの立ち上がりに同期して、受信 信号 SI1 , SQ1のレベルを抽出する。そして、レベル抽出回路 1051, 105Qは、連続 クロック CKeがハイレベルの間はその抽出したレベルを保持して出力信号 SI3, SQ3 を出力し、連続クロック信号 CKeがローレベルの間はレベルが 0の出力信号 SI3, S Q3を出力する。レベル抽出回路 1051及び 105Qは、受信信号の周波数の 2倍の周
波数の入力信号に対してレベル抽出を行うことができる動作速度を有し、サンプルァ ンドホールド回路と同じ機能を果たす。
[0032] A/D変換器 1061, 106Qは、断続クロック CKaの立ち上がりに同期して、信号 SI 3, SQ3をアナログからデジタルに変換する。そして、 A/D変換器 1061, 106Qは、 断続クロック CKaがハイレベルの間はその変換したデジタル値を保持して出力信号 SI4, SQ4を出力し、断続クロック CKaがローレベルの間はデジタル値が 0の出力信 号 SI4, SQ4を出力する。
[0033] 受信信号 SQ1は、受信信号 SI1に対して 90度位相が遅れた信号である。高速レべ ル抽出回路 1051は受信信号 SI1のレベルを抽出し、高速レベル抽出回路 105Qは 受信信号 SQ1のレベルを抽出する。 Iチャネル信号 SI4及び Qチャネル信号 SQ4の 両方を用いることにより、受信パルス Prを高精度で検出することができる。
[0034] Iチャネル信号 SI4のレベル値を Iで表し、 Qチャネル信号 SQ4のレベル値を Qで表 すとする。ベースバンド回路は、 Iチャネル信号 SI4及び SQ4を入力し、 ^ (I2+ Q2) を演算することにより、受信パルス Prの包絡線検波を行うことができる。
[0035] 受信信号 SI1及び SQ1の周波数が高くなると、レベル抽出回路 1051, 105Qを構 成するトランジスタ 110のゲート長は短くなり、高速化される。そのため、レベル抽出 回路 1051及び 105Qの入力インピーダンスが高くなり、反射波 SI2及び SQ2が生じ る。し力し、高入力インピーダンスのレベル抽出回路 1051及び 105Qの前段に 90度 ハイブリッド回路 104を配置することにより、 Iチャネル反射波 SI2及び Qチャネル反射 波 SQ2が相互に 90度ハイブリッド回路 104の入力端 111で打ち消し合う。これにより 、反射波 SI2及び SQ2による悪影響を防止することができる。
[0036] また、受信信号 SI1及び SQ1の周波数が低い(3〜: 10GHz)場合には、レベル抽 出回路 1051, 105Q内のトランジスタ 110は、シリコンの MOS電界効果トランジスタ で構成すること力 Sできる。しかし、受信信号 SI1及び SQ1の周波数が高い(準ミリ波帯 以上)場合には、レベル抽出回路 1051, 105Q内のトランジスタ 110は、高速動作可 能な化合物半導体素子 (InPや GaAs系素子等)で構成する必要がある。化合物半 導体素子は、例えば、高電子移動度トランジスタ(HEMT)又はへテロバイポーラトラ ンジスタ(HBT)である。
[0037] トランジスタ 110として化合物半導体素子を用いた場合、図 7に示したように、レべ ル抽出回路 1051, 105Qに断続クロックを与えると、レベル抽出回路 1051, 105Qの 出力信号 SI3, SQ3に過渡応答 701〜70nが生じてしまレ、、誤検出の原因となる。
[0038] 本実施形態では、トランジスタ 110として化合物半導体素子を用いた場合であって も、レベル抽出回路 1051, 105Qに連続クロック CKeを与えることにより、レベル抽出 回路 1051, 105Qの出力信号 SI3, SQ3の過渡応答を防止し、誤検出を防止するこ とができる。これにより、正確に距離を検出することができる。また、過渡応答の期間 を無効期間として待機する必要がないので、検出可能最大距離を長くすることができ る。
[0039] 図 3は、本実施形態によるレーダ装置の距離検出方法を説明するための図である。
レーダ装置は、アンテナ 125から送信パルス Ptを無線送信し、ターゲット(被測定物 体) 301に反射したパルス信号 Prを受信し、その送信ノ^レス Ptと受信ノ^レス Prとの 時間差を基に、ターゲット 301までの距離を測定することができる。レーダ装置が送 受信するパルス Pt, Prは、インパルス波形のうちの所定の周波数成分からなるパル スである。例えば、レーダ装置は、 UWBインパルスレーダであり、インパルス通信を 行う。
[0040] 受信パルス 22ηがレベル抽出回路 1051の入力端に到達した時刻と、レベル抽出 回路 1061の連続クロック CKeの立ち上がりエッジが一致したときに、信号 SI3中に受 信パルスを検出できる。送信パルス 21ηの送信タイミングから信号 SI3中のパルスの 検出タイミングまでの時間を測ることで、ターゲット 301までの距離を得ることができる 。このとき、 1回の測定 (ベースクロック CKbの 1周期目)だけでは、期待できる距離精 度はレベル抽出回路 1061, 106Qの連続クロック CKeの周期 Tで決まってしまう。こ の場合、連続クロック CKeの立ち上がりエッジと受信パルス Prのタイミングが重なった 時しか検出されないので、周期 Tの分解能となる。より高い距離精度を得るために、 2 回目の測定(ベースクロック CKbの 2周期目)では、送信パルス 212の送信タイミング をベースクロック CKbの立ち上がりエッジから δ早める。同様に、 3発目は 2 δ早め、 4発目は 3 δ早め、 η発目は (η_ 1) X δ早めるようにする。これにより、検出された受 信パルスが何番目のクロックによるの力、を獲得すれば、ターゲット 301までの距離が
わかる。この場合、距離分解能は、ずれ量 δの分解能になる。例えば、図 2に示すよ うに、第 ηのクロック群 23η内の m番目(例えば 4番目)のパルスにより、信号 SI3中の パルスが検出された場合には、(m XT+n X δ ) X cによりターゲット 301までの距離 が得られる。ここで、 cは光速であり、 Tは連続クロック CKeの周期である。なお、レべ ル抽出回路 1051, 105Qのクロック CKeは連続であるため受信信号 Prのレベルは常 に抽出されつづける力 AZD変換器 1061, 106Qのクロック CKaは断続的であり、 不要データ(クロック CKaがない区間)はとりこまれない。
[0041] 断続クロック CKaの開始点は、ベースクロック CKbの立ち上がりエッジから tlだけ遅 らせる。遅延時間 tlは、送信用アンテナ 125端及び受信用アンテナ 101端にターグ ットがあった場合(距離ゼロに相当)に、反射ノ^レス Prが AZD変換器 1061, 106Q の入力端子に到達する時間である。
[0042] 断続クロック CKaの停止点は、ベースクロック CKbの立ち上がりエッジから tl +t2 だけ遅らせる。遅延時間 tl +t2は検出可能最大距離にターゲットがあった場合に、 それによる反射ノ^レス Prが A/D変換器 1061, 106Qの入力端子まで到達する時間 である。すなわち、断続クロック CKaの各クロック群 231〜23nの長さ t2は、ターゲット 301までの検出可能な最大距離に対応する。長さ t2を長くするほど、検出可能最大 距離が長くなる。
[0043] 以上のように、本実施形態によれば、化合物半導体素子を利用したレベル抽出回 路 1051, 105Qには、連続クロック CKeを与える。レベル抽出回路 1051, 105Qは、 常に抽出データ信号 SI3, SQ3を出力し続ける力 A/D変換器 1061, 106Qに断 続クロック CKaを与えることにより、不要データをとり込まないようにすることができる。 また、当然ながら、限られた期間内により多くの測定を行うために、 A/D変換器 106 I, 106Qのクロック CKaを連続クロックにして、データ取得の無効期間を無くすことも 可能である。
[0044] 図 7に示したように、 InP系の化合物半導体素子でレベル抽出回路 1051, 105Qを 構成し、レベル抽出回路 1051, 105Qに断続クロックを与えた場合、過渡応答の期 間は最大で約 400 μ sまで及ぶ。本実施形態によれば、化合物半導体素子でレベル 抽出回路 1051, 105Qを構成し、レベル抽出回路 1051, 105Qに連続クロック CKe
を与えることにより、 400 / sの無効期間にもデータ取得が可能である。これにより、検 出可能最大距離を長くすることができる。また、過渡応答による誤検出を防止し、正 確にターゲットまでの距離を検出することができる。
[0045] 本実施形態は、 UWBインパルス方式に代表される近距離レーダ装置に適用する ことが好ましぐ準ミリ波帯以上の周波数帯域を利用した UWB近距離レーダ装置を 実現することができ、その検出可能最大距離を向上させることができる。
[0046] なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示し たものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはなら ないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱 することなぐ様々な形で実施することができる。
産業上の利用可能性
[0047] ベースクロックのエッジに同期して反射波を受信するので、反射波のパルスの誤検 出を防止し、ターゲットまでの距離を正確に検出することができる。
Claims
請求の範囲
[I] ベースクロックを生成するクロック生成部と、
前記ベースクロックの各エッジに対するずれ量を徐々に大きくして送信パルスを送 信する送信部と、
前記送信された送信パルスの反射波を前記ベースクロックのエッジに同期して受信 する受信部と
を有することを特徴とするレーダ装置。
[2] 前記ずれ量は、一定量ずつ大きくなることを特徴とする請求項 1記載のレーダ装置
[3] 前記送信パルスは、前記ベースクロックの各エッジに対して早くなる方向にずれるこ とを特徴とする請求項 1記載のレーダ装置。
[4] 前記受信部は、連続クロックに同期して、受信した信号のレベルを抽出する抽出部 を有することを特徴とする請求項 1記載のレーダ装置。
[5] 前記連続クロックは、周期が一定であることを特徴とする請求項 4記載のレーダ装 置。
[6] 前記連続クロックは、前記ベースクロックに同期したクロックであることを特徴とする 請求項 4記載のレーダ装置。
[7] 前記抽出部は、化合物半導体素子を有することを特徴とする請求項 4記載のレー ダ装置。
[8] 前記化合物半導体素子は、高電子移動度トランジスタ又はへテロバイポーラトラン ジスタであることを特徴とする請求項 7記載のレーダ装置。
[9] 前記受信部は、断続クロックに同期して、受信信号をアナログからデジタルに変換 するアナログデジタル変換部を有することを特徴とする請求項 1記載のレーダ装置。
[10] 前記断続クロックは、前記ベースクロックのエッジに対して一定時間遅延しているこ とを特徴とする請求項 9記載のレーダ装置。
[II] 前記受信部は、連続クロックに同期して、受信した信号のレベルを抽出する抽出部 と、断続クロックに同期して、前記抽出されたレベルをアナログからデジタルに変換す るアナログデジタル変換部とを有することを特徴とする請求項 1記載のレーダ装置。
[12] 前記連続クロックは、周期が一定であることを特徴とする請求項 11記載のレーダ装 置。
[13] 前記連続クロックは、前記ベースクロックに同期したクロックであることを特徴とする 請求項 12記載のレーダ装置。
[14] 前記断続クロックは、前記ベースクロックのエッジに対して一定時間遅延しているこ とを特徴とする請求項 13記載のレーダ装置。
[15] 前記抽出部は、化合物半導体素子を有することを特徴とする請求項 14記載のレー ダ装置。
[16] 前記化合物半導体素子は、高電子移動度トランジスタ又はへテロバイポーラトラン ジスタであることを特徴とする請求項 15記載のレーダ装置。
[17] 前記送信部は、前記ベースクロックの各立ち上がりエッジ又は各立ち下がりエッジ に対するずれ量を徐々に大きくして送信パルスを送信することを特徴とする請求項 1 記載のレーダ装置。
[18] ベースクロックを生成するクロック生成ステップと、
前記ベースクロックの各エッジに対するずれ量を徐々に大きくして送信パルスを送 信する送信ステップと、
前記送信された送信パルスの反射波を前記ベースクロックのエッジに同期して受信 する受信ステップと
を有することを特徴とするレーダ装置の処理方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007554756A JP4924434B2 (ja) | 2006-01-17 | 2006-01-17 | レーダ装置及びその処理方法 |
PCT/JP2006/300552 WO2007083355A1 (ja) | 2006-01-17 | 2006-01-17 | レーダ装置及びその処理方法 |
US12/175,081 US7612709B2 (en) | 2006-01-17 | 2008-07-17 | Radar device and processing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/300552 WO2007083355A1 (ja) | 2006-01-17 | 2006-01-17 | レーダ装置及びその処理方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US12/175,081 Continuation US7612709B2 (en) | 2006-01-17 | 2008-07-17 | Radar device and processing method of the same |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2007083355A1 true WO2007083355A1 (ja) | 2007-07-26 |
Family
ID=38287317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2006/300552 WO2007083355A1 (ja) | 2006-01-17 | 2006-01-17 | レーダ装置及びその処理方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7612709B2 (ja) |
JP (1) | JP4924434B2 (ja) |
WO (1) | WO2007083355A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7612709B2 (en) * | 2006-01-17 | 2009-11-03 | Fujitsu Limited | Radar device and processing method of the same |
WO2012035743A1 (ja) * | 2010-09-14 | 2012-03-22 | パナソニック株式会社 | レーダ装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5617292B2 (ja) * | 2010-03-23 | 2014-11-05 | 富士通株式会社 | 送受信装置およびイメージング装置 |
KR101397548B1 (ko) | 2012-03-29 | 2014-05-27 | 연세대학교 산학협력단 | 위치측정 장치 및 방법 |
US11175402B2 (en) * | 2019-11-25 | 2021-11-16 | Texas Instruments Incorporated | Time-varying template for improved short-distance performance in coded ultrasonic ranging |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0587913A (ja) * | 1991-09-30 | 1993-04-09 | Omron Corp | 距離測定装置および方法 |
JPH08194062A (ja) * | 1995-01-17 | 1996-07-30 | Koden Electron Co Ltd | パルスレーダー |
JP2005181180A (ja) * | 2003-12-22 | 2005-07-07 | Tdk Corp | レーダ装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2327553A1 (fr) * | 1975-10-10 | 1977-05-06 | Thomson Csf | Dispositif de mesure par correlation electronique du retard entre deux signaux temporels et systemes comportant un tel dispositif |
US4628312A (en) * | 1983-10-19 | 1986-12-09 | Vega Precision Laboratories, Inc. | Decoding apparatus and method for a position coded pulse communication system |
FR2574557B1 (fr) * | 1984-12-06 | 1987-02-27 | Lmt Radio Professionelle | Dispositif d'elimination de bruit basse frequence d'un systeme de transmission, en particulier de bruit en 1/f dans un recepteur radar homodyne |
USH1044H (en) * | 1990-12-28 | 1992-04-07 | United States Of America | Method and apparatus for precision ranging using stable clocks |
FR2725859B1 (fr) | 1994-10-17 | 1996-12-20 | Alcatel Mobile Comm France | Dispositif de reconnaisance d'informations portees par un signal recu |
JPH10135869A (ja) | 1996-10-24 | 1998-05-22 | Kokusai Electric Co Ltd | スペクトラム拡散方式の受信装置とそのインパルスレスポンス検出方法及び装置 |
US6329929B1 (en) * | 1998-12-21 | 2001-12-11 | Medtronic Inc. | Telemetry system with phase-locking noise suppressing receiver |
JP3040984B1 (ja) * | 1999-02-12 | 2000-05-15 | 三菱電機株式会社 | バイスタティックレ―ダシステム |
US7110732B2 (en) | 2001-04-09 | 2006-09-19 | Texas Instruments Incorporated | Subsampling RF receiver architecture |
US7280026B2 (en) | 2002-04-18 | 2007-10-09 | Coldwatt, Inc. | Extended E matrix integrated magnetics (MIM) core |
US7539245B2 (en) * | 2002-12-24 | 2009-05-26 | General Electric Company | System and method for digital transmission and modulation of conjugate pulse position |
EP1654885A2 (en) * | 2003-07-29 | 2006-05-10 | Dan Raphaeli | Method and corresponding system for hand-held rf tag locator |
US7081850B2 (en) * | 2004-06-03 | 2006-07-25 | Raytheon Company | Coherent detection of ultra wideband waveforms |
US20060103533A1 (en) * | 2004-11-15 | 2006-05-18 | Kourosh Pahlavan | Radio frequency tag and reader with asymmetric communication bandwidth |
JP2006194802A (ja) * | 2005-01-17 | 2006-07-27 | Fujitsu Component Ltd | 距離測定装置 |
US7148839B2 (en) * | 2005-03-08 | 2006-12-12 | Raytheon Company | Operational bistatic radar system synchronization |
JP4924434B2 (ja) * | 2006-01-17 | 2012-04-25 | 富士通株式会社 | レーダ装置及びその処理方法 |
-
2006
- 2006-01-17 JP JP2007554756A patent/JP4924434B2/ja not_active Expired - Fee Related
- 2006-01-17 WO PCT/JP2006/300552 patent/WO2007083355A1/ja active Application Filing
-
2008
- 2008-07-17 US US12/175,081 patent/US7612709B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0587913A (ja) * | 1991-09-30 | 1993-04-09 | Omron Corp | 距離測定装置および方法 |
JPH08194062A (ja) * | 1995-01-17 | 1996-07-30 | Koden Electron Co Ltd | パルスレーダー |
JP2005181180A (ja) * | 2003-12-22 | 2005-07-07 | Tdk Corp | レーダ装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7612709B2 (en) * | 2006-01-17 | 2009-11-03 | Fujitsu Limited | Radar device and processing method of the same |
WO2012035743A1 (ja) * | 2010-09-14 | 2012-03-22 | パナソニック株式会社 | レーダ装置 |
US9182478B2 (en) | 2010-09-14 | 2015-11-10 | Panasonic Intellectual Property Management Co., Ltd. | Radar device |
JP5887539B2 (ja) * | 2010-09-14 | 2016-03-16 | パナソニックIpマネジメント株式会社 | レーダ装置 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2007083355A1 (ja) | 2009-06-11 |
US7612709B2 (en) | 2009-11-03 |
US20090009384A1 (en) | 2009-01-08 |
JP4924434B2 (ja) | 2012-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970003529B1 (ko) | 시간영역 무선송신시스템 | |
US6421389B1 (en) | Baseband signal converter for a wideband impulse radio receiver | |
US7664160B2 (en) | Transmitting device, receiving device, and communication system | |
US7868815B2 (en) | Wireless distance measurement system and wireless distance measurement method | |
US8254437B2 (en) | Transmitting apparatus, receiving apparatus and communication system | |
US8175274B2 (en) | Range measurement apparatus and method using chaotic UWB wireless communication | |
JP2009170968A (ja) | 超広帯域無線送信装置、超広帯域無線受信装置、及び超広帯域無線送受信装置 | |
WO2007083355A1 (ja) | レーダ装置及びその処理方法 | |
KR20090031379A (ko) | 무선 전송기, 무선 수신기, 무선 전송기 및 무선 수신기를 가진 시스템 및 방법 | |
Piccinni et al. | An improved technique based on Zadoff-Chu sequences for distance measurements | |
US7386066B2 (en) | Method and device for detecting pulses of an incident pulse signal of the ultra wideband type | |
US20060062278A1 (en) | Ultrawideband radio transmitter, ultrawideband radio receiver, and ultrawideband radio transmission/reception system | |
US7929641B2 (en) | Signals reception chain | |
JP5104712B2 (ja) | 送信装置 | |
KR101982895B1 (ko) | Uwb 장치를 동작하는 방법 | |
JP5892288B2 (ja) | レーダ及び物体検出方法 | |
Pardiñas-Mir et al. | TR-UWB detection and synchronization—using the time delayed sampling and correlation detection method | |
Reisenzahn et al. | A low-cost UWB radar system for sensing applications | |
Reisenzahn et al. | A ground penetrating UWB radar system | |
Du et al. | An uwb cmos impulse radar | |
JP5234658B2 (ja) | 受信装置 | |
Hamouda et al. | High precision wireless synchronization receiver for M-sequence UWB Radio systems | |
US20230408670A1 (en) | Phase modulated pulse radar with analog correlator | |
JP2007158966A (ja) | 受信装置及び受信方法 | |
JP4045260B2 (ja) | パルス発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
WWE | Wipo information: entry into national phase |
Ref document number: 2007554756 Country of ref document: JP |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 06711832 Country of ref document: EP Kind code of ref document: A1 |