JP4255842B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4255842B2
JP4255842B2 JP2004004537A JP2004004537A JP4255842B2 JP 4255842 B2 JP4255842 B2 JP 4255842B2 JP 2004004537 A JP2004004537 A JP 2004004537A JP 2004004537 A JP2004004537 A JP 2004004537A JP 4255842 B2 JP4255842 B2 JP 4255842B2
Authority
JP
Japan
Prior art keywords
heat radiating
semiconductor device
terminal
semiconductor chip
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004004537A
Other languages
English (en)
Other versions
JP2005197604A (ja
Inventor
治人 永田
匡紀 南尾
厚 堀木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004004537A priority Critical patent/JP4255842B2/ja
Priority to TW093140926A priority patent/TW200527640A/zh
Priority to US11/029,785 priority patent/US20050151242A1/en
Priority to CNB2005100039106A priority patent/CN100421247C/zh
Publication of JP2005197604A publication Critical patent/JP2005197604A/ja
Priority to US12/152,400 priority patent/US20080308927A1/en
Application granted granted Critical
Publication of JP4255842B2 publication Critical patent/JP4255842B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、封止樹脂の下面に露出する外部端子が格子状に規則的に配置された、いわゆるランドグリッドアレイタイプの半導体装置における、半導体チップが搭載された放熱板の構造の改良に関する。
従来例の半導体装置の構造について、図面を参照しながら説明する。図６は、特許文献１に記載された従来の半導体装置の構造の一例を示す概略図である。図６（ａ）は半導体装置の断面図、（ｂ）は同半導体装置の下面の外観を示す下面図である。図６（ａ）の断面図は、図６（ｂ）のＪ−Ｊ線に沿った断面を示す。図６（ｃ）は、この半導体装置を構成する放熱板を取り出して示した下面図、図６（ｄ）は、この半導体装置を構成するリードフレームを示す下面図である。
図６（ａ）に示すように、半導体チップ１は、放熱板２の中央の突出部２ａ上に搭載され、銀ペーストなどの接着材３で固定されている。放熱板２は、図６（ｄ）に示すように、半導体装置の四隅のランドからのびた吊りリード４と一体構造であり、強度的にこの吊りリード４により保持されている。また、半導体装置外部に露出する吊りリード４上のランド４ａも一体構造となっている。チップ搭載部である突出部２ａを含む放熱板２の外側には、規則正しい格子状に、電気信号用端子５が配列されており、ワイヤー６により半導体チップ１と電気的に接続されている。以上の要素は、封止樹脂７で封止されている。
放熱板２の突出部２ａの周囲に形成された支持部２ｂは、半導体装置外部へ露出する、いわゆるフルメタル部分、すなわち厚みがリードフレームの初期の厚みのままであり、突出部２ａを支持する役目を果たす。突出部２ａの下面の中央凹部２ｃは、封止樹脂７が流れ込まない構造となっているため、樹脂封止されず、支持部２ｂとともに半導体装置の外部に露出する。支持部２ｂを包囲する外周部分２ｄは、ハーフエッチングにより薄肉化され封止樹脂７に埋め込まれるが、一部はフルメタルの放熱端子２ｅを形成して半導体装置外部に露出する。その形状・寸法および配列は、半導体装置下面の電気信号用端子５と同様であり、外観上は、電気信号用端子５となんら相違がない。
特開２０００−１２４３８１号公報
上記従来の半導体装置の場合、実装基板へのはんだ接続の後、露出した放熱板２の下に実装基板上の配線を形成することが困難となるという問題点があった。図７に、基板上配線の様子を示す。図７（ａ）は、図６に示した構造を有する半導体装置８を実装用の基板９に実装した状態を示す断面図、図７（ｂ）は基板表面の状態を示す平面図である。図７（ａ）の断面図は、（ｂ）におけるＫ−Ｋ線に沿った断面を示す。この基板９は、高密度配線を付設するために、放熱板２の直下に対応する領域に配線を引き回す必要がある場合の一例である。
基板９上に形成された電極１０は、半導体装置８の電気信号用端子５とはんだ材料１１により接続される。１２は、半導体装置８下面の中央部の基板９上に形成された配線を示す。配線１２は、半導体装置８の電気信号用端子５のひとつに対応する基板９上の電極１０ａから、基板９に形成されたビアホール１３に至るように、基板９の上面に形成されている。配線１２は、ビアホール１３を介して基板９の内層配線１４に接続されている。
この状態において、基板９上の配線１２と半導体装置８の露出した放熱板２の支持部２ｂが、互いに金属どうしで向き合うことになる。このような状態となったとき、近接している電気信号用端子５部分のはんだ材料１１ａがはみだしたり、余分なはんだ材料が分離してはんだボール１５となり、配線１２と放熱板２とのあいだに位置した場合に、電気的なショートが発生し、回路特性が不良となる。
このような基板設計は、近年の高密度電子回路形成では通常のこととなっているが、露出している放熱板の直下に基板配線を形成することは、放熱板とその直下の基板配線間での相互の干渉が発生する可能性があり、危険な設計として避けられている。
本発明は、放熱板が露出する構造の半導体装置における上述の問題を解決し、放熱板下の基板配線の自由度を確保できる半導体装置を提供することを目的とする。
本発明の第１の構成の半導体装置は、半導体チップと、上面に前記半導体チップが搭載され下面に複数個の放熱端子が設けられた放熱板と、その放熱板の周囲に格子状に規則的に配列された複数個の電気信号用端子と、前記半導体チップと前記電気信号用端子とを電気的に接続する接続部材と、前記電気信号用端子および前記放熱端子の下端面を露出させて、前記半導体チップ、前記放熱板、前記電気信号用端子および前記接続部材を封止した封止樹脂とを備えた基本構成を有する。
前記放熱板は、上面中央部に突出するように設けられ前記半導体チップを支持する突出部と、前記突出部の裏面の周囲に前記突出部を保持するように設けられ前記封止樹脂の裏面に露出した複数個の支持部と、前記複数個の放熱端子と、前記支持部および前記放熱端子の下端面よりも後退した肉薄部とが一体になった構造を有する。前記突出部の下面および前記肉薄部の下面は前記封止樹脂で被覆されており、前記突出部に連続した複数箇所の支持部は、前記突出部の周囲に互いに対称な位置に配置されている。更に、前記支持部、前記放熱端子および前記電気信号用端子の相互間の間隔は、隣接する前記電気信号用端子どうしの相互間の間隔以上であり、前記放熱端子は前記電気信号用端子と実質的に同一の形状および配列を有する。
本発明の第２の構成の半導体装置は、第１の構成と同様の基本構成を備える。そして、前記放熱板は、上面中央部に突出するように設けられ前記半導体チップを支持する突出部と、前記突出部の裏面の周囲に前記突出部を保持するように設けられ前記封止樹脂の裏面に露出した複数個の支持部と、前記複数個の放熱端子と、前記支持部および前記放熱端子の下端面よりも後退した肉薄部とが一体になった構造を有する。前記突出部の下面および前記肉薄部の下面は前記封止樹脂で被覆されており、前記突出部に連続した複数箇所の支持部は、前記突出部の周囲に互いに対称な位置に配置されている。更に、前記突出部に連続した前記支持部の幅は、リードフレーム厚みの１／２以上であり、前記支持部の長さはリードフレーム厚み以上であることを特徴とする。
上記の構成によれば、従来露出していた放熱板下面の相当部分を封止樹脂の中に埋め込み、放熱板の下面が封止樹脂から露出する面積を低減させて、放熱板下の基板配線の自由度を向上させることができる。
本発明の第１または第２の構成の半導体装置において、好ましくは、前記放熱端子は、放熱板の外周部のみに、対称的に配置される。また、前記放熱板の肉薄部の一部に貫通穴が形成されていることが好ましい。前記貫通穴の位置は、すくなくとも半切断部に連続していることが好ましい。
以下、本発明の半導体装置の実施形態について、図面を参照しながら説明する。
（実施の形態１）
図１は本発明の実施の形態１における半導体装置の構造を示す。図１（ａ）、（ｂ）は断面図、（ｃ）は下面図である。図１（ａ）は、（ｃ）のＡ−Ａ線に沿った断面、（ｂ）はＢ−Ｂ線に沿った断面を示す。図１（ｄ）は、この半導体装置を構成する放熱板を取り出して示した下面図、図１（ｅ）は、この半導体装置を構成するリードフレームの構造を示す下面図である。
この半導体装置の構造においては、放熱板２０の構造が、図６に示した従来例の放熱板２と相違する。他の部分の構造は、図６に示した従来例と同様であり、同一の要素には同一の参照符号を付して、説明を簡略化する。
放熱板２０の上面には、従来例と同様に突出部２０ａが形成され、半導体チップ１が搭載されている。放熱板２０の下面には、突出部２０ａの周囲に対応する位置に、支持部２０ｂが形成されている。支持部２０ｂはフルメタル部分であり、封止樹脂７の外部に露出し、突出部２０ａを保持する役割を果たす。
放熱板２０の下面にはさらに、肉薄のハーフエッチング部２０ｃ、および放熱端子２０ｄが形成されている。放熱端子２０ｄは、周囲の電気信号用端子５と同じ形状、寸法、配列で配置され、封止樹脂７の外部に露出して、放熱性確保のため基板とはんだ接続されるフルメタル部分である。放熱端子２０ｄの形状、寸法、配列を電気信号用端子５と同じとすることによる利点の一つは、基板に実装するときのはんだ材料供給パターンを統一でき、実装条件の設定が容易なことである。また、基板への接合材料としてはんだボールをつける際に、電気信号用端子５に用いるボールと同じサイズのボールで対応可能である。また、ランドデザインのシンプル化のために、放熱端子２０ｄを電気信号用端子５と連続させて配置することが望ましい。一例として図１（ｅ）に示すように、放熱端子２０ｄを放熱板２０の外周縁部にのみ配置する。
このような放熱板２０の支持部２０ｂの構造により、支持部２０ｂの周囲のハーフエッチング部２０ｃが封止樹脂７により被覆され、この部分が基板配線可能となる。本実施の形態における支持部２０ｂの形状は、図６の従来例のような一つの大きな矩形状ではなく、小さな長方形状の支持部２０ｂが４個、直交する軸線上に配置されていることが特徴である。それにより、封止樹脂７外部に露出する面積が低減され、はんだショート防止および基板配線設計の簡略性・規則性に有利になっている。
この支持部２０ｂと放熱端子２０ｄの間隔Ｌ１、支持部２０ｂどうしの間隔Ｌ２は、電気信号用端子５どうし間の間隔Ｌ３と同じか、もしくはそれ以上とすることが望ましい。それにより、ショートを防止して基板配線設計の自由度を十分に確保できる。また、支持部２０ｂの寸法については、その幅Ｌ４がリードフレーム厚みＬ５の１／２倍以上、長さＬ６がリードフレーム幅以上とすることにより、突出部２０ａを保持する力を確保できるので望ましい。
上述のとおり、本実施の形態では、放熱板２０の露出部分が基板上配線と対向することを極力防ぐため、放熱板２０下面の露出部分を削減している。すなわち、従来、放熱板２０が露出していた箇所を樹脂面とし、その下に基板上配線が配置されるように設計する。それにより、万一配線上に異物が乗ったとしても、対向する半導体装置側は樹脂面であるため、電気的ショートなどの不具合は発生しない。放熱板２０下部の樹脂被覆領域は、基板配線の自由度確保のため、可能な限りその面積を大きくすることが望ましい。
（実施の形態２）
図２に示す実施の形態２における半導体装置は、図１の半導体装置における放熱板２０下面への封止樹脂７埋め込みの効率を改善した放熱板構造を有する。図２（ａ）、（ｂ）は断面図、（ｃ）は下面図である。図２（ａ）は、（ｃ）のＣ−Ｃ線に沿った断面、（ｂ）はＤ−Ｄ線に沿った断面を示す。図２（ｄ）は、この半導体装置を構成する放熱板を取り出して示した下面図である。
図１において、封止樹脂７で埋め込むべき放熱板２０下面は、ハーフエッチングされている。しかしながら、封止樹脂７がながれこむ隙間がせまいため、封止樹脂７の充填状態が悪いので未充填部が発生し易く、外観不良となる。したがって、放熱板２０下面への封止樹脂７の流れ込みを促進する必要がある。
図２に示す半導体素子の放熱板２１の構造は、そのような課題を解決するものである。放熱板２１は、図１の構造と同様な、突出部２１ａ、支持部２１ｂ、ハーフエッチング部２１ｃ、および放熱端子２１ｄを有する。さらに放熱板２１には、貫通穴２１ｅが形成されている。貫通穴２１ｅは、リードフレーム製作工程において、エッチングによりあらかじめ形成されている。
半導体装置製造の封止工程において、封止樹脂７が、半導体チップ１の直下の隙間２２からも、貫通穴２１ｅを通じて放熱板２１下面２３へと流れ込む。この貫通穴２１ｅがない場合、例えば図２（ａ）において、樹脂の流れ込む経路は矢印２４で示した経路、つまりハーフエッチング部２１ｃ下面の狭い部分を横方向に進む経路のみであり、樹脂の流れが悪く、充填不良が発生し易い。一方貫通穴２１ｅを設けた図２の場合であると、封止樹脂７は、ハーフエッチング部２１ｃ下面だけでなく、貫通穴２１ｅを通って上から下方向に流れ込むことになり、放熱板２１下面２３への樹脂封止効率が改善される。上記貫通穴２１ｅの有無による樹脂封止後の外観の相違を、半導体装置各３０ケずつ比較した結果、貫通穴２１ｅなしの場合、未充填不良が５箇所発生したのに対し、貫通穴２１ｅありの場合は充填不良は０であった。
なお、貫通穴２１ｅは、図２（ｄ）に示すように、突出部２１ａに連続して形成することにより、突出部２１ａ下への樹脂流れ込みが促進されるので望ましい。
（実施の形態３）
図３Ａは、実施の形態３における半導体装置を示す。図３Ａ（ａ）は断面図、（ｂ）は下面図である。図３（ａ）は、（ｂ）のＥ−Ｅ線に沿った断面を示す。図３（ｃ）は、この半導体装置を構成する放熱板を取り出して示した下面図である。
本実施の形態では、図１および図２に記載した突出部２０ａ、２１ａを保持する４ケ所のフルメタル露出の支持部２０ｂ、２１ｂとは異なり、図３Ａ（ｂ）に示すように、支持部２５ｃを、他の露出端子である放熱端子、電気信号用端子とほぼ同等の形状および配置にする。
図３Ａ（ｃ）に示すように、放熱板２５の上面には、中央部にチップを搭載する円形の突出部２５ａを有し、そこから十字形状に延びるように補助突出部２５ｂが形成されている。補助突出部２５ｂの先端部に位置する支持部２５ｃが形成され、その形状は他の端子と同様の形状となっている。破線で示した輪郭形状２６のプレス金型で半分切断することにより、センターが円形で十字形状の補助部をもつ突出部２５ａ、補助突出部２５ｂが形成され、図３Ａ（ｂ）に示すように、それを保持する支持部２５ｃは、放熱端子２５ｄとほぼ同等のピストル弾のような形状となる。その結果、基板配線自由度がいっそう確保できることになる。しかも、この支持部２５ｃで放熱のための基板へのはんだ接続が可能となる。２５ｅはハーフエッチング部、２５ｆは貫通穴である。
次に、上記図３Ａの構造を改善した例を図３Ｂに示す。図３Ａの構造では、補助突出部２５ｂが十字形状となっており、その幅が狭いため、補助突出部２５ｂ全体としての強度が弱く、チップ搭載時に変形する可能性がある。これを解決するための一例として、図３Ｂに示す形状を用いることができる。この構造における突出部２７ａは、正方形である。また、図３Ａの構造における貫通穴２５ｆに対応して、図３Ｂの構造では三角形状の貫通穴２７ｂが形成される。なお、他の部分については図３Ａと同一の参照符号を付して、説明を省略する。突出部２７ａの形状を十字から正方形とすることにより、図３Ａの場合の補助突出部２５ｂの幅の狭さが解消され、突出部の強度が増す。また貫通穴２７ａの形状を三角形状とすることにより、樹脂流通は図３Ａと同様に良好であり、安定した生産性・歩留まりを確保することが可能である。
（実施の形態４）
図４は、実施の形態４における半導体装置を示す。図４（ａ）は断面図、（ｂ）は下面図である。図４（ａ）は、（ｂ）のＧ−Ｇ線に沿った断面を示す。図４（ｃ）は、この半導体装置を構成する放熱板を取り出して示した下面図である。
本実施の形態は、放熱板２８の中央部に突出部を設けず、フラットとした構造を特徴とする。その上面がフラットな放熱板２８の中央に、Ａｇペーストにより半導体チップ１を装着固定する。この場合、上述の実施の形態のように突出部およびそれを保持する支持部を形成する必要がない。その結果、半導体装置下面の放熱板２８の露出部分の外観は、図４（ｃ）に示したように、ハーフエッチング部２８ａに放熱端子２８ｂのみが配置された状態となる。つまり金属露出部分を極限まで減らすことができるので、基板配線自由度をいっそう十分に確保できる。
（実施の形態５）
図５Ａは、実施の形態５における半導体装置を示す。図５Ａ（ａ）は断面図、（ｂ）は下面図である。図５Ａ（ａ）は、（ｂ）のＨ−Ｈ線に沿った断面を示す。図５Ａ（ｃ）は、この半導体装置を構成する放熱板を取り出して示した下面図である。本実施の形態は、図４に示した実施の形態４の改良例である。
本実施の形態では、図４と同様に上面がフラットな放熱板２９の構造を有し、図５Ａ（ｃ）に示すように、ハーフエッチング部２９ａの放熱端子２９ｂの内側に、貫通穴２９ｃを設ける。それにより、樹脂が貫通穴２９ｃを通じて、放熱板２９の上面から下面へ流れ込む樹脂流路３０が形成される。その結果、放熱板２９下面への樹脂の流れを促進し、未充填の外観不良の発生を軽減する。ただし、貫通穴２９ｃからの樹脂流れ込みを有効とするには、半導体チップ１の外形輪郭よりも外形サイズの大きな貫通穴２９ｃを設ける必要がある。
以上のように、放熱板に突出部を形成せず、その上面をフラットとし、かつ貫通穴を設けることにより、実装基板配線の自由度を確保し、放熱板下面への樹脂流れ込みを促進し、しかも突出部加工の工程を省く事ができる。
図５Ｂに、図５Ａに示した構造の改善例を示す。図５Ｂ（ａ）は断面図、（ｂ）は下面図である。図５Ｂ（ａ）は、（ｂ）のＩ−Ｉ線に沿った断面を示す。図５Ａ（ｃ）は、この半導体装置を構成する放熱板を取り出して示した下面図である。図５Ｃには、図５Ｂに示した半導体装置を基板実装した状態を断面で示す。
この例においては、放熱板３１の中央部に中央放熱端子３１ｄを設ける。中央放熱端子３１ｄは、フルメタルであり、電気信号用端子５、あるいは他の放熱端子３１ｂと同形状・寸法である。３１ａはハーフエッチング部、３１ｃは貫通穴である。
図５Ｃに示すように、この半導体装置を基板９に実装する際には、中央放熱端子３１ｄも同時にはんだ接続する。これにより、半導体チップ１で回路作動時に発生する熱は、放熱端子３１ｂを介した基板９への放熱経路３２のみならず、中央放熱端子３１ｄを介した放熱経路３３からも分散して基板９に放熱される。したがって放熱性の改善につながり、放熱性を示す熱抵抗の値が１０％〜３０％改善される。
中央放熱端子３１ｄを設けることによるもうひとつの効果を図５Ｄに示す。 図５Ｄは、半導体装置組み立て工程における、リードフレームへの半導体チップ１装着時の様子を示す。図５Ｄ（ａ）は、図５Ａの放熱板２９の場合、図５Ｄ（ｂ）は、図５Ｂの中央放熱端子３１ｄを有する放熱板３１の場合を示す。
図５Ｄ（ａ）に示すように、組み立て当初のリードフレームは、放熱板２９、電気信号用端子５を形成するリードなどが、シート３４上に貼り付いた状態となっている。そこに、矢印３５で示した方向つまり上方から下方向に荷重をかけながら、半導体チップ１が装着される。このとき、中央放熱端子３１ｄが存在しない放熱板２９は、破線で示されるように変形するという不具合が生じる。放熱板２９が変形すると、外観上の不良あるいは半導体装置の信頼性への不具合につながることになる。したがって、変形を生じない範囲での荷重のもとで半導体チップ１を装着する必要があり、チップ装着条件幅が小さくなる。
これに対して、図５Ｄ（ｂ）に示すように、中央放熱端子３１ｄを設けた場合には、中央放熱端子３１ｄが放熱板３１への荷重負荷を支える役割を果たし、上述のような変形は発生しない。
以上のように、図５Ｂに示す構造は、放熱性向上と組み立て時の放熱板変形防止の２つの利点を有する。
本発明によれば、放熱板の下面が封止樹脂から露出する面積を低減させて、放熱板下の基板配線の自由度を向上させることができるので、ランドグリッドアレイタイプのリードフレームを用いた半導体装置の製造に有用である。
実施の形態１における半導体装置を示し、（ａ）および（ｂ）は断面図、（ｃ）は下面図、（ｄ）は構成要素の一部である放熱板の下面図、（ｅ）は構成要素の一部であるリードフレームの下面図 実施の形態２における半導体装置を示し、（ａ）および（ｂ）は断面図、（ｃ）は下面図、（ｄ）は構成要素の一部である放熱板の下面図 実施の形態３における半導体装置を示し、（ａ）は断面図、（ｂ）は下面図、（ｃ）は構成要素の一部である放熱板の下面図 実施の形態３における半導体装置の改良例の半導体装置を示し、（ａ）は断面図、（ｂ）は下面図、（ｃ）は構成要素の一部である放熱板の下面図 実施の形態４における半導体装置を示し、（ａ）は断面図、（ｂ）は下面図、（ｃ）は構成要素の一部である放熱板の下面図 実施の形態５における半導体装置を示し、（ａ）は断面図、（ｂ）は下面図、（ｃ）は構成要素の一部である放熱板の下面図 実施の形態５における半導体装置の改良例の半導体装置を示し、（ａ）は断面図、（ｂ）は下面図、（ｃ）は構成要素の一部である放熱板の下面図 図５Ｂに示した半導体装置を基板実装した状態を示す断面図 半導体装置を組み立てる際の半導体チップ搭載時の放熱板変形の様子を示す断面図 従来例の半導体装置を示し、（ａ）は断面図、（ｂ）は下面図、（ｃ）は構成要素の一部である放熱板の下面図、（ｄ）は構成要素の一部であるリードフレームの下面図 図６の半導体装置を基板に実装した構造を示し、（ａ）は断面図と、（ｂ）は基板表面のパターン図
符号の説明
１ 半導体チップ
２ 放熱板
２ａ 突出部
２ｂ 支持部
２ｃ 中央凹部
２ｄ ハーフエッチング部
２ｅ 放熱端子
３ 接着材
４ 吊りリード
４ａ ランド
５ 端子
５ａ コーナーランド
６ ワイヤー
７ 封止樹脂
７ａ チップと放熱板間の樹脂
８ 半導体装置
９ 基板
１０、１０ａ 電極
１１、１１ａ はんだ材料
１２ 配線
１３ ビアホール
１４ 内層配線
１５ はんだボール
２０、２１、２５、２８、２９、３１ 放熱板
２０ａ、２１ａ、２５ａ、２７ａ 突出部
２０ｂ、２１ｂ、２５ｃ 支持部
２０ｃ、２１ｃ、２５ｅ、２８ａ、２９ａ、３１ａ ハーフエッチング部
２０ｄ、２１ｄ、２５ｄ、２８ｂ、２９ｂ、３１ｂ 放熱端子
２１ｅ、２５ｆ、２７ｂ、２９ｃ、３１ｃ 貫通穴
２２ 隙間
２３ 放熱板２１下面
２４ 矢印
２５ｂ 補助突出部
２６ 輪郭形状
３０ 樹脂流路
３１ｄ 中央放熱端子
３２、３３ 放熱経路
３４ シート
３５ 矢印
Ｌ１ 支持部と放熱端子の間隔
Ｌ２ 支持部どうしの間隔
Ｌ３ 電気信号用端子どうし間の間隔
Ｌ４ 支持部の幅
Ｌ５ リードフレーム厚み
Ｌ６ 支持部の長さ

Claims (5)

  1. 半導体チップと、上面に前記半導体チップが搭載され下面に複数個の放熱端子が設けられた放熱板と、その放熱板の周囲に格子状に規則的に配列された複数個の電気信号用端子と、前記半導体チップと前記電気信号用端子とを電気的に接続する接続部材と、前記電気信号用端子および前記放熱端子の下端面を露出させて、前記半導体チップ、前記放熱板、前記電気信号用端子および前記接続部材を封止した封止樹脂とを備えた半導体装置において、
    前記放熱板は、上面中央部に突出するように設けられ前記半導体チップを支持する突出部と、前記突出部の裏面の周囲に前記突出部を保持するように設けられ前記封止樹脂の裏面に露出した複数個の支持部と、前記複数個の放熱端子と、前記支持部および前記放熱端子の下端面よりも後退した肉薄部とが一体になった構造を有し、
    前記突出部の下面および前記肉薄部の下面は前記封止樹脂で被覆されており、
    前記突出部に連続した複数箇所の支持部は、前記突出部の周囲に互いに対称な位置に配置されており、
    前記支持部、前記放熱端子および前記電気信号用端子の相互間の間隔は、隣接する前記電気信号用端子どうしの相互間の間隔以上であり、
    前記放熱端子は前記電気信号用端子と実質的に同一の形状および配列を有することを特徴とする半導体装置。
  2. 半導体チップと、上面に前記半導体チップが搭載され下面に複数個の放熱端子が設けられた放熱板と、その放熱板の周囲に格子状に規則的に配列された複数個の電気信号用端子と、前記半導体チップと前記電気信号用端子とを電気的に接続する接続部材と、前記電気信号用端子および前記放熱端子の下端面を露出させて、前記半導体チップ、前記放熱板、前記電気信号用端子および前記接続部材を封止した封止樹脂とを備えた半導体装置において、
    前記放熱板は、上面中央部に突出するように設けられ前記半導体チップを支持する突出部と、前記突出部の裏面の周囲に前記突出部を保持するように設けられ前記封止樹脂の裏面に露出した複数個の支持部と、前記複数個の放熱端子と、前記支持部および前記放熱端子の下端面よりも後退した肉薄部とが一体になった構造を有し、
    前記突出部の下面および前記肉薄部の下面は前記封止樹脂で被覆されており、
    前記突出部に連続した複数箇所の支持部は、前記突出部の周囲に互いに対称な位置に配置されており、
    前記突出部に連続した前記支持部の幅は、リードフレーム厚みの１／２以上であり、
    前記支持部の長さはリードフレーム厚み以上であることを特徴とする半導体装置。
  3. 前記放熱端子は、放熱板の外周部のみに、対称的に配置された請求項１または２記載の半導体装置。
  4. 前記放熱板の肉薄部の一部に貫通穴が形成されている請求項１または２記載の半導体装置。
  5. 前記貫通穴の位置は、すくなくとも半切断部に連続している請求項４記載の半導体装置。
JP2004004537A 2004-01-09 2004-01-09 半導体装置 Expired - Fee Related JP4255842B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004004537A JP4255842B2 (ja) 2004-01-09 2004-01-09 半導体装置
TW093140926A TW200527640A (en) 2004-01-09 2004-12-28 Semiconductor device
US11/029,785 US20050151242A1 (en) 2004-01-09 2005-01-05 Semiconductor device
CNB2005100039106A CN100421247C (zh) 2004-01-09 2005-01-10 半导体器件
US12/152,400 US20080308927A1 (en) 2004-01-09 2008-05-14 Semiconductor device with heat sink plate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004004537A JP4255842B2 (ja) 2004-01-09 2004-01-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2005197604A JP2005197604A (ja) 2005-07-21
JP4255842B2 true JP4255842B2 (ja) 2009-04-15

Family

ID=34737196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004004537A Expired - Fee Related JP4255842B2 (ja) 2004-01-09 2004-01-09 半導体装置

Country Status (4)

Country Link
US (2) US20050151242A1 (ja)
JP (1) JP4255842B2 (ja)
CN (1) CN100421247C (ja)
TW (1) TW200527640A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022532B2 (en) * 2005-06-06 2011-09-20 Rohm Co., Ltd. Interposer and semiconductor device
JP2010103244A (ja) * 2008-10-22 2010-05-06 Sony Corp 半導体装置及びその製造方法
JP2011077108A (ja) * 2009-09-29 2011-04-14 Elpida Memory Inc 半導体装置
JP2012104518A (ja) * 2010-11-05 2012-05-31 Sumitomo Heavy Ind Ltd 封止装置の基板受け渡し機構及び封止装置の基板受け渡し方法
CN102683221B (zh) * 2011-03-17 2017-03-01 飞思卡尔半导体公司 半导体装置及其组装方法
US9922920B1 (en) 2016-09-19 2018-03-20 Nanya Technology Corporation Semiconductor package and method for fabricating the same
CN116387169B (zh) * 2023-06-05 2023-09-05 甬矽半导体(宁波)有限公司 封装方法和封装结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091488A (ja) * 1998-09-08 2000-03-31 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6667541B1 (en) * 1998-10-21 2003-12-23 Matsushita Electric Industrial Co., Ltd. Terminal land frame and method for manufacturing the same
JP2001196534A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置および半導体モジュール
JP3428591B2 (ja) * 2001-06-27 2003-07-22 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
JP3502377B2 (ja) * 2001-06-27 2004-03-02 松下電器産業株式会社 リードフレーム、樹脂封止型半導体装置及びその製造方法
US6828661B2 (en) * 2001-06-27 2004-12-07 Matsushita Electric Industrial Co., Ltd. Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
JP2003017646A (ja) * 2001-06-29 2003-01-17 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
JP3638136B2 (ja) * 2001-12-27 2005-04-13 株式会社三井ハイテック リードフレームおよびこれを用いた半導体装置
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US6630631B1 (en) * 2002-03-27 2003-10-07 Intel Corporation Apparatus and method for interconnection between a component and a printed circuit board

Also Published As

Publication number Publication date
CN100421247C (zh) 2008-09-24
JP2005197604A (ja) 2005-07-21
US20080308927A1 (en) 2008-12-18
US20050151242A1 (en) 2005-07-14
TW200527640A (en) 2005-08-16
CN1638109A (zh) 2005-07-13

Similar Documents

Publication Publication Date Title
US7042071B2 (en) Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
US7808084B1 (en) Semiconductor package with half-etched locking features
US7687893B2 (en) Semiconductor package having leadframe with exposed anchor pads
JP2005057067A (ja) 半導体装置およびその製造方法
JP2005353700A (ja) 面実装型電子部品とその製造方法
JP2008135688A (ja) 半導体装置および半導体装置の製造方法
US20080308927A1 (en) Semiconductor device with heat sink plate
TW487996B (en) Wiring substrate and semiconductor device
JP5498604B1 (ja) 固体撮像素子用中空パッケージ
JP2008085002A (ja) 半導体装置およびその製造方法
JP5776373B2 (ja) 電子装置
JP2018190882A (ja) 半導体装置
JP5499437B2 (ja) モールドパッケージ
JP5066971B2 (ja) モールドパッケージの実装構造
JP4248528B2 (ja) リードフレーム及び該リードフレームを用いる樹脂封止型半導体装置の製造方法
JP3699966B2 (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
WO2011108051A1 (ja) 半導体装置
KR100668932B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
US11842951B2 (en) Semiconductor device for improving heat dissipation and mounting structure thereof
JP4380511B2 (ja) リードフレーム
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
JP2018190875A (ja) 半導体装置
JP2008288493A (ja) 半導体装置
JP4122560B2 (ja) 半導体装置及び半導体装置の実装構造
JP4994883B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees