WO2006090560A1 - 画像表示装置 - Google Patents

画像表示装置 Download PDF

Info

Publication number
WO2006090560A1
WO2006090560A1 PCT/JP2006/301576 JP2006301576W WO2006090560A1 WO 2006090560 A1 WO2006090560 A1 WO 2006090560A1 JP 2006301576 W JP2006301576 W JP 2006301576W WO 2006090560 A1 WO2006090560 A1 WO 2006090560A1
Authority
WO
WIPO (PCT)
Prior art keywords
potential
terminal
display device
image display
capacitor
Prior art date
Application number
PCT/JP2006/301576
Other languages
English (en)
French (fr)
Inventor
Shinji Takasugi
Kaoru Kusafuka
Original Assignee
Kyocera Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corporation filed Critical Kyocera Corporation
Priority to JP2007504649A priority Critical patent/JP4782103B2/ja
Publication of WO2006090560A1 publication Critical patent/WO2006090560A1/ja
Priority to US11/892,558 priority patent/US9013373B2/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Definitions

  • the present invention relates to an image display device such as an organic EL display.
  • TFTs thin film transistors formed of amorphous silicon, polycrystalline silicon, or the like, or the above-described organic EL elements constitute each pixel, and an appropriate current value for each pixel. Is set, the luminance is controlled.
  • FIG. 13 is a diagram showing a configuration of a pixel circuit corresponding to one pixel in a conventional image display device.
  • the pixel circuit shown in the figure includes an organic EL element OLED that is a light emitting means, an organic EL element capacitance Coled, a driving transistor Td that is a driver means, a threshold voltage detection transistor Tth, an auxiliary capacitance Cs that is a first capacitance element, and switching. It is configured to include transistor T1 and switching transistor T2.
  • the drive transistor Td is a control element for controlling the amount of current flowing in the organic EL element OLED according to the potential difference applied between the gate electrode (control electrode) and the source electrode (first electrode). is there.
  • the threshold voltage detection transistor Tth has a function of electrically connecting the gate electrode (control electrode) and the drain electrode (second electrode) of the drive transistor Td when the transistor Tth is turned on. When the threshold voltage detection transistor Tth is turned on, a current flows from the gate electrode of the driving transistor Td to the drain electrode, and when the current substantially does not flow, the gate electrode of the driving transistor Td between the source electrode and the source electrode The potential difference is substantially the threshold voltage Vth.
  • the organic EL element OLED is an element having a characteristic that current flows and emits light when a potential difference equal to or higher than the threshold voltage of the organic EL element OLED is applied between the anode electrode and the force sword electrode.
  • Organic EL elements OLEDs are made of Al, Cu, ITO (Indium Tin Oxide), etc.
  • An anode layer and a force sword layer formed, and a light emitting layer formed of an organic material such as phthalocyanine, trisaluminum complex, benzoquinolinolato, and beryllium complex between the anode layer and the force sword layer. It has the structure provided with at least.
  • the organic EL element OLED has a function of generating light by recombination of holes and electrons injected into the light emitting layer.
  • the organic EL element capacity Coled is an equivalent expression of the capacity of the organic EL element OLED.
  • the drive transistor Td, the threshold voltage detection transistor Tth, the switching transistor Tl, and the switching transistor T2 are, for example, thin film transistors. Note that in each drawing referred to below, the channel (n-type or p-type) of each thin film transistor is not clearly shown, but it is either n-type or p-type. It shall follow the description in it.
  • the power supply line 10 supplies power to the drive transistor Td and the switching transistor T2.
  • the Tth control line 11 supplies a signal for controlling the threshold voltage detection transistor Tth.
  • the merge line 12 supplies a signal for controlling the switching transistor T2.
  • the scanning line 13 supplies a signal for controlling the switching transistor T1.
  • the image signal line 14 supplies an image signal.
  • the pixel circuit operates through four periods: a preparation period, a threshold voltage detection period, a writing period, and a light emission period. That is, during the preparation period, a predetermined positive potential (Vp, Vp> 0) is applied to the power supply line 10, the threshold voltage detection transistor Tth is off, the switching transistor T1 is off, the drive transistor Td is on, It is controlled so that transistor T2 is turned on. As a result, a current flows through the power source line 10 ⁇ the driving transistor Td ⁇ the organic EL element capacitance Coled, and the electric charge is accumulated in the organic EL element capacitance Coled.
  • Vp, Vp> 0 a predetermined positive potential
  • the threshold voltage detection transistor Tth is controlled to be turned on, and the gate electrode and the drain electrode of the drive transistor Td are connected. Is done.
  • the charges accumulated in the auxiliary capacitor Cs and the organic EL element capacitor Coled are discharged, and a current flows through the drive transistor Td ⁇ the power supply line 10 and the negative path.
  • the potential difference between the gate electrode and the drain electrode of the drive transistor Td When the threshold voltage Vth corresponding to the driving threshold of the transistor Td is reached, the driving transistor Td is turned off.
  • the potential of the power supply line 10 is maintained at zero potential, the switching transistor T1 is turned on, the switching transistor T2 is turned off, and the charge accumulated in the organic EL element capacitor Cole d is discharged. .
  • a predetermined negative potential (—VDD, VDD> 0) is marked on the power supply line 10
  • the drive transistor Td is turned on
  • the threshold voltage detection transistor Tth is turned off
  • the switching transistor T1 Is controlled to be turned off.
  • a current flows through the organic EL element OLED ⁇ drive transistor Td ⁇ power supply line 10 and the organic EL element OLED emits light.
  • Non-Patent Document 1 S. Ono et al., Proceedings of IDW '03, 255 (2003) Disclosure of the Invention
  • the current Ids flowing through the driving TFT is proportional to the square of the difference between the potential difference Vgs between the gate electrode and the source electrode (gate electrode potential Vg ⁇ source electrode potential Vs) and the threshold voltage Vth inherent to the TFT. It is known. Therefore, in order to obtain a clear image, it is necessary to increase this Vgs as much as possible.
  • FIG. 14 is a diagram showing parasitic capacitance and the like generated in the pixel circuit shown in FIG.
  • the parasitic capacitance CgdTd and the parasitic capacitance CgsTd exist near the gate electrode of the driving transistor Td, and the parasitic capacitance also exists near the gate electrode of the threshold voltage detection transistor Tth.
  • CgdTth and parasitic capacitance CgsTth exist.
  • the present invention has been made in view of the above, and an object thereof is to provide an image display device capable of improving writing efficiency.
  • the present invention includes a light emitting means, a control terminal, a first terminal, and a second terminal, and a potential difference between the control terminal and the first terminal.
  • the current flowing between the first terminal and the second terminal is controlled, so that the driver means for controlling the light emission of the light emitting means, and one electrode is directly connected to the control terminal of the driver means.
  • a first capacitor element that is connected indirectly or indirectly, and the other electrode is connected directly or indirectly to a signal line that supplies a potential corresponding to the image data, and the image data passes through the signal line.
  • a second capacitor element electrically connected in series to the first capacitor element during a writing period of writing to the first capacitor element.
  • the first capacitor element and the light emitting means are electrically connected in series during the writing period.
  • the second capacitor element and the light emitting means are electrically connected in parallel during the writing period.
  • the driver means is disposed between the control terminal and the second capacitive element, and the control terminal and the second capacitive element are arranged.
  • the switching element is provided between the control terminal of the driver means and the second capacitor element during a light emission period of the light emitting element.
  • the electrical connection is cut off.
  • the potential line is electrically connected to the first terminal or the second terminal of the driver means.
  • the potential line is a control line for controlling driving of the switching element.
  • the capacitance value of the second capacitive element is 10% or more of the capacitance value of the light emitting means.
  • the image display device includes first to third pixels that display different colors, and the first to third pixels are displayed.
  • Each pixel has at least the light emitting means, the driver means, the first capacitive element, and the second capacitive element, and the capacitance value of the second capacitive element in each of the first to third pixels and the
  • the power of Csuml to Csum3 has a value of 80% or more of the maximum value of Csuml to Csum3.
  • the light emitting means, the control terminal, the first terminal, and the second terminal are provided, and the first terminal and the second terminal according to a potential difference between the control terminal and the first terminal.
  • the write potential corresponding to the light emission luminance of the light emitting means is supplied via the signal line.
  • the potential supplied to the terminal on one side of the capacitive element is held substantially constant while the write potential is supplied to the signal line. It is characterized by that.
  • indirectly connected means that another component (such as a transistor) is present between two components (for example, a first capacitor and a second capacitor). This means that the two components are connected by wiring with the intervening.
  • directly connected means that two components are connected by wiring without other components intervening.
  • the second capacitive element connected in series to the first capacitive element during the image data writing period is provided.
  • the potential written to the first capacitor element is reflected well in the first capacitor element. As a result, it is possible to improve the writing efficiency of the image display device.
  • FIG. 1 is a diagram showing a configuration of a pixel circuit corresponding to one pixel of the image display device according to the first embodiment of the present invention.
  • FIG. 2 is a sequence diagram for explaining the operation of the first embodiment.
  • FIG. 3 is a diagram for explaining the operation during the preparation period shown in FIG. 2.
  • FIG. 4 is a diagram for explaining the operation during the threshold voltage detection period shown in FIG.
  • FIG. 5 is a diagram for explaining the operation in the write period shown in FIG. 2.
  • FIG. 6 is a diagram for explaining the operation during the light emission period shown in FIG.
  • FIG. 7 is a diagram showing a configuration of a pixel circuit corresponding to one pixel of the image display device according to the second embodiment of the present invention.
  • FIG. 8 is a diagram showing a configuration of a pixel circuit corresponding to one pixel of the image display device according to the third embodiment of the present invention.
  • FIG. 9 is a sequence diagram for explaining the operation of the third embodiment.
  • FIG. 10 is a diagram showing a configuration of a pixel circuit corresponding to one pixel of the image display device according to the fourth embodiment of the present invention.
  • FIG. 11 is a diagram showing another configuration example different from the pixel circuit shown in FIG.
  • FIG. 12 is a diagram showing another configuration example different from the pixel circuit shown in FIGS. 10 and 11.
  • FIG. 13 is a diagram showing a configuration of a pixel circuit corresponding to one pixel of a conventional image display device.
  • FIG. 14 is a diagram showing parasitic capacitance and the like generated in the pixel circuit shown in FIG. Explanation of symbols
  • FIG. 1 is a diagram illustrating a configuration of a pixel circuit corresponding to one pixel of the image display device according to the first embodiment of the present invention.
  • the pixel circuit shown in FIG. 1 is configured to include the additional capacitor Cs2 that is the second capacitor element.
  • the additional capacitor Cs2 is a capacitor for preventing or improving the decrease in write efficiency due to the parasitic capacitance described above.
  • one end of the additional capacitor Cs2 is a force sword electrode of the organic EL element OLED (also the drain electrode of the drive transistor Td).
  • the other end is connected to the power supply line 10 (also the source electrode of the drive transistor Td).
  • the power supply line 10 is at a high potential (Vp)
  • the merge line 12 is at a high potential (Vg H)
  • the Tth control line 11 is at a low potential (VgL)
  • the scanning line 13 is at a low potential (VgL).
  • the image signal line 14 is set to zero potential.
  • the threshold voltage detection transistor Tth is turned off, the switching transistor T1 is turned off, the driving transistor Td is turned on, and the switching transistor T2 is turned on.
  • the current II flows through the path of the power supply line 10 ⁇ the driving transistor Td ⁇ the organic EL element capacity Coled, and charges are accumulated in the organic EL element capacity Coled.
  • the power line 10 is zero potential
  • the merge line 12 is high potential (Vg H)
  • the Tth control line 11 is high potential (VgH)
  • the scanning line 13 is low potential (VgL)
  • the image signal line 14 is set to zero potential.
  • the electric charge accumulated in the auxiliary capacitor Cs and the organic EL element capacitor Coled is discharged, and a current 12 flows through a path of the driving transistor Td ⁇ the power supply line 10.
  • the driving transistor Td is turned off, and the threshold voltage Vth of the driving transistor Td is detected.
  • the gate electrode potential of the driving transistor Td can be changed to a desired potential by supplying the data potential (one Vdata) from the image signal line to the auxiliary capacitor Cs indirectly or directly.
  • the power supply line 10 is zero potential
  • the merge line 12 is low potential (VgL)
  • the Tth control line 11 is high potential (VgH)
  • the scanning line 13 is high potential (VgH)
  • the image signal line 14 is data potential. (One Vdata).
  • the auxiliary capacitor Cs and the organic EL element capacitor Coled are electrically connected in series, and the additional capacitor Cs2 and the organic EL element capacitor Coled are electrically connected in parallel.
  • the switching transistor T1 is turned on and the switching transistor T2 is turned off, and the charge accumulated in the organic EL element capacitor Coled is discharged.
  • current 13 flows through the path of organic EL element capacitance Coled ⁇ threshold voltage detection transistor Tth ⁇ auxiliary capacitance Cs, and electric charge is accumulated in auxiliary capacitance Cs. That is, the charge accumulated in the organic EL element capacitor Coled moves to the auxiliary capacitor Cs.
  • Vgs of the drive transistor Td in the writing period can be expressed by the following equation. This assumption also extends to the following equations (2) to (7).
  • Vgs Vth-(Cs / Call)-Vdata (1)
  • Equation (1) Call is the total capacitance directly connected to the gate electrode of the drive transistor Td when the threshold voltage detection transistor Tth is conducting, and can be expressed as the following equation: .
  • Equation (2) Coled is the equivalent capacitance of the organic EL element OLED, CgsTth is the parasitic capacitance between the gate electrode and the source electrode of the threshold voltage detection transistor Tth, and CgdTt h is a parasitic capacitance between the gate electrode and the drain electrode of the threshold voltage detection transistor Tth, and CgsTd is a parasitic capacitance between the gate electrode and the source electrode of the driving transistor Td.
  • the threshold voltage detection transistor Tth becomes conductive, the gate electrode of the drive transistor Td and the drain electrode are connected, and both ends have substantially the same potential, so the parasitic capacitance CgdTd has an effect. There is no.
  • the relationship between the auxiliary capacitance Cs and the organic EL element capacitance Coled is preferably Cs and Coled.
  • the power supply line 10 is negative potential (—VDD)
  • the merge line 12 is high potential (VgH)
  • the Tth control line 11 is low potential (VgL)
  • the scanning line 13 is low potential (VgL)
  • the image signal Line 14 is at zero potential.
  • the drive transistor Td is turned on, the threshold voltage detection transistor Tth is turned off, and the switching transistor T1 is turned off.
  • the current Ids flows through the organic EL element OLED ⁇ drive transistor Td ⁇ power line 10 and the organic EL element OLED emits light.
  • Vgs' be the potential at this time, that is, the potential difference between the gate electrode and the source electrode of the driving transistor Td in the light emission period, and the gate electrode-source of the driving transistor Td in the writing period obtained by the above equation (1).
  • the potential difference between the electrodes is Vgs
  • Vgs ' ((Cs + CgsTth + CgsTd) (Vth-(Cs / Call) Vdata) + CsVdata + CgsTth-(VgL-VgH) + CgdTd-Vds) / Call' (5)
  • Vgs " Vgs '+ (CgdTd / Call') Vds ⁇ ⁇ ⁇ (6.2)
  • Vgs " ((Cs + CgsTth + CgsTd) ⁇ (Vth-(Cs / Call) ⁇ Vdata) + Cs ⁇ Vdata-CgsTth-VgH-CgsTth-VgL) / Call ' ⁇ ⁇ ⁇ (6.3)
  • the Vds term that depends on disappears.
  • equation (8) shows the write efficiency.
  • the writing efficiency is better when considering the withstand voltage of the driving IC and the adjustment range of the pixel signal line potential.
  • the writing efficiency cannot be sufficiently increased due to the parasitic capacitance component.
  • the potential difference Vgs between the gate electrode and the source electrode of the driving transistor Td in the writing period when the additional capacitor Cs2 is provided can be expressed by the following equation.
  • Vgs Vth— (Cs / (Call + Cs2) 'Vdata ⁇ ⁇ ⁇ (9)
  • Vgs ' Cs (Coled + CgdTth + Cs2) / ((Call + Cs2) Call') Vdata
  • Equation (12) there is a relationship of Call> Coled + CgdTth, and since ⁇ ′ / ⁇ is always 1 or more, it can be seen that the write efficiency is improved by providing the additional capacitor Cs2. . Since the write efficiency increases as the additional capacity Cs2 increases, the capacity value of the additional capacity Cs2 is preferably 10% or more of Coled (more preferably 30% or more of Coled).
  • the capacity of the organic EL element OLED is generally different for each pixel of red, green and blue! /. Therefore, in order to make the write efficiency substantially equal, the red, green and blue organic EL element OLED capacities are set to Coledr, Coledg and Coledb, respectively, and the red, green and blue additional capacities are set to Cs2r, Cs2g and Cs2b, respectively. All values of Coledr + Cs2r, Coledg + Cs2g, Coledb + Cs2b are set within the range of 80% to 100% (more preferably 95% to 100%) of the maximum value among these values. It is preferable to do.
  • Vgs amplitude (AVgs) in the red, green, and blue pixel circuits may differ.
  • R (Coledr + Cs2r + CgdTth) / (Coledr + Cs2r + Cs + CgsTth + CgdTth + CgsTd
  • B (Coledb + Cs2b + CgdTth) / (Coledb + Cs2b + Cs + CgsTth + CgdTth + Cgs Td)
  • a Vgsmaxr, ⁇ Vgsmaxg, and ⁇ Vgsmaxb be the maximum values of A Vgs required for each color.
  • Cs2r, Cs2g, and Cs2b are determined so that they are at least% (more preferably at least 95%), the desired Vgs amplitude ( ⁇ Vgs) can be obtained for each color with approximately the same pixel signal line amplitude ( ⁇ Vdata). can get.
  • the drive transistor Td (driver means) is the threshold voltage detection. It is possible to reduce the influence of parasitic capacitance existing in the transistor Tth (threshold voltage detecting means) and increase the writing efficiency due to the parasitic capacitance.
  • amorphous silicon TFT or a polycrystalline TFT is used as an element that embodies the threshold voltage detecting means and the driver means, but instead of this, a polysilicon TFT or the like is used. Other TFTs may be used.
  • one end of the additional capacitor Cs2 is connected to the force sword electrode of the organic EL element OLED, and the other end is connected to the power supply line 10.
  • the configuration is not limited.
  • the other end of the additional capacitor Cs2 can be connected to the Tth control line 11.
  • the Tth control line 11 In addition to the Tth control line 11, it can be connected to a ground line or the like having a fixed potential (constant potential).
  • the fixed potential described above does not need to be a constant potential in all of the preparation period, the threshold voltage detection period, the writing period, and the light emitting period, and at least during the writing period. Well, if the constant potential is maintained!
  • the meaning of the constant potential does not need to be a constant potential in a strict sense, and the predetermined potential fluctuation can be allowed within the scope of the purpose of obtaining the effect of increasing the writing efficiency by the additional capacitor Cs2. Is.
  • FIG. 7 is a configuration example according to the second embodiment of the present invention, and shows a configuration example in which the additional capacitor Cs2 is connected to the Tth control line 11 that controls the threshold voltage detection transistor Tth. It is.
  • the additional capacitor Cs2 is applied to the pixel circuit having the configuration shown in FIG. 1 .
  • the pixel circuit having a drive transistor and a threshold voltage detection transistor is described. If so, the present invention can also be applied to a pixel circuit having such a connection form.
  • the additional calorie capacitor Cs2 having the requirements described in the first embodiment is connected to the gate electrode of the driving transistor.
  • FIG. 8 is a diagram illustrating a configuration of a pixel circuit corresponding to one pixel of the image display device according to the third embodiment of the present invention.
  • the pixel circuit shown in the figure has a configuration different from that of the pixel circuit shown in FIG. Specifically, the force sword electrode of the organic EL element OLED is connected to the power supply line 10, and the anode electrode is connected to the source electrode of the drive transistor Td. The drain electrode of the drive transistor Td is connected to the ground line.
  • the gate electrode is connected to the connection portion of the switching transistors Tl and T2 and indirectly connected to the image signal line 14 via the switching transistor T1.
  • the gate electrode of the switching transistor T1 is connected to the scanning line 13.
  • the gate electrode of the switching transistor T2 is connected to the merge line 12.
  • a threshold voltage detection transistor Tth is inserted between the gate electrode and the drain electrode of the drive transistor Td, and a Tth control line 11 is connected to the gate electrode.
  • the auxiliary capacitor Cs is inserted between the connection part of the switching transistors Tl and T2 and the anode electrode of the organic EL element OLED.
  • the additional capacitor Cs2 used in the above-described embodiment is connected to the auxiliary capacitor Cs and the power source so that the auxiliary capacitor Cs and the auxiliary capacitor Cs are connected in series during the writing period of the image signal potential, as will be described later. Inserted between line 10.
  • the drive transistor Td! / The side connected to the anode electrode of the organic EL element OLED is the source electrode, and the side connected to the ground line is the drain electrode. These forces may be configured by reversing these electrodes.
  • the operation of the third embodiment will be described with reference to the sequence diagram of FIG. Note that, similarly to the first embodiment, the description will be divided into four periods of a preparation period, a threshold voltage detection period, a writing period, and a light emission period.
  • the power supply line 10 is at a high potential (Vp)
  • the merge line 12 is at a high potential (VgH)
  • Tt h The control line 11 is at low potential (VgL)
  • the scanning line 13 is at low potential (VgL)
  • the image signal line 14 is at zero potential.
  • the threshold voltage detection transistor Tth is turned off
  • the switching transistor T1 is turned off
  • the driving transistor Td is turned on
  • the switching transistor T2 is turned on.
  • the driving transistor Td is turned on because the on-state of the switching transistor T2 is maintained from the light emission period, and the supply of charge from the auxiliary capacitor Cs continues to the gate electrode of the driving transistor Td. Because it does.
  • the merge line 12 is set to a low potential (VgL) to turn off the switching transistor T2, and then the Tth control line
  • VgL low potential
  • Tth control line The threshold voltage detection transistor Tth is turned on by setting 11 to a high potential (VgH) because the charge accumulated in the organic EL element capacitor Coled is retained.
  • the merge line 12 has a low potential (VgL)
  • the Tth control line 11 has a high potential (VgH)
  • the scan line 13 has a low potential (VgL).
  • the zero potential of the image signal line 14 is maintained. Therefore, by maintaining the threshold voltage detection transistor Tth on, the gate electrode and the drain electrode of the drive transistor Td are short-circuited, and the gate electrode is connected to the ground line via the drain electrode. . For this reason, a zero potential is applied to the gate electrode and the drain electrode of the driving transistor Td.
  • the organic EL element OLED is connected to the source electrode of the driving transistor Td, it is based on the negative charge accumulated on the anode electrode side of the organic EL element OLED.
  • the potential difference between the gate electrode and the source electrode of the drive transistor Td becomes larger than the threshold voltage Vth of the drive transistor Td, and the drive transistor Td is turned on.
  • the drain electrode of the drive transistor Td is electrically connected to the ground line, and the source electrode of the drive transistor Td is connected to the organic EL element OLED in which negative charges are accumulated.
  • a directional current flows through the drain electrode force and the source electrode based on the potential difference generated between the gate electrode and the source electrode.
  • the absolute value of the negative charge accumulated in the organic EL element OLED gradually decreases, and the potential difference between the gate electrode and the source electrode of the driving transistor Td also gradually decreases.
  • the driving transistor Td When the potential difference between the gate electrode and the source electrode of the driving transistor Td decreases to the threshold voltage (Vth), the driving transistor Td is turned off, and the absolute value of the negative charge accumulated in the organic EL element OLED is calculated. The decline also stops. In addition, since the gate electrode of the drive transistor Td is connected to the ground line, the source electrode potential of the drive transistor Td is maintained at (one Vth) when the drive transistor Td is turned off. Become. With the above operation, the threshold voltage (Vth) of the drive transistor Td is detected.
  • the data potential (Vdata) from the image signal line 14 is indirectly or directly supplied to the auxiliary capacitor Cs, so that the gate electrode potential of the drive transistor Td is variably controlled to the desired potential.
  • the zero potential of the power supply line 10 the low potential (VgL) of the merge line 12 and the high potential (VgH) of the Tth control line 11 are maintained, while the scanning line 13 is maintained at the high potential (VgH).
  • the image signal line 14 is set to the data potential (Vdata).
  • the auxiliary capacitor Cs and the organic EL element capacitor Coled are electrically connected in series, and the additional capacitor Cs2 and the organic EL element capacitor Coled are electrically connected in parallel.
  • the image signal line 14 supplies a potential corresponding to the luminance of the organic EL element OLED, the potential of zero potential changes to the potential Vdata corresponding to the luminance of the organic EL element OLED.
  • This potential Vdata is written to the auxiliary capacitor Cs through the switching transistor T1 that is controlled to be turned on by setting the scanning line 13 to the high potential (VgH), and the scanning line 13 is set to the low potential (VgL).
  • VgH high potential
  • VgL low potential
  • the potential of the Tth control line 11 is high In order to prepare for the potential of the merge line 12 to be set to a high potential (VgH) during the next light emission period, the potential of the Tth control line 11 is lowered during this writing period. It is preferable to set the potential (VgL).
  • the power supply line 10 is set to a negative potential (—VDD)
  • the merge line 12 is set to a high potential (VgH)
  • the Tth control line 11 has a low potential (VgL)
  • the scanning line 13 has a low potential (VgL)
  • the zero potential of each image signal line 14 is maintained.
  • the drive transistor Td is turned on
  • the threshold voltage detection transistor Tth is turned off
  • the switching transistor T1 is turned off
  • the organic EL element OLED emits light.
  • the source electrode of the organic EL element OLED is based on the threshold voltage detected during the threshold voltage detection period!
  • the writing efficiency of the pixel circuit shown in FIG. 8 will be considered.
  • the write efficiency in the absence of the additional capacitor Cs2 is 7 to 2
  • Call2 is a capacitance connected to the gate electrode of the drive transistor Td in the writing period, and can be expressed as the following formula.
  • the write efficiency can be expressed by the ratio of the Vgs swing width (AVgs) and the pixel signal line swing width (AVdata). Therefore, in order to increase the writing efficiency, it is preferable to make the Vgs swing width (AVgs) as close as possible to the pixel signal line swing width (AVdata).
  • the data potential (Vdata) from the image signal line 14 is written.
  • Auxiliary capacitor Cs has a capacitive component connected in series when image data is written. For example, in the pixel circuit shown in FIG. 8, the organic EL element capacitance Coled corresponds to one of the capacitance components.
  • the organic EL element capacitance Coled may not be connected in series to the auxiliary capacitance Cs.
  • the drive transistor Td, the threshold voltage detection transistor Tth, and the switching transistor Of the parasitic capacitances of the stars Tl and T2 affects the writing efficiency.
  • Vs Coled / (Cs + Coled) -V12 (19)
  • equation (19) indicates that when there is a capacitance component connected in series with the auxiliary capacitance Cs to which the data potential (Vdata) of the image signal line 14 is written, the auxiliary capacitance Cs A part of the electric charge stored in the capacitor is taken away by the capacitive component connected in series, resulting in a decrease in writing efficiency, and the voltage applied to both ends of the auxiliary capacitor Cs depends on the auxiliary capacitor Cs. If it increases in proportion to the capacitance component connected in series (ie, the capacitance component of the connection partner), it suggests two points of view.
  • the additional capacitor Cs2 provided in addition to the auxiliary capacitor Cs is configured to be connected in series to the auxiliary capacitor Cs at least when writing the data potential. To do. Further, it is preferable to select a capacity value of the additional capacity Cs2 having a capacity value larger than the auxiliary capacity Cs.
  • Green and blue organic EL elements OLED capacity is Coledr, Coledg, Coledb respectively
  • red, green and blue additional capacity is Cs2r, Cs2g and Cs2b respectively
  • Coledr + Cs2r, Coledg + Cs2g + All values of Cs2b should preferably be set within the range of 80% to L00% (more preferably 95% to L00%) of the maximum value among these values. Good.
  • the required V gs amplitude (A Vgs) in each pixel circuit may be different for each color of red, green, and blue.
  • the writing efficiency of each color is set as r? R, r? G, and ⁇ b, respectively, and the required maximum ⁇ Vgs for each color is set as ⁇ ⁇ gsmaxr, ⁇ Vgsmaxg, and ⁇ Vgsmaxb.
  • the maximum value of ⁇ Vgsmaxr / ⁇ r, ⁇ Vgsmaxg / ⁇ g, ⁇ Vgsmaxb / ⁇ b, the maximum value of ⁇ Vgsmaxr / ⁇ r, ⁇ Vgsmaxg / ⁇ g, ⁇ Vgsmaxb / ⁇ b If Cs2r, Cs2g, and Cs2b are set to 90% or more (more preferably 95% or more), the desired Vgs swing width ( ⁇ Vgs) can be obtained for each color with approximately the same pixel signal line swing width (A Vdata). It is done.
  • the image display device of this embodiment in addition to the first capacitor element in which image data is written, it is serially connected to the first capacitor element during the writing period of the image data.
  • the second capacitor element that is connected to the first capacitor element the potential written to the first capacitor element is reflected well in the first capacitor element. As a result, it is possible to improve the writing efficiency of the image display device.
  • one end of the additional capacitor Cs2 is connected to the force sword electrode of the organic EL element OLED, and the other end is connected to the power supply line 10.
  • the configuration is not limited.
  • the other end of the additional capacitor Cs2 may be connected to a ground line having a fixed potential (constant potential).
  • the fixed potential here does not need to be a constant potential in all of the preparation period, the threshold voltage detection period, the writing period, and the light emission period, and at least the threshold voltage detection period. During the writing period, the constant potential should be maintained! /.
  • the meaning of the constant potential is not necessarily a constant potential in a strict sense, and the predetermined potential fluctuation can be allowed within the scope of the purpose of obtaining the effect of increasing the writing efficiency by the additional capacitor Cs2. is there.
  • the other end of the additional capacitor Cs2 is the Tth control line 11 (see FIG. 11) or the merge line 12 (see FIG. 12) in which a substantially constant potential is maintained from the threshold voltage detection period to the writing period. You can connect to.
  • the example in which the additional capacitor is applied to the pixel circuit having the configuration shown in FIG. 8 has been described.
  • any pixel circuit having a drive transistor and a threshold voltage detection transistor may be used.
  • the present invention can be applied to pixel circuits of any connection form.
  • an additional capacitor having the requirements described in Embodiment 3 may be connected to the gate electrode of the driving transistor.
  • the image display device is useful for preventing a decrease in writing efficiency in a pixel circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

　画像表示装置における書き込み効率の低下を防止すること。 　発光手段有機ＥＬ素子ＯＬＥＤと、ゲート電極（制御端子）、ドレイン電極（第１端子または第２端子）、ソース電極（第１端子または第２端子）を有し、ゲート電極とソース電極との電位差に応じてソース電極とドレイン電極との間に流れる電流を制御することにより、有機ＥＬ素子ＯＬＥＤの発光を制御する駆動トランジスタＴｄと、一方の電極が有機ＥＬ素子ＯＬＥＤのゲート電極に直接的または間接的に接続され、他方の電極が、画像データに対応する電位を供給する画像信号線１４に直接的または間接的に接続される補助容量素子Ｃｓと、画像データが画像信号線１４を介して補助容量素子Ｃｓに書き込まれる書き込み期間中に、補助容量素子Ｃｓに電気的に直列に接続される追加容量素子Ｃｓ２と、を備える。

Description

明 細 書
画像表示装置
技術分野
[0001] 本発明は、有機 ELディスプレイ等の画像表示装置に関するものである。
背景技術
[0002] 従来から、発光層に注入された正孔と電子とが発光再結合することによって光を生 じる機能を有する電流制御型の有機 EL (Electronic Luminescent)素子を用い た画像表示装置が提案されて！ヽる。
[0003] この種の画像表示装置では、アモルファスシリコンや多結晶シリコン等で形成され た TFT (薄膜トランジスタ)や上述した有機 EL素子等が各画素を構成しており、各画 素に適切な電流値が設定されることにより、輝度が制御される。
[0004] 図 13は、従来の画像表示装置における 1画素に対応する画素回路の構成を示す 図である。同図に示す画素回路は、発光手段である有機 EL素子 OLED、有機 EL 素子容量 Coled、ドライバ手段である駆動トランジスタ Td、閾値電圧検出用トランジス タ Tth、第 1容量素子である補助容量 Cs、スイッチングトランジスタ T1およびスィッチ ングトランジスタ T2を備えるように構成されて 、る。
[0005] 駆動トランジスタ Tdは、ゲート電極 (制御電極）とソース電極 (第 1の電極）との間に 与えられる電位差に応じて有機 EL素子 OLEDに流れる電流量を制御するための制 御素子である。また閾値電圧検出用トランジスタ Tthは、自身がオン状態となったとき に、駆動トランジスタ Tdのゲート電極 (制御電極）とドレイン電極 (第 2の電極）とを電 気的に接続する機能を有する。閾値電圧検出用トランジスタ Tthがオン状態となると 、駆動トランジスタ Tdのゲート電極からドレイン電極に向かって電流が流れ、該電流 が実質的に流れなくなったときに駆動トランジスタ Tdのゲート電極'ソース電極間の 電位差が実質的に閾値電圧 Vthとなる。
[0006] 有機 EL素子 OLEDは、アノード電極と力ソード電極との間に有機 EL素子 OLED の閾値電圧以上の電位差が印加されると、電流が流れ、発光する特性を有する素子 である。有機 EL素子 OLEDは、 Al、Cu、ITO (Indium Tin Oxide)等によって形 成されたアノード層および力ソード層と、これらのアノード層と力ソード層との間にフタ ルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体等の有機系の 材料によって形成された発光層とを少なくとも備えた構造を有する。そして、有機 EL 素子 OLEDは、発光層に注入された正孔と電子とが発光再結合することによって光 を生じる機能を有する。なお、有機 EL素子容量 Coledは、有機 EL素子 OLEDの容 量を等価的に表したものである。
[0007] 駆動トランジスタ Td、閾値電圧検出用トランジスタ Tth、スイッチングトランジスタ Tl およびスイッチングトランジスタ T2は、例えば、薄膜トランジスタである。なお、以下で 参照される各図面においては、各薄膜トランジスタにかかるチャネルについて、特に そのタイプ (n型または p型）を明示していないが、 n型または p型のいずれかであり、 本明細書中の記載に従うものとする。
[0008] 電源線 10は、駆動トランジスタ Tdおよびスィッチングトランジスタ T2に電源を供給 する。 Tth制御線 11は、閾値電圧検出用トランジスタ Tthを制御するための信号を供 給する。マージ線 12は、スイッチングトランジスタ T2を制御するための信号を供給す る。走査線 13は、スイッチングトランジスタ T1を制御するための信号を供給する。画 像信号線 14は、画像信号を供給する。
[0009] 上記構成において、画素回路は、準備期間、閾値電圧検出期間、書き込み期間お よび発光期間という 4つの期間を経て動作する。すなわち、準備期間では、電源線 1 0には所定の正電位 (Vp, Vp>0)が印加され、閾値電圧検出用トランジスタ Tthが オフ、スイッチングトランジスタ T1がオフ、駆動トランジスタ Tdがオン、スイッチングトラ ンジスタ T2がオンとなるように制御される。その結果、電源線 10→駆動トランジスタ T d→有機 EL素子容量 Coledと ヽぅ経路で電流が流れ、有機 EL素子容量 Coledに電 荷が蓄積される。
[0010] つぎの閾値電圧検出期間では、電源線 10にはゼロ電位が印加され、閾値電圧検 出用トランジスタ Tthがオンとなるように制御され、駆動トランジスタ Tdのゲート電極と ドレイン電極とが接続される。これにより、補助容量 Csおよび有機 EL素子容量 Coled に蓄積された電荷が放電され、駆動トランジスタ Td→電源線 10と ヽぅ経路で電流が 流れる。そして、駆動トランジスタ Tdのゲート電極—ドレイン電極間の電位差が、駆動 トランジスタ Tdの駆動閾値に対応する閾値電圧 Vthに達すると、駆動トランジスタ Td がオフとされる。
[0011] つぎの書き込み期間では、電源線 10の電位はゼロ電位を維持し、スイッチングトラ ンジスタ T1がオン、スイッチングトランジスタ T2がオフとなり、有機 EL素子容量 Cole dに蓄積された電荷が放電される。その結果、有機 EL素子容量 Coled→閾値電圧 検出用トランジスタ Tth→補助容量 Csという経路で電流が流れ、補助容量 Csに電荷 が蓄積される。すなわち、有機 EL素子容量 Coledに蓄積された電荷は、補助容量 C sに移動する。
[0012] つぎの発光期間では、電源線 10には所定の負電位（—VDD, VDD>0)が印カロ され、駆動トランジスタ Tdがオン、閾値電圧検出用トランジスタ Tthがオフ、スィッチン グトランジスタ T1がオフとなるように制御される。その結果、有機 EL素子 OLED→駆 動トランジスタ Td→電源線 10と 、う経路で電流が流れ、有機 EL素子 OLEDが発光 する。
[0013] 非特許文献 1 : S. Ono et al. , Proceedings of IDW '03, 255 (2003) 発明の開示
発明が解決しょうとする課題
[0014] ところで、駆動 TFTを流れる電流 Idsは、ソース電極に対するゲート電極間の電位 差 Vgs (ゲート電極電位 Vg—ソース電極電位 Vs)と TFT固有の閾値電圧 Vthとの差 の 2乗に比例することが知られている。したがって、鮮明な画像を得るためには、この Vgsを可能な限り増大させる必要がある。
[0015] 一方、発光輝度が最高レベルのときと最低レベルのときの駆動 TFTに印加される V gsの電位差である「Vgs振り幅」（= Δ Vgs)と呼ばれる指標や、この「Vgs振り幅」と、 発光輝度が最高レベルのときと最低レベルのときとの画素信号線に供給される電位 の差である「画素信号線振り幅」と呼ばれる指標（ Δ Vdata)の比で表される「書き込 み効率」（= AVgsZ AVdata)と呼ばれる指標がある。これらの指標間では、画素信 号線振り幅が大きくなれば Vgs振り幅も大きくすることができる関係にあるので、駆動 I Cを小型化し、設計の容易性を確保する観点からいえば、後者である書き込み効率 が重要な指標となってくる。 [0016] したがって、上述のような画素表示装置における設計の容易性を確保するため、書 き込み効率を高めることが求められている。
[0017] し力しながら、画像表示装置の書き込み効率を向上させることは容易ではな力つた 。特に、各画素回路のトランジスタに寄生容量と呼ばれる成分が存在する場合、この 寄生容量に起因して低下する書き込み効率を改善することは容易ではない。
[0018] 図 14は、図 13に示した画素回路に発生する寄生容量等を示す図である。同図に 示すように、従来の画像表示装置においては、駆動トランジスタ Tdのゲート電極付近 に寄生容量 CgdTdおよび寄生容量 CgsTdが存在し、さらに閾値電圧検出用トラン ジスタ Tthのゲート電極付近にも寄生容量 CgdTthおよび寄生容量 CgsTthが存在 している。
[0019] これらの寄生容量は、有機 EL素子 OLEDの書き込み効率を低下させる要因となる ことが知られており、従来から、これらの寄生容量による悪影響を効果的に減少させ る手法が切望されていた。
[0020] 本発明は、上記に鑑みてなされたものであって、書き込み効率を改善することがで きる画像表示装置を提供することを目的とする。
課題を解決するための手段
[0021] 上述した課題を解決し、目的を達成するために、本発明は、発光手段と、制御端子 、第 1端子および第 2端子を有し、該制御端子と該第 1端子との電位差に応じて該第 1端子と該第 2端子との間に流れる電流を制御することにより、前記発光手段の発光 を制御するドライバ手段と、一方の電極が前記ドライバ手段の制御端子に直接的ま たは間接的に接続され、他方の電極が、画像データに対応する電位を供給する信号 線に直接的または間接的に接続される第 1容量素子と、前記画像データが前記信号 線を介して前記第 1容量素子に書き込まれる書き込み期間中に、前記第 1容量素子 に電気的に直列に接続される第 2容量素子と、を備えたことを特徴とする。
[0022] また、つぎの発明によれば、上記の発明にお 、て、前記書き込み期間中に、前記 第 1容量素子及び前記発光手段が電気的に直列に接続されることを特徴とする。
[0023] また、つぎの発明によれば、上記の発明にお 、て、前記書き込み期間中に、前記 第 2容量素子及び前記発光手段が電気的に並列に接続されることを特徴とする。 [0024] また、つぎの発明によれば、上記の発明にお 、て、前記ドライバ手段の前記制御端 子と前記第 2容量素子との間に配置され、前記制御端子と前記第 2容量素子との間 の導通を制御するスイッチング素子をさらに備え、前記スイッチング素子は、前記書 き込み期間中に前記ドライバ手段の前記制御端子と前記第 2容量素子とを電気的に 接続することを特徴とする。
[0025] また、つぎの発明によれば、上記の発明にお 、て、前記スイッチング素子は、前記 発光素子の発光期間中に、前記ドライバ手段の前記制御端子と前記第 2容量素子と の間の電気的接続を遮断することを特徴とする。
[0026] また、つぎの発明によれば、上記の発明において、前記第 2容量素子に接続され、 前記書き込み期間中に電位が略一定に保持される電位線をさらに備えたことを特徴 とする。
[0027] また、つぎの発明によれば、上記の発明にお 、て、前記電位線が、前記ドライバ手 段の前記第 1端子または前記第 2端子に電気的に接続されていることを特徴とする。
[0028] また、つぎの発明によれば、上記の発明にお 、て、前記電位線が、前記スィッチン グ素子の駆動を制御する制御線であることを特徴とする。
[0029] また、つぎの発明によれば、上記の発明において、前記第 2容量素子の容量値が、 前記発光手段が有する容量値の 10%以上であることを特徴とする。
[0030] また、つぎの発明によれば、上記の発明のいずれかの画像表示装置において、互 いに異なる色を表示する第 1〜第 3の画素を有し、前記第 1〜第 3の各画素は、前記 発光手段、前記ドライバ手段、前記第 1容量素子および前記第 2容量素子を少なくと も有し、前記第 1〜第 3の各画素における前記第 2容量素子の容量値と前記発光素 子の有する容量値の和をそれぞれ Csuml、 Csum2および Csum3とするとき、該 Cs uml〜Csum3のそれぞれ力 該 Csuml〜Csum3の最大値の 80%以上の値を有 することを特徴とする。
[0031] また、つぎの発明によれば、発光手段と、制御端子、第 1端子および第 2端子を有 し、該制御端子と該第 1端子との電位差に応じて該第 1端子と該第 2端子との間に流 れる電流量を調整することにより、前記発光手段の発光を制御するドライバ手段と、 前記発光手段の発光輝度に対応する書き込み電位が信号線を介して供給されるド ライバ手段の前記制御端子と前記第 1端子との間または前記制御端子と前記第 2端 子との間のいずれかに印加される電位差を生じさせるための書き込み電位を供給す る信号線と、ドライバ手段と、前記発光手段の発光輝度が最高レベルのときと最低レ ベルのときの前記ドライバ手段に印加される前記電位差の差分 Δνと、前記発光手 段の発光輝度が最高レベルのときと最低レベルのときの前記信号線に供給される前 記書き込み電位の差分 Δ Vdataとの比 Δ VZ Δ Vdataを大きくする容量素子と、を 備えたことを特徴とする。
[0032] また、つぎの発明によれば、上記の発明において、前記容量素子の片側の端子に 供給される電位が、前記信号線に書き込み電位が供給されている間、略一定に保持 されることを特徴とする。
[0033] なお、上記記載において、「間接的に接続される」の意味は、 2つの構成要素（例え ば、第 1容量素子と第 2の容量素子）間に他の構成要素（トランジスタ等）が介在され た状態で、当該 2つの構成要素が配線によって接続されることをいう。また「直接的に 接続される」の意味は、 2つの構成要素が他の構成要素が介在されずに、配線によ つて接続されて 、ることを 、う。
発明の効果
[0034] 本発明によれば、画像データが書き込まれる第 1容量素子に加えて、画像データの 書き込み期間中に第 1容量素子に直列的に接続される第 2容量素子を設けることに より、第 1容量素子に対して書き込んだ電位が第 1容量素子に良好に反映されること となる。その結果、画像表示装置の書き込み効率を改善することができるという効果 を奏する。
図面の簡単な説明
[0035] [図 1]図 1は、本発明の実施の形態 1にかかる画像表示装置の 1画素に対応する画素 回路の構成を示す図である。
[図 2]図 2は、実施の形態 1の動作を説明するためのシーケンス図である。
[図 3]図 3は、図 2に示した準備期間の動作を説明する図である。
[図 4]図 4は、図 2に示した閾値電圧検出期間の動作を説明する図である。
[図 5]図 5は、図 2に示した書き込み期間の動作を説明する図である。 [図 6]図 6は、図 2に示した発光期間の動作を説明する図である。
[図 7]図 7は、本発明の実施の形態 2にかかる画像表示装置の 1画素に対応する画素 回路の構成を示す図である。
[図 8]図 8は、本発明の実施の形態 3にかかる画像表示装置の 1画素に対応する画素 回路の構成を示す図である。
[図 9]図 9は、実施の形態 3の動作を説明するためのシーケンス図である。
[図 10]図 10は、本発明の実施の形態 4にかかる画像表示装置の 1画素に対応する 画素回路の構成を示す図である。
[図 11]図 11は、図 10に示した画素回路とは異なる他の構成例を示す図である。
[図 12]図 12は、図 10および図 11に示した画素回路とは異なる他の構成例を示す図 である。
[図 13]図 13は、従来の画像表示装置の 1画素に対応する画素回路の構成を示す図 である。
[図 14]図 14は、図 13に示した画素回路に発生する寄生容量等を示す図である。 符号の説明
10, 40 電源線
11 Tth制御線
12 マージ線
13 走査線
14, 41 画像信号線
42 Tth制御 Z走査線
OLED 有機 EL素子
Td, Td' 駆動トランジスタ
Tth, Tth' 閾値電圧検出用トランジスタ
Tl, T2 スイッチングトランジスタ
Cs 補助容量
Cs2 追加容量
発明を実施するための最良の形態 [0037] 以下に、本発明にかかる画像表示装置の各種実施の形態を図面に基づいて詳細 に説明する。なお、それらの実施の形態により本発明が限定されるものではない。
[0038] (実施の形態 1)
図 1は、本発明の実施の形態 1にかかる画像表示装置の 1画素に対応する画素回 路の構成を示す図である。同図においては、図 14の各部に対応する部分には同一 の符号を付して示している。一方、図 1に示した画素回路においては、第 2容量素子 である追加容量 Cs2を備えるように構成して 、る。
[0039] 追加容量 Cs2は、前述した寄生容量等による書き込み効率の低下を防止あるいは 改善するための容量であり、例えば、その一端が有機 EL素子 OLEDの力ソード電極 (駆動トランジスタ Tdのドレイン電極でもある）に接続され、他端が電源線 10 (駆動トラ ンジスタ Tdのソース電極でもある）に接続されている。
[0040] つぎに、実施の形態 1の動作について、図 2を参照しつつ説明する。以下では、準 備期間、閾値電圧検出期間、書き込み期間および発光期間という都合 4つの期間の 動作について説明する。なお、以下に説明する動作は、制御部（図示略)の制御の 下で行われる。
[0041] (準備期間）
同図に示した準備期間では、電源線 10が高電位 (Vp)、マージ線 12が高電位 (Vg H)、 Tth制御線 11が低電位 (VgL)、走査線 13が低電位 (VgL)、画像信号線 14が ゼロ電位とされる。これにより、図 3に示したように、閾値電圧検出用トランジスタ Tth がオフ、スイッチングトランジスタ T1がオフ、駆動トランジスタ Tdがオン、スイッチングト ランジスタ T2がオンとされる。その結果、電源線 10→駆動トランジスタ Td→有機 EL 素子容量 Coledという経路で電流 IIが流れ、有機 EL素子容量 Coledに電荷が蓄積 される。この準備期間で有機 EL素子に電荷を蓄積する理由は、駆動閾値検出時に I ds = 0となるまで電流を供給するためである。
[0042] (閾値電圧検出期間）
つぎの閾値電圧検出期間では、電源線 10がゼロ電位、マージ線 12が高電位 (Vg H)、 Tth制御線 11が高電位 (VgH)、走査線 13が低電位 (VgL)、画像信号線 14が ゼロ電位とされる。これにより、図 4に示したように、閾値電圧検出用トランジスタ Tth がオンとなり、駆動トランジスタ Tdのゲート電極とドレイン電極とが接続される。
[0043] また、補助容量 Csおよび有機 EL素子容量 Coledに蓄積された電荷が放電され、 駆動トランジスタ Td→電源線 10という経路で電流 12が流れる。そして、駆動トランジ スタ Tdのゲート電極一ソース電極間の電位差 Vgsが閾値電圧 Vthに達すると、駆動 トランジスタ Tdがオフ状態とされ、駆動トランジスタ Tdの閾値電圧 Vthが検出される。
[0044] (書き込み期間）
つぎの書き込み期間では、画像信号線からのデータ電位（一 Vdata)を補助容量 C sに間接的または直接的に供給することにより、駆動トランジスタ Tdのゲート電極電位 を所望する電位に可変させることが行われる。具体的には、電源線 10がゼロ電位、 マージ線 12が低電位 (VgL)、 Tth制御線 11が高電位 (VgH)、走査線 13が高電位 (VgH)、画像信号線 14がデータ電位（一 Vdata)とされる。また、このとき、補助容量 Csと有機 EL素子容量 Coledとが電気的に直列に接続され、追加容量 Cs2と有機 E L素子容量 Coledとが電気的に並列に接続される。
[0045] これにより、図 5に示したように、スイッチングトランジスタ T1がオン、スイッチングトラ ンジスタ T2がオフとなり、有機 EL素子容量 Coledに蓄積された電荷が放電される。 その結果、有機 EL素子容量 Coled→閾値電圧検出用トランジスタ Tth→補助容量 C sという経路で電流 13が流れ、補助容量 Csに電荷が蓄積される。すなわち、有機 EL 素子容量 Coledに蓄積された電荷は、補助容量 Csに移動する。
[0046] ここで、追加容量 Cs2が存在しないと仮定した場合、書き込み期間における駆動ト ランジスタ Tdの Vgsは次式で表すことができる。なお、この仮定は下記（2)式〜（7) 式にっ 、ても及ぶものとする。
Vgs = Vth - (Cs/Call) - Vdata · · · (1)
[0047] 式（1)において、 Callは閾値電圧検出用トランジスタ Tthの導通時の駆動トランジス タ Tdのゲート電極に直接的に接続される全容量であり、次式のように表すことができ る。
Call = Coled + Cs + CgsTth + CgdTth + CgsTd · · · (2)
[0048] 式（2)において、 Coledは有機 EL素子 OLEDの等価容量であり、 CgsTthは閾値 電圧検出用トランジスタ Tthのゲート電極 ソース電極間の寄生容量であり、 CgdTt hは閾値電圧検出用トランジスタ Tthのゲート電極 ドレイン電極間の寄生容量であ り、 CgsTdは駆動トランジスタ Tdのゲート電極 ソース電極間の寄生容量である。
[0049] なお、書き込み期間においては、閾値電圧検出用トランジスタ Tthが導通し、駆動ト ランジスタ Tdのゲート電極'ドレイン電極が接続されて両端が略同電位となるため寄 生容量 CgdTdが影響することはない。また、補助容量 Csと有機 EL素子容量 Coled の関係は、 Csく Coledとすることが好ましい。
[0050] (発光期間）
つぎの発光期間では、電源線 10がマイナス電位（—VDD)、マージ線 12が高電位 (VgH)、 Tth制御線 11が低電位 (VgL)、走査線 13が低電位 (VgL)、画像信号線 1 4がゼロ電位とされる。
[0051] これにより、図 6に示したように、駆動トランジスタ Tdがオン、閾値電圧検出用トラン ジスタ Tthがオフ、スイッチングトランジスタ T1がオフとなる。その結果、有機 EL素子 OLED→駆動トランジスタ Td→電源線 10と ヽぅ経路で電流 Idsが流れ、有機 EL素子 OLEDが発光する。
[0052] いま、このときの電位、すなわち発光期間における駆動トランジスタ Tdのゲート電極 ソース電極間の電位差を Vgs'とし、上記（1)式で求めた書き込み期間における駆 動トランジスタ Tdのゲート電極—ソース電極間の電位差を Vgsとするとき、上記（2)式 に示される書き込み期間における全容量 Call (閾値電圧検出用トランジスタ Tth導通 時)と、下記（3)式で示される発光期間における全容量 Call' (閾値電圧検出用トラン ジスタ Tth非導通時)とを用いると、下記 (4)式に示される電荷保存の法則が成り立 つ。
Call' = Cs + CgsTth + CgsTd + CgdTd · · · (3)
Cs · (Vgs+Vdata) + CgsTth(Vgs— VgH) + CgsTd -Vgs
= (Cs + CgsTd) · Vgs ' + CgsTth - (Vgs ' - VgL) + CgdTd - (Vgs' - Vds) - - · (4)
[0053] なお、上記（4)式において、（2)式中にある Coledおよび CgdThの項が存在しない のは、発光期間においては、閾値電圧検出用トランジスタ Tthが非導通であり、 Cole dおよび CgdThに蓄積された電荷が書き込み期間に移動しないからである。
[0054] 上記 (4)式の関係を用いると、発光期間における駆動トランジスタ Tdのゲート電極 ソース電極間の電位差 Vgs'は（5)式のように表すことができる。
Vgs' = ((Cs + CgsTth + CgsTd) · (Vth - (Cs/Call) · Vdata) + Cs · Vdata + CgsTth - (VgL - VgH) + CgdTd - Vds)/Call' · · · (5)
[0055] 画素信号線の振り幅（ Δ Vdata)と、実際の Vgsの振り幅（ Δ Vgs)との比である書き 込み効率（AVgsZ AVdata)を 7?とすると、 Vgs'が Vdataに対してほぼ線形に変化 する場合に、この ηは
7? = Δ Vgs/ Δ Vdata= d Vgs'/ d Vdata · · · (6. 1)
で表される。
[0056] また、仮に、
Vgs" = Vgs' + (CgdTd/Call')Vds · · · (6. 2)
と置く。
式（6. 2)の Vgs'に式（5)を代入すると
Vgs" = ((Cs + CgsTth + CgsTd) · (Vth - (Cs/Call) · Vdata) + Cs · Vdata - CgsTth - VgH - CgsTth - VgL)/Call' · · · (6. 3) となり、 Vdataに依存する Vdsの項が消える。
更に、ここで、
ζ = 3 Vgs"/ 3 Vdata · · · (6. 4)
と置くと、式（6. 4)では Vdataに依存する Vdsの項が消えているので、 ζ = Cs · (Coled + CgdTth)/(Call - Call') · · · (6. 5)
となる。
[0057] また式（6. 1)は、
η = d Vgs I d Vdata
=( d Vgs'/ d Vgs")'( 3 Vgs"/ d Vdata)
= ζ /( 3 Vgs"/ 3 Vgs') · ' · (7)
と変形できる。
ここで、 3 Vgs"/ 3 Vgs 'は
1 + (CgdTd/Call') · ( d Vds/ d Vgs') = 1
と近似できること力ら、 7? = ζとなり、 η = Cs · (Coled + CgdTth)/(Call - Call') · · · (8)
となる。従って、式 (8)が書き込み効率を示すことになる。
[0058] なお、駆動 ICの耐圧および画素信号線電位の調整範囲を考えると、書き込み効率 は大きいほうがよい。し力しながら有機 EL素子 OLEDを容量として使うこの種の回路 では、寄生容量成分により書き込み効率を十分大きくすることができないことが（8)式 力 明ら力^なる。
[0059] そこで、この実施の形態では、追加容量 Cs2を設けることにより、かかる問題を解決 するようにしている。以下、寄生容量成分の存在下における追加容量 Cs2の書き込 み効率改善作用につ 、て詳述する。
[0060] まず、追加容量 Cs2を備えた場合の書き込み期間における駆動トランジスタ Tdのゲ ート電極 ソース電極間電位差 Vgsは、下記式で表すことができる。
Vgs=Vth— (Cs/(Call + Cs2》'Vdata · · · (9)
[0061] したがって、追加容量 Cs2を備えた場合の発光期間における駆動トランジスタ Tdの ゲート電極 ソース電極間の電位差 Vgs'は、上記（9)式を上記 (4)式に代入するこ とで次式のように表すことができる。
Vgs' = Cs · (Coled + CgdTth + Cs2)/((Call + Cs2) · Call') · Vdata
+ ((Cs + CgsTth + CgsTd) · Vth + CgsTth · (VDD + VgL - VgH)
+ CgdTd-Vds)/Call' · · · (10)
[0062] したがって、追加容量 Cs2を備えた場合の書き込み効率 7? 'は、次式で表すことが できる。
7? ' = Cs · (Coled + CgdTth + Cs2)/((Call + Cs2) · Call') · · · (11)
[0063] これらの式（8)、式（11)から '/ を求めると、
η '/ η = [(Coled + CgdTth + Cs2)/(Call + Cs2)]/[(Coled + CgdTth)/Call]
= [(Coled + CgdTth + Cs2)/(Coled + CgdTth)]/[(Call + Cs2)/Call]
= [1 + Cs2/(Coled + CgdTth)]/(l + Cs2/Call) · · · (12) となる。
[0064] 式（12)において、 Call>Coled+CgdTthという関係があり、 η '/ ηは常に 1以上とな るので、追加容量 Cs2を設けることにより書き込み効率が改善されて 、ることが分かる 。なお、追加容量 Cs2が大きくなるほど書き込み効率が高くなるため、追加容量 Cs2 の容量値は Coledの 10%以上であることが好ましい（更に好ましくは Coledの 30% 以上)。
[0065] いま、実際の画素回路における書き込み効率を求めてみる。例えば、典型的な値と して、 Coled =0. 32pF, Cs = 0. 15pF, Cs2 = 0. 2pF, CgdTth = CgsTth = 0. OlpF, CgdTd=CgsTd=0. 03pFとすれば、追加容量 Cs2を具備しない場合の書 き込み効率 r?は、（2)式、（3)式および（8)式から、 7? =0. 433となる。
[0066] 一方、追加容量 Cs2を具備する場合の書き込み効率 7? 'は、 (2)式、 (3)式および（ 11)式力ら、 7?，=0. 502となる。
[0067] この例では、 Cs2を具備することで書き込み効率の差分値 ( Δ r? )と追加容量 Cs2 を備えない場合の書き込み効率（r? )との比（Δ r? Z r? )が（0. 502-0. 433) /0. 433 = 0. 16となり、書き込み効率を約 16%改善 (上昇）させることができる。なお、追 加容量 Cs2の容量を可能な限り大きな値のものを用いれば、書き込み効率の改善度 をさらに高めることができる。
[0068] ところで、有機 EL素子 OLEDの容量は、赤、緑および青の各画素で異なって!/、る のが一般的である。そこで、書き込み効率を略等しくするためには、赤、緑および青 の各有機 EL素子 OLEDの容量をそれぞれ Coledr, Coledg, Coledbとおき、赤、緑 および青の追加容量をそれぞれ Cs2r, Cs2gおよび Cs2bとおくとき、 Coledr +Cs2r 、 Coledg + Cs2g、 Coledb + Cs2bの全ての値を、これらの値の中の最大値の 80% 〜 100% (より好ましくは 95%〜 100%)の範囲内に設定することが好ましい。
[0069] また各色ごとに固有な発光効率に差異が存在すると、赤、緑、および青の各画素回 路における必要な Vgs振り幅（AVgs)が異なることがある。いま、各色の書き込み効 率を
7? r= (Coledr +Cs2r + CgdTth)/(Coledr+Cs2r+Cs + CgsTth + CgdTth + CgsTd
)
7? g= (Coledg +Cs2g+ CgdTth)/(Coledg +Cs2g+Cs + CgsTth + CgdTth + CgsT d)
7? b = (Coledb + Cs2b + CgdTth)/(Coledb + Cs2b + Cs + CgsTth + CgdTth + Cgs Td)
とおき、各色の必要な A Vgsの最大値を A Vgsmaxr, Δ Vgsmaxg, Δ Vgsmaxbとする。 このとき、 Δ Vgsmaxr/ η r, Δ Vgsmaxg/ η g, Δ Vgsmaxb/ η bの最 /Jヽ値カ、 Δ Vgsmaxr I η Γ, Δ Vgsmaxg/ η g, Δ Vgsmaxb/ η bの最大値の 90%以上（より好ましくは 95%以 上）となるように Cs2r, Cs2g, Cs2bを定めれば、略等しい画素信号線振り幅（ Δ Vda ta)で各色とも所望の Vgs振り幅（ Δ Vgs)が得られる。
[0070] 以上、説明したように、この実施の形態の画像表示装置によれば、上述したような 追加容量 Cs2を設けるようにして ヽるので、駆動トランジスタ Td (ドライバ手段)ゃ閾 値電圧検出用トランジスタ Tth (閾値電圧検出手段)等に存在する寄生容量の影響 を小さくし、寄生容量による書き込み効率を上昇させることができる。
[0071] なお、この実施の形態においては、閾値電圧検出手段およびドライバ手段を具現 する素子としてアモルファスシリコン TFTや、多結晶 TFTを用いる場合について説明 したが、これに代えて、ポリシリコン TFTなどの他の TFTを用いてもよい。
[0072] (実施の形態 2)
さて、前述した図 1に示す実施の形態 1においては、追加容量 Cs2の一端が有機 E L素子 OLEDの力ソード電極に接続され、他端が電源線 10に接続されるように構成 したが、この構成に限定されるものではない。例えば、追加容量 Cs2の他端は Tth制 御線 11に接続することもできる。また、 Tth制御線 11以外にも固定電位 (定電位)で ある接地線などにも接続することができる。
[0073] また、上記でいう固定電位とは、準備期間、閾値電圧検出期間、書き込み期間およ び発光期間の全ての期間にお 、て定電位である必要はなく、少なくとも書き込み期 間にお 、て定電位が維持されて!、ればよ!/、。
[0074] また、この定電位という意味は厳密な意味での定電位である必要はなぐ追加容量 Cs2により書き込み効率の増大作用を得るという趣旨の範囲内において、所定の電 位変動は許容され得るものである。
[0075] なお、図 7は、本発明の実施の形態 2にかかる構成例であり、閾値電圧検出用トラ ンジスタ Tthを制御する Tth制御線 11に追加容量 Cs2が接続される構成例を示すも のである。 [0076] また、前述した実施の形態 1においては、図 1に示した構成の画素回路に追加容量 Cs2を適用した例について説明したが、駆動トランジスタと閾値電圧検出用トランジス タとを有する画素回路であれば、 、かなる接続形態の画素回路にも適用可能である 。要は、駆動トランジスタのゲート電極に実施の形態 1で説明した要件を備える追カロ 容量 Cs2を接続すればょ ヽ。
[0077] (実施の形態 3)
図 8は、本発明の実施の形態 3にかかる画像表示装置の 1画素に対応する画素回 路の構成を示す図である。同図に示す画素回路は、図 1に示した画素回路とは異な る構成を有している。具体的には、有機 EL素子 OLEDの力ソード電極が電源線 10 に接続されるとともに、アノード電極が駆動トランジスタ Tdのソース電極に接続される 。また、駆動トランジスタ Tdのドレイン電極は接地線に接続される。ゲート電極はスィ ツチングトランジスタ Tl, T2の接続部に接続されるとともにスイッチングトランジスタ T 1を介して画像信号線 14と間接的に接続される。スイッチングトランジスタ T1のゲート 電極は走査線 13と接続される。スイッチングトランジスタ T2のゲート電極はマージ線 12と接続される。駆動トランジスタ Tdのゲート電極とドレイン電極との間には閾値電 圧検出用トランジスタ Tthが挿入され、そのゲート電極には Tth制御線 11が接続され る。補助容量 Csは、スイッチングトランジスタ Tl, T2の接続部と有機 EL素子 OLED のアノード電極との間に挿入される。さら〖こ、上述の実施の形態でも用いた追加容量 Cs2は、後述するように画像信号電位の書き込み期間において、自身と補助容量 Cs とが直列的に接続されるように、補助容量 Csと電源線 10との間に挿入される。
[0078] なお、上記の説明では、駆動トランジスタ Tdにつ!/、ては、有機 EL素子 OLEDのァ ノード電極に接続される側をソース電極とし、接地線に接続される側をドレイン電極と して説明した力 これらの各電極を逆にして構成しても構わない。
[0079] つぎに、実施の形態 3の動作について、図 9のシーケンス図を参照しつつ説明する 。なお、実施の形態 1と同様に、準備期間、閾値電圧検出期間、書き込み期間およ び発光期間という 4つの期間に分けて説明する。
[0080] (準備期間）
まず、準備期間では、電源線 10が高電位 (Vp)、マージ線 12が高電位 (VgH)、 Tt h制御線 11が低電位 (VgL)、走査線 13が低電位 (VgL)、画像信号線 14がゼロ電 位とされる。これにより、閾値電圧検出用トランジスタ Tthがオフ、スイッチングトランジ スタ T1がオフ、駆動トランジスタ Tdがオン、スイッチングトランジスタ T2がオンとされる 。なお、駆動トランジスタ Tdがオンとなるのは、スイッチングトランジスタ T2のオン状態 が発光期間から維持されているのに加えて、駆動トランジスタ Tdのゲート電極には補 助容量 Csからの電荷の供給が継続するからである。その結果、駆動トランジスタ Td のゲート電極にはドレイン電極に対して駆動トランジスタ Tdの閾値電圧よりも大きな 電圧が印加され、また、ドレイン電極電位よりもソース電極電位の方が高いので、駆 動トランジスタ Tdのオン状態は維持されたままとなる。このとき、電源線 10→有機 EL 素子容量 Coled (および補助容量 Cs2)→駆動トランジスタ Tdと 、う経路で電流が流 れ、有機 EL素子容量 Coledおよび補助容量 Cs2に電荷が蓄積される。なお、有機 E L素子 OLEDある 、は補助容量 Cs 2に電荷を蓄積する理由は、実施の形態 1と同様 であり、駆動トランジスタ Tdの閾値電圧の検出時に Ids = 0となるまで電流を供給する ためである。
[0081] また、図 9に示すように、準備期間から閾値電圧検出期間に移行する際に、まず、 マージ線 12を低電位 (VgL)にしてスイッチングトランジスタ T2をオフしてから、 Tth 制御線 11を高電位 (VgH)にして閾値電圧検出用トランジスタ Tthをオンするように しているが、この理由は、有機 EL素子容量 Coledに蓄積された電荷を保持するため である。
[0082] (閾値電圧検出期間）
つぎの閾値電圧検出期間では、電源線 10がゼロ電位とされる一方で、マージ線 12 の低電位 (VgL)、 Tth制御線 11の高電位 (VgH)、走査線 13の低電位 (VgL)およ び画像信号線 14のゼロ電位がそれぞれ維持される。したがって、閾値電圧検出用ト ランジスタ Tthのオン状態が維持されることで、駆動トランジスタ Tdのゲート電極とドレ イン電極とが短絡されるとともに、ゲート電極がドレイン電極を介して接地線に接続さ れる。このため、駆動トランジスタ Tdのゲート電極とドレイン電極にはゼロ電位が与え られる。ここで、有機 EL素子 OLEDは駆動トランジスタ Tdのソース電極に接続されて いるので、有機 EL素子 OLEDのアノード電極側に蓄積された負の電荷に基づいて 、駆動トランジスタ Tdのゲート電極'ソース電極間の電位差は駆動トランジスタ Tdの 閾値電圧 Vthよりも大きくなり、駆動トランジスタ Tdはオン状態となる。
[0083] 一方、駆動トランジスタ Tdのドレイン電極が接地線に電気的に接続されるとともに、 駆動トランジスタ Tdのソース電極は負電荷が蓄積された有機 EL素子 OLEDに接続 されている。このため、駆動トランジスタ Tdにおいてはゲート電極とソース電極との間 に発生した電位差に基づ 、てドレイン電極力もソース電極に向力 電流が流れる。他 方、この電流が流れることによって、有機 EL素子 OLEDに蓄積された負電荷の絶対 値は徐々に減少し、駆動トランジスタ Tdのゲート電極'ソース電極間の電位差も徐々 に低下する。そして、駆動トランジスタ Tdのゲート電極'ソース電極間の電位差が閾 値電圧 (Vth)まで減少した時点で、駆動トランジスタ Tdがオフ状態となり、有機 EL素 子 OLEDに蓄積された負電荷の絶対値の減少も停止する。また、駆動トランジスタ T dのゲート電極が接地線に接続されて ヽることから、駆動トランジスタ Tdがオフ状態と なった時、駆動トランジスタ Tdのソース電極電位は（一Vth)に維持されることとなる。 以上の動作により、駆動トランジスタ Tdの閾値電圧 (Vth)が検出される。
[0084] (書き込み期間）
つぎの書き込み期間では、画像信号線 14からのデータ電位 (Vdata)を補助容量 Csに間接的または直接的に供給することにより、駆動トランジスタ Tdのゲート電極電 位が所望電位に可変制御される。具体的には、電源線 10のゼロ電位、マージ線 12 の低電位 (VgL)および Tth制御線 11の高電位 (VgH)がそれぞれ維持される一方 で、走査線 13が高電位 (VgH)とされ、画像信号線 14がデータ電位 (Vdata)とされ る。また、このとき、補助容量 Csと有機 EL素子容量 Coledとが電気的に直列に接続 され、追加容量 Cs2と有機 EL素子容量 Coledとが電気的に並列に接続される。
[0085] 画像信号線 14は、有機 EL素子 OLEDの輝度に対応する電位を供給するため、電 位ゼロの状態力も有機 EL素子 OLEDの輝度に対応する電位 Vdataに変化する。こ の電位 Vdataは、走査線 13を高電位 (VgH)に設定することでオン状態に制御され たスイッチングトランジスタ T1を介して補助容量 Csに書き込まれるとともに、走査線 1 3を低電位 (VgL)に設定してスイッチングトランジスタ T1をオフ状態とすることで、そ の書き込み電位が保持される。なお、図 9に示すように、 Tth制御線 11の電位は高電 位 (VgH)の状態が維持される力 つぎの発光期間に、マージ線 12の電位が高電位 (VgH)に設定されるのに備え、本書き込み期間中において、 Tth制御線 11の電位 を低電位 (VgL)に設定することが好ましい。
[0086] (発光期間）
つぎの発光期間では、電源線 10がマイナス電位（—VDD)、マージ線 12が高電位 (VgH)とされ、 Tth制御線 11の低電位 (VgL)、走査線 13の低電位 (VgL)および画 像信号線 14のゼロ電位がそれぞれ維持される。この制御により、駆動トランジスタ Td がオン、閾値電圧検出用トランジスタ Tthがオフ、スイッチングトランジスタ T1がオフと なり、有機 EL素子 OLEDが発光する。なお、有機 EL素子 OLEDのソース電極には 、閾値電圧検出期間において検出された閾値電圧に基づ！、て Vthの電位が現れ る一方で、有機 EL素子 OLEDのゲート電極には、書き込み期間において書き込ま れたデータ電位 (Vdata)が印加されるため、駆動トランジスタ Tdのゲート電極一ソー ス電極間には (Vdata+Vth)の電位差が発生する。この結果、駆動トランジスタ Td には、理論的には、駆動トランジスタ Tdの閾値電圧 Vthに依存しない電流 [Ids= ( /2) X (Vdata) 2]が流れ、有機 EL素子 OLEDが発光する。
[0087] つぎに、図 8に示した画素回路の書き込み効率について考察する。まず、追加容量 Cs2が存在しない場合の書き込み効率を 7? 2とすると、上述した実施の形態 1におけ る書き込み効率 r?を導出したときと同様な手順により、次式のように表すことができる (詳細な導出手順にっ 、ては省略し、結果のみを示す)。
7? 2 = [Cs - Coled/(Coled +Cs + CgsTdofi) + CgdTl on + CgsT2off]/Call2
•••(13)
[0088] 式（13)において、 Call2は、書き込み期間において、駆動トランジスタ Tdのゲート 電極に接続される容量であり、次式のように表すことができる。
Call2 = Cs + CgdTl off+ CgsTthoff + CgsT2on + CgdT2on + CgsTdon + CgdTdoff •••(14)
[0089] また、式（14)における各記号の意味は、つぎのとおりである。
CgdTloff
：スイッチングトランジスタ T1オフ時のゲート電極 ドレイン電極間容量 CgsTthoff
：閾値電圧検出用トランジスタ Tthオフ時のゲート電極 ソース電極間容量 CgsT2on
：スイッチングトランジスタ T2オフ時のゲート電極 ソース電極間容量 CgdT2on
：スイッチングトランジスタ T2オン時のゲート電極 ドレイン電極間容量 Cgsl don
：駆動トランジスタ Tdオン時のゲート電極 ソース電極間容量
CgdTdoff
：駆動トランジスタ Tdオフ時のゲート電極 ドレイン電極間容量
[0090] 一方、追加容量 Cs2が存在する場合の書き込み効率を 7? 2'とすると、式（13)と同 様な、次式で表すことができる。
7? 2， = [Cs · (Coled + Cs2)/(Coled + Cs2 + Cs + CgsTdoll) + CgdTl on + CgsT2olF]/ Call2
•••(15)
[0091] ここで、上記の式（13)および式（15)における共通項を、
Ctl = Coled + Cs + CgsTdolf · · · (16)
Ct2 = CgdTlon + CgsT2olF · · · (17)
と定義した上で、追加容量 Cs2が存在する場合の書き込み効率 r? 2'と、存在しな い場合の書き込み効率 r? 2との比を式で表すと、次式のようになる。
7? 2'/ 7? 2 = [Cs · (Coled + Cs2)/(Ct 1 + Cs2) + Ct2]/[Cs - Coled/Ctl + Ct2] = [Cs · Coled/Ctl · (1 + Cs2/Coled)/(l + Cs2/Ctl)+Ct2]/[Cs · Coled/Ctl + Ct2] = [(1 + Cs2/Coled)/(l + Cs2/Ctl)+Ctl · Ct2/Cs/Coled]/[l + Ctl · Ct2/Cs/Cole d]
•••(18)
[0092] 式（18)において、式（16)の定義から、 Ctl = Coled+Cs + CgsTdoff>Coledであり 、 Cs2/Coled>Cs2/Ctlとなるので、式（18)における 2'/ η 2は常に 1以上となる。 したがって、追加容量 Cs2を設けることにより書き込み効率が改善されて 、ることが分 かる。なお、追加容量 Cs2が大きくなるほど書き込み効率が高くなるため、追加容量 Cs2の容量値は Coledの 10%以上であることが好ましい（更に好ましくは Coledの 30 %以上)。
[0093] いま、実際の画素回路における書き込み効率を求めてみる。
例えば、典型的な値として、
Coled= l. 383pF
Cs = 0. 5pF
Cs2 = 0. 5pF
CgsTdon = CgdTdon = 0. 080pF
CgsTdof f = CgdTdof f = 0. 043pF
CgsTlon=CgdTlon=CgsT2on=CgdT2on=0. 013pF
CgsT 1 of f = CgdT 1 of f = CgsT2of f = CgdT2of f = 0. 005pF
とすれば、追加容量 Cs2を具備しない場合の書き込み効率 r?は、式（13) ,式（14) および式（16) ,式（17)に基づき、 7? 2 = 0. 572となる。
[0094] 一方、追加容量 Cs2を具備する場合の書き込み効率 7? 2 'は、式（ 14)〜式（ 17)に 基づき、 r? 2' =0. 618となる。
[0095] この例では、追加容量 Cs2を具備することによる書き込み効率の変化 (差分値： Δ
7? = 7? 2' - 7? 2)と追加容量 Cs2を備えな 、場合の書き込み効率（ r? 2)との比（ Δ 7?
2)が（0. 618-0. 572) /0. 572 = 0. 08となり、書き込み効率を約 8%改善（ 上昇）させることができる。なお、追加容量 Cs2の容量を可能な限り大きな値のものを 用いるようにすれば、書き込み効率の改善度をさらに高めることができる。
[0096] ところで、これまで、追加容量 Cs2を具備することによる書き込み効率の増加を、種 々の数式を用いて定量的に説明してきた。一方、書き込み効率の増加は、以下のよ うに定性的に説明することもできる。
[0097] まず、上記で定義したように、書き込み効率とは、 Vgs振り幅（AVgs)と画素信号線 振り幅（AVdata)との比で表すことができるものである。したがって、書き込み効率を 増加させるためには、 Vgs振り幅（AVgs)を画素信号線振り幅（AVdata)に限りなく 近づけることが好ましい。一方、画像信号線 14からのデータ電位 (Vdata)が書き込 まれる補助容量 Csには、画像データの書き込み時に直列的に接続される容量成分 が存在する。例えば、図 8に示した画素回路では、有機 EL素子容量 Coledが、この 容量成分の一つに該当する。なお、画素回路によっては、有機 EL素子容量 Coled が補助容量 Csに直列的に接続されない構成となる場合もあるが、このような場合に は、駆動トランジスタ Td、閾値電圧検出用トランジスタ Tthおよびスイッチングトランジ スタ Tl, T2の寄生容量のうち、画像データの書き込み時に補助容量 Csに直列的に 接続される寄生容量成分が、書き込み効率に影響を及ぼすことになる。
[0098] ここで、例えば補助容量 Csと有機 EL素子容量 Coledとが直列的に接続されている 構成において、補助容量 Csと有機 EL素子容量 Coledとの間に V12という電圧が印 カロされる場合を考える。この場合、補助容量 Csの両端に生ずる電位差 (電圧)を Vsと すれば、簡単な次式で表される。
Vs=Coled/(Cs+Coled)-V12 · · · (19)
[0099] そして、式（19)は、画像信号線 14力ゝらのデータ電位 (Vdata)が書き込まれる補助 容量 Csに対して直列に接続される容量成分が存在する場合には、補助容量 Csに蓄 積される電荷の一部が当該直列に接続される容量成分によって奪われ、書き込み効 率の低下が生ずるということ、並びに、補助容量 Csの両端に印加される電圧は、補 助容量 Csに直列に接続される容量成分 (すなわち接続相手方の容量成分）に比例 して大きくなると 、うことの 2つの観点を示唆して 、る。
[0100] したがって、書き込み効率を増カロさせるための構成として、補助容量 Csに付加して 設けられる追加容量 Cs2については、少なくともデータ電位の書き込み時において 補助容量 Csに直列的に接続される構成とする。また、追加容量 Cs2の容量値は、補 助容量 Csよりも大きな容量値を有するものを選定することが好ましい。
[0101] なお、実施の形態 1と同様に、有機 EL素子 OLEDの容量値力 赤、緑および青の 各画素で異なっている場合に、各色ごとの書き込み効率を略等しくするためには、赤 、緑および青の各有機 EL素子 OLEDの容量をそれぞれ Coledr, Coledg, Coledb とおき、赤、緑および青の追加容量をそれぞれ Cs2r, Cs2gおよび Cs2bとおくとき、 Coledr+Cs2r、 Coledg + Cs2g、 Coledb + Cs2bの全ての値を、これらの値の中の 最大値の 80%〜： L00% (より好ましくは 95%〜： L00%)の範囲内に設定することが好 ましい。
[0102] また、各色ごとに固有な発光効率に差異が存在すると、各画素回路における所要 V gs振り幅（A Vgs)が赤、緑、および青の各色ごとに異なる場合がある。いま、各色の 書き込み効率を、それぞれ r? r, r? g, η bとおき、各色の必要な Δ Vgsの最大値を Δ \ gsmaxr, Δ Vgsmaxg, Δ Vgsmaxbとする。このとさ、 Δ Vgsmaxr/ η r, Δ Vgsmaxg/ η g, Δ Vgsmaxb/ η bの最 /J、値力 Δ Vgsmaxr/ η r, Δ Vgsmaxg/ η g, Δ Vgsmaxb/ η bの最 大値の 90%以上（より好ましくは 95%以上）となるように Cs2r, Cs2g, Cs2bを定め れば、略等しい画素信号線振り幅（ A Vdata)で各色とも所望の Vgs振り幅（ Δ Vgs) が得られる。
[0103] 以上、説明したように、この実施の形態の画像表示装置によれば、画像データが書 き込まれる第 1容量素子に加えて、画像データの書き込み期間中に第 1容量素子に 直列的に接続される第 2容量素子を設けることにより、第 1容量素子に対して書き込 んだ電位が第 1容量素子に良好に反映されることとなる。その結果、画像表示装置の 書き込み効率を改善することができると 、う効果を奏する。
[0104] (実施の形態 4)
さて、前述した図 8に示す実施の形態 3においては、追加容量 Cs2の一端が有機 E L素子 OLEDの力ソード電極に接続され、他端が電源線 10に接続されるように構成 したが、この構成に限定されるものではない。例えば、図 10に示すように、追加容量 Cs2の他端を固定電位 (定電位)である接地線に接続してもよ 、。
[0105] なお、ここでいう固定電位とは、準備期間、閾値電圧検出期間、書き込み期間およ び発光期間の全ての期間にお 、て定電位である必要はなく、少なくとも閾値電圧検 出期間から書き込み期間にぉ 、て定電位が維持されて 、ればよ!/、。
[0106] また、この定電位という意味は厳密な意味での定電位である必要はなぐ追加容量 Cs2により書き込み効率増大作用を得るという趣旨の範囲内において、所定の電位 変動は許容され得るものである。
[0107] また、追加容量 Cs2の他端は、閾値電圧検出期間から書き込み期間にかけて、略 一定電位が保持されて ヽる Tth制御線 11 (図 11参照）や、マージ線 12 (図 12参照） に接続することちできる。 [0108] また、前述した実施の形態 3においては、図 8に示した構成の画素回路に追加容量 を適用した例について説明したが、駆動トランジスタと閾値電圧検出用トランジスタと を有する画素回路であれば、いかなる接続形態の画素回路にも適用可能である。要 は、駆動トランジスタのゲート電極に実施の形態 3で説明した要件を備える追加容量 を接続すればよい。
産業上の利用可能性
[0109] 以上のように、本発明にかかる画像表示装置は、画素回路における書き込み効率 の低下防止に対して有用である。

Claims

請求の範囲
[1] 発光手段と、
制御端子、第 1端子および第 2端子を有し、該制御端子と該第 1端子との電位差に 応じて該第 1端子と該第 2端子との間に流れる電流を制御することにより、前記発光 手段の発光を制御するドライバ手段と、
一方の電極が前記ドライバ手段の制御端子に直接的または間接的に接続され、他 方の電極が、画像データに対応する電位を供給する信号線に直接的または間接的 に接続される第 1容量素子と、
前記画像データが前記信号線を介して前記第 1容量素子に書き込まれる書き込み 期間中に、前記第 1容量素子に電気的に直列に接続される第 2容量素子と、 を備えたことを特徴とする画像表示装置。
[2] 前記書き込み期間中に、前記第 1容量素子及び前記発光手段が電気的に直列に 接続されることを特徴とする請求項 1に記載の画像表示装置。
[3] 前記書き込み期間中に、前記第 2容量素子及び前記発光手段が電気的に並列に 接続されることを特徴とする請求項 1または 2に記載の画像表示装置。
[4] 前記ドライバ手段の前記制御端子と前記第 2容量素子との間に配置され、前記制 御端子と前記第 2容量素子との間の導通を制御するスイッチング素子をさらに備え、 前記スイッチング素子は、前記書き込み期間中に前記ドライバ手段の前記制御端 子と前記第 2容量素子とを電気的に接続することを特徴とする請求項 1〜3のいずれ か一つに記載の画像表示装置。
[5] 前記スイッチング素子は、前記発光素子の発光期間中に、前記ドライバ手段の前 記制御端子と前記第 2容量素子との間の電気的接続を遮断することを特徴とする請 求項 4に記載の画像表示装置。
[6] 前記第 2容量素子に接続され、前記書き込み期間中に電位が略一定に保持される 電位線をさらに備えたことを特徴とする請求項 1〜5のいずれか一つに記載の画像表 示装置。
[7] 前記電位線が、前記ドライバ手段の前記第 1端子または前記第 2端子に電気的に 接続されていることを特徴とする請求項 6に記載の画像表示装置。
[8] 前記電位線が、前記スイッチング素子の駆動を制御する制御線であることを特徴と する請求項 6に記載の画像表示装置。
[9] 前記第 2容量素子の容量値が、前記発光手段が有する容量値の 10%以上である ことを特徴とする請求項 1〜8のいずれか一つに記載の画像表示装置。
[10] 請求項 1〜9のいずれかに記載の画像表示装置において、
互いに異なる色を表示する第 1〜第 3の画素を有し、
前記第 1〜第 3の各画素は、前記発光手段、前記ドライバ手段、前記第 1容量素子 および前記第 2容量素子を少なくとも有し、
前記第 1〜第 3の各画素における前記第 2容量素子の容量値と前記発光素子の有 する容量値の和をそれぞれ Csuml、 Csum2および Csum3とするとき、該 Csuml〜 Csum3のそれぞれが、該 Csuml〜Csum3の最大値の 80%以上の値を有すること を特徴とする画像表示装置。
[11] 発光手段と、
制御端子、第 1端子および第 2端子を有し、該制御端子と該第 1端子との電位差に 応じて該第 1端子と該第 2端子との間に流れる電流量を調整することにより、前記発 光手段の発光を制御するドライバ手段と、
前記発光手段の発光輝度に対応する書き込み電位が信号線を介して供給されるド ライバ手段の前記制御端子と前記第 1端子との間または前記制御端子と前記第 2端 子との間のいずれかに印加される電位差を生じさせるための書き込み電位を供給す る信号線と、ドライバ手段と、
前記発光手段の発光輝度が最高レベルのときと最低レベルのときの前記ドライバ手 段に印加される前記電位差の差分 Δνと、前記発光手段の発光輝度が最高レベル のときと最低レベルのときの前記信号線に供給される前記書き込み電位の差分 AVd ataとの比 Δ VZ Δ Vdataを大きくする容量素子と、
を備えたことを特徴とする画像表示装置。
[12] 前記容量素子の片側の端子に供給される電位が、前記信号線に書き込み電位が 供給されて ヽる間、略一定に保持されることを特徴とする請求項 11に記載の画像表 示装置。
PCT/JP2006/301576 2005-02-25 2006-01-31 画像表示装置 WO2006090560A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007504649A JP4782103B2 (ja) 2005-02-25 2006-01-31 画像表示装置
US11/892,558 US9013373B2 (en) 2005-02-25 2007-08-23 Image display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-051137 2005-02-25
JP2005051137 2005-02-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/892,558 Continuation US9013373B2 (en) 2005-02-25 2007-08-23 Image display device

Publications (1)

Publication Number Publication Date
WO2006090560A1 true WO2006090560A1 (ja) 2006-08-31

Family

ID=36927205

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/301576 WO2006090560A1 (ja) 2005-02-25 2006-01-31 画像表示装置

Country Status (5)

Country Link
US (1) US9013373B2 (ja)
JP (1) JP4782103B2 (ja)
KR (1) KR100893135B1 (ja)
CN (1) CN100541578C (ja)
WO (1) WO2006090560A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008129155A (ja) * 2006-11-17 2008-06-05 Sony Corp 画素回路および表示装置、並びに画素回路の製造方法
WO2008152817A1 (ja) * 2007-06-15 2008-12-18 Panasonic Corporation 画像表示装置
WO2009011092A1 (ja) * 2007-07-19 2009-01-22 Panasonic Corporation 画像表示装置
WO2009096479A1 (ja) * 2008-01-31 2009-08-06 Kyocera Corporation 画像表示装置
JP2010175779A (ja) * 2009-01-29 2010-08-12 Seiko Epson Corp 単位回路の駆動方法及び電気光学装置の駆動方法
US8169385B2 (en) * 2007-06-15 2012-05-01 Panasonic Corporation Image display device
WO2013171936A1 (ja) * 2012-05-15 2013-11-21 パナソニック株式会社 表示装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006090560A1 (ja) * 2005-02-25 2006-08-31 Kyocera Corporation 画像表示装置
KR100922071B1 (ko) 2008-03-10 2009-10-16 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
EP2329685B1 (de) * 2008-09-25 2015-06-10 Tridonic GmbH & Co KG Gerät und verfahren zum betrieb von leuchtmitteln
JP5627175B2 (ja) * 2008-11-28 2014-11-19 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
TWI410929B (zh) 2010-04-16 2013-10-01 Au Optronics Corp 有機發光二極體的畫素電路及其顯示器與驅動方法
CN101866619B (zh) * 2010-05-06 2013-01-23 友达光电股份有限公司 有机发光二极管的像素电路及其显示器与驱动方法
KR101351416B1 (ko) * 2010-05-18 2014-01-14 엘지디스플레이 주식회사 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로
KR20120065716A (ko) * 2010-12-13 2012-06-21 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
TWI425472B (zh) * 2011-11-18 2014-02-01 Au Optronics Corp 像素電路及其驅動方法
KR102161600B1 (ko) * 2013-12-17 2020-10-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP2016099505A (ja) * 2014-11-21 2016-05-30 株式会社Ｊｏｌｅｄ 表示装置
US10140940B2 (en) * 2015-07-24 2018-11-27 Japan Display Inc. Display device
CN108877649B (zh) * 2017-05-12 2020-07-24 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN106997747B (zh) * 2017-05-27 2019-01-01 京东方科技集团股份有限公司 一种有机发光显示面板及显示装置
KR102620074B1 (ko) * 2019-03-22 2024-01-02 삼성디스플레이 주식회사 발광 표시 장치
CN111383600B (zh) * 2020-04-28 2022-04-19 厦门天马微电子有限公司 像素驱动电路、驱动方法、显示面板及显示装置
JP2023088444A (ja) * 2021-12-15 2023-06-27 セイコーエプソン株式会社 電気光学装置、電子機器および電気光学装置の駆動方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002514320A (ja) * 1997-04-23 2002-05-14 サーノフ コーポレイション アクティブマトリックス発光ダイオードピクセル構造及び方法
JP2004341350A (ja) * 2003-05-16 2004-12-02 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6590227B2 (en) * 1999-12-27 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device
JP3936528B2 (ja) * 2000-08-31 2007-06-27 シャープ株式会社 電気光学素子
JP3819723B2 (ja) * 2001-03-30 2006-09-13 株式会社日立製作所 表示装置及びその駆動方法
JP3972359B2 (ja) * 2002-06-07 2007-09-05 カシオ計算機株式会社 表示装置
JP2006516745A (ja) * 2003-01-24 2006-07-06 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ アクティブマトリクス表示装置
GB0307320D0 (en) * 2003-03-29 2003-05-07 Koninkl Philips Electronics Nv Active matrix display device
KR100536235B1 (ko) * 2003-11-24 2005-12-12 삼성에스디아이 주식회사 화상 표시 장치 및 그 구동 방법
WO2006090560A1 (ja) * 2005-02-25 2006-08-31 Kyocera Corporation 画像表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002514320A (ja) * 1997-04-23 2002-05-14 サーノフ コーポレイション アクティブマトリックス発光ダイオードピクセル構造及び方法
JP2004341350A (ja) * 2003-05-16 2004-12-02 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ONO S. ET AL.: "Pixel Circuit for a-Si AM-OLED", IDW '03, 3 December 2003 (2003-12-03), pages 255 - 258, XP002999179 *

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7969391B2 (en) 2006-11-17 2011-06-28 Sony Corporation Pixel circuit, display device, and method of manufacturing pixel circuit
JP2008129155A (ja) * 2006-11-17 2008-06-05 Sony Corp 画素回路および表示装置、並びに画素回路の製造方法
US8314755B2 (en) 2007-06-15 2012-11-20 Panasonic Corporation Image display device
WO2008152817A1 (ja) * 2007-06-15 2008-12-18 Panasonic Corporation 画像表示装置
JP5640314B2 (ja) * 2007-06-15 2014-12-17 パナソニック株式会社 画像表示装置
KR101461689B1 (ko) * 2007-06-15 2014-11-13 파나소닉 주식회사 화상 표시 장치
US8432338B2 (en) 2007-06-15 2013-04-30 Panasonic Corporation Image display device having a plurality of pixel circuits using current-driven type light-emitting elements
US8169385B2 (en) * 2007-06-15 2012-05-01 Panasonic Corporation Image display device
CN101548310B (zh) * 2007-06-15 2012-07-04 松下电器产业株式会社 图像显示装置
US8305305B2 (en) 2007-07-19 2012-11-06 Panasonic Corporation Image display device
WO2009011092A1 (ja) * 2007-07-19 2009-01-22 Panasonic Corporation 画像表示装置
WO2009096479A1 (ja) * 2008-01-31 2009-08-06 Kyocera Corporation 画像表示装置
JP2010175779A (ja) * 2009-01-29 2010-08-12 Seiko Epson Corp 単位回路の駆動方法及び電気光学装置の駆動方法
WO2013171936A1 (ja) * 2012-05-15 2013-11-21 パナソニック株式会社 表示装置
JPWO2013171936A1 (ja) * 2012-05-15 2016-01-07 株式会社Ｊｏｌｅｄ 表示装置
US9679518B2 (en) 2012-05-15 2017-06-13 Joled Inc. Display device

Also Published As

Publication number Publication date
KR100893135B1 (ko) 2009-04-15
US20080088546A1 (en) 2008-04-17
JP4782103B2 (ja) 2011-09-28
CN100541578C (zh) 2009-09-16
CN101116130A (zh) 2008-01-30
KR20070092742A (ko) 2007-09-13
US9013373B2 (en) 2015-04-21
JPWO2006090560A1 (ja) 2008-07-24

Similar Documents

Publication Publication Date Title
WO2006090560A1 (ja) 画像表示装置
US10607543B2 (en) Systems and methods for display systems with dynamic power control
CN101563720B (zh) 发光显示装置
US8154483B2 (en) Image display apparatus and driving method thereof
US9134825B2 (en) Systems and methods for display systems with dynamic power control
KR102122517B1 (ko) 유기발광 표시장치
JP4170384B2 (ja) 自発光型表示装置
JP4737221B2 (ja) 表示装置
CN109994072B (zh) 有机发光二极管显示装置
CN1848221B (zh) 电光学装置
KR100628277B1 (ko) 유기전계발광표시장치 및 이의 구동방법
US20180218677A1 (en) Pixel driving circuit, display apparatus and driving method thereof
JP4786437B2 (ja) 画像表示装置の駆動方法
JP2006220851A (ja) 発光表示パネルの駆動装置および駆動方法
CN104637445A (zh) Amoled像素驱动电路及像素驱动方法
US9070324B2 (en) Image display apparatus and driving method thereof
JP5028207B2 (ja) 画像表示装置および画像表示装置の駆動方法
KR20190103131A (ko) 유기발광 표시장치
KR100579193B1 (ko) 유기전계발광 표시장치
KR101239672B1 (ko) 화상 표시 장치
JP5152560B2 (ja) 表示装置
JP2008250003A (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007504649

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020077016484

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200680004318.0

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 11892558

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 11892558

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 06712719

Country of ref document: EP

Kind code of ref document: A1

WWW Wipo information: withdrawn in national office

Ref document number: 6712719

Country of ref document: EP