WO2006088146A1 - インダクタンス素子 - Google Patents

インダクタンス素子 Download PDF

Info

Publication number
WO2006088146A1
WO2006088146A1 PCT/JP2006/302859 JP2006302859W WO2006088146A1 WO 2006088146 A1 WO2006088146 A1 WO 2006088146A1 JP 2006302859 W JP2006302859 W JP 2006302859W WO 2006088146 A1 WO2006088146 A1 WO 2006088146A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
substrate
inductance element
conductors
pattern
Prior art date
Application number
PCT/JP2006/302859
Other languages
English (en)
French (fr)
Inventor
Masami Yakabe
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Publication of WO2006088146A1 publication Critical patent/WO2006088146A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core

Definitions

  • the present invention relates to an inductance element, for example, to an inductance element used for an LC filter connected to a power supply input of an electronic circuit board.
  • An LC filter connected to a power supply input end of an electronic circuit board removes external noise to prevent circuits mounted on the electronic circuit board from malfunctioning.
  • the LC filter is composed of an inductance element and a capacitor.
  • the inductance element is composed of a conductor wound part, and it is common to mount this part on a substrate.
  • an inductance element there is a multilayer inductance element as described in Japanese Patent Laid-Open No. 2004-6922.
  • this laminated inductance element a plurality of ceramic layers are laminated, a coil pattern is disposed on the surface of each layer, and the coil patterns are connected by a through conductor to form an inductance element. Even when such an inductance element is used, it must be prepared as a separate part, and this is no different from the case where an inductance element in which a conductor is wound is used.
  • an inductance element in which a coil pattern 31 is formed flatly in a spiral on the surface of a substrate 30 to form a force coil pattern 31.
  • Some large area is needed on 30.
  • the present invention is to provide an inductance element that can be integrally formed on a substrate with a narrow area.
  • a substrate, a strip-shaped first conductor formed on one surface of the substrate, and the other surface of the substrate are formed, and one end thereof is overlapped with one end of the first conductor via the substrate.
  • a through conductor which electrically connects the overlapping ends of the first and second conductors through the substrate to form a continuous conductor.
  • a continuous conductor can be formed, so that the inductance element can be integrally formed on the narrow area of the substrate.
  • the first conductor includes a plurality of strip conductors, one end of one of the strip conductors overlaps with one end of the second conductor, and one end of the other strip conductor is on the other end of the second conductor.
  • the through conductors are formed so as to overlap, and connect the respective overlapping ends.
  • the first conductor and the second conductor are arranged mutually at a predetermined angle !.
  • the angle By changing the angle, the length and width of the entire inductance element can be adjusted.
  • the continuous conductor comprises a helical coil! /.
  • an electronic component constituting an electronic circuit is mounted on a substrate, and is connected to one end of a continuous conductor, and an input conductor for inputting a power supply voltage and a continuous conductor It includes a circuit conductor connected to the other end to supply the input power supply voltage to the electronic circuit.
  • the substrate includes a vacant area where no electronic component is mounted, and the first and second conductors and the through conductor are provided in the vacant area.
  • the substrate has at least two sides of a corner, the first conductor is formed along one side of the substrate, and the second conductor is formed along the other side of the substrate. It is formed.
  • a strip-shaped first conductor is formed on one surface of a substrate, and a strip-shaped second conductor is formed on the other surface of the substrate such that one end thereof overlaps with one end of the first conductor via the substrate. Since the conductor is formed and the overlapping ends of the first and second conductors are electrically connected by the through conductor to form a continuous conductor, the inductance element is integrally formed on the substrate in a narrow area. Can become.
  • FIG. 1 is a conceptual view of an inductance element in an embodiment of the present invention.
  • FIG. 2 is an illustrative view for realizing the inductance element shown in FIG.
  • FIG. 3 is a view showing an inductance element in another embodiment of the present invention.
  • FIG. 4 is a view showing an arrangement example of conductor patterns of an inductance element according to still another embodiment of the present invention.
  • FIG. 5 is a view showing an arrangement example of conductor patterns of an inductance element according to still another embodiment of the present invention.
  • FIG. 6 is a view showing a specific arrangement example of the inductance element in the embodiment of the present invention.
  • FIG. 7 is a view showing an inductance element in another embodiment of the present invention.
  • FIG. 8 is a view showing a conventional inductance element formed planarly on a substrate.
  • FIG. 1 is a view showing an outline of an inductance element according to an embodiment of the present invention.
  • an inductance element 40 is composed of a plurality of first and second conductors 41 and 42 and a through conductor 43.
  • the first conductor 41 is in the form of a strip, and is formed in parallel with one side of a substrate (not shown), and the second conductor 42 is in the form of a strip, one end of which is the substrate of the first conductor 41.
  • a plurality of parallel formations are made to overlap one end.
  • the through conductor 43 penetrates the substrate to electrically connect overlapping ends of the first and second conductors 41 and 42. As a result, the first and second conductors 41 and 42 and the through conductor 43 form a continuous conductor.
  • FIG. 2 is an illustrative view for realizing the inductance element shown in FIG.
  • the substrate 2 an interposer substrate used for, for example, a laminated substrate is used.
  • a plurality of conductor patterns 3 and 4 as first conductors for forming a coil for the inductance element 1 are formed in parallel at predetermined intervals on one surface of the substrate 2, respectively.
  • a plurality of conductor patterns 5, 5, 6 and 7 as second conductors for forming a coil are formed in parallel on the other side of the substrate, respectively, with predetermined intervals.
  • Conductor patterns 3 and 4 and conductor patterns 5, 6 and 7 are arranged at predetermined angles to each other.
  • the first and second conductors may be provided with the same number of forces or one more.
  • continuous conductors are formed by the conductor notions 5, 3, 6, 4, 7 and the through conductors 10, 13, 11, 14, 12.
  • a power supply input pattern 8 as a strip-like power supply conductor is formed on one surface of the substrate 1, and one end of the power supply input pattern 8 overlaps the other end of the conductor pattern 5 via the substrate 2.
  • the end portions of the power input pattern 8 and the conductor pattern 5 overlapping with each other are electrically connected to each other through the substrate 2 by the through conductor 15.
  • circuit pattern 9 as a circuit conductor is formed on one surface of the substrate 1, and one end of the circuit pattern 9 overlaps with one end of the conductor pattern 7 via the substrate 2. The overlapping end portions of 7 are electrically connected to each other through the board 2 by the through conductor 12.
  • the circuit pattern 9 is connected to a pattern of circuit parts constituting an electronic circuit (not shown).
  • the first conductor patterns 3, 4 and the second conductor patterns 5, 6, 7 are electrically connected by the through conductors 10, 11, 13, 14 to be continuous.
  • the conductor is configured, and the force is also spirally wound in the counterclockwise direction when viewed from the power input pattern 8 side in FIG. It forms a coil and works as an inductance element 1 having an inductance value of nH.
  • the inductance element 1 acts as a simple conductor in terms of direct current, the direct current voltage input to the power supply input pattern 8 is supplied to the electronic circuit through the circuit pattern 9 without causing a voltage drop. .
  • the inductance element 1 acts as a resistive element for an AC component such as noise, it is possible to prevent noise from being mixed in the circuit pattern. More preferably, if a capacitor is connected between the circuit pattern 9 and the ground line (not shown), an LC filter can be configured, which is more effective in preventing noise mixing.
  • the power input pattern 8 is connected to the other end of the second conductor pattern 5 via the through conductor 15, the power supply input pattern 8 is not connected to the other surface of the substrate 2. Even if the input pattern 8 is directly connected to the other end of the conductor pattern 5, the circuit pattern 9 may also be formed on the other surface of the substrate 2 and directly connected to one end of the conductor pattern 7.
  • the conductor patterns 3 and 5 may be formed on the substrate 2, and the conductor elements 3 and 5 may be connected by the through conductor 10 to constitute an inductance element.
  • FIG. 3 is a view showing an inductance element in another embodiment of the present invention.
  • the inductance element la of this embodiment is obtained by changing the arrangement of the conductor patterns 3 to 7 shown in FIG. 2, and the other configuration is the same as that of FIG. That is, with respect to the first conductor patterns 3 and 4 formed in parallel to one surface of the substrate 2, the second conductor patterns 5, 6 and 7 formed on the other surface of the substrate 2 are substantially perpendicular to each other. It is arranged to become.
  • the conductor patterns 5 and 7 are formed on the same straight line, and the conductor pattern 6 is formed in parallel to the conductor patterns 5 and 7.
  • the power supply input pattern 8 extends parallel to the conductor pattern 3 from the through conductor 15, and the tip portion is bent 90 degrees and extends to the end of the substrate 2.
  • the first conductor patterns 3 and 4 and the second conductor patterns 5, 6 and 7 are electrically connected by the through conductors 10, 11, 13 and 14 to form a continuous conductor. ing.
  • FIG. 4 and FIG. 5 are diagrams showing an example of arrangement of conductor patterns of inductance elements in still another embodiment of the present invention.
  • the inductance element lb in the example shown in FIG. 4 is such that the angle 0 1 formed by each of the conductor patterns 3 and 4 and the conductor patterns 5 6 and 7 forms an acute angle. It is arranged as follows.
  • the other power supply input patterns 8, circuit patterns 9 and through conductors 10 to 15 are the same as in FIG. 2 and FIG.
  • the length as the inductance element lb can be shortened and the width can be narrowed by reducing the acute angle ⁇ 1 and increasing the inclination angle of the conductor patterns 3 to 7 with respect to the vertical direction in FIG. .
  • the inductance elements lc in the example shown in FIG. 5 are arranged such that the angle ⁇ 2 between the conductor patterns 3 and 4 and the conductor patterns 5, 6 and 7 form an obtuse angle.
  • the other power supply input patterns 8, circuit patterns 9 and through conductors 10 to 15 are the same as in FIG. 2 and FIG.
  • the conductor patterns 3 to 7 so as to increase the obtuse angle ⁇ 2
  • the length of the inductance element lc can be increased but the width can be narrowed.
  • FIG. 6 is a view showing a specific arrangement example of the inductance element in the embodiment of the present invention.
  • the substrate 2 is formed in a rectangular shape, and along one end side of the substrate 2 in the longitudinal direction, the inductance element 1 configured in the same manner as FIG. 2 is disposed.
  • An area 20 on the substrate 2 is used as an area for arranging various electronic components constituting the electronic circuit. Therefore, in this embodiment, it is possible to form the inductance element 1 on the narrow area of the substrate 2 as compared to the inductance element which is formed in a planar spiral shape on the substrate of the conventional example. .
  • FIG. 7 is a diagram showing an inductance element in another embodiment of the present invention.
  • the substrate 2 is formed in a rectangular shape, and conductor patterns 21 and 22 are formed in parallel along one end and the other end of the short side of the one surface of the substrate 2, respectively.
  • Conductor patterns 23 and 24 are formed along the one end and the other end on the longitudinal side of the other surface of the substrate 2 respectively.
  • a circuit pattern 25 is formed parallel to the conductor pattern 21 on one side of the substrate 2.
  • One end of the conductor pattern 21 and one end of the conductor pattern 23 overlap via the substrate 2, and the overlapping ends are electrically connected to each other through the substrate 2 by the through conductor 26. .
  • the other end of the conductor pattern 23 and one end of the conductor pattern 22 overlap via the substrate 2, and the overlapping ends are electrically connected to each other through the substrate 2 by the through conductor 27.
  • the other end of the conductor pattern 22 and one end of the conductor pattern 24 overlap through the substrate 2, and the overlapping ends penetrate through the substrate 2 by the through conductor 28 and are electrically connected. It is continued!
  • the other end of the conductor pattern 24 and one end of the circuit pattern 25 overlap through the substrate 2, and the overlapping ends are electrically connected to each other through the substrate 2 by the through conductor 29.
  • the conductor patterns 21, 23, 22, 24 and the circuit pattern 25 are connected by the through conductors 26, 27, 28, 29, a continuous conductor is configured to form the inductance element Id. It can be configured.
  • the circuit pattern 25 can supply a DC voltage to each electronic circuit.
  • the area around substrate 2 is usually an empty area without mounting electronic components, and conductor patterns 21, 23, 22, 24 can be arranged in this empty area, so the space factor is improved. it can.
  • the conductor pattern 21 is formed on one side along one side of one side of the board 2 which forms the conductor patterns 21, 22, 23, 24 around the board 6, and the other side is formed on the other side.
  • an inductance element having a predetermined inductance value can be configured depending on the frequency to be used.
  • the conductor patterns are formed on the one surface and the other surface of one substrate 2 respectively.
  • one surface and the other surface of the laminated substrate are obtained by laminating a plurality of substrates. You may form a conductor pattern and connect with a through conductor. In this case, since the through conductor can be made longer, the inductance value can be increased.
  • the inductance element of the present invention can be used as an LC filter or the like because the inductance element can be configured by arranging the conductor patterns on one surface and the other surface of the substrate and electrically connecting them.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

　基板２の一方面に帯状の導体パターン３，４を形成し、他方面に帯状の導体パターン５，６，７を形成し、導体パターン３，４の一端と導体パターン５，６の一端の重なる端部同士を基板２を貫通して貫通導体１０，１１で電気的に接続し、導体パターン３，４の他端と導体パターン６，７の他端の重なる端部同士を基板２を貫通して貫通導体１３，１４で電気的に接続し、インダクタンス素子１を構成する。

Description

明 細 書
インダクタンス素子
技術分野
[0001] この発明はインダクタンス素子に関し、例えば電子回路基板の電源入力に接続さ れる LCフィルタに用 、られるインダクタンス素子に関する。
背景技術
[0002] 電子回路基板の電源入力端に接続される LCフィルタは、外部からのノイズを除去 して、電子回路基板に実装されている回路などが誤動作するのを防止する。 LCフィ ルタは、インダクタンス素子とコンデンサとで構成されるが、インダクタンス素子は導体 を卷回した部品として構成されており、この部品を基板に実装するのが一般的である
[0003] また、インダクタンス素子には、特開 2004— 6922号公報に記載されているような 積層インダクタンス素子がある。この積層インダクタンス素子は、セラミック層を複数層 積層し、各層の表面にコイルパターンを配置し、コイルパターン同士を貫通導体によ り接続してインダクタンス素子を構成するものである。このようなインダクタンス素子を 用いる場合であっても、別部品として用意しなければならず、導体を卷回したインダク タンス素子を用いる場合と変わりがない。
[0004] 上記の導体を卷回したインダクタンス素子や積層インダクタンス素子を用いる場合 は、別部品として用意しておかなければならないば力りでなぐ基板に実装するため の手間がかかるという問題がある。
[0005] インダクタンス素子を別部品として用いることなぐ図 8に示すように基板 30の表面 に渦巻状にコイルパターン 31を平面的に形成したインダクタンス素子もある力 コィ ルパターン 31を形成するために基板 30上にある程度広い面積が必要になってくる。 例えば、 0. 99nHのインダクタンス素子を構成するためには、コイルパターン 31の線 幅および間隔を 50 mにすると、コイルパターン 31を形成するための領域として 40 0 m X 400 m= 160, 000 m2もの面積力必要になる。
発明の開示 [0006] そこで、この発明は、狭い面積で基板に一体的に形成できるインダクタンス素子を 提供することである。
[0007] この発明は、基板と、基板の一方面に形成される帯状の第 1の導体と、基板の他方 面に形成され、その一端が基板を介して第 1の導体の一端に重なるように形成される 帯状の第 2の導体と、基板を貫通して第 1および第 2の導体の重なる端部同士を電気 的に接続して連続的な導体にする貫通導体を備える。
[0008] この発明では、基板の一方面と他方面の導体を貫通導体で接続することで、連続 的な導体を構成できるのでインダクタンス素子を基板の狭い面積上で一体的に形成 できる。
[0009] 好ましくは、第 1の導体は、複数の帯状導体を含み、一方の帯状導体の一端が第 2 の導体の一端と重なり、他方の帯状導体の一端が第 2の導体の他端に重なるように 形成されていて、貫通導体はそれぞれの重なる端部同士を接続する。
[0010] 好ましくは、第 1の導体と、第 2の導体は、それぞれ相互に所定の角度を有して配 列されて!、る。角度を変えることでインダクタンス素子全体の長さや幅を調整できる。
[0011] 好ましくは、連続的な導体は螺旋状のコイルを構成して！/、る。
[0012] 好ましい実施形態では、基板には電子回路を構成する電子部品が装着されており 、連続的な導体の一端に接続され、電源電圧を入力するための入力導体と、連続的 な導体の他端に接続され、入力された電源電圧を電子回路に供給する回路導体を 含む。
[0013] 好ましくは、基板は、電子部品が搭載されない空き領域を含み、第 1および第 2の 導体と、貫通導体は、空き領域に設けられている。
[0014] 好ましくは、基板は角を挟んで少なくとも 2つの辺を有しており、第 1の導体は基板 の一辺に沿って形成されており、第 2の導体は基板の他の一辺に沿って形成されて いる。
[0015] この発明は、基板の一方面に帯状の第 1の導体を形成し、基板の他方面にその一 端が基板を介して第 1の導体の一端に重なるように帯状の第 2の導体を形成し、第 1 および第 2の導体の重なる端部同士を貫通導体で電気的に接続して連続的な導体 にしたので、インダクタンス素子を狭い面積で基板上に一体的に構成するのが可能 になる。
図面の簡単な説明
[0016] [図 1]この発明の一実施形態におけるインダクタンス素子の概念図である。
[図 2]図 1に示したインダクタンス素子を実現するための図解図である。
[図 3]この発明の他の実施形態におけるインダクタンス素子を示す図である。
[図 4]この発明のさらに他の実施形態におけるインダクタンス素子の導体パターンの 配列例を示す図である。
[図 5]この発明のさらに他の実施形態におけるインダクタンス素子の導体パターンの 配列例を示す図である。
[図 6]この発明の一実施形態におけるインダクタンス素子の具体的な配置例を示す図 である。
[図 7]この発明のその他の実施形態におけるインダクタンス素子を示す図である。
[図 8]基板上に平面的に形成した従来のインダクタンス素子を示す図である。
発明を実施するための最良の形態
[0017] 図 1はこの発明の一実施形態におけるインダクタンス素子の概要を示す図である。
[0018] 図 1において、インダクタンス素子 40は、それぞれが複数設けられている第 1および 第 2の導体 41, 42と貫通導体 43とから構成されている。第 1の導体 41は帯状であつ て、図示しない基板の一方面に複数平行に形成されており、第 2の導体 42は帯状で あって、その一端が基板を介して第 1の導体 41の一端に重なるように複数平行に形 成されている。貫通導体 43は、基板を貫通して第 1および第 2の導体 41, 42の重な る端部同士を電気的に接続している。これにより、第 1および第 2の導体 41, 42と貫 通導体 43が連続的な導体構成して ヽる。
[0019] 図 1に示したインダクタンス素子 40を具体例として示すと、例えば第 1および第 2の 導体 41, 42の線幅と貫通導体 43の孔径をそれぞれ 50 mとし、貫通導体 43の高さ を 300 μ mとすると、これらの要素が基板上で占める面積は、 160 mX 960 m= 153, 600 /z m程度で済み、しかもインダクタンス値を 3. 93nHにすることができる。 したがって、この実施形態によれば、図 8に示した従来例に比べて、基板上の面積が ほぼ同じであっても容量値が約 4倍のインダクタンス素子 40を実現できる。 [0020] 図 2は図 1に示したインダクタンス素子を実現するための図解図である。図 2におい て、基板 2は、例えば積層基板などに使用されるインターポーザ基板が用いられる。 基板 2の一方面には、インダクタンス素子 1のためのコイルを形成する第 1の導体とし ての複数の導体パターン 3, 4がそれぞれ所定の間隔を有して平行に形成されており 、基板 2の他方面には、同じくコイルを形成するための第 2の導体としての複数の導 体パターン 5, 6, 7がそれぞれ所定の間隔を有して平行に形成されている。導体バタ ーン 3, 4と、導体パターン 5, 6, 7は相互に所定の角度を有して配列されている。第 1および第 2の導体は同数設けられる力、あるいは一方を 1つ多く設けてもよい。
[0021] 導体パターン 3, 4の一端は導体パターン 5, 6の一端と重なっており、それぞれ重 なっている一端同士が例えばビアホールあるいはスルーホール内に金属を埋め込ん だ貫通導体 10, 11によって基板 2を貫通して電気的に接続されている。導体パター ン 3, 4の他端は基板 2を介して導体パターン 6, 7の他端と重なっており、それぞれ重 なっている他端同士が貫通導体 13, 14によって基板 2を貫通して電気的に接続され て!/、る。これによつて、導体ノターン 5, 3, 6, 4, 7と、貫通導体 10, 13, 11, 14, 12 とにより連続的な導体が構成されている。
[0022] 基板 1の一方面には、帯状の電源導体としての電源入力パターン 8が形成されてお り、この電源入力パターン 8の一端は基板 2を介して導体パターン 5の他端に重なるよ うに配置されて 、て、電源入力パターン 8と導体パターン 5の重なって 、る端部同士 が貫通導体 15によって基板 2を貫通して電気的に接続されている。
[0023] 電源入カノターン 8には、図示しないが、リード線が接続されて直流電圧が供給さ れる。さらに、基板 1の一方面には回路導体としての回路パターン 9が形成されており 、この回路パターン 9の一端は基板 2を介して導体パターン 7の一端と重なっており、 回路パターン 9と導体パターン 7の重なっている端部同士が貫通導体 12によって基 板 2を貫通して電気的に接続されている。回路パターン 9は図示しない電子回路を構 成する回路部品のパターンに接続されている。
[0024] この実施形態では、第 1の導体パターン 3, 4と、第 2の導体パターン 5, 6, 7とが貫 通導体 10, 11, 13, 14によって電気的に接続されて連続的な導体を構成しており、 し力も、図 2の電源入力パターン 8側から見たとき反時計方向に螺旋状に卷回された コイルを構成しており、 nHのインダクタンス値を有するインダクタンス素子 1として作 用する。
[0025] インダクタンス素子 1は直流的には単なる導体として作用するので、電源入力パタ ーン 8に入力された直流電圧は電圧降下を生じることなく回路パターン 9を介して電 子回路に供給される。しかし、インダクタンス素子 1は、雑音などの交流成分に対して 抵抗素子として作用するので、雑音などが回路パターンに混入するのを阻止すること ができる。より好ましくは、回路パターン 9と図示しない接地ラインとの間にコンデンサ を接続すれば、 LCフィルタを構成でき、雑音の混入を阻止するのにより効果的であ る。
[0026] なお、図 2では電源入力パターン 8を貫通導体 15を介して第 2の導体パターン 5の 他端に接続するようにしたが、貫通導体 15を設けることなぐ基板 2の他方面で電源 入力パターン 8を導体パターン 5の他端に直接接続してもよぐ回路パターン 9も基板 2の他方面に形成して導体パターン 7の一端に直接接続してもよい。
[0027] なお、使用する周波数が高ければ、導体パターン 3と 5のみを基板 2に形成し、貫通 導体 10で導体パターン 3, 5を接続するだけでもインダクタンス素子を構成できる。
[0028] 図 3はこの発明の他の実施形態におけるインダクタンス素子を示す図である。この 実施形態のインダクタンス素子 laは、図 2に示した導体パターン 3〜7の配置を変え たものであり、それ以外の構成は図 2と同じである。すなわち、基板 2の一方面に平行 に形成されている第 1の導体パターン 3, 4に対して、基板 2の他方面に形成されてい る第 2の導体パターン 5, 6, 7をほぼ直角となるように配置したものである。
[0029] 導体パターン 5, 7は同一直線上に形成され、導体パターン 6は導体パターン 5, 7 に対して平行に形成されている。電源入力パターン 8は貫通導体 15から導体パター ン 3に対して平行に延び、先端部分が 90度曲げられて基板 2の端部に延びて 、る。 この例においても、第 1の導体パターン 3, 4と、第 2の導体パターン 5, 6, 7とが貫通 導体 10, 11, 13, 14によって電気的に接続されて連続的な導体を構成している。
[0030] 図 4および図 5は、この発明のさらに他の実施形態におけるインダクタンス素子の導 体パターンの配列例を示す図である。図 4に示した例のインダクタンス素子 lbは、導 体パターン 3, 4と導体パターン 5, 6, 7とのそれぞれのなす角度 0 1が鋭角をなすよ うに配列したものである。それ以外の電源入力パターン 8,回路パターン 9および貫 通導体 10〜15は図 2および図 3と同じである。この実施形態では、鋭角 θ 1を小さく しかつ図 4の垂直方向に対して導体パターン 3〜7の傾斜角度を大きくすれば、イン ダクタンス素子 lbとしての長さを短くできるとともに、幅を狭くできる。
[0031] 図 5に示した例のインダクタンス素子 lcは、導体パターン 3, 4と導体パターン 5, 6, 7とのそれぞれのなす角度 Θ 2が鈍角をなすように配列したものである。それ以外の 電源入力パターン 8,回路パターン 9および貫通導体 10〜15は図 2および図 3と同じ である。この実施形態では、鈍角 Θ 2を大きくなるように導体パターン 3〜7を配置す れば、インダクタンス素子 lcの長さは長くなるが幅を狭くできる。
[0032] 図 6はこの発明の一実施形態におけるインダクタンス素子の具体的な配置例を示 す図である。基板 2は長方形状に形成されていて、基板 2の長手方向の一端側に沿 つて図 2と同様に構成されたインダクタンス素子 1が配置されている。基板 2上の領域 20は電子回路を構成する各種電子部品を配置するための領域として使用される。し たがって、この実施形態では、従来例の基板上に平面的に渦巻状に形成するインダ クタンス素子に比較して、インダクタンス素子 1を基板 2の狭 、領域上に形成すること が可能になる。
[0033] 図 7は、この発明のその他の実施形態におけるインダクタンス素子を示す図である。
図 7において、基板 2は長方形状に形成されており、基板 2の一方面における短手側 の一方端部および他方端部に沿ってそれぞれ導体パターン 21, 22が平行に形成さ れており、基板 2の他方面における長手側の一方端部および他方端部に沿ってそれ ぞれ導体パターン 23, 24が形成されている。さらに、基板 2の一方面には導体パタ ーン 21に平行に回路パターン 25が形成されて 、る。
[0034] 導体パターン 21の一端と導体パターン 23の一端は基板 2を介して重なっており、 重なっている端部同士が貫通導体 26によって基板 2を貫通して電気的に接続されて V、る。導体パターン 23の他端と導体パターン 22の一端は基板 2を介して重なってお り、重なっている端部同士が貫通導体 27によって基板 2を貫通して電気的に接続さ れて 、る。導体パターン 22の他端と導体パターン 24の一端は基板 2を介して重なつ ており、重なっている端部同士が貫通導体 28によって基板 2を貫通して電気的に接 続されて!、る。導体パターン 24の他端と回路パターン 25の一端は基板 2を介して重 なっており、重なっている端部同士が貫通導体 29によって基板 2を貫通して電気的 に接続されている。
[0035] この実施形態は、導体パターン 21, 23, 22, 24と回路パターン 25が貫通導体 26 , 27, 28, 29によって接続されているので、連続的な導体を構成してインダクタンス 素子 Idを構成できる。そして、導体パターン 21の他端にリード線が接続されて直流 電圧が供給されると、回路パターン 25から各電子回路に直流電圧を供給できる。
[0036] また、基板 2の周辺は通常電子部品が装着されることなく空き領域とされており、こ の空き領域に導体パターン 21, 23, 22, 24を配列できるので、スペースファクタを向 上できる。
[0037] なお、基板 6の周囲に導体パターン 21, 22, 23, 24を形成することなぐ基板 2の 1 つの角を挟む一辺に沿って導体パターン 21を一方面に形成し、他の一辺に沿って 導体パターン 22を他方面に形成し、貫通導体 26で導体パターン 21, 22を接続する だけでも、使用する周波数によっては所定のインダクタンス値を持つインダクタンス素 子を構成できる。
[0038] さらに、上述の説明では、 1枚の基板 2の一方面と他方面にそれぞれ導体パターン を形成するようにしたが、複数枚の基板を積層し、積層した基板の一方面と他方面に 導体パターンを形成して貫通導体で接続してもよ 1ヽ。この場合には貫通導体を長く できるのでインダクタンス値を大きくできる。
[0039] 以上、図面を参照してこの発明の実施形態を説明した力 この発明は、図示した実 施形態のものに限定されない。図示された実施形態に対して、この発明と同一の範 囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが 可能である。
産業上の利用可能性
[0040] この発明のインダクタンス素子は、基板の一方面と他方面とに導体パターンを配列 してそれぞれを電気的に接続することでインダクタンス素子を構成できるので、 LCフ ィルタなどに利用できる。

Claims

請求の範囲
[1] 基板と、
前記基板の一方面に形成される帯状の第 1の導体と、
前記基板の他方面に形成され、その一端が前記基板を介して前記第 1の導体の一 端に重なるように形成される帯状の第 2の導体と、
前記基板を貫通して前記第 1および第 2の導体の重なる端部同士を電気的に接続 して連続的な導体にする貫通導体を備える、インダクタンス素子。
[2] 前記第 1の導体は、複数の帯状導体を含み、一方の帯状導体の一端が前記第 2の 導体の一端と重なり、他方の帯状導体の一端が前記第 2の導体の他端に重なるよう に形成されていて、
前記貫通導体は前記それぞれの重なる端部同士を接続する、請求項 1に記載のィ ンダクタンス素子。
[3] 前記第 1の導体と前記第 2の導体は、それぞれが相互に所定の角度を有して配列 されている、請求項 1に記載のインダクタンス素子。
[4] 前記連続的な導体は螺旋状のコイルを構成して 、る、請求項 1に記載のインダクタ ンス素子。
[5] 前記基板には電子回路を構成する電子部品が装着されており、
さらに、前記連続的な導体の一端に接続され、電源電圧を入力するための入力導 体と、
前記連続的な導体の他端に接続され、前記入力された電源電圧を前記電子回路 に供給する回路導体を含む、請求項 1に記載のインダクタンス素子。
[6] 前記基板は、前記電子部品が搭載されな!ヽ空き領域を含み、
前記第 1および第 2の導体と、前記貫通導体は、前記空き領域に設けられている、 請求項 5に記載のインダクタンス素子。
[7] 前記基板は角を挟んで少なくとも 2つの辺を有しており、
前記第 1の導体は前記基板の一辺に沿って形成されており、前記第 2の導体は前 記基板の他の一辺に沿って形成されて ヽる、請求項 1に記載のインダクタンス素子。
PCT/JP2006/302859 2005-02-21 2006-02-17 インダクタンス素子 WO2006088146A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005044765A JP2006229173A (ja) 2005-02-21 2005-02-21 インダクタンス素子
JP2005-044765 2005-02-21

Publications (1)

Publication Number Publication Date
WO2006088146A1 true WO2006088146A1 (ja) 2006-08-24

Family

ID=36916543

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/302859 WO2006088146A1 (ja) 2005-02-21 2006-02-17 インダクタンス素子

Country Status (3)

Country Link
JP (1) JP2006229173A (ja)
TW (1) TW200643999A (ja)
WO (1) WO2006088146A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013122887A1 (en) * 2012-02-13 2013-08-22 Qualcomm Incorporated 3d rf l-c filters using through glass vias

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283695A (ja) * 2008-05-22 2009-12-03 Alps Electric Co Ltd 積層型電子部品
US9425761B2 (en) * 2013-05-31 2016-08-23 Qualcomm Incorporated High pass filters and low pass filters using through glass via technology
JP6575312B2 (ja) * 2015-11-12 2019-09-18 株式会社村田製作所 Ｌｃ複合デバイスおよびプロセッサ
CN114242421B (zh) * 2021-12-28 2023-07-21 横店集团东磁股份有限公司 一种薄膜电感及制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55169814U (ja) * 1979-05-22 1980-12-05
JPS60196910A (ja) * 1984-03-19 1985-10-05 Fujitsu Ltd ハイブリツドｉｃ及びその製造方法
JPS6115721U (ja) * 1984-07-02 1986-01-29 株式会社村田製作所 高周波ｌｃ回路素子
JPH0430615A (ja) * 1990-05-24 1992-02-03 Takeshi Ikeda ノイズ・フイルタ
JPH07272932A (ja) * 1994-03-31 1995-10-20 Canon Inc プリントインダクタ
JPH0992539A (ja) * 1995-09-22 1997-04-04 Uniden Corp 立体渦巻状インダクタ及びそれを用いた誘導結合フィルタ
JPH11274878A (ja) * 1998-03-18 1999-10-08 Hokuriku Electric Ind Co Ltd チップフィルタとその製造方法
JP2001118980A (ja) * 1999-10-21 2001-04-27 Denso Corp 混成集積回路装置及びプレート型コイル
JP2004055973A (ja) * 2002-07-23 2004-02-19 Keisoku Kenkyusho:Kk コイル装置およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55169814U (ja) * 1979-05-22 1980-12-05
JPS60196910A (ja) * 1984-03-19 1985-10-05 Fujitsu Ltd ハイブリツドｉｃ及びその製造方法
JPS6115721U (ja) * 1984-07-02 1986-01-29 株式会社村田製作所 高周波ｌｃ回路素子
JPH0430615A (ja) * 1990-05-24 1992-02-03 Takeshi Ikeda ノイズ・フイルタ
JPH07272932A (ja) * 1994-03-31 1995-10-20 Canon Inc プリントインダクタ
JPH0992539A (ja) * 1995-09-22 1997-04-04 Uniden Corp 立体渦巻状インダクタ及びそれを用いた誘導結合フィルタ
JPH11274878A (ja) * 1998-03-18 1999-10-08 Hokuriku Electric Ind Co Ltd チップフィルタとその製造方法
JP2001118980A (ja) * 1999-10-21 2001-04-27 Denso Corp 混成集積回路装置及びプレート型コイル
JP2004055973A (ja) * 2002-07-23 2004-02-19 Keisoku Kenkyusho:Kk コイル装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013122887A1 (en) * 2012-02-13 2013-08-22 Qualcomm Incorporated 3d rf l-c filters using through glass vias

Also Published As

Publication number Publication date
TW200643999A (en) 2006-12-16
JP2006229173A (ja) 2006-08-31

Similar Documents

Publication Publication Date Title
JP6750719B2 (ja) インダクタブリッジおよび電子機器
US6370010B1 (en) Multi-layer capacitor, wiring board, and high-frequency circuit
US7339452B2 (en) Embedded inductor and application thereof
US20080303622A1 (en) Spiral inductor
JP2001167969A (ja) 三次元搭載用多端子積層セラミックコンデンサ
WO2006088146A1 (ja) インダクタンス素子
US10342125B2 (en) Multilayer substrate
US20160233017A1 (en) Inductor array chip and dc-to-dc converter module using the same
JP2001127387A (ja) プリント配線基板
CN103873006A (zh) 实现为单绕组的串联电感器阵列及包括其的滤波器
JP2009283771A (ja) 積層プリント基板
JP2005167468A (ja) 電子装置および半導体装置
WO2017094574A1 (ja) フィルタ回路付き配線基板および電子機器
US6181571B1 (en) Printed-wiring board and electronic device having the same wiring board
KR102667536B1 (ko) 하이브리드 인덕터
JP2001015384A (ja) 積層セラミックコンデンサ
EP1179971B1 (en) Printed circuit board with pins for being connected to electronic part mounted thereon
US11497114B2 (en) Inductor bridge and electronic device
JP6658234B2 (ja) 積層型電子部品
JP5741416B2 (ja) 電子部品の実装構造
JP3530663B2 (ja) プリントインダクタ
JP3303760B2 (ja) プリント回路基板およびその設計方法およびプリント回路基板の配線パターン作製装置
KR100514314B1 (ko) 면설치형 전자회로유닛
JP2018113316A (ja) 複合電子部品
JP2007150201A (ja) チップ抵抗器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06714000

Country of ref document: EP

Kind code of ref document: A1