JP2018113316A - 複合電子部品 - Google Patents
複合電子部品 Download PDFInfo
- Publication number
- JP2018113316A JP2018113316A JP2017002334A JP2017002334A JP2018113316A JP 2018113316 A JP2018113316 A JP 2018113316A JP 2017002334 A JP2017002334 A JP 2017002334A JP 2017002334 A JP2017002334 A JP 2017002334A JP 2018113316 A JP2018113316 A JP 2018113316A
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- electronic component
- capacitor element
- composite electronic
- conductor portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】コンデンサ素子と受動素子とが直列に接続される複合電子部品の実装面積を小さくしつつ、ESLを低減することが可能な複合電子部品を提供する。
【解決手段】複合電子部品1は、コンデンサ素子2と、抵抗素子3と、上下方向に配置されるコンデンサ素子2と抵抗素子3との間に配置される接続基板4と、コンデンサ素子2の外部電極2bに接続される金属端子5と、抵抗素子3の外部電極3cに接続される金属端子6とを備える。接続基板4の上面4aには、コンデンサ素子2の外部電極2cに重なりかつ外部電極2bに重ならないように導体部4cが設けられ、導体部4cに外部電極2cが接続される。接続基板4の下面2bには、抵抗素子3の外部電極3bに重なりかつ外部電極3cに重ならないように導体部4dが設けられ、導体部4dに外部電極3bが接続される。接続基板4には、ビア4eが形成され、ビア4eに導体部4cと導体部4dが接続される。
【選択図】 図1
【解決手段】複合電子部品1は、コンデンサ素子2と、抵抗素子3と、上下方向に配置されるコンデンサ素子2と抵抗素子3との間に配置される接続基板4と、コンデンサ素子2の外部電極2bに接続される金属端子5と、抵抗素子3の外部電極3cに接続される金属端子6とを備える。接続基板4の上面4aには、コンデンサ素子2の外部電極2cに重なりかつ外部電極2bに重ならないように導体部4cが設けられ、導体部4cに外部電極2cが接続される。接続基板4の下面2bには、抵抗素子3の外部電極3bに重なりかつ外部電極3cに重ならないように導体部4dが設けられ、導体部4dに外部電極3bが接続される。接続基板4には、ビア4eが形成され、ビア4eに導体部4cと導体部4dが接続される。
【選択図】 図1
Description
本発明は、コンデンサ素子と抵抗素子などの受動素子とが直列に接続された複合電子部品に関する。
複合電子部品は、例えば、チップ状のコンデンサ素子とチップ状の抵抗素子などの2個のチップ素子が直列に接続されて一体化されている。2個のチップ素子が直列に接続される場合、例えば、互いの外部電極同士を対向させて2個のチップ素子が横方向に並べられ、一方のチップ素子の外部電極と他方のチップ素子の外部電極とが接続されると、複合電子部品の実装面積が大きくなる。しかしながら、スマートフォンなどの各種電子機器の小型化に伴って、電子機器の基板に実装される各種部品の実装面積を小さくすることが望まれている。
複合電子部品の実装面積を小さくする技術として、例えば、特許文献1には、チップ型コンデンサとチップ型抵抗器とが直列に接続されたCR複合素子が開示されている。このCR複合素子は、チップ型コンデンサとチップ型抵抗器とが積み重ねて配置され、チップ型コンデンサとチップ型抵抗器の一方の各電極を共通電極として、この各電極同士が互いに電気的に導通するように金属板によって接続されている。さらに、CR複合素子は、これらの一方の各電極と金属板が他方の各電極と接触しないように絶縁層が配置され、他方の各電極に外部電極となる金属板がそれぞれ接続され、全体が樹脂で覆われている。このように構成されたCR複合素子は、チップ型コンデンサとチップ型抵抗器とが上下方向に重ねて配置されているので、実装面積が小さくなる。
特許文献1に開示の技術では、チップ型コンデンサとチップ型抵抗器との電極間を接続する金属板がチップの長手方向における一方側から他方側に延在するので、直列に接続されるチップ型コンデンサとチップ型抵抗器との間の配線が長くなる。そのため、複合電子部品のESL(Equivalent Series Inductance:等価直列インダクタンス)が高くなる。
本発明は、上記問題点を解消する為になされたものであり、コンデンサ素子と受動素子とが直列に接続される複合電子部品の実装面積を小さくしつつ、ESLを低減することが可能な複合電子部品を提供することを目的とする。
本発明に係る複合電子部品は、一対の外部電極を有するコンデンサ素子と、コンデンサ素子の上方又は下方に配置され、一対の外部電極を有する受動素子と、上下方向に配置されるコンデンサ素子と受動素子との間に配置される接続基板と、上下方向に配置されるコンデンサ素子と受動素子の一方側の側方に配置され、コンデンサ素子の一方側の外部電極に接続される第1の金属端子と、上下方向に配置されるコンデンサ素子と受動素子の他方側の側方に配置され、受動素子の他方側の外部電極に接続される第2の金属端子と、を備え、接続基板の上面と下面のうちの一方の面には、上下方向から見てコンデンサ素子の他方側の外部電極に重なりかつコンデンサ素子の一方側の外部電極に重ならないように第1の導体部が設けられ、当該第1の導体部にコンデンサ素子の他方側の外部電極が接続され、接続基板の上面と下面のうちの他方の面には、上下方向から見て受動素子の一方側の外部電極に重なりかつ受動素子の他方側の外部電極に重ならないように第2の導体部が設けられ、当該第2の導体部に受動素子の一方側の外部電極が接続され、接続基板には、上下方向から見てコンデンサ素子の一対の外部電極及び受動素子の一対の外部電極に重ならないようにビアが形成され、当該ビアに一方の面の第1の導体部と他方の面の第2の導体部が接続されることを特徴とする。
本発明に係る複合電子部品では、直列に接続されるコンデンサ素子と受動素子とが上下方向に重ねて配置されるので、実装面積を小さくすることができる。また、本発明に係る複合電子部品では、上下方向に配置されるコンデンサ素子と受動素子との間に接続基板が設けられ、この接続基板に形成されたビアを介してコンデンサ素子の他方側の外部電極と抵抗素子の一方側の外部電極とが接続される。これにより、コンデンサ素子の他方側の外部電極と抵抗素子の一方側の外部電極との間の配線を短くでき、複合電子部品のESLを低減することができる。このように、本発明に係る複合電子部品によれば、コンデンサ素子と受動素子とが直列に接続される複合電子部品の実装面積を小さくしつつ、ESLを低減することができる。
本発明に係る複合電子部品では、受動素子は、抵抗素子であることが好ましい。このように構成することで、例えば、複合電子部品のコンデンサ素子がICの電源−グランド間に設けられるバイパスコンデンサとして用いられる場合、抵抗素子によりICの容量とコンデンサ素子のインダクタンスとの間の***振を抑制することができる。
本発明に係る複合電子部品では、受動素子は、インダクタ素子であることが好ましい。このように構成することで、直列に接続されるコンデンサ素子とインダクタ素子により、共振回路を構成することができる。
本発明に係る複合電子部品では、受動素子は、コンデンサ素子であることが好ましい。このように構成することで、直列に接続される2個のコンデンサ素子のうちの一方のコンデンサ素子がショートした場合でも、他方のコンデンサ素子により複合電子部品のショートを防止することができる。
本発明に係る複合電子部品では、コンデンサ素子は、積層セラミックコンデンサであることが好ましい。積層セラミックコンデンサに交流電圧を印加した場合、電歪効果によりコンデンサが伸縮し、この伸縮によって基板が振動し、基板鳴きが発生する。しかし、本発明に係る複合電子部品によれば、一対の金属端子を介して基板に実装されるので、金属端子の弾性作用により振動を吸収でき、基板鳴きを抑制することができる。
本発明に係る複合電子部品では、接続基板の一方の面には、第1の導体部に接触せずかつ上下方向から見てコンデンサ素子の一方側の外部電極に重なるように第3の導体部が設けられ、当該第3の導体部にコンデンサ素子の一方側の外部電極が接続され、接続基板の他方の面には、第2の導体部に接触せずかつ上下方向から見て受動素子の他方側の外部電極に重なるように第4の導体部が設けられ、当該第4の導体部に受動素子の他方側の外部電極が接続されることが好ましい。このように構成することで、接続基板とコンデンサ素子及び抵抗素子とが両持ちでそれぞれ接続されるので、接続基板とコンデンサ素子及び抵抗素子との接続が安定化する。
本発明によれば、コンデンサ素子と受動素子とが直列に接続される複合電子部品の実装面積を小さくしつつ、ESLを低減することが可能となる。
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、図中、同一又は相当部分には同一符号を用いることとする。また、各図において、同一要素には同一符号を付して重複する説明を省略する。
(第1実施形態)
図1〜図3を参照して、第1実施形態に係る複合電子部品1について説明する。図1は、第1実施形態に係る複合電子部品1の正面図である。図2は、第1実施形態に係る複合電子部品1の接続基板4を示す図であり、(a)が平面図であり、(b)が底面図である。図3は、第1実施形態に係る複合電子部品1の等価回路を示す図である。
図1〜図3を参照して、第1実施形態に係る複合電子部品1について説明する。図1は、第1実施形態に係る複合電子部品1の正面図である。図2は、第1実施形態に係る複合電子部品1の接続基板4を示す図であり、(a)が平面図であり、(b)が底面図である。図3は、第1実施形態に係る複合電子部品1の等価回路を示す図である。
複合電子部品1は、コンデンサ素子2と抵抗素子3(特許請求の範囲に記載の受動素子に相当)を一体化した電子部品である。複合電子部品1は、接続基板4を備え、接続基板4を介してコンデンサ素子2と抵抗素子3とが直列に接続される。複合電子部品1は、一対の金属端子5,6を備え、金属端子5,6により基板7に実装される。
コンデンサ素子2は、チップ状のコンデンサ素子である。コンデンサ素子2は、例えば、積層セラミックコンデンサである。コンデンサ素子2は、直方体形状の素体(例えば、誘電体層(セラミック)を挟んで第1の内部電極と第2の内部電極とが交互に積層された積層体)2aと、一対の外部電極2b,2cとを備えている。一方の外部電極2bは、素体2aの一方側の端面2dの全面に設けられると共に、この一方側の端面2dに繋がる素体2aの対向する上下面(主面)2f,2gの一部及び対向する側面2hの一部に設けられる。他方の外部電極2cは、素体2aの一方側の端面2dに対向する他方側の端面2eの全面に設けられると共に、この他方側の端面2eに繋がる素体2aの対向する上下面2f,2gの一部及び対向する側面2hの一部に設けられる。
抵抗素子3は、チップ状の抵抗素子である。抵抗素子3は、直方体形状の素体3aと、一対の外部電極3b,3cとを備えている。一方の外部電極3bは、素体3aの一方側の端面3dの全面に設けられると共に、この一方側の端面3dに繋がる素体3aの対向する上下面3f,3gの一部及び対向する側面3hの一部に設けられる。他方の外部電極3cは、素体3aの一方側の端面3dに対向する他方側の端面3eの全面に設けられると共に、この他方側の端面3eに繋がる素体3aの対向する上下面3f,3gの一部及び対向する側面3hの一部に設けられる。
コンデンサ素子2と抵抗素子3とは、接続基板4を挟んで上下方向(各素子2,3の上下面2f,2g,3f,3gに直交する方向)に積み重ねて配置される。抵抗素子3は、コンデンサ素子2の下方に配置される。コンデンサ素子2の長手方向の寸法(一方の外部電極2bの端面から他方の外部電極2cの端面までの寸法)と抵抗素子3の長手方向の寸法(一方の外部電極3bの端面から他方の外部電極3cの端面までの寸法)とは、同じである。コンデンサ素子2の幅方向(長手方向に直交する方向)の寸法と抵抗素子3の幅方向の寸法とは、同じである。コンデンサ素子2の上下方向の寸法と抵抗素子3の上下方向の寸法とは、同じでもよいし、あるいは、異なっていてもよい。
接続基板4は、コンデンサ素子2の他方の外部電極2cと抵抗素子3の一方の外部電極3bとを接続するための基板である。接続基板4は、上下方向に配置されるコンデンサ素子2と抵抗素子3との間に配置される。接続基板4は、絶縁材料で形成される。接続基板4は、リジッド基板でもよいし、あるいは、フレキシブル基板でもよい。接続基板4の長手方向の寸法は、コンデンサ素子2や抵抗素子3の長手方向の寸法と略同じある。接続基板4の幅方向の寸法は、コンデンサ素子2や抵抗素子3の幅方向の寸法と略同じある。接続基板4の厚みは、薄いと好ましい。
接続基板4の上面4a(コンデンサ素子2側の面)には、導体部4c(特許請求の範囲に記載の第1の導体部に相当)が設けられている。導体部4cは、例えば、銅箔などの導電材料で形成される。導体部4cは、上下方向から見てコンデンサ素子2の他方の外部電極2cに重なりかつコンデンサ素子2の一方の外部電極2bに重ならないように配置される。特に、導体部4cは、接続基板4の長手方向においてコンデンサ素子2の他方の外部電極2c側の端部から、接続基板4の長手方向の中心位置を超える所定の位置まで配置される。導体部4cは、接続基板4の幅方向の全体に配置される。導体部4cは、コンデンサ素子2の他方の外部電極2c(素体2aの下面2gに設けられる部分)に電気的に接続される。
接続基板4の下面4b(抵抗素子3側の面)には、導体部4d(特許請求の範囲に記載の第2の導体部に相当)が設けられている。導体部4dは、例えば、銅箔などの導電材料で形成される。導体部4dは、上下方向から見て抵抗素子3の一方の外部電極3bに重なりかつ抵抗素子3の他方の外部電極3cに重ならないように配置される。特に、導体部4dは、接続基板4の長手方向において抵抗素子3の一方の外部電極3b側の端部から、接続基板4の長手方向の中心位置を超える所定の位置まで配置される。導体部4dは、接続基板4の幅方向の全体に配置される。導体部4dは、上下方向から見て上面4aの導体部4cと一部分重なっている。導体部4dは、抵抗素子3の一方の外部電極3b(素体3aの上面3fに設けられる部分)に電気的に接続される。
接続基板4には、ビア4eが形成されている。ビア4eは、上下方向から見てコンデンサ素子2の一対の外部電極2b,2c及び抵抗素子3の一対の外部電極3b,3cと重ならないように配置される。特に、ビア4eは、上下方向から見て上面4aの導体部4cと下面4bの導体部4dとが重なっている部分に配置される。ビア4eは、接続基板4の厚み方向(上下方向)に形成され、接続基板4の上面4aの導体部4cから下面4bの導体部4dまで貫通する。ビア4eの上端部は、上面4aの導体部4cに電気的に接続される。ビア4eの下端部は、下面4bの導体部4dに電気的に接続される。ビア4eの径は、大きいと好ましい。
金属端子5,6は、複合電子部品1を基板7に電気的に接続するための端子である。一方の金属端子5(特許請求の範囲に記載の第1の金属端子に相当)は、上下方向に配置されるコンデンサ素子2と抵抗素子3の一方側(外部電極2b,3b側)の側方に配置される。他方の金属端子6(特許請求の範囲に記載の第2の金属端子に相当)は、上下方向に配置されるコンデンサ素子2と抵抗素子3の他方側(外部電極2c,3c側)の側方に配置される。
金属端子5,6は、金属材料で形成される。金属端子5,6は、例えば、金属製の板状の部材からなり、この板状の部材が略直角に折り曲げられた断面L字状の端子である。金属端子5,6の幅は、例えば、コンデンサ素子2や抵抗素子3の幅と略同じである。
一方の金属端子5は、コンデンサ素子2側の端子である。金属端子5は、接続部5aと、脚部5bと、折曲部5cとを有する。接続部5aは、金属端子5の上部に設けられる。接続部5aの一面には、上方に配置されるコンデンサ素子2の一方の外部電極2b(素体2aの一方側の端面2dに設けられる部分)にはんだ8により電気的に接続される。脚部5bは、接続部5aから下方に延び、折曲部5cに繋がる。脚部5bは、複合電子部品1が基板7に実装される場合にコンデンサ素子2及び抵抗素子3を基板7から浮かせるために、上下方向の長さが調整されている。折曲部5cは、複合電子部品1が基板7に実装される場合に基板7の上面7aに沿って配置され、上面7aに形成された配線パターン7bに電気的に接続される。
他方の金属端子6は、抵抗素子3側の端子である。金属端子6は、接続部6aと、脚部6bと、折曲部6cとを有する。接続部6aは、金属端子6の上部に設けられる。接続部6aの一面には、下方に配置される抵抗素子3の他方の外部電極3c(素体3aの他方側の端面3eに設けられる部分)にはんだ9により電気的に接続される。脚部6bは、接続部6aから下方に延び、折曲部6cに繋がる。脚部6bは、複合電子部品1が基板7に実装される場合にコンデンサ素子2及び抵抗素子3を基板7から浮かせるために、上下方向の長さが調整されている。この脚部6bの長さは、金属端子5の脚部5bの長さよりも短い。折曲部6cは、複合電子部品1が基板7に実装される場合に基板7の上面7aに沿って配置され、上面7aに形成された配線パターン7cに電気的に接続される。
以上のように構成された複合電子部品1は、接続基板4によりコンデンサ素子2の外部電極2cと抵抗素子3の外部電極3bとが接続されることで、コンデンサ素子2と抵抗素子3とが直列に接続される。図3には、この直列に接続されるコンデンサ素子2と抵抗素子3からなる複合電子部品1の等価回路を示す。複合電子部品1は、接続基板4を挟んでコンデンサ素子2と抵抗素子3とが上下方向に重ねて配置されるので、2個の素子が横方向に並べて配置される複合電子部品に場合に比べて実装面積が小さい。
複合電子部品1は、接続基板4の上面4aの導体部4cがコンデンサ素子2の外部電極2cに接続されると共に下面4bの導体部4dが抵抗素子3の外部電極3bに接続され、この導体部4c,4d間がビア4eによって接続されている。このように、複合電子部品1は、接続基板4のビア4eを介してコンデンサ素子2の外部電極2cと抵抗素子3の外部電極3bとが接続されるので、長手方向の一方側に配置される外部電極3bと他方側に配置される外部電極2cとの配線を短くすることができる。これによって、複合電子部品のESLを低減することができる。特に、ビア4eの径(断面積)を大きくすることにより、ESLを低減することができる。
複合電子部品1は、脚部5b,6bを有する金属端子5,6によって基板7に実装されることで、コンデンサ素子2及び抵抗素子3が基板7から浮いた状態になる。これにより、複合電子部品1に交流電圧が印加されたときに、電歪効果によってコンデンサ素子2が伸縮して、振動した場合でも、金属端子5,6の弾性作用により振動を吸収でき、基板7に伝搬する振動を抑制することができる。なお、積層セラミックコンデンサは、強誘電性のセラミックスの電歪効果により、交流電圧が印加されると伸縮する。例えば、積層セラミックスコンデンサが基板に接触した状態で実装されている場合、この電歪効果によるコンデンサの伸縮によって基板が振動し、基板鳴きが発生する。
第1実施形態に係る複合電子部品1によれば、コンデンサ素子2と抵抗素子3とが直列に接続される複合電子部品の実装面積を小さくしつつ、ESLを低減することができる。複合電子部品1は、実装面積が小さいので、例えば、スマートフォンなどの小型の各種電子機器の電子部品として好適に用いられる。
第1実施形態に係る複合電子部品1によれば、一対の金属端子5,6により基板7に実装されるので、電歪効果によってコンデンサ素子2が伸縮した場合でも金属端子5,6の弾性作用により基板7の振動を抑制でき、基板鳴きを抑制することができる。
なお、複合電子部品1は、例えば、ICなどの半導体集積回路の動作中の電圧変動の抑制やノイズの除去などのために、半導体集積回路の電源−グランド間に設けられるバイパスコンデンサ(デカップリングコンデンサ)として用いられる。この複合電子部品1を用いることにより、半導体集積回路の容量とコンデンサ素子2のインダクタンスとの間の***振を、コンデンサ素子2に直列に接続される抵抗素子3によって抑制することができ、電源インピーダンスを低減することができる。
(第2実施形態)
図4及び図5を参照して、第2実施形態に係る複合電子部品10について説明する。図4は、第2実施形態に係る複合電子部品10の正面図である。図5は、第2実施形態に係る複合電子部品10の接続基板14を示す図であり、(a)が平面図であり、(b)が底面図である。
図4及び図5を参照して、第2実施形態に係る複合電子部品10について説明する。図4は、第2実施形態に係る複合電子部品10の正面図である。図5は、第2実施形態に係る複合電子部品10の接続基板14を示す図であり、(a)が平面図であり、(b)が底面図である。
複合電子部品10は、第1実施形態に係る複合電子部品1と比較すると、接続基板14とコンデンサ素子2及び抵抗素子3とが両持ちでそれぞれ接続される点が異なる。以下での、この接続基板14の構成と、接続基板14とコンデンサ素子2及び抵抗素子3との接続について説明する。
接続基板14の上面14aには、第1実施形態に係る接続基板4の導体部4cと同様の導体部14c(特許請求の範囲に記載の第1の導体部に相当)が設けられている。この導体部14cには、コンデンサ素子2の他方の外部電極2cが電気的に接続される。接続基板14の下面14bには、第1実施形態に係る接続基板4の導体部4dと同様の導体部14d(特許請求の範囲に記載の第2の導体部に相当)が設けられている。この導体部14dには、抵抗素子3の一方の外部電極3bが接続される。接続基板14には、第1実施形態に係る接続基板4のビア4eと同様のビア14eが形成されている。このビア14eの上端部には、導体部14cが電気的に接続される。ビア14eの下端部には、導体部14dが電気的に接続される。
接続基板14の上面14aには、導体部14cに加えて、導体部14f(特許請求の範囲に記載の第3の導体部に相当)が設けられている。導体部14fは、例えば、銅箔などの導電材料で形成される。導体部14fは、導体部14cに接触せずかつ上下方向から見てコンデンサ素子2の一方の外部電極2bに重なるように設けられる。特に、導体部14fは、接続基板14の長手方向においてコンデンサ素子2の一方の外部電極2b側の端部から、導体部14cの外部電極2b側の端部と所定の間隔をあけた位置まで配置される。導体部14fは、接続基板14の幅方向の全体に配置される。導体部14fは、コンデンサ素子2の一方の外部電極2b(素体2aの下面2gに設けられる部分)に接続される。
接続基板14の下面14bには、導体部14dに加えて、導体部14g(特許請求の範囲に記載の第4の導体部に相当)が設けられている。導体部14gは、例えば、銅箔などの導電材料で形成される。導体部14gは、導体部14dに接触せずかつ上下方向から見て抵抗素子3の他方の外部電極3cに重なるように設けられる。特に、導体部14gは、接続基板14の長手方向において抵抗素子3の他方の外部電極3c側の端部から、導体部14dの外部電極3c側の端部と所定の間隔をあけた位置まで配置される。導体部14gは、接続基板14の幅方向の全体に配置される。導体部14gは、抵抗素子3の他方の外部電極3c(素体3aの上面3fに設けられる部分)に接続される。
複合電子部品10では、コンデンサ素子2の他方の外部電極2cが接続基板14の導体部14cに接続されると共に一方の外部電極2bが接続基板14の導体部14fに接続されるので、コンデンサ素子2と接続基板14とが両持ちで接続される。また、複合電子部品10では、抵抗素子3の一方の外部電極3bが接続基板14の導体部14dに接続されると共に他方の外部電極3cが接続基板14の導体部14gに接続されるので、抵抗素子3と接続基板14とが両持ちで接続される。
第2実施形態に係る複合電子部品10は、第1実施形態に係る複合電子部品1と同様の効果を有する。特に、第2実施形態に係る複合電子部品10は、接続基板14の上面14aには導体部14cに加えて導体部14fを設け、接続基板14とコンデンサ素子2とを両持ちで接続することにより、接続基板14とコンデンサ素子2との接続が安定化する。また、第2実施形態に係る複合電子部品10によれば、接続基板14の下面14bには導体部14dに加えて導体部14gを設け、接続基板14と抵抗素子3とを両持ちで接続することにより、接続基板14と抵抗素子3との接続が安定化する。例えば、接続基板14が柔軟性を有するフレキシブル基板の場合、このように接続基板14とコンデンサ素子2及び抵抗素子3とを両持ちで接続すると好ましい。
以上、本発明の実施形態について説明したが、本発明は、上記実施形態に限定されるものではなく種々の変形が可能である。例えば、上記実施形態ではコンデンサ素子2と抵抗素子3とからなる複合電子部品1,10に適用したが、コンデンサ素子と他の受動素子とからなる複合電子部品に適用してもよい。
例えば、他の受動素子をインダクタ素子とし、コンデンサ素子とインダクタ素子とが直列に接続された複合電子部品に適用してもよい。この複合電子部品の場合、コンデンサ素子とインダクタ素子により直列共振回路を構成でき、フィルタ回路などとして用いることができる。また、他の受動素子をコンデンサ素子とし、2個のコンデンサ素子が直列に接続された複合電子部品に適用してもよい。この複合電子部品の場合、一方のコンデンサ素子がショートした場合でも、他方のコンデンサ素子により複合電子部品のショートを防止することができる。この複合電子部品は、例えば、自動車に搭載される電子機器の電子部品として好適に用いられる。
上記実施形態ではコンデンサ素子2が上方に配置され、抵抗素子3が下方に配置された複合電子部品1,10に適用したが、抵抗素子(受動素子)が上方に配置され、コンデンサ素子が下方に配置された複合電子部品に適用してもよい。
上記実施形態では接続基板4,14に導体部4c,14cと導体部4d,14dとを接続するビア4e,14eを1個設ける構成としたが、径の小さいビアを複数個設ける構成としてもよい。複数個のビアを設ける場合、複数個のビア全体のインダクタンスを低減するために、できるだけ多くの個数のビアを設け、複数個のビア全体の断面積を大きくすると好ましい。
1,10 複合電子部品
2 コンデンサ素子
2a 素体
2b,2c 外部電極
3 抵抗素子
3a 素体
3b,3c 外部電極
4,14 接続基板
4a,14a 上面
4b,14b 下面
4c,4d,14c,14d,14f,14g 導体部
4e,14e ビア
5,6 金属端子
2 コンデンサ素子
2a 素体
2b,2c 外部電極
3 抵抗素子
3a 素体
3b,3c 外部電極
4,14 接続基板
4a,14a 上面
4b,14b 下面
4c,4d,14c,14d,14f,14g 導体部
4e,14e ビア
5,6 金属端子
Claims (6)
- 一対の外部電極を有するコンデンサ素子と、
前記コンデンサ素子の上方又は下方に配置され、一対の外部電極を有する受動素子と、
上下方向に配置される前記コンデンサ素子と前記受動素子との間に配置される接続基板と、
上下方向に配置される前記コンデンサ素子と前記受動素子の一方側の側方に配置され、前記コンデンサ素子の一方側の外部電極に接続される第1の金属端子と、
上下方向に配置される前記コンデンサ素子と前記受動素子の他方側の側方に配置され、前記受動素子の他方側の外部電極に接続される第2の金属端子と、
を備え、
前記接続基板の上面と下面のうちの一方の面には、上下方向から見て前記コンデンサ素子の他方側の外部電極に重なりかつ前記コンデンサ素子の一方側の外部電極に重ならないように第1の導体部が設けられ、当該第1の導体部に前記コンデンサ素子の他方側の外部電極が接続され、
前記接続基板の上面と下面のうちの他方の面には、上下方向から見て前記受動素子の一方側の外部電極に重なりかつ前記受動素子の他方側の外部電極に重ならないように第2の導体部が設けられ、当該第2の導体部に前記受動素子の一方側の外部電極が接続され、
前記接続基板には、上下方向から見て前記コンデンサ素子の一対の外部電極及び前記受動素子の一対の外部電極に重ならないようにビアが形成され、当該ビアに前記一方の面の第1の導体部と前記他方の面の第2の導体部が接続されることを特徴とする複合電子部品。 - 前記受動素子は、抵抗素子であることを特徴とする請求項1に記載の複合電子部品。
- 前記受動素子は、インダクタ素子であることを特徴とする請求項1に記載の複合電子部品。
- 前記受動素子は、コンデンサ素子であることを特徴とする請求項1に記載の複合電子部品。
- 前記コンデンサ素子は、積層セラミックコンデンサであることを特徴とする請求項1〜請求項4の何れか一項に記載の複合電子部品。
- 前記接続基板の一方の面には、前記第1の導体部に接触せずかつ上下方向から見て前記コンデンサ素子の一方側の外部電極に重なるように第3の導体部が設けられ、当該第3の導体部に前記コンデンサ素子の一方側の外部電極が接続され、
前記接続基板の他方の面には、前記第2の導体部に接触せずかつ上下方向から見て前記受動素子の他方側の外部電極に重なるように第4の導体部が設けられ、当該第4の導体部に前記受動素子の他方側の外部電極が接続されることを特徴とする請求項1〜請求項5の何れか一項に記載の複合電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017002334A JP2018113316A (ja) | 2017-01-11 | 2017-01-11 | 複合電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017002334A JP2018113316A (ja) | 2017-01-11 | 2017-01-11 | 複合電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018113316A true JP2018113316A (ja) | 2018-07-19 |
Family
ID=62912420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017002334A Pending JP2018113316A (ja) | 2017-01-11 | 2017-01-11 | 複合電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018113316A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12022618B2 (en) | 2021-04-22 | 2024-06-25 | Western Digital Technologies, Inc. | Printed circuit board with stacked passive components |
-
2017
- 2017-01-11 JP JP2017002334A patent/JP2018113316A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12022618B2 (en) | 2021-04-22 | 2024-06-25 | Western Digital Technologies, Inc. | Printed circuit board with stacked passive components |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6483007B2 (ja) | 表面実装電子部品及び電子部品の実装基板 | |
KR102463337B1 (ko) | 적층형 전자 부품 및 그 실장 기판 | |
US10192685B2 (en) | Multilayer capacitor and board having the same mounted thereon | |
KR101018646B1 (ko) | Mlcc 모듈 | |
US20180158772A1 (en) | Capacitor mounting structure | |
JP6970118B2 (ja) | コンデンサアレンジメント | |
KR20150118386A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
KR20180058021A (ko) | 적층형 커패시터 및 그 실장 기판 | |
US10930584B2 (en) | Electronic component and three-terminal capacitor | |
JP2018207090A (ja) | 積層型電子部品及びその実装基板、並びに電子装置 | |
JPWO2020100849A1 (ja) | 実装型電子部品、および、電子回路モジュール | |
JP2015099815A (ja) | 電子機器 | |
JP2012094816A (ja) | 電圧変換モジュール | |
JP2018113316A (ja) | 複合電子部品 | |
JP2021068757A (ja) | 配線基板 | |
KR20190098016A (ko) | 전자 부품 및 그 실장 기판 | |
JP6497942B2 (ja) | 電子制御装置 | |
JPWO2015151810A1 (ja) | チップ型電子部品 | |
WO2012172890A1 (ja) | プリント配線板、電子部品実装構造及び該電子部品実装構造の製造方法 | |
JP7363502B2 (ja) | 電子部品装置 | |
JP2007150201A (ja) | チップ抵抗器 | |
CN110400695B (zh) | 多层电容器和具有多层电容器的板 | |
JP6919455B2 (ja) | 電子部品装置 | |
KR100514314B1 (ko) | 면설치형 전자회로유닛 | |
JPH01102990A (ja) | 小形電子部品実装回路 |