WO2005081054A1 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
WO2005081054A1
WO2005081054A1 PCT/JP2005/002652 JP2005002652W WO2005081054A1 WO 2005081054 A1 WO2005081054 A1 WO 2005081054A1 JP 2005002652 W JP2005002652 W JP 2005002652W WO 2005081054 A1 WO2005081054 A1 WO 2005081054A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
liquid crystal
crystal display
transition
polarity
Prior art date
Application number
PCT/JP2005/002652
Other languages
English (en)
French (fr)
Inventor
Kazuaki Igarashi
Kenji Nakao
Original Assignee
Toshiba Matsushita Display Technology Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co., Ltd. filed Critical Toshiba Matsushita Display Technology Co., Ltd.
Priority to JP2006519356A priority Critical patent/JP4528775B2/ja
Publication of WO2005081054A1 publication Critical patent/WO2005081054A1/ja
Priority to US11/505,898 priority patent/US7872624B2/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/063—Waveforms for resetting the whole screen at once
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation

Definitions

  • the present invention relates to a liquid crystal display device that uses an OCB (Optically Compensated Bend) liquid crystal display element to display an image.
  • OCB Optically Compensated Bend
  • a liquid crystal display device includes a liquid crystal display panel that forms a matrix array of a plurality of OCB liquid crystal display elements.
  • the liquid crystal display panel has an array substrate in which a plurality of pixel electrodes are covered with an alignment film and is arranged in a matrix shape, and a counter substrate in which a counter electrode is covered with an alignment film and is arranged to face the plurality of pixel electrodes.
  • a liquid crystal layer sandwiched between the array substrate and the opposing substrate substrate adjacent to each alignment film, and further comprising a pair of polarizing plates attached to the array substrate and the opposing substrate via an optical retardation plate.
  • each OCB liquid crystal display element forms a pixel within the range of the corresponding pixel electrode.
  • FIG. 31 shows a configuration example of a conventional liquid crystal display device 90.
  • a power supply circuit 34 a controller 37, a source driver 38, a gate driver 39, a counter electrode driver 40, a transition voltage setting section 97, and the like are arranged on a liquid crystal display (LCD) panel 41. It is further provided for driving a matrix array of OCB liquid crystal display elements.
  • LCD liquid crystal display
  • FIG. 32 shows the operation of the liquid crystal display device 90.
  • the transition voltage setting unit 97 sets a transition voltage 92 for transitioning the alignment state of the liquid crystal molecules from the splay alignment to the bend alignment during the transition period 5, and the controller 37 sets this transition voltage.
  • the source driver 38, the gate driver 39 and the counter electrode driver 40 are controlled to apply 92 to these OCB liquid crystal display elements. Apply to multiple OCB LCD devices.
  • the transition voltage 92 is a DC voltage having a positive or negative polarity.
  • the controller 37 displays an image corresponding to the display signal synchronized with the synchronization signal on these OCB liquids.
  • Driver 38, gate driver 39 and counter electrode driver 40 are controlled to display on the crystal display element.
  • the transition voltage 92 is applied to the OCB liquid crystal display element as a DC voltage during the transition period 5 immediately after the power is turned on.
  • the alignment state force of the liquid crystal molecules gradually does not completely transition from the S splay alignment to the bend alignment.
  • the transition voltage is a DC voltage
  • the reference voltage value of the AC voltage shifts when the OCB LCD device is driven in the AC period in the display period 8 following the transition period 5, so that the display quality of the image is reduced.
  • fritting is caused by frits.
  • An object of the present invention is to provide a liquid crystal display device that can solve the above-mentioned problem and improve the display quality of an image.
  • a liquid crystal display element portion that is initialized so that the alignment state of liquid crystal molecules transitions from a splay alignment to a bend alignment capable of displaying an image
  • a liquid crystal molecule portion that is initialized during the initialization
  • a liquid crystal display device including a transition voltage setting unit that is set alternately.
  • the transition voltage is alternately set to the first polarity and the second polarity and applied to the liquid crystal display element portion. Therefore, the application of the transition voltage changes the alignment state of the liquid crystal molecules to splay alignment. This can prevent the uneven distribution of liquid crystal molecules which occurs during the initialization for transitioning from the liquid crystal to the bend alignment, thereby improving the image display quality.
  • FIG. 1 is a diagram schematically showing a circuit configuration of a liquid crystal display device according to a first embodiment of the present invention.
  • FIG. 2 is a view showing a partial cross-sectional structure of the liquid crystal display panel shown in FIG. 1.
  • FIG. 3 is a diagram showing a circuit configuration of an OCB liquid crystal display element which performs display for one pixel by the cross-sectional structure shown in FIG.
  • FIG. 4 is a view showing an alignment state of liquid crystal molecules that transition from splay alignment to bend alignment by a transition voltage applied as a liquid crystal application voltage in the OCB liquid crystal display device shown in FIG.
  • FIG. 5 is a waveform chart showing an operation of the liquid crystal display device shown in FIG. 1.
  • FIG. 6 is a waveform diagram showing an operation obtained in a first modification of the drive circuit shown in FIG. 1.
  • FIG. 7 is a waveform chart showing an operation obtained in a second modification of the drive circuit shown in FIG. 1.
  • FIG. 8 is a waveform diagram showing an operation obtained in a third modification of the drive circuit shown in FIG. 1.
  • FIG. 9 is a waveform diagram showing an operation obtained in a fourth modification of the drive circuit shown in FIG. 1.
  • FIG. 10 is a waveform chart showing an operation obtained in a fifth modification of the drive circuit shown in FIG. 1.
  • FIG. 11 is a waveform chart showing an operation obtained in a sixth modification of the drive circuit shown in FIG. 1.
  • FIG. 12 is a waveform chart showing an operation obtained in a seventh modification of the drive circuit shown in FIG.
  • FIG. 13 is a waveform chart showing an operation obtained in an eighth modification of the drive circuit shown in FIG.
  • FIG. 14 is a waveform chart showing an operation obtained in a ninth modification of the drive circuit shown in FIG. 1.
  • FIG. 15 is a waveform chart showing an operation obtained in a tenth modification example of the drive circuit shown in FIG. 1.
  • FIG. 16 is a waveform chart showing an operation obtained in an eleventh modification of the drive circuit shown in FIG. 1.
  • FIG. 17 is a waveform diagram showing a voltage waveform applied to a counter electrode and a voltage waveform applied to a pixel electrode in the operation shown in FIG.
  • FIG. 18 is a plan view showing an arrangement of pixels that are driven by dot inversion in the operation shown in FIG.
  • FIG. 19 is a waveform diagram showing an operation obtained in a twelfth modification of the drive circuit shown in FIG. 1.
  • FIG. 20 is a waveform chart showing an operation obtained in a thirteenth modification of the drive circuit shown in FIG.
  • FIG. 21 is a block diagram showing a configuration of a liquid crystal display device according to a second embodiment of the present invention.
  • FIG. 22 is a circuit diagram showing a configuration of a counter electrode driver provided in the liquid crystal display device shown in FIG. 21.
  • FIG. 23 is a waveform chart for explaining the operation of the liquid crystal display device shown in FIG.
  • FIG. 24 is a circuit diagram showing a configuration of another fringe force correction circuit and another counter electrode driver provided in a first modification of the drive circuit shown in FIG. 21.
  • FIG. 25 is a waveform chart showing an operation obtained in a first modification of the drive circuit shown in FIG. 21.
  • FIG. 26 is a block diagram showing a configuration of a liquid crystal display device according to a third embodiment of the present invention.
  • FIG. 27 is a waveform chart showing an operation of the liquid crystal display device shown in FIG. 26.
  • FIG. 28 is a waveform diagram showing an operation obtained in a first modification of the drive circuit shown in FIG. 26.
  • FIG. 29 is a circuit diagram showing a configuration of another transition voltage polarity storage circuit provided in a second modification of the drive circuit shown in FIG. 26.
  • FIG. 30 is a waveform diagram showing an operation obtained in a second modification of the drive circuit shown in FIG. 26.
  • FIG. 31 is a diagram showing a circuit configuration of a multivibrator functioning as an oscillation unit and a temperature detector shown in FIG. 1.
  • FIG. 34 is a diagram showing a clock signal having a frequency that changes with temperature in the multivibrator shown in FIG. 31.
  • FIG. 35 is a block diagram showing a configuration of a conventional liquid crystal display device.
  • FIG. 36 is a waveform chart showing an operation of the liquid crystal display device shown in FIG. 35.
  • FIG. 1 schematically shows a circuit configuration of the liquid crystal display device 100
  • FIG. 2 shows a partial cross-sectional structure of a liquid crystal display (LCD) panel 41 shown in FIG. 1
  • FIG. 3 shows a cross-sectional structure shown in FIG.
  • the circuit configuration of the OCB liquid crystal display element PX that displays one pixel more is shown.
  • the liquid crystal display device 100 is connected to an image information processing unit SG serving as an external signal source, for example, for a TV set or a mobile phone.
  • the image information processing unit SG performs image information processing and supplies a synchronization signal and a display signal to the liquid crystal display device 100.
  • the power supply voltage of the liquid crystal display device and the power of the image information processing unit SG are supplied to the liquid crystal display device 100.
  • the liquid crystal display device 100 includes an LCD panel 41 constituting a matrix array (liquid crystal display element portion) of a plurality of OCB liquid crystal display elements PX, a backlight BL illuminating the LCD panel 41, and the LCD panel 41 and the backlight BL. And a driving circuit DR for driving the driving circuit.
  • the LCD panel 41 includes an array substrate AR, a counter substrate CT, and a liquid crystal layer LQ.
  • the array substrate AR includes a transparent insulating substrate GL which is a glass plate and the like, a plurality of pixel electrodes PE formed on the transparent insulating substrate GL, and an alignment film AL covering these pixel electrodes PE.
  • the counter substrate CT is composed of a transparent insulating substrate GL, which is a glass plate and the like, a color filter layer CF formed on the transparent insulating substrate GL, a counter electrode CE formed on the color filter layer CF, and the counter electrode CE. Includes an overlying alignment film AL.
  • the liquid crystal layer LQ is obtained by filling the gap between the counter substrate CT and the array substrate AR with liquid crystal.
  • the color filter layer CF is a red coloring layer for red pixels, a green coloring layer for green pixels, a blue coloring layer for blue pixels, and a black coloring layer for black matrix ( Light-shielding) layer.
  • the LCD panel 41 includes a pair of retardation plates RT disposed outside the array substrate AR and the counter substrate CT, and a pair of polarizing plates PL disposed outside these retardation plates RT.
  • the knock light BL is arranged outside the polarizing plate PL on the array substrate AR side as a light source.
  • the alignment film AL on the array substrate AR and the alignment film AL on the counter substrate CT are rubbed in parallel with each other.
  • a plurality of pixel electrodes PE are arranged in a substantially matrix on the transparent insulating substrate GL. Also, a plurality of gate lines 29 (Y1 to Ym) are arranged along a plurality of pixel electrode PE rows, and a plurality of source lines 26 (XI to Xn) are arranged along a plurality of pixel electrode PE columns. You. A plurality of pixel switches 27 are arranged near the intersection of the gate line 29 and the source line 26. Each pixel switch 27 is also driven through the corresponding gate line 29, for example, as a thin film transistor having a gate 28 connected to the gate line 29 and a source-drain path connected between the source line 26 and the pixel electrode PE. At the same time, conduction occurs between the corresponding source line 26 and the corresponding pixel electrode PE.
  • Each of the plurality of liquid crystal display elements PX has a liquid crystal capacitance Clc between the pixel electrode PE and the counter electrode CE.
  • Each of the plurality of auxiliary capacitance lines Cst (Cl-Cm) is capacitively coupled to the pixel electrode PE of the liquid crystal display element PX in the corresponding row to form an auxiliary capacitance Cs.
  • the auxiliary capacitance Cs has a sufficiently large capacitance value with respect to the parasitic capacitance of the pixel switch 27.
  • the drive circuit DR is configured to control the transmittance of the LCD panel 41 by the liquid crystal application voltage applied from the array substrate AR and the counter substrate CT to the liquid crystal layer LQ.
  • Each OCB LCD PX constitutes a pixel in the range of the corresponding pixel electrode PE.
  • the drive circuit DR is configured to perform an initialization in which the alignment state of the liquid crystal molecules is changed from the splay alignment to the bend alignment by applying a transition voltage as a liquid crystal application voltage to the liquid crystal layer LQ every time the power is turned on.
  • rOCBj means to optically compensate for birefringence due to bend alignment.
  • Examples of the configuration for realizing the optically corrected alignment include a liquid crystal material, a Z alignment film, and a Z optical film.
  • OB liquid crystal display displays images in an optically corrected alignment state Liquid crystal display element.
  • the drive circuit DR includes, as a specific example, a gate driver 39 that sequentially drives the plurality of gate lines 29 so as to conduct the plurality of switching elements 27 in row units, and the switching elements 27 in each row drive the corresponding gate line 29.
  • a source driver 38 that outputs the pixel voltage Vs to each of the plurality of source lines 26 during a period in which the pixel electrode Vs is turned on, a counter electrode driver 40 that drives the counter electrode CE of the LCD panel 41, and a backlight driver 9 that drives the backlight BL 9 ,
  • the power supplied to the drive circuit DR (specifically, the power supply voltage ),
  • the power supply circuit 34 generates a plurality of internal power supply voltages required for the power supply circuit 37.
  • the controller 37 outputs a vertical timing control signal generated based on the synchronization signal to which the image information processing unit SG is also input to the gate driver 39, and outputs the synchronization signal to which the image information processing unit SG is input. And outputs a horizontal timing control signal generated based on the display signal and pixel data for one horizontal line to the source driver 38, and further outputs a lighting control signal to the backlight driver 9.
  • the gate driver 39 selects a plurality of gate lines 29 sequentially in one frame period under the control of the vertical timing control signal, and applies a gate drive voltage to the pixel switches 27 of each row for one horizontal scanning period H to the selected gate line 29. Output.
  • the source driver 38 converts the pixel data for one horizontal line into the pixel voltage Vs during one horizontal scanning period H when the gate drive voltage is output to the selection gate line 29 under the control of the horizontal timing control signal. Are output in parallel.
  • the pixel voltage Vs is a voltage applied to the pixel electrode PE based on a common voltage Vcom output from the common electrode driver 40 to the common electrode CE.
  • a common voltage Vcom output from the common electrode driver 40 to the common electrode CE.
  • the gate driver 39 applies the compensation voltage Vcs to the auxiliary capacitance line Cst corresponding to the gate line 29 connected to the switching elements 27 when the switching elements 27 for one row are turned off, and these switching elements 27 Compensation of the pixel voltage Vs generated in the liquid crystal display element PX for one row due to the parasitic capacitance of.
  • the driving circuit DR applies a transition voltage for changing the alignment state of the liquid crystal molecules from the splay alignment to the bend alignment as shown in FIG. 4 to each liquid crystal display element PX as a liquid crystal application voltage.
  • a transition voltage setting unit 1 for performing a transition voltage setting process.
  • the transition voltage is determined by the common voltage Vcom output from the counter electrode driver 40.
  • the potential of the counter electrode CE is determined by the pixel voltage Vs output from the source driver 38. Is set to shift.
  • an oscillating unit 18 is provided for generating a clock signal to be supplied to the transition voltage setting unit 1.
  • the clock signal is used as a reference for starting the application of the transition voltage in the transition voltage setting process performed by the transition voltage setting unit 1 and measuring the application period of the transition voltage.
  • a temperature detector 36 is provided to detect a temperature around a matrix array of a plurality of OCB liquid crystal display elements PX arranged on the LCD panel 41.
  • the liquid crystal display device 100 operates as shown in FIG. 5 by the power supply voltage supplied to the drive circuit DR also in the image information processing unit SG.
  • the power supply circuit 34 converts the power supply voltage into a plurality of internal power supply voltages and supplies the plurality of internal power supply voltages to the controller 37, the source driver 38, the gate driver 39, the counter electrode driver 40, the backlight driver 9, and the like.
  • the oscillating unit 18 supplies a clock signal to the transition voltage setting unit 1 via the controller 37 in response to the power supply voltage from the power supply circuit 34.
  • the transition voltage setting unit 1 performs a transition voltage setting process, and applies the transition voltage from the supply timing of the clock signal to each liquid crystal display element PX as a liquid crystal application voltage. In the transition voltage setting process, the transition voltage alternately changes during the transition period 5 to a value of a different polarity that causes the liquid crystal molecules to substantially transition from the splay alignment to the bend alignment.
  • the transition period 5 includes the first half transition period 6 and the second half transition period 7 which are substantially equal to each other, the transition voltage 2 is set to the first polarity voltage 3 which is positive in the first half transition period 6, and the second transition period 7 The second polarity voltage 4 which is negative polarity is set.
  • the pixel voltage Vs is fixed, and the common voltage Vcom output from the common electrode driver 40 is varied so as to obtain the transition voltage 2 described above.
  • the transition voltage setting unit 1 confirms the elapse of the transition period 5 by counting the clock signal, the transition voltage setting process ends.
  • the controller 37 fixes the common voltage Vcom output from the counter electrode dryino O, and changes the liquid crystal applied voltage obtained by varying the pixel voltage Vs according to the pixel data.
  • the source driver 38, the gate driver 39, and the counter electrode driver 40 are controlled so as to be applied to the liquid crystal display element PX.
  • the matrix array of the plurality of liquid crystal display elements PX can display an image. The above-described operation is completed when the supply of the power supply voltage to the drive circuit DR is stopped, and is similarly repeated when the power supply voltage is supplied again.
  • the transition voltage 2 applied to the OCB liquid crystal cell 22 for changing the alignment state of the liquid crystal molecules from the splay alignment to the bend alignment is a positive polarity first polarity.
  • the value is alternately set to a value 3 and a second polarity voltage 4, which is the opposite negative polarity. That is, the transition voltage 2 is converted into an alternating current, and is applied to each liquid crystal display element PX in order to change the alignment state of the liquid crystal molecules from the splay alignment to the bend alignment. Therefore, it is possible to prevent the liquid crystal molecules from being unevenly distributed, which occurs in the initialization in which the alignment state of the liquid crystal molecules is changed from the splay alignment to the bend alignment.
  • the alignment state of the liquid crystal molecules can be completely transferred to the splay alignment force bend alignment, and the fritting force of the image displayed by the matrix array of the OCB liquid crystal display element PX can be reduced.
  • the transition voltage setting unit 1 is configured to shift the common voltage of the counter electrode CE in order to obtain the transition voltage, the transition voltage can be set to a large value regardless of the withstand voltage of the source driver 38. .
  • the transition control signal is transmitted from the transition voltage setting unit 1 through the controller 37 until the output from the oscillation unit 18 is connected to the clock terminal of the controller 37 and the image processing unit SG is completely activated. It is preferable to output an output signal and apply a transition voltage to the OCB liquid crystal cell 22.
  • the controller 37 can be operated in advance with the clock signal from the oscillation unit 18 and the spray alignment can be performed. Is transferred to a bend orientation. The start of initialization can be hastened, and the time required for completing the initialization can be reduced.
  • the transition period 5 is set to be longer when the ambient temperature detected by the temperature detector 36 becomes lower than room temperature.
  • the transition at low temperature can be ensured.
  • the temperature dependence of the transition corresponds to the transition period 5 corresponding to the ambient temperature.
  • the problem can be solved by changing at least one of the length and the voltage amplitude of the transition voltage.
  • FIG. 6 shows an operation obtained in the first modification of the drive circuit DR.
  • the same components as those in FIG. 5 are denoted by the same reference numerals in FIG. 6, and detailed description thereof will be omitted.
  • the drive circuit DR of this modified example includes a first half transition period 6A and a second half transition period 7A as shown in FIG. 6 instead of the first half transition period 6 and the second half transition period 7 shown in FIG. It is different in that it is structured as follows.
  • the first half transition period 6A in which the first polarity voltage 3 having the positive polarity is applied is longer than the second transition period 7A in which the second polarity voltage 4 having the negative polarity is applied.
  • the absolute value of the first polarity voltage 3 applied in the first half transition period 6A is larger than the absolute value of the second polarity voltage 4 applied in the second half transition period 7A.
  • the length of the first half transition period 6A is not necessarily the same as the length of the second half transition period 7A.
  • the absolute value of the transition voltage does not need to be the same in the first half transition period 6A and the second half transition period 7A.
  • the first half transition period 6A can be set longer than the second half transition period 7A, or the absolute value of the first polarity voltage 3 can be set larger than the absolute value of the second polarity voltage 4. it can.
  • the second half transition period 7A is set to be longer than the first half transition period 6A, and the absolute value of the second polarity voltage 4 is set to be larger than the absolute value of the first polarity voltage 3. You can also.
  • the integrated value obtained by integrating the first polarity voltage during the application period of the first polarity voltage and the integrated value obtained by integrating the second polarity voltage during the application period of the second polarity voltage are as follows: It is preferable that they are equal to each other in order to prevent residual DC components.
  • FIG. 7 shows an operation obtained in the second modification of the drive circuit DR.
  • the same components as those in FIG. 6 are denoted by the same reference numerals in FIG. 7, and detailed description thereof will be omitted.
  • the drive circuit DR of this modification applies the second polarity voltage 4 having a negative polarity during the first half transition period 6A of the second transition period 5, and the first polarity voltage 4 having the positive polarity during the second half transition period 7A. The difference is that a polar voltage 3 is applied.
  • FIG. 8 shows an operation obtained in a third modification of the drive circuit DR.
  • Components similar to Fig. 5 are represented by the same reference numerals in FIG. 8, and a detailed description thereof will be omitted.
  • the drive circuit DR of this modification is different in that a reset voltage 14 for adjusting the alignment state of liquid crystal molecules is applied in a reset period 12 arranged before the transition period 5.
  • This reset period 12 has a length of about 500 ms as a whole.
  • Reset voltage 14 is substantially zero volts.
  • the transfer capability for changing the alignment state of the liquid crystal molecules from the splay alignment to the bend alignment can be improved.
  • the reset voltage marked as the common voltage Vcom may be equal to the voltage for displaying white. However, in order to completely reset the potential difference between the pixel electrode PE and the counter electrode CE, the reset voltage should be the same as the compensation voltage Vcs of the auxiliary capacitor Cs and the pixel voltage Vs, and the standard for maximizing the pixel voltage Vs Preferably, the voltage is about 1Z2.
  • the total of the reset period 12 and the transition period 5 is set to be longer when the ambient temperature detected by the temperature detector 36 becomes lower than room temperature.
  • the transition at low temperature can be ensured.
  • the temperature dependence of the transition can be eliminated by changing at least one of the total length of the reset period 12 and the transition period 5 and the voltage amplitude of the transition voltage in accordance with the ambient temperature.
  • FIG. 9 shows an operation obtained in a fourth modification of the drive circuit DR.
  • the same components as those in FIG. 8 are denoted by the same reference numerals in FIG. 9, and detailed description thereof will be omitted.
  • the drive circuit DR of this modification further includes a predetermined voltage that is a reset voltage 14 for adjusting the alignment state of the liquid crystal molecules in the breakdown period 13 for withstand voltage relaxation arranged between the first half transition period 6 and the second half transition period 7. It differs in that it is configured to apply.
  • the withstand voltage relaxation pause period 13 is about 1H-4H (H: horizontal scanning period).
  • the reset voltage 14 is applied with a potential (including 0 V) that makes the common voltage Vcom, the voltage Vcs applied to the auxiliary capacitance line Cst, and the voltage Vs applied to the source line 26 all equivalent. Can be implemented.
  • a predetermined voltage equivalent to the reset voltage 14 is applied in the withstand voltage relaxation period 13 arranged between the first half transition period 6 and the second half transition period 7 as described above, the withstand voltage of the drive circuit DR is reduced. This makes it possible to improve the reliability of the transfer ability for changing the alignment state of the liquid crystal molecules to the splay alignment force to the bend alignment.
  • FIG. 10 shows an operation obtained in the fifth modification of the drive circuit DR. Components in FIG. 8 that are the same as those in FIG.
  • the drive circuit DR of this modified example is different in that application of the reset voltage 14 in the reset period 12 and application of the transition voltage 2 in the transition period 5 are repeated three times in this order.
  • the absolute values of the first polarity voltage 3 and the second polarity voltage 4 constituting the transition voltage 5 can be reduced.
  • FIG. 11 shows an operation obtained in a sixth modified example of the drive circuit DR.
  • the same components as those in FIG. 8 are denoted by the same reference numerals in FIG. 11, and the detailed description thereof will be omitted.
  • the drive circuit DR of this modification is different in that it is configured to output a backlight voltage in a display period 8 to turn on the backlight BL.
  • the transition voltage setting unit 1 sets a black display voltage 17 for black display in a black display period 16 arranged after the second transition period 4 and before the display period 8 for each OCB liquid crystal display element. Apply to PX.
  • the splay alignment force changes the alignment state of the liquid crystal molecules that have not completely transitioned to the bend alignment. It is possible to completely shift to the bend orientation.
  • FIG. 12 shows an operation obtained in a seventh modification of the drive circuit DR.
  • the same components as those in FIG. 8 are denoted by the same reference numerals in FIG. 12, and detailed description thereof will be omitted.
  • the transition voltage 2 set by the transition voltage setting unit 1 is applied to the source line 26 via the source driver 38 during the transition period 5, and the negative voltage AVc is controlled by the controller 37.
  • a mark is applied to the counter electrode CE via the driver 40 during the transition period 5 and the display period 8, and the pixel switches (TFTs) 27 of all the lines are turned on during the reset period 12 under the control of the gate 28.
  • TFTs pixel switches
  • FIG. 13 shows an operation obtained in an eighth modification of the driving circuit DR.
  • the gate driver 39 is configured to conduct the plurality of pixel switches (TFTs) 27 in the reset period 12 in a distributed manner in units of V and rows (lines).
  • the pixel switch (TFT) 27 is turned on during the reset period 12 under the control of the gate 28 for each line. in this way In the reset period 12, when the ON period of the pixel switch 27 controlled by the gate 28 is dispersed among a plurality of lines, the rush current can be reduced.
  • the plurality of gate lines 29 are driven one by one, but may be driven by a predetermined number.
  • FIG. 14 shows an operation obtained in the ninth modification of the drive circuit DR.
  • the same components as those in FIG. 12 are denoted by the same reference numerals in FIG. 13, and detailed description thereof will be omitted.
  • this variant
  • the gate driver 39 drives all of the plurality of gate lines 29 together during the reset period 12.
  • the transition voltage set by the transition voltage setting unit 1 in the subsequent transition period 5 is applied to the counter electrode CE via the counter electrode dryno O.
  • a rectangular source voltage is applied to the pixel electrode PE during the transition period 5.
  • the OCB liquid crystal display element PX has a first polarity voltage 3A and a second polarity voltage obtained by synthesizing a transfer voltage applied to the counter electrode CE and a rectangular source voltage (pixel voltage) applied to the pixel electrode PE.
  • a transition voltage 2 composed of the voltage 4A is applied.
  • FIG. 15 shows the operation obtained in the ninth modification of the drive circuit DR.
  • the same components as those in FIG. 14 are denoted by the same reference numerals in FIG. 15, and detailed description thereof will be omitted.
  • this variant
  • the metastatic period 5 includes the first metastatic period 6 and the first metastatic period 6 followed by the second metastatic period 7.
  • the pixel switch (TFT) 27 is turned on under the control of the gate 28 during a predetermined period 30 including the timing of switching from the first half transition period 6 to the second half transition period 7.
  • the first polarity voltage 3B is applied to the OCB liquid crystal display element PX
  • the second polarity voltage 4B is applied to the OCB liquid crystal display element PX.
  • a white display voltage 32 for white display is applied to the OOCB liquid crystal display element PX.
  • the pixel switch (TFT) 27 is turned on under the control of the gate 28.
  • V and a black display voltage 33 for black display are applied to the OCB liquid crystal display element PX.
  • FIG. 16 shows the operation obtained in the eleventh modification of the driving circuit DR.
  • FIG. 17 shows the voltage waveform applied to the counter electrode and the voltage waveform applied to the pixel electrode in the operation shown in FIG.
  • FIG. 18 shows an arrangement of pixels driven by dot inversion in the operation shown in FIG. Figure
  • a perturbation drive is also implemented in order to achieve a higher transfer certainty.
  • the disturbance driving is to apply a transition voltage, which is a common voltage Vcom, to the counter electrode CE during the transition period, and apply a disturbance voltage VS1 having a higher frequency than the transition voltage to the pixel electrode PE.
  • This is a driving method that drives the OCB liquid crystal display element PX by applying a pixel voltage to the pixel.
  • a disturbance voltage VS1 is applied to a pixel electrode PE of a certain OCB liquid crystal display element PX, and adjacent to the OCB liquid crystal display element PX in the vertical and horizontal directions. It is preferable to perform a dot inversion drive in which a disturbance voltage VS2 having a polarity opposite to the disturbance voltage VS1 is applied to the pixel electrode PE of the OCB liquid crystal display element PX.
  • a dot inversion drive is performed, a lateral electric field that generates nuclei for promoting bend alignment can be obtained between the liquid crystal display elements PX adjacent to each other in the vertical and horizontal directions.
  • the ends of the pixel electrodes PE of the OCB liquid crystal display element PX adjacent to each other are preferably each in a zigzag shape.
  • the alignment state of the liquid crystal molecules easily transitions to the splay alignment force bend alignment via the twist alignment obtained by the zigzag shape.
  • the bend alignment is formed at the end of the pixel electrode PE having a zigzag shape, it grows further and spreads over the entire pixel electrode PE.
  • the transition nucleus is efficiently generated.
  • the transition can be generated by the second or third waveform.
  • the transition voltages applied to the OCB liquid crystal display elements PX adjacent to each other have characteristics opposite to each other.
  • the transition voltage setting unit 1 applies the first polarity voltage 3B having a positive polarity to the lOCB liquid crystal display element PX during the first half transition period 6, and the 20th CB liquid crystal arranged adjacent to the lOCB liquid crystal display element PX.
  • a second polarity voltage 4B which is negative, is applied to the display element PX.
  • the first polarity voltage is a voltage obtained by calculating the transition voltage applied to the counter electrode CE as the common voltage Vcom and the disturbance voltage VS1 applied to the pixel electrode PE as the pixel voltage.
  • the second polarity voltage 4B is applied to the common electrode Vcom And a disturbance voltage VS2 applied to the pixel electrode PE as a pixel voltage is added.
  • the number of inversions in the first half transition period 6 of the disturbance voltage VS1 and the disturbance voltage VS2 is an even number of four in each case.
  • the transition voltage setting unit 1 applies the second polarity voltage 4B having a negative polarity to the lOCB liquid crystal display element PX, and the first polarity voltage having a positive polarity to the 20th CB liquid crystal display element PX. Apply 3B.
  • FIG. 19 shows an operation obtained in a twelfth modification example of the drive circuit DR.
  • the same components as those in FIG. 16 are denoted by the same reference numerals in FIG. 19, and detailed description thereof will be omitted.
  • the transition voltage setting unit 1 applies the first polarity voltage 3B having a positive polarity to the lOCB liquid crystal display element PX during the first half transition period 6.
  • the first polarity voltage 3B is a voltage obtained by adding a voltage obtained by inverting the transition voltage applied as the common voltage Vcom and the disturbance voltage VS1.
  • the first polarity voltage 3B falls to a predetermined second positive voltage smaller than the predetermined first positive voltage after maintaining the predetermined first positive voltage for a predetermined period, and again after a predetermined period has elapsed, Rises to a first positive voltage, and after a lapse of a predetermined period, falls to a predetermined second positive voltage.
  • the transition voltage setting unit 1 applies the first polarity voltage 3C having a positive polarity to the twentieth liquid crystal display element PX arranged adjacent to the lOCB liquid crystal display element PX.
  • the first polarity voltage 3C is a voltage obtained by adding the disturbance voltage VS2 and the voltage obtained by inverting the transition voltage applied as the common voltage Vcom.
  • the first polarity voltage 3C rises to the first positive voltage, after a predetermined period has elapsed, falls again to the second positive voltage, and a further predetermined period has elapsed. Later, it rises to the first positive voltage.
  • the transition voltage setting unit 1 applies the second polarity voltage 4B having a negative polarity to the lOCB liquid crystal display element PX.
  • the second polarity voltage 4B is a voltage obtained by adding the voltage obtained by inverting the transition voltage applied as the common voltage Vcom and the disturbance voltage VS2.
  • the second polarity voltage 4B is larger than the first negative voltage after maintaining the first negative voltage for a predetermined period. The voltage rises to the second negative voltage, falls to the first negative voltage again after a predetermined period has elapsed, and rises to the second negative voltage after another predetermined period has elapsed.
  • the transition voltage setting unit 1 applies the second polarity voltage 4C of negative polarity to the twentieth liquid crystal display element PX arranged adjacent to the lOCB liquid crystal display element PX.
  • the second polarity voltage 4C is a voltage obtained by adding the voltage obtained by inverting the transition voltage applied as the common voltage Vcom and the disturbance voltage VS1. After maintaining the second negative voltage for a predetermined period, the second polarity voltage 4C falls to the first negative voltage, after a predetermined period has elapsed, rises again to the second negative voltage, and a further predetermined period has elapsed. Later, it falls to the first negative voltage.
  • FIG. 20 shows an operation obtained in a thirteenth modification example of the drive circuit DR.
  • the same components as those in FIG. 19 are denoted by the same reference numerals in FIG. 20, and a detailed description thereof will be omitted.
  • the transition voltage setting unit 1 applies the first polarity voltage 3D having a positive polarity to the lOCB liquid crystal display element PX in the first half transition period 6.
  • the first polarity voltage 3B is a voltage obtained by adding a voltage obtained by inverting the transition voltage applied as the common voltage Vcom and the disturbance voltage VS1.
  • the first polarity voltage 3D falls to a second positive voltage smaller than the first positive voltage, and after a predetermined period elapses, rises again to the first positive voltage.
  • the number of inversions of the disturbance voltage VS1 included in the first polarity voltage 3D is an odd number of three.
  • the transition voltage setting unit 1 applies the first polarity voltage 3E having a positive polarity to the twentieth liquid crystal display element PX arranged adjacent to the lOCB liquid crystal display element PX.
  • the first polarity voltage 3E is a voltage obtained by adding the voltage obtained by inverting the transition voltage applied as the common voltage Vcom and the disturbance voltage VS2.
  • the first polarity voltage 3E rises to the first positive voltage after maintaining the second positive voltage for a predetermined period, and falls again to the second positive voltage after a predetermined period has elapsed.
  • the number of inversions of the disturbance voltage VS2 included in the first polarity voltage 3E is an odd number of three.
  • the transition voltage setting unit 1 applies the second polarity voltage 4 D having a negative polarity to the lOCB liquid crystal display element PX in the second half transition period 7. After maintaining the first negative voltage for a predetermined period, the second polarity voltage 4D rises to a second negative voltage higher than the first negative voltage, and After elapse, the voltage falls again to the first negative voltage.
  • the initial characteristic of the disturbance voltage VS2 included in the second polarity voltage 4D during the second half transition period 7 is negative
  • the positive characteristic of the disturbance voltage VS1 included in the first polarity voltage 3D during the first half transition period 6 is negative. It has the opposite characteristics to the initial characteristics.
  • the transition voltage setting section 1 applies the second polarity voltage 4E, which is negative, to the twentieth liquid crystal display element PX arranged adjacent to the lOCB liquid crystal display element PX.
  • the second polarity voltage 4E falls to the first negative voltage after maintaining the second negative voltage for a predetermined period, and rises again to the second negative voltage after a predetermined period has elapsed.
  • the initial characteristic of the disturbance voltage VS1 included in the second polarity voltage 4E in the second half transition period 7 is positive, and the negative characteristic of the disturbance voltage VS2 included in the first polarity voltage 3E in the first half transition period 6.
  • the characteristics are the reverse of the initial characteristics.
  • FIG. 21 shows the configuration of the liquid crystal display device 100A.
  • the same components as those in FIG. 19 are denoted by the same reference numerals in FIG. 20, and detailed description thereof will be omitted.
  • the liquid crystal display device 100A is different from the first embodiment in that the liquid crystal display device 100A further includes a fritting force correction circuit 19 and includes a counter electrode driver 40A instead of the counter electrode driver 40.
  • a fritting force correction voltage for correcting a fritting force in an image displayed by the matrix array of the OCB liquid crystal display element PX is applied to each OCB liquid crystal display element PX via the counter electrode driver 40A.
  • FIG. 22 shows the configuration of the counter electrode driver 40A
  • FIG. 23 shows the operation of the liquid crystal display device 100A.
  • the transition voltage setting unit 1 applies the reset voltage 14 having the potential VCF1 or the potential VCF2 to the counter electrode CE via the counter electrode driver 40A in the reset period 12, and the negative potential VCL in the first half transition period of the transition period 5. Is applied to the counter electrode CE via the counter electrode driver 40A, and a voltage having the positive potential VCH is applied to the counter electrode CE via the counter electrode driver 40A in the latter half transition period of the transition period 5.
  • the controller 37 applies a rectangular voltage to the OCB liquid crystal display element PX via the source driver 38 in the transition period 5.
  • the first polarity voltage 3A of positive polarity is applied to the OCB liquid crystal display element PX during the first half transition period of the transition period 5, and the second polarity voltage of negative polarity is applied during the second half transition period.
  • a fritting force correction voltage ⁇ Vcf is applied from the counter electrode driver 40A to the counter electrode CE.
  • the fritting force correction voltage 20 is applied to the counter electrode CE in this manner, the voltage of the counter electrode CE can be changed with time. For this reason, it is possible to cancel the frit force in the image displayed by the matrix array of the OCB liquid crystal display element PX.
  • FIG. 24 shows a configuration of another frit-force correcting circuit 19A and another counter electrode driver 40B provided in a first modification of the driving circuit DR
  • FIG. 25 shows a configuration obtained in the first modification of the driving circuit DR. This shows the operation to be performed.
  • the same components as those in FIG. 23 are denoted by the same reference numerals in FIG. 25, and detailed description thereof will be omitted.
  • the fritting force correction circuit 19A includes a calculus circuit 42, an attenuator 43, and an adder 44.
  • the attenuator 43 receives the output from the calculus circuit 42 and outputs it to the adder 44.
  • the adder 44 adds the Vcom reference voltage and the output from the attenuator 43 and outputs the result to the counter electrode driver 40B.
  • the common electrode driver 40B outputs the frit force correction voltage to the common electrode CE and the calculus circuit 42 provided in the frit force correction circuit 19A based on the output from the adder 44, the voltage VCH and the voltage VCL.
  • the mechanism for performing feedback control of the fritting force correction voltage is configured by the fritting force correction circuit 19A and the opposing electrode driver 40B.
  • a fritting force correction voltage 20 is applied to the counter electrode CE in a fritting force correction period 21 arranged at the beginning of the display period 8.
  • the fritting force correction voltage 20 has a negative polarity, and its absolute value monotonically decreases to the value of the voltage ⁇ Vc.
  • FIG. 26 shows the configuration of the liquid crystal display device 100B.
  • the same components as those in FIG. 21 are denoted by the same reference numerals in FIG. 26, and detailed description thereof will be omitted.
  • This liquid crystal display device 1 OOA is different from the second embodiment in that a transition voltage polarity storage circuit 35 is provided instead of the oscillation unit 18.
  • the transition voltage polarity storage circuit 35 is composed of a nonvolatile memory, and stores the polarity of the transition voltage applied to the OCB liquid crystal display element PX.
  • FIG. 27 shows the operation of the liquid crystal display device 100B.
  • the same components as those in FIG. 5 are denoted by the same reference numerals in FIG. 27, and detailed description thereof will be omitted.
  • the transition voltage setting unit 1 applies the first polarity voltage 3 having positive polarity to each OCB liquid crystal display element PX during the transition period 5.
  • the controller 37 causes the source driver 38, the gate driver 39, and the counter driver to display an image corresponding to the display signal synchronized with the synchronization signal on the matrix array of the OCB LCD PX.
  • the electrode driver 40 is controlled.
  • the power supply circuit 34 is turned off.
  • the transition voltage setting unit 1 applies the second polarity voltage 4 having a negative polarity to each OCB liquid crystal display element PX during the transition period 5.
  • the controller 37 controls the source driver 38, the gate driver 39, and the counter electrode driver to display the image corresponding to the display signal synchronized with the synchronization signal on the matrix array of the OCB liquid crystal display element PX. Control 40.
  • the power supply circuit 34 is turned off again.
  • the transition voltage setting unit 1 applies the first polarity voltage 3 having positive polarity to each OCB liquid crystal display element PX during the transition period 5! ].
  • the controller 37 causes the source driver 38, the gate driver 39, and the counter electrode to display an image corresponding to the display signal synchronized with the synchronization signal on the matrix array of the OCB liquid crystal display element PX. Controls driver 40.
  • the transition voltage setting unit 1 applies the first polarity voltage 3 and the second polarity voltage 4 during the transition period 5 and during the transition period 5 following the transition period 5, respectively, and the OCB liquid crystal display element P
  • the X matrix array displays images during a display period 8 between two transition periods 5 and a display period 8 following the second transition period 5.
  • the transition voltage applied when the alignment state of the liquid crystal molecules is changed from the splay alignment to the bend alignment is converted into an alternating current. Therefore, even when the power supply circuit 34 of the device is repeatedly turned on and off, it is possible to prevent the DC voltage from being applied to the OCB liquid crystal display element PX during the transition. As a result, it is possible to reduce the frit force of the image displayed by the matrix array of the OCB liquid crystal display element PX.
  • FIG. 28 shows an operation obtained in the first modified example of the driving circuit DR.
  • the same reference numerals in FIG. 28 as those in FIGS. 1 and 27 denote the same components, and a detailed description thereof will be omitted.
  • a reset period 12 may be arranged before each transition period 5, and the reset voltage 14 may be applied in the reset period 12.
  • FIG. 29 shows the configuration of another transition voltage polarity storage circuit 35A provided in the second modification of the driving circuit DR
  • FIG. 30 shows the operation obtained in the second modification of the driving circuit DR.
  • the transition voltage polarity storage circuit 35A includes a volatile memory and a large-capacity capacitor, and outputs a transition voltage polarity switching signal TPOL based on the transition polarity signal.
  • the transition voltage setting unit 1 changes the orientation state of the liquid crystal molecules to the bend orientation by changing the splay orientation force to the bend orientation. 4 is applied to the OCB liquid crystal cell 22.
  • the transition polarity signal and the transition voltage polarity switching signal TPOL are both in a low state.
  • the transition polarity signal and the transition voltage polarity switching signal TPOL rise from the low state to the high state.
  • the controller 37 controls the source driver 38, the gate driver 39, and the counter electrode driver to display the image corresponding to the display signal synchronized with the synchronization signal on the matrix array of the OCB LCD PX. Control 40.
  • the transition polarity signal also falls to the low state with the high state force.
  • the transition voltage polarity switching signal TPOL remains high.
  • the transition voltage setting unit 1 outputs a positive polarity during the transition period 5 based on the transition voltage polarity switching signal TPOL which maintains the high state.
  • a certain first Polar voltage 3 is applied to the OCB LCD PX.
  • the transition polarity signal rises from a low state to a high state.
  • the transition voltage polarity switching signal TPOL falls from the high state to the low state according to the rise of the transition polarity signal from the low state to the high state.
  • the controller 37 controls the source driver 38, the gate driver 39, and the counter electrode to display an image corresponding to the display signal synchronized with the synchronization signal on the matrix array of the OCB LCD PX. Controls driver 40.
  • the transition polarity signal falls again to the high state and the low state.
  • the transition voltage polarity switching signal TPOL remains low.
  • the transition voltage setting unit 1 determines the negative polarity during the transition period 5 based on the transition voltage polarity switching signal TPOL that is maintaining the low state. Is applied to the OCB LCD PX! ].
  • the transition polarity signal rises from a low state to a high state.
  • the transition voltage polarity switching signal TPOL rises from a low state to a high state in response to the transition polarity signal rising from a low state to a high state.
  • the controller 37 causes the source driver 38, the gate driver 39 and the The counter electrode driver 40 is controlled.
  • the transition voltage polarity switching signal T POL output from the transition voltage polarity storage circuit 35A As described above, based on the transition voltage polarity switching signal T POL output from the transition voltage polarity storage circuit 35A, the polarity of the transition voltage applied to the OCB liquid crystal display element PX is changed every time the power is turned on and off. can do.
  • nonvolatile memory may be used instead of the transition voltage polarity storage circuit 35A.
  • the OCB liquid crystal display element PX employs a line inversion drive and a frame inversion. It may be driven by a driving method such as inversion driving, etc., and is not particularly limited.
  • the oscillating unit 18 and the temperature detector 36 shown in FIG. 1 can be integrally configured as, for example, a multivibrator shown in FIG. [0086]
  • the resistor R5 is composed of a general thermistor that functions as the temperature detector 36.
  • the resistance increases at low temperatures and decreases at high temperatures (for example, when the B constant is 4485K, the state changes from 10kQ at 25 ° C to 39kQ at 0 ° C).
  • FIG. 34 shows a clock signal having a frequency that changes with temperature in this multivibrator.
  • the transition period can be continuously corrected according to the temperature by continuously changing the frequency with respect to the temperature.
  • the transition period can be controlled only by the ambient temperature, the oscillation frequency, and the initial setting of the controller 37 without the need for the microcomputer control on the controller 37 side.
  • the present invention can be applied to a liquid crystal display device that displays an image using an OCB type liquid crystal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

　液晶表示装置は液晶分子の配向状態がスプレイ配向から画像を表示可能なベンド配向に転移するように初期化される液晶表示素子部ＰＸと、初期化において液晶分子の配向状態をスプレイ配向からベンド配向に転移させる転移電圧を液晶表示素子部に印加する駆動回路ＤＲとを備える。特に、この駆動回路ＤＲは転移電圧を第１極性および第１極性とは逆の第２極性に交互に設定する転移電圧設定部を含む。

Description

明 細 書
液晶表示装置
技術分野
[0001] 本発明は、画像を表示するために OCB (Optically Compensated Bend)液晶表示 素子を用いる液晶表示装置に関する。
背景技術
[0002] 液晶表示装置は、複数の OCB液晶表示素子のマトリクスアレイを構成する液晶表 示パネルを備える。液晶表示パネルは、複数の画素電極が配向膜で覆われてマトリ タス状に配置されるアレイ基板、対向電極が配向膜で覆われて複数の画素電極に対 向するように配置される対向基板、および各配向膜に隣接してアレイ基板および対 向基板基板間に挟持される液晶層を含み、さらに一対の偏光板を光学位相差板を 介してアレイ基板および対向基板に貼り付けた構造を有する（例えば特開平 9-185 032号公報を参照)。ここでは、各 OCB液晶表示素子は各々対応画素電極の範囲 において画素を構成する。このような OCB液晶表示素子では、通常の駆動電圧とは 異なる転移電圧を印加することにより液晶分子の配向状態をスプレイ配向から画像を 表示可能なベンド配向へ転移させる必要がある。
[0003] 図 31は、従来の液晶表示装置 90の構成例を示す。この液晶表示装置 90では、電 源回路 34、コントローラ 37、ソースドライバ 38、ゲートドライバ 39、対向電極ドライバ 4 0、および転移電圧設定部 97等が液晶表示 (LCD)パネル 41に配置された複数の O CB液晶表示素子のマトリクスアレイを駆動するためにさらに設けられている。
[0004] 図 32はこの液晶表示装置 90の動作を示す。電源回路 34がオンになると、転移電 圧設定部 97が転移期間 5の間、液晶分子の配向状態をスプレイ配向からベンド配向 へ転移させるための転移電圧 92を設定し、コントローラ 37がこの転移電圧 92をこれ ら OCB液晶表示素子に印加するためにソースドライバ 38、ゲートドライバ 39および 対向電極ドライバ 40を制御する。複数の OCB液晶表示素子に印加する。転移電圧 92は、正または負の極性を有する直流電圧である。転移期間 5に続く表示期間 8で は、コントローラ 37が同期信号に同期した表示信号に対応する画像をこれら OCB液 晶表示素子に表示させるためにソースドライバ 38、ゲートドライバ 39および対向電極 ドライバ 40を制御する。
[0005] しカゝしながら、上述の構成では、転移電圧 92が電源投入直後の転移期間 5におい て直流電圧として OCB液晶表示素子に印加されるため、この転移電圧の印加が電 源投入毎に繰り返されると、次第に液晶分子の配向状態力 Sスプレイ配向からベンド 配向へ完全に転移しなくなるという問題がある。
[0006] また、転移電圧が直流電圧であると、転移期間 5に続く表示期間 8において OCB液 晶表示素子を交流駆動する際に交流化の基準電圧値がずれるために、画像の表示 品質がフリツ力により悪ィ匕するという問題がある。
発明の開示
[0007] 本発明の目的は、上述した問題を解消して、画像の表示品質を向上させることがで きる液晶表示装置を提供することにある。
[0008] 本発明によれば、液晶分子の配向状態がスプレイ配向から画像を表示可能なベン ド配向に転移するように初期化される液晶表示素子部と、初期化にぉ 、て液晶分子 の配向状態をスプレイ配向からベンド配向に転移させる転移電圧を液晶表示素子部 に印加する駆動回路とを備え、この駆動回路が転移電圧を第 1極性およびこの第 1 極性とは逆の第 2極性に交互に設定する転移電圧設定部を含む液晶表示装置が提 供される。
[0009] この液晶表示装置では、転移電圧が第 1極性および第 2極性に交互に設定されて 液晶表示素子部に印加されるため、この転移電圧の印加により液晶分子の配向状 態をスプレイ配向からベンド配向に転移させる初期化において生じる液晶分子の偏 在化を防止して画像の表示品質を向上させることができる。
図面の簡単な説明
[0010] [図 1]図 1は、本発明の第 1実施形態に係る液晶表示装置の回路構成を概略的に示 す図である。
[図 2]図 2は、図 1に示す液晶表示パネルの部分的な断面構造を示す図である。
[図 3]図 3は、図 2に示す断面構造により 1画素分の表示を行う OCB液晶表示素子の 回路構成を示す図である。 [図 4]図 4は、図 3に示す OCB液晶表示素子において液晶印加電圧として印加され る転移電圧によりスプレイ配向からベンド配向に転移する液晶分子の配向状態を示 す図である。
[図 5]図 5は、図 1に示す液晶表示装置の動作を示す波形図である。
[図 6]図 6は、図 1に示す駆動回路の第 1変形例で得られる動作を示す波形図である
[図 7]図 7は、図 1に示す駆動回路の第 2変形例で得られる動作を示す波形図である
[図 8]図 8は、図 1に示す駆動回路の第 3変形例で得られる動作を示す波形図である
[図 9]図 9は、図 1に示す駆動回路の第 4変形例で得られる動作を示す波形図である
[図 10]図 10は、図 1に示す駆動回路の第 5変形例で得られる動作を示す波形図であ る。
[図 11]図 11は、図 1に示す駆動回路の第 6変形例で得られる動作を示す波形図であ る。
[図 12]図 12は、図 1に示す駆動回路の第 7変形例で得られる動作を示す波形図であ る。
[図 13]図 13は、図 1に示す駆動回路の第 8変形例で得られる動作を示す波形図であ る。
[図 14]図 14は、図 1に示す駆動回路の第 9変形例で得られる動作を示す波形図であ る。
[図 15]図 15は、図 1に示す駆動回路の第 10変形例で得られる動作を示す波形図で ある。
[図 16]図 16は、図 1に示す駆動回路の第 11変形例で得られる動作を示す波形図で ある。
[図 17]図 17は、図 16に示す動作において対向電極に印加される電圧波形と画素電 極に印加それる電圧波形とを示す波形図である。 [図 18]図 18は、図 16に示す動作においてドット反転駆動される画素の配置を示す平 面図である。
[図 19]図 19は、図 1に示す駆動回路の第 12変形例で得られる動作を示す波形図で ある。
[図 20]図 20は、図 1に示す駆動回路の第 13変形例で得られる動作を示す波形図で ある。
[図 21]図 21は、本発明の第 2実施形態に係る液晶表示装置の構成を示すブロック図 である。
[図 22]図 22は、図 21に示す液晶表示装置に設けられた対向電極ドライバの構成を 示す回路図である。
[図 23]図 23は、図 21に示す液晶表示装置の動作を説明するための波形図である。
[図 24]図 24は、図 21に示す駆動回路の第 1変形例に設けられる他のフリツ力補正回 路および他の対向電極ドライバの構成を示す回路図である。
[図 25]図 25は、図 21に示す駆動回路の第 1変形例で得られる動作を示す波形図で ある。
[図 26]図 26は、本発明の第 3実施形態に係る液晶表示装置の構成を示すブロック図 である。
[図 27]図 27は、図 26に示す液晶表示装置の動作を示す波形図である。
[図 28]図 28は、図 26に示す駆動回路の第 1変形例で得られる動作を示す波形図で ある。
[図 29]図 29は、図 26に示す駆動回路の第 2変形例に設けられる他の転移電圧極性 記憶回路の構成を示す回路図である。
[図 30]図 30は、図 26に示す駆動回路の第 2変形例で得られる動作を示す波形図で ある。
[図 31]図 31は、図 1に示す発振部および温度検出器として機能するマルチバイブレ ータの回路構成を示す図である。
[図 32]図 32は、抵抗 R2, R3 = 18k Qの場合に図 31に示すマルチバイブレータから 出力されるクロック信号の例を示す図である。 [図 33]図 33は、抵抗 R2, R3 = 36k Qの場合に図 31に示すマルチバイブレータから 出力されるクロック信号の例を示す図である。
[図 34]図 34は図 31に示すマルチバイブレータにおいて温度変化に伴って変化する 周波数のクロック信号を示す図である。
[図 35]図 35は、従来の液晶表示装置の構成を示すブロック図である。
[図 36]図 36は、図 35に示す液晶表示装置の動作を示す波形図である。
発明を実施するための最良の形態
[0011] 以下、図面を参照して本発明の第 1実施形態を説明する。
[0012] (第 1実施形態）
図 1はこの液晶表示装置 100の回路構成を概略的に示し、図 2は図 1に示す液晶 表示 (LCD)パネル 41の部分的な断面構造を示し、図 3は図 2に示す断面構造によ り 1画素分の表示を行う OCB液晶表示素子 PXの回路構成を示す。
[0013] この液晶表示装置 100は例えば TVセットや携帯電話等にぉ 、て外部信号源とな る画像情報処理ユニット SGに接続される。画像情報処理ユニット SGは画像情報処 理を行って同期信号および表示信号を液晶表示装置 100に供給する。また、液晶表 示装置の電源電圧も画像情報処理ユニット SG力も液晶表示装置 100に供給される
[0014] 液晶表示装置 100は複数の OCB液晶表示素子 PXのマトリクスアレイ (液晶表示素 子部）を構成する LCDパネル 41、 LCDパネル 41を照明するバックライト BL、および LCDパネル 41およびバックライト BLを駆動する駆動回路 DRを備える。 LCDパネル 41はアレイ基板 AR、対向基板 CT、および液晶層 LQを含む。アレイ基板 ARはガラ ス板等力 なる透明絶縁基板 GL、この透明絶縁基板 GL上に形成される複数の画 素電極 PE、およびこれら画素電極 PEを覆う配向膜 ALを含む。対向基板 CTはガラ ス板等力 なる透明絶縁基板 GL、この透明絶縁基板 GL上に形成されるカラーフィ ルタ層 CF、このカラーフィルタ層 CF上に形成される対向電極 CE、およびこの対向 電極 CEを覆う配向膜 ALを含む。液晶層 LQは対向基板 CTとアレイ基板 ARの間隙 に液晶を充填することにより得られる。カラーフィルタ層 CFは赤画素用の赤着色層、 緑画素用の緑着色層、青画素用の青着色層、およびブラックマトリクス用の黒着色（ 遮光)層を含む。また、 LCDパネル 41はアレイ基板 ARおよび対向基板 CTの外側に 配置される一対の位相差板 RT、およびこれら位相差板 RTの外側に配置される一対 の偏光板 PLを備える。ノ ックライト BLは、光源としてアレイ基板 AR側の偏光板 PLの 外側に配置される。アレイ基板 AR側の配向膜 ALおよび対向基板 CT側の配向膜 A Lは互いに平行にラビング処理される。
[0015] アレイ基板 ARでは、複数の画素電極 PEが透明絶縁基板 GL上において略マトリク ス状に配置される。また、複数のゲート線 29 (Y1— Ym)が複数の画素電極 PEの行 に沿って配置され、複数のソース線 26 (XI— Xn)が複数の画素電極 PEの列に沿つ て配置される。これらゲート線 29およびソース線 26の交差位置近傍には、複数の画 素スィッチ 27が配置される。各画素スィッチ 27は、例えばゲート線 29に接続されるゲ ート 28およびソース線 26および画素電極 PE間に接続されるソース—ドレインパスを 有する薄膜トランジスタ力もなり、対応ゲート線 29を介して駆動されたときに対応ソー ス線 26および対応画素電極 PE間で導通する。
[0016] 複数の液晶表示素子 PXの各々は画素電極 PEおよび対向電極 CE間に液晶容量 Clcを有する。複数の補助容量線 Cst (Cl— Cm)の各々は対応行の液晶表示素子 P Xの画素電極 PEに容量結合して補助容量 Csを構成する。補助容量 Csは画素スイツ チ 27の寄生容量に対して十分大きな容量値を有する。
[0017] 駆動回路 DRはアレイ基板 ARおよび対向基板 CTから液晶層 LQに印加される液 晶印加電圧により LCDパネル 41の透過率を制御するように構成される。各 OCB液 晶表示素子 PXは対応画素電極 PEの範囲において画素を構成する。このような OC B液晶表示素子 PXでは、通常の駆動電圧とは異なる転移電圧を印加することにより 液晶分子の配向状態をスプレイ配向から画像を表示可能なベンド配向へ転移させる 必要がある。このため、駆動回路 DRは電源投入毎に転移電圧を液晶印加電圧とし て液晶層 LQに印加することにより液晶分子の配向状態をスプレイ配向からベンド配 向へ転移させる初期化を行うように構成されて 、る。本明細書にぉ 、て rOCBjとは、 ベンド配向による複屈折を光学的に補償することを意味する。光学的に補正された 配向を実現するための構成の例としては、液晶材料 Z配向膜 Z光学フィルム等があ る。「OCB液晶表示素子」とは、光学的に補正された配向状態において画像を表示 する液晶表示素子を意味する。
[0018] 駆動回路 DRは、具体例として、複数のスイッチング素子 27を行単位に導通させる ように複数のゲート線 29を順次駆動するゲートドライバ 39、各行のスイッチング素子 27が対応ゲート線 29の駆動によって導通する期間において画素電圧 Vsを複数のソ ース線 26にそれぞれ出力するソースドライバ 38、 LCDパネル 41の対向電極 CEを 駆動する対向電極ドライバ 40、バックライト BLを駆動するバックライト駆動部 9、ゲート ドライバ 39、ソースドライバ 38、対向電極ドライバ 40、およびバックライト駆動部 9を制 御するコントローラ 37、並びに画像情報処理ユニット SG力 駆動回路 DRに供給さ れる電力（具体的には、電源電圧)からこれらゲートドライバ 39、ソースドライノく 38、対 向電極ドライバ 40、ノ ックライト駆動部 9、およびコントローラ 37に必要とされる複数の 内部電源電圧を発生する電源回路 34を備える。
[0019] コントローラ 37は、画像情報処理ユニット SG力も入力される同期信号に基づいて 発生される垂直タイミング制御信号をゲートドライバ 39に出力し、画像情報処理ュ- ット SG力 入力される同期信号および表示信号に基づいて発生される水平タイミン グ制御信号および 1水平ライン分の画素データをソースドライバ 38に出力し、さらに バックライト駆動部 9に点灯制御信号を出力する。ゲートドライバ 39は垂直タイミング 制御信号の制御により 1フレーム期間において順次複数のゲート線 29を選択し、各 行の画素スィッチ 27を 1水平走査期間 Hだけ導通させるゲート駆動電圧を選択ゲー ト線 29に出力する。ソースドライバ 38は水平タイミング制御信号の制御によりゲート 駆動電圧が選択ゲート線 29に出力される 1水平走査期間 Hに 1水平ライン分の画素 データを画素電圧 Vsにそれぞれ変換して複数のソース線 26に並列的に出力する。
[0020] 画素電圧 Vsは対向電極ドライバ 40から対向電極 CEに出力されるコモン電圧 V comを基準として画素電極 PEに印加される電圧であり、例えばフレーム反転駆動お よびフレーム反転駆動、およびライン反転駆動の様にコモン電圧 Vcomに対して極性 反転される。また、ゲートドライバ 39は 1行分のスイッチング素子 27が非導通となると きにこれらスイッチング素子 27に接続されるゲート線 29に対応した補助容量線 Cstに 補償電圧 Vcsを印加し、これらスイッチング素子 27の寄生容量によって 1行分の液晶 表示素子 PXに生じる画素電圧 Vsの変動を補償する。 [0021] この液晶表示装置 100では、駆動回路 DRが液晶分子の配向状態を図 4に示すよ うなスプレイ配向からベンド配向へ転移させる転移電圧を液晶印加電圧として各液晶 表示素子 PXに印加するための転移電圧設定処理を行う転移電圧設定部 1を備える 。転移電圧は、対向電極ドライバ 40から出力されるコモン電圧 Vcomにより決定される 対向電極 CEの電位力ソースドライバ 38から出力される画素電圧 Vsにより決定される 画素電極 PEの電位に対して所定の形式でシフトするように設定される。
[0022] また、駆動回路 DRには、発振部 18が転移電圧設定部 1に供給されるクロック信号 を発生するために設けられて ヽる。このクロック信号は転移電圧設定部 1で行われる 転移電圧設定処理において転移電圧の印加を開始させてこの転移電圧の印加期間 を計測する基準として用いられる。また、温度検出器 36が LCDパネル 41に配置され た複数の OCB液晶表示素子 PXのマトリクスアレイの周辺の温度を検出するために 設けられている。
[0023] 液晶表示装置 100は画像情報処理ユニット SG力も駆動回路 DRに供給される電源 電圧により図 5に示すように動作する。
[0024] 電源回路 34はこの電源電圧を複数の内部電源電圧に変換してコントローラ 37、ソ ースドライバ 38、ゲートドライバ 39、対向電極ドライバ 40、およびバックライト駆動部 9 等に供給する。発振部 18は電源回路 34からの電源電圧に応答してクロック信号をコ ントローラ 37を介して転移電圧設定部 1に供給する。転移電圧設定部 1は転移電圧 設定処理を行って、このクロック信号の供給タイミングカゝら転移電圧を液晶印加電圧 として各液晶表示素子 PXに印加させる。転移電圧設定処理では、転移電圧が転移 期間 5において液晶分子の配向状態をスプレイ配向からベンド配向に実質的に転移 させる異なる極性の値に交互に変化する。ここでは、転移期間 5が互いにほぼ等しい 前半転移期間 6および後半転移期間 7を含み、転移電圧 2が前半転移期間 6におい て正極性である第 1極性電圧 3に設定され、後半転移期間 7において負極性である 第 2極性電圧 4に設定される。この場合、画素電圧 Vsは固定され、対向電極ドライバ 40から出力されるコモン電圧 Vcomが上述の転移電圧 2を得るように可変される。転 移電圧設定部 1は転移期間 5の経過をクロック信号を計数することにより確認すると、 転移電圧設定処理を終了する。 [0025] これに続く表示期間 9では、コントローラ 37が対向電極ドライノ Oから出力されるコ モン電圧 Vcomを固定し、画素電圧 Vsを画素データに対応して可変させて得られる 液晶印加電圧を各液晶表示素子 PXに印加するようソースドライバ 38、ゲートドライバ 39、および対向電極ドライバ 40を制御する。これにより、複数の液晶表示素子 PXの マトリクスアレイが画像を表示可能となる。上述の動作は、駆動回路 DRに対する電源 電圧の供給停止に伴って終了し、この電源電圧が再び供給されたときに同様に繰り 返される。
[0026] 上述の第 1実施形態によれば、液晶分子の配向状態をスプレイ配向からベンド配 向へ転移させるために OCB液晶セル 22に印加される転移電圧 2は、正極性である 第 1極性値 3とこれに対して逆の負極性である第 2極性電圧 4に交互に設定される。 すなわち、転移電圧 2が交流化されて、液晶分子の配向状態をスプレイ配向からベ ンド配向へ転移させるために各液晶表示素子 PXに印加される。従って、液晶分子の 配向状態をスプレイ配向からベンド配向に転移させる初期化において生じる液晶分 子の偏在化を防止できる。この結果、液晶分子の配向状態をスプレイ配向力 ベンド 配向へ完全に転移させると共に、 OCB液晶表示素子 PXのマトリクスアレイによって 表示される画像のフリツ力を低減することができる。また、転移電圧設定部 1が転移電 圧を得るために対向電極 CEのコモン電圧をシフトさせる構成であるため、この転移 電圧をソースドライバ 38の耐圧に関係なく大きな値にすることが可能である。
[0027] また、発振部 18からの出力がコントローラ 37のクロック端子へ接続され、画像処理 ユニット SGが完全に起動するまでの間に、転移電圧設定部 1からコントローラ 37を介 して転移制御信号を出力させ、 OCB液晶セル 22へ転移電圧を印加するよう〖こするこ とが好ましい。これにより、例えば画像処理ユニット SGから同期信号のようなクロック 信号を受け取るまでに時間を要する場合であっても、予め発振部 18からのクロック信 号でコントローラ 37を動作させることができ、スプレイ配向をベンド配向に転移させる 初期化の開始を早めて、初期化の完了までに要する時間を短縮することができる。
[0028] また、転移期間 5は温度検出器 36によって検出される周囲の温度が常温よりも低く なったときを長く設定するようにすることが好ま 、。低温時における転移を確実にす ることができる。ちなみに、転移の温度依存性は、周囲温度に対応して転移期間 5の 長さおよび転移電圧の電圧振幅の少なくとも一方を変化させることにより解消できる。
[0029] 図 6は、駆動回路 DRの第 1変形例で得られる動作を示す。図 5と同様の構成要素 は図 6において同一の参照符号で表され、その詳細な説明を省略する。この変形例 の駆動回路 DRは、転移期間 5が図 5に示す前半転移期間 6と後半転移期間 7を含 む替わりに、図 6に示すように前半転移期間 6Aと後半転移期間 7Aとを含むように構 成されて!/ヽる点で相違する。正極性である第 1極性電圧 3が印加される前半転移期 間 6Aは、負極性である第 2極性電圧 4が印加される後半転移期間 7Aよりも長い。前 半転移期間 6Aにおいて印加される第 1極性電圧 3の絶対値は、後半転移期間 7Aに お!、て印加される第 2極性電圧 4の絶対値よりも大き 、。
[0030] 前半転移期間 6Aの長さと後半転移期間 7Aの長さとは必ずしも同じである必要は ない。また、転移電圧の絶対値は前半転移期間 6Aおよび後半転移期間 7Aにおい て同じである必要もない。転移期間 5を短縮するために、前半転移期間 6Aを後半転 移期間 7Aよりも長く設定したり、第 1極性電圧 3の絶対値を第 2極性電圧 4の絶対値 よりも大きく設定することができる。さらに、転移期間 5を短縮するために、後半転移期 間 7Aを前半転移期間 6Aよりも長く設定したり、第 2極性電圧 4の絶対値を第 1極性 電圧 3の絶対値よりも大きく設定することもできる。ここで、第 1極性電圧を第 1極性電 圧の印加期間につ!/、て積分した積分値と第 2極性電圧を第 2極性電圧の印加期間 につ 、て積分した積分値とは、直流成分の残留を防ぐために互いに等 、ことが好 ましい。
[0031] 図 7は、駆動回路 DRの第 2変形例で得られる動作を示す。図 6と同様の構成要素 は図 7において同一の参照符号で表され、その詳細な説明を省略する。この変形例 の駆動回路 DRは、 2回目の転移期間 5における前半転移期間 6Aの間、負極性であ る第 2極性電圧 4を印加し、後半転移期間 7Aの間、正極性である第 1極性電圧 3を 印加するように構成される点で相違する。
[0032] このように、正極性である第 1極性電圧 3と負極性である第 2極性電圧 4とを印加す る順序を電源回路 34のオンオフごとに入れ替えると、 OCB液晶表示素子 PXのマトリ タスアレイによって表示される画像のフリツ力をより一層低減することができる。
[0033] 図 8は、駆動回路 DRの第 3変形例で得られる動作を示す。図 5と同様の構成要素 は図 8において同一の参照符号で表され、その詳細な説明を省略する。この変形例 の駆動回路 DRは、転移期間 5の前に配置されたリセット期間 12において液晶分子 の配向状態を整えるためのリセット電圧 14を印加するように構成される点で相違する 。このリセット期間 12は全体として 500ms程度の長さである。リセット電圧 14は、実質 的に零ボルトである。このように転移期間 5の前に配置されたリセット期間 12において リセット電圧 14を印加すると、液晶分子の配向状態をスプレイ配向からベンド配向へ 転移させるための転移能力を向上させることができる。尚、コモン電圧 Vcomとして印 カロされるリセット電圧は白色を表示させる電圧と同等でよい。ただし、画素電極 PEお よび対向電極 CE間の電位差を完全にリセットするには、リセット電圧を補助容量 Cs の補償電圧 Vcsおよび画素電圧 Vsに一致させて画素電圧 Vsを最大にするための基 準電圧の 1Z2程度にすることが好ましい。
[0034] また、リセット期間 12および転移期間 5の合計は温度検出器 36によって検出される 周囲の温度が常温よりも低くなつたときを長く設定するようにすることが好ま 、。低温 時における転移を確実にすることができる。ちなみに、転移の温度依存性は、周囲温 度に対応してリセット期間 12および転移期間 5の合計の長さおよび転移電圧の電圧 振幅の少なくとも一方を変化させることにより解消できる。
[0035] 図 9は、駆動回路 DRの第 4変形例で得られる動作を示す。図 8と同様の構成要素 は図 9において同一の参照符号で表され、その詳細な説明を省略する。この変形例 の駆動回路 DRは、前半転移期間 6と後半転移期間 7との間に配置された耐圧緩和 用休止期間 13において液晶分子の配向状態を整えるためのリセット電圧 14である 所定電圧をさらに印加するように構成される点で相違する。ここで、耐圧緩和用休止 期間 13は 1H— 4H (H :水平走査期間）程度の長さである。また、上述のリセット電圧 14は、その一例としてコモン電圧 Vcomと、補助容量線 Cstにかかる電圧 Vcsと、ソー ス線 26にかかる電圧 Vsが全て等価になるような電位 (0Vを含む）を印加することで 実施できる。このように前半転移期間 6と後半転移期間 7との間に配置された耐圧緩 和用休止期間 13においてリセット電圧 14と等価であるような所定電圧を印加すると、 駆動回路 DRを低耐圧化することができ、液晶分子の配向状態をスプレイ配向力もべ ンド配向へ転移させるための転移能力の信頼性を向上させることができる。 [0036] 図 10は、駆動回路 DRの第 5変形例で得られる動作を示す。図 8と同様の構成要素 は図 10において同一の参照符号で表され、その詳細な説明を省略する。この変形 例の駆動回路 DRは、リセット期間 12におけるリセット電圧 14の印加および転移期間 5における転移電圧 2の印加をこの順番に 3回繰り返すように構成される点で相違す る。このようにリセット電圧 14の印加および転移電圧 2の印加を複数回繰り返すと、転 移電圧 5を構成する第 1極性電圧 3および第 2極性電圧 4の絶対値を小さくすることが できる。
[0037] 図 11は、駆動回路 DRの第 6変形例で得られる動作を示す。図 8と同様の構成要素 は図 11において同一の参照符号で表され、その詳細な説明を省略する。この変形 例の駆動回路 DRは、表示期間 8においてバックライト電圧を出力してバックライト BL をオンさせるように構成される点で相違する。転移電圧設定部 1は、 2回目の転移期 間 4の後であって表示期間 8の前に配置される黒表示期間 16において黒表示にす るための黒表示電圧 17を各 OCB液晶表示素子 PXに印加する。このように転移電圧 を印加した後ノ ックライトが点灯するまでの間、 OCB液晶表示素子 PXに黒表示電圧 17を印加すると、スプレイ配向力 ベンド配向へ完全に移行していない液晶分子の 配向状態をベンド配向へ完全に移行させることができる。
[0038] 図 12は、駆動回路 DRの第 7変形例で得られる動作を示す。図 8と同様の構成要素 は図 12において同一の参照符号で表され、その詳細な説明を省略する。この変形 例では、転移電圧設定部 1よって設定された転移電圧 2が転移期間 5の間ソースドラ ィバ 38を介してソース線 26に印加され、負極性の電圧 AVcがコントローラ 37の制御 で対向電極ドライバ 40を介して対向電極 CEに転移期間 5および表示期間 8の間印 カロされ、全ラインの画素スィッチ (TFT) 27がゲート 28制御でリセット期間 12の間に おいてオンする。
[0039] 図 13は、駆動回路 DRの第 8変形例で得られる動作を示す。図 12と同様の構成要 素は図 13において同一の参照符号で表され、その詳細な説明を省略する。この変 形例では、ゲートドライバ 39が複数の画素スィッチ (TFT) 27をリセット期間 12にお V、て行 (ライン）単位に分散して導通させるように構成されて 、る。画素スィッチ (TFT ) 27が各ライン単位のゲート 28制御でリセット期間 12においてオンになる。このように リセット期間 12において、ゲート 28制御による画素スィッチ 27のオン期間が複数のラ イン間で分散されていると、突入電流を低減することができる。尚、複数のゲート線 29 は 1本ずつ駆動されるが、所定本ずつ駆動されてもよい。
[0040] 図 14は、駆動回路 DRの第 9変形例で得られる動作を示す。図 12と同様の構成要 素は図 13において同一の参照符号で表され、その詳細な説明を省略する。この変 形例では、
ゲートドライバ 39がリセット期間 12において複数のゲート線 29の全てを一緒に駆動 する。これに続く転移期間 5で転移電圧設定部 1によって設定された転移電圧は、対 向電極ドライノ Oを介して対向電極 CEへ転移電圧を印加される。画素電極 PEには 、矩形状のソース電圧が転移期間 5において印加される。 OCB液晶表示素子 PXに は、対向電極 CEに印加された転移用電圧と画素電極 PEに印加された矩形状のソ ース電圧 (画素電圧）とを合成した第 1極性電圧 3Aと第 2極性電圧 4Aとによって構 成される転移電圧 2が印加される。ここでは、
図 15は、駆動回路 DRの第 9変形例で得られる動作を示す。図 14と同様の構成要 素は図 15において同一の参照符号で表され、その詳細な説明を省略する。この変 形例では、
転移期間 5が前半転移期間 6と前半転移期間 6に続く後半転移期間 7とを含んでいる 。前半転移期間 6から後半転移期間 7へ切り替わるタイミングを含む所定の期間 30の 間において画素スィッチ (TFT) 27がゲート 28制御でオンされる。前半転移期間 6に おいては第 1極性電圧 3Bが OCB液晶表示素子 PXに印加され、後半転移期間 7〖こ おいては第 2極性電圧 4Bが OCB液晶表示素子 PXに印加される。
[0041] 期間 30の間において、白表示にするための白表示電圧 32が OOCB液晶表示素 子 PXに印加される。転移期間 5の後であって表示期間 8の最初の所定の期間 31の 間において画素スィッチ（TFT) 27がゲート 28制御でオンされる。期間 31の間にお V、て、黒表示にするための黒表示電圧 33が OCB液晶表示素子 PXに印加される。
[0042] 図 16は駆動回路 DRの第 11変形例で得られる動作を示し、図 17は図 16に示す動 作において対向電極に印加される電圧波形と画素電極に印加される電圧波形とを 示し、図 18は図 16に示す動作においてドット反転駆動される画素の配置を示す。図 15と同様の構成要素は図 16において同一の参照符号で表され、その詳細な説明を 省略する。この変形例では、擾乱駆動がより高い転移確実性を実現するために併せ て実施される。擾乱駆動とは、図 17に示すように、転移期間において、対向電極 CE にコモン電圧 Vcomである転移電圧を印加し、この転移電圧よりも高 ヽ周波数を有す る擾乱電圧 VS1を画素電極 PEに画素電圧として印加して OCB液晶表示素子 PXを 駆動する駆動方法をいう。
[0043] このような擾乱駆動では、図 18に示すように、ある OCB液晶表示素子 PXの画素電 極 PEに擾乱電圧 VS1を印加し、この OCB液晶表示素子 PXに対して上下左右方向 で隣接する OCB液晶表示素子 PXの画素電極 PEに擾乱電圧 VS1とは逆極性であ る擾乱電圧 VS2を印加する形式のドット反転駆動を行うことが好ま U、。このドット反 転駆動を行った場合、ベンド配向を促進するための核を発生させる横電界を上下左 右方向において互いに隣接する液晶表示素子 PX間に得ることができる。
[0044] 図 18に示すように、互いに隣接する OCB液晶表示素子 PXの画素電極 PEの端部 は、それぞれジグザグ形状であることが好ましい。液晶分子の配向状態はこのジグザ グ形状によって得られるツイスト配向を経由してスプレイ配向力 ベンド配向に転移し 易くなる。ベンド配向がジグザグ形状である画素電極 PEの端部にぉ 、て形成される と、これがさらに成長して画素電極 PEの全体に広がる。
[0045] また、擾乱電圧 VS1、擾乱電圧 VS2、並びに転移電圧のような交流電圧によって 液晶表示素子 PXを擾乱駆動すると、転移核が効率的に発生する。擾乱を起こすこと で、例え最初に転移核の形成に失敗しても、 2回目または 3回目の波形によって転移 を発生させることができる。
[0046] 図 16においては、互いに隣接する OCB液晶表示素子 PXに印加する転移電圧は 、互いに逆の特性を有している。転移電圧設定部 1は、前半転移期間 6において、第 lOCB液晶表示素子 PXに正極性である第 1極性電圧 3Bを印加させ、第 lOCB液 晶表示素子 PXに隣接して配置された第 20CB液晶表示素子 PXに負極性である第 2極性電圧 4Bを印加させる。第 1極性電圧は、対向電極 CEにコモン電圧 Vcomとし て印加される転移電圧と画素電極 PEに画素電圧として印加される擾乱電圧 VS 1と をカロ算した電圧になっている。第 2極性電圧 4Bは、対向電極 CEにコモン電圧 Vcom として印加される転移電圧を反転した電圧と画素電極 PEに画素電圧として印加され る擾乱電圧 VS2とを加算した電圧になっている。擾乱電圧 VS1および擾乱電圧 VS 2の前半転移期間 6における反転回数は、いずれも偶数回の 4回になっている。
[0047] 後半転移期間 7において転移電圧設定部 1は、第 lOCB液晶表示素子 PXに負極 性である第 2極性電圧 4Bを印加させ、第 20CB液晶表示素子 PXに正極性である第 1極性電圧 3Bを印加させる。
[0048] このように騒乱駆動を併用して OCB液晶表示素子 PXを駆動すると、より高 、転移 確実性を実現することができる。
[0049] 図 19は、駆動回路 DRの第 12変形例で得られる動作を示す。図 16と同様の構成 要素は図 19において同一の参照符号で表され、その詳細な説明を省略する。この 変形例において、転移電圧設定部 1は、前半転移期間 6において、第 lOCB液晶表 示素子 PXに正極性である第 1極性電圧 3Bを印加させる。第 1極性電圧 3Bは、コモ ン電圧 Vcomとして印加される転移電圧を反転した電圧と擾乱電圧 VS 1とを加算した 電圧になっている。第 1極性電圧 3Bは、所定の第 1正電圧を所定の期間維持した後 、所定の第 1正電圧よりも小さい所定の第 2正電圧に立ち下がり、所定の期間が経過 した後、再び所定の第 1正電圧に立ち上がり、さらに所定の期間が経過した後、所定 の第 2正電圧に立ち下がる。
[0050] 転移電圧設定部 1は、前半転移期間 6において、第 lOCB液晶表示素子 PXに隣 接して配置された第 20CB液晶表示素子 PXに正極性である第 1極性電圧 3Cを印 加させる。第 1極性電圧 3Cは、コモン電圧 Vcomとして印加される転移電圧を反転し た電圧と擾乱電圧 VS 2とを加算した電圧になっている。第 1極性電圧 3Cは、第 2正 電圧を所定の期間維持した後、第 1正電圧に立ち上がり、所定の期間が経過した後 、再び第 2正電圧に立ち下がり、さらに所定の期間が経過した後、第 1正電圧に立ち 上がる。
[0051] 転移電圧設定部 1は、後半転移期間 7において、第 lOCB液晶表示素子 PXに負 極性である第 2極性電圧 4Bを印加させる。第 2極性電圧 4Bは、コモン電圧 Vcomとし て印加される転移電圧を反転した電圧と擾乱電圧 VS2とを加算した電圧になってい る。第 2極性電圧 4Bは、第 1負電圧を所定の期間維持した後第 1負電圧よりも大きい 第 2負電圧に立ち上がり、所定の期間が経過した後、再び第 1負電圧に立ち下がり、 さらに所定の期間が経過した後、第 2負電圧に立ち上がる。
[0052] 転移電圧設定部 1は、後半転移期間 7において、第 lOCB液晶表示素子 PXに隣 接して配置された第 20CB液晶表示素子 PXに負極性である第 2極性電圧 4Cを印 加させる。第 2極性電圧 4Cは、コモン電圧 Vcomとして印加される転移電圧を反転し た電圧と擾乱電圧 VS1とを加算した電圧になっている。第 2極性電圧 4Cは、第 2負 電圧を所定の期間維持した後、第 1負電圧に立ち下がり、所定の期間が経過した後 、再び第 2負電圧に立ち上がり、さらに所定の期間が経過した後、第 1負電圧に立ち 下がる。
[0053] 図 20は、駆動回路 DRの第 13変形例で得られる動作を示す。図 19と同様の構成 要素は図 20において同一の参照符号で表され、その詳細な説明を省略する。この 変形例において、転移電圧設定部 1は、前半転移期間 6において、正極性である第 1極性電圧 3Dを第 lOCB液晶表示素子 PXに印加させる。第 1極性電圧 3Bは、コモ ン電圧 Vcomとして印加される転移電圧を反転した電圧と擾乱電圧 VS 1とを加算した 電圧になっている。第 1極性電圧 3Dは、第 1正電圧を所定の期間維持した後、第 1 正電圧よりも小さい第 2正電圧に立ち下がり、所定の期間が経過した後、再び第 1正 電圧に立ち上がる。このように図 20に示す例では、第 1極性電圧 3Dに含まれる擾乱 電圧 VS1の反転回数は奇数回の 3回になっている。
[0054] 転移電圧設定部 1は、前半転移期間 6において、第 lOCB液晶表示素子 PXに隣 接して配置された第 20CB液晶表示素子 PXに正極性である第 1極性電圧 3Eを印 加する。第 1極性電圧 3Eは、コモン電圧 Vcomとして印加される転移電圧を反転した 電圧と擾乱電圧 VS2とを加算した電圧になっている。第 1極性電圧 3Eは、第 2正電 圧を所定の期間維持した後、第 1正電圧に立ち上がり、所定の期間が経過した後、 再び第 2正電圧に立ち下がる。このように図 20に示す例では、第 1極性電圧 3Eに含 まれる擾乱電圧 VS2の反転回数は奇数回の 3回になっている。
[0055] 転移電圧設定部 1は、後半転移期間 7において、負の極性を有する第 2極性電圧 4 Dを第 lOCB液晶表示素子 PXに印加させる。第 2極性電圧 4Dは、第 1負電圧を所 定の期間維持した後、第 1負電圧よりも大きい第 2負電圧に立ち上がり、所定の期間 が経過した後、再び第 1負電圧に立ち下がる。このように、後半転移期間 7における 第 2極性電圧 4Dに含まれる擾乱電圧 VS2の初期特性は負特性となっており、前半 転移期間 6における第 1極性電圧 3Dに含まれる擾乱電圧 VS1の正の初期特性と逆 特'性になっている。
[0056] 転移電圧設定部 1は、後半転移期間 7において、第 lOCB液晶表示素子 PXに隣 接して配置された第 20CB液晶表示素子 PXに負極性である第 2極性電圧 4Eを印 加させる。第 2極性電圧 4Eは、第 2負電圧を所定の期間維持した後、第 1負電圧に 立ち下がり、所定の期間が経過した後、再び第 2負電圧に立ち上がる。このように、 後半転移期間 7における第 2極性電圧 4Eに含まれる擾乱電圧 VS1の初期特性は正 特性となっており、前半転移期間 6における第 1極性電圧 3Eに含まれる擾乱電圧 VS 2の負の初期特性と逆特性になっている。
[0057] (第 2実施形態）
以下、本発明の第 2実施形態に係る液晶表示装置について説明する。
[0058] 図 21は、この液晶表示装置 100Aの構成を示す。図 19と同様の構成要素は図 20 において同一の参照符号で表され、その詳細な説明を省略する。この液晶表示装置 100Aは、フリツ力補正回路 19をさらに備えており、対向電極ドライバ 40の替わりに 対向電極ドライバ 40Aを備えている点で第 1実施形態と相違する。フリツ力補正回路 19は、
OCB液晶表示素子 PXのマトリクスアレイによって表示される画像におけるフリツ力を 補正するためのフリツ力補正電圧を対向電極ドライバ 40Aを介して各 OCB液晶表示 素子 PXに印加する。
[0059] 図 22は対向電極ドライバ 40Aの構成を示し、図 23は液晶表示装置 100Aの動作 を示す。転移電圧設定部 1は、リセット期間 12において電位 VCF1または電位 VCF 2を有するリセット電圧 14を対向電極ドライバ 40Aを介して対向電極 CEに印加させ、 転移期間 5の前半転移期間において負極性の電位 VCLを有する電圧を対向電極ド ライバ 40Aを介して対向電極 CEに印加させ、転移期間 5の後半転移期間において 正極性の電位 VCHを有する電圧を対向電極ドライバ 40Aを介して対向電極 CEに 印加させる。 [0060] コントローラ 37は、転移期間 5において矩形状の電圧をソースドライバ 38を介して OCB液晶表示素子 PXに印加させ。その結果、 OCB液晶表示素子 PXには、転移期 間 5の前半転移期間において正極性である第 1極性電圧 3Aが印加され、後半転移 期間において負極性である第 2極性電圧が印加される。表示期間 8の先頭に配置さ れたフリツ力補正期間 21において、フリツ力補正電圧 Δ Vcfが対向電極ドライバ 40A から対向電極 CEへ印加される。
[0061] このようにフリツ力補正電圧 20を対向電極 CEに印加するので、対向電極 CEの電 圧を時間的に変化させることができる。このため、 OCB液晶表示素子 PXのマトリクス アレイによって表示される画像におけるフリツ力を相殺することができる。
[0062] 図 24は駆動回路 DRの第 1変形例に設けられる他のフリツ力補正回路 19Aおよび 他の対向電極ドライバ 40Bの構成を示し、図 25は駆動回路 DRの第 1変形例で得ら れる動作を示す。図 23と同様の構成要素は図 25において同一の参照符号で表され 、その詳細な説明を省略する。
[0063] フリツ力補正回路 19Aは、微積分回路 42とアツテネータ 43と加算器 44とを有してい る。アツテネータ 43は、微積分回路 42からの出力を受け取り、加算器 44へ出力する 。加算器 44は、 Vcom基準電圧とアツテネータ 43からの出力とを加算して対向電極ド ライバ 40Bへ出力する。対向電極ドライバ 40Bは、加算器 44からの出力と電圧 VCH と電圧 VCLとに基づいてフリツ力補正電圧を対向電極 CEとフリツ力補正回路 19Aに 設けられた微積分回路 42とへ出力する。このように、フリツ力補正回路 19Aと対向電 極ドライバ 40Bとによって、フリツ力補正電圧をフィードバック制御する機構が構成さ れている。
[0064] 対向電極 CEには、表示期間 8の先頭に配置されたフリツ力補正期間 21において、 フリツ力補正電圧 20が印加される。フリツ力補正電圧 20は負極性であり、その絶対値 は電圧 Δ Vcの値まで単調に減少して 、る。
[0065] このようにフリツ力補正電圧を印加することによって、液晶表示素子 PXへの直流印 加を防止することができる。その結果、フリツ力および焼き付きを低減することができる 。また、液晶表示素子 PXへの直流印加が防止されるので、転移における初期化を確 実にすることができる。 [0066] (第 3実施形態）
以下、本発明の第 3実施形態に係る液晶表示装置について説明する。
[0067] 図 26はこの液晶表示装置 100Bの構成を示す。図 21と同様の構成要素は図 26に おいて同一の参照符号で表され、その詳細な説明を省略する。この液晶表示装置 1 OOAは、発振部 18の替わりに転移電圧極性記憶回路 35を備えている点で第 2実施 形態と相違する。転移電圧極性記憶回路 35は、不揮発性メモリによって構成されて おり、 OCB液晶表示素子 PXに印加する転移電圧の極性を記憶する。
[0068] 図 27は液晶表示装置 100Bの動作を示す。図 5と同様の構成要素は図 27におい て同一の参照符号で表され、その詳細な説明を省略する。
[0069] 電源回路 34がオンになると、転移電圧設定部 1は転移期間 5の間、正極性である 第 1極性電圧 3を各 OCB液晶表示素子 PXに印加する。コントローラ 37は、転移期間 5に続く表示期間 8の間、同期信号に同期した表示信号に対応する画像を OCB液 晶表示素子 PXのマトリクスアレイに表示させるようソースドライバ 38、ゲートドライバ 3 9および対向電極ドライバ 40を制御する。
[0070] 次に、電源回路 34がオフとなる。所定の期間が経過した後、電源回路 34が再びォ ンになると、転移電圧設定部 1は転移期間 5の間、負極性である第 2極性電圧 4を各 OCB液晶表示素子 PXに印加させる。コントローラ 37は、転移期間 5に続く表示期間 8の間、同期信号に同期した表示信号に対応する画像を OCB液晶表示素子 PXの マトリクスアレイに表示させるようソースドライバ 38、ゲートドライバ 39および対向電極 ドライバ 40を制御する。
[0071] その後、電源回路 34が再びオフとなる。所定の期間が経過した後、電源回路 34が 再びオンになると、転移電圧設定部 1は転移期間 5の間、正極性である第 1極性電圧 3を各 OCB液晶表示素子 PXに印力！]させる。コントローラ 37は、転移期間 5に続く表 示期間 8の間、同期信号に同期した表示信号に対応する画像を OCB液晶表示素子 PXのマトリクスアレイに表示させるようソースドライバ 38、ゲートドライバ 39および対向 電極ドライバ 40を制御する。
[0072] このように、転移電圧設定部 1が転移期間 5と転移期間 5に続く転移期間 5とにおい て第 1極性電圧 3および第 2極性電圧 4をそれぞれ印加させ、 OCB液晶表示素子 P Xのマトリクスアレイが 2つの転移期間 5の間の表示期間 8と 2回目の転移期間 5に続 く表示期間 8とにおいて画像を表示する。
[0073] このため、液晶分子の配向状態をスプレイ配向からベンド配向へ転移させる際に印 加される転移電圧が交流化される。従って、装置の電源回路 34を繰り返しオンオフし た場合であっても、転移の際に直流電圧が OCB液晶表示素子 PXへ印加されること を防止することができる。その結果、 OCB液晶表示素子 PXのマトリクスアレイによつ て表示される画像のフリツ力を低減することができる。
[0074] 図 28は、駆動回路 DRの第 1変形例で得られる動作を示す。図 1および図 27と同 様な構成要素図 28において同一の参照符号で表され、その詳細な説明を省略する 。図 28に示すように、各転移期間 5の前にリセット期間 12を配置し、リセット電圧 14を このリセット期間 12において印加してもよい。
[0075] 図 29は駆動回路 DRの第 2変形例に設けられる他の転移電圧極性記憶回路 35A の構成を示し、図 30は駆動回路 DRの第 2変形例で得られる動作を示す。転移電圧 極性記憶回路 35Aは、揮発性メモリと大容量コンデンサとによって構成されており、 転移極性信号に基づいて転移電圧極性切替信号 TPOLを出力する。
[0076] 電源回路 34がオンになると、転移電圧設定部 1は転移期間 5の間、液晶分子の配 向状態をスプレイ配向力もベンド配向へ転移させるために、負極性である第 2極性電 圧 4を OCB液晶セル 22に印カロさせる。転移極性信号および転移電圧極性切替信号 TPOLは、いずれもロー状態になっている。
[0077] そして、表示期間 8の初めに、転移極性信号および転移電圧極性切替信号 TPOL は、ロー状態からハイ状態に立ち上がる。コントローラ 37は、転移期間 5に続く表示 期間 8の間、同期信号に同期した表示信号に対応する画像を OCB液晶表示素子 P Xのマトリクスアレイに表示させるようソースドライバ 38、ゲートドライバ 39および対向 電極ドライバ 40を制御する。
[0078] 次に、電源回路 34がオフとなると、転移極性信号はハイ状態力もロー状態に立ち 下がる。転移電圧極性切替信号 TPOLは、ハイ状態を継続する。所定の期間が経過 した後、電源回路 34が再びオンになると、転移電圧設定部 1は、ハイ状態を維持して いる転移電圧極性切替信号 TPOLに基づいて、転移期間 5の間、正極性である第 1 極性電圧 3を OCB液晶表示素子 PXに印カロさせる。
[0079] そして、表示期間 8の初めに、転移極性信号がロー状態からハイ状態へ立ち上がる 。転移電圧極性切替信号 TPOLは、転移極性信号のロー状態からハイ状態への立 ち上がりに応じて、ハイ状態からロー状態へ立ち下がる。コントローラ 37は、転移期 間 5に続く表示期間 8の間、同期信号に同期した表示信号に対応する画像を OCB 液晶表示素子 PXのマトリクスアレイに表示させるようソースドライバ 38、ゲートドライバ 39および対向電極ドライバ 40を制御する。
[0080] 次に、電源回路 34が再びオフとなると、転移極性信号はハイ状態力もロー状態に 再び立ち下がる。転移電圧極性切替信号 TPOLは、ロー状態を継続する。所定の期 間が経過した後、電源回路 34が再びオンになると、転移電圧設定部 1は、ロー状態 を維持している転移電圧極性切替信号 TPOLに基づいて、転移期間 5の間、負極性 である第 2極性電圧 4を OCB液晶表示素子 PXに印力！]させる。
[0081] そして、次の表示期間 8の初めに、転移極性信号がロー状態からハイ状態へ立ち 上がる。転移電圧極性切替信号 TPOLは、転移極性信号のロー状態からハイ状態 への立ち上がりに応じて、ロー状態からハイ状態へ立ち上がる。コントローラ 37は、転 移期間 5に続く表示期間 8の間、同期信号に同期した表示信号に対応する画像を O CB液晶表示素子 PXのマトリクスアレイに表示させるようソースドライバ 38、ゲートドラ ィバ 39および対向電極ドライバ 40を制御する。
[0082] このように、転移電圧極性記憶回路 35Aから出力される転移電圧極性切替信号 T POLに基づ 、て、 OCB液晶表示素子 PXへ印加する転移電圧の極性を電源のオン オフごとに変更することができる。
[0083] 尚、転移電圧極性記憶回路 35Aの替わりに不揮発性メモリを使用してもよい。
[0084] 尚、液晶分子の配向状態がスプレイ配向力 ベンド配向へと転移した後の画像用 表示期間においては、 OCB液晶表示素子 PXのマトリクスアレイがドット反転駆動の 他に、ライン反転駆動、フレーム反転駆動などのような駆動方法で駆動されてもよぐ 特に限定されるものでない。
[0085] また、図 1に示す発振部 18および温度検出器 36は、例えば図 31に示すマルチバ イブレータとして一体的に構成可能である。 [0086] このマルチノイブレータでは、抵抗 R5が温度検出器 36として機能する一般的なサ 一ミスタで構成される。この場合、抵抗値が低温時に増加し、高温時に減少する（例 えば、 B定数 4485Kの場合、 25°Cで 10kQである状態から 0°Cで 39kQである状態 に変化する）。図 32は抵抗 R2, R3 = 18k Ωの場合にマルチノイブレータから出力さ れるクロック信号の例を示し、図 33は抵抗 R2, R3 = 36k Ωの場合にマルチバイブレ ータから出力されるクロック信号の例を示し、図 34はこのマルチバイブレータにおい て温度変化に伴って変化する周波数のクロック信号を示す。このクロック信号は上述 したようにリセット電圧および転移電圧の印加開始、並びにリセット期間の長さおよび 転移期間の長さを計測する基準となる。転移期間の長さが例えばクロック信号のパル ス数 = 10000カウントとすると、クロック信号周期が 25°Cで 0. 12msの場合に転移時 間 = 1. 2sとなり、クロック信号周期が 0°Cで 0. 24msの場合に転移期間 = 2. 4sとな る。従って、周波数が温度に対して連続的に変化することにより、温度によって転移 期間を連続的に補正することが可能である。この結果、コントローラ 37側のマイクロコ ンピュータ制御を必要とせずに周囲温度、発振周波数、コントローラ 37の初期設定 のみで転移期間を制御することが可能である。
産業上の利用可能性
[0087] 本発明は、 OCB型液晶によって画像を表示する液晶表示装置に適用することがで きる。

Claims

請求の範囲
[1] 液晶分子の配向状態力 sスプレイ配向から画像を表示可能なベンド配向に転移するよ うに初期化される液晶表示素子部と、初期化において液晶分子の配向状態をスプレ ィ配向からベンド配向に転移させる転移電圧を液晶表示素子部に印加する駆動回 路とを備え、前記駆動回路は前記転移電圧を第 1極性および前記第 1極性とは逆の 第 2極性に交互に設定する転移電圧設定手段を含むことを特徴とする液晶表示装 置。
[2] 前記転移電圧設定手段は前記第 1極性の転移電圧となる第 1極性電圧、前記第 2極 性の転移電圧となる第 2極性電圧、および液晶分子の配向状態を整えるリセット電圧 を前記液晶表示素子部に印カロさせるように構成されることを特徴とする請求項 1に記 載の液晶表示装置。
[3] 前記リセット電圧は前記第 1極性電圧および前記第 2極性電圧に先だって前記液晶 表示素子部に印加されることを特徴とする請求項 2に記載の液晶表示装置。
[4] 前記液晶表示素子部は、複数の画素電極が配向膜で覆われてマトリクス状に配置さ れる第 1電極基板、対向電極が配向膜で覆われて前記複数の画素電極に対向する ように配置される第 2電極基板、および各配向膜に隣接して前記第 1および第 2電極 基板間に挟持される液晶層からなり各々対応画素電極の範囲で画素を構成する複 数の液晶表示素子を含み、前記転移電圧は各画素電極の電位に対して前記対向 電極の電位をシフトさせるように前記対向電極に印加されることを特徴とする請求項 1 に記載の液晶表示装置。
[5] 前記転移電圧設定手段は前記第 1極性電圧の印加期間と前記第 2極性電圧の印加 期間との間に休止期間を設け、前記休止期間に前記リセット電圧に略等価な所定電 圧を前記液晶表示素子部に印加するように構成されることを特徴とする請求項 2に記 載の液晶表示装置。
[6] 前記第 1極性電圧をこの第 1極性電圧の印加期間について積分した積分値と前記第 2極性電圧をこの第 2極性電圧の印加期間につ 、て積分した積分値とは互 、に等し いことを特徴とする請求項 2に記載の液晶表示装置。
[7] 前記リセット電圧は白表示用の電圧と同等であることを特徴とする請求項 2に記載の 液晶表示装置。
[8] 前記液晶表示素子部は、複数の画素電極が配向膜で覆われてマトリクス状に配置さ れる第 1電極基板、対向電極が配向膜で覆われて前記複数の画素電極に対向する ように配置される第 2電極基板、および各配向膜に隣接して前記第 1および第 2電極 基板間に挟持される液晶層からなり各々対応画素電極の範囲で画素を構成する複 数の液晶表示素子を含み、前記リセット電圧は前記画素電極に結合される補助容量 に対して印加される補償電圧および前記画素電極に印加される画素電圧に一致さ せて前記対向電極に印加されることを特徴とする請求項 2に記載の液晶表示装置。
[9] 前記リセット電圧は画素電圧を最大にするための基準電圧の略 1Z2であることを特 徴とする請求項 8に記載の液晶表示装置。
[10] 前記液晶表示素子部は、複数の画素電極が配向膜で覆われてマトリクス状に配置さ れる第 1電極基板、対向電極が配向膜で覆われて前記複数の画素電極に対向する ように配置される第 2電極基板、および各配向膜に隣接して前記第 1および第 2電極 基板間に挟持される液晶層からなり各々対応画素電極の範囲で画素を構成する複 数の液晶表示素子を含み、前記第 1電極基板は前記複数の画素電極の行に沿って 配置される複数のゲート線、前記複数の画素電極の列に沿って配置される複数のソ ース線、並びに前記複数のゲート線および前記複数のソース線の交差位置付近に 画素スィッチとして配置される複数の薄膜トランジスタを含み、前記駆動回路は前記 リセット電圧の印加期間において前記複数のゲート線を駆動するゲート線駆動手段 を含むことを特徴とする請求項 2に記載の液晶表示装置。
[11] 前記ゲート線駆動手段は前記複数の薄膜トランジスタを行単位に分散して導通させ るように構成されることを特徴とする請求項 10に記載の液晶表示装置。
[12] 前記ゲート線駆動手段は前記複数のゲート線を 1本ずつ駆動するように構成されるこ とを特徴とする請求項 10に記載の液晶表示装置。
[13] 前記ゲート線駆動手段は前記複数のゲート線を所定本ずつ駆動するように構成され ることを特徴とする請求項 10に記載の液晶表示装置。
[14] 前記ゲート線駆動手段は複数のゲート線の全てを一緒に駆動するように構成される ことを特徴とする請求項 10に記載の液晶表示装置。
[15] 前記転移電圧設定手段は前記液晶表示素子部の周囲温度を検出しこの検出温度 に対応して前記転移電圧の印加期間および電圧振幅の少なくとも一方を変化させる ように構成されることを特徴とする請求項 1に記載の液晶表示装置。
[16] 前記転移電圧設定手段は前記液晶表示素子部の周囲温度を検出しこの検出温度 に対応して前記転移電圧および前記リセット電圧の合計印加期間および前記転移 電圧の電圧振幅の少なくとも一方を変化させるように構成されることを特徴とする請 求項 2に記載の液晶表示装置。
[17] 前記駆動回路は前記転移電圧の印加期間において前記対向電極の電位に対して 前記画素電極の電位をシフトさせる交流の擾乱電圧を前記画素電極に印加させる 擾乱駆動手段を含むことを特徴とする請求項 4に記載の液晶表示装置。
[18] 前記擾乱電圧の極性変化周期は前記転移電圧の極性変化周期よりも短いことを特 徴とする請求項 17に記載の液晶表示装置。
[19] 前記駆動回路は前記転移電圧の印加を開始させるクロック信号を前記駆動回路に 対する電力供給に伴って発生する発振手段を備えることを特徴とする請求項 1に記 載の液晶表示装置。
[20] 前記発振手段は前記液晶表示素子部の周囲温度を検出するサーミスタを含み、少 なくとも前記転移電圧の印加期間を変化させるマルチバイブレータにより構成される ことを特徴とする請求項 19に記載の液晶表示装置。
PCT/JP2005/002652 2004-02-20 2005-02-18 液晶表示装置 WO2005081054A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006519356A JP4528775B2 (ja) 2004-02-20 2005-02-18 液晶表示装置
US11/505,898 US7872624B2 (en) 2004-02-20 2006-08-18 Liquid crystal display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004045207 2004-02-20
JP2004-045207 2004-02-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/505,898 Continuation US7872624B2 (en) 2004-02-20 2006-08-18 Liquid crystal display device

Publications (1)

Publication Number Publication Date
WO2005081054A1 true WO2005081054A1 (ja) 2005-09-01

Family

ID=34879378

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/002652 WO2005081054A1 (ja) 2004-02-20 2005-02-18 液晶表示装置

Country Status (6)

Country Link
US (1) US7872624B2 (ja)
JP (1) JP4528775B2 (ja)
KR (1) KR100808315B1 (ja)
CN (1) CN100442112C (ja)
TW (1) TWI266922B (ja)
WO (1) WO2005081054A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007054857A2 (en) * 2005-11-10 2007-05-18 Koninklijke Philips Electronics N.V. Display device and driving method therefor
JP2007206415A (ja) * 2006-02-02 2007-08-16 Toshiba Matsushita Display Technology Co Ltd 対向電圧出力装置、液晶表示装置
JP2008185758A (ja) * 2007-01-30 2008-08-14 Seiko Epson Corp 液晶装置、その駆動方法および電子機器
US8139012B2 (en) 2006-05-01 2012-03-20 Seiko Epson Corporation Liquid-crystal-device driving method, liquid crystal device, and electronic apparatus
WO2014103914A1 (ja) * 2012-12-28 2014-07-03 シャープ株式会社 液晶表示装置およびその駆動方法
WO2014136537A1 (ja) * 2013-03-08 2014-09-12 シャープ株式会社 液晶表示装置およびその駆動方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007316387A (ja) * 2006-05-26 2007-12-06 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP4195476B2 (ja) * 2006-06-14 2008-12-10 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
KR101272333B1 (ko) 2006-09-27 2013-06-10 삼성디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
JP2009186912A (ja) * 2007-02-15 2009-08-20 Toshiba Mobile Display Co Ltd 液晶表示装置
KR20080076805A (ko) 2007-02-15 2008-08-20 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 액정 표시 장치
JP5035888B2 (ja) * 2007-05-07 2012-09-26 株式会社ジャパンディスプレイセントラル 液晶表示装置及び液晶表示装置の駆動方法
JP5051705B2 (ja) * 2007-08-10 2012-10-17 株式会社ジャパンディスプレイウェスト 液晶装置及び電子機器
KR100920376B1 (ko) * 2007-12-21 2009-10-07 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
JP2010230842A (ja) * 2009-03-26 2010-10-14 Toshiba Mobile Display Co Ltd 液晶表示装置
US8717265B2 (en) 2009-04-20 2014-05-06 Apple Inc. Staggered line inversion and power reduction system and method for LCD panels
KR101577223B1 (ko) * 2009-06-03 2015-12-15 엘지디스플레이 주식회사 액정 표시장치
CN101938282B (zh) * 2009-07-01 2013-03-20 中兴通讯股份有限公司 LTE Turbo 编码器并行处理的装置和方法
KR101336851B1 (ko) * 2010-05-03 2013-12-04 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR20110121845A (ko) 2010-05-03 2011-11-09 엘지디스플레이 주식회사 액정표시장치의 구동방법
US8957468B2 (en) * 2010-11-05 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Variable capacitor and liquid crystal display device
JP5588958B2 (ja) * 2011-12-05 2014-09-10 株式会社ジャパンディスプレイ 液晶表示装置および液晶表示装置の駆動方法
JP5589018B2 (ja) * 2012-03-28 2014-09-10 株式会社ジャパンディスプレイ 液晶表示装置
KR102056829B1 (ko) * 2013-08-06 2019-12-18 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP6551724B2 (ja) * 2015-01-20 2019-07-31 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 液晶表示用の極性反転制御装置、液晶表示装置、その駆動方法及び駆動プログラム
TWI607429B (zh) * 2016-02-01 2017-12-01 矽創電子股份有限公司 用於顯示裝置的驅動方法及相關的驅動裝置
KR20180010377A (ko) * 2016-07-20 2018-01-31 삼성전자주식회사 터치 디스플레이 구동 집적 회로 및 그것의 동작 방법
US9959828B2 (en) * 2016-08-31 2018-05-01 Solomon Systech Limited Method and apparatus for driving display panels during display-off periods
US10685619B2 (en) * 2017-05-10 2020-06-16 Himax Display, Inc. Display apparatus and related driving method utilizing common voltage modulation
KR20200110489A (ko) 2019-03-13 2020-09-24 삼성디스플레이 주식회사 플렉시블 표시 장치와 그를 포함한 증강 현실 제공 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09185032A (ja) * 1995-12-28 1997-07-15 Fujitsu Ltd 液晶表示装置の駆動方法
JP2001083552A (ja) * 1999-03-15 2001-03-30 Matsushita Electric Ind Co Ltd 液晶表示装置及びその製造方法、並びに液晶表示装置の駆動方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3074640B2 (ja) * 1995-12-22 2000-08-07 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置の駆動方法
KR100573296B1 (ko) 1998-09-03 2006-04-24 마쯔시다덴기산교 가부시키가이샤 액정표시장치 및 그 제조방법, 및 액정표시장치의 구동방법
KR100319467B1 (ko) * 1999-06-29 2002-01-05 주식회사 현대 디스플레이 테크놀로지 액정 표시 소자
TW581924B (en) * 1999-10-26 2004-04-01 Matsushita Electric Ind Co Ltd Liquid crystal display apparatus, method for producing the same and method for driving the apparatus
KR100457189B1 (ko) * 1999-12-27 2004-11-16 마쯔시다덴기산교 가부시키가이샤 액정표시장치 및 그 구동방법
JP3827917B2 (ja) * 2000-05-18 2006-09-27 株式会社日立製作所 液晶表示装置および半導体集積回路装置
JP2002098939A (ja) * 2000-07-19 2002-04-05 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2002250909A (ja) * 2001-02-27 2002-09-06 Matsushita Electric Ind Co Ltd 液晶表示装置及びその駆動方法
JP4883514B2 (ja) * 2001-09-11 2012-02-22 Ｎｌｔテクノロジー株式会社 液晶表示装置
JP3967577B2 (ja) * 2001-10-19 2007-08-29 東芝松下ディスプレイテクノロジー株式会社 液晶パネルの駆動方法および液晶表示装置
JP2003185993A (ja) * 2001-12-14 2003-07-03 Matsushita Electric Ind Co Ltd 液晶表示装置および液晶表示装置の駆動方法
JP3990167B2 (ja) * 2002-03-04 2007-10-10 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の駆動方法およびその駆動方法を用いた液晶表示装置
JP2005345974A (ja) * 2004-06-07 2005-12-15 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
TWI311301B (en) * 2004-12-13 2009-06-21 Chi Mei Optoelectronics Corporatio Method for driving liquid crystal display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09185032A (ja) * 1995-12-28 1997-07-15 Fujitsu Ltd 液晶表示装置の駆動方法
JP2001083552A (ja) * 1999-03-15 2001-03-30 Matsushita Electric Ind Co Ltd 液晶表示装置及びその製造方法、並びに液晶表示装置の駆動方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007054857A2 (en) * 2005-11-10 2007-05-18 Koninklijke Philips Electronics N.V. Display device and driving method therefor
WO2007054857A3 (en) * 2005-11-10 2007-09-13 Koninkl Philips Electronics Nv Display device and driving method therefor
JP2007206415A (ja) * 2006-02-02 2007-08-16 Toshiba Matsushita Display Technology Co Ltd 対向電圧出力装置、液晶表示装置
US8139012B2 (en) 2006-05-01 2012-03-20 Seiko Epson Corporation Liquid-crystal-device driving method, liquid crystal device, and electronic apparatus
KR101314493B1 (ko) 2006-05-01 2013-10-07 세이코 엡슨 가부시키가이샤 액정 장치의 구동 방법, 액정 장치 및 전자 기기
JP2008185758A (ja) * 2007-01-30 2008-08-14 Seiko Epson Corp 液晶装置、その駆動方法および電子機器
WO2014103914A1 (ja) * 2012-12-28 2014-07-03 シャープ株式会社 液晶表示装置およびその駆動方法
US9812081B2 (en) 2012-12-28 2017-11-07 Sharp Kabushiki Kaisha Liquid-crystal display device and method for driving same
WO2014136537A1 (ja) * 2013-03-08 2014-09-12 シャープ株式会社 液晶表示装置およびその駆動方法
CN105027189A (zh) * 2013-03-08 2015-11-04 夏普株式会社 液晶显示装置及其驱动方法
JP6067097B2 (ja) * 2013-03-08 2017-01-25 シャープ株式会社 液晶表示装置
CN105027189B (zh) * 2013-03-08 2017-07-11 夏普株式会社 液晶显示装置及其驱动方法
US9865206B2 (en) 2013-03-08 2018-01-09 Sharp Kabushiki Kaisha Liquid crystal display device including display control circuitry configured to store a polarity bias value

Also Published As

Publication number Publication date
CN1788229A (zh) 2006-06-14
CN100442112C (zh) 2008-12-10
TW200538789A (en) 2005-12-01
KR100808315B1 (ko) 2008-02-27
KR20060039873A (ko) 2006-05-09
JP4528775B2 (ja) 2010-08-18
US20060274011A1 (en) 2006-12-07
JPWO2005081054A1 (ja) 2007-10-25
TWI266922B (en) 2006-11-21
US7872624B2 (en) 2011-01-18

Similar Documents

Publication Publication Date Title
JP4528775B2 (ja) 液晶表示装置
KR100457189B1 (ko) 액정표시장치 및 그 구동방법
JP4359631B2 (ja) 液晶表示装置の駆動方法及び装置
JP4528774B2 (ja) 液晶表示装置
KR100754113B1 (ko) 액정 표시 장치
KR101385202B1 (ko) 액정표시장치 및 이의 구동방법
JP4163081B2 (ja) 液晶表示装置の駆動方法及び液晶表示装置
KR20050066139A (ko) 횡전계 방식 액정표시장치의 구동방법
JP2005345974A (ja) 液晶表示装置
KR101167929B1 (ko) 수평전계방식 액정표시소자
JP2007256793A (ja) 液晶表示装置
US20180061356A1 (en) Display driver and liquid crystal display device
TWI375937B (en) Liquid crystal display device
US8400387B2 (en) Liquid crystal display device
JP2007156013A (ja) 液晶表示パネル
KR101457694B1 (ko) 액정표시장치와 그 구동방법
KR20040009900A (ko) 액정표시장치 및 그 구동방법
JP2004094265A (ja) 液晶表示素子の駆動方法及び液晶表示装置およびそれを用いた反射型フィールドシーケンシャル・プロジェクタ
KR100831226B1 (ko) 다중 도메인 액정 표시 장치 및 그 구동 방법
WO2006095437A1 (ja) 液晶表示装置の駆動方法及び液晶表示装置
KR20080073907A (ko) 액정 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2006519356

Country of ref document: JP

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020057024717

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20058004247

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057024717

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11505898

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 11505898

Country of ref document: US

122 Ep: pct application non-entry in european phase