WO2005008270A1 - Vorrichtung und verfahren zum testen von elektronischen bauteilen - Google Patents

Vorrichtung und verfahren zum testen von elektronischen bauteilen Download PDF

Info

Publication number
WO2005008270A1
WO2005008270A1 PCT/DE2004/001146 DE2004001146W WO2005008270A1 WO 2005008270 A1 WO2005008270 A1 WO 2005008270A1 DE 2004001146 W DE2004001146 W DE 2004001146W WO 2005008270 A1 WO2005008270 A1 WO 2005008270A1
Authority
WO
WIPO (PCT)
Prior art keywords
tester
electronic component
electronic components
test
full mode
Prior art date
Application number
PCT/DE2004/001146
Other languages
English (en)
French (fr)
Inventor
Hardy Dallabetta
Walter Diez
Franz Stegerer
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2005008270A1 publication Critical patent/WO2005008270A1/de
Priority to US11/316,342 priority Critical patent/US7221180B2/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station

Definitions

  • the invention relates to a device and a method for testing electronic components.
  • the measuring instruments or exhibition equipment or testers used are often very sensitive. Malfunctions or failures of such testers are often only recognized late in such tests.
  • a test device for electronic components comprises a first tester and a second tester, each of which has at least one test contact for contacting at least one external contact of an electronic component.
  • the test device also has a conveying device, in particular a conveyor belt, which is designed in such a way that electronic components can be conveyed in synchronization with the first tester, then to the second tester and then on.
  • the transport is so precise to a test position on the top of the tester that the external contacts of the electronic components in this test position form an electrical connection with the test contacts. Voltages and currents can be applied to the electronic components and those in the electronic components via the test contacts
  • the testers can check the electronic components on the basis of, for example, a total amount of test criteria predetermined by a user and on the basis of partial amounts of this total amount of test criteria.
  • test criteria to be checked can be processed redundantly by both testers, which results in a high level of test reliability. If the test criteria to be checked are divided between the two testers by means of partial quantities, the result is a very fast test without having to do without checking test criteria.
  • Such a test device can be used to synchronously measure electronic components in-line, ie within the production process. At the end of the production cycle, reliable statements about the functionality of the electronic components produced are available.
  • the test criteria can include predefined values for input voltages and / or input currents to be applied to the electronic component, predefined target values and tolerance ranges for voltages present in the electronic component, in particular forward voltages and / or currents, in particular reverse currents and / or resistances, and defined time intervals.
  • the testers can process any number of individually selectable test criteria.
  • a control device is also provided, which is connected to the first tester, with the second tester and with the transport device and which controls it.
  • the test device can be adapted to the tests to be carried out.
  • the test programs to be executed by the first and by the second tester can be selected and changed.
  • the speed and thus the cycle time of the transport device can be set precisely to the test programs to be carried out by the testers.
  • the invention also relates to a method for testing electronic components.
  • a user sets a set of test criteria that the testers use for the tests to be performed.
  • input and output parameters for example voltages, currents and resistances
  • Intervals can be defined for the output parameters that the electronic component is to deliver as a function of certain defined input parameters. If the output parameters measured by the testers are within these intervals, the component in question has passed the test with regard to this parameter. Otherwise an error message is issued.
  • Further test criteria are, for example, the zero-error criterion in the second 100% measurement by the second tester and deviations of defined parameters from the first to the second measurement within permitted tolerances.
  • This quantity of similar electronic components can be, in particular, a production lot.
  • the method according to the invention is divided into a first full mode and a split mode.
  • the first full mode is carried out, in which an electronic component is first selected from the set of identical electronic components and checked with a first tester on the basis of a specified set of test criteria. If the first tester detects a fault in the electronic component, the electronic component is sorted out and the process steps of the full mode are repeated starting with the selection of an electronic component. If no error is found, the selected electronic component is then checked with a second tester based on the same set of test criteria. If the second tester detects a fault in the electronic component, it will sorted electronic component concerned.
  • Another electronic component is selected from the set of similar electronic components, which is then checked with the first tester. This check is carried out on the basis of a first subset of the specified set of test criteria. If an error occurs, the electronic component is sorted out. If no error is found, the electronic component is checked with the second tester, a second subset of the predetermined set of test criteria being used. If an error occurs, the electronic component in question is sorted out.
  • the system switches from full mode to split mode, in which the total amount of test criteria, which forms the measurement program of the first tester in full mode, is distributed to the first and second testers.
  • a user can determine the first and the second subset of the test criteria. It is also possible to have the test criteria automated on both To split testers, for example in such a way that the test duration for checking the test criteria of the two subsets on the testers roughly matches.
  • test method With the test method according to the invention, a large number of electronic components of almost any complexity can be checked, for example diodes or transistors. Depending on the complexity of the electronic components under consideration, the testers can record and measure different parameters. With complex transistors it is often necessary to simultaneously measure and check a large number of different parameters. This is possible in a simple and speed-optimized manner with the method according to the invention.
  • a double 100% measurement of the underlying parameters is carried out at the beginning of the test method according to the invention until a sufficient statement about the quality of the entire test system, in particular the tester, the cabling, the connection and the contacting can be hit.
  • the duration of the double 100% measurement can be determined by the user by specifying the number of error-free electrical measurements which must go through the first full mode in succession before switching to the split mode.
  • test criteria to be checked are also tested in split mode, the test criteria being distributed as evenly as possible between the two testers. This ensures that all parameters are actually recorded and measured. By distributing the test parameters between the two testers involved, there is a significant speed advantage and thereby shortening the cycle time for the test procedure.
  • the method steps of the first and the second full mode or the split mode are repeated loop-like times until all electronic components of the lot have been checked.
  • a high error detection rate can be achieved with a short process run time.
  • the method steps of the split mode are repeated as often as a loop until a predetermined number of electronic components have been checked in the split mode. After the split mode, a second full mode is provided.
  • a further electronic component is selected from the set of similar electronic components and checked with the first tester on the basis of the specified total set of test criteria. If an error is detected, the electronic component in question is sorted out. If the first tester is checked without errors, the electronic component is checked with the second tester, in which the specified total set of test criteria with extended tolerance limits is also tested. If an error occurs, the electronic component is sorted out and switched back to the first full mode.
  • the sequence of the second full mode corresponds to that of the first full mode. In contrast to the first full mode, the second full mode is repeated significantly less. In many cases it is sufficient if the second full mode is carried out with a single repetition and then immediately switched back to split mode.
  • the split mode is regularly changed over to the second full mode.
  • the frequency of the change from the split mode to the second full mode and the respective length of the second full mode can be predetermined by a user by selecting the predetermined number of the error-free electronic components to be checked in each case in the split mode and in the second full mode.
  • an additional second full mode ensures particularly high measurement reliability.
  • the measuring device and test station can be reduced by up to 50% in measuring and cycle times without, for example, having to accept loss of measuring parameters due to the deletion of measuring parameters.
  • the test capacity is increased without loss of measurement security and without additional investments.
  • Full mode also ensures that malfunctions or defects in the first or in the second tester are reliably detected.
  • the method according to the invention is particularly optimal in terms of speed if the subsets of defined test criteria checked on the two testers in the split mode are disjoint, ie if no criteria are checked twice.
  • the electronic component in the first and in the second full mode, is checked with the second tester using the same parameters as directly before with the first tester, but with extended tolerance limits. It follows from this that an electronic component that was found to be error-free when checking the first tester should ideally also pass as error-free when checking the second tester. If this is not the case, this can indicate a malfunction or a defect in the first or second tester.
  • the test criteria can include predefined values for voltages and / or currents to be applied, predefined target values and tolerance ranges for voltages present in the electronic component, in particular flux voltages and / or currents, in particular reverse currents and / or resistances, and defined time intervals. Depending on the components to be tested, a different number of different test criteria can be used. These test criteria can be selected by a user and programmed into the testers used in each case. The definition and programming of such test criteria in common testers is known to the person skilled in the art and therefore need not be explained in more detail here.
  • the first and second testers each have test contacts which are automatically connected to the external contacts of the electronic components being tested before the checking steps of the method and are released again from the external contacts after the checking steps.
  • This connection and disconnection can take place by means of a precisely working conveying device or by means of a conveyor belt which places the electronic components with their external contacts exactly on the test contacts of the respective tester.
  • the transport device can automatically move the electronic components to the first tester, to the second tester and further.
  • the method according to the invention can be automated particularly advantageously by providing such a conveying device.
  • Such an automated test method according to the invention can be used in-line, ie in the production line of the respective electronic components, as a result of which reliable statements can be made promptly about the quality of the components produced.
  • the testers and the conveying device can be controlled by a control system which is connected to the testers and to the conveying device. Depending on the selected test criteria, this control system controls the speed and the cycle of the movement of the conveying device and the test programs of the testers.
  • the invention is also implemented in a computer program for executing the method for checking electronic components.
  • the computer program contains program instructions that include a first tester and a second tester and / or a transport device and / or one with the first tester, with the second tester and with a Control device connected control system to execute such a method in an embodiment described above.
  • the computer program controls the sequence of the checking steps of the testers to be carried out in the context of the first full mode, the split mode and the second full mode and / or the synchronous, in particular clocked movement of the electronic components towards the testers and away from the testers.
  • the invention also relates to a computer program that is contained on a storage medium that is stored in a computer memory, that is contained in a read-only memory or in a ROM memory, or that is transmitted on an electrical carrier signal.
  • the invention also relates to a carrier medium, in particular a data carrier, such as a floppy disk, a zip drive, a streamer, a CD or a DVD, on which a computer program described above is stored.
  • the invention further relates to a computer system on which such a computer program is stored.
  • the invention relates to a method in which such a computer program is downloaded from an electronic data network, such as from the Internet, to a computer connected to the data network.
  • FIG. 1 shows a schematic illustration of a test station with a first tester and with a second tester
  • FIG. 2 shows a flow chart to illustrate the test method according to the invention.
  • FIG. 1 shows a schematic illustration of a test station 1 with a first tester 11 and with a second tester 12.
  • the first tester 11 arranged on the left has a first test contact 111 and a second test contact 112 on its surface.
  • the second tester 12 arranged on the right has a third test contact 121 and a fourth test contact 122 on its upper side.
  • FIG. 1 shows a first electronic component 13, a second electronic component 14 and a third electronic component 15, which are brought up to and carried on to the testers 11 and 12 by means of a conveyor belt, not shown.
  • the test contacts 111, 112, 121 and 122 are automatically connected to the external contacts of the electronic components 13-15.
  • the testers 11 and 12 are able to check the functionality of the electronic components 13-15 using a large number of test criteria.
  • the functions of testers 11 and 12 include impressing voltages and measuring currents, impressing currents and measuring voltages, measuring resistances or other electrical parameters and reversing polarities.
  • the testers 11 and 12 work synchronously, that is to say they acquire and check test criteria and parameters of successive electronic components at the same time.
  • FIG. 2 shows a flow diagram 2 to illustrate the test method according to the invention.
  • the flow diagram 2 has a “start” field, three “end” fields, a multiplicity of execution fields depicted in a rectangular manner and a multiplicity of decision fields depicted in a diamond shape.
  • the method according to the invention is divided into a first full mode, a split mode and a second full mode.
  • a quantity, in particular a production lot, of similar electronic components is provided.
  • the first full mode is always carried out.
  • Decision field 201 checks whether all the electronic components of the lot have already been tested. If this is the case, the method according to the invention is ended at this point. If this is not the case, the Leading field 202 continued, in which an untested electronic component is selected from the lot and made available. In the execution field 203, this component is checked by the first tester 11 with the total amount of the test criteria.
  • Decision field 204 asks whether an error has been found in this test. If this is the case, then the decision field 208 continues, in which the component is sorted out, and then the decision field 201 is continued. If no error is found during the check, the execution field 205 is continued, in which the component is tested by the second tester 12 with the total amount of the specified test criteria, but with extended tolerance limits.
  • a query is made as to whether an error has been found in the second tester 12. If this is the case, there is a measurement failure. In this case, a branch is also made to method step 208, in which the component is sorted out. If no error is found by the second tester 12 in this test, the query follows in decision field 207 whether n error-free components have been checked in succession. A user-defined value can be specified for the variable n.
  • the first full mode is continued with decision field 201. If n fault-free components have already been checked as a result, the first full mode is ended and the method according to the invention is continued with the split mode.
  • the split mode begins with decision field 301, in which it is first checked whether components to be tested are still present. If this is not the case, the method according to the invention is ended at this point. If this is the case, a further, not yet tested electronic component from the lot is selected and made available in the next execution field 302.
  • This component is then tested in the execution field 303 by the first tester 11. A first subset of the total of the specified test criteria is checked. In the subsequent decision field 304, a query is made as to whether a defective component has been found in this test. If this is the case, a branch is made to method step 308, in which the component is sorted out, and the method is then continued with decision field 301 in split mode. If no error is found by the first tester 11, the component is checked with the second tester 12 in the next execution field 305 on the basis of a second subset of the total amount of the specified test criteria. Subsequently, a decision is made in decision field 306 as to whether a defective component has been found.
  • the component is sorted out in accordance with method step 308, and the method is continued with decision field 301 in split mode. If no error is found in the component under test by the second tester 12, then a check is made in the subsequent decision field 307 to determine whether k components have already been tested in split mode. If this is not the case, method step 301 is continued. If this is the case, it means that the
  • Split mode is ended at this point and the second full mode is continued.
  • a check is made in decision field 401 as to whether there is another component that has not been tested. If this is not the case, the method according to the invention is ended at this point. If this is the case, a further component is selected and made available in execution field 402. This component is tested in the next decision field 403 by the first tester 11, which in turn is based on the total amount of the specified test criteria.
  • a query is then made as to whether a defective component has been found during this check. If this is the case, the component in question is sorted out in the subsequent method step 408 and the method according to the invention is continued with the decision field 401 in the second full mode. If this is not the case, the component is tested in the next execution field 405 by the second tester 12.
  • the same test criteria are used as in the check in method step 403, but with extended tolerance limits.
  • a query is made as to whether an error has been found during this check by the second tester 12. If this is the case, there is a measurement failure. In this case, the component in question is sorted out in accordance with method step 208, and the method is continued in the first full mode. If no error is found during the check by the second tester 12, the process continues with the decision field 407, in which a query is made as to whether m error-free components have already been checked in succession in the second full mode. If this is not the case, the second full mode is started starting with the process step 401 repeated. If m fault-free components have already been determined in succession in the second full mode, the method according to the invention is continued in split mode starting with method step 301.
  • the values for the variables n, k and m can be specified by a user. This allows you to set how many repetitions the first full mode, the split mode and the second full mode each provide.
  • the test criteria are also user-defined. The number of to
  • test criteria often increases proportionally with their complexity. For complex transistors, it is possible to test a variety of test criteria.
  • test criteria are checked redundantly by two testers 11 and 12 arranged one after the other, which results in a very reliable but time-consuming check.
  • the split mode In the split mode, all test criteria are divided between the two testers 11 and 12, thereby avoiding redundancy and at the same time ensuring that each test criterion is checked at least once.
  • the split mode works particularly well in terms of speed. Switching the first full mode upstream of the split mode means that the split mode is only entered when a certain number of electronic components have been tested without errors. By switching the second full mode into split mode it is ensured that a double 100% test is carried out regularly with the two testers 11 and 12, by means of which the accuracy of the test results is checked. can be watched. This reliably prevents errors in the operation of the testers.
  • test method according to the invention is explained in more detail below on the basis of exemplary embodiments with reference to FIGS. 1 and 2.
  • the electronic components under consideration are BAV 99 diodes, which were manufactured in the same production plant or production line.
  • the test criteria include measuring the forward voltage and measuring a reverse current 1 and a reverse current 2 in the components under consideration.
  • the forward voltage and the reverse current are characteristic electrical parameters of a diode.
  • a time window of 5 ms is provided for measuring the forward voltage.
  • a flow current IF 10 mA is applied to the electronic components via the test contacts 111 and 112 of the first tester 11 and via the test contacts 121 and 122 of the second tester 12 and the voltage drop generated thereby is measured.
  • the flow voltage UF measured by the first tester 11 in the electronic components must be less than 820 mV, the flow voltage UF measured by the second tester 12 must be less than 855 mV.
  • the reverse current IR measured by the first tester 11 in the electronic components must be less than 100 nA, the reverse current IR measured by the second tester 12 must be less than 150 nA.
  • the measurement time of 45 ms for checking the components results from the sum of the maximum time windows for the measurement of the forward voltage, the reverse current 1 and the reverse current 2.
  • split mode the measurement of these parameters is divided between the first tester 11 and the second tester 12 such that the forward voltage and the reverse current 1 are measured in the first tester 11 and only the reverse current 2 is measured in the second tester 12. Accordingly, the measurement time in split mode is 25 ms.
  • all x 30 electronic components of the lot under consideration are error-free.
  • the method according to the invention is first carried out in the first full mode.
  • the forward voltage, the reverse current 1 and the reverse current 2 are measured in succession on the first tester 11 and with extended tolerance limits on the second tester 12, no errors being detected by the testers 11 and 12. Then it is determined in method step 207 of flow chart 2 that ten fault-free components have been checked in succession.
  • the method according to the invention is continued with the split mode.
  • the first tester 11 checks the forward voltage and the reverse current 1 and the second tester 12 the reverse current 2 of the other electronic components.
  • This split mode is carried out in succession for the components 11-20 until it is determined in method step 307 of the flow diagram 2 that ten error-free components have been checked in succession in the split mode, whereupon a switch is made to the second full mode.
  • This second full mode is only carried out for the 21st component.
  • the flow voltage, the blocking current 1 and the blocking current 2 are checked by the first tester 11 and with extended tolerance limits by the second tester 12. There are no errors. Therefore, according to method step 407, the system switches back to the split mode in which the fault-free electronic components 22-30 are tested in succession. After the split mode has been run through for the 30th electronic component of the lot under consideration, it is determined in method step 301 according to FIG. 2 that there are no further components in the lot under consideration. The method according to the invention is thus ended. In the second exemplary embodiment, the fifth electronic component of the lot under consideration is faulty.
  • the method according to the invention begins in the first full mode.
  • the check according to method step 204 results in an error, since the first tester 11 detects a faulty flux voltage, a faulty reverse current 1 and a faulty reverse current 2 in the fifth electronic component under consideration.
  • the fifth electronic component is then sorted out in accordance with method step 208.
  • the following fault-free electronic components 6-15 are also tested in the first full mode.
  • the method according to the invention for the electronic components 16-25 is then carried out in split mode.
  • the second full mode is carried out for the 26th electronic component, after which the system switches back to the split mode, in which the electronic components 27-30 are tested.
  • step 301 it is then determined that the entire lot has been tested.
  • the method according to the invention has ended at this point.
  • the fifteenth electronic component of the lot under consideration is faulty.
  • the first full mode for the electronic components 1-10 is carried out.
  • the system then switches to split mode, which is carried out for the electronic components 11-20.
  • Checking the 15th electronic component with the first tester 11 in accordance with method steps 303 and 304 results in a faulty flow voltage and a faulty reverse current 1 of the 15th electronic component, which is then sorted out in accordance with method step 308.
  • the second full mode is carried out for the 21st electronic component.
  • the system switches back to the split mode, in which the electronic components 22-30 are tested.
  • process step 301 it is finally determined that the entire lot has been tested.
  • the method according to the invention is ended here.
  • a malfunction occurs in the second tester 12 from the 18th electronic component. This malfunction is that the forward voltage is measured incorrectly by the second tester 12.
  • the flawless electronic components 1-10 are checked in the first full mode. Then the invention
  • Procedure continued in split mode The flawless electronic components 11-17 are correctly tested by the first tester 11 and the second tester 12.
  • the malfunction of the second tester 12, which occurs from the 18th electronic component, is not recognized in split mode, because in split mode the second tester 12 only measures the reverse current 2 and not the forward voltage. Accordingly, the electronic components 18, 19 and 20 are also checked correctly in split mode.
  • the measurement failure of the second tester 12 is noticed in method step 406.
  • the 21st electronic component is then sorted out and the process is continued in the first full mode.
  • the second tester 12 also detects a faulty flow voltage in the method steps 205 and 206 of the flow diagram 2. Therefore, the electronic components 22-30 which are in themselves error-free are sorted out. After all the electronic components of the lot under consideration have been tested, the method according to the invention is ended in accordance with decision field 201.
  • Tester 12 but has not been determined by the first tester 11, who works with the same test criteria as the second tester 12, the user is informed that either the first tester 11 or the second tester 12 have a malfunction or a defect ,
  • the controlled interposition of the split mode in the method according to the invention significantly accelerates the test method.
  • a double 100% check of the specified test criteria with the two testers 11 and 12 involved is ensured, so that faulty components as well as malfunctions or defects of the testers are noticed promptly and reliably.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Die erfindungsgemäße Testvorrichtung umfasst einen ersten Tester (11) und einen zweiten Tester (12), die jeweils wenigstens einen Prüfkontakt (111, 112; 121, 122) zur Kontaktierung wenigstens eines Außenkontakts eines elektronischen Bauteils (13-15) aufweisen sowie eine Beförderungseinrichtung, die so ausgebildet ist, dass elektronische Bauteile (13-15) derart synchronisiert zu dem ersten Tester (11) und zu dem zweiten Tester (12) beförderbar sind, dass die Außenkontakte der elektronischen Bauteile (13-15) eine elektrische Verbindung mit den Prüfkontakten (111, 112; 121, 122) bilden. Über die Prüfkontakte (111, 112; 121, 122) sind Eingangsspannungen und Eingangsströme an die elektronischen Bauteile (13-15) anlegbar und die in den elektronischen Bauteilen (13-15) herrschenden Spannungen, Ströme und Widerstände messbar. Am Anfang des Testverfahrens wird solange eine zweifache 100 %-Messung durchgeführt, bis eine hinreichende Aussage über die Qualität der Testvorrichtung, insbesondere der Tester, getroffen werden kann.

Description

Beschreibung
Vorrichtung und Verfahren zum Testen von elektronischen Bauteilen
Die Erfindung betrifft eine Vorrichtung und ein Verfahren zum Testen von elektronischen Bauteilen.
Nach der Herstellung von elektronischen Bauteilen ist es oft notwendig, die hergestellten Bauteile einem Funktionstest zu unterziehen. Aus Zeit- und Kostengründen kann dabei oft keine zweite 100%-Prüfung aller relevanten Parameter bei allen hergestellten elektronischen Bauteilen vorgenommen werden. Vielmehr wird bei wenigen elektronischen Bauteilen eines herge- stellten Loses im Rahmen einer Stichprobe eine zweite 100%- Messung an einem Handmessplatz durchgeführt.
Die dabei eingesetzten Messinstrumente bzw. Messequipments bzw. Tester sind oft sehr empfindlich. Funktionsstörungen oder Ausfälle von solchen Testern werden bei solchen Tests oft nur spät erkannt.
Es ist daher Aufgabe der Erfindung, eine Vorrichtung sowie ein Verfahren zum Testen von elektronischen Bauteilen bereitzu- stellen, mit denen elektronische Bauteile zuverlässig und umfassend überprüft werden können. Dabei sollen in den verwendeten Testern auftretende Funktionsstörungen frühzeitig und sicher erkannt werden.
Diese Aufgaben werden durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen ünteransprüchen. Eine erfindungsgemäße Testvorrichtung für elektronische Bauteile umfasst einen ersten Tester und einen zweiten Tester, die jeweils wenigstens einen Prüfkontakt zur Kontaktierung wenigstens eines Außenkontakts eines elektronischen Bauteils aufweisen. Die Testvorrichtung verfügt weiterhin über eine Beförderungseinrichtung, insbesondere über ein Förderband, die bzw. das so ausgebildet ist, dass elektronische Bauteile synchronisiert zu dem ersten Tester, anschließend zu dem zweiten Tester und danach weiter befördert werden können. -Die Beförde- rung erfolgt dabei so präzise zu einer Testposition auf der Oberseite des Testers, dass die Außenkontakte der elektronischen Bauteile in dieser Testposition eine elektrische Verbindung mit den Prüfkontakten bilden. Über die Prüfkontakte können Spannungen und Ströme an die elektronischen Bauteile ange- legt und die in den elektronischen Bauteilen herrschenden
Spannungen, Ströme, Widerstände oder andere elektrische Parameter gemessen werden. Die Tester können die elektronischen Bauteile anhand einer bspw. durch einen Benutzer vorbestimmten Gesamtmenge von Prüfkriterien und anhand von Teilmengen dieser Gesamtmenge von Prüfkriterien überprüfen.
Dadurch, dass zwei unabhängige Tester hintereinander angeordnet sind, können mehrere auch gleichartige Tests für ein e- lektronisches Bauteil geschwindigkeitsoptimal direkt hinter- einander ausgeführt werden. Die abzuprüfenden Prüfkriterien können dabei redundant durch beide Tester nacheinander abgearbeitet werden, wodurch sich eine hohe Testsicherheit ergibt. Wenn die abzuprüfenden Prüfkriterien mittels Teilmengen auf die beiden Tester aufgeteilt werden, so ergibt sich ein sehr schneller Test, ohne dass auf das Abprüfen von Prüfkriterien verzichtet zu werden braucht. Durch eine derartige Testvorrichtung lassen sich elektronische Bauteile synchronisiert in-line, d. h. innerhalb des Fertigungsablaufs messen. Am Ende des Produktionszyklus stehen zuverlässige Aussagen über die Funktionsfähigkeit der produzier- ten elektronischen Bauteile zur Verfügung.
Die Prüfkriterien können vorgegebene Werte für an das elektronische Bauteil anzulegende Eingangsspannungen und/oder Eingangsströme, vorgegebene Sollwerte und Toleranzbereiche für in dem elektronischen Bauteil anliegende Spannungen, insbesondere Flussspannungen und/oder Ströme, insbesondere Sperrströme und/oder Widerstände sowie definierte Zeitintervalle umfassen. Dabei kann von den Testern eine beliebige Anzahl von individuell wählbaren Prüfkriterien verarbeitet werden.
In einer Ausführungsform der Testvorrichtung ist weiterhin eine Steuerungseinrichtung vorgesehen, welche mit dem ersten Tester, mit dem zweiten Tester und mit der Beförderungseinrichtung verbunden ist und welche diese steuert, mithilfe die- ser Steuerungseinrichtung kann die Testvorrichtung an die jeweils durchzuführenden Tests angepasst werden. Dabei können die von dem ersten und von dem zweiten Tester auszuführenden Testprogramme ausgewählt und verändert werden. Des weiteren kann die Geschwindigkeit und somit die Taktzeit der Beförde- rungseinrichtung genau an die jeweils durchzuführenden Testprogramme der Tester eingestellt werden.
Die Erfindung betrifft auch ein Verfahren zum Testen von elektronischen Bauteilen.
Zu Beginn des Verfahrens wird durch einen Benutzer eine Menge von Prüfkriterien festgelegt, die von den Testern für die durchzuführenden Tests verwendet werden. Dabei können Eingabe- und Ausgabeparameter, bspw. Spannungen, Ströme und Widerstände von einem Benutzer bauteilspezifisch vorgegeben werden. Für die Ausgabeparameter, die das elektronische Bauteil in Abhängigkeit von bestimmten festgelegten Eingabeparametern liefern soll, lassen sich Intervalle festlegen. Wenn die von den Testern gemessenen Ausgabeparameter innerhalb dieser Intervalle liegen, so hat das betreffende Bauteil den Test hinsichtlich dieses Parameters bestanden. Anderenfalls erfolgt eine Fehlermeldung. Weitere Prüfkriterien bilden bspw. das Null-Fehler- Kriterium in der zweiten 100%-Messung durch den zweiten Tester und Abweichungen definierter Parameter von der ersten zur zweiten Messung innerhalb zugelassener Toleranzen.
Zunächst wird dann eine Menge von zu überprüfenden, gleichar- tigen elektronischen Bauteilen bereitgestellt. Bei dieser Menge von gleichartigen elektronischen Bauteilen kann es sich insbesondere um ein Fertigungslos handeln.
Das erfindungsgemäße Verfahren unterteilt sich in einen ersten Vollmodus und in einen Splitmodus. Zu Beginn des erfindungsgemäßen Verfahrens wird jeweils der erste Vollmodus durchgeführt, bei dem zunächst ein elektronisches Bauteil aus der Menge von gleichartigen elektronischen Bauteilen ausgewählt und mit einem ersten Tester anhand einer vorgegebenen Menge von Prüfkriterien überprüft wird. Falls der erste Tester einen Fehler bei dem elektronischen Bauteil feststellt, wird das e- lektronische Bauteil aussortiert, und die Verfahrensschritte des Vollmodus beginnend mit dem Auswählen eines elektronischen Bauteils werden wiederholt. Wird kein Fehler festgestellt, wird das ausgewählte elektronische Bauteil anschließend mit einem zweiten Tester anhand der gleichen vorgegebenen Menge von Prüfkriterien überprüft. Falls der zweite Tester einen Fehler bei dem elektronischen Bauteil feststellt, wird das betreffende elektronische Bauteil aussortiert. Tritt am zweiten Tester bei den erweiterten Grenzen ein Messausfall auf, dann ist dies ein Hinweis auf ein Messproblem im System, da das Bauteil bei dem ersten Tester ohne Fehler bewertet wurde. Die vorgenannten Verfahrensschritte des ersten Vollmodus werden solange schleifenartig wiederholt, bis bei einer vorbestimmten Anzahl von überprüften Bauteilen in Folge keine Fehler bei dem zweiten Tester festgestellt worden sind.
Dann wird das Verfahren im Splitmodus fortgesetzt. Dabei wird zunächst ein weiteres elektronisches Bauteil aus der Menge von gleichartigen elektronischen Bauteilen ausgewählt, welches dann mit dem ersten Tester überprüft wird. Diese Überprüfung erfolgt anhand einer ersten Teilmenge der vorgegebenen Menge von Prüfkriterien. Falls dabei ein Fehler auftritt, wird das elektronische Bauteil aussortiert. Falls kein Fehler festgestellt wird, wird das elektronische Bauteil mit dem zweiten Tester überprüft, wobei eine zweite Teilmenge der vorgegebenen Menge von Prüfkriterien verwendet wird. Falls sich dabei ein Fehler ergibt, wird das betreffende elektronische Bauteil aussortiert.
In dem ersten Vollmodus erfolgt eine zweimalige 100%-Messung am Losanfang, also zwei vollständige Überprüfungen aller vor- gegebenen Prüfkriterien. Sind die definierten Prüfkriterien erfüllt, wird vom Vollmodus in den Splitmodus umgeschaltet, in dem die Gesamtmenge der Prüfkriterien, die im Vollmodus das Messprogramm des ersten Testers bildet, auf den ersten und auf den zweiten Tester verteilt wird.
Die Bestimmung der ersten und der zweiten Teilmenge der Prüfkriterien kann dabei durch einen Benutzer erfolgen. Es ist auch möglich, die Prüfkriterien automatisiert auf die beiden Tester aufzuteilen, bspw. derart, dass die Testdauer für die Überprüfung der Prüfkriterien der beiden Teilmengen auf den Testern in etwa übereinstimmt.
Mit dem erfindungsgemäßen Testverfahren lassen sich eine Vielzahl von elektronischen Bauteilen beinahe beliebiger Komplexität überprüfen, bspw. Dioden oder Transistoren. Je nach Komplexität der betrachteten elektronischen Bauteile können unterschiedliche Parameter von den Testern erfasst und gemessen werden. Bei komplexen Transistoren ist oft eine gleichzeitige Messung und Überprüfung von einer Vielzahl von verschiedenen Parametern nötig. Dies ist mit dem erfindungsgemäßen Verfahren einfach und geschwindigkeitsoptimal möglich.
Gemäß einem ersten Grundgedanken der Erfindung wird am Anfang des erfindungsgemäßen Testverfahrens solange eine zweifache 100%-Messung der zugrunde gelegten Parameter durchgeführt, bis eine hinreichende Aussage über die Qualität des gesamten Testsystems, insbesondere der Tester, der Verkabelung, der An- Schaltung und der Kontaktierung getroffen werden kann. Die
Dauer der zweifachen 100%-Messung kann durch die Vorgabe der Anzahl der fehlerfreien elektrischen Messungen, die den ersten Vollmodus in Folge durchlaufen müssen, bevor in den Splitmodus gewechselt wird, benutzerseitig bestimmt werden.
Gemäß einem zweiten Grundgedanken der Erfindung werden im Splitmodus ebenfalls sämtliche zu überprüfenden Testkriterien getestet, wobei die Testkriterien möglichst gleichmäßig auf die beiden Tester verteilt werden. Dadurch ist sichergestellt, dass sämtliche Parameter tatsächlich erfasst und gemessen werden. Durch das Verteilen der Testparameter auf die beiden beteiligten Tester wird ein deutlicher Geschwindigkeitsvorteil und dadurch eine Verkürzung der Taktzeit für das Testverfahren erreicht.
Gemäß einer ersten Ausführungsform des erfindungsgemäßen Verfahrens werden die Verfahrensschritte des ersten und des zweiten Vollmodus oder des Splitmodus so oft schleifenartig wiederholt, bis alle elektronischen Bauteile des Loses überprüft worden sind. Dabei kann eine hohe Fehleraufdeckungsrate bei gleichzeitig kurzer Verfahrenslaufdauer erreicht werden.
Gemäß einer vorteilhaften Weiterbildung der Erfindung werden die Verfahrensschritte des Splitmodus so oft schleifenartig wiederholt, bis eine vorbestimmte Anzahl von elektronischen Bauteilen im Splitmodus überprüft worden ist. Im Anschluss an den Splitmodus ist das Durchführen eines zweiten Vollmodus vorgesehen.
Im zweiten Vollmodus wird ein weiteres elektronisches Bauteil aus der Menge von gleichartigen elektronischen Bauteilen aus- gewählt und mit dem ersten Tester anhand der vorgegebenen Gesamtmenge von Prüfkriterien überprüft. Wird ein Fehler detek- tiert, wird das betreffende elektronische Bauteil aussortiert, Verläuft die Überprüfung des ersten Testers fehlerfrei, so schließt sich die Überprüfung des elektronischen Bauteils mit dem zweiten Tester an, bei der ebenfalls die vorgegebene Gesamtmenge von Prüfkriterien mit erweiterten Toleranzgrenzen abgetestet wird. Wenn dabei ein Fehler auftritt, wird das elektronische Bauteil aussortiert und zurück in den ersten Vollmodus gewechselt. Diese Verfahrensschritte des zweiten Vollmodus werden so lange schleifenartig wiederholt, bis im zweiten Vollmodus eine vorbestimmte Anzahl von fehlerfreien elektronischen Bauteilen in direkter Folge überprüft worden ist. Wenn im zweiten Vollmodus eine vorbestimmte Anzahl von fehlerfreien elektronischen Bauteilen in Folge festgestellt worden ist, so wird wieder in den Splitmodus zurück gewechselt .
Der zweite Vollmodus entspricht hinsichtlich des Ablaufs dem ersten Vollmodus . Im Unterschied zum ersten Vollmodus wird der zweite Vollmodus jedoch deutlich weniger wiederholt. In vielen Fällen ist es ausreichend, wenn der zweite Vollmodus nur mit einer einzigen Wiederholung ausgeführt wird und danach direkt wieder in den Splitmodus umgeschaltet wird.
Ein weiterer Grundgedanke der Erfindung besteht darin, dass von dem Splitmodus regelmäßig in den zweiten Vollmodus übergewechselt wird. Dabei kann durch einen Benutzer die Häufigkeit der Wechsel von dem Splitmodus in den zweiten Vollmodus sowie die jeweilige Länge des zweiten Vollmodus durch die Wahl der vorbestimmten Anzahl der jeweils im Splitmodus und im zweiten Vollmodus zu überprüfenden fehlerfreien elektronischen Bauteile vorgegeben werden.
Durch das Vorsehen eines zusätzlichen zweiten Vollmodus wird eine besonders hohe Mess-Sicherheit gewährleistet. Durch das abwechselnde Ausführen des geschwindigkeitsoptimalen Splitmodus und des besonders zuverlässigen Vollmodus kann eine bis zu 50% reduzierte Mess- und Zykluszeit der Testvorrichtung bzw. Teststation erreicht werden, ohne dass bspw. durch die Streichung von Messpärametern ein Verlust von Mess-Sicherheit hingenommen werden muss. Die Prüfkapazität wird dabei ohne Verlust von Mess-Sicherheit und ohne zusätzliche Investitionen erhöht. Durch das regelmäßige Zwischenschalten des zweiten
Vollmodus ist ebenfalls gewährleistet, dass Funktionsstörungen oder Defekte im ersten oder im zweiten Tester zuverlässig erkannt werden. Das erfindungsgemäße Verfahren ist dann besonders geschwindigkeitsoptimal, wenn die im Splitmodus auf den beiden Testern überprüften Teilmengen von definierten Testkriterien disjunkt sind, d. h. wenn keine Kriterien doppelt übergeprüft werden.
In einer vorteilhaften Weiterbildung der Erfindung erfolgt im ersten und im zweiten Vollmodus die Überprüfung des elektronischen Bauteils mit dem zweiten Tester zwar mittels der glei- chen Parameter wie direkt davor mit dem ersten Tester, jedoch mit erweiterten Toleranzgrenzen. Daraus ergibt sich, dass ein elektronisches Bauteil, das bei der Überprüfung des ersten Testers als fehlerfrei festgestellt worden ist, bei der Überprüfung des zweiten Testers idealerweise ebenfalls als fehler- frei durchgehen sollte. Ist dies nicht der Fall, so kann dies ein Hinweis auf eine Funktionsstörung oder auf einen Defekt des ersten oder zweiten Testers sein.
Die Prüfkriterien können vorgegebene Werte für anzulegende Spannungen und/oder Ströme, vorgegebene Sollwerte und Toleranzbereiche für in dem elektronischen Bauteil anliegende Spannungen, insbesondere Fluss-Spannungen und/oder Ströme, insbesondere Sperrströme und/oder Widerstände sowie definierte Zeitintervalle umfassen. Je nach zu testenden Bauteilen können eine unterschiedliche Anzahl von unterschiedlichen Prüfkriterien zum Einsatz kommen. Diese Prüfkriterien können dabei durch einen Benutzer ausgewählt und in die jeweils verwendeten Tester einprogrammiert werden. Das Festlegen und Einprogrammieren von solchen Prüfkriterien in gängige Tester ist dem Fachmann bekannt und braucht deshalb hier nicht näher erläutert zu werden. Gemäß einer vorteilhaften Weiterbildung der Erfindung weisen der erste und der zweite Tester jeweils Prüfkontakte auf, die vor den Überprüfungsschritten des Verfahrens automatisch mit dem Außenkontakten der getesteten elektronischen Bauteile ver- bunden und nach den Überprüfungsschritten wieder von den Außenkontakten gelöst werden. Dieses Verbinden und Lösen kann dabei durch eine präzise arbeitende Beförderungseinrichtung bzw. durch Beförderungsband erfolgen, die bzw. das die elektronischen Bauteile mit ihren Außenkontakten genau auf die Prüfkontakte des jeweiligen Testers aufsetzt. Die Beförderungseinrichtung kann dabei die elektronischen Bauteile automatisiert zu dem ersten Tester, zu dem zweiten Tester und weiter bewegen. Durch das Vorsehen einer solchen Beförderungseinrichtung kann das erfindungsgemäße Verfahren besonders vor- teilhaft automatisiert werden. Ein derart automatisiertes erfindungsgemäßes Prüfverfahren kann in-line, d. h. in der Produktionslinie der jeweiligen elektronischen Bauteile zum Einsatz kommen, wodurch sich zeitnah zuverlässige Aussagen über die Qualität der produzierten Bauteile treffen lassen.
Die Steuerung der Tester und der Beförderungseinrichtung kann durch ein Steuerungssystem erfolgen, das mit den Testern und mit der Beförderungseinrichtung verbunden ist. Dieses Steuerungssystem steuert in Abhängigkeit der ausgewählten Testkri- terien die Geschwindigkeit und den Takt der Bewegung der Beförderungseinrichtung und der Testprogramme der Tester.
Die Erfindung wird auch in einem Computerprogramm zum Ausführen des Verfahrens zum Überprüfen von elektronischen Bauteilen verwirklicht. Das Computerprogramm enthält dabei Programmanweisungen, die einen ersten Tester und einen zweiten Tester und/oder eine Beförderungseinrichtung und/oder eine mit dem ersten Tester, mit dem zweiten Tester und mit einer Beförde- rungseinrichtung verbundene Steuerungssystem veranlassen, ein solches Verfahren in einer vorstehend beschriebenen Ausführungsform auszuführen. Das Computerprogramm steuert dabei die Abfolge der im Rahmen des ersten Vollmodus, des Splitmodus und des zweiten Vollmodus vorzunehmenden Überprüfungsschritte der Tester und/oder die synchrone, insbesondere getaktete Bewegung der elektronischen Bauteile hin zu den Testern und wieder weg von den Testern. Durch das erfindungsgemäße Computerprogramm können elektronische Bauteile beinahe beliebiger Komplexität schnell und umfassend getestet werden.
Die Erfindung betrifft außerdem ein Computerprogramm, das auf einem Speichermedium enthalten ist, das in einem Computerspeicher abgelegt ist, das in einem Nur-Lese-Speicher bzw. in ei- nem ROM-Speicher enthalten ist oder das auf einem elektrischen Trägersignal übertragen wird. Die Erfindung betrifft auch ein Trägermedium, insbesondere einen Datenträger, wie bspw. eine Diskette, ein Zip-Laufwerk, einen Streamer, eine CD oder eine DVD, auf denen ein vorstehend beschriebenes Computerprogramm abgelegt ist. Ferner betrifft die Erfindung ein Computersystem, auf dem ein solches Computerprogramm gespeichert ist. Schließlich betrifft die Erfindung ein Verfahren, bei dem ein solches Computerprogramm aus einem elektronischen Datennetz, wie bspw. aus dem Internet auf einen an das Datennetz ange- schlossenen Computer heruntergeladen wird.
In durchgeführten Praxistests mit dem Testhandler der Bauform SOT3x3 wurden durch die Verwendung des erfindungsgemäßen Testverfahrens folgende Verkürzungen der Zykluszeit und damit der Taktzeit erreicht. Package SOT 323 und Package SOT 343 von 240 ms auf 220 ms (8%), Package SOT 363 S von 280 ms auf 220 ms (21%) sowie Package SOT 363 PN von 370 ms auf 250 ms (32%) . Dabei zeigte sich, dass sich bei langen Testintervallen besonders große Einsparungspotenziale ergeben. Bei einer Testzeit von weniger als 90 ms konnte anlagenbedingt keine Reduktion der Taktzeit erzielt werden.
Die Erfindung ist in den Figuren anhand eines Ausführungsbeispiels näher veranschaulicht.
Figur 1 zeigt eine schematische Darstellung einer Teststation mit einem ersten Tester und mit einem zweiten Tester,
Figur 2 zeigt ein Ablaufdiagramm zur Darstellung des erfindungsgemäßen Prüfverfahrens.
Figur 1 zeigt eine schematische Darstellung einer Teststation 1 mit einem ersten Tester 11 und mit einem zweiten Tester 12.
Der links angeordnete erste Tester 11 weist an seiner Oberflä- ehe einen ersten Prüfkontakt 111 und einen zweiten Prüfkontakt 112 auf. Der rechts angeordnete zweite Tester 12 verfügt an seiner Oberseite über einen dritten Prüfkontakt 121 und über einen vierten Prüfkontakt 122.
In Figur 1 sind ein erstes elektronisches Bauteil 13, ein zweites elektronisches Bauteil 14 und ein drittes elektronisches Bauteil 15 gezeigt, die mittels eines nicht gezeigten Beförderungsbandes an die Tester 11 und 12 heran und weitergeführt werden. Dabei werden die Prüfkontakte 111, 112, 121 und 122 automatisch mit den Außenkontakten der elektronischen Bauteile 13-15 verbunden. Die Tester 11 und 12 sind in der Lage, die elektronischen Bauteile 13-15 anhand einer Vielzahl von Testkriterien auf ihre Funktionsfähigkeit zu überprüfen. Zu den Funktionen der Tester 11 und 12 gehören das Einprägen von Spannungen und das Messen von Strömen, das Einprägen von Strömen und das Messen von Spannungen, das Messen von Widerständen oder von anderen elektrischen Parametern und das Vertauschen von Polaritäten. Die Tester 11 und 12 arbeiten im vorliegenden Ausführungsbeispiel synchron, d. h. sie erfassen und überprüfen Testkrite- rien und Parameter von aufeinander folgenden elektronischen Bauteilen gleichzeitig.
Figur 2 zeigt ein Ablaufdiagramm 2 zur Darstellung des erfindungsgemäßen Prüf erfahrens .
Das Ablaufdiagramm 2 weist ein "Start"-Feld, drei "Ende"- Felder, eine Vielzahl von rechteckig dargestellten Ausführungsfeldern und eine Vielzahl von rautenartig dargestellten Entscheidungsfeldern auf.
Das erfindungsgemäße Verfahren gliedert sich in einen ersten Vollmodus, in einen Splitmodus und in einen zweiten Vollmodus. Als Voraussetzung des Verfahrens wird eine Menge, insbesondere ein Fertigungslos von gleichartigen elektronischen Bauteilen bereitgestellt.
Zu Beginn des erfindungsgemäßen Verfahrens wird immer der erste Vollmodus ausgeführt.
In dem Entscheidungsfeld 201 wird überprüft, ob bereits alle elektronischen Bauteile des Loses getestet worden sind. Ist dies der Fall, so ist das erfindungsgemäße Verfahren an dieser Stelle beendet. Ist dies nicht der Fall, so wird mit dem Aus- führungsfeld 202 fortgesetzt, bei dem ein noch nicht getestetes elektronisches Bauteil aus dem Los ausgewählt und bereitgestellt wird. Im Ausführungsfeld 203 wird dieses Bauteil durch den ersten Tester 11 mit der Gesamtmenge der Testkrite- rien überprüft .
Im Entscheidungsfeld 204 wird abgefragt, ob bei diesem Test ein Fehler festgestellt worden ist. Ist dies der Fall, so wird mit dem Entscheidungsfeld 208 fortgesetzt, bei dem das Bauteil aussortiert wird, und anschließend wird mit dem Entscheidungsfeld 201 fortgefahren. Wird bei der Überprüfung kein Fehler festgestellt, so wird mit dem Ausführungsfeld 205 fortgefahren, bei dem das Bauteil durch den zweiten Tester 12 mit der Gesamtmenge der vorgegebenen Testkriterien, allerdings mit er- weiterten Toleranzgrenzen getestet wird.
Im nun folgenden Entscheidungsfeld 206 erfolgt eine Abfrage, ob ein Fehler beim zweiten Tester 12 festgestellt worden ist. Ist dies der Fall, so liegt ein Messausfall vor. In diesem Fall wird ebenfalls zu dem Verfahrensschritt 208 verzweigt, bei dem das Bauteil aussortiert wird. Wird bei diesem Test kein Fehler durch den zweiten Tester 12 festgestellt, so schließt sich im Entscheidungsfeld 207 die Abfrage an, ob n fehlerfreie Bauteile in Folge überprüft worden sind. Für die Variable n ist dabei ein benutzerdefinierter Wert vorgebbar.
Sind noch nicht n fehlerfreie Bauteile infolge überprüft worden, so wird der erste Vollmodus mit dem Entscheidungsfeld 201 fortgesetzt. Sind bereits n fehlerfreie Bauteile infolge über- prüft worden, so ist damit der erste Vollmodus beendet, und das erfindungsgemäße Verfahren wird mit dem Splitmodus fortgesetzt . Der Splitmodus beginnt mit dem Entscheidungsfeld 301, in dem zunächst überprüft wird, ob noch zu testende Bauteile vorhanden sind. Ist dies nicht der Fall, ist das erfindungsgemäße Verfahren an dieser Stelle beendet. Ist dies der Fall, so wird im nächsten Ausführungsfeld 302 ein weiteres, noch nicht getestetes elektronisches Bauteil aus dem Los ausgewählt und bereitgestellt.
Dieses Bauteil wird dann im Ausführungsfeld 303 von dem ersten Tester 11 getestet. Dabei wird eine erste Teilmenge der Gesamtmenge der vorgegebenen Testkriterien überprüft. Im darauffolgenden Entscheidungsfeld 304 wird abgefragt, ob bei diesem Test ein fehlerhaftes Bauteil festgestellt worden ist. Ist dies der Fall, so wird zu dem Verfahrensschritt 308 verzweigt, bei dem das Bauteil aussortiert wird, und das Verfahren wird daraufhin mit dem Entscheidungsfeld 301 im Splitmodus fortgesetzt. Wird durch den ersten Tester 11 kein Fehler festgestellt, so wird im nächsten Ausführungsfeld 305 das Bauteil mit dem zweiten Tester 12 anhand einer zweiten Teilmenge der Gesamtmenge der vorgegebenen Testkriterien überprüft. Anschließend wird im Entscheidungsfeld 306 abgefragt, ob dabei ein fehlerhaftes Bauteil festgestellt worden ist. Ist dies der Fall, so wird gemäß dem Verfahrensschritt 308 das Bauteil aussortiert, und das verfahren wird mit dem Entscheidungsfeld 301 im Splitmodus fortgesetzt. Wird bei dem Test durch den zweiten Tester 12 kein Fehler beim getesteten Bauteil festgestellt, so wird im darauffolgenden Entscheidungsfeld 307 überprüft, ob bereits k Bauteile im Splitmodus getestet worden sind. Ist dies nicht der Fall, so wird mit dem Verfahrensschritt 301 fortgefahren. Ist dies der Fall, so bedeutet dies, dass der
Splitmodus an dieser Stelle beendet und mit dem zweiten Vollmodus fortgefahren wird. Zu Beginn des zweiten Vollmodus wird im Entscheidungsfeld 401 überprüft, ob noch ein weiteres nicht getestetes Bauteil vorhanden ist. Ist dies nicht der Fall, so ist das erfindungsgemäße Verfahren an dieser Stelle beendet. Ist dies der Fall, so wird im Ausführungsfeld 402 ein weiteres Bauteil ausgewählt und bereitgestellt. Dieses Bauteil wird im nächsten Entscheidungsfeld 403 durch den ersten Tester 11 getestet, wobei wiederum die Gesamtmenge der vorgegebenen Testkriterien zugrunde gelegt wird.
Im nachfolgenden Entscheidungsfeld 404 wird daraufhin abgefragt, ob bei dieser Überprüfung ein fehlerhaftes Bauteil festgestellt worden ist. Ist dies der Fall, so wird das betreffende Bauteil im darauffolgenden Verfahrensschritt 408 aussortiert und das erfindungsgemäße Verfahren wird mit dem Entscheidungsfeld 401 im zweiten Vollmodus fortgeführt. Ist dies nicht der Fall, wird das Bauteil im nächsten Ausführungsfeld 405 durch den zweiten Tester 12 getestet. Dabei werden dieselben Testkriterien wie in der Überprüfung in Verfahrens- schritt 403, jedoch mit erweiterten Toleranzgrenzen zugrunde gelegt.
Im nun anschließenden Entscheidungsfeld 406 wird abgefragt, ob bei dieser Überprüfung durch den zweiten Tester 12 ein Fehler festgestellt worden ist. Ist dies der Fall, so liegt ein Messausfall vor. In diesem Fall wird das betreffende Bauteil gemäß dem Verfahrensschritt 208 aussortiert, und das Verfahren wird im ersten Vollmodus fortgesetzt. Wird bei der Überprüfung durch den zweiten Tester 12 kein Fehler festgestellt, so wird mit dem Entscheidungsfeld 407 fortgefahren, bei dem abgefragt wird, ob im zweiten Vollmodus bereits m fehlerfreie Bauteile in Folge überprüft worden sind. Ist dies nicht der Fall, so wird der zweite Vollmodus beginnend mit dem Verfahrens- schritt 401 wiederholt. Wurden bereits m fehlerfreie Bauteile in Folge im zweiten Vollmodus festgestellt, so wird das erfindungsgemäße Verfahren im Splitmodus beginnend mit dem Verfahrensschritt 301 fortgeführt.
Die Werte für die Variablen n, k und m können durch einen Benutzer vorgegeben werden. Dadurch kann eingestellt werden, wie viele Wiederholungen der erste Vollmodus, der Splitmodus und der zweite Vollmodus jeweils vorsehen. Die Testkriterien sind ebenfalls benutzerdefiniert vorgegeben. Die Anzahl der zum
Testen von elektronischen Bauteilen notwendigen Testkriterien nimmt oft proportional mit deren Komplexität zu. Für komplizierte Transistoren ist es dabei möglich, eine Vielzahl von Testkriterien abzuprüfen.
Im ersten und im zweiten Vollmodus werden dabei sämtliche Testkriterien redundant durch zwei nacheinander angeordnete Tester 11 und 12 abgeprüft, wodurch sich eine sehr zuverlässige, aber zeitintensive Überprüfung ergibt.
Im Splitmodus werden sämtliche Testkriterien auf die beiden Tester 11 und 12 aufgeteilt, wodurch eine Redundanz vermieden und gleichzeitig sichergestellt wird, dass jedes Testkriterium wenigstens einmal abgeprüft wird. Der Splitmodus arbeitet da- bei besonders geschwindigkeitsoptimal. Durch das Vorschalten des ersten Vollmodus vor den Splitmodus wird erreicht, dass erst dann in den Splitmodus übergegangen wird, wenn eine bestimmte Anzahl von elektronischen Bauteilen fehlerfrei getestet worden ist. Durch das Zwischenschalten des zweiten Vollmo- dus in den Splitmodus wird gewährleistet, dass regelmäßig eine doppelte 100%-Prüfung mit den beiden Testern 11 und 12 erfolgt, durch welche die Genauigkeit der Testergebnisse über- wacht werden kann. Fehler im Betrieb der Tester werden dadurch zuverlässig vermieden.
Falls im zweiten Vollmodus Fehler beim zweiten Testsystem festgestellt werden, so wird automatisch mit dem umfangreicheren ersten Vollmodus fortgefahren.
Nachfolgend ist das erfindungsgemäße Testverfahren anhand von Ausführungsbeispielen mit Bezug auf die Figuren 1 und 2 näher erläutert.
Bei den betrachteten elektronischen Bauteilen handelt es sich dabei um Dioden des Typs BAV 99, die in derselben Fertigungsanlage bzw. Fertigungsstraße hergestellt worden sind. Die Los- große beträgt x = 30, für die Variablen n, k und m sind im nachfolgenden Ausführungsbeispiel aus Anschauungsgründen die Werte n = 10, k = 10 und = 1 vorgegeben. Bei einem real ausgeführten Test können die Variablen n, k und m bspw. die Werte n = 500, k = 100 und m = 1 annehmen.
Die Testkriterien umfassen das Messen der Fluss-Spannung sowie das Messen eines Sperrstroms 1 und eines Sperrstroms 2 in den betrachteten Bauteilen. Bei der Fluss-Spannung und bei dem Sperrstrom handelt es sich um charakteristische elektrische Parameter einer Diode.
Für die Messung der Fluss-Spannung ist ein Zeitfenster von 5 ms vorgesehen. Dabei wird über die Prüf ontakte 111 und 112 des ersten Testers 11 sowie über die Prüfkontakte 121 und 122 des zweiten Testers 12 ein Fluss-Strom IF = 10mA an die elektronischen Bauteile angelegt und der dadurch erzeugte Spannungsabfall gemessen. Die vom ersten Tester 11 in den elektronischen Bauteilen gemessene Fluss-Spannung UF muss kleiner als 820 mV sein, die vom zweiten Tester 12 gemessene Fluss- Spannung UF muss kleiner als 855 mV sein.
Für das Messen des Sperrstroms 1 und des Sperrstroms 2 ist ein Zeitfenster von jeweils 20 ms, insgesamt 40 ms erforderlich. Dabei werden die Prüfkontakte 111 und 112 des ersten Testers 11 sowie die Prüfkontakte 121 und 122 des zweiten Testers 12 so polarisiert, dass die Diode sperrt. Dann wird eine Sperrspannung ÜR = 70 V eingeprägt und der dadurch erzeugte Sperrstrom gemessen. Der vom ersten Tester 11 in den elektronischen Bauteilen gemessene Sperrstrom IR muss kleiner als 100 nA sein, der vom zweiten Tester 12 gemessene Sperrstrom IR muss kleiner als 150 nA sein.
Im ersten und im zweiten Vollmodus ergibt sich die Messzeit von 45 ms für die Überprüfung der Bauteile aus der Summe der maximalen Zeitfenster für die Messung der Fluss-Spannung, des Sperrstroms 1 und des Sperrstroms 2.
Im Splitmodus wird die Messung dieser Parameter derart auf den ersten Tester 11 und auf den zweiten Tester 12 aufgeteilt, dass bei dem ersten Tester 11 die Fluss-Spannung sowie der Sperrstrom 1 und bei dem zweiten Tester 12 nur der Sperrstrom 2 gemessen werden. Dementsprechend ergibt sich die Mess- zeit im Splitmodus zu 25 ms.
Im ersten Ausführungsbeispiel sind alle x = 30 elektronischen Bauteile des betrachteten Loses fehlerfrei.
Das erfindungsgemäße Verfahren wird zunächst im ersten Vollmodus durchgeführt. Dabei werden für das erste elektronische Bauteil 13, für das zweite elektronischen Bauteil 14, für das dritte elektronische Bauteil 15 und für sieben weitere elek- tronische Bauteile die Fluss-Spannung, der Sperrstrom 1 und der Sperrstrom 2 nacheinander an dem ersten Tester 11 und mit erweiterten Toleranzgrenzen an dem zweiten Tester 12 gemessen, wobei durch die Tester 11 und 12 keine Fehler detektiert er- den. Dann wird im Verfahrensschritt 207 des Ablaufdiagramms 2 festgestellt, dass zehn fehlerfreie Bauteile in Folge überprüft worden sind.
Dementsprechend wird das erfindungsgemäße Verfahren mit dem Splitmodus fortgesetzt. Dabei überprüft der erste Tester 11 die Fluss-Spannung und den Sperrstrom 1 und der zweite Tester 12 den Sperrstrom 2 der weiteren elektronischen Bauteile. Dieser Splitmodus wird nacheinander für die Bauteile 11-20 durchgeführt, bis im Verfahrensschritt 307 des Ablaufdiagramms 2 festgestellt wird, dass im Splitmodus zehn fehlerfreie Bauteile in Folge überprüft worden sind, woraufhin in den zweiten Vollmodus umgeschaltet wird.
Dieser zweite Vollmodus wird nur für das 21. Bauteil durchge- führt. In diesem Vollmodus erfolgt jeweils eine Überprüfung der Fluss-Spannung, des Sperrstroms 1 und des Sperrstroms 2 durch den ersten Tester 11 und mit erweiterten Toleranzgrenzen durch den zweiten Tester 12. Dabei ergeben sich keine Fehler. Daher wird gemäß dem Verfahrensschritt 407 in den Splitmodus zurückgeschaltet, in dem nacheinander die fehlerfreien elektronischen Bauteile 22-30 getestet werden. Nach dem Durchlauf des Splitmodus für das 30. elektronische Bauteil des betrachteten Loses wird in dem Verfahrensschritt 301 gemäß Figur 2 festgestellt, dass keine weiteren Bauteile in dem betrachteten Los vorhanden sind. Damit ist das erfindungsgemäße Verfahren beendet . Im zweiten Ausführungsbeispiel ist das fünfte elektronische Bauteil des betrachteten Loses fehlerhaft.
Im zweiten Ausführungsbeispiel beginnt das erfindungsgemäße Verfahren im ersten Vollmodus. Bei dem fünften elektronischen Bauteil ergibt die Überprüfung gemäß Verfahrensschritt 204 einen Fehler, da der erste Tester 11 bei dem betrachteten fünften elektronischen Bauteil eine fehlerhafte Fluss-Spannung, einen fehlerhaften Sperrstrom 1 sowie einen fehlerhaften Sperrstrom 2 feststellt. Das fünfte elektronische Bauteil wird daraufhin gemäß Verfahrensschritt 208 aussortiert. Die folgenden fehlerfreien elektronischen Bauteile 6-15 werden ebenfalls im ersten Vollmodus getestet. Danach wird das erfindungsgemäße Verfahren für die elektronischen Bauteile 16-25 im Splitmodus durchgeführt. Für das 26. elektronische Bauteil wird der zweite Vollmodus durchgeführt, danach wird wieder in den Splitmodus zurückgeschaltet, in dem die elektronischen Bauteile 27-30 getestet werden. Im Verfahrensschritt 301 wird dann festgestellt, dass das ganze Los abgetestet worden ist. Das erfin- dungsgemäße Verfahren ist an dieser Stelle zu Ende.
Im dritten Ausführungsbeispiel ist das fünfzehnte elektronische Bauteil des betrachteten Loses fehlerhaft.
Im dritten Ausführungsbeispiel wird der erste Vollmodus für die elektronischen Bauteile 1-10 durchgeführt. Danach wird in den Splitmodus umgeschaltet, der für die elektronischen Bauteile 11-20 durchgeführt wird. Die Überprüfung des 15. elektronischen Bauteils mit dem ersten Tester 11 gemäß den Verfah- rensschritten 303 und 304 ergibt eine fehlerhafte Fluss- Spannung sowie einen fehlerhaften Sperrstrom 1 des 15. elektronischen Bauteils, das daraufhin gemäß dem Verfahrensschritt 308 aussortiert wird. Im Anschluss an die Durchführung des Splitmodus für die elektronischen Bauteile 11-20 wird für das 21. elektronische Bauteil der zweite Vollmodus durchgeführt. Danach wird wieder in den Splitmodus zurückgeschaltet, in dem die elektronischen Bauteile 22-30 getestet werden. Im Verfah- rensschritt 301 wird schließlich festgestellt, dass das gesamte Los abgetestet worden ist. Das erfindungsgemäße Verfahren wird hier beendet.
Bei dem vierten Ausführungsbeispiel tritt ab dem 18. elektro- nischen Bauteil eine Funktionsstörung im zweiten Tester 12 auf. Diese Funktionsstörung besteht darin, dass die Fluss- Spannung durch den zweiten Tester 12 falsch gemessen wird.
Die fehlerfreien elektronischen Bauteile 1-10 werden im ersten Vollmodus überprüft. Anschließend wird das erfindungsgemäße
Verfahren im Splitmodus fortgeführt. Die fehlerfreien elektronischen Bauteile 11-17 werden von dem ersten Tester 11 und von dem zweiten Tester 12 korrekt getestet. Die ab dem 18. elektronischen Bauteil auftretende Funktionsstörung des zweiten Testers 12 wird im Splitmodus nicht erkannt, denn im Splitmodus misst der zweite Tester 12 nur den Sperrstrom 2 und nicht die Fluss-Spannung. Dementsprechend werden auch die elektronischen Bauteile 18, 19 und 20 im Splitmodus korrekt überprüft. Beim 21. getesteten elektronischen Bauteil, das im zweiten Vollmodus getestet wird, wird der Messausfall des zweiten Testers 12 im Verfahrensschritt 406 bemerkt. Das 21. elektronische Bauteil wird daraufhin aussortiert und das Verfahren im ersten Vollmodus fortgesetzt. Auch bei den fehlerfreien elektronischen Bauteilen 22-30 detektiert der zweite Tester 12 in den Verfahrensschritten 205 und 206 des Ablaufdiagramms 2 jeweils eine fehlerhafte Fluss-Spannung. Daher werden die an sich fehlerfreien elektronischen Bauteile 22-30 aussortiert. Nachdem alle elektronischen Bauteile des betrachteten Loses abgetestet worden sind, wird gemäß dem Entscheidungsfeld 201 das erfindungsgemäße Verfahren beendet.
Durch die Tatsache, dass die fehlerhafte Fluss-Spannung bei den elektronischen Bauteilen 21-30 stets durch den zweiten
Tester 12, nicht aber durch den ersten Tester 11 festgestellt worden ist, der ja mit den gleichen Testkriterien arbeitet wie der zweite Tester 12, erhält der Benutzer den Hinweis, dass entweder der erste Tester 11 oder der zweite Tester 12 eine Funktionsstörung oder einen Defekt aufweisen.
Durch das kontrollierte Zwischenschalten des Splitmodus in dem erfindungsgemäßen Verfahren wird eine deutliche Beschleunigung des Testverfahrens erreicht. Durch das regelmäßige Umschalten von dem Splitmodus in den zweiten Vollmodus wird eine doppelte 100%-Prüfung der vorgegebenen Testkriterien mit den beiden beteiligten Testern 11 und 12 sichergestellt, so dass fehlerhafte Bauteile sowie Funktionsstörungen oder Defekte der Tester zeitnah und zuverlässig bemerkt werden.

Claims

Patentansprüche
1. Testvorrichtung für elektronische Bauteile mit den folgenden Merkmalen: - ein erster Tester (11) mit wenigstens einem Prüfkontakt (111, 112) zur Kontaktierung wenigstens eines Außenkontakts eines elektronischen Bauteils (13-15) , ein zweiter Tester (12) mit wenigstens einem Prüfkon- takt (121, 122) zur Kontaktierung wenigstens eines Au- ßenkontakts eines elektronischen Bauteils (13-15) , eine Beförderungseinrichtung, die so ausgebildet ist, dass elektronische Bauteile (13-15) derart synchronisiert zu dem ersten Tester (11) und zu dem zweiten Tester (12) beförderbar sind, dass die Außenkontakte der elektronischen Bauteile (13-15) eine elektrische Verbindung mit den Prüfkontakten (111, 112; 121, 122) bilden, wobei über die Prüfkontakte (111, 112; 121, 122) Eingangsspannungen und Eingangsströme an die elektronischen Bau- teile (13-15) anlegbar sind, wobei die in den elektronischen Bauteilen (13-15) herrschenden Spannungen, Ströme, Widerstände und andere elektrische Parameter messbar sind, wobei der erste Tester (11) und der zweite Tester (12) so ausgebildet sind, dass die elektronischen Bauteile (13-15) anhand einer vorbestimmten Gesamtmenge von Prüfkriterien und anhand von Teilmengen dieser Gesamtmenge von Prüfkriterien überprüfbar sind.
2. Testvorrichtung für elektronische Bauteile nach An- spruch 1, dadurch gekennzeichnet, dass die Prüfkriterien vorgegebene Werte für an das elektronische Bauteil (13-15) anzulegende Spannungen und/oder Strö- me, vorgegebene Sollwerte und Toleranzbereiche für in dem elektronischen Bauteil (13-15) anliegende Spannungen, insbesondere Flussspannungen und/oder Ströme, insbesondere Sperrströme und/oder Widerstände sowie definierte Zeitin- tervalle umfassen.
3. Testvorrichtung für elektronische Bauteile nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass eine Steuerungseinrichtung vorgesehen ist, welche den ersten Tester (11), den zweiten Tester (12) und die Beförderungseinrichtung steuert.
4. Verfahren zum Testen von elektronischen Bauteilen, bei dem zunächst eine Menge von gleichartigen elektronischen Bauteilen (13-15) bereitgestellt wird, wobei das Verfahren einen ersten Vollmodus und einen Splitmodus aufweist, wobei der erste Vollmodus das schleifenartige Wiederholen der folgenden Verfahrensschritte vorsieht, bis bei einer vorbestimmten Anzahl von überprüften elektrischen Bauteilen (13-15) keine Fehler festgestellt werden, a) Auswählen eines elektronischen Bauteils (13), b) Überprüfen des elektronischen Bauteils (13) mit einem ersten Tester (11) anhand einer vorgegebenen Menge von Prüfkriterien, c) Falls der erste Tester (11) einen Fehler bei dem elektronischen Bauteil (13) feststellt: Aussortieren des e- lektronischen Bauteils (13) und Fortsetzen mit Verfahrensschritt a) , d) Überprüfen des elektronischen Bauteils (13) mit einem zweiten Tester (12) anhand der vorgegebenen Menge von Prüfkriterien, e) Falls der zweite Tester (12) einen Fehler bei dem e- lektronischen Bauteil (13) feststellt: Aussortieren des elektronischen Bauteils (13) , und wobei der Splitmodus das schleifenartige Wiederholen der folgenden Verfahrensschritte vorsieht: f) Auswählen eines weiteren elektronischen Bauteils (14), g) Überprüfen des elektronischen Bauteils (14) mit dem ersten Tester (11) anhand einer ersten Teilmenge der vorgegebenen Menge von Prüfkriterien, h) Falls der erste Tester (11) einen Fehler bei dem elektronischen Bauteil (14) feststellt: Aussortieren des elektronischen Bauteils (14) , i) Überprüfen des elektronischen Bauteils (14) mit dem zweiten Tester (12) anhand einer zweiten Teilmenge der vorgegebenen Menge von Prüfkriterien, j) Falls der zweite Tester (12) einen Fehler bei dem elektronischen Bauteil (14) feststellt: Aussortieren des elektronischen Bauteils (14) .
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Verfahrensschritte des ersten Vollmodus und/oder des Splitmodus so oft schleifenartig wiederholt werden, bis alle elektronischen Bauteile (13-15) überprüft worden sind.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Verfahrensschritte des Splitmodus so oft schleifenar- tig wiederholt werden, bis im Splitmodus eine vorbestimmte Anzahl von fehlerfreien elektronischen Bauteilen (13-15) überprüft worden ist, und wobei im Anschluss an den Splitmodus ein zweiter Vollmodus vorgesehen ist, der solange das schleifenartige Wiederholen der folgenden Verfahrensschritte vorsieht, bis eine vorbestimmte Anzahl von fehlerfreien elektronischen Bauteilen (13-15) festgestellt worden ist k) Auswählen eines weiteren elektronischen Bauteils (15), 1) Überprüfen des elektronischen Bauteils (15) mit dem ersten Tester (11) anhand der vorgegebenen Menge von Prüfkriterien, m) Falls der erste Tester (11) einen Fehler bei dem elektronischen Bauteil (15) feststellt: Aussortieren des e- lektronischen Bauteils (15), n) Überprüfen des elektronischen Bauteils (15) mit dem zweiten Tester (12) anhand der vorgegebenen Menge von Prüfkriterien, o) Falls der zweite Tester (12) einen Fehler bei dem e- lektronischen Bauteil (15) feststellt: Aussortieren des elektronischen Bauteils (15) und Wechseln in den ersten Vollmodus .
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass in den Splitmodus gewechselt wird, wenn im zweiten Vollmodus eine vorbestimmte Anzahl von fehlerfreien elektroni- sehen Bauteilen (13-15) festgestellt worden ist.
8. Verfahren nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, dass die in den Verfahrensschritten g) und i) des Splitmodus betrachteten Teilmengen von definierten Prüfkriterien dis- junkt sind.
9. Verfahren nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, dass die Überprüfung des elektronischen Bauteils (13) in Schritt d) des ersten Vollmodus und in Schritt n) des zweiten Vollmodus mit gegenüber der in Schritt b) des ersten Vollmodus bzw. in Schritt 1) des zweiten Vollmodus vorgenommenen Überprüfung erweiterten Toleranzgrenzen erfolgt.
10. Verfahren nach einem der Ansprüche 4 bis 9, dadurch gekennzeichnet, dass die Prüfkriterien vorgegebene Werte für an das elektronische Bauteil (13-15) anzulegende Eingangsspannungen und/oder Eingangsströme, vorgegebene Sollwerte und Tole- ranzbereiche für in dem elektronischen Bauteil (13-15) anliegende Spannungen, insbesondere Flussspannungen und/oder Ströme, insbesondere Sperrströme und/oder Widerstände und/oder andere elektrische Parameter sowie definierte Zeitintervalle umfassen.
11. Verfahren nach einem der Ansprüche 4 bis 10, dadurch gekennzeichnet, dass der erste Tester (11) und der zweite Tester (12) jeweils Prüfkontakte (111, 112; 121, 122) aufweisen, die vor den Überprüfungsschritten c) , e) , i) , k) , o) und r) automatisiert mit den Außenkontakten des elektronischen Bauteils (13-15) verbunden werden und nach den Überprüfungsschritten c) , e) , i) , k) , o) und r) wieder automatisiert von den Außenkontakten des elektronischen Bauteils (13-15) gelöst werden.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass eine Beförderungseinrichtung vorgesehen ist, das die e- lektronischen Bauteile (13-15) automatisiert zu dem ersten Tester (11), zu dem zweiten Tester (12) und weiter bewegt.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass ein Steuerungssystem vorgesehen ist, das mit dem ersten Tester (11) und mit dem zweiten Tester (12) und/oder mit der Beförderungseinrichtung verbunden ist.
14. Computerprogramm mit Programmanweisungen, die einen ersten Tester (11) und einen zweiten Tester (12) und/oder eine Beförderungseinrichtung und/oder ein mit dem ersten Tester (11) , mit dem zweiten Tester (12) und mit einer Beförde- rungseinrichtung verbundenes Steuerungssystem veranlassen, ein Verfahren zum Testen von elektronischen Bauteilen (13- 15) nach einem der Ansprüche 4 bis 13 auszuführen.
15. Computerprogramm nach Anspruch 14, das auf einem Speicher- medium oder in einem Computerspeicher enthalten ist.
16. Computerprogramm nach Anspruch 14, das auf einem elektrischen Trägersignal übertragen wird.
17. Trägermedium, insbesondere Datenträger, auf dem ein Computerprogramm abgelegt ist, das Programmanweisungen enthält, die einen ersten Tester (11) und einen zweiten Tester (12) und/oder eine Beförderungseinrichtung und/oder ein mit dem ersten Tester (11), mit dem zweiten Tester (12) und mit einer Beförderungseinrichtung verbundenes Steuerungssystem veranlassen, ein Verfahren zum Testen von elektronischen Bauteilen (13-15) nach einem der Ansprüche 4 bis 13 auszuführen.
PCT/DE2004/001146 2003-06-25 2004-06-04 Vorrichtung und verfahren zum testen von elektronischen bauteilen WO2005008270A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/316,342 US7221180B2 (en) 2003-06-25 2005-12-23 Device and method for testing electronic components

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10328719A DE10328719B4 (de) 2003-06-25 2003-06-25 Verfahren zum Testen von elektronischen Bauteilen
DE10328719.1 2003-06-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/316,342 Continuation US7221180B2 (en) 2003-06-25 2005-12-23 Device and method for testing electronic components

Publications (1)

Publication Number Publication Date
WO2005008270A1 true WO2005008270A1 (de) 2005-01-27

Family

ID=34071551

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2004/001146 WO2005008270A1 (de) 2003-06-25 2004-06-04 Vorrichtung und verfahren zum testen von elektronischen bauteilen

Country Status (3)

Country Link
US (1) US7221180B2 (de)
DE (1) DE10328719B4 (de)
WO (1) WO2005008270A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7835881B1 (en) * 2006-04-24 2010-11-16 Invantest, Inc. System, method, and computer program product for testing and re-testing integrated circuits
CN105403801B (zh) * 2015-11-23 2018-08-21 东莞市冠佳电子设备有限公司 一种自动化老化测试生产线
CN112233998B (zh) * 2020-09-27 2024-05-31 佛山市国星半导体技术有限公司 一种led芯片的分档方法
CN115041429B (zh) * 2022-08-15 2023-01-31 中国电子科技集团公司第三十研究所 一种通信模块类产品多品种混线测试装置及方法
CN118181963A (zh) * 2024-05-20 2024-06-14 自贡国铨电子有限公司 一种电子元件检验喷码***

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985673A (en) * 1988-06-03 1991-01-15 Tokyo Seimitsu Co., Ltd. Method and system for inspecting plural semiconductor devices
WO1994018637A1 (en) * 1993-02-11 1994-08-18 Gardiner Communications Corporation Method of manufacturing utilizing master test result feedback to slave test stations
US5589765A (en) * 1995-01-04 1996-12-31 Texas Instruments Incorporated Method for final testing of semiconductor devices
US6043443A (en) * 1998-01-23 2000-03-28 Lucent Technologies Inc. Fabrication of semiconductor devices
US6154712A (en) * 1996-07-24 2000-11-28 Siemens Aktiengesellschaft Test procedure and test station for carrying out the test procedure
US20030005376A1 (en) * 2001-05-14 2003-01-02 Lee Kyu Sung System and method for automatically analyzing and managing loss factors in test process of semiconductor integrated circuit devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066822A (en) * 1995-07-28 2000-05-23 Advantest Corporation Semiconductor device testing apparatus and semiconductor device testing system having a plurality of semiconductor device testing apparatus
JPH1139180A (ja) 1997-07-16 1999-02-12 Mitsubishi Electric Corp 半導体デバイステストシステムおよびそのサーバ装置
JP2000193717A (ja) * 1998-12-25 2000-07-14 Ando Electric Co Ltd Ｉｃデバイスの抜き取り検査方法
US6731127B2 (en) * 2001-12-21 2004-05-04 Texas Instruments Incorporated Parallel integrated circuit test apparatus and test method
US6975028B1 (en) * 2003-03-19 2005-12-13 Delta Design, Inc. Thermal apparatus for engaging electronic device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985673A (en) * 1988-06-03 1991-01-15 Tokyo Seimitsu Co., Ltd. Method and system for inspecting plural semiconductor devices
WO1994018637A1 (en) * 1993-02-11 1994-08-18 Gardiner Communications Corporation Method of manufacturing utilizing master test result feedback to slave test stations
US5589765A (en) * 1995-01-04 1996-12-31 Texas Instruments Incorporated Method for final testing of semiconductor devices
US6154712A (en) * 1996-07-24 2000-11-28 Siemens Aktiengesellschaft Test procedure and test station for carrying out the test procedure
US6043443A (en) * 1998-01-23 2000-03-28 Lucent Technologies Inc. Fabrication of semiconductor devices
US20030005376A1 (en) * 2001-05-14 2003-01-02 Lee Kyu Sung System and method for automatically analyzing and managing loss factors in test process of semiconductor integrated circuit devices

Also Published As

Publication number Publication date
US7221180B2 (en) 2007-05-22
DE10328719A1 (de) 2005-02-24
US20060132156A1 (en) 2006-06-22
DE10328719B4 (de) 2007-02-01

Similar Documents

Publication Publication Date Title
DE3825260C2 (de) Verfahren zur fehlerdiagnose an elektrischen schaltungen und anordnung zum durchfuehren des verfahrens
DE3516755C2 (de)
DE3111852C2 (de)
DE2854549C2 (de)
EP0507168B1 (de) Verfahren zum Testen von auf Platinen eingelöteten integrierten Halbleiterschaltkreisen und Verwendung eines Transistortesters für dieses Verfahren
DE3877862T2 (de) Bestimmung der ausrichtung von bauteilen.
DE3888301T2 (de) Digitalschaltungsprüfgerät.
DE3702408C2 (de)
DE10129329A1 (de) Fehlersimulationsverfahren und Fehlersimulator für einen Halbleiter-IC
DE2121330C3 (de) Verfahren und Schaltungsanordnung zum Prüfen digital arbeitender elektronischer Geräte und ihrer Bauteile
DE69021036T2 (de) Test-Anordnungssystem für integrierte Schaltungen unter Verwendung von lateralen Transistoren.
DE10328719B4 (de) Verfahren zum Testen von elektronischen Bauteilen
DE1929850A1 (de) Schaltungspruefeinrichtung
DE19527744A1 (de) Eingangsschaltung für einen Raddrehzahlsensor
DE10313264A1 (de) Verfahren zum Testen von Bauelementen einer Schaltungsplatine
DE3715163A1 (de) Elektrische pruefschaltung
DE2903383C2 (de) Separates Testgerät für adressierbare Schaltungen
DE69320535T2 (de) Verfahren zum Prüfen der Verbindungen elektronischer Karten
DE4309842C1 (de) Verfahren zum Testen von Platinen und Vorrichtung zur Durchführung des Verfahrens
EP3807660B1 (de) Verfahren und vorrichtung zum elektrischen prüfen einer elektrischen baugruppe
DE19819264A1 (de) Verfahren zum Testen einer integrierten Schaltungsanordnung und integrierte Schaltungsanordnung hierfür
AT391952B (de) Schaltungsanordnung zur auswertung eines von einem pruefling, z.b. einer flachbaugruppe, abgegebenen testsignals
DE3401292C2 (de)
DE4429556C2 (de) Verfahren zur Ermittlung fehlerbehafteter Schaltungsknoten einer elektronischen Schaltung
DE10152086B4 (de) Verfahren zum Testen einer Mehrzahl von Bauelementen auf einem Wafer mit einer gemeinsamen Datenleitung und einer gemeinsamen Versorgungsleitung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11316342

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 11316342

Country of ref document: US

122 Ep: pct application non-entry in european phase