DE1929850A1

DE1929850A1 - Schaltungspruefeinrichtung

Info

Publication number: DE1929850A1
Application number: DE19691929850
Authority: DE
Inventors: Nicholas Dewolf
Original assignee: Teradyne Inc
Current assignee: Teradyne Inc
Priority date: 1968-06-14
Filing date: 1969-06-12
Publication date: 1970-01-02
Also published as: GB1278632A; JPS5037991B1; FR2010912A1; US3562644A; GB1278631A

Description

Patentanwalt· Dlpl.-Ing. R. Beetz u. Dipl.-!ng. Lamprecht 65-H.664P 12.6.1969

Teradyne , Inc. Boston (Mass.), V.St.A.

Schaltungsprüfeinrichtung

Die Erfindung betrifft das Messen und Prüfen, insbesondere eine Prüfeinrichtung zum Schnellprüfen der Qualität und der Funktion elektrischer Schaltungen,,

Die Einführung der integrierten Schaltung hat die Schwierigkeiten beträchtlich erhöht, denen sich Hersteller und Anwender elektronischer Schaltungen bei der Prüfung der Schaltungen zur Qualitätskontrolle, Inspektion und Wertung gegenübersehen. Das trifft besonders für digitale Schaltungen zu, in denen die zu einem beliebigen Zeitpunkt tatsächlich wirksame Schaltung eine Funktion der Folge der in die Eingangsanschlüsse eingespeisten Signale ist. Eine sehr große Anzahl von Prüfungen ist nötig, um festzustellen, ob eine derartige Schaltung innerhalb der Spezifikationen unter allen möglicherweise auftretenden Bedingungen arbeitet. Zum Beispiel besteht eine allgemein verwendete einfachere Schaltung in einer gasdichtgekapselten 1k-Stift-integrierten Schaltung mit k unabhängigen NAND-Gattern, die jeweils durch einen gernein·amen Strom-

POS. 65 - (737 1*1)" Hd-r (6) 00988 t/tQ04

-Z-

versorgungseingangsanschluß versorgt werden und eine gemeinsame Erdverbindung haben. Ein vollständiges Programm zur Prüfung, ob eine derartige Schaltung unvorhergesehene Kurzschlüsse, Leitungsunterbrechungen oder Kurzschlüsse in nur einer Richtung infolge parasitärer Diodenverbindungen hat, würde bis zu 2 Prüfungen erfordern. Außer diesen Prüfungen würde ein vollständiges Prüfprogramm eine Prüfung der Ausgangsanschlüsse einschließen, um festzustellen, ob sie die richtigen digitalen Signale für alle möglichen Eingangssignale erzeugen. Weitere Prüfungen wären notwendig,

_ um festzustellen, ob die niedrigste Spannung, die von ei- - nem der Gatter als 1-Signal angenommen wird, über einem vorgeschriebenen Minimum liegt, und ob die höchste Spannung, die als O-Signal angenommen wird, unter einem vorgeschriebenen Maximum liegt. Schließlich wäre es notwendig, zu bestimmen, ob der unter allen möglichen Bedingungen gezogene Versorgungsetrom nicht über einem vorgeschriebenen Maximum liegt und der Spannungspegel immer einen entsprechenden Wert hat. Die Schwierigkeiten werden dadurch erhöht, daß es viele verschiedene Arten verfügbarer'integrierter Schaltungen gibt, insbesondere verschiedene Gatterschaltungen und andere integrierte Schaltungen wie Flipflops, Dehner, Pufferspeicher, Zähler, Schalterregister,

fe Addierer, Halbaddierer oder dergleichen und integrierte Kombinationen derartiger Schaltungen.

Bs hat sich als ziemlich unpraktisch herausgestellt, eine wirklich erschöpfende Anzahl von Prüfungen integrierter Schaltungen vorzunehmen. Andererseits sind die Kosten für das Suchen und Austauschen einer defekten integrierten Schaltung nach ihrem Einlöten in eine komplizierte Schaltung so hooh, daß ein großes Bedürfnis bestellt, möglichst wfaseend asu prüfen. .

Bis jetzt wird das Prüfen auf zwei verschiedene Arten ▼orgenonmen. Die Hersteller integrierter Schaltungen und

90988171004

die Anwender von integrierten Schaltungen in großen Stückzahlen, haben sehr komplizierte und teure Prüfeinrichtungen, die eine ausgewählte Anzahl Prüfungen einer integrierten Schaltung unter Steuerung durch einen speziell programmierten Digitalrechner vornehmen. Diese Prüfeinrichtungen haben im allgemeinen zusätzlich zu dem Rechner eine Anzahl besonderer Spannungs- und Stromquellen, eine oder mehrere Meßeinheiten und eine Schaltmatrix, die nacheinander die Quellen an verschiedene Stifte der integrierten Schaltung unter Steuerung durch das Rechnerprogramm anschließt und an diesen Messungen durchführt. Eine derartige Prüfeinrichtung erhöht zwar die Geschwindigkeit, mit der die Prüfungen durchgeführt werden können, unterliegt jedoch unerwünschten Beschränkungen. Normalerweise dauert jede Prüfung 2 - 10 msec, einfach wegen der zum Schalten der Matrix erforderlichen Zeit. Da ferner verschiedene Prüfbefehle bei der Programmierung jeder Prüfung berücksichtigt werden, ist es ziemlich unpraktisch, ein Prüfen aller Funktionskombinationen von 1- und O-Signalen selbst für die einfachsten Schaltungen mit mehreren Gattern vorzusehen. Dafür wird eine sorgfältig ausgedachte Folge von Prüfungen, die normalerweise 50 - 100 Prüfungen aufweist, durchgeführt. Selbst bei dieser komplizierten Prüfeinrichtung kommt es jedoch gelegentlich vor, daß eine Schaltung nicht aussortiert wird, die nach'ihrem Einbau einen Systemfehler verursacht, da hinsichtlich des übersehenen Schaltungsfehlers keine Prüfung durchgeführt wurde. Als ein einfaches Beispiel mag dienen: Ein UND-Gatter mit zwei Anschlüssen kann eine Folge von Prüfungen bestehen, die die Einspeisung von drei von vier möglichen Eingangssignalkombinationen umfaßt, obwohl beide Eingangsanschlüsse offen waren. Kompliziertere Schaltungen können eine praktisch unbegrenzte Anzahl von Fehlern aufweisen, die durch ein beschränktes Prüfprogramm nicht festgestellt werden. Daher arbeiten auch von einem Rechner gesteuerte Prüfeinrichtungen nicht vollkommen zufriedenstellend, selbst wenn die Kosten ihrer An_r Schaffung ihrer Prograemierung und ihres Betriebs keine Rolle spielen. 9 09881/1004

Anwender von integrierten Schaltungen in kleineren Stückzahlen, das heißt Anwender, die weniger als etwa 25O.OOO Einheiten im Jahr verwenden, können sich wegen der hohen Kosten derartige komplizierte, von einem Rechner gesteuerte Prüfeinrichtungen nicht leisten. Für diese Anwender sind vereinfachte Prüfeinrichtungen entwickelt worden, die die komplizierten Prüfeinrichtungen durch Verwendung von handverdrahteten Programmtafeln, verdrahteten Logik- und Speichersystemen anstelle des Rechners und dessen Programms, eine manuell gesteuerte oder halbautomatische Programmfolge und -umschaltung und andere derartige Verfahren annähern. Eine derartige Prüfeinrichtung ist jedoch selbstverständlich weniger zuverlässig und leistungsfähig als die verfügbaren komplizierteren Prüfeinrichtungen und erfordert eine mühsame und zeitraubende Verdrahtung von Hand, um jeden speziellen Satz von Prüfbedingungen einzustellen.

Es ist daher Aufgabe der Erfindung, das Prüfen integrierter Schaltungen bedeutend zu vereinfachen und damit Zeit und Kosten der Prüfung für einen gegebenen Zuverlässigkeitsgrad zu verringern.

Die Prüfeinrichtung gemäß der Erfindung hat drei konstruktionsmäßig getrennte Unteranordnungen, die nach Zusammenschalten der Prüfeinrichtung für eine spezielle integrierte Schaltung bilden. Die erste dieser Unteranordnungen hat eine ständig zu verwendende Prüfschaltung, die für jede integrierte Schaltung verwendet werden kann, die keine größere Anzahl von Eingangs-, Ausgangs- und Stromversorgungsanschlüssen als gemäß der Auslegung der Prüfeinrichtung vorgesehen hat.

Die zweite Unteranordnung, die zweckmäßigerweise eine Leiterplatte ist, ist vorverdrahtet, damit die Prüfeinrichtung eine bestimmte Klasse von Prüfungen für eine gegebene

909881/1004

Gruppe von integrierten Schaltungen durchführen kann. Dabei wird die Tatsache ausgenutzt, daß die Hersteller gewöhnlich verschiedene. Schaltungen in Gruppen herstellen, die für eine gemeinsame Verwendung zur Bildung von Systemen vorgesehen sind. Die verschiedenen Schaltungen einer derartigen Gruppe haben einen gemeinsamen Satz von logischen Eingangsspannungs- oder -strompegelu und einen verträglichen Stroinversorgungsbedarf.

Die dritte Unteranordnung hat eine Leiterplatte oder dergleichen, die vorverdrahtet ist, um die Prüfeinrichtung einer bestimmten Schaltung einer Gruppe integrierter Schaltungen anzupassen. Diese UnteranOrdnung weist vorzugsweise eine Fassung oder einen anderen Verbinder auf, um die zu prüfende spezielle integrierte Schaltung aufzunehmen,

Xm zusammengebauten Zustand hat die Prüfeinrichtung eine Steuereinheit, die eine Signalfolge erzeugt, damit die Prüfeinrichtung nacheinander einen Satz von Prüfungen an einer Prüfungsschaltung (kurz Prüfling) vornimmt, die an die Prüflingprüfplatte angeschlossen ist. Diese Signalfolge wird in einen Eingangssignalfunktionsgenerator eingespeist, der nacheinander einen kompletten Satz der Eingangssignale erzeugt, denen der Prüfling beim praktischen Betrieb ausgesetzt sein kann.

Die Ausgangssignale des Eingangssignalfunktionsgene-rators werden verwendet, um einen Ausgangseignalfunktionsgenerator weiterzuschalten, der eine Schaltung gleich dem Prüfling oder eine beliebige andere Schaltung mit der gleichen Logikwertetafel sein kann. Es wird daher ein Satz von Signalen erzeugt, die den Eingangssignalen entsprechen, die in den Prüfling in der Praxis eingespeist werden, und ein Satz von Signalen, die den Ausgangssignalen entsprechen, die durch den Prüfling erzeugt werden sollexu

909881/1004

Der Eingangs- und Ausgangssignalfunktionsgenerator werden zur"Steuerung einer Prüfstromversorgung vefwendet, so daß in jedem Stadium der Prüfung der Prüfling mit einem geeigneten Satz von AnalogeingangsSignalen versorgt wird. Ferner wird für jeden Anschluß ein richtiges Ausgangssignal erzeugt, mit dem das tatsächliche Ausgangssignal, das durch den Prüfling erzeugt wird, verglichen werden kann.

Eine Nachweiseinrichtung zum Nachweis eines fehlerhaften Verhaltens des Prüflings gegenüber einem eingespeisten Eingangssignal oder der Erzeugung eines Ausgangssignals, das entweder logisch falsch ist oder außerhalb der Spezifikationen liegt, ist ebenfalls vorhanden. Wenn ein derartiger Zustand festgestellt wird, wird er angezeigt, und der Bediener oder eine automatische Prüflingssortiereinrichtung kann über den Prüfling geeignet verfügen.

Die Prüfeinrichtung ist so aufgebaut, daß sie im Handbetrieb betrieben werden kann, bei dem die Steuereinheit das Weiterprüfen durch die Prüfschaltungen unterbricht, wenn ein fehlerhafter Prüfling festgestellt wird. Der fehlerhafte Zustand wird dann angezeigt, bis der Bediener einen Vorschubknopf drückt, um das Weiterprüfen fortzusetzen. Auf diese Weise kann eine umfassende Untersuchung der Fehler vorgenommen werden, die in einem speziellen Prüfling vorhanden sein können.

Die Prüfeinrichtung kann vorzugsweise auch im· automatischen Betrieb arbeiten, bei dem die Fehlerbeans.tandungen kurz angezeigt werden, wonach die Prüfeinrichtung die Weiterprüfung anhand der vollständigen Prüffolge vornimmt. Durch diese Maßnahme wird eine vernünftige, vollständige Analogprüfung der Eigenschaften des Prüflings für alle zu erwartenden Eingangs- und Ausgangssignale in sehr kurzer Zelt durchgeführt· Durch Verwendung der digitalen Signale sur Steuerung der Wahl der Analogprüfsignale kann sowohl

9098.81/100 4

ein Digital- als auch ein Analogprüfen bei minimalem Aufwand an Zeit und Programmierung vorgenommen werden.

Die Erfindung soll anhand der Zeichnung näher erläutert werden. Es zeigen:

Fig. 1 ein Funktionsblockschaltbild der Prüfeinrichtung gemäß der Erfindung mit einem Prüfling in Betrieb;

Fig. 2 ein Blockschaltbild der Prüfeinrichtung gemäß der Erfindung, aus dem die bauliche Anordnung der Prüfeinrichtungsteile zueinander und zu dem Prüfling ersichtlich ist;

Fig. 3 ein Schaltbild einer Steuereinheit, die zu der Prüfeinrichtung von Fig. 1 gehört;

Fig. k ein Schaltbild einer Anzeigeeinheit, die zu der Prüfeinrichtung von Fig. 1 gehört;

Fig. 5 ein Schaltbild eines Eingangssignalfunktionsgenerators, der zu der Prüfeinrichtung von Fig. 1 gehört;

Fig. 6 ein Steuersignaldiagramm zur Erläuterung des Betriebs des Generators von Fig. 5»

Fig. 7 ein Schaltbild eines Ausführungsbeispiels eines Ausgangssignalfunktionsgenerators gemäß der Erfindung, der zu der Prüfeinrichtung von Fig. gehört;

Fig. 8 ein Schaltbild eines Teils einer Prüfstromversorgung von Fig. 1 mit einem von Zurückweisungsdetektoren, die zu der Prüfeinrichtung von Fig. 1 gehört;

909881/1004

Fig. 9 ein Schaltbild des Satzes der Eingangstreiberdetektoren, die zu der Prüfetromversorgung gehören, und einige der Zurückweisungsdetektoren der Prüfeinrichtung von Fig. 1; und

Fig. 10 ein Schaltbild eines typischen Prüflings, zusammen mit einem Satz von Ausgangsdetektoren, die einige der Zurückweisungedetektoren von Fig. 1 aufweisen.

Fig. 1 zeigt die Schaltungsprüfeinrichtung gemäß der Erfindung zur Vornahme einer Folge von Prüfungen an einer Prüflingsschaltung 1i Die Prüfeinrichtung hat eine Steuereinheit 3· Die Steuereinheit 3 ist mit einem Vorschubknopf und einem Wählschalter 7 versehen, um die Steuereinheit für automatischen oder Handbetrieb einzustellen. Ferner ist ein üblicher Ein-Aus-Schalter (nicht abgebildet) vorhanden. Sowohl im automatischen als auch im Handbetrieb erzeugt die Steuereinheit 3 Zählimpulse und speist sie ±'n einen Eingangssignalfunktionsgenerator 9 ein, bis.ein Fehler im Prüfling 1 festgestellt wird. Der Eingangssignalfunktionsgenerator erzeugt nacheinander einen Satz von Ausgangssignalfolgen für jede Eingangssignalfolge, der der Prüfling beim Betrieb ausgesetzt wird.

Die Ausgagssignale des Eingangssignalfunktionsgenerators 9 werden in ein Anzeigegerät 11 eingespeist, um die Kombination der momentan erzeugten Eingangssignale anzuzeigen, ferner in einen Ausgangssignalfunktionsgenerator 13 und eine Prüf stromversorgung 15. .*

Der Ausgangssignalfunktionsgenerator 13 spricht-auf Signale vom Eingangssignalfunktionsgenerator 9 so an, daß er eine Folge von Ausgangssignalen erzeugt, die den Ausgangssignalen entsprechen, die der Prüfling 1 erzeugen würde,

909881/TOO

wenn er bei den gleichen EingangsSignalen richtig arbeiten würde. Die Ausgangssignale vom Ausgangssignalfunktionsgenerator 13 werden in das Anzeigegerät 11 eingespeist, um dem Bediener anzuzeigen, welche Ausgangssignale jeweils erwar-. te t werden können, und in die Prüfstromversorgung 15·

Die Prüf s trornversorgung 15 erzeugt Stromversorgungspegel, die für den Prüfling geeignet sind, und spricht auch auf die Signale an, die durch den Eingangssignalfunktionsgenerator erzeugt werden, so daß entsprechende Eingangssignale in den Prüfling 1 eingespeist werden, die die geeigneten Analogpegel für die durchzuführende Prüfung aufweisen. Der Prüfling 1 erzeugt in Abhängigkeit von diesen Eingangssignalen Ausgangssignale und speist sie in einen Satz von Zurückweisungsdetektoren 17 ein. Die Zurückweisungsdetektoren 17 erfassen auch den durch den Prüfling in Abhängigkeit von den durch die Prüfstromversorgung 15 eingespeisten Signalen gezogenen Strom.

Wenn ein fehlerhafter Prüfling festgestellt wird, speisen die Zurückweisungsdetektoren 17 ein Signal, das die Fehlerursache anzeigt, in das Anzeigegerät 11 ein und erzeugen gleichzeitig ein Signal, das anzeigt, daß eine Zurückweisung festgestellt worden ist, und speisen es in die Steuereinheit 3 ein. Wenn die Steuereinheit 3 im Handbetrieb arbeitet, wird die Erzeugung der Zählimpulse unterbrochen und die Anzeige bleibt erhalten, bis der Vorschubknopf 5 gedrückt wird, um die Prüffolge fortzusetzen. Im automatischen Betrieb werden die Zählimpulse für ein Zeitintervall unterbrochen, das ausreicht, eine lesbare Anzeige der Zurückweisungsursache vorzunehmen, wonach die Folge der Prüfungen automatisch fortgesetzt wird, bis die nächste Zurückweisung festgestellt wird.

Fig. 2 zeigt die bauliche Anordnung der Teile der Schaltungsprüfeinrichtung von Figur 1. Der Prüfling 1 ist

90 9 8 8.1 /1004

direkt mit einer Prüflingsprüfkarte 19 verbunden, auf der elektrische Bauteile angeordnet sind, die die Prüfeinrichtung für den Prüfling einrichten. Die Prüflingsprüfkarte 19 ist mit einer festverdrahteten Prüfschaltung 21 verbunden. Die festverdrahtete Prüfschaltung 21 ist mit einer Gruppenabgrenzkarte 23 verbunden, auf der Bauteile verdrahtet sind, um die Prüfeinrichtung für die spezielle Gruppe der integrierten Prüflingsschaltungen einzurichten und die Klasse der durchzuführenden Prüfungen zu bestimmen. Zum Beispiel kann es wünschenswert sein, eine bestimmte Gruppe von Prüflingen für die Verwendung in einem System oder einer Umgebung auf einen Satz von Spezifikationen zu prüfen, dagegen die Mitglieder der gleichen Gruppe auf mehr oder weniger strenge Spezifikationen für ein anderes System oder eine andere Umgebung zu prüfen. Diese Änderungen können einfach durch Auswechslung der Gruppenabgrenzkart· 23 vorgenommen werden.

Fig. 3 zeigt schematisch ein Ausführungsbeispiel der Steuereinheit'3 von Figo 1. Die Steuereinheit haf einen üblichen Taktoszillator 25 beliebiger bekannter Bauart, vorzugsweise mit Impulsformschaltungen, um eine Folge von Taktimpulsen zum Weiterschalten eines Zählers abzugeben. Das Ausgangssignal des Taktoszillators 25 wird in einen Anschluß eines üblichen UND-Gatters 27 mit zwei Eingängen eingespeist.

Obwohl der spezielle Satz der verwendeten logischen Pegel und Ergebniswerte beliebig gewählt werden kann, soll zur Vereinfachung der Beschreibung angenommen werden, daß ein (logisches) 1-Signal einen positiven Pegel Über Erdpotential und ein (logisches) 0-Signal Erdpotential hat. Saher erzeugt das UND-Gatter 27 einen positivben Impuls jedesmal bei Einspeisung eines positiven Taktimpulses in den einen Eingangsanschluß und gleichzeitig eines positiven Impulses in den anderen Eingangsan»chluß. Der zweite

909881/100A

Eingangsanschluß des UND-Gatters 27 ist mit dem Ausgangsanschluß eines üblichen NOR-Gatters 29 verbunden. Das Gatter 29 ist mit zwei Eingangsanschlüssen versehen und erzeugt ein positives Ausgangssignal dann und nur dann, wenn beide Eingangsansclilüsse auf Erdpotential liegen« Wenn einer der Eingangsansclilüsse des NOR-Gatters 29 ein positives Potential gegenüber Erde aufweist, liegt sein Ausgangsanschluß auf Erdpotential.

Ein Eingangsanschluß des NOR-Gatters 29 ist mit dem 1-Ausgangsanschluß eines Flipflops SF verbunden. Dieses Flipflop, das einen üblichen Aufbau haben kann, ist hier als ein Flipflop abgebildet, das ein positives Ausgangssignal an seinem 1-Ausgangsanschluß erzeugt, wenn es durch ein positives Signal gesetzt wird, das in seinen Setzeingang S eingespeist wird, und das Erdpotential an seinem 1-Ausgangsanschluß aufweist, wenn ein positives Signal in seinen Rücksetzeingangsanschluß R eingespeist oder wenn der 1-Ausgangsanschluß geerdet ist. Es ist ferner ersichtlich, daß der Vorschubknopf 5 am 1-Ausgangsanschluß Erd- · potential anlegen und damit das Flipflop SF zurücksetzen kann, wenn der Knopf vorzeitig gedruckt wird.

Das Flipflop SF kann gesetzt werden, wenn der Wählschalter 7 in seine Handbetriebsstellung umgelegt wird und ein positiver REJECT-Impuls eingespeist wird. Das Flipflop SF wird dann gesetzt, um das NOR-Gatter 29 und damit das UND-Gatter 27 zu sperren, bis der Vorschubknopf 5 gedrückt ist.

'4 In der Automatikstellung des Wählschalters 7 wird ein

eventuell auftretender REJECT-Impuls zum Triggern eines üblichen Univibrators OS 1 verwendet. Der Univibrator OS 1 kann mit seinem Ausgangsanschluß normalerweise auf Erdpotential liegen und an diesem Anschluß einen Impuls über Erdpotential für ein vorbestimmtes Zeitintervall erzeugen,

909881/10OA

wenn ein positiver Triggerimpuls in seinen Eingangsanschluß eingespeist wird. Dieser Ausgangsimpuls kann zum Beispiel 10 msec dauern, und für dieses Zeitintervall wird das UND-Gatter 27 gesperrt. Durch diese Anordnung werden die Zählimpulse für eine Zeit unterbrochen, die ausreicht, um eine Anzeige im Anzeigegerät zu erzeugen, wie noch genauer erläutert werden wird.

Fig. h zeigt ein Ausführungsbeispiel der Anzeigeeinheit 11 in Fig. 1. Gemäß Fig. h hat die Anzeigeeinheit ei- ~ nen ersten Satz von zehn Anzeigelampen KC 1 - KC 10, die mit Brennstrom durch übliche Treiberverstärker,wie einen Verstärker 31 für die Lampe KO 1 in Abhängigkeit von einem Satz digitaler Signale C 1 - G 10, versorgt werden, die den Zustand des Eingangssignalfunktionsgenerators 9 von Fig. 1 darstellen«

Ein zweiter Satz Anzeigelampen mit vier Lampen KB 1 bis KB k ist vorhanden, um das Ausgangssignal des Ausgangssignalfunktionsgenerators 13 darzustellen und damit das vom

Prüfling erwartete Ausgangssignal für die eingespeisten Eingangssignale anzuzeigen, die ihrerseits durch die Lampen KC 1 - KC k angezeigt werden. Die Lampen KB 1- KB k k leuchten auf, wenn die entsprechenden Eingangsanschlüsse B 1 -Bk über Erdpotential liegen.

In einem Ausftihrungsbeispiel gemäß der Erfindung sind die Lampen für die eingespeisten Eingangssignale und die erwarteten Ausgangssignale so angeordnet, daß sie aufleuchten, wenn das entsprechende Eingangssignal niedrig oder ein 0-Signal ist. Es soll jedoch hier angenommen werden, daß sie aufleuchten, wenn der entsprechende Eingangsanschlüß auf 1-Potential oder über .Erdpotential liegt.

Es wird ersichtlich sein, daß bei einer normalen Vornahme von Prüfungen, wenn kein Fehler festgestellt wird,

909881/1004

die Signale C 1 ■ - C 10 und B 1 ■ - B 4 jeweils die halbe Zeit vorhanden sind, so daß die Lampen KC 1 - KC 10 und KB 1 - KB 4 bei halbem Betriebsstrom glimmen» Wenn eine Anzeige beibehalten werden soll* leuchten die ausgewählten Lampen bei vollem Betriebsstrom auf, so daß sie hell glimmen.

Wenn einer der vier Ausgangsanschlüsse des Prüflings ein fehlerhaftes Ausgangssignal erzeugt, leuchtet eine der vier Anzeigelampen KR 1 - KR 4 auf. Diese Lampen werden durch ZurÜckweisungssignale R 1 - R 4 gesteuert, die jeweils in einer noch zu beschreibenden Weise erzeugt werden, wenn ein entsprechender Ausgangsanschluß des Prüflings ein fehlerhaftes Ausgangssignal erzeugt. Wie für de Lampe KR angedeutet ist, können diese AusgangssignalZurückweisungsschaltungen auch verwendet werden, um Steuersignale wie das Signal R1C für eine automatische Sortiereinrichtung von integrierten Schaltungen zu verwenden, zum Beispiel um eine geeignete Steuerung auszulosen, um den Behälter zu wählen, in den die integrierte Schaltung aussortiert werden soll. Die Einzelheiten der Sortiereinrichtung gehören jedoch nicht zur Erfindung, so daß keine genaue Erläuterung erfolgen soll.

Obwohl durch die Schaltungsprüfeinrichtung gemäß der Erfindung allgemein einzelne fehlerhafte Eingangsanschlüsse identifiziert werden können, ist im hier beschriebenen Ausführungsbeispiel nur eine Eingangsanzeigelampe KI vorhanden, die aufleuchtet, wenn irgendein Eingangsanschluß eine fehlerhafte Impedanz gegenüber der PrüfStromversorgung zeigt. Die Lampe KX leuchtet auf, wenn ein Signal XR in noch zu beschreibender Weise erzeugt wird.

Sine Vereorgungscnseigelampe KS ist vorhanden und leuchtet auf, wenn der Prüfling mehr als den für den Betrieb vorgeschriebenen Strom sieht· Diese Lampe leuchtet

909861/1004

auf, wenn ein Zurückweisungssignal ICR in noch zu beschreibender Weise erzeugt wird.

Die Zurückweisungssignale R 1 - H 4, IR und ICR werden In die sechs Eingangsanschlüsse eines ODER-Gatters 33 eingespeist ο Wenn eines der Eingangssignale, die in das Gatter 33 eingespeist werden, über Erdpotential liegt, erzeugt das Gatter ein Ausgangssignal, das über Erdpotential liegt, so daß ein Treiberverstärker 35 eine Lampe KR aufleuchten läßt, die eine festgestellte Zurückweisung anzeigt. Das Ausgangssignal des Gatters 33 wird auch in einen üblichen Impulsgenerator 37 eingespeist, um den REJECT-Impuls zu erzeugen, der im Zusammenhang mit der Steuereinheit von Fig. 3 erwähnt wurde.

Fig. 5 zeigt ein bevorzugtes Ausführungsbeispiel des Eingangssignalfunktionsgeneratore 9 gemäß der Erfindung. Der Eingangssignalfunktionsgenerator kann am einfachsten ein schneller Binärzähler sein. Der in Fig. 5 abgebildete Eingangssignalfunktionsgenerator weist jedoch einen Zähler auf, der in einer bestimmten Folge innerhalb des vollen Bereichs von möglichen Ausgangesignalfolgen zählt. Die bevorzugte Folge ist eine der Klassen, bei der jede Ausgangs signal folge des Zählers durch Änderung nur eines Bits der vorhergehenden Folg« erzeugt wird· Die Verwendung eines Folgegeneratore dieser Art ermöglicht die Prüfung- von Prüflingen, die zweideutig ansprechen, wenn zwei Eingangssignale gleichzeitig geändert werden. Zum Beispiel wird ein einfaches Flipflop, das durch kreuzveises Verbinden zweier NAND-Gatter gebildet wird, eindeutig gesetzt, so daß Heide NAND-Gatter ein O-Ausgangeeignal erzeugen, wenn zwei 1-Eingangssignalβ gleichseitig in seinen Setz- und Rücksetzanschluß eingespeist werden. Jedoch hängt der Zustand, in dem eich ein Flipflop befindet, wenn beide 1-Signale an den Anschlüssen zu ungefähr der gleichen Zeit erlöschen, davon *b, welches Signal tatsächlich zuerst tr-

30^801/1004

lischt, was praktisch im voraus nicht bestimmbar ist, außer wenn nur ein Eingangssignal zu einem Zeitpunkt geändert wird. Im allgemeinen kann eine derartige Folge durch einen Binärzähler erzeugt werden, dem eine komplizierte Decodiermatrix von Gattern nachgeschaltet ist. Durch die Erfindung wird dagegen vorteilhafterweise eine derartige Folge durch die Schaltung gemäß Fig. 5 sehr einfach erzeugt. Das beschriebene Ausführungsbeispiel gemäß der Erfindung ist für die Prüfung.von Schaltungen mit bis zu 10 aktiven Eingangsanschlüssen und vier aktiven Ausgangsanschlüssen zusätzlich zu einem Erd- und Stromversorgungsanschluß vorgesehen. Zur Erzeugung von Eingangssignalfolgen, die alle möglichen Zustände der zehn Eingangsanschlüsse erfassen, sind zehn Zählflipflops CIF - C1OF vorhanden.

Die Zählflipflops werden durch ein übliches synchrones, Flipflop DF gesteuert, das als komplementierendes Flipflop geschaltet ist. Zu diesem Zweck ist der 1-Ausgangsanschluß mit dem Rücksetzpegeleingangsanschluß R verbunden, während der O-Ausgangsanschluß mit dem Setzpegeleingangs-· anschluß S verbunden ist, wobei die durch die Sqhfcltung von Fig. 3 erzeugten Zählimpulse in den Gattereingangsanschluß 6 des Flipflops eingespeist werden* Dieses Flipflop DF ebenso wie andere synchrone Flipflops,, die. noch beschrieben werden sollen, können in bekannter Weise so aufgebaut sein, daß sowohl ein Impuls als auch ein Pegel erforderlich sind, um den Zustand des. Flipflops zu ändern. Ein in den Gatteranschluß G gespeister Impuls dient zum Steuern des, Flipflops entweder für ein Setzen oder Rücksetzen.^ Mit de*i abgebildeten Verbindungen .ist bei gesetztem Flipflop DF sein 1-Anschluß positiv und sein 0-Anschluß auf Erdgotential» Daher kann das Flipflop durch den nächster^ (Jat.terinrpuls rückgesetzt werden. Wenn das Flipflop , rückges.etzt ist, kann es dann durch den nächstfolgenden Gatterimpuls gesetzt .^werden· Das Flipflop DF wird also durch. d;Le aufeinanderfolgenden Zählimpulse abwechselnd gesetzt und rückgp=⁰⁴"¹⁷+

909881/TOCU ^; '

Der 1- und O-Anschluß des Flipflops DF sind jeweils mit einem Impulsformnetzwerk verbunden. So ist der O-Aus- · gangsanschluß des Flipflops über einen Widerstand R1 geerdet und mit dem Gattereingangsanschluß G eines Flipflops CIF über einen Kondensator 01 in Serie mit einer Diode CR1 verbunden« Durch diese Anordnung wird jedesmal, wenn das Flipflop DF rückgesetzt wird, so daß sein O-Ausgangsanschluß von Erd- auf ein positives Potential kommt, ein positiver Impuls C1 in den Gatteranschluß G des Flipflops CIF eingespeist.

Ähnlich ist das 1-Ausgangssignal des Flipflops DF über einen Widerstand R2 geerdet und mit dem Gattereingangsanschluß G eines Flipflops C2F über einen Kondensator C2 in Serie mit einer Diode CR2 verbunden. Durch diese Anordnung wird jedesmal, wenn der 1-Ausgangsanschluß des Flipflops DF positiv wird, wenn das Flipflop gesetzt wird, ein positiver Gatterimpuls D2 in den Gatteranschluß G des Flipflops C2F eingespeist. Gemäß Fig. 6 werden so die Zählimpulse verwendet, um zwei Impulsfolgen T1 und T2 zu erzeugen,

die um 180 phasenverschoben sind.

Wie bereits festgestellt wurde, ist das Flipflop C1F L· als komplementierendes Flipflop in gleicher Weise wie das Flipflop DF geschaltet, so daß bei jedem Impuls T1 sein Zustand geändert wird. Die Flipflops C2F - C1OF haben jeweils ihren Setz- und Rücksetzeingangsanschluß mit dem 1-Ausgangsanschluß des nächstvorhergehenden Flipflops in der Reihe verbunden. Jedes der Flipflops C2F - ClOF empfängt jedoch ein anderes Gattereingangssignal.

Wie bereits erwähnt, empfängt der Gattereingangsanschluß des Flipflops C2F jeden Impuls T2. Diese Impulse T2 werden auch in einen Eingangsanschluß eines UND-Gatters mit zwei Eingängen eingespeist. Ein zweiter Eingangeanschluß des gleichen Gatters 39 ist mit dem O-Ausgangsan-

. 909881/10 04

Schluß des Flipflops C1F verbunden. Das Gatter 39 erzeugt daher einen Ausgangsimpuls, wenn ein Impuls T2 eingespeist wird, nur dann, wenn das Flipflop C1F sich in seinem Q-Zustand befindet. Der Ausgangsanschluß des Gatters 39 ist mit dem Gattereingangsanschluß des Flipflops C3F verbunden. Das Flipflop C3F wird daher dann und nur dann komplementiert, wenn ein Impuls T2 mit dem Flipflop C1F in dessen O-Zustand und dem Flipflop C2F in dessen 1-Zustand erzeugt wird.

Das Ausgangssignal vom Gatter 39 wird in einen Eingangsanschluß eines UND-Gatters 41 mit zwei Eingängen eingespeist. Der zweite Eingangsanschluß des Gatters kl ist mit dem O-Ausgangsanschluß des Flipflops C2F verbunden. Das Gatter 41 erzeugt daher einen Ausgangsimpuls nur zur Zeit des Impulses T2, wenn die Flipflops C1F und C2F beide rückgesetzt sind.

Die Flipflops C4F - C8F und ihre Verbindungen sind nicht in allen Einzelheiten abgebildet, da sie gleich den Verbindungen für die Flipflope C3F und C9F sind. Wie bereits erwähnt, ist der 1-Ausgangsanschluß des Flipflops C3F mit dem Flipflop C^F in der gleichen Weise verbunden wie der 1-Ausgangsanschluß des Flipflops C8F (nicht abgebildet) mit dem Flipflop C9F. Der AusgangeanSchluß des Gatters kl ist mit dem Gattereingangsanschluß des Flipflops c4F und mit einem Eingangsanschluß eines UND-Gatters k3 mit zwei Eingängen verbunden. Der zweite Eingangsanschluß des UND-Gatters 43 ist mit dem O-AusgangeanSchluß des Flipflops C3F verbunden. Die übrigen Flipflops sind ebenfalls in dieser Weise verbunden, und wie für das Flipflop C9F ersichtlich ist, wird dessen Gattereingangsan-Schlußsignal zum Zeitpunkt de· Signals T2 erzeugt, wenn alle vorhergehenden Flipflope CI - C? rückgesetzt sind· Das Flipflop C9F wird komplementiert, wenn dieser Impuls erzeugt wird und sich das Flipflop C8F in seine« 1-Zustand

909881/1004

befindet. Das Flipflop C1OF empfängt einen Gatterimpuls von einem UND-Gatter k5_f das auf das Flipflop C8F in dessen rückgesetzten Zustand und auf den vorherigen Gatterimpuls für das Flipflop C9F anspricht.

Aus Fig. 6 ist ersichtlich, daß ftif die in Fig. 5 abgebildeten Verbindungen das Flipflop C1F durch jeden Impuls T1 komplementiert wird. Das Flipflop C2F wird durch jeden zweiten Impuls T2 komplementiert, wobei das Flipflop C1F sich in seinem 1-Zustand befindet. Das Flipflop C3F wird durch jeden vierten Impuls T2 komplementiert, wenn das vorhergehende Flipflop C2F gesetzt und das Flipflop CIF rückgesetzt ist. Ähnlich wird jedes Flipflop mit höhe rer Nummer bei einem Impuls T2 komplementiert, wenn das nächstfolgende Flipflop gesetzt ist und alle anderen vorhergehenden Flipflops rückgesetzt sind. Bs ist daher ersichtlich, daß bei jedem Impuls TI oder T2 nur ein Flipflop komplementiert wird, so daß die gewünschte Folge von Zuständen erzeugt wird.

AusgangsSignale von den Flipflops C1F - C1OF könnten von jedem Ausgangeanschluß der entsprechenden Flipflops abgenommen werden, werden jedoch beim hier beschriebenen Ausführungsbeispiel vom 1-Ausgangsanschluß jedes Flipflops abgenommen. Die 1-Ausgangsanschlüsse sind mit den Eingangsanschlüssen üblicher Begrenzerverstärker wie dem Verstärker k"7 verbunden, so daß normale Treibeignale CI - CIO mit geeignetem Pegel erzeugt werden« Die Signale C1 - CIO werden in die Anzeigelampen KCI- ECtO, wie in Fig. h beschrieben, eingespeist. Es ist ersichtlich, daß keine Vorkehrungen für ein Rücksetzen der Flipflops CIF - C10F in einen Normalzustand getroffen sind. Ein derartiges Rücksetzen ist nicht notwendig, da die -rolle Prüf folge unabhängig vom Anfangszustand der Flipflops und unabhängig davon, ob die Schaltungsprüfeinrioiitang eit nein«» lapuls T2 oder T1 beginnt, ers«ug^ wird, obwohl di· Prüfeinrichtung

000881/1004

in die Folge zu einem unterschiedlichen Zeitpunkt in Abhängigkeit von dem zuerst erzeugten Impuls eingeschaltet wird. Es soll zum Beispiel angenommen werden, daß der Betrieb beim Auftreten des Impulses T1 beginnt, wenn die Prüfeinrichtung sich in einem Zustand befindet, in dem in Fig. 5 von links nach rechts O11O1O11OO zu lesen ist. Da das Flipflop C1F bei jedem Impuls T1 komplementiert wird, wäre die nächste durch die Flipflops angenommene Folge 1110101100. Beim nächsten Impuls T2 würde nur das Flipflop C2F komplementiert werden, und der Betrieb würde richtig fortgesetzt werden. Es soll nun die gleiche Anfangsfolge angenommen werden, wobei aber der Betrieb mit einem Impuls T2 beginnen soll, dann würden die Flipflops als nächsten Zustand 0100101100 annehmen und davon ausgehend weitere Zustände. Es ist ersichtlich, daß der Zähler schnell genug gebaut werden kann, so daß der Prüfling nicht mit der Prüfeinrichtung verbunden und dann von der Prüfeinrichtung getrennt werden kann, bevor mindestens eine komplette Prüffolge durchgeführt worden ist, so daß es keine Rolle spielt, wann die Prüffolge begonnen wird.

Wenn in den Prüfling alle möglichen Eingangssignalfolgen eingespeist werden sollen, könnten dafür die Signale C1 - C10 verwendet werden» In der Praxis können jedoch Eingangsignalbedingungen auftreten, auf die ein Prüfling nicht richtig anzusprechen braucht oder die nicht zum Prüfen des Prüflings benötigt werden.

Um derartige unerwünschte Eingangssignale auszuschließen, hat der Eingangssignalfunktionsgenerator im allgemeinen Sperrlogikschaltungen wie 47 in Figo 5» Für manche Zwecke kann es -wünschenswert sein, einen Satz von Gattern zu haben, :vaa bestimmte Folge .auszuschließen; zum Beispiel, um zu gewährleisten, daß zwei Eingangsanschlüsse des Prüflings nicht dem gleichen Eingangssignal zur gleichen Zeit ausgesetzt siiid*: VUeIe-Abwandlungen derartiger Schaltungen

909081/1004 '

können erforderlich und in üblicher Weise gebaut sein.· Hier ist nur eine Prüfeinrichtung zur Prüfung eines Prüflings mit weniger als der maximalen Anzahl von Eingangsanschlüssen abgebildet. Die Sperrschaltungen für diesen Zweck haben einfach Verbindungsdrähte, um die EingangssignalZuleitungen C 1 - C 8 mit entsprechenden Eingangssignalβpeiseanschlüssen I 8 - I 8 zu verbinden und Leitungsunterbrechungen in den Leitungen C 9 und C 1Ö, die mit den entsprechenden Eingangssignalspeiseanschlüssen I 9 und I 10 verbunden würden, falls solche benötigt würden.

Da die Sperrlogik für einen gegebenen Prüfling im allgemeinen nur für den betreffenden Prüfling geeignet ist, sind die Sperrlogikschaltungen ^7 auf der Prüflingsprüfkarte 19 montiert, wie in Fig. 5 angedeutet ist*

Der übrige Teil der in Fig. 5 abgebildeten Schaltung bildet einen Teil der ständigen Prüfschaltung 21 in Fig.

Fig. 7 zeigt ein Ausführungsbeispiel des Ausgangssignalfunktionsgeiierators 13· Der Generator 13 wird' auch auf der Prüflingsprüfkarte montiert und kann in seiner einfachsten Form ähnlich dem Prüfling aufgebaut sein. Es ist jedoch nur notwendig, daß der Ausgangssignalfunktionsgenerator die gleiche Logiktafel wie der Prüfling hat₀

Zur Erläuterung der Erfindung ist eine integrierte Schaltung mit vier unabhängigen NAND-Gattern als Prüfling gewählt worden» In diesem Fall kann der Ausgangssignalfunktionsgenerator 13 ähnlich vier unabhängige NAND-Gatter NA mit zwei Eingangsanschlussen aufweisen. Die verschiedenen Eingangsanschlüsse dieser Gatter sind so geschaltet, daß sie die Eingangssignale H - 18 empfangen, die durch den Eingangssignalfunktionsgenerator in Fig. 5 erzeugt werden.

909881/1004

Jedes NAND-Gatter NA wie das Gatter 49 erzeugt ein 1-Ausgangssignal, wenn ein O-Signal in einen oder beide Eingangsanschlüsse eingespeist wird, und ein O-Ausgangssignal, wenn in beide Eingangsanschlüsse ein 1-Signal eingespeist wird. Die Ausgangsanschlüssedieser Gatter erzeugen die Signale B 1 - B 4, die die Anzeigelampen KB 1 - KB 4 in Fig. 4 steuern und andere noch anzugebende Funktionen übernehmen.

Fig. 8 zeigt einen Teil der Prüfstromversorgung, die in der Schaltungsprüfeinrichtung gemäß der Erfindung verwendet wird. Der Teil der Schaltung von Figo 8, der nicht auf der Gruppenabgrenzkarte abgebildet ist, gehört zur ständigen Prüf schaltung 21 in Fig. 2.

Obwohl eine beliebige Kombination von Prüfspannungen^, -impulsen_s -pegeln, -strömen und dergleichen, die für einen speziellen Prüfling erforderlich ist, leicht erzeugt werden kann, ist hier eine Schaltung zur Erzeugung von fünf Prüfeingangsspannungen abgebildet, die aus einer einzigen stabilisierten Bezugsspannung Vr von zum Beispiel + 5 V erzeugt werden, die zwischen einem Versorgungsanschluß 50 und Erde auftritt. Die Prüfspannungen werden durch einen Satz Operationsverstärker 51, 53, 55, 57 und 59 erzeugt.

Der Operationsverstärker 51 erzeugt eine Ausgangsspannung VIH, die als Normalspannung zur Prüfung der Impedanz eines Eingangsanschlusses dient, wenn das Eingangssignal ein 1-Signal sein soll· Zu diesem Zweck ist ein Eingangsanschluß des Verstärkers 51 geerdet, während ein ζ waiter Eingangsanschluß mit dens Vers orgung sansoliluß 50 über einen Widerstand R3 verbunden ist. Eine Rückkopplung wird über einen Stellwiderstand Rk vorgenommen ₉ der auf der Gruppenabgrenzkarte 23 montiert ist. Dia Verstellung dieses Widerstandes ermöglicht di© Jtod@nxng der Tolorans» auf die die Eingangsinipedanz su prüfest ist.

909881/1004

Eine Spannung VIL, die als Bezugs spannung für ein O-Eingangssignal dient, wird durch den Operationsverstärker 53 erzeugt. Dieser Verstärker hat einen geerdeten Eingangsanschluß und einen zweiten Eingangsanschluß, der mit dem Versorgungsanschluß 50 über einen Widerstand R 5 verbunden ist. Eine Rückkopplung wird durch einen Stellwiderstand R 6 erreicht, der auf der Gruppenabgrenzkarte 21 montiert ist.

Eine Spannung VOL, die als O-Ausgangssignal normal dient, wird durch den Operationsverstärker 55 erzeugt. w Dieser Verstärker hat einen geerdeten Eingangsanschluß und einen zweiten Eingangsanschluß, der zum Versorgungsanschluß 50 über einen Widerstand R 7 rückgeführt ist. Eine Rückkopplung wird durch einen Stellwiderstand R β auf der Gruppenabgrenzkarte 23 vorgenommen.

Der Operationsverstärker 57 erzeugt eine Spannung VOH, die als 1-Ausgangssignal normal dient. Da der richtige Pegel dieses Signals etwas von der Stroinversorgungsspannmig VCC abhängt, die am Prüfling angelegt wird, wird letztere Spannung verwendet, um einen Eingangsanschluß des Operationsverstärkers 57 SEU steuern.

Die Spannung Vcc wird in noch zu. beschreibender Weise erzeugt und an einem Spannungsteller nit zwei Stellwiderständen R 9 und R 10 auf der Gruppenabgrenzkarte angelegt. Diese Widerstände sind in Serie geschaltet und der Widerstand R 10 ist geerdet. Der Verbindungspunkt der Widerstände R 9 und R 10 ist mit einem Eissgangsanachlwß des Operationsverstärkers 57 verbund©*!. Der aweite Eingangsanechluß des Verstärkers 57 1st direkt nit dem aktiven. Aus gangs ans chluß verbunden und zum Anschluß 50 über einen Widerstand R 1t zurückgeführt· Durch diese Anordnung wix-d die Spannung VOH durch das VerMültnis der Spannung Vcc zur Bezugs spannung Vr und durch die Einstellung der Widerstände R 9 und R 10 bestimmt.

90|881/t004

Die Spannung Vcc wird durch den Operationsverstärker 59 erzeugt, der in Reihe mit einem Trennverstärker 60 geschaltet ist. Der Verstärker 59 ha* einen geerdeten Eingangsanschluß und einen zweiten Eingangsanschluß, der mit dem Versorgungsanschluß 50 über einen Widerstand R 12 verbunden ist. Eine Rückkopplungsleitung verläuft vom Ausgangsanschluß des Verstärkers 60 über den Steilwiderstand R 13 auf der Gruppenabgrenzkajpte zum Eingangs ans chluß des Verstärkers 59·

Der Verstärker 60 ist für eine Verstärkung 1 mit einem Rückkopplungswiderstand R 14 versehen. Er wird von einem Be zugsvers orgungs spannungs ans chluß mit dem Potential +Vs über einen Widerstand R 15 versorgt. Der Spannungsabfall am Widerstand R 15 wird durch den Strom bestimmt, der durch den Prüfling bei der Spannung Vcc gezogen wird. Das heißt, die Verstärker 59 und 60 haelten die in den Prüfling eingespeiste Spannung auf dem Wert Vcc, während der Prüfling den gezogenen Strom bestimmt und dieser Strom durch den Spannungsabfall am Widerstand R 15 gemessen wird.

Ein üblicher Pegeldetektor 61 ist zwischen dem Anschluß des Widerstandes R 15t der mit dem Verstärker 60 verbunden ist, und Erde geschaltet, um ein Zurückweisungssignal ICR zu erzeugen _r wenn die am Detektor 6i angelegte Spannung anzeigt, daß zu viel Ström durch den Prüfling gezogen, wird.

Fig. 9 zeigt die Schaltung, die die Eingangssignale in den Prüfling einspeist und feststellt, ob die Impedanz an den Eingangsanschlussen des Prüflings innerhalb bestimmter Spezifikationen liegt oder nicht. Zu diesem Zweck ist ein Satz von zehn Eingangstreiberdetektoren ID1 - ID10 vorhanden» Für den hier beschriebenen Prüfling werden die Eingangsanschlüsse 19 und 110 des Eingangssignalfunktionsgenerators und die Ausgangsanschlüsse, an denen den Ein-

909881/1004

gangssignalen 19 t und 110 t entsprechende Ausgangssignale auftreten, nicht benötigt.

Die Eingangstreiberdetektoren ID 1 - ID 10 können den gleichen Aufbau haben. Daher soll nur der Detektor ID 1 genauer beschrieben werden.

Jeder Eingangstreiberdetektor hat wie der Eingangstreiberdetektor ID1 zwei Funktionen. Er erzeugt erstens ein Signal wie das Signal II t mit vorbestimmtem 1- oder 0-Pegel in Abhängigkeit von dem Zustand des Eingangssignals 11»

Zweitens mißt der Detektor IDI den beim Pegel II t gezogenen Strom, wenn 11t ein 1-Signal darstellt» Wenn der durch den Prüfling gezogene Strom zu hoch ist, wird ein Zurückweisungssignal IR1 erzeugt. Es könnte auch eine Messung des Stroms vorgesehen sein, wenn das Eingangssignal ein 0-Signal ist, dann wäre aber eine beträchtliche zusätzliche Schaltung erforderlich. Ferner kann eine ausreichende Prüfung für ein O-Eingangssignal in noch zu beschreibender Weise vorgenommen werden.

Das Eingangssignal 11 wird in einen ersten Negator 63 und in einen Anschluß eines UND-Gatters 65 mit zwei Eingangsanschlüssen eingespeist. Wenn das Eingangssignal Ii ein 0-Signal ist, ist das Ausgangssignal des Negators 63 ein 1-Signal, so daß das UND-Gatter 65 gesperrt wird. Der Negator 63 steuert einen elektronischen Schalter, hier einen Transistor QI, dessen Basisschaltung durch den Negator 63 so gesteuert wird, daß seine Basis in Vorwärtsrichtung gegenüber dem Emitter vorgespannt ist, wenn das Eingangssignal des Negators 63 ein O-Signal ist. In diesem Zustand wird der Transistor (jfc, 1 in den Leitungszustand vorgespannt, so daß er als geschlossener Schalter wirkt, wodurch die Bezugseingangsspannung VIL an einen Eingangsanschluß eines DifferentialVerstärkers 67 und den Verbindung punkt von zwei Widerständen Rio und R17 angelegt wird.

909081/1004

Diese Widerstände sind in Reihe zwischen einem Anschluß, der die Versorgungsspannung +Vs erhält, und dem Anschluß geschaltet, an dem das Signal 11t auftritt. Der Detektor ID1 hat unter diesen Bedingungen einfach die Aufgabe, ein richtiges O-Eingangssignal 11t in den Prüfling einzuspeisen.

Wenn das Eingangssignal 11 ein 1-Signal ist, wird der Transistor Q 1 gesperrt, und das Ausgangssignal des Negator a 63 ist niedrig oder ein O-Signal, wodurch ein Schalter, hier ein Transistor Q 2, geschlossen wird. Für diesen Zweck hat der Transistor Q 2 eine Basisschaltung, die durch einen Negator 71 gesteuert wird. Der Negator 71 steuert den Transistor Q 2 in den Leitungszustand, wenn sein Eingangsanschluß, der mit dem Ausgangsanschluß des Verstärkers 63 verbunden ist, auf einem niedrigen Potential liegt·

Wenn der Schalter Q 2 geschlossen ist, wird die Spannung VIH in einen zweiten Eingangsanschluß des Differentialverstärkers 67 eingespeist. Unter diesen Bedingungen ist der Transistor Q 1 gesperrt, und die in den zweiten Eingangsanschluß des Verstärkers 67 eingespeiste Spannung ist gleich der Spannung am Verbindungspunkt der Widerstände RI6 und HT¹?.

Die Widerstände Rio und R17 sind auf der Prüf1ingeprüf karte 19 in Fig. 2 montiert. Der übrig« Teil der Schaltung ron Fig. 9 gehört iur ständigen Prüfschaltung 21»

Wenn da· eingangssignal Xt ein 1-Signal iat, wird das UND-Gatter 6$ geöffnet und <HM*#ugt das Sign«! IR 1, wenn das Auegangesignal -rom Differeniialveretärlcer 6f da« richtige Vorzeichen hat. Die Schaltung ist se vorgenommen, daß da* Ausgangseignal des Verstärker· 67 da· richtige Vorseichen hat, um das Signal HI su erseugen, wenn die Spannung am Verbindung·punkt der Widerstände Ri6 und Rt7 unter dem

909881/1004

normalen Pegel VIH liegt, was anzeigt, daß zuviel Strom durch diesen Anschluß des Prüflings gezogen wird. Wenn die Spannung am Verbindungepunkt der Widerstände R16 und Rl? mindestens gleich VIH ist, hit· der Prüfling diese Prüfung bestandene

Jedes Zurückweisungssignal wie das Signal IHt wird in einen Anschluß eines ODER-Gatters 73 mit mehreren Eingängen eingespeist. Das Ausgangssignal IR des Gatters 73 wird erzeugt, wenn einer der EingangsanschlUsse zuviel Strom ziehto

Fig. 10 zeigt einen typischen Prüfling und di· Auegangssignalmeßeinrichtung· Der Prüfling ist eine integrierte Schaltung mit vier NAND-Gattern NA, die zwei Eingänge, einen Ausgang und einen gemeinsamen Stromversorgung»- und Rftckleltungsanschluß haben.

Viel· Schaltungen können als NAND-Gatter verwendet werden, aber wie hier abgebildet, »ollen die NAND-Gatter NA den Aufbau de« Gatters 75 haben. Das Gatter 75 hat zwei Eingangs anschlüsse & und b, einen Auegangsanschluß c, einen Spannungseinspeisungsansohluß d und «inen Spannungsrückleitungsanschluß e.

Der Spannungseinspeisungsanschluß d ist mit dem entsprechenden Anschluß jedes anderen Gatter» NA verbunden» Wenn der Prüfling alt der Prüfeinrichtung verbunden ist, liegt an den Anschlüssen d die Spannung Vco an, deren Ersseucui&c anhand von Figur 8 erläutert worden ist* Der Bück- !•itungsanaoblttJ} e iet «it entsprechenden Anschlüssen der anderen Gatter KA verfeinden· V«bü d«r FrUfling «it d«r Prüflingprüfkarte verbanden ist, sind diese Anschlüsse geerdet«

1/

- 27 - 1!

Der Spannungseinspeisungsanschluß d ist über zwei Widerstände R 18 und R 19 mit der Basis eines Transistors Q 3 verbunden. Der Kollektor des Transistors ist mit dem Verbindungspunkt der Widerstände R 18 und R 19 verbunden. Die Eingangsanschlüsse a und b, in die die Signale 11t und I2t von Fig. 9 eingespeist werden, sind mit der Basis des Transistors Q 3 über zwei Dioden CR3 und CR^ verbunden.

Der Emitter des Transistors Q 3 ist mit der Basis eines zweiten Transistors Q k über eine Diode CR 5 verbunden. Der Emitter des Transistors Q k ist direkt mit dem Erdanschluß e verbunden. Die Basis des Transistors Q k ist mit dem Anschluß e über einen Widerstand R21 verbunden. Der Kollektor des Transistors Q k ist mit dem Ausgangsanschluß c des Gatters 75 und über einen Widerstand R2O mit dem Spannungseinspeisungsanschluß d verbunden.

Durch diesen üblichen Aufbau werden, wenn einer der Eingangsanschlüsse a und b geerdet sind, die Transistoren Q 3 und Q k gesperrt, so daß ihr Kollektor eine hohe Spannung aufweist, das heißt ein q-Potential. Dann und nur dann, wenn beide Eingangs ans chlii see a und b auf 1-Potential liegen, sind die Dioden CR3 und CRk rückwärts vorgespannt, und der Transistor Q 3 wird eingeschaltet, so daß der Transistor Q k eingeschaltet und das Potential am Ausgangsanschluß c auf Erdpotential oder 0-Potential erniedrigt wird_o

Es ist ersichtlich, daß, falls das Signal 11t beispielsweise ein 1-Signal sein sollte, kein merklicher Strom durch die Diode C 3 fließt. Das Fließen eines merklichen Stroms würde einen Fehler in der Schaltung anzeigen. Unter Hinweis auf Fig. 9 soll daran erinnert werden, daß die Schaltungen von Fig. 9 so angeordnet sind, daß sie ein Zurückweisungssignal bei unrichtigem Stromfluß erzeugen, wenn ein 1-Eingangssignal eingespeist wirdo

9O9881/10CU

Gemäß Fig. 8 und 10 würden übermäßig große Ströme', die durch die Widerstände R18 und R19 in Fig. 10 fließen, wenn ein O-Eingangssignal in entweder den Anschluß a oder den Anschluß b des Gatters 75 eingespeist wird, erfaßt werden, · wenn der Stromüberschuß groß genug wäre, um den Detektor 61 in Fig. 8 zum Ansprechen zu bringen. Eine derartige Prüfung ist für die meisten Zwecke ausreichend, da sie gewöhnlich empfindlich genug ist, um einen Kurzschluß in einem der Widerstände festzustellen, und da eine Leitungsuilterbrechung dadurch festgestellt würde, daß nicht die richtigen Ausgangssignale auftreten. Ferner ist es für die Prüfung von integrierten Schaltungen gewöhnlich unpraktisch, eine genaue Prüfung von Widerständen vorzunehmen, da diese gewöhnlich nicht innerhalb enger Toleranzen hergestellt werden.

Durch den Prüfling erzeugte Ausgangssignale D1, D2, D3 und Ok werden in eine Gruppe von Verbindungspunkten in Netzwerken auf der Prüflingprüfkarte 19 eingespeist. Diese Netzwerke stellen eine Verbindung des Speiseanschlusses auf dem Potential +Vs über einen Widerstand R22 und eine rückwärts vorgespannte Zenerdiode Z1 mit Erde her.

Daher tritt an der Zenerdiode eine Bezugsspannung aufj die in der Rückwärtsrichtung zusammenbricht« Diese Spannung wird in die Anschlüsse eingespeist, die die Signale D1, D2, D3 und Dk über entkoppelnde Dioden CR6, CR7, CR8 bzw. CR9 empfangen. Jeder der Anschlüsse, an denen die Signale D1 bis Oh auftreten, ist auch mit dem Speiseanschluß auf dem Potential +Vs über Widerstände R23, R24, R25 und R26 verbunden. Das eben beschriebene Netzwerk dient zur Simulation geeigneter Verbraucherimpedanzen an den Ausgangsanschlüssen des Prüflings.

Ein Widerstand R27 ist zwischen die Anschlüsse geschaltet, an denen die Spannungen Vs und Vcc auftreten» Dieser

Θ0 98 81/10 04

Widerstand hat den Zweck, den Strom für den Vcc-Strom-ziehenden Regler zu liefern, und bestimmt daher die Grenze des erlaubten Maximums von Vcc

Die Ausgangssignale D1 - Dh, die durch den Prüfling erzeugt werden, werden in einen Satz von vier Ausgangssignaldetektoren ODI - 0D4 eingespeist. Da die Detektoren den gleichen Aufbau haben können, soll nur der Detektor OD1 genauer beschrieben werden.

Das Ausgangesignal Di wird mit der Prüfspannung VOH verglichen, wenn es ein 1-Signal ist, und mit der Spannung VOL, wenn es ein 0-Signal ist« Der erwartete Zustand des Signals wird durch das Signal D1 vom Ausgangssignalfunktionsgenerator 13 bestimmt, der im Zusammenhang mit Fig· beschrieben wurde_o

Das Signal BT wird in einen Negator 77 und in einen Eingangsanschluß eines exklusiven ODER-Gatters XOR eingespeist, das noch genauer beschrieben wird. Die Ausgangsanschlüsse des Negators 77 steuern einen elektronischen Schalter. Der Schalter wird hier durch einen Transistor Qo gebildet, dessen Basisschaltung zwischen den aktiven Ausgangsanschluß des Negators 77 und Erde geschaltet ist·

Der Ausgangsanschluß dee Negators 77 ist auch mit dem Eingangsanschluß eines Negators 79 verbunden« Der Negator 79 steuert einen elektronischen Schalter, der hier ein Transistor Q5 ist.

Der Emitter des Tranais tors Qo ist mit des Versorgungaanschluß mit der Spannung VOL verbunden» Der Kollektor dea Transistors Q5 ist ao geschaltet, daß er die Prüfspannung VOH erhält.

Der Kollektor dea Transistors Qo iat mit dem Emitter

des Transistors Q5 und mit einem Eingangsanschluß eines Differentialverstärkers 81 verbunden. Ein zweiter Eingangsanschluß des Differentialverstärkers 81 empfängt das Signal DI.

Durch die eben beschriebene Schaltung wird erreicht, daß, wenn das Signal Dt ein 1-Signal ist, das Ausgangesignal des Negators 77 ein 0-Signal ist und der Transistor Q6 gesperrt wird. Das Ausgangssignal des Negators 79 ist ein 1-Signal, das den Transistor Q5 in den Leitungszustand vorspannt, um die Spannung VOH am Differentialverstärker 81 anzulegen, um sie mit dem Signal D1 zu vergleichen· Wenn das Signal DI niedriger als VOH ist, woraus folgt, daß entweder das falsche Ausgangssignal oder ein 1-Signal unter dem niedrigsten zulässigen Pegel erzeugt worden ist, er» zeugt der Differentialverstärker 81 ein Ausgangssignal mit einem Vorzeichen. Dieses Ausgangssignal wird über einen üblichen Begrenzerverstärker 83 in einen zweiten Eingangsan-Schluß des Gatters XOR eingespeist. Wenn das Signal D1 unter diesen Umständen zu niedrig ausfällt, 1st dieses Signal vom Begrenzerverstärker 83 ein normales 0-Signal. Wenn andererseits das Signal DI größer als VOH ist, woraus folgt, daß ein richtiges 1-Signal vom Gatter 75 abgegeben wird, erzeugt der Differentialverstärker 81 ein Signal mit entgegengesetztem Vorzeichen, 00 daß der Begrenzerverstärker 83 ein normale« 1-Signal in da· Gatter XOR einspeist·

Das Gatter XOR ist ein übliches exklusives ODER-Gatter oder ein Digitalvergleicher. Ei kann irgendeinen üblichen Aufbau haben, hat hier aber *wei UND-Gatter 85 und 87» ein ODER-Gatter 89 und zwei Negatoren 91 und 93. Jader der Eingangsansohlüsse a und b ist alt elneai Anschluß eines UND-Gatters verbunden, wobei der Anschluß a direkt alt einen EAngangsanschluß de· Gatter· 87 und der Anschluß b mit eine« Eingangsanschluß de· Gatters 85 verbunden ist. Jeder Singangsanschluß ist auch mit einem zweiten Eingang·anschluß

900881/1004

des anderen UND-Gatters Über einen der Negatoren 91 oder 93 verbunden. Die Ausgangsanschlüsse der UND-Gatter 85 und 87 sind mit den Eingangsanschlüssen des ODER-Gatters 89 verbunden, um ein Zurückweisungsausgangssignal R1 dann und nur dann zu erzeugen, wenn verschiedene Signale in die Anschlüsse a und b eingespeist werden. Daher sind, wenn das Eingangssignal D1 vom Ausgangssignalfunktionsgenerator ein 1-Signal und das Signal D1 auf dem geeigneten Pegel für ein 1-Signal ist, beide Anschlüsse a und b auf 1-Potential, so daß das Zurückweisungssignal R1 nicht erzeugt wird.

Wenn das erwartete Ausgangssignal 81 ein O-Signal ist, wird der Transistor q6 iti den Leitungszustand durch den Negator 77 vorgespannt und der Transistor Q5 gesperrt. Die Spannung VOL wird dann in den Eingangsanschluß des Differentialverstärkers 81 eingespeist. Zu diesem Zeitpunkt, wenn die Spannung D1 größer ist, als sie für ein O-Signal sein sollte, erzeugt der Differentialverstärker 81 ein Ausgangssignal mit dem richtigen Vorzeichen, damit der Begrenzerverstärker 83 ein 1-Signal in den Eingangsanschluß · b einspeist. Da der Anschluß a auf O-Potential ist, wird das Zurückweisungssignal R1 erzeugt. Andererseits, wenn das Signal D1 unter dem höchsten tragbaren Pegel für ein O-Signal liegt, veranlaßt das Ausgangssignal des Differentialverstärkers 81 den Begrenzerverstärker 83_f ein O-Signal in den Anschluß b des Gatters XOR einzuspeisen, was die Erzeugung des Zurückweisungssignals verhindert.

Es ist ersichtlich, daß die Ausgangssignaldetektoren wie 0D1 einen Prüfling zurückweisen, der entweder ein falsches Ausgangssignal oder das richtige Ausgangssignal, aber nicht mit richtigem Pegel, erzeugt. 1-Ausgangssignale, die über dem Normalpegel liegen, oder O-Signale, die unter dem Normalpegel liegen, stellen normalerweise kein Problem für digitale Schaltungen dar, weshalb die Schaltüngsprüfeinrichtung gemäß der Erfindung Prüfungen auf diese Zustände

909881/100A

nicht vornimmt. Es soll jetzt noch der Gesamtbetrieb der Schaltungsprüfeinrichtung gemäß der Erfindung beschrieben werden. Die Beschreibung soll unter der Annahme erfolgen, daß der Prüfling von der in Fig. 10 abgebildeten Art ist.

Es soll angenommen werden, daß die Prüflingsprüfkarte 19 und die Gruppenabgrenzkarte 23 in die ständige Prüfschaltung 21 eingesteckt sind und die Schaltungsprüfeinrichtung eingeschaltet ist. Bevor der Prüfling eingesteckt wird, wobei der Schalter 7 in Fig. 3 in der Handbetriebsstellung ist, wird das Flipflop SF schnell gesetzt, da die w Ausgangssignaldetektoren OD1 - OOk in Fig. 10 auf die ungeeigneten Signale ansprechen, die an den Anschlüssen der PrüflingprUfkarte auftreten, die den Prüfling aufnehmen soll. Die Zurückweisungslampe KR in Figo h leuchtet fortgesetzt.

Wenn der Schalter 7 in FIg₀ 3 in der Automatikbetriebstellung sich befindet, leuchtet die Lampe KR die meiste Zeit, da die meisten Eingangssignale von dem Eingangssi-

gnalfunktionsgenerator und der Prüfstromversorgung ein ungeeignetes Ausgangssignal erzeugen. Daher wird der EIngangseignalfunktionsgenerator mit einer Geschwindigkeit k weitergeschaltet, die durch die für eine Zurückweisungsanzeige notwendige Verzögerung bestimmt ist.

Sobald der Prüfling eingesteckt ist, wobei die Prüfeinrichtung, auf Automatikbetrieb eingestellt ist, wird das Gatter 27 in Fig. 3 geöffnet, und der Eingangssignalfunktionsgenerator in Fig. 5 beginnt die Folge der möglichen Eingangssignalzustände zu erzeugen» Angenommen, der Emitter des Transistors Q> des Gatters 75 ist offen (Figo 10), dann kann dieses Gatter kein O-Ausgangssignal erzeugen. Daher erzeugt das Gatter 75 jedesmal, wenn der Eingangssignalfunktionsgenerator in Fig. 5 die Signale 11 und 12 beide als 1-Signale erzeugt, so daß das Gatter 49 des

■909881/1004

Ausgangssignalfunktionsgenerators in Fig. 7 ein 0-Signal B1 und die Eingangssignaltreiberdetektoren der Prüfstromversorgung in Fig. 9 die 1-Signale Ht und I2t erzeugen, ein 1 -Aus gangs signal, .so daß der Ausgangssignaldetektor ODT ein Zurückweisungssignal erzeugt. Dieses Zurückweisungssignal führt zu einem Aufleuchten der Lampe KR 1 ebenso wie der ZurUckweisungslampe KR.

Das Gatter 33 in Fig. k erzeugt ein Ausgangssignal, durch das der Impulsgenerator 37 einen Zurückweisungsimpuls erzeugt· Dieser Impuls triggert den Univibrator OSI in Fig. 3» damit die Prüfeinrichtung bei jeder derartigen Folge anhält und die Eingangssignalfolge, die die Zurückweisung verursachte, anzeigt. Gemäß Fig. k würde dazu jede Folge gehören, in der die Lampen KC1 und KC2 aufleuchten. Bei der praktischen Erprobung ist festgestellt worden, daß ein geübter Bediener viele spezielle Bedingungen durch Beobachtung der auf diese Weise erzeugten Blinklichtverteilung feststellen kann.

909881/1004

Claims

- 3h -

Patentansprüche

ί1.) Schaltungsprüfeinrichtung zur Prüfung von Digitalschaltungen mit m Eingangsanschlüssen, gekennzeichnet durch einen Eingangssignalolgegenerator (9) zur Erzeugung eines Satzes von m-Bit-Eingangssignalfolgen (I1 - HO) entsprechend dem Satz von Digitaleingangssignalen, die in die Eingangsanschlüsse (a, b) einspeisbar sind, durch eine erste und eine zweite Bezugssignalquelle ( 5 1 » 53) zur Erzeugung von zwei Bezugssignalen "(V-IH", VIL) mit einem Pegel entsprechend einem richtigen 1- bzw. O-Eingangssignal des Prüflings ( 1) und durch eine Schalteinrichtung (iDl - ID1O), die durch den Eingangssignalfolgegenerator gesteuert und zwischen die Bezugssignalquellen und die Eingangsanschlüsse des Prüflings schaltbar ist, um die eine oder andere der Bezugssignalquellen an jeden der Eingangsanschlüsse anzuschließen, je nachdem, ob das entsprechende Bit der Eingangssignalfolge 1 oder 0 ist (Fig. 1, 8 - 10).

2. SchaltungsprUfeinrichtung nach Anspruch 1, gekennzeichnet durch einen Impedanzfühler (lD1 - IDIO), der durch die Schalteinrichtung (IDI - ID10) gesteuert ist und an die Singangsanschlüsse (a, b) des Prüflings (t) anschließbar ist, um die Eingangsimpedanz jedes Eingangsanschlusses gegenüber mindestens einer der Bezugssignalquellen (51» 53) zu erfassen, wenn die betreffende Quelle an den Anschluß durch die Schalteinrichtung angeschlossen ist, und durch eine durch den Impedanzfühler gesteuerte Anzeigeeinrichtung (ii) stur Anzeige, wenn die durch einen der Eingangsanschlüsse gezeigt· Impedanz Über einem vorbestimmten Grenzwert liegt (Flg. 1, 8- 10).

3· Schaltungsprüfeinrichtung zur Prüfung von Digital-

■v

909881/1004

schaltungen mit η Ausgangsanschlüssen, gekennzeichnet durch einen Eingangssignalfolgegenerator (9) zur Erzeugung eines Sataj s von digitalen Eingangssignalfolgen (I1 bis HO) entsprechend dem Satz von Signalen, die in den Prüfling (1) einspeisbar sind, durch Digitalsignalquellen (IDI - ID 1O), die durch den Eingangssignalolgegenerator gesteuert sind, um in jeden Eingangsanschluß (a, b) des Prüflings*ein vorbestimmtes Eingangssignal (lit - HOt) mit einem Analogpegel (VIH₁ VIL) einzuspeisen, der durch den Wert des entsprechenden Bits der Eingangssignalfolge bestimmt ist, durch einen Ausgangssignalfolgegenerator (13)| der durch den Eingangssignalolgegenerator gesteuert ist und η Ausgangsanschlüsse und eine Logiktafel entsprechend dem Prüfling hat, um eine Ausgangssignalfolge (B1 - Bk) entsprechend den richtigen Ausgangssignalen des Prüflings für jede Eingangssignalfolge zu erzeugen, durch Bezugssignalquellen (57» 55) zur Erzeugung von zwei Bezugssignalen (VOL, VOR) mit einem Pegel entsprechend einem richtigen 1- bzw. O-Ausgangssignal des Prüflings, durch eine mit den Bezugssignalquellen verbundene Einrichtung (ODT - OD4) , die an die Ausgangsanschlüsse des Prüflings anschließbar ist und durch den Ausgangssignalfolgegenerator gesteuert ist, um das Ausgangssignal (D1 - Dk) an jedem Ausgangsanschluß (c) des Prüflings mit einem der Bezugssignale zu vergleichen, das in Abhängigkeit von dem Wert des entsprechenden Bits der Ausgangssignalfolge gewählt wird (Figo 1, 7 - 10).

k. Schaltungsprüfeinrichtung nach Anspruch 3» gekennzeichnet durch eine Einrichtung zur aufeinanderfolgenden Einspeisung des Satzes der Eingangssignalfolgen (I1 - IIO) parallel in den Prüfling (1) und den Ausgangssignalfolgegenerator (13)» durch Analogvergleicher (8i) zur Erzeugung eines Ausgangssignals in Abhängigkeit von der.Differenz zwischen zwei eingespeisten Signalen, durch eine Einrichtung zur Einspeisung des Signals (D1 - Bk) am betreffenden

909881/1004 ·

Ausgangsanschluß (c) des Prüflings in den zugehörigen •Analogvergleicher, wobei die eine Bezugssignalquelle (55) ein Analogsignal (VOL) entsprechend einem Ausgangssignal mit minimalen annehmbaren 1-Pegel und die andere Bezugssignalquelle (57) ein Analogsignal (VOH) entsprechend einem Ausgangssignal mit maximal annehmbaren O-Pegel erzeugt, durch vom Ausgangssignalfolgegenerator gesteuerte Einrichtungen (Q5» Q6) zur Einspeisung des Bezugssignals von einer der Bezugssignalquellen, ausgewählt in Abhängigkeit vom Wert des zugehörigen Bits der Ausgangssignalfolge (B1 - Bk) in den betreffenden Analogvergleicher, durch Digitalsignalgeneratoren (83)» die durch den zugehörigen Analogvergleicher gesteuert sind, um ein 1- oder O-Signal in Abhängigkeit davon zu erzeugen, ob das betreffende Ausgangssignal (DI bis D^) vom Prüfling größer oder kleiner als das in den Analogvergleicher eingespeiste Bezugssignal ist, und durch Digitalvergleicher (XOR), die durch den Ausgangssignalfolgegenerator und die Digitalsignalgeneratoren gesteuert sind, um ein Signal (R1 - Rk) zu erzeugen, das einen Fehler anzeigt, wenn das entsprechende Bit der Ausgangssignalfolge und das. vom zugehörigen Digitalsignalgenerator erzeugten Signal unterschiedlich sind (Fig. 1, 8, 10).

5c, Schaltungsprüfeinrichtung nach Anspruch k_t dadurch gekennzeichnet, daß der Analogvergleicher ein Differentialverstärker (81) mit einem ersten und einem zweiten Eingangsanschluß und einem Ausgangsanschluß ist, der bei Einspeisung von Signalen in seine Eingangsanschlüsse ein erstes oder ein zweites Signal an seinem Ausgangsanschluß in Abhängigkeit davon erzeugt, ob das in seinen ersten Eingangsanschluß eingespeiste Signal größer bzw. kleiner als das in seinen zweiten Eingangsanschiuß eingespeiste Signal ist, daß die Einrichtung zur Einspeisung des Ausgangssignals (D1 - Ok) vom Prüfling (1) in den ersten Eingangsanschluß einspeist und daß der Digitalsignalgenerator (83) ein 1- oder O-Signal in Abhängigkeit davon erzeugt, ob der Differentialverstärker das erste oder zweite Signal erzeugt (Fig. 1,8, 10). 9098.81/10(H

6. Schaltungsprüfeinrichtung zur Prüfung von Digitalschaltungen mit höchstens m Eingangsanschlussen und höchstens η Ausgangsanschlüssen, gekennzeichnet durch einen Eingangssignalfolgegenerator (9) mit m Ausgangsanschlussen zur Erzeugung eines Satzes von m-Bit-Eingangssignalfolgen (I1 - HO) entsprechend dem Satz von Digit al eingangs Signalen, die beim Betrieb des Prüflings (1) voraussichtlich in diesen eingespeist werden, durch einen Ausgangsaignalfolgegenerator (13), der durch den Eingangesignalfolgegenerator gesteuert ist und η Ausgangsanschlüsse zur Erzeugung einer n-Bit-Ausgangssignalfolge (B1 - Bk) für jede eingespeiste Eingangssignalfolge entsprechend einem fehlerfreien Betrieb des Prüflinge hat, durch eine en·te und zweite Bezugesignalquelle (5I, 53) für ein erstes bzw« zweites Bezugssignal (VIH, VIL) mit vorbestimmtem 1- bzw. O-Pegel, durch eine Schalteinrichtung (IDI - IDIO), die durch den Eingangssignal folgegenerat or gesteuert ist, um Eingangssignale (Ht bis HOt) in den Prüfling entsprechend der Eingangssignalfolge einzuspeisen, und durch η Vergleichseinrichtungen (ODI - OD^), die durch den Ausgangsfolgegenerator gesteuert sind, um das Ausgangssignal (D1 - Ok) an jedem Ausgangsanschluß (c) des Prüflings mit einem von zwei durch eine dritte bzw. vierte Bezugssignalquelle (55» 57) erzeugten Bezugssignalen (VOL, VOH) zu vergleichen, das in Abhängigkeit von dem Wert des entsprechenden Bits der Ausgangssignalfolge gewählt ist (Fig. 1,8- TO).

7· Schaltungsprüfeinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der Eingangssignalolgegenerator (9) bei Einspeicherung einer Folge von Zählimpulsen zyklisch an den Ausgangsanschlüssen einen vollständigen Satz Eingangssignalfolgen (I1 - HO) erzeugt» daß ein Satz von m Prüfanschlüssen (69) an die Eingangsanschlüsse (a, b) des Prüflings (i) anschließbar ist, daß ein Satz von η Prüfanschlüssen an die Ausgangsansohlüsse (o) des Prüflings anschließbar ist, daß das dritte Bezugssignal (VOL) den mini-

909881/1Ö0A

malen zulässigen Pegel für ein !-Signal darstellt, daß das vierte Bezugssignal (VOH) den maximal zulässigen Pegel für ein O-Signal darstellt, daß die Schalteinrichtung (ID1 bis ID1O) in jeden der EingangsanschlUsse (a, t>) des Prüflings (1) das erste bzw. zweite Bezugssignal in Abhängigkeit davon einspeist, ob das entsprechende Bit der Eingangssignalfolge 1 oder 0 ist, daß jede Vergleichseinrichtung (Od1 bis OD4) einen ersten Vergleicher (81, 83) hat, der einen ersten und zweiten Anschluß hat und bei Einspeisung von einem ersten und zweiten Signal in diese Anschlüsse ein 1- oder O-Ausgangssignal in Abhängigkeit davon erzeugt, ob das erste eingespeiste Signal größer oder kleiner als das zweite eingespeiste Signal ist, ferner eine Einrichtung, die den entsprechenden der η Prüfanschlüsse mit dem ersten Anschluß eines anderen Vergleichers verbindet) ferner eine Schalteinrichtung (Q5» Q6), die durch den Ausgangssignalfolgegenerator (13) gesteuert ist, um das dritte oder vier te Bezugssignal in den zweiten Eingangsanschluß des Vergleichers in Abhängigkeit davon einzuspeisen, ob das entsprechende Bit der Ausgangssignalfolge 1 oder O ist, ferner einen zweiten Vergleicher (XOR), der bei jeweils zwei eingespeisten Digitalsignalen ein Ausgangesignal erzeugt, wenn die eingespeisten Signale unterschiedlich sind, und schließlich eine Einrichtung (83, b, a) hat, die in den zweiten Vergleicher das Ausgangssignal des ersten Verglei«· chers und das entsprechende Bit der Ausgangssignalfolge einspeist (Fig. 1, 8 - 10).

8. Schaltungsprüfeinrichtung nach Anspruch 7, dadurch gekennzeichnet, daß der zweite Vergleicher (XOR) ein Digitalvergleicher ist (Fig. 1O).

9. Schaltungsprüfeinrichtung nach Anspruch 8, gekenn zeichnet durch eine Anzeigeeinrichtung (ii)_t die gesteuert durch alle zweiten Vergleicher (XOR) eine Anzeige in Abhängigkeit von deren Ausgangsaignalen (Hl - R4) erzeugt,

909881/1004

durch eine Quelle (25) von Zählimpulsen, durch eine Schalteinrichtung (29) mit einem ersten und einem zweiten Zustand, durch eine Einrichtung (25, 27)» die durch den ersten Zustand der Schalteinrichtung gesteuert die Zählimpulse in den Eingangssignalfunktionsgenerator (9) einspeist, und durch eine Zeitverzögerungseinrichtung (OSI), die in Abhängigkeit von dem Ausgangssignal von allen zweiten Vergleicherii die Schalteinrichtung in den zweiten Zustand für eine vorbestimmte Zeit schaltet (Fig. 1, 3» 1O).

10. Schaltungsprüfeinrichtung nach Anspruch 7» dadurch gekennzeichnet, daß der Eingajagssignalfunktionsgenerator (9) auf.einen vollen Zyklus von Ausgangssignalfolgen (I1 - HO) erzeugt, die sich von Folge zu Folge in einem einzelnen Bit unterscheiden.

11. Schaltungsprüfeinrichtung nach Anspruch 10, dadurch gekennzeichnetj, daß der Eingangssignalfolgegenerator (9) einen Impulsgenerator (DF) zur Erzeugung einer ersten und einer zweiten Impulsfolge (TI, T2) hat, wobei die Impulse der einen Impulsfolge zu anderen Zeiten als die Impulse der anderen Impulsfolge auftreten, ferner ein erstes Register (DIP) mit einem ersten und zweiten Zustand, ferner eine Einrichtung zur Änderung des Zustandes des ersten' Registers durch jeden Impuls der ersten Impulsfolge, ferner ein zweites Register (C2F) mit einem ersten und zweiten Zustand, ferner eine Einrichtung (39)» die durch den Impulsgenerator und das erste Register gesteuert ist, um den Zustand des zweiten Registers durch jeden Impuls der zweiten Impulsfolge, wenn das erste Register sich in seinem ersten Zustand befindet, zu ändern, ferner ein drittes Register (C3F) mit einem ersten und zweiten Zustand, und schließlich eine Einrichtung (4i) hat, die durch den Impulsgenerator und das erste und zweite Register gesteuert ist, um den Zustand des dritten Registers in Ab-

909881/100

- 4ο -

hängigkeit von jedem Impuls der zweiten Impulsfolge, wenn das erste Register sich in seinem zweiten Zustand und das zweite Register sich in seinem ersten Zustand befindet, zu ändern (Fig. 5» 6)„

12. Schaltungsprüfeinrichtung nach Anspruch 11, dadurch gekennzeichnet, daß der Eingangssignalolgegenerator (9) eine geordnete Folge von zusätzlichen Registern (c4F - C1OF), die jeweils einen ersten und zweiten Zustand haben, und Gatter (43, 45) hat, die durch den Impulsgenerator (DF) und die in der Folge vorangehenden Register ge-P steuert sind, um den Zustand jedes Registers in Abhängigkeit von jedem Impuls der zweiten Impulsfolge (T2), wenn das nächstfolgende Register sich in seinem ersten Zustand und alle vorhergehenden Register sich in ihrem zweiten Zustand befinden, zu ändern (Fig. 5» 6).

13· Schaltungsprüfeinrichtung nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß der Impulsgenerator ein erstes komplementierendes Flipflop (DF) ist, das bei Einspeisung einer Folge von Zählimpulsen eine erste und zweite elektrisch unabhängige Folge von Zählimpulsen (Τ1, Τ2) erzeugt, die an seinen Ausgangsanschlüssen (θ, 1) um 180 k. phasenversetzt sind, daß das erste Register ein zweites komplementierendes Flipflop (C1F) ist, das mit dem ersten Flipflop verbunden ist, um durch jeden Impuls der ersten Folge komplementiert zu werden, und daß das zweite Register ein drittes. Flipflop (C2F) ist (Fig. 1, 5, 6)„

14. Schaltungsprüfeinrichtung nach einem der Ansprüche 6 - ,13 zur Prüfung einer Digitalschaltung von einem Satz Gruppen von Digitalschaltungen, gekennzeichnet durch ein Chassis (21), auf dem ein Digitalzähler (3) zur Erzeugung von Zählimpulsen, der Eingangssignalfolgegenerator (9) und die von ihm gesteuerte Schalteinrichtung (IDI - IDIO) Operationsverstärker (51, 53» 55» 57) und die Vergleichs-

9 0 9 8 8 1 / 1 0 0 L,

einrichtungen (OD1 - OOh) montiert sind, durch eine besondere Gruppenabgrenzunteranordnung (23) für jede Gruppe des Satzes, die mit dem Qhassis verbunden werden kann und Impedanzen (r4, Ro, R8, R9, R1O, R13), die bei Anschluß an die Operationsverstärker mit diesen die Bezugssignalquellen für die Mitglieder der Gruppe bilden, sowie eine Schaltung hat, die bei Verbindung der Gruppenabgrenzunteranordnung mit dem Chassis die Impedanzen mit den Operationsverstärkern verbindet, und durch eine besondere Prüflingsunteranordnung (19) für jeden Prüfling (i), die an das Chassis und den Prüfling anschließbar ist und den Ausgangssignalfolgegenerator (13) trägt, wobei der Eingangssignalfolgegenerator (9) bei Anschluß der Gruppenabgrenzunteranordnung und der Prüflingsunteranordnung an das Chassis und des Prüflings an die Prüflingsunteranordnung aufeinanderfolgend den vollständigen Satz der Eingangssignalfolgen in den Prüfling und in den Ausgangssignalfolgegenerator unter Steuerung durch den Zähler einspeist (Fig. 1, 2, 8, 1O).

909881/1004