WO2004050371A1

WO2004050371A1 - 記録ヘッド及び前記記録ヘッドを備える記録装置

Info

Publication number: WO2004050371A1
Application number: PCT/JP2003/015273
Authority: WO
Inventors: Nobuyuki Hirayama
Original assignee: Canon Kabushiki Kaisha
Priority date: 2002-11-29
Filing date: 2003-11-28
Publication date: 2004-06-17
Also published as: KR20050084004A; US20050206685A1; AU2003284495A1; CN100564041C; EP1566271B1; EP1566271A4; KR100832601B1; JP3927902B2; EP1566271A1; CN1717330A; JP2004181679A; US7530653B2

Abstract

複数の記録素子を有する記録ヘッドであって、複数の記録素子のそれぞれに対応付けて設けられた複数のスイッチング素子と、複数の記録素子を複数のグループに分割した各グループ毎に設けられ、複数のグループのそれぞれに属する複数の記録素子に共通に定電流を流すための定電流源と、これら定電流源により供給される定電流を制御する電流制御回路とを有し、定電流で前記記録素子を駆動する。

Description

明細書記録へッド及び前記記録へッドを備える記録装置技術分野

本発明は、複数の記録素子を備える記録ヘッドと、その記録ヘッドを備える記録装置に関するものである。背景技術

記録へッドのノズル内に配置されたヒータにより熱エネルギーを発生させ、その熱エネルギーを利用してヒー夕近傍のインクを発泡させ、そのノズルからインクを吐出させて記録を行うインクジエツトへッドが知られている。このようなインクジエツトへッドにおけるヒー夕駆動回路の一例を図 1 1に示す。

高速に記録を行うためには、なるべく多くのヒータを同時に駆動して多くのノズルから同時にィンクを吐出させることが望ましい。しかしながら、プリン夕装置の電源の電力供給能力に制限があり、また電源からヒ一夕に至る配線の抵抗に起因する電圧降下などにより、一度に流すことができる電流値が制限される。このため複数のヒータを時分割で駆動してインクを吐出させる時分割駆動が一般的である。この時分割駆動では、例えば、複数のヒータを、隣接配置されたヒー夕で構成される複数のブロック（ダル —プ）に分割し、各ブロック内で同時に 2つ以上のヒータを駆動しないように駆動を時分割し、ヒータを流れる電流の総和を抑えることにより一度に大電力を供給する必要をなくしている。このようなヒータの駆動を行う駆動回路の動作について図 1 1を用いて説明する。

ヒータ 1 1 0 1 u〜 1 1 0 l _mxのそれぞれに対応する各 NMO Sトランジス夕 1 1 0 2 u〜l 1 0 2 _mxは、図 1 1に示すようにそれぞれ同数 (x) ずつ収容するブロック l〜mに分けられている。即ち、ブロック 1 では、電源パッド 1 104 (+) からの電源配線は、ヒー夕 1101 u 〜1101 _lxに共通に接続されており、 NMOSトランジスタ 1102丄丄〜1102 _lxのそれぞれは、電源 1104 ( + ) とグランド 1104 (一）の間で、対応するヒー夕 1101 〜1101_1χのそれぞれと直列に接続されている。また、ヒータ 110 l u〜l 10 l _lxのそれぞれは、制御回路 1105から、対応する NMOSトランジスタ 1102u 〜1102 _lxのゲ一卜に制御信号が印加されたときに、その NMOSトランジス夕 1102η〜1102_1χがオンすることにより電源配線から対応するヒー夕を通って電流が流れて加熱される。

図 12は、図 11に示すヒ一夕駆動回路の各ブロックのヒータに通電駆動するタイミングを示すタイミングチャートである。

例えば、図 1 1のブロック 1を例にとると、制御信号 VGl〜VGx は、ブロック 1に属する第 1〜第 X番目のヒ一夕 1101_1]L〜1101 _lxを駆動させるためのタイミング信号である。即ち、 VGl〜VGxは、プロック 1の NMOSトランジスタ 1102u〜l 102 _lxの制御端子（ゲート）に入力される信号の波形を示し、ハイレベルの時に対応する NMO Sトランジスタ 1102をオンし、ロウレベルの時に、対応する NMOS トランジスタをオフする。他のブロック 2〜mの場合も同様である。図 1 2において、 I hl〜 I hxのそれぞれは、ヒー夕 1101 ^〜；！ 101丄 _xのそれぞれに流れる電流値を示している。

このように各ブロック内のヒー夕を順次、時分割で通電駆動することにより、各ブロック内で通電駆動されるヒー夕は、常に 1個以下になるように制御することができるので、一度に大電流をヒータに供給する必要はない。

図 13は、図 11のヒー夕駆動回路が形成されているヒー夕基板（記録ヘッドを構成する基板）のレイアウト例を示す図である。この図 13は、図 1 1に示す電源パッド 1 1 0 4 ( + ) (一）からブロック l〜mに接続される電源配線のレイアウトを示したものである。

ブロック 1〜mの各ブロックに対し電源パッド 1 1 0 4 (+) より個別に電源配線 1 3 0 1 ₁〜1 3 0 l _mが、電源パッド 1 1 0 4 ( + ) より電源配線 1 3 0 2 ₁〜1 3 0 2 _mが接続されている。前述のように、各プロックで同時に駆動される最大ヒー夕数を 1以下にすることで、各ブロック別に分割された配線を流れる電流値は、常に 1つのヒータに流れる電流以下にすることができる。これにより別プロックの複数のヒータを同時駆動した場合でも、ヒータ基板内での配線における電圧降下量を一定とすることができる。これと同時に、複数のヒータを同時駆動した場合でも、各ヒ一夕への投入エネルギー量をほぼ一定にすることができる。

近年、プリン夕は高速化、高精細化が要求されているため、プリンタの記録へッドは高密度で多ノズル化が図られており、記録へッドにおけるヒ —夕駆動に際しては、記録速度の点から、なるべく多くのヒータを同時に高速に駆動することが求められている。

またヒータ基板は、多数のヒータと、その駆動回路を同一の半導体基板上に形成している。このため 1つのウェハから取れるヒ一夕基板の個数を増加させてコストダウンを図る必要があるため、ヒータ基板を小型化することも求められている。

ところが前述のように、同時に駆動されるヒータ数を増やした場合、ヒ —夕基板内では同時駆動ヒータの数に対応した配線が必要となる。このため配線の数が増すと共に、ヒー夕基板面積が限られている場合には、配線一本当りの配線領域が減少するため配線抵抗が増加する。また同時に、配線数が増して各配線幅が細くなることにより、ヒータ基板内の配線相互での抵抗のバラツキも増加することになる。このような問題は、ヒ一夕基板を小型化する場合にも同様に生じ、更に、配線抵抗の増加及び抵抗のバラツキが増加することになる。前述のように、ヒータ基板内では、ヒータと電源配線は電源に対して直列に接続されているため、配線抵抗とその抵抗のバラツキが増加することにより、各ヒー夕に印加される電圧の変動割合が増加する。

ヒー夕への投入エネルギーは、過小であればィンクの吐出が不安定になり、また過剰であれば、ヒータの耐久性が低下することになる。このため高画質な記録を行うためには、ヒー夕への投入エネルギーが一定であることが望ましい。しかしながら上述のように、ヒータに印加される電圧の変動が大きい場合には、ヒータの耐久性を低下させたり、インク吐出が不安定になったりする。

また、ヒータ基板外部での配線は、複数のヒータに対して共通となっているため、同時に駆動するヒータの数によって、共通の配線での電圧降下が異なるものになる。このような電圧降下の変動に対して、各ヒータでの投入エネルギーを一定化するために、電圧の印加時間により、各ヒー夕への投入エネルギーが調整される。しかしながら、同時駆動のヒー夕の数が増すことにより共通配線での電圧降下が増加しているため、ヒー夕駆動時の電圧の印加時間が増し、高速でヒータを駆動することが困難になっている。

このようなヒータへの投入エネルギー変動による問題を解決する方法が、例えば特開 2 0 0 1— 1 9 1 5 3 1に提案されている。図 1 4は特開 2 0 0 1 - 1 9 1 5 3 1に記載されているヒータの駆動回路を示す図である。ここでは記録素子毎（R l〜Rn) に設けられた定電流源（Trl4〜T r (n+13) ) とスイッチング素子（Ql〜Qn) により、記録素子（R 1〜R n) を定電流により駆動するものである。この場合、記録素子と同数の定電流源が必要となるため、従来の駆動方式に比べ、著しくヒー夕基板上の面積が増大し、ヒータ基板のコストアップとなる。またヒー夕への投入ェネルギ一を安定化するためには、複数の定電流源の間で出力電流が一定であることが求められるが、定電流源の数が増えるほど定電流源間の出力電流のパラツキ量が増加する。特にプリン夕の高速印刷や高精細化により著しくヒータ数の増加したヒータ基板において、複数の定電流源間での出力電流のバラツキ量を低減することは困難になる。発明の開示

本発明は上記従来例に鑑みてなされたもので、本願発明の特徴は、記録素子の同時駆動数が増加しても、高速でかつ安定した記録が可能な記録へッド、及ぴその記録へッドを用いた記録装置を提供することにある。また本発明の特徴は、各記録素子を定電流で駆動し、その定電流値を調整できるようにして各記録素子に均一なエネルギーを印加できるようにした記録へッド、及びその記録へッドを備えた記録装置を提供することにある。

本願発明の他の特徴や利点は、添付図面を参照してなされる以下の説明により明らかになるであろう。図面の簡単な説明

本願に組み込まれ、本願の説明の一部を構成する添付図面は、本願の実施例を例示するもので、明細書と共に本願発明の原理を説明するものである。

図 1は、本発明の第 1実施例に係る記録ヘッドに設けられたヒー夕駆動回路の一例を示す回路図である。

図 2は、本発明の第 1実施例に係る駆動回路の等価回路図である。図 3は、図 2の回路の動作タイミングを説明するタイミングチヤ一トである。

図 4は、本発明の第 2実施例に係る記録ヘッドに設けられたヒー夕駆動回路の一例を示す回路図である。

図 5は、本実施例で使用する MO Sトランジスタの特性図である。図 6は、本発明の第 2実施例に係る MO Sトランジスタの特性測定条件を示す図である。

図 7は、本発明の第 3実施例に係る記録へッドに設けられたヒータ駆動回路の一例を示す回路図である。

図 8は、本発明の第 4実施例に係る記録ヘッドの設けられたヒー夕駆動回路の一例を示す回路図である。

図 9は、本発明の第 5実施例に係る記録へッドに設けられたヒータ駆動回路の一例を示す回路図である。

図 1 0は、ヒータ駆動回路の一例を示す図である。

図 1 1は、従来のヒータ駆動回路を示す回路図である。

図 1 2は、従来のヒータ駆動回路を動作させる信号のタイミングチヤ一卜である。

図 1 3は、ヒータ基板の配線レイアウトを示す図である。

図 1 4は、従来のヒータ駆動回路の構成を示す回路図である。

図 1 5は、本発明の第 6実施例に係る記録ヘッドに設けられたヒータ駆動回路の一例を示す回路図である。

図 1 6は、本実施例に係るインクジェット記録装置の構成の概要を示す外観斜視図である。

図 1 7は、本実施例に係るインクジェット記録装置の機能構成を示すブロック図である。

図 1 8は、本実施例に係る記録ヘッドの構成を示す概観斜視図である。発明を実施するための最良の形態以下、添付図面を参照して本発明の好適な実施例を詳細に説明する。なお以下に用いる「ヒータ基板」とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた基板を示すものである。「ヒータ基板上」とは、単にヒー夕基板の表面上を指し示すだけでなく、素子基板の表面上、表面近傍の素子基板内部側をも示すものである。また、本実施例でいう「作り込み（built_in)」とは、別体の各素子を単に基板上に配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によってヒータ基板上に一体的に形成、製造することを示すものである。

[第 1実施例]

図 1は、本発明の第 1実施例に係るインクジエツト記録へッドのヒータ基板に設けられているヒータ駆動回路の構成を説明する回路図である。図 1において、 101 u〜l 0 l_mxは記録を行うためのヒ一夕（ヒー夕抵抗）を示し、各ヒータが通電されて熱を発生することにより、各対応するノズルからインク滴が吐出される。ここで、これらヒ一タ 10

〜101_mxは、ブロック（グループ） 1〜！ IIに分割されており、各プロックには X個のヒー夕と、各ヒータに対応して設けられた X個の NMOS トランジスタが含まれている。 102 u〜l 02_mxは、それぞれ対応するヒ一夕への通電をオンオフするための NMOSトランジスタである。 10 Si l 03 _mは定電流源で、各ブロック毎に 1つずつ設けられている。 104は制御回路で、記録すべき記録データに応じて各 NMOSトランジス夕 102のオン/オフを制御している。 105は基準電流回路で、制御信号 110を定電流源 10 Si l 03 _mに出力し、各定電流源で発生される定電流値を制御している。 106及び 107は基板外部の電源部 (図示せず）に接続される電源パッドで、これら電源パッドを介してヒー夕駆動用の電力が供給される。 108， 109のそれぞれは、各電源パッド 106， 107からブロック l〜mに、ヒータ駆動用の電力を供給している電源ラインである。

ブロック 1の場合でみると、 NMOS卜ランジス夕 102„〜 102ェ „のそれぞれは、ヒ一夕 101 u〜l 01 _lxの内の対応する各ヒータに直列に接続され、その直列に接続されている各ヒータへの電流の通電非通電を制御している。即ち、 NMOSトランジスタ 102 u〜l 02_1χの各ソースとヒータ 101„〜101 _lxのそれぞれとが接続され、 ΝΜΟ Sトランジスタ 102 ^〜102 _lxのドレインはそれぞれ共通に定電流源 103ェに接続されている。またヒ一夕 101 u〜l 01 _lxのそれぞれの一端も共通に電源ライン 108に接続されている。ここで、 NMOSトランジス夕 10？^〜丄 02_1χは、ヒータ 10 l u l 01₁₃₁の第1駆動用スィッチであり、また定電流源 10 S iは、ヒー夕 101„〜101 _lxの第 2駆動用スィッチである。このような構成は他のブロック 2〜m においても同様である。即ち、ブロック 2, mにおいても、 1 101₂₁ 〜1 101_2x、 110 l_ml〜l 00 l_mxはヒータを示し、 1 102₂₁〜 1 102_2x, 1 102_ml〜l 102 _mxは NMOSトランジスタを示している。

また定電流源 103₁〜103 _mのそれぞれは、 NMOSトランジスタ 102 ^〜丄 02_mxと、ヒータ 101„〜 10 l_mxとに直列に接続されている。定電流源 103 i〜l 03_mのそれぞれは、その定電流源 103 の端子に定電流を出力しており、この出力電流値の大きさは基準電流回路 105からの制御信号 1 10により調節される。

制御回路 104は、 NMOSトランジスタ 102„〜102_mxのそれぞれのゲートに、記録する画像信号（記録信号）に応じた信号を出力して、 MOSトランジスタ 102 u〜l 02_mxのそれぞれのスイッチングを制御している。

[ヒー夕駆動回路の動作]

図 2は、 X個のヒータと X個の NMOSトランジスタと、 1個の定電流源を含む 1ブロック分の等価回路を示す図、図 3は駆動信号及び各ヒータを流れる電流を説明するタイミングチャートである。

図 2において、信号 VGl〜VGxは、図 1の制御回路 104から供給される画像信号に応じた 1ブロック分の記録信号である。尚、制御回路 1 04の構成としては、シフトレジス夕、ラッチなどの画像信号を制御する回路でも良い。信号 VCは、基準電流回路 105から定電流源 203に供給される制御信号で、図 1の制御信号 110に相当しており、この制御信号 VCに応じて定電流源 203 (図 1の定電流源 103i〜l 03_mに相当）により発生される電流値が制御される。

NMOSトランジスタ 202 i〜202_Xは、ここでは簡単のために理想的にドレインとソースを 2端子のスィッチとして動作すると考え、信号 VG (VGl〜VGx) の信号レベルがハイレベルでオン (ドレインーソース間が短絡）し、ロウレベルでオフ（ドレイン—ソース間が開放）するものとして説明する。定電流源 203は、その端子間に、ある電圧が印加されると、制御信号 VCにより設定された一定電流 Iを端子間に（図においては上から下へ）出力するものとする。

図 3は、信号 VG (VGl〜VGx) の出力タイミングチャートと、その時に各ヒータを流れる電流波形を示す図である。

図 2に示すヒータ 201^について考察すると、時間 tlまでの期間では信号 VG1がロウレベルであるため、 NMOSトランジスタ 202ェがオフしており、定電流源 203の出力とヒータ 201ェとは遮断されているため、ヒ一夕 201 tには電流が流れない。次に時間 1から t 2までの期間では、信号 VG1がハイレベルになる。これにより、図 2の NMO Sトランジスタ 202ェのゲート電圧がハイレベルとなってソース—ドレイン間が導通し、定電流源 203により駆動される定電流 Iがヒ一夕 20 1 を流れる。これにより、時間 tlから時間 t 2の期間では、ヒ一夕 2 01₁に電流が印加されて発熱し、ヒータ 201 i近傍のィンクが加熱されて発泡し、そのヒータ 201ェに対応するノズルからインクが吐出されて画素（ドット）が記録される。

そして時間 1:2以降では、信号 VG1が再びロウレベルとなるため、ヒ一夕 2 0 1ェへの通電が終了する。以下同様にして、信号 V G2〜V Gxに同期して、各ヒ一夕 2 0 1 ₂〜2 0 1 _xへの通電駆動が行われる。

このように、各ヒ一夕を電流が流れる時間、即ち、ヒータの駆動時間は、それぞれ各信号 V Gl〜V Gxにより制御され、各ヒ一夕を流れる電流 I h 1〜 I hxのそれぞれの大きさ（図 3の I 1〜 I 3で示す）は、定電流源 2 0 3の制御信号 V Cにより決定される。

以上の構成により、基準電流回路 1 0 5により、定電流源 2 0 3の出力電流値（1 1〜1 3) が設定され、その設定された出力電流が、信号 V G1 〜V Gxにより規定された時間だけ、 NMO Sトランジスタ 2 0 2 〜2 0 2 こより、対応する各ヒ一夕 2 0 1ェ〜2 0 l _xを流れることになる。以上の説明では、 NMO Sトランジスタ 2 0 2 i〜2 0 2 _Xがオンのときはソース一ドレイン間が短絡するとして理想的な場合について説明した。しかし実際には、 NMO Sトランジスタ 2 0 2 i〜2 0 2 _xがオンの時はソース一ドレイン間に電圧降下を生じる。、この電圧降下分に対して十分に高い電源電圧を設定することで、定電流源 2 0 3の出力電流がそのままヒ一タに印加されることになり、上述のヒータの駆動の説明と何等変わらない動作が実現できる。

尚、前述の基準電流回路 1 0 5は、例えばディップスィッチ等を設けて、所望の電圧の制御信号 1 1 0をユーザが選択的に設定できるようにしてもよく、或いは、この記録ヘッドが搭載されているプリンタ装置の制御部からの信号に応じて、所望の電圧レベルの制御信号 1 1 0を出力できるように構成されていてもよい。

[第 2実施例]

図 4は、本発明の第 2実施例に係る記録へッドに設けられたへッド駆動回路の構成を説明する回路図である。この第 2実施例では、第 1実施例の定電流源 1 0 3 〜丄 0 3 _mを NMO Sトランジスタ 4 0 1 〜 0 l _mで構成している。これら NMOSトランジスタ 401ェ〜40 l_mのドレインは、 NMO Sトランジスタ 102„〜102_mxのソースにそれぞれ接続される。また、 NMOSトランジスタ 401 i~40 l_mのゲートには、基準電流回路 105からの制御信号 110が供給され、 NMO Sトランジス夕 401 i〜40 l_mの各ドレインより電流が出力される。この出力電流は、基準電流回路 105が接続される MOSトランジスタ 401 i〜40 l_mのゲート電圧により制御される。

図 4の NMOSトランジスタ 401 i〜40 l_mの動作について図 5、図 6を用いて説明する。

図 5は、図 4の NMOSトランジスタ 401 i〜40 l_mのそれぞれに用いられる NMOSトランジスタの一般的な静特性を示す図であり、図 6 はそのバイアス条件を説明する等価回路図である。

図 5は、ゲート電圧 Vgをパラメ一夕にしてドレイン電圧 Vd sを変化させたときのドレイン電流 I dの特性を示している。図 5における Vd s の変化に対して I dの変化の少ない領域（例えば飽和領域）で動作するように、 NMOSトランジスタ 401丄〜401₁₁₁の及び¥(1 sを設定する。これにより NMOSトランジスタ 401ェ〜^： 0 l_mのドレイン電圧に大きく依存しない出力電流を得ることができ、 NMOSトランジスタ 401ェ〜40 l_mを、各対応するヒ一夕のブロックに一定電流を流す定電流源として動作させることができる。

また NMOSトランジスタ 401 〜40 l_mのゲート電圧 Vgに応じてドレイン電流が変化するため、このゲ一ト電圧 V gを制御することにより、各ブロックのヒータに流す電流値を所望の値に設定することができる。これは前述の第 1実施例における制御信号 V Cと同様の制御ができることを意味している。更に、 NMOSトランジスタ 401 i〜40 l_mのソースードレイン間の電流一電圧特性であるォン抵抗特性を、このゲート電圧 Vgにより制御することができる。従って、ゲート電圧 Vgによりオン抵抗値を制御することで、ヒータに所望の一定電流を供給することができる。

[第 3実施例]

図 7は、本発明の第 3実施例に係る記録へッドに設けられたへッド駆動回路を説明する回路図で、ここでは、図 4おける NMOSトランジスタ 4 01 i〜40 l_mのドレインに、更に NMOSトランジスタ 701 i〜70 l_mのソースを接続し、 NMOSトランジスタ 2段を直列にカスケード接続して定電流源を構成している。 NMOS卜ランジス夕 701 〜ァ 01 _mのゲートは基準電流回路 105 aに接続されている。尚、この第 3実施例では、 2段の場合で説明するが、本願発明は、これ以上の多段の場合にも適用できることはもちろんである。

ここでは NMOSトランジスタ 701ェ〜70 l_mは、ゲート接地トランジス夕として動作し、 NMOSトランジスタ 401ェ〜40 l_mのドレイン電圧を NMOSトランジスタ 701 〜ァ 0 l_mのゲート—ソース間電位により固定するものである。ここでは NMOSトランジスタ 401 i 〜40 l_mをドレイン電圧 Vdsの変化に対してドレイン電流 Idの変化が少ない飽和領域等の領域で動作させるように、 NMOS 701 i〜701 _mのゲート電圧を設定する。 NMOSトランジスタ 701 〜ァ 0 l_mのドレインの電圧変動に対して、 NMOSトランジスタ 701 i〜70 l_mのソース電圧は、ゲート電圧を固定することでゲ一卜—ソース間の僅かな電位変動に抑えることができる。電源電圧の変動や MOSトランジスタのォン抵抗値や配線抵抗値の変動に対して、図 4の回路に比較し、定電流源として動作する NMOSトランジスタ 401 i〜40 l_mのドレイン電圧の変動を低く抑えることができる。

[第 4実施例]

図 8は、本発明の第 4実施例に係るヘッド駆動回路の構成を示す回路図で、図 4の回路構成に加えて、基準電流回路 105の具体的な回路構成例を示している。この基準電流回路 105は、 NMOSトランジスタ 801を基準として、 NMOSトランジスタ 401 i〜40 l_mのドレインから電流を出力するカレントミラ一回路を構成している。 NMOSトランジスタ 801は、ゲ一卜とドレインがダイォード接続され、その接続点に基準電流源 802が接続されている。 NMOSトランジスタ 801のゲートは、 NMOSトランジス夕 401 i〜40 l_mのゲートに共通に接続される。 NMOSトランジス夕 801と NMOSトランジスタ 401 i〜40 l_mのゲートサイズが等しい場合、 NMOSトランジスタ 801と NMOSトランジスタ 4 0！^〜。 l_mのゲート電圧は等しくなり、基準電流と等しい電流が N MOSトランジスタ 401ェ〜 0 l_mのドレインより出力されることになる。また、 NMOSトランジスタ 801と NMOSトランジスタ 401 i A O l_mのゲートサイズが異なる場合は、 NMOSトランジスタ 80 1と NMOSトランジスタ 401 i〜401 _mのゲートサイズ比に対応した基準電流に比例した一定の出力電流が得られる。

[第 5実施例]

図 9は、本発明の第 5実施例に係る記録へッドの設けられたへッド駆動回路の構成を示すブロック図で、図 7に示す駆動回路の NMOSトランジス夕 701ェ〜 70 l_mのゲートを基準電流回路 105 aの NMOSトランジス夕 901のゲートに接続している。 NMOSトランジスタ 901は、そのゲートとドレインがダイオード接続されて、一定電圧を NMOSトランジス夕 701ェ〜70 l_mのゲートに与えるものである。

図 9の構成により、 NMOSトランジスタ 901と NMOSトランジス夕 701丄〜ァ 0 l_mのゲート一ソース間電圧がほぼ等しくなることから、 NMOSトランジスタ 902と NMOSトランジスタ 401ェ〜40 l_m のドレイン電圧もほぼ等しくなる。 NMOSトランジスタ 902と NMO Sトランジスタ 401ェ〜40 l_mのゲート電圧とドレイン電圧がほぼ等しくなることで、基準電流が NMOSトランジスタ 701ェ〜70 l_mのドレイン電圧に依存せずに、 NMO Sトランジスタ 4 0 1ェ〜4 0 l _mの出力電流に高精度にミラーされる。

[第 6実施例]

図 1 5は、前述の図 4に示す実施例における NMO Sトランジスタ部分にパイポーラトランジスタを用いた例を示す回路図である。

ここではトランジスタ 4 0 1ェ〜4 0 l _mのべ一スは、基準電流回路 1 0 5に接続され、このベースを制御端子としてトランジスタのコレクタより一定電流を出力し、ヒータを定電流で駆動するものである。このように NMO Sトランジスタをバイポーラトランジスタに置き換えても NMO S トランジスタの場合と同一の動作を行うものである。

尚、前述の第 1〜第 5実施例では、定電流源の回路として NMO Sトランジス夕を用いたものを示したが、このようにバイポーラトランジスタを用いても記録素子を定電流駆動することができる。

以上のように、図 1 0で構成されるように、各ヒータ毎に個別に定電流源 1 0 3 u〜l 0 3 _mxを備える場合と比較して、定電流回路の数を減らすことができる。これにより、ヒー夕基板の面積を縮小することができ、 1個当りのヒ一夕基板のコストを低下させることが出来る。図 1 0において、図 1と共通する部分は同じ記号で示しており、ここでは、各ヒー夕にそれぞれ個別の定電流源（1 0 3 u〜l 0 3 _mx) を接続している。図 1 0の例では、各ヒータのそれぞれに通電する電流値を制御することができるが、定電流回路の数が膨大なものとなり回路の小型化などの点で設計が困難な点もある。

これに対して図 9の構成では、定電流源の数を少なく抑えることができるとともに、各定電流源の相対的な出力電流のバラツキを抑えることができ、各ヒータに対して略均一なエネルギーを投入できるようになる。これにより、インクの吐出が安定し、高画質な画像記録が可能となる。

なお、上記各実施例の図 1， 4， 7 , 8 , 9， 1 0等の回路構成は、 1 つの素子基板に作り込まれていても良い。また、基準電流回路は素子基板外に設けられた回路であってもよいが、同一素子基板に作りこまれている方が望ましい。

次に、上述した構成のヒータ基板を備えるインクジェットヘッドと、そのインクジエツトへッドを搭載したインクジエツト記録装置の例を説明する。

図 1 6は、本発明の代表的な実施例であるィンクジエツ卜記録装置 1の構成の概要を示す外観斜視図である。

図 1 6に示すように、インクジェット記録装置（以下、記録装置という) は、インクジェット方式に従ってインクを吐出して記録を行なう記録ヘッド 3を搭載したキヤリッジ 2にキヤリッジモータ M 1によって発生する駆動力を伝達機構 4より伝え、キヤリッジ 2を矢印 A方向に往復移動させるとともに、例えば、記録紙などの記録媒体 Pを給紙機構 5を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド 3から記録媒体 Pにインクを吐出することで記録を行なう。また、記録ヘッド 3の状態を良好に維持するためにキヤリッジ 2を回復装置 1 0の位置まで移動させ、間欠的に記録へッド 3の吐出回復処理を行う。

記録装置 1のキヤリッジ 2には記録へッド 3を搭載するのみならず、記録へッド 3に供給するィンクを貯留するィンクカートリッジ 6を装着する。インク力一トリッジ 6はキヤリッジ 2に対して着脱自在になっている。図 1 6に示した記録装置 1はカラー記録が可能でり、そのためにキヤリッジ 2にはマゼンタ（M)、シアン ( C)、イエロ (Y) , ブラック (K) のインクを夫々、収容した 4つのインクカートリッジを搭載している。これら 4つのィンクカートリッジは夫々独立に着脱可能である。

さて、キヤリッジ 2と記録へッド 3とは、両部材の接合面が適正に接触されて所要の電気的接続を達成維持できるようになつている。記録へッド

3は、記録信号に応じてエネルギーを印加することにより、複数の吐出口からインクを選択的に吐出して記録する。特に、この実施例の記録ヘッド

3は、熱エネルギーを利用してインクを吐出するインクジエツト方式を採用し、熱エネルギーを発生するために電気熱変換体を備え、その電気熱変換体に印加される電気エネルギーが熱エネルギーへと変換され、その熱ェネルギーをインクに与えることにより生じる膜沸騰による気泡の成長、収縮によって生じる圧力変化を利用して、吐出口よりインクを吐出させる。この電気熱変換体は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。

図 1 6に示されているように、キャリッジ 2はキャリッジモー夕 M lの駆動力を伝達する伝達機構 4の駆動ベルト 7の一部に連結されており、ガイドシャフト 1 3に沿って矢印 A方向に摺動自在に案内支持されるようになっている。従って、キャリッジ 2は、キャリッジモータ M lの正転及び逆転によってガイドシャフト 1 3に沿って往復移動する。また、キヤリツジ 2の移動方向（矢印 A方向）に沿ってキャリッジ 2の絶対位置を示すためのスケール 8が備えられている。この実施例では、スケール 8は透明な P E Tフィルムに必要なピッチで黒色のバーを印刷したものを用いており、その一方はシャーシ 9に固着され、他方は板パネ（不図示）で支持されている。

また、記録装置 1には、記録ヘッド 3の吐出口（不図示）が形成された吐出口面に対向してプラテン（不図示）が設けられており、キャリッジモ

—夕 M 1の駆動力によって記録へッド 3を搭載したキヤリッジ 2が往復移動されると同時に、記録へッド 3に記録信号を与えてインクを吐出することによって、プラテン上に搬送された記録媒体 Pの全幅にわたって記録が行われる。

さらに、図 1 6において、 1 4は記録媒体 Pを搬送するために搬送モー夕 M 2によって駆動される搬送ローラ、 1 5はバネ（不図示）により記録媒体 Pを搬送ローラ 1 4に当接するピンチローラ、 1 6はピンチローラ 1 5を回転自在に支持するピンチローラホルダ、 1 7は搬送ローラ 1 4の一端に固着された搬送ローラギアである。そして、搬送口一ラギア 1 7に中間ギア（不図示）を介して伝達された搬送モータ M 2の回転により、搬送ローラ 1 4が駆動される。

またさらに、 2 0は記録へッド 3によつて画像が形成された記録媒体 (シート） Pを記録装置外へ排出するための排出ローラであり、搬送モー夕 M 2の回転が伝達されることで駆動されるようになっている。なお、排出ローラ 2 0は記録媒体 Pをパネ（不図示）により圧接する拍車ローラ (不図示）により当接する。 2 2は拍車ローラを回転自在に支持する拍車ホルダである。

またさらに、記録装置 1には、図 1 6に示されているように、記録へッド 3を搭載するキヤリッジ 2の記録動作のための往復運動の範囲外（記録領域外）の所望位置（例えば、ホ一ムポジションに対応する位置）に、記録へッド 3の吐出不良を回復するための回復装置 1 0が配設されている。回復装置 1 0は、記録へッド 3の吐出口面をキヤッビングするキヤッピング機構 1 1と記録へッド 3の吐出口面をクリ一ニングするワイピング機構 1 2を備えており、キヤッビング機構 1 1による吐出口面のキヤッピングに連動して回復装置内の吸引手段（吸引ポンプ等）により吐出口からィンクを強制的に排出させ、それによつて、記録ヘッド 3のインク流路内の粘度の増したインクや気泡等を除去するなどの吐出回復処理を行う。また、非記録動作時等には、記録ヘッド 3の吐出口面をキヤッピング機構 1 1によるキヤッビングすることによって、記録ヘッド 3を保護するとともにインクの蒸発や乾燥を防止することができる。一方、ワイピング機構 1 2はキヤッビング機構 1 1の近傍に配され、記録へッド 3の吐出口面に付着したインク液滴を拭き取るようになつている。

これらキヤッピング機構 1 1及びワイピング機構 1 2により、記録へッド 3のインク吐出状態を正常に保つことが可能となっている。

<インクジェット記録装置の制御構成（図 17) >

図 17は図 16に示した記録装置の制御構成を示すプロック図である。図 17に示すように、コントローラ 600は、 MPU601、後述する制御シーケンスに対応したプログラム、所要のテーブル、その他の固定デ一夕を格納した ROM602、キャリッジモータ Mlの制御、搬送モータ M2の制御、及び、記録ヘッド 3の制御のための制御信号を生成する特殊用途集積回路（AS I C) 603、画像データの展開領域やプログラム実行のための作業用領域等を設けた RAM 604、 MPU601、 AS I C 603、 RAM 604を相互に接続してデータの授受を行うシステムバス 605、以下に説明するセンサ群からのアナログ信号を入力して AZD変換し、デジタル信号を MPU601に供給する AZD変換器 606などで構成される。

また、図 17において、 610は画像データの供給源となるコンビユー夕（或いは、画像読取り用のリーダやデジタルカメラなど）でありホスト装置と総称される。ホスト装置 610と記録装置 1との間ではインタフエース（IZF) 611を介して画像データ、コマンド、ステータス信号等を送受信する。

さらに、 620はスィッチ群であり、電源スィッチ 621、プリント開始を指令するためのプリントスィッチ 622、及び記録ヘッド 3のインク吐出性能を良好な状態に維持するための処理（回復処理）の起動を指示するための回復スィッチ 623など、操作者による指令入力を受けるためのスィッチから構成される。 630はホームポジション hを検出するためのフォト力ブラなどの位置センサ 631、環境温度を検出するために記録装置の適宜の箇所に設けられた温度センサ 632等から構成される装置状態を検出するためのセンサ群である。

さらに、 640はキヤリッジ 2を矢印 A方向に往復走査させるためのキャリッジモー夕 M 1を駆動させるキヤリッジモー夕ドライバ、 6 4 2は記録媒体 Pを搬送するための搬送モータ M 2を駆動させる搬送モータドライバである。

A S I C 6 0 3は、記録へッド 3による記録走査の際に、 R AM 6 0 2 の記憶領域に直接アクセスしながら記録ヘッドに対して記録素子（吐出ヒ一夕）の駆動データ（D ATA) を転送する。

図 1 8は、本実施例に係る記録へッドを含む記録へッドカートリッジの構成を示す概観斜視図である。

この実施例における記録へッドカートリッジ 1 2 0 0は、図に示すようにインクを貯留するインクタンク 1 3 0 0と、このインクタンク 1 3 0 0 から供給されるインクを記録情報に応じてノズルから吐出させる記録へッド 3とを有し、記録ヘッド 3は、キャリッジ 2に対して着脱可能に搭載される、いわゆる力一トリッジ方式を採るものとなっている。そして記録に際しては、記録へッドカートリッジ 1 2 0 0はキヤリッジ軸に沿って往復走査され、それに伴って記録シート上にカラ一画像が記録される。ここに示す記録へッドカートリッジ 1 2 0 0では、写真調の高画質なカラー記録を可能とするため、インクタンクとして、例えば、ブラック、ライトシァン (L C)、ライトマゼン夕 (L M)、シアン、マゼン夕及びイエロ一の各色独立のィンクタンクが用意されており、それぞれが記録へッド 3に対して着脱自在となっている。

なお、この図 1 8では、 6色のインクを使用する場合を示しているが、図 1 6のように、例えばブラック、シアン、マゼン夕及びイェローの 4色のインクを使用して記録を行なうものでもよい。その場合には、 4色それぞれ独立のィンクタンクが、それぞれ記録へッド 3に対して着脱自在となつていても構わない。

なお本発明は、複数の機器 (例えばホストコンピュータ、インタフェイス機器、リーダ、プリンタなど)から構成されるシステムに適用しても、一つの機器からなる装置 (例えば、複写機、ファクシミリ装置など）に適用しても良い。

尚、本実施例では、インクジェット記録ヘッドの場合で説明したが本発明はこれに限定されるものでなく、例えばサーマルへッド等にも適用できる。

また本実施例では、 NMO Sトランジスタを使用した回路例で説明したが本発明はこれに限定されるものでなく、 P MO Sトランジスタでも同様に実現できることは言うまでもない。

なお、ここでの記録へッドカ一トリッジ 1 2 0 0は記録へッドに対してインクタンク 1 3 0 0が着脱できる形態を示しているが、記録へッドとー体化されたへッドカートリッジであっても良い。

以上説明したように本実施例による記録へッドによれば、ヒー夕に一定電流を流すように制御する複数のヒータに対し共通の定電流源回路と、電流の印加時間を制御するスイッチング回路を備えることで、ヒー夕に対して均一な電気エネルギーを投入することができる。

また、このスイッチング回路の MO Sトランジスタの耐電圧を、定電流源回路の M〇 Sトランジス夕の耐電圧よりも高く設定するのが望ましい。本発明は上述した実施例に限定されるものでなく種々の変更や修正が考えられる。よって、本願発明の技術的範囲は、以下の請求の範囲に基づいて決定される。

Claims

請求の範囲

1 . 複数の記録素子を有する記録へッドであって、

前記複数の記録素子のそれぞれに対応付けて設けられ、それぞれ対応する記録素子への通電を制御する複数のスィツチング回路と、

前記複数の記録素子を複数のグループに分割したグループ毎に設けられ、前記複数のグループのそれぞれに属する記録素子に共通に定電流を流すための定電流源と、

前記定電流源により供給される前記定電流を制御する電流制御回路と、を有する。

2 . 請求項 1に記載の記録へッドであって、前記定電流源は MO Sトランジス夕を含み、前記電流制御回路は前記 MO Sトランジスタのゲート電位を制御する。

3 . 請求項 2に記載の記録ヘッドであって、前記電流制御回路は、前記定電流源の MO Sトランジス夕が、ドレイン電圧の変化に対してドレイン電流の変化の少ない飽和領域で動作するように、前記定電流源の MO S トランジスタのゲート電圧を制御する。

4. 請求項 1に記載の記録ヘッドであって、前記定電流源はバイポーラトランジス夕を含み、前記電流制御回路は前記バイポーラトランジスタのベース電位を制御する。

5 . 請求項 2に記載の記録ヘッドであって、前記電流制御回路は、定電流回路と MO Sトランジスタとを有し、前記定電流回路の出力を、前記電流制御回路の MO Sトランジスタのゲートと前記定電流源の MO Sトランジス夕のゲートとに接続している。

6 . 請求項 5に記載の記録へッドであって、前記電流制御回路と前記定電流回路とはカレントミラー回路を構成している。

7 . 請求項 2に記載の記録ヘッドであって、前記定電流源は、前記 M O Sトランジスタのドレインに、更に直列に接続された MO Sトランジス夕を含む。

8 . 請求項 2に記載の記録ヘッドであって、前記スイッチング回路の MO Sトランジスタの耐電圧は、前記定電流源の MO Sトランジスタの耐電圧よりも高い。

9 . 請求項 1に記載の記録ヘッドであって、前記複数の記録素子、複数のスィツチング回路、定電流源および電流制御回路は同じ素子基板に作りこまれている。

1 0 . 請求項 2に記載の記録へッドであって、前記複数のスイッチング回路と前記定電流源はともに MO Sトランジスタを含み、前記定電流源は前記 MO トランジス夕のオン抵抗を制御することにより前記定電流を出力する。

1 1 . 記録装置であって、

複数の記録素子を有する記録へッドと記録媒体とを相対移動させる搬送手段と、

前記搬送手段による相対移動に同期して、画像信号に応じて前記記録へッドを駆動して前記記録媒体に画像を形成する駆動制御手段とを有し、前記記録へッドは、前記複数の記録素子のそれぞれに対応付けて設けられ、それぞれ対応する記録素子への通電を制御する複数のスィツチング回路と、

前記複数の記録素子を複数のグループに分割したグループ毎に設けられ、前記複数のグループのそれぞれに属する複数の記録素子に共通に定電流を流すための定電流源と、

1 2 . 請求項 1 1に記載の記録装置であって、前記定電流源は MO Sトランジス夕を含み、前記電流制御回路は前記 MO Sトランジスタのゲ一ト電位を制御する。

1 3 . 請求項 1 2に記載の記録装置あって、前記電流制御回路は、前記定電流源の MO Sトランジス夕が、ドレイン電圧の変化に対してドレイン電流の変化の少ない飽和領域で動作するように、前記定電流源の MO S卜ランジス夕のゲート電圧を制御する。

1 4. 請求項 1 1に記載の記録装置であって、前記電流制御回路は、定電流回路と MO Sトランジスタとを有し、前記定電流回路の出力を、前記電流制御回路の M〇 Sトランジスタのゲ一トと前記定電流源の M〇トランジス夕のゲートとに接続し、前記電流制御回路と前記定電流回路とは力レントミラ一回路を構成している。

1 5 . 複数の記録素子を有する記録へッドカートリッジであって、

前記複数の記録素子のそれぞれに対応付けて設けられ、それぞれ対応する記録素子への通電を制御する複数のスィツチング回路と、前記複数の記録素子を複数のグループに分割したグループ毎に設けられ、前記複数のグループのそれぞれに属する記録素子に共通に定電流を流すための定電流源と、前記定電流源により供給される前記定電流を制御する電流制御回路とを有する記録へッドと、

該へッドに供給されるインクを保持するためのインクタンクとを有する。