WO2003098697A1 - Procede de formation d'un point quantique, dispositif a semi-conducteurs quantiques et procede de fabrication - Google Patents

Procede de formation d'un point quantique, dispositif a semi-conducteurs quantiques et procede de fabrication Download PDF

Info

Publication number
WO2003098697A1
WO2003098697A1 PCT/JP2003/006250 JP0306250W WO03098697A1 WO 2003098697 A1 WO2003098697 A1 WO 2003098697A1 JP 0306250 W JP0306250 W JP 0306250W WO 03098697 A1 WO03098697 A1 WO 03098697A1
Authority
WO
WIPO (PCT)
Prior art keywords
quantum
semiconductor
forming
semiconductor layer
dot
Prior art date
Application number
PCT/JP2003/006250
Other languages
English (en)
French (fr)
Inventor
Hai-Zhi Song
Toshio Ohshima
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002147287A external-priority patent/JP3977142B2/ja
Priority claimed from JP2003034245A external-priority patent/JP3977265B2/ja
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to EP03752919A priority Critical patent/EP1507293A4/en
Publication of WO2003098697A1 publication Critical patent/WO2003098697A1/ja
Priority to US10/991,971 priority patent/US7307030B2/en
Priority to US11/976,967 priority patent/US7755080B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/962—Quantum dots and lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/778—Nanostructure within specified host or matrix material, e.g. nanocomposite films
    • Y10S977/781—Possessing nonosized surface openings that extend partially into or completely through the host material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/778—Nanostructure within specified host or matrix material, e.g. nanocomposite films
    • Y10S977/782—Possessing nanosized physical convexity, ridge, or protrusion extending upward from the host's surface

Definitions

  • the present invention relates to a method for forming a quantum dot capable of forming a quantum dot at a desired position in a desired size, a quantum semiconductor device having the quantum dot, and a method for manufacturing the same.
  • the S-K mode is a mode in which a semiconductor crystal that is epitaxially grown grows two-dimensionally (film growth) at the beginning of growth, but grows three-dimensionally when the elastic limit of the film is exceeded.
  • a semiconductor crystal that is epitaxially grown grows two-dimensionally (film growth) at the beginning of growth, but grows three-dimensionally when the elastic limit of the film is exceeded.
  • the S—K mode is a mode in which quantum dots can be easily self-formed, it is widely used in the field of optical semiconductor devices and the like.
  • the positions and sizes of the formed quantum dots are random.
  • Japanese Unexamined Patent Application Publication No. 2000-3156554, US Patent No. 5, 229, 320 Publication, and Appl. Phys. Lett., Vol. 76, No. 2, p. 167-169, (2000) proposed a technique for controlling the position where quantum dots are formed by forming a concave portion using an electron beam in advance on the surface of the semiconductor substrate where a quantum dot is to be formed.
  • a semiconductor layer is grown on a semiconductor substrate in which a recess is formed, the semiconductor layer is quickly deposited on the recess.
  • Quantum dots can be formed on the recess because they tend to grow at a high rate.
  • the grooves are formed by mechanically shaving the substrate surface using the AFM tips, resulting in non-uniform groove shapes.
  • the grooves are formed by mechanically shaving the substrate surface, crystal defects occur at the grooves. It is difficult to grow high-quality quantum dots without crystal defects on the grooves where such crystal defects are generated.
  • quantum dots There are various technical barriers to overcome for further basic research and application development.
  • quantum dots are small in size, and quantum dots self-formed using the s- ⁇ mode are randomly distributed.
  • no method has been proposed to enable accurate electrical access to each of the self-formed quantum dots in such a randomly dispersed state.
  • Japanese Patent Application Laid-Open No. 7-297381 proposes a method of electrically accessing quantum dots using a fine probe-shaped electrode.
  • a special process such as forming the quantum dots in an array state is required.
  • Patent Document 1 it is considered that the electric field due to the needle-shaped electrode is distributed much more widely than the size of the quantum dot. For this reason, it is assumed that an electric field generated by an electrode placed on a certain quantum dot affects adjacent quantum dots.
  • An object of the present invention is to provide a method for forming a quantum dot that can form a high-quality quantum dot at a desired position in a desired size.
  • the object is to form a dot-shaped oxide on the surface of a semiconductor substrate, to form a concave portion at a position where the oxide has been removed by removing the oxide, and to form the concave portion.
  • the above object is to provide a quantum dot formed on a semiconductor substrate, a semiconductor layer formed so as to embed the quantum dot, and a semiconductor layer formed on the position of strain generated in the semiconductor layer due to the presence of the quantum dot.
  • a quantum semiconductor device having an electrode formed in a consistent manner.
  • the electrodes can be accurately formed on the quantum dots, so that the quantum dots can be accurately and electrically accessed via the electrodes. It is possible to stand up and electrically access.
  • the object is to form a quantum dot formed on a semiconductor substrate, a semiconductor layer formed so as to embed the quantum dot, and formed in four parts formed at a position on the quantum dot on the surface of the semiconductor layer.
  • a quantum semiconductor device comprising:
  • the electrodes can be accurately formed on the quantum dots, so that it is possible to accurately and electrically access the quantum dots via such electrodes. Independent electrical access is possible.
  • the object is to provide a quantum dot formed on a semiconductor substrate, a first semiconductor layer formed so as to embed the quantum dot, and the quantity on the first semiconductor layer.
  • a semiconductor dot formed at a position on the daughter dot; a dot-shaped oxide formed by oxidizing a part of the semiconductor dot; a second semiconductor layer formed so as to embed the semiconductor dot; And an electrode formed in a recess formed at a position on the dot-shaped oxide on the surface of the second semiconductor layer.
  • the above object is to form a quantum dot on a semiconductor substrate, a semiconductor layer so as to embed the quantum dot, and a position of a strain generated in the semiconductor layer due to the presence of the quantum dot. Forming a self-aligned electrode thereon.
  • the above object is to form a quantum dot on a semiconductor substrate, to form a semiconductor layer so as to embed the quantum dot, and to form a semiconductor dot at a position on the quantum dot on the semiconductor layer.
  • the above object is to form a quantum dot on a semiconductor substrate, a step of forming a first semiconductor layer so as to embed the quantum dot, and a step of forming a quantum dot on the first semiconductor layer.
  • a dot-shaped oxide is formed on the surface of a semiconductor substrate by the AFM oxidation method, and a concave portion is formed in the semiconductor substrate by removing the oxide. Can be precisely formed. And like this According to the present invention, high-quality quantum dots having a desired size and a desired size can be formed at desired positions because the quantum dots are grown on the concave portions. According to the present invention, a quantum dot of a desired size can be formed at a desired position, so that a quantum dot that can be used in the field of quantum information or quantum computation can be formed.
  • quantum dots are formed on a semiconductor substrate, and a semiconductor layer is formed so as to embed the quantum dots. Since the electrodes are formed, the electrodes can be accurately formed on each quantum dot. Therefore, it is possible to accurately and electrically access the quantum dots via such electrodes, and to independently and electrically access the quantum dots.
  • a quantum dot is formed on a semiconductor substrate, a semiconductor layer is formed so as to embed the quantum dot, and the semiconductor dot is formed at a position on the semiconductor layer on the quantum dot.
  • a part of the oxide is formed in the semiconductor layer to form a dot-shaped oxide, and by removing the dot-shaped oxide, the surface of the semiconductor layer is removed. Since the concave portion is formed in the concave portion and the electrode is formed in the concave portion formed on the surface of the semiconductor layer, the electrode can be accurately formed on each quantum dot. Therefore, it is possible to accurately and electrically access the quantum dots via such electrodes, and it is also possible to independently and electrically access the quantum dots.
  • a quantum dot is formed on a semiconductor substrate, a first semiconductor layer is formed so as to embed the quantum dot, and a position on the quantum dot on the first semiconductor layer is formed. Then, a semiconductor dot is formed, and a part of the semiconductor dot is oxidized to form a dot-shaped oxide formed by oxidizing a part of the semiconductor dot.
  • a second semiconductor layer for embedding dot-shaped oxides and semiconductor dots is formed so that a recess is formed on the surface, and an electrode is formed in the recess formed on the surface of the second semiconductor layer. Electrodes can be accurately formed on each quantum dot. Therefore, through such an electrode As a result, it is possible to accurately and electrically access the quantum dots, and to independently and electrically access the quantum dots.
  • FIG. 1 is a process chart (1) showing a method for forming quantum dots according to the first embodiment of the present invention.
  • FIG. 2 is an AFM image showing a state in which an oxide is formed in a dot shape on the surface of a semiconductor substrate.
  • FIG. 3 is a process chart (part 2) illustrating the method for forming a quantum dot according to the first embodiment of the present invention.
  • FIG. 4 is an AFM image showing a state in which the oxide has been removed.
  • Figure 5 is an AFM image showing the state in which quantum dots are formed.
  • FIG. 6 is a process chart (part 1) illustrating a method for forming quantum dots according to a modification of the first embodiment of the present invention.
  • FIG. 7 is a process diagram (part 2) illustrating a method of forming quantum dots according to a modification of the first embodiment of the present invention.
  • FIG. 8 is a sectional view showing the structure of the quantum semiconductor device according to the second embodiment of the present invention.
  • FIG. 9 is a diagram showing an energy band structure of the quantum semiconductor device according to the second embodiment of the present invention.
  • FIG. 10 is a process sectional view illustrating the method for manufacturing the quantum semiconductor device according to the second embodiment of the present invention.
  • FIG. 11 is a cross-sectional view illustrating a structure of a quantum semiconductor device according to a modification of the second embodiment of the present invention.
  • FIG. 12 is a process cross-sectional view illustrating the method of manufacturing the quantum semiconductor device according to the modification of the second embodiment of the present invention.
  • FIG. 13 is a top view showing a case where a wiring is connected to an electrode pad in a quantum semiconductor device according to a modification of the second embodiment of the present invention.
  • FIG. 14 is a sectional view showing the structure of the quantum semiconductor device according to the third embodiment of the present invention.
  • FIG. 15 is a process sectional view illustrating the method for manufacturing the quantum semiconductor device according to the third embodiment of the present invention.
  • FIG. 16 is a cross-sectional view illustrating a structure of a quantum semiconductor device according to a modification of the third embodiment of the present invention.
  • FIG. 17 is a process sectional view illustrating the method of manufacturing the quantum semiconductor device according to the modification of the third embodiment of the present invention.
  • FIG. 18 is a sectional view showing the structure of the quantum semiconductor device according to the fourth embodiment of the present invention.
  • FIG. 19 is a diagram showing the energy band structure of the quantum semiconductor device according to the fourth embodiment of the present invention.
  • FIG. 20 is a process sectional view illustrating the method for manufacturing the quantum semiconductor device according to the fourth embodiment of the present invention.
  • FIG. 21 is a cross-sectional view illustrating a structure of a quantum semiconductor device according to a modification of the fourth embodiment of the present invention.
  • FIG. 22 is a process sectional view illustrating the method of manufacturing the quantum semiconductor device according to the modification of the fourth embodiment of the present invention.
  • FIG. 23 is a sectional view showing the structure of the quantum semiconductor device according to the fifth embodiment of the present invention.
  • FIG. 24 is a process sectional view illustrating the method for manufacturing the quantum semiconductor device according to the fifth embodiment of the present invention.
  • FIG. 25 is a cross-sectional view illustrating a structure of a quantum semiconductor device according to a modification (Part 1) of the fifth embodiment of the present invention.
  • FIG. 26 is a process cross-sectional view illustrating a method for manufacturing a quantum semiconductor device according to a modification (Part 1) of the fifth embodiment of the present invention.
  • FIG. 27 is a cross-sectional view illustrating a structure of a quantum semiconductor device according to a modification (Part 2) of the fifth embodiment of the present invention.
  • FIG. 28 shows a quantum semiconductor device according to a modification (No. 2) of the fifth embodiment of the present invention. It is a process sectional view showing a manufacturing method of a device. [Best Mode for Carrying Out the Invention]
  • the method for forming quantum dots according to the present embodiment mainly includes a step of forming an oxide in a dot shape on the surface of a semiconductor substrate, and a step of forming a concave portion in a portion where the oxide is removed by removing the oxide. And forming a quantum dot made of the semiconductor layer on the concave portion by growing a semiconductor layer on the semiconductor substrate on which the concave portion is formed.
  • FIG. 1 is a process diagram (part 1) illustrating the method for forming quantum dots according to the present embodiment.
  • FIG. 1 is a perspective view.
  • a semiconductor substrate 10 is prepared from, for example, GaAs doped with impurities at a high concentration.
  • an oxide 12 is formed in a dot shape on the surface of the semiconductor substrate 10 by an AFM oxidation method.
  • the AFM oxidation method is a method in which an AFM tip is brought close to a sample and an oxide is formed on the sample surface by applying a voltage between the AFM tip and the sample.
  • the following oxidation reaction occurs on the surface of the semiconductor substrate 10.
  • the oxidation reaction in the case where a GaAs substrate is used as the semiconductor substrate 10 has been described as an example, but the semiconductor substrate 10 is not limited to the GaAs substrate, but may be made of other materials. Even when a semiconductor substrate made of such a material is used, an oxide can be similarly formed on the surface of the semiconductor substrate.
  • the AFM probe 14 When the oxide 12 is formed on the surface of the semiconductor substrate 10, the AFM probe 14 is kept stationary. This is because if the oxidation reaction is caused while the AFM tip 14 is stationary, the oxide 12 to be formed can have a substantially circular planar shape.
  • the atmosphere when performing the AFM oxidation is, for example, the air.
  • the humidity of the atmosphere when performing the AFM oxidation is, for example, 40 to 60%.
  • the humidity of the atmosphere when performing the AFM oxidation is not limited to 4% to 60%, and may be appropriately set within a range where the oxidation reaction can be caused.
  • the operation mode of the AFM is, for example, a contact mode.
  • the contact mode is an operation mode in which scanning is performed while the probe is in contact with the sample surface.
  • the voltage applied between the probe 14 and the semiconductor substrate 10 when performing AFM oxidation is, for example, 3 to 7 V.
  • the time for causing the oxidation reaction is, for example, 1 to 20 seconds.
  • the size of the oxide 12 formed tends to increase. Also, the longer the time to to put the oxidation reaction, the size of oxide 1 2 formed is c ⁇ tends to increase, the voltage applied between the probe 1 4 and the semiconductor substrate 1 0 too If it is too large, the size of oxide 12 formed will be non-uniform. On the other hand, if the voltage applied between the probe 14 and the semiconductor substrate 10 is too small, no oxidation reaction occurs. Therefore, the applied voltage and the oxidation time are appropriately set so that the oxide 12 having a desired size can be formed.
  • the applied voltage is set to, for example, 5 V and the oxidation time is set to, for example, 4 seconds.
  • an oxide 12 having a diameter of 511111 can be formed.
  • the probe can be formed, for example, a diameter 2 0 nm very small oxide 1 2 If carbon nanotubes are used as the material, for example, It is also possible to form an oxide 12 as small as about m. Kerr: Ube makes it possible to construct a tip 14 with a very fine tip.
  • the carbon nanotube is a nanostructure formed in a self-organizing manner, and is a cylindrical structure composed of carbon elements.
  • the operation mode of the AFM is the contact mode
  • the operation mode of the AFM is not limited to the contact mode, and any operation mode in which the AFM oxidation can be performed.
  • any other operation mode can be set as appropriate.
  • the operation mode may be a tapping mode.
  • the tapping mode is an operation mode in which the cantilever that supports the probe vibrates near the resonance frequency and scans while intermittently touching the sample surface. In the case of the tapping mode, it is desirable to set the applied voltage higher than in the case of the contact mode.
  • the case where the oxidation reaction occurs while the AFM probe 14 is stationary has been described as an example.However, it is difficult to keep the probe 14 stationary due to the specifications of the AFM.
  • the scan speed should be set as low as possible.
  • the planar shape of the oxide 12 becomes long and thin, so that the movement distance of the probe 14 when causing the oxidation reaction is For example, it is desirable to keep it to 5 nm or less.
  • FIG. 2 is an AFM image showing a state in which an oxide is formed in a dot shape on the surface of a semiconductor substrate.
  • n + type (001) GaAs substrate doped with Si at a concentration of 2 ⁇ 10 18 cm ⁇ 12 on the surface was used as the semiconductor substrate 10.
  • the voltage applied between the probe 14 and the semiconductor substrate 10 was 4 V.
  • the oxidation time per site was set to 8 seconds.
  • the oxides 12 are dots at approximately equal intervals at the desired locations. It is formed in a shape.
  • the planar shape of each of the oxides 12 is substantially circular.
  • the diameter of the oxide 12 is almost uniform, specifically, about 35 to 45 nm.
  • the height of the oxide 12 is also substantially uniform, specifically, about 0.6 to 0.8 nm.
  • the oxide 12 is formed on the surface of the semiconductor substrate 10 by the AFM oxidation method, it is possible to form the oxide 12 in a desired shape at a desired position in a dot shape. it can.
  • FIG. 3 is a process diagram (part 2) illustrating the method for forming quantum dots according to the present embodiment.
  • FIG. 3 is a sectional view.
  • the oxide 12 formed on the surface of the semiconductor substrate 10 is removed by, for example, chemical etching.
  • an etchant that can selectively remove the oxide 12 without etching the semiconductor substrate 10 is appropriately used.
  • the oxide 12 formed by the AFM oxidation is almost the same as the oxide 12 formed by the jet oxidation in a normal semiconductor device manufacturing process. Therefore, the oxide 12 can be selectively removed without etching the semiconductor substrate 10 by appropriately using the same etchant as the etchant used in the normal semiconductor device manufacturing process. It is.
  • diluted HCl is used as an etchant.
  • diluted HC1 is used as an etching solution
  • the etching solution is not limited to diluted HC1
  • the oxidation is performed without etching the semiconductor substrate 10.
  • An etching solution that can selectively etch away the substance 12 can be used as appropriate.
  • diluted hydrofluoric acid or diluted ammonia (NH 4 OH) can be used as appropriate.
  • the etching time may be set as appropriate so that the oxide 12 can be selectively removed by etching without adversely affecting the surface of the semiconductor substrate 10.
  • etching time may be, for example, about 30 seconds to several minutes.
  • the temperature at which the oxide 12 is removed by etching is, for example, room temperature.
  • a concave portion 16 is formed at a position where the oxide 12 has been removed.
  • the shape of the recess 16 is substantially equal to the shape of the oxide 12 embedded in the semiconductor substrate 10.
  • the diameter of the oxide 12 can be reduced to, for example, 40 nm or less as described above. For this reason, it is possible to form a concave portion 16 having a diameter of, for example, 40 nm or less.
  • the voltage applied between the probe 14 and the semiconductor substrate 10 is set small and the oxidation time is set short, for example, an oxide 12 having a diameter of 20 nm or less is formed. Therefore, for example, it is possible to form the [II portion 16] having a diameter of 20 nm or less.
  • the probe 14 is formed using carbon nanotubes, for example, an oxide 12 having a diameter of about 10 nm can be formed. It is also possible to form minute concave portions 16.
  • FIG. 4 is an AFM image showing a state in which the oxide has been removed.
  • the etchant, HC 1: H 2 0 1: Using 5 0 etchant.
  • the etching conditions were room temperature and 1 minute.
  • a concave portion 16 is formed at a position where the oxide 12 is removed by etching.
  • the diameter of the turn 16 is substantially uniform, specifically, about 35 to 45 nm.
  • the depth of the recess 16 is 0.8 nm or less.
  • the surface roughness of the semiconductor substrate 10 is 0.3 nm or less. This indicates that the surface of the semiconductor substrate 10 that should not be etched has not been etched.
  • the oxide 12 formed on the semiconductor substrate 10 can be selectively removed by chemical etching.
  • the etching solution attached to the surface of the semiconductor substrate 10 is washed away with deionized water.
  • the surface of the semiconductor substrate 10 is dried by blowing nitrogen gas onto the surface of the semiconductor substrate 10.
  • the oxide 12 formed on the semiconductor substrate 10 is removed by chemical etching has been described as an example.
  • the oxide 12 is not only removed by chemical solution etching but also removed by another method. You may.
  • oxide 12 can be selectively removed also by applying ultrasonic waves.
  • the means for applying ultrasonic waves is not limited to the ultrasonic cleaning device, and the ultrasonic wave is applied to the semiconductor substrate. Any means can be widely used as long as it can apply the pressure.
  • the semiconductor substrate 10 on which the oxide 12 is formed is immersed in a cleaning tank (not shown) of an ultrasonic cleaning device (not shown) containing deionized water.
  • an ultrasonic wave is applied to the cleaning tank.
  • the power of the applied ultrasonic wave is, for example, 100 W.
  • the application time of the ultrasonic wave is, for example, about several minutes to 2 hours. Thereby, the oxide 12 formed on the semiconductor substrate 10 is removed.
  • the reason why the oxide 12 can be selectively removed from the surface of the semiconductor substrate 10 by applying ultrasonic waves is considered to be due to the following mechanism.
  • oxide 12 is separated from the surface of the semiconductor substrate 10 when ultrasonic waves are applied.
  • the applied ultrasonic power destroys the atomic bonds of the semiconductor substrate 10 itself. Not as strong as you do. Therefore, oxides 1 ⁇ can be selectively removed from the surface of the semiconductor substrate 10 by applying ultrasonic waves.
  • the oxide 12 can be selectively removed from the semiconductor substrate 10 also by applying ultrasonic waves.
  • the surface of the semiconductor substrate 10 is dried by blowing, for example, nitrogen gas onto the semiconductor substrate 10.
  • the semiconductor substrate 10 is introduced into the vacuum chamber of the growth apparatus, and prebaked at, for example, about 250 ° C. for one hour.
  • the semiconductor substrate 10 is introduced into the growth chamber of the growth apparatus, and the semiconductor layer 18 is hetero-grown by, for example, the MBE method or the MOCVD method.
  • the material of the semiconductor layer 18 for example, a material having a smaller band gap than the material of the semiconductor substrate 10 and having a larger lattice constant than the semiconductor substrate 10 is used.
  • GaAs is used as the material of the semiconductor substrate 10
  • InGaAs can be used as the material of the semiconductor layer 18.
  • the growth rate of the semiconductor layer 18 in the concave portion 16 is flat on the semiconductor substrate 10 except for the concave portion 16. It tends to be faster than the growth rate of the semiconductor layer 18 in the region. For this reason, as shown in FIGS. 3B to 3E, the quantum dots 20 made of the semiconductor layer 18 grow largely on the concave portions 16.
  • the upper portions of the quantum dots 20 protrude above the upper surface of the semiconductor layer 18 formed in a flat region excluding the concave portion 16 of the semiconductor substrate 10.
  • the growth rate of the quantum dots 20 tends to depend on the size of the recess 16. For this reason, the larger the diameter of the loop portion 16 is, the more the quantum dot 20 having a larger diameter and a higher height tends to be formed. Therefore, by appropriately setting the diameter of the recess 16, it is possible to appropriately set the quantum dots 20 having different sizes. In addition, the diameter of the quantum dots 20 tends to be almost the same as the diameter of the concave portion 16c. Therefore, by appropriately setting the growth time of the quantum dots 20, the diameter is uniform and the height is different.
  • the quantum dots 20 can be set as appropriate.
  • FIG. 5 is an AFM image showing a state in which quantum dots are formed.
  • the growth of the semiconductor layer 18 was performed under the condition of growing a 4.4 atomic layer.
  • the temperature in the growth chamber was 480 ° C.
  • quantum dots 20 having a substantially uniform size are formed on the concave portions 16 formed in the semiconductor substrate 10.
  • the quantum dots 20 As described above, according to the present embodiment, it is possible to form the quantum dots 20 with a substantially uniform size at the positions where the concave portions 16 are formed.
  • a smooth layer (not shown) for smoothing the surface roughness of the semiconductor substrate 10 is formed. Is also good.
  • quantum dots 20 may be formed on the semiconductor substrate 10 in a region other than the concave portion 16. Forming a smooth layer on 10 smoothes the surface of semiconductor substrate 10, thereby preventing quantum dots from being formed on semiconductor substrate 10 in regions other than recesses 16. be able to.
  • the thickness of the smooth layer may be appropriately set so that the depth of the concave portion 16 does not become too shallow, and may be, for example, 1 nm or less.
  • a dot-shaped oxide is formed on the surface of the semiconductor substrate by the AFM oxidation method, and the HQ portion is formed on the semiconductor substrate by removing the oxide.
  • the concave portion can be precisely formed in a desired size. Then, since quantum dots are grown on such concave portions, high-quality quantum dots having a desired size and a desired size can be formed at desired positions.
  • a quantum dot of a desired size can be formed at a desired position, so that a quantum dot that can be used in the field of quantum information or quantum computation can be formed.
  • a quantum dot that can be used in the field of quantum information or quantum computation can be formed.
  • FIGS. 6 and 7 are process diagrams showing a method for forming quantum dots according to the present modification.
  • FIG. 6 is a perspective view
  • FIG. 7 is a cross-sectional view.
  • the method of forming quantum dots according to the present modification is characterized mainly in that a semiconductor layer 22 having a smooth surface is formed on a semiconductor substrate 10.
  • a semiconductor layer 22 of GaAs having a thickness of 30 nm is formed on the entire surface of the semiconductor substrate 10 by, for example, the MBE method.
  • the surface roughness of the semiconductor layer 22 is desirably as smooth as possible, for example, preferably 0.5 nm or less.
  • oxides 12 are formed in dots on the surface of the semiconductor layer 22 by AFM oxidation.
  • the conditions for forming the oxide 12 may be the same as those described above, for example.
  • the semiconductor layer 22 having a smooth surface is formed on the semiconductor substrate 10 and the oxide 12 is formed on the semiconductor layer 22, so that the surface of the semiconductor substrate 10 itself is rough. Even in this case, the oxide 12 having a desired size can be formed at a desired position.
  • the oxide 12 is removed.
  • the oxide 12 can be removed in the same manner as described above. Thus, a recess 16a is formed in the semiconductor layer 22 where the oxide 12 has been removed.
  • the semiconductor layer 18 is hetero-grown.
  • the semiconductor layer 18 can be formed, for example, in the same manner as described above.
  • quantum dots 20 composed of the semiconductor layer 18 are formed on the concave portion 16a.
  • the semiconductor layer 18 grows heterogeneously on the semiconductor layer 22 having a smooth surface, so that even if the surface of the semiconductor substrate 10 itself is rough, a portion other than the recess 16 a It is possible to prevent quantum dots from being formed at the same time.
  • the semiconductor layer 22 having a smooth surface is formed on the semiconductor substrate 10. Therefore, even when the surface of the semiconductor substrate 10 itself is rough, The quantum dots 20 can be formed at desired positions and in desired sizes without being affected by surface roughness.
  • FIG. 8 is a cross-sectional view illustrating the structure of the quantum semiconductor device according to the present embodiment
  • FIG. 9 is a diagram illustrating the energy band structure of the quantum semiconductor device according to the present embodiment
  • FIG. It is a process sectional view showing a method.
  • a quantum dot layer 114 made of a semiconductor including self-formed quantum dots 112 is formed on the semiconductor substrate 110.
  • the quantum dot layer 114 is formed between the quantum dots 112, which consist of three-dimensional growth islands self-formed by the S-K mode on the semiconductor substrate 110, and the quantum dots 112.
  • a cap layer that is, a semiconductor layer 118 is formed on the quantum dot layer 114.
  • strain is generated due to lattice mismatch between the material of the quantum dot 112 and the material of the semiconductor layer 118.
  • a region where the semiconductor layer 118 is distorted is indicated by a dotted line.
  • a granular electrode 122 made of metal is formed on the surface of the semiconductor layer 118 where distortion occurs.
  • the electrodes 122 are formed in a position where the surface of the semiconductor layer 118 is distorted in a self-aligned manner.
  • the main feature is that the granular electrodes 122 made of metal are accurately formed.
  • the strain generated in the semiconductor layer 118 on the quantum dots 112 causes the electrodes 122 to be accurately formed on the respective quantum dots 112. Via 2, it is possible to accurately and electrically access the self-formed quantum dots 112. In addition, it is possible to independently and independently access the self-formed quantum dots 112.
  • the energy band structure of the quantum semiconductor device according to the present embodiment is as shown in FIG.
  • a quantum dot layer 114 is formed on a semiconductor substrate 110 by, for example, MBE (Molecular Beam Epitaxy). Quantum dots 112 are self-formed in the quantum dot layer 114 by the S-K mode (see Fig. 10A).
  • a material having a different lattice constant from that of the semiconductor substrate 110 and having a large lattice mismatch is used as the material of the quantum dot layer 114.
  • InAs can be used as the material of the quantum dot layer 114.
  • a semiconductor layer 118 is formed on the quantum dot layer 114 by, for example, the MBE method (see FIG. 10B).
  • the material of the semiconductor layer 118 for example, a material having a different lattice constant from the material of the quantum dot layer 114 and having a large lattice mismatch is used.
  • InAs is used as the material of the quantum dot layer 114
  • GaAs can be used as the material of the semiconductor layer 118.
  • the semiconductor layer 1 18 on the quantum dots 112 is distorted due to lattice mismatch with the quantum dots 112.
  • the semiconductor layer 118 is desirably formed relatively thin so that the surface thereof is sufficiently strained. For example, when the upper end of the quantum dot 112 is filled with the semiconductor layer 118, the growth of the semiconductor layer 118 by the MBE method is stopped.
  • the thickness of the semiconductor layer 118 is, for example, 10 nm or less, and more desirably 5 nm or less. The reason why the semiconductor layer 118 should be formed thinner will be described in detail.
  • metal droplets 122 are formed by depositing metal droplets on the surface of the semiconductor layer 118 by the droplet epitaxy method.
  • the droplet epitaxy method is a method in which fine particles are formed by depositing evaporated metal atoms and molecules on the surface of a material having a lower surface energy than metals such as insulators and semiconductors. A technology that grows. In this method, the effect of minimizing the energy of the system occurs, so that the metal grows in a fine spherical shape so as to minimize the surface area of the insulator or semiconductor.
  • the material of the electrode 122 Ga, ⁇ , ⁇ 1, or Au, or an alloy thereof can be used.
  • the electrode 122 is used as an electrode of the film forming apparatus used to form the semiconductor layer 118. It can be formed in a continuous process after the formation of the semiconductor layer 118 in the axial growth chamber.
  • the material of the semiconductor layer 118 is formed after the formation of the semiconductor layer 118 by the MBE method in an epitaxial growth chamber. Stop semiconductor deposition.
  • the metal droplet of the group III element is deposited on the surface of the semiconductor layer 118.
  • the metal droplet deposited on the surface of the semiconductor layer 118 by the droplet epitaxy moves to the position of the strain generated on the surface of the semiconductor layer 118.
  • the metal droplets are solidified and metal particles are formed.
  • a granular electrode made of metal is placed at the position where the strain is generated on the surface of the semiconductor layer 118, that is, on the surface of the semiconductor layer 118 above each of the quantum dots 112 embedded in the semiconductor layer 118. 1 2 2 is formed exactly. That is, the electrode 122 is formed in a self-aligned manner on the position of the strain generated in the semiconductor layer 118 due to the presence of the quantum dot 112.
  • Conditions for forming the electrodes 122 by the droplet epitaxy method may be, for example, as follows. The following conditions are for the case where a GaAs substrate is used as the semiconductor substrate 110.
  • a s partial pressure Epitakisharu growth chamber for example, sized to ignore the order of 1 0 _ 7 T orr.
  • the substrate temperature is, for example, 100 to 200 ° C.
  • the substrate temperature is, for example, 300 to 400 ° C.
  • the deposition rate is, for example, 0.5 to 3 atomic layers (monolayers) Z seconds, and the total deposition amount is, for example, 1 to 4 atomic layers.
  • the electrode 122 can be set to a desired size in accordance with the size of the quantum dot 112 by appropriately setting conditions for depositing metal droplets, such as the deposition amount.
  • the position of the metal droplet deposited on the surface depends on the surface free energy distribution during the droplet epitaxy process of the surface on which the metal droplet is deposited. It has been known.
  • the metal droplets will be deposited on the surface in a random arrangement.
  • the metal droplet is deposited in a region where the surface state is intentionally modified.
  • the surface state is locally modified, for example, the surface is locally passivated, locally deposited with impurities, patterned, or locally exposed to an electric field.
  • the semiconductor layer 118 is formed thin on the quantum dot layer 114. For this reason, distortion occurs in the semiconductor layer 118 on each quantum dot 112.
  • the surface portion of the semiconductor layer 118 where the strain is generated has a higher surface energy than the portion where the strain is not generated. For this reason, the metal droplet by the droplet epitaxy method is selectively deposited at a position on the quantum dot 112 on the surface of the semiconductor layer 118 where the strain is generated.
  • the semiconductor layer 118 As described above, it is desirable to form the semiconductor layer 118 as thin as possible for the following reason. That is, if the semiconductor layer 118 is formed thicker than the height of the quantum dots 112, sufficient distortion does not occur on the surface of the semiconductor layer 118. For this reason, the surface energy of the portion above the quantum dots 112 on the surface of the semiconductor layer 118 does not greatly change from that of the other portions, and it is difficult to selectively form metal droplets.
  • the granular electrode 122 made of metal is accurately formed by the droplet epitaxy method at the position of the semiconductor layer 118 on each of the self-formed quantum dots 112. You.
  • the quantum semiconductor device according to the present embodiment is manufactured.
  • the granular electrodes 122 made of metal formed by the droplet epitaxy method are respectively formed. Accuracy can be formed at the position on the quantum dot 1 1 2. This makes it possible to accurately and electrically access the quantum dots 112. In addition, it is possible to electrically access the quantum dots 112 independently.
  • FIG. 11 is a cross-sectional view illustrating the structure of the quantum semiconductor device according to the present modification
  • FIG. 12 is a cross-sectional view illustrating the process of manufacturing the quantum semiconductor device according to the present modification
  • FIG. It is a top view which shows a case.
  • the quantum semiconductor device according to the present modification includes the electrode 1 2 2 and the wiring 1 2 electrically connected to the electrode 1 2 2.
  • the main feature is that 6 is formed.
  • a groove 124 is formed on the surface of the semiconductor layer 118.
  • One end of the groove 124 is located in the vicinity of the electrode 122 precisely formed on the surface of the semiconductor layer 118 on the quantum dot 112.
  • a wiring 126 electrically connected to the electrode 122 is formed.
  • the quantum semiconductor device according to the present modification since the quantum semiconductor device according to the present modification has the wiring 126 electrically connected to the electrode 122, voltage is applied to the quantum dot 112.
  • the peripheral circuit and the electrode 122 can be electrically connected to each other via the wiring 126. This further facilitates electrical access to the quantum dot 112.
  • a quantum dot layer 114 and a semiconductor layer 118 are sequentially formed on a semiconductor substrate 110 in the same manner as shown in FIGS. 10A and 10B.
  • the semiconductor dot layer 1 38 is formed on the semiconductor layer 118 by, for example, the MBE method.
  • the semiconductor dots 136 consisting of three-dimensionally grown islands are self-formed in S—K mode (see FIG. 12A).
  • the semiconductor dot layer 13 8 formed here is composed of a semiconductor dot 13 6 self-formed on the semiconductor layer 1 18 and a wetting layer formed on the semiconductor layer 1 18 between the semiconductor dots 13 6. 140.
  • the semiconductor dots 136 may be quantum dots or antidots.
  • As the material of the semiconductor dot layer 138 a material having a different lattice constant from that of the semiconductor layer 118 and having a large lattice mismatch is used. For example, when InGaAs is used as the material of the quantum dot layer 114 and GaAs is used as the material of the semiconductor layer 118, A1In As can be used.
  • the semiconductor dots 1336 of the semiconductor dot layer 1338 laminated and formed in the S-K mode on the quantum dot layer 114 via the semiconductor layer 118 are formed by the quantum dot layer. Formed on 1 14 quantum dots 1 1 2. That is, the positions of the quantum dots 1 12 in the first quantum dot layer 1 14 and the positions of the semiconductor dots 1 36 in the second semiconductor dot layer 1 38 are perpendicular to each other. It is in a state of being complete.
  • the reason why the quantum dots 112 and the semiconductor dots 136 are formed so as to overlap each other is that a semiconductor dot layer is formed on the quantum dot layer on which the quantum dots are formed. This is because semiconductor dots that are quantum dots or antidots tend to be formed so as to overlap the quantum dots in the layer.
  • a line-shaped oxide 128 is formed by oxidizing the wetting layer 140 and the surface layer of the semiconductor layer 118 of the semiconductor dot layer 138 using the AFM oxidation method. Then, a line-shaped oxide 128 is formed so that one end of the line-shaped oxide 128 comes to a position near the semiconductor dot 136 formed on the quantum dot 112. I do.
  • the AFM oxidation method is a method of forming an oxide on the sample surface by bringing the AFM tip close to the sample and applying a voltage between the AFM tip and the sample.
  • the AFM probe 130 approaches the wetting layer 140 of the semiconductor dot layer 138, and the probe 130 becomes negative.
  • the via And a positive bias is applied to the semiconductor substrate 110.
  • the probe 13 ° is scanned in the state of being close to the wetting layer 140 while applying a bias in this way.
  • the probe 130 scans a line on the surface of the wetting layer 140 on which the linear oxide 128 is to be formed.
  • the wetting layer 140 of the semiconductor dot layer 130 scanned by the probe 130 and the surface layer of the semiconductor layer 118 are oxidized to form a linear oxide 128 (see FIG. 12B).
  • the semiconductor dots 1336 and the wetting layer 140 of the semiconductor dot layer 138 and the linear oxide 128 are removed by etching.
  • a groove 124 is formed on the surface of the semiconductor layer 118 from which the semiconductor dots 1336 and the wetting layer 140 and the linear oxides 128 have been removed (FIG. 12C). See).
  • the semiconductor dot layer 138 made of InAs the semiconductor dot 136 and the wetting layer 140 and the line-shaped oxide 128 are simultaneously formed by using HC 1 as an etchant. Can be removed.
  • a metal droplet is deposited on the surface of the semiconductor layer 118 by the droplet epitaxy method as described above. At this time, the metal droplet is formed at the position where the strain is generated on the surface of the semiconductor layer 118 and is formed in the groove 124.
  • the metal droplets are solidified and metal particles are formed by cooling after the end of the deposition.
  • the metal particles are continuously arranged in the grooves 1 24 together with the granular electrodes 1 2 2 made of metal.
  • the connected wirings 126 are formed (see FIG. 12D).
  • the quantum semiconductor device according to the present modification is manufactured.
  • an electrode pad 132 electrically connected to the wiring 126 may be formed.
  • FIG. 14 is a sectional view illustrating the structure of the quantum semiconductor device according to the present embodiment
  • FIG. 15 is a process sectional view illustrating the method of manufacturing the quantum semiconductor device according to the present embodiment.
  • the same components as those of the quantum semiconductor device and the method of manufacturing the same according to the second embodiment are denoted by the same reference numerals, and description thereof will be omitted or simplified.
  • a quantum dot layer 114 made of a semiconductor including the self-formed quantum dots 112 is formed on the semiconductor substrate 110.
  • a semiconductor layer 118 is formed on the quantum dot layer 114.
  • a concave portion 134 is formed at a position on the quantum dot 112 on the surface of the semiconductor layer 118.
  • a granular electrode 122 made of metal is formed in the concave portion 134.
  • the main feature of the quantum semiconductor device according to the present embodiment is that an electrode 122 is formed in a concave portion 134 formed at a position on the quantum dot 112 on the surface of the semiconductor layer 118.
  • the electrodes 1 2 2 are accurately formed on the respective quantum dots 1 12 by the concave portions 1 3 4 formed on the positions of the quantum dots 1 1 2 on the surface of the semiconductor layer 1 1 8 Therefore, it is possible to accurately and electrically access the self-formed quantum dots 112 through the electrodes 122. In addition, it becomes possible to electrically access the self-formed quantum dots 112 independently of each other.
  • the energy band structure of the quantum semiconductor device according to the present embodiment is the same as that shown in FIG. This is almost the same as that of the quantum semiconductor device according to the second embodiment.
  • a quantum dot layer 114 including a quantum dot 112 and a semiconductor layer 118 are sequentially formed on a semiconductor substrate 110 (see FIG. 15A and Figure 15B).
  • a semiconductor dot layer 138 is formed on the semiconductor layer 118 by, for example, the MBE method.
  • the semiconductor dots 136 consisting of three-dimensionally grown islands are self-formed in S—K mode (see FIG. 15C).
  • the semiconductor dot layer 13 8 formed here is composed of a semiconductor dot 13 6 self-formed on the semiconductor layer 1 18 and a wetting layer formed on the semiconductor layer 1 18 between the semiconductor dots 13 6. 140.
  • the semiconductor dots 136 may be quantum dots or antidots.
  • the material of the semiconductor dot layer 1 38 has a different lattice constant from the material of the semiconductor layer 1 18 Use a material with large mismatch. For example, when InGaAs is used as the material of the quantum dot layer 114 and GaAs is used as the material of the semiconductor layer 118, A1In As can be used.
  • the semiconductor dots 1336 of the semiconductor dot layer 1338 formed in the S—K mode on the quantum dot layer 114 via the semiconductor layer 118 are formed by the quantum dot layer. Formed on 1 14 quantum dots 1 1 2. That is, the positions of the quantum dots 1 12 in the first quantum dot layer 1 14 and the positions of the semiconductor dots 1 36 in the second semiconductor dot layer 1 38 are perpendicular to each other. It is in a state of being complete.
  • the reason why the quantum dots 112 and the semiconductor dots 136 are formed so as to overlap each other is that a semiconductor dot layer is formed on the quantum dot layer on which the quantum dots are formed. This is because semiconductor dots, which are quantum dots or antidots, tend to be formed so as to overlap the quantum dots in the layer.
  • the semiconductor dots 136 and the semiconductor layer 118 immediately below the semiconductor dots 136 are oxidized using the AFM oxidation method.
  • a negative bias is applied to the probe 130 for a predetermined time in a state in which the -AFM probe 130 is in proximity to the semiconductor dot 136 in the air at a humidity of 40 to 60%
  • a positive bias is applied to the semiconductor substrate 110 (see FIG. 15D).
  • the material of the semiconductor dots 136 is InGaAs
  • a voltage of about 3 to 10 V is applied.
  • a dot-shaped oxide 142 is formed by oxidizing the semiconductor dot 136 and the semiconductor layer 118 immediately below the semiconductor dot 136. In this manner, the dot-shaped oxides 142 are formed such that a part thereof is embedded in the surface layer of the semiconductor layer 118.
  • the semiconductor dots 136 are desirably formed small so that the above-described oxidation can be easily performed. For example, it is desirable to form the semiconductor dots 136 such that their size is about 15 to 30.
  • the dot-shaped oxides 142 are removed by etching.
  • an etchant for example, in the case of removing a dot-shaped oxide 142 obtained by oxidizing a semiconductor dot 13 made of InGaAs, diluted HC 1 or diluted NH 4 OH is used. .
  • the dot oxides 142 are removed by etching, and the wetting layer 140 is also removed by etching. Note that the order of removing the dot oxides 142 and the wetting layer 140 does not matter. Further, by appropriately selecting an etching solution, the dot oxides 142 and the wetting layer 140 may be simultaneously removed. For example, by using HC 1 as an etchant, a dot-shaped oxide 142 containing As and a wetting layer 140 made of InAs can be simultaneously removed.
  • the concave part 134 is formed on the surface of the semiconductor layer 1 18. That is, by repeating the step of oxidizing a part of the upper end of the semiconductor dot 136 by the AFM oxidation method and the step of removing the oxidized part of the semiconductor dot 136 by etching, the concave part 134 is formed. It may be formed on the surface of the semiconductor layer 118.
  • a metal droplet is deposited on the surface of the semiconductor layer 118 having the concave portion 1.34 formed thereon by the droplet epitaxy method.
  • the metal droplet deposited on the surface of the semiconductor layer 118 moves to the concave portion 134 formed on the surface of the semiconductor layer 118.
  • the electrode 122 can be accurately formed on the quantum dot 112.
  • the semiconducting on the quantum dot 1 1 2-18 may be small, or the thickness of the semiconductor layer 118 may not be as thin as 10 for example.
  • the semiconductor dots 1336 should be made so that no protrusions remain around the recesses 134. It is desirable to completely oxidize to form dot-shaped oxides 142. For the same reason, when the wetting layer 140 is removed by etching, etching should be performed so that a convex body having the wetting layer 140 remaining around the concave portion 134 is not formed. It is desirable that the wetting layer 140 be sufficiently removed.
  • the quantum semiconductor device according to the present embodiment is formed.
  • the quantum dots 144 formed by oxidizing the semiconductor dots 136 laminated on the quantum dots 112 are removed by etching.
  • Concave portions 1 3 4 are formed on the surface of the semiconductor layer 1 1 8 on the dots 1 1 2, and granular electrodes 1 2 made of metal are formed by the droplet epitaxy method.
  • the electrodes 122 can be formed accurately at the positions. This makes it possible to accurately and electrically access the quantum dots 112. In addition, it is possible to electrically access the quantum dots 112 independently.
  • FIG. 16 is a cross-sectional view illustrating the structure of the quantum semiconductor device according to the present modification
  • FIG. 17 is a process cross-sectional view illustrating the method of manufacturing the quantum semiconductor device according to the present modification.
  • the quantum semiconductor device according to the present modification has electrodes 12 2 like the quantum semiconductor device according to the modification of the second embodiment.
  • a main feature is that a wiring 126 electrically connected to the electrode 122 is formed.
  • a groove 124 is formed on the surface of the semiconductor layer 118.
  • One end of the groove 124 is located in the vicinity of the concave portion 134 precisely formed at a position on the quantum dot 112 on the surface of the semiconductor layer 118.
  • a wiring 126 electrically connected to the electrode 122 is formed in the groove 124.
  • the quantum semiconductor device according to the present modification since the quantum semiconductor device according to the present modification has the wiring 126 electrically connected to the electrode 122, voltage is applied to the quantum dot 112.
  • the peripheral circuit and the electrode 122 can be electrically connected to each other via the wiring 126.
  • a concave portion 134 is formed on the surface of the semiconductor layer 118 on the quantum dot 112 (see FIG. 17A).
  • a linear oxide 128 is formed on the surface of the semiconductor layer 118 by AFM oxidation.
  • the linear oxide 128 is formed so that one end of the linear oxide 128 is located at the position of the concave portion 134 on the surface of the semiconductor layer 118 (see FIG. 17B). See).
  • the linear oxide 128 formed on the surface of the semiconductor layer 118 by etching is removed.
  • a groove 124 is formed on the surface of the semiconductor layer 118 from which the linear oxide 128 has been removed (see FIG. 17C).
  • a metal droplet is deposited on the surface of the semiconductor layer 118 by the droplet epitaxy method as described above. At this time, the metal droplets are formed in the recesses 134 on the surface of the semiconductor layer 118 and in the grooves 124.
  • the metal droplets are solidified and metal particles are formed by cooling after the end of the deposition.
  • the metal particles are continuously arranged in the grooves 124 together with the granular electrodes 122 made of metal.
  • the connected wirings 126 are formed (see FIG. 17D).
  • the quantum semiconductor device according to the present modification is manufactured.
  • the electrode pad 132 electrically connected to the wiring 126 may be formed.
  • FIG. 18 is a sectional view showing the structure of the quantum semiconductor device according to the present embodiment.
  • FIG. 19 is a band energy diagram of the quantum semiconductor device according to the present embodiment.
  • FIG. 20 is a process sectional view illustrating the method for manufacturing the quantum semiconductor device according to the present embodiment.
  • the same components as those of the quantum semiconductor device according to the second and third embodiments and the method of manufacturing the same will be denoted by the same reference numerals, and description thereof will be omitted or simplified.
  • a quantum dot layer 114 made of a semiconductor including the self-formed quantum dots 112 is formed on the semiconductor substrate 110.
  • a semiconductor dot layer made of a semiconductor including a semiconductor dots 1 4 4 which is self-formed 1 4 6 is formed on the quantum dot layer 1 1 4 on c semiconductor layer 1 1 8 in which the intermediate layer or the semiconductor layer 1 1 8 is formed.
  • the semiconductor dot layer 144 includes a semiconductor dot 144 self-formed on the semiconductor layer 118, and a wetting layer 144 formed on the semiconductor layer 118 between the semiconductor dots 144. It is composed of The semiconductor dots 144 of the semiconductor dot layer 144 are formed at positions on the quantum dots 112 of the quantum dot layer 114.
  • the semiconductor dots 144 may be antidots or quantum dots.
  • a dot-like oxide 150 formed by oxidizing a part of the upper end of the semiconductor dot 144 is formed.
  • a cap layer that is, a semiconductor layer 152 is formed on the semiconductor dot layer 146 including the semiconductor dots 144 with the dot-shaped oxide 150 formed on the upper end.
  • a concave portion 154 is formed on the surface of the semiconductor layer 152 at a position on the quantum dot 111 and the semiconductor dot 144 formed by lamination. In the concave portion 154, a granular electrode 122 made of metal is formed.
  • the electrodes 1 2 2 are formed in the concave portions 15 4 formed at the positions of the surfaces of the semiconductor layers 15 2 on the stacked quantum dots 112 and the semiconductor dots 144. Is formed, that is, the main feature is that the electrodes 122 are accurately formed on the respective quantum dots 112.
  • the quantum semiconductor device includes the quantum dots 112 and the electrodes 122 Another feature is that, in addition to the semiconductor layer 118, a semiconductor layer 152 is formed in addition to the semiconductor layer 118. Since the semiconductor layer 152 is further formed in addition to the semiconductor layer 118, the metal in the electrode 122 is prevented from diffusing and entering the quantum dot 112 during heat treatment or the like. be able to.
  • the energy band structure of the quantum semiconductor device according to the present embodiment is as shown in FIG.
  • the height and barrier width of the barrier between the quantum dots 112 and the electrodes 122 shown in the energy band structure shown in Fig. 19 depend on the material composition and thickness of the semiconductor layers 118, 52, and the semiconductor dots.
  • a desired value can be set by appropriately setting the material composition and size of 144, the size of the dot oxide 150, and the like.
  • the quantum dot layer 114 and the semiconductor dot layer 144 are formed on the semiconductor substrate 110 by, for example, the MBE method.
  • the layers are formed via 118 (see FIG. 20A).
  • the material of the semiconductor dots 144 is different from the material of the semiconductor layer 118 in that the lattice constant is different, the lattice mismatch is large, and, for example, a material having a higher ground level energy than the semiconductor layer 118 is selected. . In this case, the semiconductor dots 144 become antidots. By selecting such a material for the semiconductor dots 144, the influence of the semiconductor dots 144 on the embedded quantum dots 112 can be reduced.
  • As the material of the semiconductor dots 144 for example, InAlAs, InGaA1As, and the like can be used.
  • the semiconductor dots 144 need not necessarily be small, unlike the second-layer semiconductor dots 136 formed in the method of manufacturing the quantum semiconductor device according to the third embodiment.
  • the semiconductor dots 144 of the semiconductor dot layer 146 laminated on the quantum dot layer 114 via the semiconductor layer 118 via the S-K mode are As in the case of the embodiment, the quantum dots are formed on the quantum dots 112 of the quantum dot layer 114.
  • the semiconductor substrate 110 is taken out from the epitaxial growth chamber. Subsequently, a part of the upper end of the semiconductor dot 144 of the semiconductor dot layer 144 is oxidized by the AFM oxidation method. For example, a negative bias is applied to the probe 130 for a predetermined time while the AFM probe 130 is in close proximity to the semiconductor dot 144 in the atmosphere of 40 to 60% humidity. A positive bias is applied to the semiconductor substrate 110. As a result, a dot-like oxide 150 formed by oxidizing a part of the upper end of the semiconductor dot 144 is formed (see FIG. 20B).
  • the semiconductor substrate 110 is again stored in the epitaxial growth chamber of the film forming apparatus.
  • a cleaning method by irradiation of hydrogen atoms can be used.
  • a semiconductor layer 152 is formed on the semiconductor dot layer 144 by, for example, the MBE method.
  • the material of the semiconductor layer 152 for example, the same material as the material of the semiconductor dot 144, or a material having a larger energy gap than the material of the semiconductor dot 144 is selected.
  • the dot oxide 150 is amorphous.
  • the growth rate of the semiconductor layer 152 on the dot oxide 150 is different from that in other regions.
  • the growth rate is lower than the growth rate of the semiconductor layer 152.
  • a recess 154 is formed on the surface of the semiconductor layer 152 on the dot oxide 150 (see FIG. 20C).
  • a concave portion 154 is formed at the position of the surface of the semiconductor layer 152 on the quantum dots 112 and the semiconductor dots 144 formed by lamination.
  • a metal droplet is deposited on the surface of the semiconductor layer 152 on which the concave portions 154 are formed by a droplet epitaxy method.
  • the metal droplet deposited on the surface of the semiconductor layer 152 moves to the concave portion 154.
  • the metal droplets are solidified and metal particles are formed.c.
  • a granular electrode 122 made of metal is formed in the recess 44 on the surface of the semiconductor layer 152. (See Figure 20D).
  • the quantum semiconductor device according to the present embodiment is formed.
  • a portion of the upper end of the semiconductor dot 144 formed on the quantum dot 112 is partially oxidized on the dot oxide 150 formed by oxidation.
  • a concave portion 15 4 is formed on the surface of the semiconductor layer 15 2 on the quantum dot 11 12, and is made of metal by the droplet epitaxy method. Since the granular electrodes 122 are formed, the electrodes 122 can be accurately formed at positions on the respective quantum dots 112. This makes it possible to accurately and electrically access the quantum dots 1 12. In addition, it is possible to electrically access the quantum dots 112 independently.
  • FIG. 21 is a sectional view showing the structure of a quantum semiconductor device according to a modification of the present embodiment
  • FIG. 22 is a process sectional view showing a method of manufacturing a quantum semiconductor device according to this modification.
  • the quantum semiconductor device according to the present modification has an electrode 1 like the quantum semiconductor device according to the modifications of the second and third embodiments.
  • the main feature is that a wiring 126 electrically connected to the electrode 122 is formed together with the wiring 122.
  • a groove 124 is formed on the surface of the semiconductor layer 152.
  • One end of the groove 124 is located in the vicinity of the concave portion 154 precisely formed on the surface of the semiconductor layer 152 on the quantum dot 111.
  • a wiring 126 electrically connected to the electrode 122 is formed.
  • the quantum semiconductor device according to the present modification since the quantum semiconductor device according to the present modification has the wiring 126 electrically connected to the electrode 122, voltage is applied to the quantum dot 112.
  • the peripheral circuit and the electrode 122 can be electrically connected to each other through the wiring 126.
  • the dots on the surface of the semiconductor layer 152 are similar to those shown in FIGS. 2OA to 20C.
  • a recess 154 is formed at a position on the oxide 150 in a shape (see FIG. 22A).
  • a linear oxide 128 is formed on the surface of the semiconductor layer 152 by the AFM oxidation method.
  • a line-shaped oxide 128 is formed so that one end of the line-shaped oxide 128 is located at the position of the concave portion 154 on the surface of the semiconductor layer 152 (see FIG. 22B). See).
  • the linear oxide 128 formed on the surface of the semiconductor layer 152 by etching is removed.
  • a groove 124 is formed on the surface of the semiconductor layer 152 from which the line-shaped oxide 128 has been removed (see FIG. 22C).
  • a metal droplet is deposited on the surface of the semiconductor layer 152 by the droplet epitaxy method as described above. At this time, the metal droplets are formed in the recesses 152 on the surface of the semiconductor layer 152 and in the grooves 124.
  • the metal droplets are solidified and metal particles are formed by cooling after the end of the deposition.
  • the metal particles are continuously arranged in the grooves 124 together with the granular electrodes 122 made of metal.
  • the connected wiring 1 26 is formed (see FIG. 22D).
  • the quantum semiconductor device according to the present modification is manufactured.
  • the electrode pad 132 electrically connected to the wiring 126 may be formed.
  • FIG. 23 is a cross-sectional view illustrating the structure of the quantum semiconductor device according to the present embodiment
  • FIG. 24 is a process cross-sectional view illustrating the method of manufacturing the quantum semiconductor device according to the present embodiment.
  • the same components as those of the quantum semiconductor device according to the second to fourth embodiments and the method of manufacturing the same will be denoted by the same reference numerals, and description thereof will be omitted or simplified.
  • the structure of the quantum semiconductor device according to the present embodiment will be explained with reference to FIGS.
  • the wiring is formed together with the electrodes.
  • a quantum dot layer 114 made of a semiconductor including self-formed quantum dots 112 is formed on a semiconductor substrate 110.
  • an intermediate layer that is, a semiconductor layer 118 is formed.
  • strain due to lattice mismatch occurs.
  • a granular electrode 1 2 made of metal 1 2 2 are formed.
  • a linear oxide 156 is formed on the surface of the semiconductor layer 118.
  • One end of the line-shaped oxide 156 is located near the electrode 122.
  • a cap layer that is, a semiconductor layer 158 is formed on the semiconductor layer 118 on which the electrode 122 and the linear oxide 156 are formed.
  • an opening 160 reaching the electrode 122 is formed on the electrode 122 of the semiconductor layer 158.
  • An electrode 123 electrically connected to the electrode 122 is buried in the opening 160.
  • a groove 162 is formed along the linear oxide 156.
  • a wiring 164 electrically connected to the electrode 123 is formed.
  • the main feature of the quantum semiconductor device according to the present embodiment is that the line-shaped oxide 156 is formed below the wiring 164.
  • the line-shaped oxide 156 With the line-shaped oxide 156, a barrier to the carrier is formed below the wiring 164, so that leakage current from the wiring 164 can be suppressed.
  • an electrode 122 is formed at a position on the quantum dot 112 on the surface of the semiconductor layer 118 in the same manner as shown in FIGS. 1OA to 10C of the second embodiment.
  • a linear oxide 156 is formed on the surface of the semiconductor layer 118 by the AFM oxidation method (see FIG. 24A).
  • the linear oxide 156 is formed such that one end of the linear oxide 156 is located near the electrode 122.
  • a semiconductor layer 158 is formed on the semiconductor layer 118 on the surface of which the electrode 122 and the linear oxide 156 are formed, for example, by the MBE method.
  • the growth of the semiconductor layer 158 on the electrode 122 and the linear oxide 156 The speed is lower than the growth rate of the semiconductor layer 158 in other regions.
  • a recess 165 is formed at a position on the electrode 122 on the surface of the semiconductor layer 158.
  • a groove 162 is formed on the surface of the semiconductor layer 158 along the linear oxide 156 (see FIG. 24B).
  • the portion of the semiconductor layer 158 where the concave portion 165 is formed is oxidized by the AFM oxidation method.
  • a portion of the semiconductor layer 158 where the concave portion 165 is formed is oxidized to form a dot-shaped oxide 166 (see FIG. 24C).
  • the oxidation by the AFM oxidation method is performed until the size of the dot-like oxide 166 reaches the electrode 122 below it.
  • the dot-shaped oxide 166 formed at the position of the upper part 165 is removed by etching.
  • an opening 160 reaching the electrode 122 is formed in the semiconductor layer 158 (see FIG. 24D).
  • a metal droplet is deposited on the surface of the semiconductor layer 158 in which the opening 160 and the groove 162 are formed by a droplet epitaxy method. At this time, the metal droplet is formed in the opening 160 reaching the electrode 122 and in the groove 162.
  • the metal droplets are solidified to form metal particles, and thus, together with the granular electrode 1 2 3 made of metal electrically connected to the electrode 1 2 2 A wiring 164 is formed in the groove 162, in which metal particles are continuously connected (see FIG. 24E).
  • the quantum semiconductor device according to the present embodiment is formed.
  • the electrode pad 1332 electrically connected to the wiring 164 may be formed.
  • the wiring 164 is formed in the groove 162 formed on the surface of the semiconductor layer 158 on the linear oxide 156, the linear oxidation With the object 156, a barrier to carriers can be formed below the wiring 164. Thus, leakage current from wiring 164 can be suppressed.
  • the case where one layer of the linear oxides 156 is formed has been described. However, by repeating the above-described steps, a plurality of linear oxides 156 can be formed under the wiring 164. 5 6 may be laminated. Multiple line acids under wiring 1 6 4 By forming the compound 156, it is possible to more effectively suppress the leakage current from the wiring 164.
  • FIG. 25 is a cross-sectional view illustrating the structure of the quantum semiconductor device according to the present modification
  • FIG. 26 is a process cross-sectional view illustrating the method of manufacturing the quantum semiconductor device according to the present modification.
  • the electrodes 122 and the quantum dots 1 It is formed on 1 and 2. That is, as shown in FIG. 25, the electrode 122 is formed in the concave portion 134 formed on the surface of the semiconductor layer 118 on the quantum dot 112.
  • a linear oxide 156 having one end located near the electrode 122 formed in the recess 134 is formed.
  • a semiconductor layer 158 is formed on the semiconductor layer 118 on which the electrode 122 and the linear oxide 156 are formed.
  • the semiconductor layer 158 is provided with an electrode 123 electrically connected to the electrode 122 and a wiring 164 electrically connected to the electrode 123 as described above. .
  • the quantum semiconductor device according to the present modification is configured.
  • the electrodes 122 are formed in the recesses 134 formed at positions on the quantum dots 112 on the surface of the semiconductor layer 118.
  • a linear oxide 156 whose one end is located near the electrode 122 formed in the concave portion 134 is formed by the AFM oxidation method (see FIG. 26A).
  • a semiconductor layer 158 is formed on the semiconductor layer 118 on the surface of which the electrode 122 and the linear oxide 156 are formed. Thereafter, an opening 160 reaching the electrode 122 is formed in the semiconductor layer 158 (see FIG. 26B).
  • the quantum semiconductor device according to the present modification is formed.
  • FIG. 27 is a cross-sectional view illustrating the structure of the quantum semiconductor device according to the present modification
  • FIG. 28 is a process cross-sectional view illustrating the method of manufacturing the quantum semiconductor device according to the present modification.
  • the electrodes 122 and the quantum dots 1 It is formed on 1 and 2. That is, as shown in FIG. 27, the electrodes 122 are formed in the concave portions 154 formed at positions on the quantum dots 111 and the semiconductor dots 144 on the surface of the semiconductor layer 152. .
  • a linear oxide 156 having one end located near the electrode 122 formed in the concave portion 154 is formed.
  • a cap layer that is, a semiconductor layer 158 is formed on the semiconductor layer 152 on which the electrode 122 and the linear oxide 156 are formed.
  • the semiconductor layer 158 is provided with an electrode 123 electrically connected to the electrode 122 and a wiring 164 electrically connected to the electrode 123 as described above. .
  • the quantum semiconductor device according to the present modification is configured.
  • the electrodes 1 2 2 are formed in the concave portions 15 4 formed at positions on the quantum dots 11 2 and the semiconductor dots 14 4 on the surface of the semiconductor layer 15 2.
  • a linear oxide 156 whose one end is located near the electrode 122 formed in the concave portion 154 is formed by the AFM oxidation method (see FIG. 28A).
  • a 'semiconductor layer 158 is formed on the semiconductor layer 152 on the surface of which the electrode 122 and the linear oxide 156 are formed. After this, electrodes 1 2 Form an opening 160 reaching 2 (see Figure 28B).
  • an electrode 123 is formed in the opening 160 reaching the electrode 122 and a wiring 164 is formed in the groove 162 by a droplet epitaxy method (FIG. 28C). See).
  • the quantum semiconductor device according to the present modification is formed.
  • the case where an oxide is formed on a semiconductor substrate using AFM is described as an example, but AFM is not necessarily used. That is, any device that can form an oxide on a semiconductor substrate by bringing a needle-shaped conductor close to a semiconductor substrate and applying a voltage between the needle-shaped conductor and the semiconductor substrate is used. Can be used as appropriate.
  • the GaAs substrate is used as the semiconductor substrate.
  • the semiconductor substrate is not limited to the GaAs substrate, and any other semiconductor substrate can be used. If a semiconductor layer made of a material having a larger lattice constant than the material of the semiconductor substrate is grown on the semiconductor substrate on which the recess is formed, quantum dots can be formed on the recess.
  • a Si substrate may be used as a semiconductor substrate.
  • an oxide consisting of S i 0 2 is formed.
  • the use of dilute hydrofluoric acid if example embodiment, without etching the S i substrate, can be selectively etched remove oxides consisting S I_ ⁇ 2.
  • quantum dots can be formed on the recess.
  • Ge can be used as the material of the semiconductor layer.
  • an A1GaAs substrate may be used as the semiconductor substrate. If a semiconductor layer made of a material having a larger lattice constant than A1GaAs is grown on the A1GaAs substrate having the recesses formed thereon, quantum dots can be formed on the recesses. As a material of the semiconductor layer, for example, InA1GaAs can be used.
  • a ZnSe substrate may be used as the semiconductor substrate. Recessed Zn If a semiconductor layer made of a material having a larger lattice constant than ZnSe is grown on the Se substrate, quantum dots can be formed on the concave portions. As a material of the semiconductor layer, for example, CdSe can be used.
  • the present invention is not limited to the self-formed one.
  • the present invention can also be applied to a case where electrodes are formed on quantum dots stacked vertically.
  • the line-shaped oxide is formed by oxidizing the quantum dots or oxidizing the semiconductor layer by the AFM oxidation method, but the probe for applying the voltage is A variety of needle-shaped conductors can be used.
  • a carbon nanotube can be used as a probe.
  • the case where the quantum dots are oxidized or the semiconductor layer is oxidized by the AFM oxidation method has been described as an example, but the oxidation of the quantum dots and the like is limited to the AFM oxidation. is not.
  • various methods capable of selectively oxidizing a minute region can be used.
  • the method for forming a quantum dot 1 according to the present invention is useful for forming a quantum dot that can be used in the field of quantum information and quantum computation. Further, the quantum semiconductor device and the method for manufacturing the same according to the present invention are useful for realizing accurate electrical access to the quantum dots, which is very important in various aspects of basic research and application development of the quantum dots.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Led Devices (AREA)

Description

明 細 書 量子ドットの形成方法、 並びに量子半導体装置及びその製造方法 [技術分野]
本発明は、 所望の位置に所望の大きさで量子ドットを形成し得る量子ドットの 形成方法、 並びに量子ドットを有する量子半導体装置及びその製造方法に関する,
[背景技術]
従来より、 量子ドットの形成方法としては、 Stranski- Krastanowモード （S— Kモード） による形成方法が知られている。
S— Kモードとは、 ェピタキシャル成長される半導体結晶が、 成長開始当初は 2次元成長 （膜成長） するが、 膜の弾性限界を超えた段階で 3次元成長するモー ドのことである。 下地の材料より格子定数の大きい膜をェピタキシャル成長する ことにより、 3次元成長島より成る量子ドットが自己形成される。
S— Kモードは、 量子ドットを容易に自己形成することができるモードである ため、 光半導体装置等の分野で広く用いられている。
近時、 量子情報や量子計算の分野の技術が大きく注目されている。 これらの分 野では、 量子ドットを所望の位置に所望の大きさで形成することが極めて重要で める。
し力、し、 上述した従来の量子ドットの形成方法では、 形成される量子ドットの 位置や大きさがランダムとなってしまう。
量子ドットを形成する位置を制御する技術としては、 以下のような技術が提案 されている。
例えば、 特開 2 0 0 0— 3 1 5 6 5 4号公報、 U. S. Patent No. 5, 229， 320号公 報、 及び、 Appl. Phys. Lett. , Vol. 76, No. 2, p. 167- 169, (2000)には、 量子ド ットを形成したい箇所の半導体基板表面に予め電子ビームを用いて凹部を形成し ておくことにより、 量子ドットを形成する位置を制御する技術が提案されている, 凹部が形成された半導体基板上に半導体層を成長すると、 半導体層は凹部上に速 いレートで成長されやすい傾向があるため、 量子ドットを凹部上に形成すること ができる。
また、 Appl. Phys. Lett. , Vol. 75, No. 22, p. 3488 - 3490， (1999)、 及び、 Phy s. Stat. Sol. (b) 224, No. 2, p. 521-525， （2001)には、 量子ドットを形成した い箇所に予め S T M (Scanning Tunneling Microscope, 走査型トンネル顕微 鏡） を用いて堆積物を形成しておくことにより、 量子ドットを形成する位置を制 御する技術が提案されている。 堆積物が形成された基板上に半導体層を成長する と、 堆積物の上方の半導体層表面に凹部が形成される。 そして、 凹部が形成され た半導体層上に他の半導体層を成長すると、 凹部上における他の半導体層の成長 レートが速いため、 凹部上に量子ドットを形成することができる。
また、 Appl. Phys. Lett. , Vol. 77, No. 16, p. 2607- 2609， （2000)には、 A F M (Atomic Force Microscope, 原子間力顕微鏡） を用いて半導体基板表面に溝 を形成し、 溝内に量子ドットを形成する技術が提案されている。
しかしながら、 電子ビームを用いて凹部を形成する上記の技術では、 電子ビー ムを用いて凹部を形成する際に半導体基板の表面が炭素で汚染されてしまい、 良 質な量子ドットを形成することは困難である。
また、 S TMを用いて量子ドットの位置を制御する上記の技術では、 凹部が形 成された半導体層に結晶欠陥が生じてしまう。 結晶欠陥の生じた半導体層上には、 良質な量子ドットを形成することは困難である。 また、 凹部の直径がある程度大 きくなつてしまうため、 直径 4 0 n m以下の微小な量子ドットを形成することは 困難である。
また、 A F Mを用いて量子ドットの位置を制御する上記の技術では、 A F Mの 探針を用いて基板表面を機械的に削ることにより溝を形成するため、 溝の形状が 不均一になってしまい、 量子ドットを均一な大きさに形成するのは困難である。 また、 基板表面を機械的に削ることにより溝を形成するため、 溝の部分に結晶欠 陥が生じてしまう。 このような結晶欠陥の生じた溝上に、 結晶欠陥のない良質な 量子ドットを成長することは困難である。
上述のように、 近時、 量子情報や量子計算の分野の技術が大きく注目されてお り、 量子ドットの応用の可能性が注目されている。 しかしながら、 量子ドットに 関する更なる基礎研究及び応用開発のためには、 乗り越えるべき種々の技術的な 障壁が存在している。
例えば、 量子ドットは大きさが小さく、 また、 s— κモードを利用して自己形 成された量子ドットはランダムに分布している。 現在までのところ、 このような ランダムに分散した状態で自己形成された量子ドットの各々に対して正確に電気 的にアクセスすることを可能とする方法は提案されていなかった。
一方、 電子ビームリソグラフィ、 反応性イオンエッチング等のサブミクロンで の加工が可能なプロセスを用いることにより、 1 0 0 n m程度の大きさの導体パ ッドを作製することは可能である。 したがって、 量子ドットの密度が非常に低い 場合には、 このようなプロセスを用いて単一の量子ドット上に電極を形成しうる 可能性がある。 すなわち、 サブミクロンでの加工が可能なプロセスを用いて量子 ドットが形成されたであろう領域上に電極を適当に形成する。 次いで、 電極の下 に量子ドットが存在するか否かをチェックする。 こうして、 電極形成及ぴその後 のチェックを数多く繰り返すことにより、 電極の下に単一の量子ドットが存在す る場合を見出すことができる可能性もある。 しかしながら、 このような方法では、 量子ドットの密度が高い場合に単一の量子ドットを捕捉することはほぼ不可能で ある。 また、 このような確率的な方法は、 素子を製造するにあたって非効率的な 方法であるといえる。
また、 特開平 7— 2 9 7 3 8 1号公報には、 微細な探針形状をした電極を用い て量子ドットに電気的にアクセスする方法が提案されている。 しかしながら、 こ の場合、 電極を量子ドット上に配置するために、 量子ドットをアレイ化した状態 で形成しておく等の特別なプロセスが必要となる。 また、 特許文献 1では、 針状 電極による電界は、 量子ドットの大きさよりもはるかに広く分布すると考えられ る。 このため、 ある量子ドット上に配置した電極による電界が、 隣接する量子ド ットにまで影響を及ぼしてしまうことが想定される。
上述のように、 従来の技術では、 ランダムに分散した状態で自己形成された量 子ドットの各々に対して、 正確に電気的にアクセスすることを可能とする方法は 確立されていなかった。
自己形成された各々の量子ドットに対する正確な電気的アクセスを実現するこ とは、 量子ドットに関する基礎研究、 応用開発等における種々の局面において、 非常に重要なことである。
本発明の目的は、 所望の位置に所望の大きさで良質な量子ドットを形成し得る 量子ドットの形成方法を提供することにある。
また、 本発明の他の目的は、 量子ドットに対して、 正確に電気的にアクセスす ることを可能とする量子半導体装置及びその製造方法を提供することにある。
[発明の開示]
上記目的は、 半導体基板の表面にドット状に酸化物を形成する工程と、 前記酸 化物を除去することにより、 前記酸化物が除去された箇所に凹部を形成する工程 と、 前記凹部が形成された前記半導体基板上に半導体層を成長し、 前記凹部上に 前記半導体層より成る量子ドットを形成する工程とを有することを特徴とする量 子ドットの形成方法により達成される。
また、 上記目的は、 半導体基板上に形成された量子ドットと、 前記量子ドット を埋め込むように形成された半導体層と、 前記量子ドットの存在により前記半導 体層に生じる歪の位置上に自己整合的に形成された電極とを有することを特徴と する量子半導体装置により達成される。 これにより、 量子ドット上に電極を正確 に形成することができるので、 かかる電極を介して、 量子ドットに対して正確に 電気的にアクセスすることが可能となり、 また、 量子ドットに対してそれぞれ独 立して電気的にアクセスすることが可能となる。
また、 上記目的は、 半導体基板上に形成された量子ドットと、 前記量子ドット を埋め込むように形成された半導体層と、 前記半導体層表面の前記量子ドット上 の位置に形成された四部内に形成された電極とを有することを特徴とする量子半 導体装置により達成される。 これにより、 量子ドット上に電極を正確に形成する ことができるので、 かかる電極を介して、 量子ドットに対して正確に電気的にァ クセスすることが可能となり、 また、 量子ドットに対してそれぞれ独立して電気 的にアクセスすることが可能となる。
また、 上記目的は、 半導体基板 に形成された量子ドットと、 前記量子ドット を埋め込むように形成された第 1の半導体層と、 前記第 1の半導体層上の前記量 子ドット上の位置に形成された半導体ドットと、 前記半導体ドットの一部が酸化 されてなるドット状の酸化物と、 前記半導体ドットを埋め込むように形成された 第 2の半導体層と、 前記第 2の半導体層表面の前記ドット状の酸化物上の位置に 形成された凹部内に形成された電極とを有することを特徴とする量子半導体装置 により達成される。
また、 上記目的は、 半導体基板上に、 量子ドットを形成する工程と、 前記量子 ドットを埋め込むように半導体層を形成する工程と、 前記量子ドットの存在によ り前記半導体層に生じる歪の位置上に自己整合的に電極を形成する工程とを有す ることを特徴とする量子半導体装置の製造方法により達成される。
また、 上記目的は、 半導体基板上に、 量子ドットを形成する工程と、 前記量子 ドットを埋め込むように半導体層を形成する工程と、 前記半導体層上の前記量子 ドット上の位置に、 半導体ドットを形成する工程と、 前記半導体ドットと前記半 導体ドットの直下における前記半導体層とを酸化することにより、 その一部が前 記半導体層に埋め込まれたドット状の酸化物を形成する工程と、 前記ドット状の 酸化物を除去することにより、 前記半導体層表面に凹部を形成する工程と、 Sir記 半導体層表面に形成された前記凹部内に電極を形成する工程とを有することを特 徴とする量子半導体装置の製造方法により達成される。
また、 上記目的は、 半導体基板上に、 量子ドットを形成する工程と、 前記量子 ドットを埋め込むように第 1の半導体層を形成する工程と、 前記第 1の半導体層 上の前記量子ドット上の位置に、 半導体ドットを形成する工程と、 前記半導体ド ットの一部を酸化することにより、 前記半導体ドットの一部が酸化されてなるド ット状の酸化物を形成する工程と、 前記ドット状の酸化物上の位置における表面 に凹部が形成されるように、 前記ドット状の酸化物及び前記半導体ドットを埋め 込む第 2の半導体層を形成する工程と、 前記第 2の半導体層表面に形成された前 記凹部内に電極を形成する工程とを有することを特徴とする量子半導体装置の製 造方法により達成される。
本発明によれば、 A F M酸化法により半導体基板の表面にドット状の酸化物を 形成し、 酸化物を除去することにより半導体基板に凹部を形成するため、 所望の 位置に所望の大きさで凹部を精密に形成することができる。 そして、 このような 凹部上に量子ドットを成長するため、 本発明によれば、 所望の位置に所望の大き さで良質な量子ドットを形成することができる。 本発明によれば、 所望の位置に 所望の大きさの量子ドットを形成することができるため、 量子情報や量子計算の 分野等で用いることが可能な量子ドットを形成することができる。
また、 本発明によれば、 半導体基板上に、 量子ドットを形成し、 量子ドッ トを埋め込むように半導体層を形成し、 量子ドットの存在により半導体層に 生じる歪の位置上に自己整合的に電極を形成するので、 それぞれの量子ドッ ト上に電極を正確に形成することができる。 したがって、 かかる電極を介し て、 量子ドットに対して正確に電気的にアクセスすることが可能となり、 ま た、 量子ドットに対してそれぞれ独立して電気的にアクセスすることが可能 となる。
また、 本発明によれば、 半導体基板上に、 量子ドットを形成し、 量子ドッ トを埋め込むように半導体層を形成し、 半導体層上の量子ドット上の位置に. 半導体ドットを形成し、 半導体ドッ トと半導体ドットの直下における半導体 層とを酸化することにより、 その一部が半導体層に埋め込まれたドット状の 酸化物を形成し、 ドット状の酸化物を除去することにより、 半導体層表面に 凹部を形成し、 半導体層表面に形成された凹部内に電極を形成するので、 そ れぞれの量子ドット上に電極を正確に形成することができる。 したがって、 かかる電極を介して、 量子ドットに対して正確に電気的にアクセスすること が可能となり、 また、 量子ドットに対してそれぞれ独立して電気的にァクセ スすることが可能となる。
さらに、 本発明によれば、 半導体基板上に、 量子ドットを形成し、 量子ド ットを埋め込むように第 1の半導体層を形成し、 第 1の半導体層上の量子ド ット上の位置に、 半導体ドットを形成し、 半導体ドットの一部を酸化するこ とにより、 半導体ドットの一部が酸化されてなる ドッ ト状の酸化物を形成し. ドッ ト状の酸化物上の位置における表面に凹部が形成されるように、 ドット 状の酸化物及ぴ半導体ドットを埋め込む第 2の半導体層を形成し、 第 2の半 導体層表面に形成された凹部内に電極を形成するので、 それぞれの量子ドッ ト上に電極を正確に形成することができる。 したがって、 かかる電極を介し て、 量子ドットに対して正確に電気的にアクセスすることが可能となり、 ま た、 量子ドッ トに対してそれぞれ独立して電気的にアクセスすることが可能 となる。
[図面の簡単な説明]
図 1は、 本発明の第 1実施形態による量子ドットの形成方法を示す工程図 (その 1 ) である。
図 2は、 半導体基板の表面にドッ ト状に酸化物が形成された状態を示す A F M像である。
図 3は、 本発明の第 1実施形態による量子ドッ トの形成方法を示す工程図 (その 2 ) である。
図 4は、 酸化物が除去された状態を示す A F M像である。
図 5は、 量子ドッ トが形成された状態を示す A F M像である。
図 6は、 本発明の第 1実施形態の変形例による量子ドットの形成方法を示 す工程図 （その 1 ) である。
図 7は、 本発明の第 1実施形態の変形例による量子ドットの形成方法を示 す工程図 （その 2 ) である。
図 8は、 本発明の第 2実施形態による量子半導体装置の構造を示す断面図 である。
図 9は、 本発明の第 2実施形態による量子半導体装置のエネルギーバンド 構造を示す図である.。
図 1 0は、 本発明の第 2実施形態による量子半導体装置の製造方法を示す 工程断面図である。
図 1 1は、 本発明の第 2実施形態の変形例による量子半導体装置の構造を 示す断面図である。
図 1 2は、 本発明の第 2実施形態の変形例による量子半導体装置の製造方 法を示す工程断面図である。
図 1 3は、 本発明の第 2実施形態の変形例による量子半導体装置において 配線を電極パッドに接続した場合を示す上面図である。 図 1 4は、 本発明の第 3実施形態による量子半導体装置の構造を示す断面 図である。
図 1 5は、 本発明の第 3実施形態による量子半導体装置の製造方法を示す 工程断面図である。
図 1 6は、 本発明の第 3実施形態の変形例による量子半導体装置の構造を 示す断面図である。
図 1 7は、 本発明の第 3実施形態の変形例による量子半導体装置の製造方 法を示す工程断面図である。
図 1 8は、 本発明の第 4実施形態による量子半導体装置の構造を示す断面 図である。
図 1 9は、 本発明の第 4実施形態による量子半導体装置のエネルギーバン ド構造を示す図である。
図 2 0は、 本発明の第 4実施形態による量子半導体装置の製造方法を示す 工程断面図である。
図 2 1は、 本発明の第 4実施形態の変形例による量子半導体装置の構造を 示す断面図である。
図 2 2は、 本発明の第 4実施形態の変形例による量子半導体装置の製造方 法を示す工程断面図である。
図 2 3は、 本発明の第 5実施形態による量子半導体装置の構造を示す断面 図である。
図 2 4は、 本発明の第 5実施形態による量子半導体装置の製造方法を示す 工程断面図である。
図 2 5は、 本発明の第 5実施形態の変形例 （その 1 ) による量子半導体装 置の構造を示す断面図である。
図 2 6は、 本発明の第 5実施形態の変形例 （その 1 ) による量子半導体装 置の製造方法を示す工程断面図である。
図 2 7は、 本発明の第 5実施形態の変形例 （その 2 ) による量子半導体装 置の構造を示す断面図である。
図 2 8は、 本発明の第 5実施形態の変形例 （その 2 ) による量子半導体装 置の製造方法を示す工程断面図である。 [発明を実施するための最良の形態]
(第 1実施形態）
本発明の 1実施形態による量子ドットの形成方法を図 1乃至図 5を用いて説明 する。
本実施形態による量子ドットの形成方法は、 主として、 半導体基板の表面にド ット状に酸化物を形成する工程と、 酸化物を除去することにより、 酸化物が除去 された箇所に凹部を形成する工程と、 凹部が形成された半導体基板上に半導体層 を成長することにより、 凹部上に半導体層より成る量子ドットを形成する工程と を有している。
(a) 酸化物の形成
まず、 半導体基板の表面にドット状に酸化物を形成する工程について図 1を用 いて説明する。 図 1は、 本実施形態による量子ドットの形成方法を示す工程図 (その 1) である。 なお、 図 1は斜視図である。
図 1に示すように、 不純物が高濃度にドープされた例えば G a A sより半導体 基板 10を用意する。
次に、 A FM酸化法により、 半導体基板 1 0の表面に酸化物 1 2をドット状に 形成する。
AFM酸化法とは、 AFMの探針を試料に近接し、 AFMの探針と試料との間 に電圧を印加することにより、 試料表面に酸化物を形成する方法である。
図 1に示すように、 ] [の探針14を半導体基板 10に近接し、 探針 14に 負のバイアスを印加し、 半導体基板 10に正のバイアスを印加すると、 大気中に 含まれている水が、 探針 14の先端近傍において、 以下のように分解され、 半導 体基板 10の表面で酸化反応が起こる。
H20 → OH- + H +
半導体基板 10として、 例えば G a A s基板を用いた場合には、 半導体基板 1 0の表面で、 以下のような酸化反応が起こる。
2 G a A s + 60H— → G a 203 + A s。03 + 3 H2 + 6 e— なお、 ここでは、 半導体基板 1 0として G a A s基板を用いた場合の酸化反応 を例に説明したが、 半導体基板 1 0は G a A s基板に限定されるものではなく、 他の材料より成る半導体基板を用いた場合であっても、 同様に半導体基板の表面 に酸化物を形成することが可能である。
半導体基板 1 0の表面に酸化物 1 2を形成する際には、 A F Mの探針 1 4を静 止させておく。 A F Mの探針 1 4を静止させた状態で酸化反応を起こさせれば、 形成される酸化物 1 2の平面形状をほぼ円形とすることができるためである。
A F M酸化を行う際の雰囲気は、 例えば大気とする。
A F M酸化を行う際の雰囲気の湿度は、 例えば 4 0〜6 0 %とする。 なお、 A F M酸化を行う際における雰囲気の湿度は、 4ひ〜 6 0 %に限定されるものでは なく、 酸化反応を起こさせることができる範囲で適宜設定すればよい。
A F Mの動作モードは、 例えばコンタク トモ一ドとする。 コンタクトモードと は、 探針を試料表面に接触させたまま走査する動作モードのことである。
A F M酸化を行う際に探針 1 4と半導体基板 1 0との間に印加する電圧は、 例 えば 3〜7 Vとする。
酸化反応を起こさせる時間は、 例えば 1〜2 0秒とする。
一般に、 探針 1 4と半導体基板 1 0との間に印加する電圧を大きくするほど、 形成される酸化物 1 2の大きさは大きくなる傾向にある。 また、 酸化反応を起こ させる時間を長いほど、 形成される酸化物 1 2の大きさは大きくなる傾向にある c 伹し、 探針 1 4と半導体基板 1 0との間に印加する電圧があまりに大きすぎると- 形成される酸化物 1 2の大きさが不均一になってしまう。 一方、 探針 1 4と半導 体基板 1 0との間に印加する電圧が小さすぎると酸化反応が生じない。 このため- 所望の大きさの酸化物 1 2を形成し得るように、 印加電圧及び酸化時間を適宜設 定する。
例えば、 印加電圧を例えば 5 Vと設定し、 酸化時間を例えば 4秒と設定すれば. 例えば直径 5 0 11 111の酸化物1 2を形成することができる。
また、 印加電圧を例えば 3 Vと低く設定し、 酸化時間を例えば 4秒と設定すれ ば、 例えば直径 2 0 n mの極めて小さい酸化物 1 2を形成することが可能である t また、 探針の材料としてカーボンナノチューブを用いれば、 例えば直径 1 0 n m程度の極めて小さい酸化物 1 2を形成することも可能である。 カー： ユーブを用いれば、 先端が極めて微細な探針 1 4を構成することが可能なためで め 。
なお、 カーボンナノチューブとは、 自己組織的に形成されたナノ構造体であつ て、 炭素元素から構成される円筒状の構造体のことである。
こうして形成される酸化物 1 2のほぼ下半分は、 半導体基板 1 0中に埋め込ま れた状態となり、 酸化物 1 2のほぼ上半分は、 半導体基板 1 0から露出した状態 となる。
なお、 上記では、 A F Mの動作モードをコンタク トモードとする場合を例に説 明したが、 A F Mの動作モードはコンタク トモードに限定されるものではなく、 A F M酸化を行うことができる動作モードであれば、 他のあらゆる動作モードに 適宜設定することができる。 例えば、 動作モードをタッピングモードとしてもよ い。 タッビングモードとは、 探針を支持するカンチレバーを共振周波数近傍で振 動させ、 試料表面を断続的に触れながら走査する動作モードのことである。 タツ ビングモードの場合には、 コンタクトモードの場合より印加電圧を高めに設定す ることが望ましい。
また、 上記では、 A F Mの探針 1 4を静止させた状態で酸化反応を起こさせる 場合を例に説明したが、 A F Mの仕様上、 探針 1 4を静止させておくことが困難 な場合には、 走査速度をできるだけ遅く設定すればよい。 但し、 探針 1 4が移動 している状態で酸化反応を起こさせると、 酸化物 1 2の平面形状が長細くなつて しまうため、 酸化反応を起こさせる際の探針 1 4の移動距離は例えば 5 n m以下 に抑えることが望ましい。
図 2は、 半導体基板の表面にドット状に酸化物が形成された状態を示す A F M 像である。
半導体基板 1 0として、 表面に 2 X 1 0 1 8 c m一2の濃度で S iがドープされ た n +型の （0 0 1 ) の G a A s基板を用いた。 また、 探針 1 4と半導体基板 1 0との間に印加する電圧は 4 Vとした。 また、 一箇所当たりの酸化時間は 8秒と した。
図 2から分かるように、 酸化物 1 2は、 所望の位置にほぼ均等な間隔でドット 状に形成されている。
また、 酸化物 1 2の平面形状は、 いずれもほぼ円形となっている。
また、 酸化物 1 2の直径は、 ほぼ均一となっており、 具体的には 3 5〜4 5 n m程度となっている。
また、 酸化物 1 2の高さも、 ほぼ均一となっており、 具体的には 0 . 6〜0 . 8 n m程度となっている。
このように、 本実施形態では、 A F M酸化法により半導体基板 1 0の表面に酸 化物 1 2を形成するため、 所望の位置に所望の大きさで酸化物 1 2をドット状に 形成することができる。
( b ) 酸化物の除去
次に、 酸化物を除去することにより、 酸化物が除去された箇所に凹部を形成す る工程について、 図 3を用いて説明する。 図 3は、 本実施形態による量子ドット の形成方法を示す工程図 （その 2 ) である。 なお、 図 3は断面図である。
図 3 Aに示すように、 半導体基板 1 0の表面に形成された酸化物 1 2を、 例え ば化学的エッチングにより除去する。
エッチング液としては、 半導体基板 1 0をエッチングすることなく、 酸化物 1 2を選択的にエッチング除去し得るエッチング液を適宜用いる。 A F M酸化によ り形成される酸化物 1 2は、 通常の半導体装置の製造プロセスにおいてゥエツト 酸化により形成される酸化物 1 2とほぼ同様である。 従って、 通常の半導体装置 の製造プロセスにおいて用いられるエッチング液と同様のエッチング液を適宜用 いれば、 半導体基板 1 0をエッチングすることなく、 酸化物 1 2を選択的にエツ チング除去することが可能である。
半導体基板 1 0として G a A s基板を用いる場合には、 エッチング液として、 例えば希釈された H C 1を用いる。
なお、 ここでは、 エッチング液として希釈された H C 1を用いる場合を例に説 明するが、 エッチング液は希釈された H C 1に限定されるものではなく、 半導体 基板 1 0をエッチングすることなく酸化物 1 2を選択的にェツチング除去し得る エッチング液を適宜用いることができる。 例えば、 希釈されたフッ酸や希釈され たアンモニア （N H 4 O H) 等を適宜用いることができる。 エッチング時間は、 半導体基板 1 0の表面に悪影響を及ぼすことなく、 酸化物 1 2を選択的にエッチング除去できるように、 適宜設定すればよい。
例えば、 半導体基板 1 0として G a A s基板を用い、 H C 1 ： H 2 0 = 1 ： 2 0〜1 ： 1 0 0のエッチング液を用いて酸化物を選択的にエッチング除去する場 合には、 エッチング時間は、 例えば 3 0秒から数分程度とすればよい。
なお、 エッチング液の濃度があまり高くない場合には、 エッチング時間をあま り厳密に設定しなくても、 特段の問題はない。
酸化物 1 2をエッチング除去する際の温度は、 例えば室温とする。
こうして半導体基板 1 0の表面から酸化物 1 2が除去されると、 酸化物 1 2が 除去された箇所には、 凹部 1 6が形成される。 凹部 1 6の形状は、 半導体基板 1 0に埋め込まれていた酸化物 1 2の形状とほぼ等しくなる。
従来は、 例えば直径 4 0 n m以下の凹部を形成するのは困難であつたが、 本実 施形態では、 上述したように酸化物 1 2の直径を例えば 4 0 n m以下とすること が可能であるため、 例えば直径 4 0 n m以下の凹部 1 6を形成することが可能で める。
また、 上述したように、 探針 1 4と半導体基板 1 0との間に印加する電圧を小 さく設定し、 酸化時間を短く設定すれば、 例えば直径 2 0 n m以下の酸化物 1 2 を形成することができるため、 例えば直径 2 0 n m以下の [II部 1 6を形成するこ とも可能である。
また、 上述したように、 カーボンナノチューブを用いて探針 1 4を構成すれば、 例えば直径 1 0 n m程度の酸化物 1 2を形成することも可能であるため、 例えば 直径 1 0 n m程度の極めて微小な凹部 1 6を形成することも可能である。
図 4は、 酸化物が除去された状態を示す A F M像である。
エッチング液としては、 H C 1 ： H 2 0 = 1 ： 5 0のエッチング液を用いた。 また、 エッチング条件は、 室温、 1分間とした。
図 4から分かるように、 酸化物 1 2がエッチング除去された箇所に、 凹部 1 6 が形成されている。
回部 1 6の直径は、 ほぼ均一となっており、 具体的には 3 5〜4 5 n m程度と なっている。 凹部 1 6の深さは、 0 . 8 n m以下となっている。
また、 半導体基板 1 0の表面の粗さは、 0 . 3 n m以下となっている。 このこ とは、 エッチングされるべきでない半導体基板 1 0の表面については、 エツチン グされていないことを示している。
このように、 半導体基板 1 0に形成された酸化物 1 2は化学的エッチングによ り選択的に除去することが可能である。
酸化物 1 2を除去した後には、 半導体基板 1 0の表面に付着しているエツチン グ液を、 脱イオン水を用いて洗い流す。
この後、 例えば、 半導体基板 1 0の表面に窒素ガスを吹きかけることにより、 半導体基板 1 0の表面を乾燥させる。
なお、 上記では、 半導体基板 1 0に形成された酸化物 1 2を化学的エッチング により除去する場合を例に説明したが、 酸化物 1 2は化学液エッチングのみなら ず、 他の方法により除去してもよい。
例えば、 以下に示すように、 超音波を印加することによつても、 酸化物 1 2を 選択的に除去することが可能である。
なお、 ここでは、 超音波を印加する手段として超音波洗浄装置を用いる場合を 例に説明するが、 超音波を印加する手段は超音波洗浄装置に限定されるものでは なく、 半導体基板に超音波を印加し得る手段であればあらゆる手段を広く用いる ことができる。
まず、 脱イオン水の入った超音波洗浄装置 （図示せず） の洗浄槽 （図示せず） に、 酸化物 1 2が形成された半導体基板 1 0を浸漬する。
次に、 洗浄槽に超音波を印加する。 印加する超音波のパワーは、 例えば 1 0 0 Wとする。 また、 超音波の印加時間は、 例えば数分〜 2時間程度とする。 これに より、 半導体基板 1 0に形成された酸化物 1 2が除去される。
超音波を印加することにより半導体基板 1 0の表面から酸化物 1 2を選択的に 除去し得るのは、 以下のようなメカニズムによるものと考えられる。
即ち、 酸化物 1 2と半導体基板 1 0との界面においては原子結合が弱くなつて いるため、 超音波を印加すると酸化物 1 2が半導体基板 1 0の表面から分離され る。 一方、 印加される超音波のパワーは、 半導体基板 1 0自体の原子結合を破壊 するほど強くはない。 従って、 超音波を印加することにより、 半導体基板 1 0の 表面から酸化物 1 ≥を選択的に除去することができる。
このように、 超音波を印加することによつても半導体基板 1 0から酸化物 1 2 を選択的に除去することが可能である。
酸化物 1 2を除去した後には、 半導体基板 1 0に例えば窒素ガスを吹きかける ことにより、 半導体基板 1 0の表面を乾燥させる。
( c ) 量子ドットの形成
次に、 凹部が形成された半導体基板上に半導体層を成長することにより、 凹部 上に半導体層より成る量子ドットを形成する工程について、 図 3を用いて説明す る。
まず、 成長装置の真空チャンバ内に半導体基板 1 0を導入し、 例えば約 2 5 0 °C、 1時間のプリべークを行う。
次に、 成長装置の成長室内に半導体基板 1 0を導入し、 例えば M B E法又は M O C V D法により、 半導体層 1 8をへテロ成長する。 半導体層 1 8の材料として は、 例えば半導体基板 1 0の材料よりバンドギヤップが狭く、 半導体基板 1 0よ り格子定数の大きい材料を用いる。
例えば、 半導体基板 1 0の材料として G a A sを用いる場合には、 半導体層 1 8の材料として例えば I n G a A sを用いることができる。
凹部 1 6が形成された半導体基板 1 0上に半導体層 1 8を気相成長すると、 凹 部 1 6における半導体層 1 8の成長速度は、 半導体基板 1 0の凹部 1 6を除く平 坦な領域における半導体層 1 8の成長速度より速い傾向がある。 このため、 図 3 B〜図 3 Eに示すように、 凹部 1 6上に半導体層 1 8より成る量子ドット 2 0が 大きく成長する。
図 3 Eに示すように、 量子ドット 2 0の上部は、 半導体基板 1 0の凹部 1 6を 除く平坦な領域に形成された半導体層 1 8の上面より上方に突出する。
なお、 量子ドット 2 0の成長レートは、 凹部 1 6の大きさに依存する傾向があ る。 このため、 回部 1 6の直径が大きいほど、 直径が大きく高さの高い量子ドッ ト 2 0が形成される傾向がある。 従って、 凹部 1 6の直径を適宜設定することに より、 大きさの異なる量子ドット 2 0を適宜設定することが可能である。 また、 量子ドット 2 0の直径は、 凹部 1 6の直径とほぼ同様になる傾向がある c このため、 量子ドット 2 0の成長時間を適宜設定することにより、 直径が均一で, 高さが異なる量子ドット 2 0を適宜設定することが可能である。
図 5は、 量子ドットが形成された状態を示す A F M像である。
半導体層 1 8の材料としては、 I n 0 . 4 G a 6 A sを用いた。 半導体層 1 8 の成長は、 4 . 4原子層を成長する条件で行った。 成長室内の温度は 4 8 0 °Cと した。
図 5から分かるように、 半導体基板 1 0に形成された凹部 1 6上に、 ほぼ均一 な大きさで量子ドット 2 0が形成されている。
このように、 本実施形態によれば、 凹部 1 6が形成された箇所に、 ほぼ均一な 大きさで量子ドット 2 0を形成することが可能である。
なお、 酸化物 1 2を除去する工程の後、 量子ドット 2 0を形成する工程の前に、 半導体基板 1 0の表面粗さを滑らかにするための平滑層 （図示せず） を形成して もよい。 表面の粗い半導体基板 1 0上に半導体層 1 8を直接成長した場合には、 凹部 1 6以外の領域の半導体基板 1 0上に量子ドット 2 0が形成されてしまう虞 があるが、 半導体基板 1 0上に平滑層を形成すれば、 半導体基板 1 0の表面が平 滑化されるため、 凹部 1 6以外の領域の半導体基板 1 0上に量子ドットが形成さ れてしまうのを防止することができる。 平滑層の厚さは、 凹部 1 6の深さがあま り浅くならないように適宜設定すればよく、 例えば 1 n m以下とすればよい。
このように本実施形態によれば、 A F M酸化法により半導体基板の表面にドッ ト状の酸化物を形成し、 酸化物を除去することにより半導体基板に HQ部を形成す るため、 所望の位置に所望の大きさで凹部を精密に形成することができる。 そし て、 このような凹部上に量子ドットを成長するため、 所望の位置に所望の大きさ で良質な量子ドットを形成することができる。
本実施形態によれば、 所望の位置に所望の大きさの量子ドットを形成すること ができるため、 量子情報や量子計算の分野等で用いることが可能な量子ドットを 形成することができる。 本実施形態によれば、 例えば、 Phys. Rev. A 62, 06231 6, (2000)において提案されている量子コンピュータに用いることができる量子 ドットを形成することも可能である。 (変形例）
次に、 本実施形態の変形例による量子ドットの形成方法を図 6及び図 7を用い て説明する。 図 6及び図 7は、 本変形例による量子ドットの形成方法を示す工程 図である。 図 6は斜視図であり、 図 7は断面図である。
本変形例による量子ドットの形成方法は、 半導体基板 1 0上に表面の滑らかな 半導体層 2 2を形成することに主な特徴がある。
まず、 図 6に示すように、 半導体基板 1 0上の全面に、 例えば M B E法により 厚さ 3 0 O n mの G a A sより成る半導体層 2 2を形成する。 半導体層 2 2の表 面粗さは、 できるだけ滑らかであること.が望ましく、 例えば 0 . 5 n m以下とす ることが望ましい。
次に、 A F M酸化により、 半導体層 2 2の表面に酸化物 1 2をドット状に形成 する。 酸化物 1 2の形成条件は、 例えば上記と同様とすればよい。 本変形例によ れば、 半導体基板 1 0上に表面の滑らかな半導体層 2 2を形成し、 この半導体層 2 2に酸化物 1 2を形成するため、 半導体基板 1 0自体の表面が粗い場合であつ ても、 所望の位置に所望の大きさの酸化物 1 2を形成することが可能となる。 次に、 図 7 Aに示すように、 酸化物 1 2を除去する。 酸化物 1 2は、 上記と同 様にして除去することが可能である。 こうして、 酸化物 1 2が除去された箇所の 半導体層 2 2に凹部 1 6 aが形成される。
次に、 図 7 B乃至図 7 Eに示すように、 半導体層 1 8をへテロ成長する。 半導 体層 1 8は、 例えば上記と同様にして形成することが可能である。 こうして、 凹 部 1 6 a上に、 半導体層 1 8より成る量子ドット 2 0が形成される。 本変形例に よれば、 表面が滑らかな半導体層 2 2上に半導体層 1 8をへテロ成長するため、 半導体基板 1 0自体の表面が粗い場合であっても、 凹部 1 6 a以外の箇所に量子 ドットが形成されてしまうのを防止することができる。
このように、 本変形例によれば、 半導体基板 1 0上に表面が滑らかな半導体層 2 2を形成するため、 半導体基板 1 0自体の表面が粗い場合であっても、 半導体 基板 1 0の表面の粗さの影響を受けることなく、 所望の位置に所望の大きさで量 子ドット 2 0を形成することができる。
(第 2実施形態） 本発明の第 2実施形態による量子半導体装置及びその製造方法について図 8乃 至図 1 0を用いて説明する。 図 8は本実施形態による量子半導体装置の構造を示 す断面図、 図 9は本実施形態による量子半導体装置のエネルギーバンド構造を示 す図、 図 1 0は本実施形態による量子半導体装置の製造方法を示す工程断面図で ある。
まず、 本実施形態による量子半導体装置の構造について図 8を用いて説明する ( 半導体基板 1 1 0上には、 自己形成された量子ドット 1 1 2を含む半導体より なる量子ドット層 1 1 4が形成されている。 量子ドット層 1 1 4は、 半導体基板 1 1 0上に S— Kモードによって自己形成された三次元成長島よりなる量子ドッ ト 1 1 2と、 量子ドット 1 1 2の間の半導体基板 1 1 0上に形成された濡れ層 1 1 6とから構成されている。
量子ドット層 1 1 4上には、 キャップ層すなわち半導体層 1 1 8が形成されて いる。 量子ドット 1 1 2上の半導体層 1 1 8には、 量子ドット 1 1 2の材料と半 導体層 1 1 8の材料との格子不整合により歪が生じている。 図 8では、 半導体層 1 1 8の歪が生じている領域を点線で示している。
半導体層 1 1 8表面の歪が生じている位置には、 金属よりなる粒状の電極 1 2 2が形成されている。
本実施形態による量子半導体装置は、 半導体層 1 1 8表面の歪が生じている位 置に電極 1 2 2が自己整合的に形成されていること、 すなわち、 それぞれの量子 ドット 1 1 2上に、 金属よりなる粒状の電極 1 2 2が正確に形成されていること に主たる特徴がある。
このように、 量子ドット 1 1 2上の半導体層 1 1 8に生じた歪により、 それぞ れの量子ドット 1 1 2上に電極 1 2 2が正確に形成されているので、 かかる電極 1 2 2を介して、 自己形成された量子ドット 1 1 2に対して正確に電気的にァク セスすることが可能となる。 また、 自己形成された量子ドット 1 1 2に対してそ れぞれ独立して電気的にアクセスすることが可能となる。
なお、 本実施形態による量子半導体装置のエネルギーバンド構造は、 図 9に示 すようになる。
次に、 本実施形態による量子半導体装置の製造方法について図 1 0を用いて説 明する。
まず、 半導体基板 1 1 0上に、 例えば M B E (Molecular Beam Epitaxy, 分子 線エピタキシー） 法により、 量子ドット層 1 1 4を形成する。 量子ドット層 1 1 4には、 S— Kモードにより、 量子ドット 1 1 2が自己形成される （図 1 0 Aを 参照） 。 量子ドット層 1 1 4の材料としては、 半導体基板 1 1 0の材料と格子定 数が異なり格子不整合が大きい材料を用いる。 例えば、 半導体基板 1 1 0として G a A s基板を用いる場合、 量子ドット層 1 1 4の材料としては、 例えば I n A sを用いることができる。
次いで、 量子ドット層 1 1 4上に、 例えば M B E法により、 半導体層 1 1 8を 形成する （図 1 0 Bを参照） 。 半導体層 1 1 8の材料としては、 例えば、 量子ド ット層 1 1 4の材料と格子定数が異なり、 格子不整合が大きい材料を用いる。 量 子ドット層 1 1 4の材料として I n A sを用いる場合には、 例えば、 半導体層 1 1 8の材料として G a A sを用いることができる。
量子ドット 1 1 2上の半導体層 1 1 8には、 量子ドット 1 1 2との格子不整合 により歪が生じる。
なお、 半導体層 1 1 8は、 その表面にまで十分に歪が生じるように、 比較的薄 めに形成することが望ましい。 例えば、 量子ドット 1 1 2の上端が半導体層 1 1 8により埋められた段階で、 M B E法による半導体層 1 1 8の成長を停止する。 半導体層 1 1 8の厚さは、 例えば 1 0 n m以下、 より望ましくは 5 n m以下とす る。 なお、 半導体層 1 1 8を薄めに形成すべき理由については詳述する。
次いで、 液滴エピタキシー法により、 金属液滴を半導体層 1 1 8表面に堆積す ることにより、 金属よりなる粒状の電極 1 2 2を形成する。 ここで、 液滴ェピタ キシ一法とは、 蒸発した金属の原子や分子を、 例えば絶縁体や半導体等の金属よ り低い表面エネルギーを有する材料の表面に堆積することにより、 微細な粒状体 を成長する技術のことである。 この方法では、 系のエネルギーを最小にしょうと する作用が起こるために、 金属が絶縁体や半導体等の表面積を最小にするように 微細な球状に成長する。 電極 1 2 2の材料としては、 G a、 Ι η、 Α 1、 若しく は A u、 又はこれらの合金を用いることができる。
また、 電極 1 2 2は、 半導体層 1 1 8を形成するために用いた成膜装置のェピ タキシャル成長チャンバ内において、 半導体層 1 1 8の形成後に連続した工程で 形成することができる。
半導体層 1 1 8と電極 1 2 2とを連続した工程で形成する場合には、 ェピタキ シャル成長チャンバ内での M B E法による半導体層 1 1 8の形成後、 半導体層 1 1 8の材料となる半導体の堆積を停止する。
例えば、 半導体層 1 1 8を形成するために、 ΙΠ— V族半導体を堆積した場合、 ェピタキシャル成長チャンバ内への V族元素の供給を停止する。
V族元素の供給の停止により、 III族元素の金属ビームのみが半導体層 1 1 8 の表面に照射され、 III族元素の金属液滴が半導体層 1 1 8表面に堆積される。 液滴エピタキシー法により半導体層 1 1 8表面に堆積された金属液滴は、 半導 体層 1 1 8表面に生じている歪の位置へと移動する。
続いて、 金属液滴の堆積終了後の冷却により、 金属液滴は固化し、 金属の粒子 が形成される。 こうして、 半導体層 1 1 8表面の歪が生じている位置、 すなわち 半導体層 1 1 8に埋め込まれた量子ドット 1 1 2のそれぞれの上の半導体層 1 1 8表面に、 金属よりなる粒状の電極 1 2 2が正確に形成される。 すなわち、 量子 ドット 1 1 2の存在により半導体層 1 1 8に生じる歪の位置上に自己整合的に電 極 1 2 2が形成される。
液滴エピタキシー法により電極 1 2 2を形成する場合の条件は、 例えば以下の ようにすればよい。 以下の条件は、 半導体基板 1 1 0として、 G a A s基板を用 いる場合のものである。
ェピタキシャル成長チャンバ内の A s分圧は、 例えば 1 0 _ 7 T o r r程度の無 視できる大きさにする。 金属液滴として I n又は G aを堆積する場合には、 基板 温度は例えば 1 0 0〜2 0 0 °Cとする。 また、 金属液滴として A 1を堆積する場 合には、 基板温度は例えば 3 0 0〜4 0 0 °Cとする。 堆積速度は例えば 0 . 5〜 3原子層 （monolayers) Z秒とし、 総堆積量は例えば 1〜 4原子層とする。
電極 1 2 2は、 堆積量等の金属液滴を堆積する際の条件を適宜設定することに より、 量子ドット 1 1 2の大きさ等に応じて、 所望の大きさに設定することがで さる。
ここで、 上述のようにして液滴エピタキシー法により形成された金属よりなる 粒状の電極 1 2 2が、 半導体層 1 1 8表面における量子ドット 1 1 2上の位置に 正確に形成されるメカニズムについて説明する。
一般的に、 上述の液滴エピタキシー法において、 表面に堆積される金属液滴の 位置は、 金属液滴が堆積される表面の液滴エピタキシー過程の間の表面自由エネ ルギ一分布に依存することが知られている。
例えば、 表面が均一に処理されている場合には、 金属液滴はランダムに配置し た状態で表面に堆積される。
これに対し、 表面状態が局所的に改質されている場合には、 金属液滴は、 表面 状態が意図的に改質された領域に堆積される。 表面状態が局所的に改質されてい る場合には、 例えば、 表面が局所的に不動態化されていたり、 局所的に不純物が 堆積されていたり、 パターユングされていたり、 局所的に電界が印加されている といった場合がある （例えば、 米国特許第 6， 3 8 3 , 2 8 6号明細書、 米国特 許第 6， 2 4 2 , 3 2 6号明細書、 米国特許第 6， 0 3 3 , 9 7 2号明細書、 特 開平 4— 2 4 5 6 2 0号公報、 特開 2 0 0 0— 3 1 5 6 5 4号公報等を参照） 。 本実施形態による量子半導体装置の製造方法では、 量子ドット層 1 1 4上に、 半導体層 1 1 8が薄く形成されている。 このため、 それぞれの量子ドット 1 1 2 上において半導体層 1 1 8に歪が生じている。
半導体層 1 1 8表面の歪が生じている部分は、 歪が生じていない部分に比して. 表面エネルギーが高くなつている。 このため、 液滴エピタキシー法による金属液 滴は、 歪が生じている半導体層 1 1 8表面の量子ドット 1 1 2上の位置に選択的 に堆積される。
なお、 前述したように半導体層 1 1 8をできるだけ薄めに形成するのが望まし いのは、 次の理由による。 すなわち、 半導体層 1 1 8を量子ドット 1 1 2の高さ と比して厚く形成したのでは、 半導体層 1 1 8表面にまで十分な歪が生じない。 このため、 半導体層 1 1 8表面の量子ドット 1 1 2上の部分の表面エネルギーが 他の部分と大きく変化せず、 金属液滴の選択的形成が困難となるためである。
以上のようにして、 液滴エピタキシー法により、 金属よりなる粒状の電極 1 2 2が、 自己形成した量子ドット 1 1 2のそれぞれの上の半導体層 1 1 8表面の位 置に正確に形成される。 こうして、 本実施形態による量子半導体装置が製造される。
このように、 本実施形態によれば、 量子ドット 1 1 2上の半導体層 1 1 8中に 生じた歪により、 液滴エピタキシー法により形成する金属よりなる粒状の電極 1 2 2を、 それぞれの量子ドット 1 1 2上の位置に正確を形成することができる。 これにより、 量子ドット 1 1 2に対して正確に電気的にアクセスすることが可能 となる。 また、 量子ドット 1 1 2に対してそれぞれ独立して電気的にアクセスす ることが可能となる。
(変形例）
次に、 本実施形態の変形例による量子半導体装置及びその製造方法について図 1 1乃至図 1 3を用いて説明する。 図 1 1は本変形例による量子半導体装置の構 造を示す断面図、 図 1 2は本変形例による量子半導体装置の製造方法を示す工程 断面図、 図 1 3は配線を電極パッドに接続した場合を示す上面図である。
まず、 本変形例による量子半導体装置の構造について図 1 1を用いて説明する, 本変形例による量子半導体装置は、 電極 1 2 2とともに、 電極 1 2 2に電気的 に接続された配線 1 2 6が形成されていることに主たる特徴がある。
図 1 1に示すように、 半導体層 1 1 8表面には、 溝 1 2 4が形成されている。 溝 1 2 4の一端は、 半導体層 1 1 8表面の量子ドット 1 1 2上の位置に正確に形 成された電極 1 2 2近傍に位置している。
溝 1 2 4内には、 電極 1 2 2に電気的に接続された配線 1 2 6が形成されてい る。
このように、 本変形例による量子半導体装置は、 電極 1 2 2に電気的に接続さ れた配線 1 2 6を有しているので、 量子ドット 1 1 2に対して電圧の印加等を行 う周辺回路と電極 1 2 2とを配線 1 2 6を介して電気的に接続することができる t これにより、 量子ドット 1 1 2への電気的なアクセスがさらに容易になる。
次に、 本変形例による量子半導体装置の製造方法について図 1 2及び図 1 3を 用いて説明する。
図 1 O A及ぴ図 1 0 Bに示す場合と同様にして、 半導体基板 1 1 0上に、 量子 ドット層 1 1 4と、 半導体層 1 1 8とを順次形成する。
次いで、 半導体層 1 1 8上に、 例えば M B E法により、 半導体ドット層 1 3 8 を形成する。 半導体ドット層 1 3 8をェピタキシャル成長することにより、 S— Kモードにより、 三次元成長島よりなる半導体ドット 1 3 6が自己形成される (図 1 2 Aを参照） 。 ここで形成された半導体ドット層 1 3 8は、 半導体層 1 1 8上に自己形成された半導体ドット 1 3 6と、 半導体ドット 1 3 6間の半導体層 1 1 8上に形成された濡れ層 1 4 0とから構成されるものである。 半導体ドット 1 3 6は、 量子ドットであってもよいし、 アンチドットであってもよい。 半導体 ドット層 1 3 8の材料としては、 半導体層 1 1 8の材料と格子定数が異なり格子 不整合が大きい材料を用いる。 例えば量子ドット層 1 1 4の材料として I n G a A s、 半導体層 1 1 8の材料として G a A sを用いた場合には、 半導体ドット層 1 3 8の材料として、 A 1 I n A sを用いることができる。
上述のようにして、 量子ドット層 1 1 4上に半導体層 1 1 8を介して S— Kモ ードにより積層形成された半導体ドット層 1 3 8の半導体ドット 1 3 6は、 量子 ドット層 1 1 4の量子ドット 1 1 2上に形成される。 すなわち、 第 1層目の量子 ドット層 1 1 4の量子ドット 1 1 2の位置と、 第 2層目の半導体ドット層 1 3 8 の半導体ドット 1 3 6の位置とは、 それぞれ互いに垂直方向に揃った状態となつ ている。 このように、 量子ドット 1 1 2と半導体ドット 1 3 6とが互いに重なり 合うように形成されるのは、 量子ドットが形成された量子ドット層上に半導体ド ット層を形成すると、 半導体ドット層において量子ドットに重なり合うように量 子ドット或いはアンチドットである半導体ドットが形成される傾向があるためで あ 。
次いで、 A F M酸化法を用いて、 半導体ドット層 1 3 8の濡れ層 1 4 0及ぴ半 導体層 1 1 8の表層を酸化することにより、 ライン状の酸化物 1 2 8を形成する, ここで、 ライン状の酸化物 1 2 8の一端が、 量子ドット 1 1 2上に形成されてい る半導体ドット 1 3 6の近傍の位置にくるように、 ライン状の酸化物 1 2 8を形 成する。
A F M酸化法とは、 A F Mの探針を試料に近接し、 A F Mの探針と試料との間 に電圧を印加することにより、 試料表面に酸化物を形成する方法である。
本変形例では、 例えば、 湿度 4 0〜6 0 %の大気中において、 A F Mの探針 1 3 0を半導体ドット層 1 3 8の濡れ層 1 4 0に近接し、 探針 1 3 0に負のバイァ スを印加し、 半導体基板 1 1 0に正のバイアスを印加する。 このようにバイアス を印加しつつ濡れ層 1 4 0に近接した状態で探針 1 3◦を走査する。 探針 1 3 0 は、 ライン状の酸化物 1 2 8を形成すべき濡れ層 1 4 0表面の線上を走査する。 これにより、 探針 1 3 0が走査された半導体ドット層 1 3 8の濡れ層 1 4 0及び 半導体層 1 1 8の表層が酸化され、 ライン状の酸化物 1 2 8が形成される （図 1 2 Bを参照） 。
次いで、 ェツチングにより、 半導体ドット層 1 3 8の半導体ドット 1 3 6及ぴ 濡れ層 1 4 0と、 ライン状の酸化物 1 2 8を除去する。 こうして、 半導体ドット 1 3 6及ぴ濡れ層 1 4 0と、 ライン状の酸化物 1 2 8とが除去された半導体層 1 1 8表面に、 溝 1 2 4が形成される （図 1 2 Cを参照） 。 例えば I n A sよりな る半導体ドット層 1 3 8の場合、 エッチング液として H C 1を用いることにより 半導体ドット 1 3 6及び濡れ層 1 4 0と、 ライン状の酸化物 1 2 8とを同時に除 去することができる。
次いで、 上記と同様に、 液滴エピタキシー法により、 半導体層 1 1 8表面に、 金属液滴を堆積する。 このとき、 金属液滴は、 半導体層 1 1 8表面の歪が生じて いる位置に形成されるとともに、 溝 1 2 4内に形成される。
続いて、 堆積終了後の冷却により、 金属液滴が固化し、 金属粒子が形成される, こうして、 金属よりなる粒状の電極 1 2 2とともに、 溝 1 2 4内に金属粒子が連 続的に接続されてなる配線 1 2 6が形成される （図 1 2 Dを参照） 。
こうして、 本変形例による量子半導体装置が製造される。
なお、 この後、 図 1 3に示すように、 配線 1 2 6に電気的に接続される電極パ ッド 1 3 2を形成してもよい。
(第 3実施形態）
本発明の第 3実施形態による量子半導体装置及びその製造方法について図 1 4 及び図 1 5を用いて説明する。 図 1 4は本実施形態による量子半導体装置の構造 を示す断面図、 図 1 5は本実施形態による量子半導体装置の製造方法を示す工程 断面図である。 なお、 第 2実施形態による量子半導体装置及びその製造方法と同 様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
まず、 本実施形態による量子半導体装置の構造について図 1 4を用いて説明す る。
半導体基板 1 1 0上には、 自己形成された量子ドット 1 1 2を含む半導体より なる量子ドット層 1 1 4が形成されている。
量子ドット層 1 1 4上には、 半導体層 1 1 8が形成されている。
半導体層 1 1 8表面の量子ドット 1 1 2上の位置には、 凹部 1 3 4が形成され ている。 凹部 1 3 4内には、 金属よりなる粒状の電極 1 2 2が形成されている。 本実施形態による量子半導体装置は、 半導体層 1 1 8表面における量子ドット 1 1 2上の位置に形成された凹部 1 3 4内に電極 1 2 2が形成されていることに 主たる特徴がある。
このように、 半導体層 1 1 8表面の量子ドット 1 1 2上の位置に形成された凹 部 1 3 4により、 それぞれの量子ドット 1 1 2上に電極 1 2 2が正確に形成され ているので、 かかる電極 1 2 2を介して、 自己形成された量子ドット 1 1 2に対 して正確に電気的にアクセスすることが可能となる。 また、 自己形成された量子 ドット 1 1 2に対してそれぞれ独立して電気的にアクセスすることが可能となる, なお、 本実施形態による量子半導体装置のエネルギーバンド構造は、 図 9に示 す第 2実施形態による量子半導体装置のものとほぼ同様になる。
次に、 本実施形態による量子半導体装置の製造方法について図 1 5を用いて説 明する。
まず、 第 2実施形態による場合と同様にして、 半導体基板 1 1 0上に、 量子ド ット 1 1 2を含む量子ドット層 1 1 4と、 半導体層 1 1 8とを順次形成する （図 1 5 A及び図 1 5 Bを参照） 。
次いで、 半導体層 1 1 8上に、 例えば M B E法により、 半導体ドット層 1 3 8 を形成する。 半導体ドット層 1 3 8をェピタキシャル成長することにより、 S— Kモードにより、 三次元成長島よりなる半導体ドット 1 3 6が自己形成される (図 1 5 Cを参照） 。 ここで形成された半導体ドット層 1 3 8は、 半導体層 1 1 8上に自己形成された半導体ドット 1 3 6と、 半導体ドット 1 3 6間の半導体層 1 1 8上に形成された濡れ層 1 4 0とから構成されるものである。 半導体ドット 1 3 6は、 量子ドットであってもよいし、 アンチドットであってもよい。 半導体 ドット層 1 3 8の材料としては、 半導体層 1 1 8の材料と格子定数が異なり格子 不整合が大きい材料を用いる。 例えば量子ドット層 1 1 4の材料として I n G a A s、 半導体層 1 1 8の材料として G a A sを用いた場合には、 半導体ドット層 1 3 8の材料として、 A 1 I n A sを用いることができる。
上述のようにして、 量子ドット層 1 1 4上に半導体層 1 1 8を介して S—Kモ ードにより積層形成された半導体ドット層 1 3 8の半導体ドット 1 3 6は、 量子 ドット層 1 1 4の量子ドット 1 1 2上に形成される。 すなわち、 第 1層目の量子 ドット層 1 1 4の量子ドット 1 1 2の位置と、 第 2層目の半導体ドット層 1 3 8 の半導体ドット 1 3 6の位置とは、 それぞれ互いに垂直方向に揃った状態となつ ている。 このように、 量子ドット 1 1 2と半導体ドット 1 3 6とが互いに重なり 合うように形成されるのは、 量子ドットが形成された量子ドット層上に半導体ド ット層を形成すると、 半導体ドット層において量子ドットに重なり合うように量 子ドット或いはアンチドットである半導体ドットが形成される傾向があるためで ある。
次いで、 A F M酸化法を用いて、 半導体ドット 1 3 6及ぴ半導体ドット 1 3 6 の直下半導体層 1 1 8を酸化する。 例えば、 湿度 4 0〜6 0 %の大気中において- A F Mの探針 1 3 0を半導体ドット 1 3 6に近接した状態で、 所定の時間、 探針 1 3 0に負のバイアスを印加し、 半導体基板 1 1 0に正のバイアスを印加する (図 1 5 Dを参照） 。 例えば、 半導体ドット 1 3 6の材料が I n G a A sの場合 には、 3〜1 0 V程度の電圧を印加する。 これにより、 半導体ドット 1 3 6と半 導体ドット 1 3 6の直下の半導体層 1 1 8とが酸化されてなるドット状の酸化物 1 4 2が形成される。 こうして、 ドット状の酸化物 1 4 2は、 その一部が半導体 層 1 1 8の表層内に埋め込まれるように形成される。
なお、 半導体ドット 1 3 6は、 上述した酸化を容易に行うことができるように、 小さめに形成しておくことが望ましい。 例えば、 半導体ドット 1 3 6を、 その大 きさが 1 5〜 3 0 程度となるように形成しておぐことが望ましい。
次いで、 エッチングにより ドット状の酸化物 1 4 2を除去する。 エッチング液 としては、 例えば I n G a A sよりなる半導体ドット 1 3 6を酸化したドット状 の酸化物 1 4 2を除去する場合には、 希釈した H C 1や希釈した N H 4 O H等を 用いる。 ここで、 ドット状の酸化物 1 4 2をエッチングにより除去するとともに、 濡れ 層 1 4 0についても、 エッチングにより除去する。 なお、 ドット状の酸化物 1 4 2と濡れ層 1 4 0を除去する順序の先後は問わない。 また、 エッチング液を適宜 選択することにより、 ドット状の酸化物 1 4 2と、 濡れ層 1 4 0とを同時に除去 してもよい。 例えば、 エッチング液として H C 1を用いることにより、 A sを含 有するドット状の酸化物 1 4 2と、 I n A sよりなる濡れ層 1 4 0とを同時に除 去することができる。
こうしてドット状の酸化物 1 4 2を除去することにより、 半導体層 1 1 8表面 の半導体ドット 1 3 6が形成されていた位置、 すなわち半導体層 1 1 8に埋め込 まれた量子ドット 1 1 2のそれぞれの上の位置に、 凹部 1 3 4が形成される （図 1 5 Eを参照） 。
なお、 半導体ドット 1 3 6の高さが十分に低くなく、 1回の A F M酸化法によ り半導体ドット 1 3 6を完全に酸化することが困難な場合等には、 次のようにし て凹部 1 3 4を半導体層 1 1 8表面に形成してもよい。 すなわち、 A F M酸化法 により半導体ドット 1 3 6の上端の一部を酸化する工程と、 半導体ドット 1 3 6 の酸化された部分をェッチングにより除去する工程とを繰り返すことにより、 凹 部 1 3 4を半導体層 1 1 8表面に形成してもよい。
次いで、 第 2実施形態による場合と同様にして、 液滴エピタキシー法により、 凹部 1 .3 4が形成された半導体層 1 1 8表面に金属液滴を堆積する。
このとき、 半導体層 1 1 8表面に堆積された金属液滴は、 半導体層 1 1 8表面 に形成された凹部 1 3 4に移動する。
続いて、 堆積終了後の冷却により、 金属液滴は固化し、 金属粒子が形成される, こうして、 金属よりなる粒状の電極 1 2 2が凹部 1 3 4内に形成される （図 1 5 Fを参照） 。
本実施形態による量子半導体装置の製造方法では、 量子ドット 1 1 2上の半導 体層 1 1 8に歪が十分に生じない場合であっても、 上述のように半導体層 1 1 8 の表面の量子ドット 1 1 2上の位置に凹部 1 3 4を形成するので、 電極 1 2 2を 量子ドット 1 1 2上に正確に形成することができる。 量子ドット 1 1 2上の半導 - 1 8に歪が十分に生じない場合としては、 例えば、 量子ドット 1 1 2と半 - 1 8との格子不整合が小さい場合や、 半導体層 1 1 8の厚さが例えば 1 0 と薄くない場合がある。
なお、 液滴エピタキシー法により堆積した金属液滴の凹部 1 3 4への移動が円 滑に行われるように、 凹部 1 3 4周辺に凸状物が残存しないように、 半導体ドッ ト 1 3 6を完全に酸化してドット状の酸化物 1 4 2を形成しておくことが望まし い。 また、 同様の理由から、 濡れ層 1 4 0のエッチングによる除去の際には、 凹 部 1 3 4周辺等に濡れ層 1 4 0が残存してなる凸状物が形成されないように、 ェ ツチングにより濡れ層 1 4 0を十分に除去しておくことが望ましい。
こうして、 本実施形態による量子半導体装置が形成される。
このように、 本実施形態によれば、 量子ドット 1 1 2上に積層形成された半導 体ドット 1 3 6が酸化されてなるドット状の酸化物 1 4 2をエッチング除去する ことにより、 量子ドット 1 1 2上の半導体層 1 1 8表面に凹部 1 3 4を形成し、 液滴エピタキシー法により金属よりなる粒状の電極 1 2 2を形成するので、 それ ぞれの量子ドット 1 1 2上の位置に正確に電極 1 2 2を形成することができる。 これにより、 量子ドット 1 1 2に対して正確に電気的にアクセスすることが可能 となる。 また、 量子ドット 1 1 2に対してそれぞれ独立して電気的にアクセスす ることが可能となる。
(変形例）
次に、 本実施形態の変形例による量子半導体装置及びその製造方法について図 1 6及び図 1 7を用いて説明する。 図 1 6は本変形例による量子半導体装置の構 造を示す断面図、 図 1 7は本変形例による量子半導体装置の製造方法を示す工程 断面図である。
まず、 本変形例による量子半導体装置の構造について図 1 6を用いて説明する, 本変形例による量子半導体装置は、 第 2実施形態の変形例による量子半導体装 置と同様に、 電極 1 2 2とともに、 電極 1 2 2に電気的に接続された配線 1 2 6 が形成されていることに主たる特徴がある。
図 1 6に示すように、 半導体層 1 1 8表面には、 溝 1 2 4が形成されている。 溝 1 2 4の一端は、 半導体層 1 1 8表面の量子ドット 1 1 2上の位置に正確に形 成された凹部 1 3 4近傍に位置している。 溝 1 2 4内には、 電極 1 2 2に電気的に接続された配線 1 2 6が形成されてい る。
このように、 本変形例による量子半導体装置は、 電極 1 2 2に電気的に接続さ れた配線 1 2 6を有しているので、 量子ドット 1 1 2に対して電圧の印加等を行 う周辺回路と電極 1 2 2とを配線 1 2 6を介して電気的に接続することができる, 次に、 本変形例による量子半導体装置の製造方法について図 1 7を用いて説明 する。
図 1 5 A乃至図 1 5 Eに示す場合と同様にして、 量子ドット 1 1 2上の半導体 層 1 1 8表面に凹部 1 3 4を形成する （図 1 7 Aを参照） 。
次いで、 A F M酸化法により、 半導体層 1 1 8表面に、 ライン状の酸化物 1 2 8を形成する。 ここで、 ライン状の酸化物 1 2 8の一端が、 半導体層 1 1 8表面 の凹部 1 3 4の位置にくるように、 ライン状の酸化物 1 2 8を形成する （図 1 7 Bを参照） 。
次いで、 エッチングにより半導体層 1 1 8表面に形成されたライン状の酸化物 1 2 8を除去する。 こうして、 ライン状の酸化物 1 2 8が除去された半導体層 1 1 8表面に、 溝 1 2 4が形成される （図 1 7 Cを参照） 。
次いで、 上記と同様に、 液滴エピタキシー法により、 半導体層 1 1 8表面に、 金属液滴を堆積する。 このとき、 金属液滴は、 半導体層 1 1 8表面の凹部 1 3 4 内に形成されるとともに、 溝 1 2 4内に形成される。
続いて、 堆積終了後の冷却により、 金属液滴は固化し、 金属粒子が形成される, こうして、 金属よりなる粒状の電極 1 2 2とともに、 溝 1 2 4内に金属粒子が連 続的に接続されてなる配線 1 2 6が形成される （図 1 7 Dを参照） 。
こうして、 本変形例による量子半導体装置が製造される。
なお、 この後、 第 2実施形態の変形例による場合と同様に、 配線 1 2 6に電気 的に接続される電極パッド 1 3 2を形成してもよい。
(第 4実施形態）
本発明の第 4実施形態による量子半導体装置及びその製造方法について図 1 8 乃至図 2 0を用いて説明する。 図 1 8は本実施形態よる量子半導体装置の構造を 示す断面図、 図 1 9は本実施形態による量子半導体装置のバンドエネルギー図、 図 2 0は本実施形態による量子半導体装置の製造方法を示す工程断面図である。 なお、 第 2及び第 3実施形態による量子半導体装置及びその製造方法と同様の構 成要素については同一の符号を付し説明を省略し或いは簡略にする。
まず、 本実施形態による量子半導体装置の構造について図 1 8を用いて説明す る。
半導体基板 1 1 0上には、 自己形成された量子ドット 1 1 2を含む半導体より なる量子ドット層 1 1 4が形成されている。
量子ドット層 1 1 4上には、 中間層すなわち半導体層 1 1 8が形成されている c 半導体層 1 1 8上には、 自己形成された半導体ドット 1 4 4を含む半導体より なる半導体ドット層 1 4 6が形成されている。 半導体ドット層 1 4 6は、 半導体 層 1 1 8上に自己形成された半導体ドット 1 4 4と、 半導体ドット 1 4 4間の半 導体層 1 1 8上に形成された濡れ層 1 4 8とから構成されている。 半導体ドット 層 1 4 6の半導体ドット 1 4 4は、 量子ドット層 1 1 4の量子ドット 1 1 2上の 位置に形成されている。 半導体ドット 1 4 4は、 アンチドットであってもよいし、 或いは量子ドットであってもよい。
半導体ドット層 1 4 6の半導体ドット 1 4 4の上端には、 半導体ドット 1 4 4 の上端の一部が酸化されてなるドット状の酸化物 1 5 0が形成されている。
ドット状の酸化物 1 5 0が上端に形成された半導体ドット 1 4 4を含む半導体 ドット層 1 4 6上には、 キャップ層すなわち半導体層 1 5 2が形成されている。 半導体層 1 5 2表面の積層形成された量子ドット 1 1 2及び半導体ドット 1 4 4上の位置には、 凹部 1 5 4が形成されている。 凹部 1 5 4内には、 金属よりな る粒状の電極 1 2 2が形成されている。
本実施形態による量子半導体装置は、 積層形成された量子ドット 1 1 2及び半 導体ドット 1 4 4上の半導体層 1 5 2表面の位置に形成された凹部 1 5 4内に電 極 1 2 2が形成されていること、 すなわち、 それぞれの量子ドット 1 1 2上に正 確に電極 1 2 2が形成されていることに主たる特徴がある。
このように、 半導体層 1 5 2表面の量子ドット 1 1 2上の位置に形成された凹 部 1 5 4により、 それぞれの量子ドット 1 1 2上に電極 1 2 2が正確に形成され ているので、 かかる電極 1 2 2を介して、 自己形成された量子ドット 1 1 2に対 して正確に電気的にアクセスすることが可能となる。 また、 自己形成された量子 ドット 1 1 2に対してそれぞれ独立して電気的にアクセスすることが可能となる c また、 本実施形態による量子半導体装置は、 量子ドット 1 1 2と電極 1 2 2と の間に、 半導体層 1 1 8に加えてさらに半導体層 1 5 2が形成されていることに も特徴がある。 半導体層 1 1 8に加えてさらに半導体層 1 5 2が形成されている ため、 熱処理等の際に電極 1 2 2中の金属が拡散して量子ドット 1 1 2中に侵入 するのを防止することができる。
なお、 本実施形態による量子半導体装置のエネルギーバンド構造は、 図 1 9に 示すようになる。
図 1 9に示すエネルギーバンド構造に示される量子ドット 1 1 2と電極 1 2 2 との間のバリアの高さやバリア幅は、 半導体層 1 1 8、 5 2の材料組成や厚さ、 半導体ドット 1 4 4の材料組成や大きさ、 ドット状の酸化物 1 5 0の大きさ等を 適宜設定することにより、 所望の値に設定することができる。
次に、 本実施形態による量子半導体装置の製造方法について図 2 0を用いて説 明する。
まず、 第 3実施形態による場合と同様にして、 例えば M B E法により、 半導体 基板 1 1 0上に、 量子ドット層 1 1 4と、 半導体ドット層 1 4 6とを、 半導体層
1 1 8を介して積層形成する （図 2 0 Aを参照） 。 半導体ドット 1 4 4の材料は、 半導体層 1 1 8の材料と格子定数が異なり格子不整合が大きく、 また、 例えば半 導体層 1 1 8よりも高い基底準位のエネルギーを有する材料を選択する。 この場 合、 半導体ドット 1 4 4は、 アンチドットとなる。 このような半導体ドット 1 4 4の材料を選択することにより、 埋め込まれた量子ドット 1 1 2への半導体ドッ ト 1 4 4の影響を低減することができる。 半導体ドット 1 4 4の材料としては、 例えば、 I n A l A s、 I n G a A 1 A s等を用いることができる。
なお、 半導体ドット 1 4 4は、 第 3実施形態による量子半導体装置の製造方法 において形成した第 2層目の半導体ドット 1 3 6と異なり、 必ずしも小さく形成 する必要はない。
上述のようにして、 量子ドット層 1 1 4上に半導体層 1 1 8を介して S— Kモ 一ドにより積層形成された半導体ドット層 1 4 6の半導体ドット 1 4 4は、 第 3 実施形態による場合と同様に、 量子ドット層 1 1 4の量子ドット 1 1 2上に形成 される。
次いで、 ェピタキシシャル成長チャンバ内から半導体基板 1 1 0を取り出す。 続いて、 A F M酸化法により、 半導体ドット層 1 4 6の半導体ドット 1 4 4の 上端の一部を酸化する。 例えば、 湿度 4 0〜6 0 %の大気中において、 A F Mの 探針 1 3 0を半導体ドット 1 4 4に近接した状態で、 所定の時間、 探針 1 3 0に 負のバイアスを印加し、 半導体基板 1 1 0に正のバイアスを印加する。 これによ り、 半導体ドット 1 4 4の上端の一部が酸化されてなるドット状の酸化物 1 5 0 が形成される （図 2 0 Bを参照） 。
次いで、 表面に吸着した汚染物質や、 表面に形成された自然酸化膜等を除去し た後、 半導体基板 1 1 0を再び成膜装置のェピタキシシャル成長チャンバ内に収 容する。 なお、 汚染物質等の除去には、 例えば水素原子照射による洗浄方法を用 いることができる。
続いて、 半導体ドット層 1 4 6上に、 例えば M B E法により、 半導体層 1 5 2 を形成する。 半導体層 1 5 2の材料には、 例えば半導体ドット 1 4 4の材料と同 じものか、 或いは半導体ドット 1 4 4の材料よりもエネルギーギャップの大きレ、 材料を選択する。
半導体層 1 5 2の成長において、 ドット状の酸化物 1 5 0は非晶質であるため. ドット状の酸化物 1 5 0上の半導体層 1 5 2の成長速度は、 他の領域での半導体 層 1 5 2の成長速度よりも遅くなる。 この結果、 ドット状の酸化物 1 5 0上の半 導体層 1 5 2表面に凹部 1 5 4が形成される （図 2 0 Cを参照） 。
こうして、 積層形成された量子ドット 1 1 2及び半導体ドット 1 4 4上の半導 体層 1 5 2表面の位置に、 凹部 1 5 4が形成される。
次いで、 液滴エピタキシー法により、 凹部 1 5 4が形成された半導体層 1 5 2 表面に、 金属液滴を堆積する。 第 3実施形態による場合と同様に、 半導体層 1 5 2表面に堆積された金属液滴は、 凹部 1 5 4に移動する。
続いて、 堆積終了後の冷却により、 金属液滴は固化し、 金属粒子が形成される c こうして、 半導体層 1 5 2表面の凹部 4 4内に、 金属よりなる粒状の電極 1 2 2 が形成される （図 2 0 Dを参照） 。 こうして、 本実施形態による量子半導体装置が形成される。
このように、 本実施形態によれば、 量子ドット 1 1 2上に積層形成された半導 体ドット 1 4 4の上端の一部が酸化されてなるドット状の酸化物 1 5 0上での半 導体層 1 5 2の成長速度が低下することを利用して、 量子ドット 1 1 2上の半導 体層 1 5 2表面に凹部 1 5 4を形成し、 液滴エピタキシー法により金属よりなる 粒状の電極 1 2 2を形成するので、 それぞれの量子ドット 1 1 2上の位置に正確 に電極 1 2 2を形成することができる。 これにより、 量子ドット 1 1 2に対して 正確に電気的にアクセスすることが可能となる。 また、 量子ドット 1 1 2に対し てそれぞれ独立して電気的にアクセスすることが可能となる。
(変形例）
次に、 本実施形態の変形例による量子半導体装置及びその製造方法について図 2 1及び図 2 2を用いて説明する。 図 2 1は本実施形態の変形例による量子半導 体装置の構造を示す断面図、 図 2 2は本変形例による量子半導体装置の製造方法 を示す工程断面図である。
まず、 本変形例による量子半導体装置の構造について図 2 1を用いて説明する, 本変形例による量子半導体装置は、 第 2及び第 3実施形態の変形例による量子 半導体装置と同様に、 電極 1 2 2とともに、 電極 1 2 2に電気的に接続された配 線 1 2 6が形成されていることに主たる特徴がある。
図 2 1に示すように、 半導体層 1 5 2表面には、 溝 1 2 4が形成されている。 溝 1 2 4の一端は、 半導体層 1 5 2表面の量子ドット 1 1 2上の位置に正確に形 成された凹部 1 5 4近傍に位置している。
溝 1 2 4内には、 電極 1 2 2に電気的に接続された配線 1 2 6が形成されてい る。
このように、 本変形例による量子半導体装置は、 電極 1 2 2に電気的に接続さ れた配線 1 2 6を有しているので、 量子ドット 1 1 2に対して電圧の印加等を行 う周辺回路と電極 1 2 2とを配線 1 2 6を介して電気的に接続することができる t 次に、 本変形例による量子半導体装置の製造方法について図 2 2を用いて説明 する。
図 2 O A乃至図 2 0 Cに示す場合と同様にして、 半導体層 1 5 2表面のドット 状の酸化物 1 5 0上の位置に凹部 1 5 4を形成する （図 2 2 Aを参照） 。
次いで、 A F M酸化法により、 半導体層 1 5 2表面に、 ライン状の酸化物 1 2 8を形成する。 ここで、 ライン状の酸化物 1 2 8の一端が、 半導体層 1 5 2表面 の凹部 1 5 4の位置にくるように、 ライン状の酸化物 1 2 8を形成する （図 2 2 Bを参照） 。
次いで、 エッチングにより半導体層 1 5 2表面に形成されたライン状の酸化物 1 2 8を除去する。 こうして、 ライン状の酸化物 1 2 8が除去された半導体層 1 5 2表面に、 溝 1 2 4が形成される （図 2 2 Cを参照） 。
次いで、 上記と同様に、 液滴エピタキシー法により、 半導体層 1 5 2表面に、 金属液滴を堆積する。 このとき、 金属液滴は、 半導体層 1 5 2表面の凹部 1 5 4 内に形成されるとともに、 溝 1 2 4内に形成される。
続いて、 堆積終了後の冷却により、 金属液滴は固化し、 金属粒子が形成される, こうして、 金属よりなる粒状の電極 1 2 2とともに、 溝 1 2 4内に金属粒子が連 続的に接続されてなる配線 1 2 6が形成される （図 2 2 Dを参照） 。
こうして、 本変形例による量子半導体装置が製造される。
なお、 この後、 第 2実施形態の変形例による場合と同様に、 配線 1 2 6に電気 的に接続される電極パッド 1 3 2を形成してもよい。
(第 5実施形態）
本発明の第 5実施形態による量子半導体装置及びその製造方法について図 2 3 及び図 2 4を用いて説明する。 図 2 3は本実施形態による量子半導体装置の構造 を示す断面図、 図 2 4は本実施形態による量子半導体装置の製造方法を示す工程 断面図である。 なお、 第 2乃至第 4実施形態による量子半導体装置及びその製造 方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にす る。
まず、 本実施形態による量子半導体装置の構造について図 2 3を用いて説明す る。 本実施形態による量子半導体装置は、 第 2実施形態の変形例による場合と同 様に、 電極とともに配線が形成されている。
図 2 3に示すように、 半導体基板 1 1 0上には、 自己形成された量子ドット 1 1 2を含む半導体よりなる量子ドット層 1 1 4が形成されている。 量子ドット層 1 6上には、 中間層すなわち半導体層 1 1 8が形成されている。 量子ドット 1 1 2上の半導体層 1 1 8中には、 格子不整合による歪が生じている, 半導体層 1 1 8表面の歪が生じている位置には、 金属よりなる粒状の電極 1 2 2が形成されている。 また、 半導体層 1 1 8表面には、 ライン状の酸化物 1 5 6 が形成されている。 ライン状の酸化物 1 5 6の一端は、 電極 1 2 2の近傍に位置 している。
電極 1 2 2及びライン状の酸化物 1 5 6が形成された半導体層 1 1 8上には、 キャップ層すなわち半導体層 1 5 8が形成されている。
半導体層 1 5 8の電極 1 2 2上には、 電極 1 2 2に達する開口部 1 6 0が形成 されている。 開口部 1 6 0には、 電極 1 2 2に電気的に接続する電極 1 2 3が埋 め込まれている。
また、 半導体層 1 5 8表面には、 ライン状の酸化物 1 5 6に沿うように溝 1 6 2が形成されている。
溝 1 6 2内には、 電極 1 2 3に電気的に接続された配線 1 6 4が形成されてい る。
このように、 本実施形態による量子半導体装置は、 配線 1 6 4の下に、 ライン 状の酸化物 1 5 6が形成されていることに主たる特徴がある。 ライン状の酸化物 1 5 6により、 配線 1 6 4の下方においてキヤリアに対するバリアが形成され、 配線 1 6 4からのリーク電流を抑制することができる。
次に、 本実施形態による量子半導体装置の製造方法について図 2 4を用いて説 明する。
まず、 第 2実施形態の図 1 O A乃至図 1 0 Cに示す場合と同様にして、 半導体 層 1 1 8表面の量子ドット 1 1 2上の位置に電極 1 2 2を形成する。
次いで、 A F M酸化法により、 半導体層 1 1 8表面にライン状の酸化物 1 5 6 を形成する （図 2 4 Aを参照） 。 ここで、 ライン状の酸化物 1 5 6の一端が電極 1 2 2の近傍に位置するように、 ライン状の酸化物 1 5 6を形成する。
次いで、 電極 1 2 2と、 ライン状の酸化物 1 5 6とが表面に形成された半導体 層 1 1 8上に、 例えば M B E法により、 半導体層 1 5 8を形成する。
このとき、 電極 1 2 2上とライン状の酸化物 1 5 6上の半導体層 1 5 8の成長 速度は、 他の領域の半導体層 1 5 8の成長速度よりも遅くなる。 この結果、 半導 体層 1 5 8表面の電極 1 2 2上の位置に凹部 1 6 5が形成される。 また、 ライン 状の酸化物 1 5 6に沿って半導体層 1 5 8表面に溝 1 6 2が形成される （図 2 4 Bを参照） 。
次いで、 A F M酸化法により、 半導体層 1 5 8の凹部 1 6 5が形成された部分 を酸化する。 これにより、 半導体層 1 5 8の凹部 1 6 5が形成された部分が酸化 されてなるドット状の酸化物 1 6 6が形成される （図 2 4 Cを参照） 。 ここで、 A F M酸化法による酸化は、 ドット状の酸化物 1 6 6の大きさがその下の電極 1 2 2に達するまで行う。
次いで、 エッチングにより、 囬部 1 6 5の位置に形成されたドット状の酸化物 1 6 6を除去する。 これにより、 半導体層 1 5 8に、 電極 1 2 2に達する開口部 1 6 0が形成される （図 2 4 Dを参照） 。
次いで、 液滴エピタキシー法により、 金属液滴を、 開口部 1 6 0と溝 1 6 2と が形成された半導体層 1 5 8表面に堆積する。 このとき、 金属液滴は、 電極 1 2 2に達する開口部 1 6 0内に形成されるとともに、 溝 1 6 2内に形成される。
続いて、 堆積終了後の冷却により、 金属液滴は固化し、 金属粒子が形成される, こうして、 電極 1 2 2に電気的に接続された金属よりなる粒状の電極 1 2 3とと もに、 溝 1 6 2内に金属粒子が連続的に接続されてなる配線 1 6 4が形成される (図 2 4 Eを参照） 。
こうして、 本実施形態による量子半導体装置が形成される。
なお、 この後、 第 2実施形態の変形例による場合と同様に、 配線 1 6 4に電気 的に接続される電極パッド 1 3 2を形成してもよい。
このように、 本実施形態によれば、 ライン状の酸化物 1 5 6上の半導体層 1 5 8表面に形成された溝 1 6 2内に配線 1 6 4を形成するので、 ライン状の酸化物 1 5 6により、 配線 1 6 4下方においてキャリアに対するバリアを形成すること ができる。 これにより、 配線 1 6 4からのリーク電流を抑制することができる。 なお、 本実施形態では、 ライン状の酸化物 1 5 6を 1層形成する場合について 説明したが、 上述の工程を操り返すことにより、 配線 1 6 4の下に複数のライン 状の酸化物 1 5 6を積層形成してもよい。 配線 1 6 4の下に複数のライン状の酸 化物 1 5 6を形成することにより、 さらに効果的に配線 1 6 4からのリーク電流 を抑制することが可能となる。
(変形例 (その 1 ) )
本実施形態の変形例 （その 1 ) による量子半導体装置及びその製造方法につい て図 2 5及び図 2 6を用いて説明する。 図 2 5は本変形例による量子半導体装置 の構造を示す断面図、 図 2 6は本変形例による量子半導体装置の製造方法を示す 工程断面図である。
まず、 本変形例による量子半導体装置の構造について図 2 5を用いて説明する, 本変形例による量子半導体装置は、 第 3実施形態による場合と同様にして、 電 極 1 2 2が量子ドット 1 1 2上に形成されているものである。 すなわち、 図 2 5 に示すように、 半導体層 1 1 8表面の量子ドット 1 1 2上の位置に形成された凹 部 1 3 4内に電極 1 2 2が形成されている。
半導体層 1 1 8表面には、 凹部 1 3 4内に形成された電極 1 2 2近傍に一端が 位置するライン状の酸化物 1 5 6が形成されている。
電極 1 2 2及びライン状の酸化物 1 5 6が形成された半導体層 1 1 8上には、 半導体層 1 5 8が形成されている。
半導体層 1 5 8には、 上記と同様に、 電極 1 2 2に電気的に接続された電極 1 2 3と、 電極 1 2 3に電気的に接続された配線 1 6 4が形成されている。
こうして本変形例による量子半導体装置が構成されている。
次に、 本変形例による量子半導体装置の製造方法について図 2 6を用いて説明 する。
まず、 第 3実施形態による場合と同様にして、 半導体層 1 1 8表面における量 子ドット 1 1 2上の位置に形成された凹部 1 3 4内に電極 1 2 2を形成する。
次いで、 A F M酸化法により、 凹部 1 3 4内に形成された電極 1 2 2近傍に一 端が位置するライン状の酸化物 1 5 6を形成する （図 2 6 Aを参照） 。
次いで、 電極 1 2 2と、 ライン状の酸化物 1 5 6とが表面に形成された半導体 層 1 1 8上に、 半導体層 1 5 8を形成する。 この後、 半導体層 1 5 8に電極 1 2 2に達する開口部 1 6 0を形成する （図 2 6 Bを参照） 。
次いで、 液滴エピタキシー法により、 電極 1 2 2に達する開口部 1 6 0内に電 極 1 2 3を形成するとともに、 溝 1 6 2内に配線 1 6 4を形成する （図 2 6 Cを 参照） 。
こうして、 本変形例による量子半導体装置が形成される。
(変形例 （その 2 ) )
本実施形態の変形例 （その 2 ) による量子半導体装置及びその製造方法につい て図 2 7及び図 2 8を用いて説明する。 図 2 7は本変形例による量子半導体装置 の構造を示す断面図、 図 2 8は本変形例による量子半導体装置の製造方法を示す 工程断面図である。
まず、 本変形例による量子半導体装置の構造について図 2 7を用いて説明する, 本変形例による量子半導体装置は、 第 4実施形態による場合と同様にして、 電 極 1 2 2が量子ドット 1 1 2上に形成されているものである。 すなわち、 図 2 7 に示すように、 半導体層 1 5 2表面における量子ドット 1 1 2及び半導体ドット 1 4 4上の位置に形成された凹部 1 5 4内に電極 1 2 2が形成されている。
中間層すなわち半導体層 1 5 2表面には、 凹部 1 5 4内に形成された電極 1 2 2近傍に一端が位置するライン状の酸化物 1 5 6が形成されている。
電極 1 2 2及びライン状の酸化物 1 5 6が形成された半導体層 1 5 2上には、 キャップ層すなわち半導体層 1 5 8が形成されている。
半導体層 1 5 8には、 上記と同様に、 電極 1 2 2に電気的に接続された電極 1 2 3と、 電極 1 2 3に電気的に接続された配線 1 6 4が形成されている。
こうして本変形例による量子半導体装置が構成されている。
次に、 本変形例による量子半導体装置の製造方法について図 2 8を用いて説明 する。
まず、 第 4実施形態による場合と同様にして、 半導体層 1 5 2表面における量 子ドット 1 1 2及び半導体ドット 1 4 4上の位置に形成された凹部 1 5 4内に電 極 1 2 2を形成する。
次いで、 A F M酸化法により、 凹部 1 5 4内に形成された電極 1 2 2近傍に一 端が位置するライン状の酸化物 1 5 6を形成する （図 2 8 Aを参照） 。
次いで、 電極 1 2 2と、 ライン状の酸化物 1 5 6とが表面に形成された半導体 層 1 5 2上に、'半導体層 1 5 8を形成する。 この後、 半導体層 1 5 8に電極 1 2 2に達する開口部 1 6 0を形成する （図 2 8 Bを参照） 。
次いで、 液滴エピタキシー法により、 電極 1 2 2に達する開口部 1 6 0内に電 '極 1 2 3を形成するとともに、 溝 1 6 2内に配線 1 6 4を形成する （図 2 8 Cを 参照） 。
こうして、 本変形例による量子半導体装置が形成される。
(変形実施形態）
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、 第 1実施形態では、 A F Mを用いて半導体基板に酸化物を形成する場 合を例に説明したが、 必ずしも A F Mを用いなくてもよい。 即ち、 針状の導電体 を半導体基板に近接して、 針状の導電体と半導体基板との間に電圧を印加するこ とにより、 半導体基板に酸化物を形成しうる装置であればあらゆる装置を適宜用 いることができる。
また、 上記実施形態では、 半導体基板として G a A s基板を用いたが、 半導体 基板は G a A s基板に限定されるものではなく、 他のあらゆる半導体基板を用い ることができる。 凹部が形成された半導体基板上に、 半導体基板の材料より格子 定数の大きい材料より成る半導体層を成長すれば、 凹部上に量子ドットを形成す ることが可能である。
例えば、 半導体基板として S i基板を用いてもよい。 S i基板を用いた場合に は、 S i 0 2より成る酸化物が形成される。 この場合、 エッチング液として、 例 えば希釈フッ酸を用いれば、 S i基板をエッチングすることなく、 S i〇2より 成る酸化物を選択的にエツチング除去することができる。 凹部が形成された S i 基板上に、 S iより格子定数の大きい材料より成る半導体層を成長すれば、 凹部 上に量子ドットを形成することができる。 半導体層の材料としては、 例えば G e を用いることができる。
また、 半導体基板として A 1 G a A s基板を用いてもよい。 凹部が形成された A 1 G a A s基板上に、 A 1 G a A sより格子定数の大きい材料より成る半導体 層を成長すれば、 凹部上に量子ドットを形成することができる。 半導体層の材料 としては、 例えば I n A 1 G a A sを用いることができる。
また、 半導体基板として Z n S e基板を用いてもよい。 凹部が形成された Z n S e基板上に、 Z n S eより格子定数の大きい材料より成る半導体層を成長すれ ば、 凹部上に量子ドットを形成することができる。 半導体層の材料としては、 例 えば C d S eを用いることができる。
また、 第 2乃至第 5実施形態では、 S— Kモードにより自己形成された量子ド ットに対して電極を形成する場合を例に説明したが、 電極を形成する量子ドット は S—Kモードにより自己形成されたものに限定されるものではない。 例えば、 垂直に積層形成された量子ドットに対して電極を形成する場合にも、 本発明を適 用することができる。
また、 第 2乃至第 5実施形態では、 A F M酸化法により、 量子ドットを酸化し, 或いは半導体層を酸化することによりライン状の酸化物を形成したが、 電圧を印 加するための探針は、 針状の導電体のものであれば、 種々のものを用いることが できる。 例えば、 探針として、 カーボンナノチューブを用いることもできる。
また、 第 2乃至第 5実施形態では、 A F M酸化法により、 量子ドットを酸化し- 或いは半導体層を酸化する場合を例に説明したが、 量子ドット等の酸化は、 A F M酸化に限定されるものではない。 量子ドット等の酸化には、 微小領域を選択的 に酸化することができる種々の手法を用いることができる。
[産業上の利用の可能性]
本発明による量子ドッ 1、の形成方法は、 量子情報や量子計算の分野等で用いる ことが可能な量子ドットの形成に有用である。 また、 本発明による量子半導体装 置及びその製造方法は、 量子ドットに関する基礎研究、 応用開発等における種々 の局面において非常に重要となる、 量子ドットに対する正確な電気的アクセスの 実現に有用である。

Claims

請 求 の 範 囲
1 . 半導体基板の表面にドット状に酸化物を形成する工程と、
前記酸化物を除去することにより、 前記酸化物が除去された箇所に凹部を形成 する工程と、
前記凹部が形成された前記半導体基板上に半導体層を成長し、 前記凹部上に前 記半導体層より成る量子ドットを形成する工程と
を有することを特徴とする量子ドットの形成方法。
2 . 請求の範囲第 1項記載の量子ドットの形成方法において、
前記酸化物を形成する工程では、 前記半導体基板の表面に針状の導電体を近接 し、 前記半導体基板と前記導電体との間に電圧を印加することにより、 前記半導 体基板の表面に前記酸化物を形成する
ことを特徴とする量子ドットの形成方法。
3 . 請求の範囲第 2項記載の量子ドットの形成方法において、
前記針状の導電体は、 原子間力顕微鏡の探針である
ことを特徴とする量子ドットの形成方法。
4 . 請求の範囲第 2項のいずれか 1項に記載の量子ドットの形成方法におい て、
前記針状の導電体は、 カーボンナノチューブより成る
ことを特徴とする量子ドットの形成方法。
5 . 請求の範囲第 1項乃至第 4項のいずれか 1項に記載の量子ドットの形成 方法において、
前記酸化物を形成する工程の前に、 前記半導体基板上に他の半導体層を形成す る工程を更に有し、
前記酸化物を形成する工程では、 前記他の半導体層に前記酸化物を形成する ことを特徴とする量子ドットの形成方法。
6 . 請求の範囲第 1項乃至第 5項のいずれか 1項に記載の量子ドットの形成 方法において、
前記酸化物を形成する工程では、 直径が 4 0 n m以下の前記酸化物を形成し、 前記量子ドットを形成する工程では、 直径が 4 0 n m以下の前記量子ドットを 形成する
ことを特徴とする量子ドットの形成方法。
7 . 請求の範囲第 6項記載の量子ドッ 1、の形成方法において、
前記酸化物を形成する工程では、 直径が 2 0 n m以下の前記酸化物を形成し、 前記量子ドットを形成する工程では、 直径が 2 0 n m以下の前記量子ドットを 形成する
ことを特徴とする量子ドットの形成方法。
8 . 請求の範囲第 1項乃至第 7項のいずれか 1項に記載の量子ドットの形成 方法において、
前記凹部を形成する工程では、 エッチングにより前記酸化物を除去する ことを特徴とする量子ドットの形成方法。
9 . 請求の範囲第 1項乃至第 7項のいずれか 1項に記載の量子ドットの形成 方法において、
前記凹部を形成する工程では、 超音波を印加することにより前記酸化物を除去 する
ことを特徴とする量子ドットの形成方法。
1 0 . 請求の範囲第 1項乃至第 9項のいずれか 1項に記載の量子ドットの形 成方法において、
前記凹部を形成する工程の後、 前記量子ドットを形成する工程の前に、 平滑層 を形成する工程を更に有する
ことを特徴とする量子ドットの形成方法。
1 1 . 半導体基板上に形成された量子ドットと、
前記量子ドットを埋め込むように形成された半導体層と、
前記量子ドットの存在により前記半導体層に生じる歪の位置上に自己整合的に 形成された電極と
を有することを特徴とする量子半導体装置。
1 2 . 請求の範囲第 1 1項記載の量子半導体装置において、
前記半導体層は、 前記量子ドットの材料と格子定数の異なる材料よりなる ことを特徴とする量子半導体装置。
1 3 . 半導体基板上に形成された量子ドットと、
前記量子ドットを埋め込むように形成された半導体層と、
前記半導体層表面の前記量子ドット上の位置に形成された凹部内に形成された 電極と
を有することを特徴とする量子半導体装置。
1 4 · 請求の範囲第 1 1項乃至第 1 3項のいずれかに 1項に記載の量子半導 体装置において、
前記半導体層表面に形成された溝内に形成され、 前記電極に電気的に接続され た配線を更に有する
ことを特徴とする量子半導体装置。
1 5 . 請求の範囲第 1 1項乃至第 1 3項のいずれか 1項に記載の量子半導体 装置において、
前記半導体層表面に形成され、 前記電極近傍に一端が位置するライン状の酸化 物と、
前記電極及び前記ライン状の酸化物を埋め込むように形成された他の半導体層 と、
前記他の半導体層に埋め込まれ、 前記電極に電気的に接続された他の電極と、 前記ライン状の酸化物に沿って前記他の半導体層表面に形成された溝内に形成 され、 前記他の電極に電気的に接続された配線とを更に有する
ことを特徴とする量子半導体装置。
1 6 . 半導体基板上に形成された量子ドットと、
前記量子ドットを埋め込むように形成された第 1の半導体層と、
前記第 1の半導体層上の前記量子ドット上の位置に形成された半導体ドットと 前記半導体ドットの一部が酸化されてなるドット状の酸化物と、
前記半導体ドットを埋め込むように形成された第 2の半導体層と、
前記第 2の半導体層表面の前記ドット状の酸化物上の位置に形成された凹部内 に形成された電極と
を有することを特徴とする量子半導体装置。
1 7 . 請求の範囲第 1 6項記載の量子半導体装置において、
前記半導体ドットは、 量子ドット又はァンチドットである
ことを特徴とする量子半導体装置。
1 8 . 請求の範囲第 1 6項又は第 1 7項記載の量子半導体装置において、 前記第 2の半導体層表面に形成された溝内に形成され、 前記電極に電気的に接 続された配線を更に有する
ことを特徴とする量子半導体装置。
1 9 . 請求の範囲第 1 6項又は第 1 7項記載の量子半導体装置において、 前記第 2の半導体層表面に形成され、 前記電極近傍に一端が位置するライン状 の酸化物と、
前記電極及び前記ライン状の酸化物を埋め込むように形成された第 3の半導体 層と、
前記第 3の半導体層に埋め込まれ、 前記電極に電気的に接続された他の電極と 前記ライン状の酸化物に沿って前記第 3の半導体層表面に形成された溝内に形 成され、 前記他の電極に電気的に接続された配線とを更に有する
ことを特徴とする量子半導体装置。
2 0 . 請求の範囲第 1 1項乃至第 1 9項のいずれか 1項に記載の量子半導体 装置において、
前記量子ドットは、 S— Kモードによって自己形成された三次元成長島よりな る
ことを特徴とする量子半導体装置。
2 1 . 半導体基板上に、 量子ドットを形成する工程と、
前記量子ドットを埋め込むように半導体層を形成する工程と、
前記量子ドットの存在により前記半導体層に生じる歪の位置上に自己整合的に 電極を形成する工程と
を有することを特徴とする量子半導体装置の製造方法。
2 2 . 半導体基板上に、 量子ドットを形成する工程と、
前記量子ドットを埋め込むように半導体層を形成する工程と、
前記半導体層上の前記量子ドット上の位置に、 半導体ドットを形成する工程と. 前記半導体ドットと前記半導体ドットの直下における前記半導体層とを酸化す ることにより、 その一部が前記半導体層に埋め込まれたドット状の酸化物を形成 する工程と、
前記ドット状の酸化物を除去することにより、 前記半導体層表面に凹部を形成 する工程と、
前記半導体層表面に形成された前記凹部内に電極を形成する工程と
を有することを特徴とする量子半導体装置の製造方法。
2 3 . 請求の範囲第 2 2項記載の量子半導体装置の製造方法において、 前記半導体ドットを形成する工程では、 前記半導体層と格子定数が異なる材料 よりなる半導体ドット層をェピタキシャル成長することにより、 三次元成長島よ りなる前記半導体ドットを形成する
ことを特徴とする量子半導体装置の製造方法。
2 4 . 請求の範囲第 2 2項又は第 2 3項記載の量子半導体装置の製造方法に おいて、
前記ドット状の酸化物を形成する工程では、 前記半導体ドットに針状の導電体 を近接し、 前記半導体基板と前記針状の導電体との間に電圧を印加することによ り前記半導体ドットと前記半導体ドットの直下の前記半導体層とを酸化する ことを特徴とする量子半導体装置の製造方法。
2 5 . 請求の範囲第 2 1項乃至第 2 4項のいずれか 1項に記載の量子半導体 装置の製造方法において、
前記電極を形成する工程の前に、 前記半導体層を酸化することにより、 前記半 導体層表面に、 前記半導体層の前記電極の形成予定位置の近傍に一端が位置する ラィン状の酸化物を形成する工程と、
前記ライン状の酸化物を除去することにより、 前記半導体層表面に溝を形成す る工程とを更に有し、
前記電極を形成する工程では、 前記電極とともに、 前記溝内に、 前記電極に電 気的に接続された配線を形成する
ことを特徴とする量子半導体装置の製造方法。
2 6 . 請求の範囲第 2 1項乃至第 2 4項のいずれか 1項に記載の量子半導体 装置の製造方法において、
前記電極を形成する工程の後に、 前記半導体層を酸化することにより、 前記半 導体層表面に、 前記半導体層の前記電極の形成予定位置の近傍に一端が位置する ラィン状の酸化物を形成する工程と、
前記電極上の位置における表面に凹部が形成され、 前記ライン状の酸化物に沿 つて表面に溝が形成されるように、 前記電極及び前記ライン状の酸化物を埋め込 む他の半導体層を形成する工程と、
前記凹部に前記電極に達する開口部を形成する工程と、
前記開口部内に前記電極に電気的に接続された他の電極を形成するとともに、 前記溝内に前記他の電極に電気的に接続された前記配線を形成する工程とを更に 有する
ことを特徴とする量子半導体装置の製造方法。
2 7 . 請求の範囲第 2 6項記載の量子半導体装置の製造方法において、 前記凹部に前記電極に達する前記開口部を形成する工程では、 前記凹部に針状 の導電体を近接し、 前記半導体基板と前記針状の導電体との間に電圧を印加する ことにより前記囬部の前記他の半導体層を酸化し、 前記凹部の前記他の半導体層 の酸化物を除去することにより前記電極に達する前記開口部を形成する
ことを特徴とする量子半導体装置の製造方法。
2 8 . 請求の範囲第 2 5項乃至第 2 7項のいずれか 1項に記載の量子半導体 装置の製造方法において、
前記ライン状の酸化物を形成する工程では、 前記半導体層表面に針状の導電体 を近接し、 前記半導体基板と前記針状の導電体との間に電圧を印加しつつ前記 έ+ 状の導電体を走査して前記半導体層表面を酸化することにより、 前記ライン状の 酸化物を形成する
ことを特徴とする量子半導体装置の製造方法。
2 9 . 半導体基板上に、 量子ドットを形成する工程と、
前記量子ドットを埋め込むように第 1の半導体層を形成する工程と、 前記第 1の半導体層上の前記量子ドット上の位置に、 半導体ドットを形成する 工程と、 前記半導体ドットの一部を酸化することにより、 前記半導体ドットの一部が酸 化されてなるドット状の酸化物を形成する工程と、
前記ドット状の酸化物上の位置における表面に凹部が形成されるように、 前記 ドット状の酸化物及び前記半導体ドットを埋め込む第 2の半導体層を形成するェ 程と、
前記第 2の半導体層表面に形成された前記凹部内に電極を形成する工程と を有することを特徴とする量子半導体装置の製造方法。
3 0 . 請求の範囲第 2 9項記載の量子半導体装置の製造方法において、 前記半導体ドットを形成する工程では、 前記第 1の半導体層と格子定数が異な る材料よりなる半導体ドット層をェピタキシャル成長することにより、 三次元成 長島よりなる前記半導体ドットを形成する
ことを特徴とする量子半導体装置の製造方法。
3 1 . 請求の範囲第 2 9項又は第 3 0項記載の量子半導体装置の製造方法に おいて、
前記ドット状の酸化物を形成する工程では、 前記半導体ドットに針状の導電体 を近接し、 前記半導体基板と前記針状の導電体との間に電圧を印加することによ り前記半導体ドットの一部を酸化する
ことを特徴とする量子半導体装置の製造方法。
3 2 . 請求の範囲第 2 9項乃至第 3 1項のいずれか 1項に記載の量子半導体 装置の製造方法において、
前記電極を形成する工程の前に、 前記第 2の半導体層を酸化することにより、 前記第 2の半導体層表面に、 前記第 2の半導体層の前記電極の形成予定位置の近 傍に一端が位置するライン状の酸化物を形成する工程と、
前記ライン状の酸化物を除去することにより、 前記第 2の半導体層表面に溝を 形成する工程とを更に有し、
前記電極を形成する工程では、 前記電極とともに、 前記溝内に、 前記電極に電 気的に接続された配線を形成する
ことを特徴とする量子半導体装置の製造方法。
3 3 . 請求の範囲第 2 9項乃至第 3 1項のいずれか 1項に記載の量子半導体 装置の製造方法において、
前記電極を形成する工程の後に、 前記第 2の半導体層を酸化することにより、 前記第 2の半導体層表面に、 前記前記第 2半導体層の前記電極の形成予定位置の 近傍に一端が位置するライン状の酸化物を形成する工程と、
前記電極上の位置における表面に凹部が形成され、 前記ライン状の酸化物に沿 つて表面に溝が形成されるように、 前記電極及び前記ライン状の酸化物を埋め込 む第 3の半導体層を形成する工程と、
前記凹部に前記電極に達する開口部を形成する工程と、
前記開口部内に前記電極に電気的に接続された他の電極を形成するとともに、 前記溝内に前記他の電極に電気的に接続された前記配線を形成する工程とを更に 有する
ことを特徴とする量子半導体装置の製造方法。
3 4 . 請求の範囲第 3 3項記載の量子半導体装置の製造方法において、 前記凹部に前記電極に達する前記開口部を形成する工程では、 前記凹部に針状 の導電体を近接し、 前記半導体基板と前記針状の導電体との間に電圧を印加する ことにより前記凹部の前記第 3の半導体層を酸化し、 前記凹部の前記第 3の半導 体層の酸化物を除去することにより前記電極に達する前記開口部を形成する ことを特徴とする量子半導体装置の製造方法。
3 5 · 請求の範囲第 3 2項乃至第 3 4項のいずれか 1項に記載の量子半導体 装置の製造方法において、
前記ライン状の酸化物を形成する工程では、 前記第 2の半導体層表面に針状の 導電体を近接し、 前記半導体基板と前記針状の導電体との間に電圧を印加しつつ 前記針状の導電体を走査して前記第 2の半導体層表面を酸化することにより、 前 記ライン状の酸化物を形成する
ことを特徴とする量子半導体装置の製造方法。
3 6 . 請求の範囲第 2 1項乃至第 3 5項のいずれか 1項に記載の量子半導体 装置の製造方法において、
前記電極を形成する工程では、 液滴エピタキシー法により、 前記電極を形成す る ことを特徴とする量子半導体装置の製造方法。
3 7 . 請求の範囲第 2 1項乃至第 3 6項のいずれか 1項に記載の量子半導体 装置の製造方法において、
前記量子ドットを形成する工程では、 前記半導体基板と格子定数が異なる材料 よりなる量子ドット層をェピタキシャル成長することにより、 三次元成長島より なる前記量子ドットを形成する
ことを特徴とする量子半導体装置の製造方法。
3 8 . 請求の範囲第 2 4項、 第 2 7項、 第 2 8項、 第 3 1項、 第 3 4項、 又 は第 3 5項に記載の量子半導体装置の製造方法において、
前記針状の導電体は、 原子間力顕微鏡の探針である
ことを特徴とする量子半導体装置の製造方法。
3 9 · 請求の範囲第 2 4項、 第 2 7項、 第 2 8項、 第 3 1項、 第 3 4項、 又 は第 3 5項に記載の量子半導体装置の製造方法において、
前記針状の導電体は、 カーボンナノチューブよりなる
ことを特徴とする量子半導体装置の製造方法。
PCT/JP2003/006250 2002-05-22 2003-05-20 Procede de formation d'un point quantique, dispositif a semi-conducteurs quantiques et procede de fabrication WO2003098697A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP03752919A EP1507293A4 (en) 2002-05-22 2003-05-20 METHOD OF QUANTUM DOT FORMATION, QUANTUM SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
US10/991,971 US7307030B2 (en) 2002-05-22 2004-11-19 Method for forming quantum dot, and quantum semiconductor device and method for fabricating the same
US11/976,967 US7755080B2 (en) 2002-05-22 2007-10-30 Method for forming quantum dot, and quantum semiconductor device and method for fabricating the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002-147287 2002-05-22
JP2002147287A JP3977142B2 (ja) 2002-05-22 2002-05-22 量子ドットの形成方法
JP2003-34245 2003-02-12
JP2003034245A JP3977265B2 (ja) 2003-02-12 2003-02-12 量子半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/991,971 Continuation US7307030B2 (en) 2002-05-22 2004-11-19 Method for forming quantum dot, and quantum semiconductor device and method for fabricating the same

Publications (1)

Publication Number Publication Date
WO2003098697A1 true WO2003098697A1 (fr) 2003-11-27

Family

ID=29552335

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/006250 WO2003098697A1 (fr) 2002-05-22 2003-05-20 Procede de formation d'un point quantique, dispositif a semi-conducteurs quantiques et procede de fabrication

Country Status (3)

Country Link
US (2) US7307030B2 (ja)
EP (4) EP2192617B1 (ja)
WO (1) WO2003098697A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4344270B2 (ja) * 2003-05-30 2009-10-14 セイコーエプソン株式会社 液晶表示装置の製造方法
TWI288294B (en) * 2004-03-19 2007-10-11 Hon Hai Prec Ind Co Ltd A manufacturing method of a cavity of a light guide plate
JP5160784B2 (ja) * 2004-06-22 2013-03-13 株式会社ユニバーサルエンターテインメント 熱電変換素子モジュール
US7465595B2 (en) 2004-11-09 2008-12-16 Fujitsu Limited Quantum device, manufacturing method of the same and controlling method of the same
US8709708B2 (en) * 2005-03-10 2014-04-29 Societe De Commercialisation Des Produits De La Recherche Appliquee Socpra-Sciences Et Genie S.E.C. Quantum dot template for fast and simultaneous detection of different infectious agents
JP4225510B2 (ja) * 2005-07-06 2009-02-18 昭和電工株式会社 化合物半導体発光ダイオードおよびその製造方法
EP2056350A1 (en) * 2007-11-01 2009-05-06 Interuniversitair Microelektronica Centrum Method for making quantum dots
WO2009114426A1 (en) * 2008-03-14 2009-09-17 Board Of Trustees Of The University Of Arkansas Apparatus and methods of nanopatterning and applications of same
JP5623394B2 (ja) 2008-06-17 2014-11-12 ナショナル リサーチ カウンシル オブ カナダ 原子論的量子ドット
GB2480265B (en) 2010-05-10 2013-10-02 Toshiba Res Europ Ltd A semiconductor device and a method of fabricating a semiconductor device
US8331142B2 (en) * 2010-12-16 2012-12-11 Technische Universitat Berlin Memory
US11195089B2 (en) * 2018-06-28 2021-12-07 International Business Machines Corporation Multi-terminal cross-point synaptic device using nanocrystal dot structures
US11227765B1 (en) * 2020-07-17 2022-01-18 National Yang Ming Chiao Tung University Self-organized quantum dot manufacturing method and quantum dot semiconductor structure

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04245620A (ja) 1991-01-31 1992-09-02 Hitachi Ltd 量子箱作製方法
JPH0794806A (ja) * 1993-09-20 1995-04-07 Sony Corp 量子箱集合素子及び光入出力方法
JPH07254730A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 半導体装置の製造方法
JPH07297381A (ja) 1994-04-21 1995-11-10 Sony Corp 量子メモリ
US5608229A (en) * 1994-09-16 1997-03-04 Fujitsu Limited Quantum box semiconductor device
JPH09171963A (ja) * 1995-12-19 1997-06-30 Nippon Telegr & Teleph Corp <Ntt> 半導体微細構造の製造方法
US5710436A (en) * 1994-09-27 1998-01-20 Kabushiki Kaisha Toshiba Quantum effect device
EP0903778A1 (en) 1996-12-18 1999-03-24 Stella Chemifa Kabushiki Kaisha Etchants
JPH11340449A (ja) 1998-05-27 1999-12-10 Nec Corp 半導体量子ドットの作製方法
US6033972A (en) 1997-11-15 2000-03-07 Electronics And Telecommunications Research Institute Growing method of GaAs quantum dots using chemical beam epitaxy
JP2000315654A (ja) 1999-04-30 2000-11-14 Inst Of Physical & Chemical Res 位置制御された液滴エピタキシーによる窒化物半導体の量子ドットの形成方法、量子コンピュータにおける量子ビット素子構造および量子相関ゲート素子構造
EP1054249A1 (en) * 1998-12-03 2000-11-22 Daiken Chemical Co. Ltd. Electronic device surface signal control probe and method of manufacturing the probe
JP2001007315A (ja) * 1999-06-22 2001-01-12 Nec Corp 量子ドットの形成方法
US6242326B1 (en) 1998-12-02 2001-06-05 Electronics And Telecommunications Research Institute Method for fabricating compound semiconductor substrate having quantum dot array structure
US6383286B1 (en) 1999-05-31 2002-05-07 Japan As Represented By Director General Of National Research Institute For Metals Method of making semiconductor super-atom and aggregate thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3235144B2 (ja) 1991-08-02 2001-12-04 ソニー株式会社 量子箱列の作製方法
JP3500541B2 (ja) * 1994-02-15 2004-02-23 富士通株式会社 単電子トンネル接合装置の製造方法
US5529952A (en) * 1994-09-20 1996-06-25 Texas Instruments Incorporated Method of fabricating lateral resonant tunneling structure
JP3672678B2 (ja) * 1996-04-05 2005-07-20 富士通株式会社 量子半導体装置およびその製造方法
JP2958442B2 (ja) 1996-09-18 1999-10-06 科学技術庁金属材料技術研究所長 半導体量子箱の形成方法
JPH10173181A (ja) 1996-12-12 1998-06-26 Sony Corp 電子素子
JPH10189779A (ja) * 1996-12-27 1998-07-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JPH11112099A (ja) 1997-09-30 1999-04-23 Nippon Telegr & Teleph Corp <Ntt> 半導体光素子の作製方法
JP3727449B2 (ja) * 1997-09-30 2005-12-14 シャープ株式会社 半導体ナノ結晶の製造方法
JP3441397B2 (ja) 1998-12-31 2003-09-02 喜萬 中山 電子装置の表面信号操作用融着プローブ及びその製造方法
JP3854731B2 (ja) * 1998-03-30 2006-12-06 シャープ株式会社 微細構造の製造方法
JP3743745B2 (ja) 1998-08-31 2006-02-08 株式会社東芝 半導体素子
KR100408520B1 (ko) * 2001-05-10 2003-12-06 삼성전자주식회사 게이트 전극과 단전자 저장 요소 사이에 양자점을구비하는 단전자 메모리 소자 및 그 제조 방법
US7041530B2 (en) * 2003-06-12 2006-05-09 Matsushita Electric Industrial Co., Ltd. Method of production of nano particle dispersed composite material

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04245620A (ja) 1991-01-31 1992-09-02 Hitachi Ltd 量子箱作製方法
JPH0794806A (ja) * 1993-09-20 1995-04-07 Sony Corp 量子箱集合素子及び光入出力方法
JPH07254730A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 半導体装置の製造方法
JPH07297381A (ja) 1994-04-21 1995-11-10 Sony Corp 量子メモリ
US5608229A (en) * 1994-09-16 1997-03-04 Fujitsu Limited Quantum box semiconductor device
US5710436A (en) * 1994-09-27 1998-01-20 Kabushiki Kaisha Toshiba Quantum effect device
JPH09171963A (ja) * 1995-12-19 1997-06-30 Nippon Telegr & Teleph Corp <Ntt> 半導体微細構造の製造方法
EP0903778A1 (en) 1996-12-18 1999-03-24 Stella Chemifa Kabushiki Kaisha Etchants
US6033972A (en) 1997-11-15 2000-03-07 Electronics And Telecommunications Research Institute Growing method of GaAs quantum dots using chemical beam epitaxy
JPH11340449A (ja) 1998-05-27 1999-12-10 Nec Corp 半導体量子ドットの作製方法
US6242326B1 (en) 1998-12-02 2001-06-05 Electronics And Telecommunications Research Institute Method for fabricating compound semiconductor substrate having quantum dot array structure
EP1054249A1 (en) * 1998-12-03 2000-11-22 Daiken Chemical Co. Ltd. Electronic device surface signal control probe and method of manufacturing the probe
JP2000315654A (ja) 1999-04-30 2000-11-14 Inst Of Physical & Chemical Res 位置制御された液滴エピタキシーによる窒化物半導体の量子ドットの形成方法、量子コンピュータにおける量子ビット素子構造および量子相関ゲート素子構造
US6383286B1 (en) 1999-05-31 2002-05-07 Japan As Represented By Director General Of National Research Institute For Metals Method of making semiconductor super-atom and aggregate thereof
JP2001007315A (ja) * 1999-06-22 2001-01-12 Nec Corp 量子ドットの形成方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
PHYS. REV. A, vol. 62, 2000, pages 062316
See also references of EP1507293A4
WON-CHUL MOON ET AL.: "Fabrication of nanopit arrays on Si(111)", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 38, no. 1B, PART 1, January 1999 (1999-01-01), pages 483 - 486, XP002971051 *

Also Published As

Publication number Publication date
EP1507293A4 (en) 2008-10-15
EP2192617B1 (en) 2012-02-01
EP1507293A1 (en) 2005-02-16
EP2096670A3 (en) 2009-09-09
US20080067498A1 (en) 2008-03-20
EP2192616B1 (en) 2012-12-05
EP2192617A3 (en) 2010-06-16
EP2192616A2 (en) 2010-06-02
US20050173695A1 (en) 2005-08-11
EP2192616A3 (en) 2010-06-16
EP2096670A2 (en) 2009-09-02
EP2192617A2 (en) 2010-06-02
EP2096670B1 (en) 2011-12-21
US7755080B2 (en) 2010-07-13
US7307030B2 (en) 2007-12-11

Similar Documents

Publication Publication Date Title
US7755080B2 (en) Method for forming quantum dot, and quantum semiconductor device and method for fabricating the same
US6465782B1 (en) Strongly textured atomic ridges and tip arrays
US8865577B2 (en) Method for making epitaxial structure
JP4954853B2 (ja) ２つの固体材料の分子接着界面における結晶欠陥および／または応力場の顕在化プロセス
US20060258132A1 (en) Templated cluster assembled wires
US20130285212A1 (en) Epitaxial structure
JP2004506532A (ja) 量子コンピュータ用シリコン基板上の単分子配列
US8268720B2 (en) Method of positioning catalyst nanoparticle and nanowire-based device employing same
Choi et al. Selective growth of InAs self-assembled quantum dots on nanopatterned SiO 2/Si substrate
JP3977265B2 (ja) 量子半導体装置及びその製造方法
JP4814562B2 (ja) ナノ構造の作製方法
JP3251236B2 (ja) 半導体量子ドットの作製方法
JPH0778807A (ja) マスク及びその形成方法及びこれを用いたエッチング方法
JP3977142B2 (ja) 量子ドットの形成方法
KR100331687B1 (ko) 자발형성 양자점과 전류차단층의 자기정렬 성장을 위한반도체 소자 제조방법
CN1160797C (zh) 点接触平面栅型单电子晶体管及其制备方法(二)
JP3915909B2 (ja) パターンドメディアおよびその製造方法
Weegels et al. Temperature‐dependent dry cleaning characteristics of GaAs (111) B surfaces with a hydrogen electron cyclotron resonance plasma
WO2008056190A2 (en) Ordered array of nanostructures and method of fabrication
KR20000007235A (ko) 상온 단전자 소자 제작방법
JPH10204124A (ja) ポリアセチレンの製造方法
JP2000315786A (ja) 電子結晶あるいは正孔結晶
JP3133279B2 (ja) 化合物半導体の湿式エッチング方法
Thelander et al. Heterostructures incorporated in onedimensional semiconductor materials and devices
Schmidt Metallization and Oxidation Templating of Surfaces for Directed Island Assembly

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10991971

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003752919

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2003752919

Country of ref document: EP