WO2001010031A2 - Verfahren zum a/d-wandeln analoger signale und entsprechende a/d-wandleranordnung - Google Patents

Verfahren zum a/d-wandeln analoger signale und entsprechende a/d-wandleranordnung Download PDF

Info

Publication number
WO2001010031A2
WO2001010031A2 PCT/DE2000/002566 DE0002566W WO0110031A2 WO 2001010031 A2 WO2001010031 A2 WO 2001010031A2 DE 0002566 W DE0002566 W DE 0002566W WO 0110031 A2 WO0110031 A2 WO 0110031A2
Authority
WO
WIPO (PCT)
Prior art keywords
channel
conversion
signal
signal channel
converter arrangement
Prior art date
Application number
PCT/DE2000/002566
Other languages
English (en)
French (fr)
Other versions
WO2001010031A3 (de
Inventor
Jens Barrenscheen
Gunther Fenzl
Dietmar König
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=7916906&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=WO2001010031(A2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to US10/048,346 priority Critical patent/US6653963B1/en
Publication of WO2001010031A2 publication Critical patent/WO2001010031A2/de
Publication of WO2001010031A3 publication Critical patent/WO2001010031A3/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing

Definitions

  • the present invention relates to a method for A / D converting analog signals with the aid of an A / D converter and a corresponding A / D converter arrangement.
  • FIG. 2 shows a simplified block diagram of a known A / D converter arrangement, an A / D converter 6 being controlled by an analog multiplexer 3.
  • the multiplexer 3 is used to select a large number of analog signals, each of which is assigned to different signal channels 2.
  • a control unit 8 is provided which, depending on the control information supplied, controls the multiplexer 3 in such a way that a specific signal channel 2 is selected and the corresponding analog signal for the A / D conversion is fed to the A / D converter 6. After the conversion of a sample of this analog signal, the result of the A / D conversion is stored in a result register 7.
  • the control unit 8 can thus also operate the
  • a / D converter arrangement can be determined such that, in addition to a single channel conversion, an auto scan conversion can also be carried out, in which all signal channels 2 are converted once in succession, etc.
  • basic settings for the A / D converter 6 are provided, for example the resolution, the sampling or sample time or the interrupt generation for the requested conversion can relate. These basic settings are predefined by the internal architecture of the A / D converter 6 or the A / D converter arrangement. A software-based change of these basic settings, for example, is not possible, so that the properties of the A / D converter 6 cannot be adapted to the respective application either, as a result of which the field of application of the entire A / D converter arrangement is restricted.
  • the present invention is therefore based on the object of proposing a method for A / D conversion of analog signals and a corresponding A / D converter arrangement, as a result of which these restrictions can be overcome and greater flexibility can be achieved.
  • the channel-specific adjustable operating parameters can in particular be parameters of the A / D converter, so that, for example, the resolution, the sampling time, the conversion tent, the calibration tent or the measuring range of the A / D converter can be set individually for each signal channel.
  • the processing of the individual signal channels can thus be adapted as best as possible to the environment and the overall behavior of the A / D converter arrangement can be optimized.
  • the A / D converter can be set in terms of software, ie using a suitable program, or in terms of hardware.
  • Each signal channel can be assigned its own channel-specific settings, which are always active and used to set the A / D converter when an analog signal from this signal channel is to be converted.
  • To reduce the tendency to administrative ⁇ amount of data channels can also be combined in groups, with all the channels of a group are processed using the same settings. In the presence of several request or trigger sources, each of which generates request signals for A / D conversions, different settings can also be assigned to them, so that all channels for whose signal an A / D conversion is requested by the same requesting means have the same settings are processed.
  • Optimal flexibility can be achieved in particular if the previously described principles of assigning the different settings are combined with one another. For example, it can be extremely advantageous to operate a channel with its channel-specific settings, unless a specific request source with its own settings has requested this A / D conversion. When selecting the settings, the request source-specific settings are therefore given priority over the channel-specific settings.
  • other operating parameters of the A / D converter arrangement can also be set, which relate, for example, to certain digital functions of the A / D converter arrangement in the form of reactions to an A / D conversion, which results in a Reduction in CPU load can be achieved.
  • certain parameters of interrupt generation, limit value detection or short circuit or wire break detection can be set or activated channel-specifically.
  • FIG. 1 is a block diagram of an A / D converter arrangement according to the present invention.
  • Fig. 2 is a block diagram of a known A / D converter arrangement.
  • the A / D converter arrangement shown in FIG. 1 comprises, as a central component, an A / D converter 6, the task of which is to sample and convert an analog signal supplied to it.
  • the A / D converter 6 can be constructed, for example, according to the principle of "successive approval and charge redistribution".
  • a converted sample value of the respective analog signal is stored in a result register 7.
  • the analog signals to be processed by the A / D converter 6 are assigned to a plurality of signal channels 2, one signal channel 2 to be processed being selected in each case via an external analog multiplexer 3 and the analog signal of the selected signal channel being supplied to the A / D converter 6 ,
  • the A / D converter arrangement comprises several A / D converter
  • the request sources 1 can be, for example, a programmable timer unit (timer), which generates the request signals 20 for the A / D converter 6 in a time-controlled manner. It can also be a hardware device that generates the request signals 20 under program control.
  • a request source 1 can also be implemented by a queue (FIFO), so that request signals 1 for certain signal channels 2 successively generate request signals for an A / D conversion according to their position in the queue become.
  • FIFO queue
  • a request source 1 is at a request source 1 to a Snychronisieremheit which synchronization with a further A / D converter or egg ⁇ nem external timing a request signal for A / D conversion of a particular signal channel 2 generates .
  • a request source 1 can also generate a request signal 20 in an eventual manner.
  • other types of request sources 1 are also possible.
  • the individual request signals 20 from the request sources 1 are fed to a control unit 8 which, depending on them, controls the multiplexer 3 for selecting the signal channel 2 to be converted in accordance with a specific scheme.
  • the control unit 8 is assigned an output memory 13, in which channel-specific settings for certain operating parameters of the A / D converter arrangement are stored for the individual signal channels 2.
  • the signal channels 2 can also be combined in m groups, with different settings for the individual groups, i.e. separate settings are saved for each request source.
  • request source-specific settings for these operating parameters of the A / D converter arrangement can be stored in this configuration memory 13.
  • the control unit 8 has an output prioritization logic 9 which, depending on the signal channel 2 to be converted in each case, reads the settings corresponding to this signal channel from the output memory 13.
  • Prioritization logic can be designed in such a way that it assigns priority to the request source-specific settings over the actual channel-specific settings in such a way that a signal signal is only operated with its own channel-specific settings as long as there is no request signal 20 from a request source 1 for which the memory 13 an effets provokenspeziflsche Settings are saved. However, there is a Anforde ⁇ approximate signal 20 of such a request source 1 before, the request prioritization logic ensures 9 ensure that the this request source read 1 settings assigned excluded and transducer array D are used to adjust the adjustable operating parameters of the A /.
  • a setting unit 12 is responsible for the actual adaptation of the various operating parameters of the A / D converter arrangement depending on the settings read out by the setting prioritization logic 9.
  • the setting unit 12 can generate a setting signal 4, which leads directly to a corresponding setting of various parameters of the A / D converter 6.
  • the parameters of the A / D converter 6 that can be set in this way for specific channels can e.g. concern the resolution (8, 10 or 12 bits) or the sampling time of the A / D converter 6. This makes sense since the accuracy of the voltage sensed by the A / D converter 6 for the A / D conversion is determined by the available charging time of the sample and hold element used in each case and the output impedance of the analog signal source.
  • the conversion time (the time available to the internal comparators also contributes to the accuracy of the A / D converter 6)
  • the calibration time (with increasing time for calibration after an A / D conversion, a more precise result of the next conversion can be obtained can be achieved) or the measuring range, ie the upper and lower measuring range limits can be set for each channel.
  • the reference voltage of the A / D converter 6 can be selected on a channel-specific basis.
  • other converter parameters are also conceivable, which can be set on a channel-specific basis.
  • the A / D converter arrangement shown in FIG. 1 comprises a programmable interrupt generation device 15. Depending on the converted signal channel, different actions may be necessary.
  • the adjustable interrupt generation realized via the setting signal 5 and the device 15 increases the possibilities of using the A / D converter arrangement and enables the targeted initiation of channel-specific actions with minimal programming effort.
  • connection of an external multiplexer to the A / D converter arrangement shown in FIG. 1 can also be supported by the channel-specific generation and output of control signals.
  • a corresponding device 16 is provided which, depending on the setting signal 5 of the control unit 8, generates corresponding control signals for external multiplexers (not shown). It is in particular conceivable that e queried for changing in signal to channel 2 or j e by requesting different request source 1 via the external multiplexer positions ⁇ the.
  • the integrated mechanism 17 shown in FIG. 1 for detecting a short circuit and / or wire break can likewise be activated or deactivated in a channel-specific manner for fault detection as a function of the setting signal 5.
  • a device 18 is therefore provided which, depending on the signal channel 2 to be converted at the moment, possibly generates a request for an A / D conversion of a further signal channel by another A / D converter.
  • the configuration information stored in the memory 13 can determine for each signal channel 2 whether a clock-synchronous A / D conversion by another A / D converter is required and, if so, which other A / D converter which analog signal channel should be converted. This information is then passed on to the device 18 via the setting signal 5.
  • a device 19 which, depending on the control signal 5, generates control signals for other modules or modules in order to influence them accordingly. This is always necessary if the conversion result of a signal channel 2 should lead to a certain event, for example an interrupt. In this way, for example, the emergency stop function of a PWM unit or the like can be controlled.
  • the control unit 8 comprises, for example an event ⁇ sensor 11 which monitors the occurrence of a specific event, such as a certain interrupts. If the conversion result of a previously converted signal channel 2 leads to the channel-specific monitored event, the control unit 8 automatically requests an A / D conversion of another signal channel 2 or activates another request source 1.
  • the events monitored for each signal channel 2 can in turn be stored in the memory 13 in the form of corresponding adjustment information in a channel-specific manner.
  • the control unit 8 accordingly ensures that no other signal channel 2 is switched through to the A / D converter 6 for a correspondingly long period of time or no request signal 20 from another request source 1 is processed.
  • the control unit 8 can also have a positioning logic 10, which is provided for the priority-controlled processing of the request signals 20 coming from the different request sources 1.
  • the prioritization logic 10 for example, each A / D
  • Transformer request is assigned a specific priority and requests with higher priority are processed before requests with lower priority.
  • the order of the changes to be carried out can be carried out according to certain decision criteria, which can be set as a further function of the control unit 9 in a channel-specific or request-source-specific manner. For example, for every requirement approximately 1 m source be stored the memory 13 information that determines for each request source 1, the rows ⁇ follow the changes of the different signal channels. 2
  • the prioritization logic 10 of the control unit 8 can in particular be designed in such a way that when a signal channel 2 is requested simultaneously by a plurality of request sources 1, it is decided on a channel-specific basis whether the respective signal channel 2 should be converted only once or the number of requests accordingly. This information can also be stored in the memory 13 for each signal channel 2 m.
  • each signal channel 2 and / or for each request source 1 in the form of corresponding setting information whether, when a request is received for an A / D conversion of this signal channel 2, which has a higher priority than an A / currently carried out D conversion of another signal channel 2 is assigned, the already running A / D conversion is completed or interrupted in favor of processing the higher-pore requirement and is only to be ended later, namely after the high-pore A / D conversion has ended.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Eine A/D-Wandleranordnung umfaßt einen A/D-Wandler (6), dem zur A/D-Wandlung die analogen Signale mehrerer Signalkanäle (2) zugeführt werden können. Mit Hilfe einer entsprechenden Steuereinrichtung werden Wandlerparameter des A/D-Wandlers (6) oder auch andere Betriebsparameter der A/D-Wandleranordnung, wie beispielsweise bestimmte Funktionen als Reaktion auf eine durchgeführte A/D-Wandlung, in Abhängigkeit von dem jeweils zu wandelnden Signalkanal (2) kanalspezifisch eingestellt.

Description

Beschreibung
Verfahren zum A/D-Wandeln analoger Signale und entsprechende A/D-Wandleranordnung
Die vorliegende Erfindung betrifft ein Verfahren zum A/D- Wandeln analoger Signale mit Hilfe eines A/D-Wandlers sowie eine entsprechende A/D-Wandleranordnung.
In komplexen Applikationen müssen unterschiedliche analoge Eingangssignale einem A/D-Wandler zugeführt und gewandelt werden. Eine A/D-Wandlung der einzelnen Eingangssignale kann dabei von unterschiedlichen Anforderungsquellen angefordert werden, wobei die Anforderungsquellen jeweils Anforderungs- Signale erzeugen, um auf diese Weise die A/D-Wandlung eines bestimmten Signalkanals bei dem A/D-Wandler anzufordern.
In Fig. 2 ist ein vereinfachtes Blockschaltbild einer bekannten A/D-Wandleranordnung dargestellt, wobei ein A/D-Wandler 6 von einem analogen Multiplexer 3 angesteuert wird. Der Multiplexer 3 dient zur Auswahl einer Vielzahl von analogen Signalen, die jeweils unterschiedlichen Signalkanälen 2 zugeordnet sind. Des weiteren ist eine Steuereinheit 8 vorgesehen, die abhängig von ihr zugeführten Steuerinformationen den Multi- plexer 3 derart ansteuert, daß ein bestimmter Signalkanal 2 ausgewählt und das entsprechende analoge Signal zur A/D- Wandlung dem A/D-Wandler 6 zugeführt wird. Nach der Wandlung eines Abtastwerts dieses analogen Signals wird das Ergebnis der A/D-Wandlung in einem Ergebnisregister 7 abgelegt. Durch die Steuereinheit 8 kann somit auch der Betriebsmodus der
A/D-Wandleranordnung derart festgelegt werden, daß neben einer Einzelkanalwandlung auch eine Autoscanwandlung durchgeführt werden kann, bei der alle Signalkanäle 2 nacheinander einmal gewandelt werden etc..
Bei herkömmlichen A/D-Wandleranordnungen sind Grundeinstellungen für den A/D-Wandler 6 vorgesehen, die beispielsweise die Auflosung, die Abtast- bzw. Samplezeit oder auch die In- terruptgenerierung für die angeforderte Wandlung betreffen können. Diese Grundeinstellungen sind durch die interne Architektur des A/D-Wandlers 6 bzw. der A/D-Wandleranordnung fest vorgegeben. Eine beispielsweise softwaremaßige Veränderung dieser Grundemstellungen ist nicht möglich, so daß die Eigenschaften des A/D-Wandlers 6 auch nicht an die jeweilige Applikation angepaßt werden können, wodurch der Anwendungsbereich der gesamten A/D-Wandleranordnung eingeschränkt ist.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zum A/D-Wandeln analoger Signale und eine entsprechende A/D-Wandleranordnung vorzuschlagen, wodurch diesen Einschränkungen aufgehoben werden können und ein größere Fle- xibilitat erzielt werden kann.
Diese Aufgabe wird gemäß der vorliegenden Erfindung durch ein Verfahren mit den Merkmalen des Anspruches 1 bzw. eine A/D- Wandleranordnung mit den Merkmalen des Anspruches 19 gelost. Die Unteranspruche beschreiben jeweils bevorzugte Ausfuh- rungsbeispiele der vorliegenden Erfindung.
Erfmdungsgemaß wird vorgeschlagen, bestimmte Einstellungen oder Betriebsparameter der A/D-Wandleranordnung m Abhangig- keit von dem jeweils zu wandelnden Signalkanal einzustellen. Bei den kanalspezifisch einstellbaren Betriebsparametern kann es sich insbesondere um Parameter des A/D-Wandlers handeln, so daß für jeden Signalkanal beispielsweise die Auflosung, die Abtastzeit, die Wandlungszelt, die Kalibrierungszelt oder der Meßbereich des A/D-Wandlers individuell eingestellt werden kann. Somit kann die Verarbeitung der einzelnen Signalka- nale bestmöglich an die Umgebung angepaßt und das Gesamtverhalten der A/D-Wandleranordnung optimiert werden.
Die Einstellung des A/D-Wandlers kann sowohl softwaremaßg, d.h. durch ein geeignetes Programm, als auch hardwaremaßig erfolgen. Jedem Signalkanal können eigene kanalspezifische Einstellungen zugeordnet sein, die immer dann aktiv und zur Einstellung des A/D-Wandlers verwendet werden, wenn ein analoges Signal dieses Signalkanals gewandelt werden soll. Um die zu verwal¬ tende Datenmenge zu reduzieren, können die Kanäle auch in Gruppen zusammengefaßt werden, wobei sämtliche Kanäle einer Gruppe mit denselben Einstellungen verarbeitet werden. Bei Vorhandensein mehrerer Anforderungs- oder Triggerquellen, die jeweils Anforderungssignale für A/D-Wandlungen erzeugen, können auch diesen unterschiedliche Einstellungen zugeordnet sein, so daß alle Kanäle, für deren Signal eine A/D-Wandlung von demselben Anforderungsmittel angefordert wird, mit denselben Einstellungen verarbeitet werden.
Ein optimale Flexibilität ist insbesondere dann erzielbar, wenn die zuvor beschriebenen Prinzipien der Zuordnung der unterschiedlichen Einstellungen miteinander kombiniert werden. So kann es beispielsweise äußerst vorteilhaft sein, einen Ka- nal mit seinen kanalspezifischen Einstellungen zu betreiben, es sei denn, eine bestimmte Anforderungsquelle mit eigenen Einstellungen hat diese A/D-Wandlung angefordert. Den anfor- derungsquellenspezifischen Einstellungen wird somit bei der Auswahl der Einstellungen gegenüber den kanalspezifischen Emstellungenen Priorität eingeräumt.
Neben den zuvor beschriebenen Parametern des A/D-Wandlers können auch andere Betriebsparameter der A/D-Wandleranordnung eingestellt werden, die beispielsweise bestimmte digitale Funktionen der A/D-Wandleranordnung m Form von Reaktionen auf eine A/D-Wandlung betreffen, wodurch eine Reduzierung der CPU-Last erzielt werden kann. So können beispielsweise bestimmte Parameter der Interrupterzeugung, einer Grenzwerterkennung oder einer Kurzschluß- oder Leiterbrucherkennung ka- nalspezifisch eingestellt oder aktiviert werden. Die vorliegende Erfindung wird nachfolgend unter Bezugnahme auf die beigefugte Zeichnung anhand eines bevorzugten Ausfuh- rungsbeispiels naher erläutert. Dabei zeigt
Fig. 1 ein Blockschaltbild einer A/D-Wandleranordnung gemäß der vorliegenden Erfindung, und
Fig. 2 ein Blockschaltbild einer bekannten A/D- Wandleranordnung .
Die in Fig. 1 gezeigte A/D-Wandleranordnung gemäß der vorliegenden Erfindung umfaßt als zentralen Bestandteil einen A/D- Wandler 6, dessen Aufgabe es ist, ein ihm zugefuhrtes analoges Signal abzustasten und zu wandeln. Der A/D-Wandler 6 kann beispielsweise nach dem Prinzip der "sukzessiven Approkimati- on und Ladungsumverteilng" aufgebaut sein. Ein gewandelter Abtastwert des jeweiligen analogen Signals wird m einem Ergebnisregister 7 gespeichert. Die von dem A/D-Wandler 6 zu verarbeitenden analogen Signale s nd mehreren Signalkanalen 2 zugeordnet, wobei jeweils ein zu verarbeitender Signalkanal 2 über einen externen analogen Multiplexer 3 ausgewählt und das analoge Signal des ausgewählten Signalkanals dem A/D-Wandler 6 zugeführt wird.
Die A/D-Wandleranordnung umfaßt mehrere A/D-Wandler-
Anforderungsquellen 1, die jeweils über Anforderungssignale 20 bestimmte zu wandelnde Signalkanale 2 anfordern können. Bei den Anforderungsquellen 1 kann es sich beispielsweise um eine programmierbare Zeitgebereinheit (Timer) handeln, die zeitlich gesteuert die Anforderungssignale 20 für den A/D- Wandler 6 erzeugt. Ebenso kann es sich um eine Hardware- Einrichtung handeln, die programmgesteuert die Anforderungssignale 20 erzeugt. Des weiteren kann eine Anforderungsquelle 1 auch durch eine Warteschlange (FIFO) realisiert sein, so daß von dieser Anforderungsquelle 1 für bestimmte Signalkanale 2 nacheinander entsprechend ihrer Position in der Warteschlange Anforderungssignale für eine A/D-Wandlung erzeugt werden. Darüber hinaus ist es auch möglich, daß es sich bei einer Anforderungsquelle 1 um eine Snychronisieremheit handelt, die synchron zu einem weiteren A/D-Wandler oder zu ei¬ nem externen Zeitgeber ein Anforderungssignal für eine A/D- Wandlung eines bestimmten Signalkanals 2 erzeugt. Schließlich kann eine Anforderungsquelle 1 auch ereigmsgetπggert ein Anforderungssignal 20 erzeugen. Selbstverständlich sind auch andere Arten von Anforderungsquellen 1 möglich.
Die einzelnen Anforderungssignale 20 der Anforderungsquellen 1 werden einer Steuereinheit 8 zugeführt, die davon abhangig gemäß einem bestimmten Schema den Multiplexer 3 zur Auswahl des jeweils zu wandelnden Signalkanals 2 ansteuert.
Der Steuereinheit 8 ist ein Emstellungsspeicher 13 zugeordnet, m dem für die einzelnen Signalkanale 2 kanalspezifische Einstellungen für bestimmte Betriebsparameter der A/D- Wandleranordnung gespeichert sind. Um den Datenumfang zu reduzieren, können die Signalkanale 2 auch m Gruppen zusammen- gefaßt sein, wobei für die einzelnen Gruppen unterschiedliche Einstellungen, d.h. für jede Anforderungsquelle eigene Einstellungen, abgespeichert sind. Ebenso können m diesem Emstellungsspeicher 13 anforderungsquellenspeziflsche Einstellungen für diese Betπebsparamter der A/D-Wandleranordnung gespeichert sein.
Die Steuereinheit 8 weist eine Emstellungspriorisierungslo- gik 9 auf, die abhangig von dem jeweils zu wandelnden Signalkanal 2 die diesem Signalkanal entsprechenden Einstellungen aus dem Emstellungsspeicher 13 ausliest. Dabei kann die
Priorisierungslogik derart ausgestaltet sein, daß sie den anforderungsquellenspezifischen Einstellungen Priorität gegenüber den eigentlichen kanalspezifischen Einstellungen derart zuweist, daß ein Signalianal nur dann mit den ihm eigenen ka- nalspezifischen Einstellungen betrieben wird, solange kein Anforderungssignal 20 einer Anforderungsquelle 1 vorliegt, für das m dem Speicher 13 anforderungsquellenspeziflsche Einstellungen gespeichert sind. Liegt hingegen ein Anforde¬ rungssignal 20 einer derartigen Anforderungsquelle 1 vor, sorgt die Anforderungspriorisierungslogik 9 dafür, daß die dieser Anforderungsquelle 1 zugewiesenen Einstellungen ausge- lesen und zur Einstellung der einstellbaren Betriebsparameter der A/D-Wandleranordnung verwendet werden.
Eine Einstellungsemheit 12 ist m Abhängigkeit von den durch die Emstellungspriorisierungslogik 9 ausgelesenen Emstel- lungen für die tatsächliche Anpassung der verschiedenen Betriebsparameter der A/D-Wandleranordnung verantwortlich. So kann von der Einstellungsemheit 12 beispielsweise em Em- stellsignal 4 erzeugt werden, welches unmittelbar zu einer entsprechenden Einstellung verschiedener Parameter des A/D- Wandlers 6 fuhrt. Die auf diese Weise kanalspezifisch einstellbaren Parameter des A/D-Wandlers 6 können z.B. die Auflosung (8, 10 oder 12 Bit) oder die Abtastzeit des A/D- Wandlers 6 betreffen. Dies ist sinnvoll, da die Genauigkeit der von dem A/D-Wandler 6 zur A/D-Wandlung abgetasteten Span- nung durch die verfugbare Aufladezeit des jeweils verwendeten Sample-and-Hold-Gliedes sowie die Ausgangsimpedanz der Ana- logsignalquelle bestimmt wird. Ebenso können die Wandlungszeit (auch die den internen Komparatoren zur Verfugung stehende Zeit tragt zur Genauigkeit des A/D-Wandlers 6 bei), die Kalibrierungszeit (mit zunehmender Zeitspanne für die Kalibrierung nach einer A/D-Wandlung kann em genaueres Ergebnis der nächsten Wandlung erzielt werden) oder der Meßbereich, d.h. die obere und untere Meßbereichsgrenze, kanalspezifisch eingestellt werden. Ebenso kann z.B. kanalspezifisch die Re- ferenzspannung des A/D-Wandlers 6 ausgewählt werden. Selbstverständlich sind auch andere Wandlerparameter denkbar, die kanalspezifisch einstellbar sein können.
Neben den zuvor beschriebenen Einstellungen, die unmittelbar den A/D-Wandler 6 betreffen, sind jedoch auch andere Einstellungen enkbar, welche weitere Funktionen der A/D- Wandleranordnung betreffen, die kanalspezifisch aktiviert oder deren Parameter kanalspezifisch eingestellt werden kön¬ nen. Dies erfolgt über em weiteres Emstell- oder Aktivierungssignal der Einstellungsemheit 12. Einige dieser mögli¬ chen (digitalen) Funktionen, welche jeweils von der Steuer- emheit 8 selbst wahrgenommen werden können, sollen nachfol¬ gend kurz erläutert werden.
Die in Fig. 1 gezeigte A/D-Wandleranordnung umfaßt eine programmierbare Interrupterzeugungseinrichtung 15. Je nach ge- wandeltem Signalkanal können unterschiedliche Aktionen notwendig sein. Die über das Einstellsignal 5 und die Einrichtung 15 realisierte einstellbare Interrupterzeugung erhöht die Emsatzmoglichkeiten der A/D-Wandleranordnung und ermöglicht die gezielte Einleitung kanalspeziflscher Aktionen mit einem minimalen Programmieraufwand.
Darüber hinaus ist gemäß Fig. 1 eine Funktion oder Einheit 14 zur Überwachung bestimmter Grenzwerte des jeweils zu wandelnden analogen Signals vorhanden. In vielen Applikationen ist es erforderlich, Analogwerte zu erfassen, aber nur bei Uber- oder Unterschreiten eines vorgegebenen Schwellen- oder Grenzwerts m Form einer Interrupterzeugung durch die Emπchutung 15 zu reagieren. Über das Einstellsignal 5 kann der jeweils zu überwachende obere und/oder untere Grenzwert kanalspezi- fisch programmiert werden, so daß insbesondere m Verbindung mit der intelligenten Interrupterzeugungseinrichtung 15 eine drastische Reduzierung der CPU-Last erzielt werden kann. Für jeden Signalkanal 2 können m dem Speicher 13 unterschiedliche Grenzwerte gespeichert sein.
Der Anschluß eines externen Multiplexers an die m Fig. 1 gezeigte A/D-Wandleranordnung kann ebenfalls durch die kanal- spezifische Erzeugung und Ausgabe von Steuersignalen unterstutzt werden. Zu diesem Zweck ist eine entsprechende Em- richtung 16 vorgesehen, die m Abhängigkeit von dem Einstellsignal 5 der Steuereinheit 8 entsprechende Steuersignale für αen (nicht gezeigten) externen Multiplexer erzeugt. Dabei ist insbesondere denkbar, daß e nach zu wandelndem Signalkanal 2 oder je nach anfordernder Anforderungsquelle 1 über den externen Multiplexer unterschiedliche Stellungen abgefragt wer¬ den .
Em m Fig. 1 gezeigter integrierter Mechanismus 17 zur Erkennung eines Kurzschlusses und/oder Leiterbruchs kann zur Fehlererkennung ebenfalls m Abhängigkeit von dem Emstellsi- gnal 5 kanalspezifisch aktiviert oder deaktiviert werden.
In verschiedenen Applikationen ist die synchrone Abtastung und A/D-Wandlung von zwei oder mehr analogen Signalkanalen 2 erforderlich. Daher ist eine Einrichtung 18 vorgesehen, die m Abhängigkeit von dem augenblicklich zu wandelnden Signal- kanal 2 gegebenenfalls eine Anforderung für eine A/D-Wandlung eines weiteren Signalkanals durch einen anderen A/D-Wandler erzeugt. Durch die m dem Speicher 13 abgelegten Emstellm- formationen kann f r jeden Signalkanal 2 festgelegt sein, ob eine taktsynchrone A/D-Wandlung durch einen anderen A/D- Wandler erforderlich ist und, wenn ja, durch welchen anderen A/D-Wandler welcher analoge Signalkanal gewandelt werden soll. Diese Informationen werden dann über das Emstellsignal 5 an die Einrichtung 18 weitergereicht.
Des weiteren ist gemäß Fig. 1 eine Einrichtung 19 vorgesehen, welche abhangig von dem Emstellsignal 5 Steuersignale für andere Baugruppen oder Module erzeugt, um diese entsprechend zu bemflussen. Dies ist immer dann erforderlich, wenn das Wandlungsergebnis eines Signalkanals 2 zu einem bestimmten Ereignis, beispielsweise einem Interrupt, fuhren sollte. Auf diese Weise kann beispielsweise die Not-Aus-Funktion einer PWM-Emheit oder dergleichen gesteuert werden.
Neben den zuvor erwähnten und anhand der m Fig. 1 gezeigten Einrichtungen 14-19 erläuterten Funktionen können weitere
Maßnahmen kanalspezifisch ergriffen werden, die ebenfalls von der Steuereinheit 8 durchgeführt werden können. So umfaßt die Steuereinheit 8 beispielsweise einen Ereignis¬ sensor 11, der das Auftreten eines bestimmten Ereignisses, beispielsweise eines bestimmten Interrupts, überwacht. Sollte das Wandlungsergebnis eines zuvor gewandelten Signalkanals 2 zu dem jeweils kanalspezifisch überwachten Ereignis fuhren, wird von der Steuereinheit 8 automatisch eine A/D-Wandlung eines anderen Signalkanals 2 angefordert bzw. eine andere Anforderungsquelle 1 aktiviert. Die für jeden Signalkanal 2 überwachten Ereignisse können wiederum m Form entsprechender Emstellmformationen kanalspezifisch in dem Speicher 13 abgelegt sein.
Ebenso ist denkbar, daß kanalspezifisch festgelegt ist, ob em Abtastwert des jeweils zu wandelnden Signalkanals 2 lediglich einmal oder mehrmals nacheinander gewandelt werden soll, um anschließend den Mittelwert der einzelnen Wandlungs- ergebnisse bilden und m dem Ergebnisregister 7 speichern zu können. Ist für einen Signalkanal 2 eine wiederholte A/D- Wandlung seiner Abtastwerte definiert, sorgt die Steuereinheit 8 entsprechend dafür, daß für einen entsprechend langen Zeitraum kein anderer Signalkanal 2 an den A/D-Wandler 6 durchgeschaltet bzw. kein Anforderungssignal 20 einer anderen Anforderungsquelle 1 veraroeitet wird.
Die Steuereinheit 8 kann auch eine Pπoπsierungslogik 10 aufweisen, welche zur prioπtatsgesteuerten Abarbeitung der von den unterschiedlichen Anforderungsquellen 1 eingehenden Anforderungssignale 20 vorgesehen ist. Zu diesem Zweck wird von der Priorisierungslogik 10 beispielsweise jeder A/D-
Wandleranforderung eine bestimmte Priorität zugewiesen und Anforderungen mit höherer Priorität vor Anforderungen mit niedrigerer Priorität verarbeitet. Allgemein kann die Reihenfolge αer durcnzufuhrenden Wandlungen nach bestimmten Ent- scheidungskriterien erfolgen, die als weitere Funktion der Steuereinheit 9 kanal- bzw. anforderungsquellenspezifisch einstellbar sind. So können beispielsweise für jede Anforde- rungsquelle 1 m dem Speicher 13 Informationen gespeichert sein, die für die jeweilige Anforderungsquelle 1 die Reihen¬ folge der Wandlungen der einzelnen Signalkanale 2 festlegen.
Die Priorisierungslogik 10 der Steuereinheit 8 kann insbesondere derart ausgestaltet sein, daß bei gleichzeitiger Anforderung eines Signalkanals 2 von mehreren Anforderungsquellen 1 kanalspezifisch entschieden wird, ob der jeweilige Signalkanal 2 nur einmal oder der Anzahl der Anforderungen entspre- chend oft gewandelt werden soll. Auch diese Informationen können für eden Signalkanal 2 m dem Speicher 13 abgelegt sein.
Darüber hinaus kann für jeden Signalkanal 2 und/oder für jede Anforderungsquelle 1 m Form entsprechender E stellmforma- tionen festgelegt sein, ob bei Eingehen einer Anforderung für eine A/D-Wandlung dieses Signalkanals 2, welcher eine höhere Priorität als einer augenblicklich durchgeführten A/D- Wandlung eines anderen Signalkanals 2 zugewiesen ist, die be- reits laufende A/D-Wandlung zu Ende gefuhrt oder zugunsten einer Abarbeitung der hoherpπoren Anforderung unterbrochen und erst spater, nämlich nach Beendigung der hoherpπoren A/D-Wandlung, beendet werden soll.
Die zuvor beschriebenen Beispiele machen deutlich, daß im Rahmen der vorliegenden Erfindung allgemein vorgeschlagen wird, bestimmte Betπebsparameter der A/D-Wandleranordnung kanalspezifisch einzustellen, um somit die A/D- Wandleranordnung m Abhängigkeit von dem jeweils zu wandeln- αen Signalkanal anzupassen. Die aufgeführten Emstellmoglich- keiten sind selbstverständlich lediglich beispielhaft zu verstehen, und es können auch abweichend von den erläuterten Emstellmoglicnkeiten andere Betriebsparameter bzw. Funktionen der A/D-Wandleranordnung kanalspezifisch eingestellt wer- den.

Claims

Patentansprüche
1. Verfahren zum A/D-Wandeln analoger Signale, wobei analoge Signale mehrerer Signalkanale (2) mit Hilfe em und derselben A/D-Wandleranordnung einer A/D-Wandlung unterzogen werden, d a d u r c h g e k e n n z e i c h n e t, daß m Abhängigkeit von dem jeweils zu wandelnden Signalkanal (2) bestimmte Betriebsparameter der A/D-Wandleranordnung ka- nalspezifisch eingestellt werden.
2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß als Betriebsparameter der A/D-Wandleranordnung Wandlerpa- rameter eines A/D-Wandlers (6) der A/D-Wandleranordnung kanalspezifisch eingestellt werden.
3. Verfahren nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, daß als Wandlerparameter des A/D-Wandlers (6) die Auflösung, die Abtastzeit, die Wandlungszelt, die Kalibrierungszeit und/oder der Meßbereich des A/D-Wandlers (6) kanalspezifisch eingestellt werden.
4. Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß m Abhängigkeit von dem jeweils zu wandelnden Signalkanal (2) die Amplitude des analogen Signals dieses Signalkanals (2) einer Grenzwertuberwachung unterzogen wird, wobei die wahrend der Grenzwertuberwachung überwachten Grenzwerte kanalspezifisch eingestellt werden.
5. Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß m Abhängigkeit von dem jeweils zu wandelnden Signalkanal (2) Interrupts kanalspezifisch erzeugt werden.
6. Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß m Abhängigkeit von dem jeweils zu wandelnden Signalkanal (2) em externer Multiplexer kanalspezifisch angesteuert wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß m Abhängigkeit von dem jeweils zu wandelnden Signalkanal (2) eine Kurzschluß- und/oder Leiterbruchuberwachung (17) kanalspezifisch aktiviert wird.
8. Verfahren nach einem der vorhergehenden Anspr che, d a d u r c h g e k e n n z e i c h n e t, daß m Abhängigkeit von dem jeweils zu wandelnden Signalkanal (2) kanalspezifisch eine synchrone A/D-Wandlung bei einer anderen A/D-Wandleranordnung angefordert wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß m Abhängigkeit von dem jeweils zu wandelnden Signalkanal (2) die A/D-Wandlung des analogen Signals dieses Signalkanals (2) kanalspezifisch mehrmals nacheinander durchgeführt und anschließend der Mittelwert der einzelnen Wandlungsergb isse gebildet wird.
10. Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß m Abhängigkeit von dem jeweils zu wandelnden Signalkanal
(2) das Auftreten eines bestimmten Ereignisses nach der A/D- Wandlung des analogen Signals dieses Signalkanals (2) überwacht wird, und daß nach Erkennen des Auftretens des bestimmten Ereignisses die Wandlung eines anderen Signalkanals (2) angefordert wird.
11. Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß m Abhängigkeit von dem jeweils zu wandelnden Signalkanal (2) das Auftreten eines bestimmten Ereignisses nach der A/D- Wandlung des analogen Signals dieses Signalkanals (2) überwacht wird, und daß nach Erkennen des Auftretens des bestimmten Ereignisses eine externe Baugruppeneinheit kanalspezifisch angesteuert wird.
12. Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß von mehreren Anforderungsmitteln (1) A/D-Wandlungen der einzelnen Signalkanale (2) angefordert werden, und daß jeder Anforderung eines Anforderungsmittels (1) eine bestimmte Priorität zugewiesen wird, wobei bei gleichzeitigem Vorliegen mehrerer Anforderungen die einzelnen Anforderungen pπoritatsabhangig abgearbeitet werden.
13. Verfahren nach Anspruch 12, d a d u r c h g e k e n n z e i c h n e t, daß bei Vorliegen einer Anforderung für eine A/D-Wandlung eines Signalkanals (2) wahrend einer laufenden A/D-Wandlung eines anderen Signalkanals (2), welche auf eine Anforderung mit niedrigerer Priorität als die vorliegende Anforderung zurückgeht, kanalspezifisch festgelegt wird, ob die laufende A/D- Wandlung beendet oder zugunsten eines Starts der durch die vorliegende Anforderung mit der höheren Priorität angeforderten A/D-Wandlung sofort unterbrochen wird.
14. Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß von mehreren Anforderungsmitteln (1) A/D-Wandlungen der einzelnen Signalkanale (2) angefordert werden, und daß bei Vorliegen mehrerer Anforderungen von unterschiedlichen Anforderungsmitteln (1) für einen A/D-Wandlung desselben Signalkanals (2) m Abhängigkeit von diesem Signalkanal (2) festgelegt wird, ob das analoge Signal dieses Signalkanals einmal oder mehrmals einer A/D-Wandlung unterzogen wird.
15. Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß jedem Signalkanal (2) kanalspeziflsche Einstellungen für die einzustellenden Betriebsparameter der A/D- Wandleranordnung zugeordnet werden, und daß bei Anforderung einer A/D-Wandlung eines bestimmten Signalkanals (2) die Betriebsparameter der A/D-Wandleranordnung Übereinstimmung mit den diesem Signalkanal (2) zugeordne- ten Einstellungen eingestellt werden.
16. Verfahren nach Anspruch 15, d a d u r c h g e k e n n z e i c h n e t, daß die Signalkanale (2) m Gruppen zusammengefaßt werden, denen jeweils gruppenspezifische Einstellungen der einzustellenden Betriebsparameter der A/D-Wandleranordnung zugeordnet werden, und daß bei Anforderung einer A/D-Wandlung eines Signalkanals (2) einer bestimmten Gruppe die Betriebsparameter der A/D- Wandleranordnung m Übereinstimmung mit den dieser Gruppe zugeordneten Einstellungen eingestellt werden.
17. Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß von mehreren Anforderungsmitteln (1) A/D-Wandlungen der einzelnen Signalkanale (2) angefordert werden, wobei jedem Anforderungsmittel (1) bestimmte Einstellungen der einzustellenden Betriebsparameter der A/D-Wandleranordnung zugeordnet werden, und daß für eine von einem bestimmten Anforderungsmittel (1) angeforderte A/D-Wandlung eines Signalkanals (2) die einzustellenden Betriebsparameter der A/D-Wandleranordnung m Übereinstimmung mit den diesem anfordernden Anforderungsmittel (1) zugeordneten Einstellungen eingestellt werden.
18. Verfahren nach Anspruch 17 und Anspruch 15 oder 16, d a d u r c h g e k e n n z e i c h n e t, daß die Betriebsparameter der A/D-Wandleranordnung m Übereinstimmung mit den dem zu wandelnden Signalkanal (2) zugeordneten Einstellungen eingestellt bleiben bis eine Anforderung für eine A/D-Wandlung von einem Anforderungsmittel (1) vorliegt, dem eigene Einstellungen für die einzustellenden Betriebsparameter der A/D-Wandleranordnung zugeordnet sind, wobei m diesem Fall die Betriebsparameter der A/D- Wandleranordnung m Übereinstimmung mit den dem anfordernden Anforderungsmittel (1) zugeordneten Einstellungen eingestellt werden.
19. A/D-Wandleranordnung, mit einem A/D-Wandler (6) zum A/D-Wandeln analoger Signale, und mit einer Auswahleinrichtung (3), welcher die analogen Signale mehrerer Signalkanale (2) zugeführt sind, zum Auswahlen eines zu wandelnden Signalkanals (2) und zum Zufuhren des analogen Signals des ausgewählten Signalkanals zu dem A/D- Wandler (6), d a d u r c h g e k e n n z e i c h n e t, daß eine Steuereinrichtung (8) vorgesehen ist, um in Abhängigkeit von dem jeweils zu wandelnden Signalkanal (2) bestimmte Betriebsparameter der A/D-Wandleranordnung kanalspezifisch einzustellen.
20. A/D-Wandleranordnung nach Anspruch 19, d a d u r c h g e k e n n z e i c h n e t, daß die Steuereinrichtung (8) derart ausgestaltet ist, daß sie als Betriebsparameter der A/D-Wandleranordnung Wandlerpa- rameter des A/D-Wandlers (6) kanalspezifisch eingestellt.
21. A/D-Wandleranordnung nach Anspruch 20, d a d u r c h g e k e n n z e i c h n e t, daß die Steuereinrichtung (8) derart ausgestaltet ist, daß sie als Wandlerparameter des A/D-Wandlers (6) die Auflosung, die Abtastzeit, die Wandlungszelt, die Kalibπerungszeit und/oder den Meßbereich des A/D-Wandlers (6) kanalspezifisch einstellt .
22. A/D-Wandleranordnung nach einem der Ansprüche 19-21, d a d u r c h g e k e n n z e i c h n e t, daß eine Grenzwertuberwachungsemrichtung (14) zur Überwachung der Amplitude des analogen Signals des jeweils zu wandelnden Signalkanals (2) m Bezug auf bestimmte Grenzwerte vorgesehen ist, und daß die Steuereinrichtung (8) derart ausgestaltet ist, daß sie die von der Grenzwertuberwachungsemπchtung (14) überwachten Grenzwerte in Abhängigkeit von dem jeweils zu wandelnden Signalkanal (2) kanalspezifisch einstellt.
23. A/D-Wandleranordnung nach einem der Ansprüche 19-22, d a d u r c h g e k e n n z e i c h n e t, daß eine Interrupterzeugungseinrichtung (15) zur Erzeugung von Interrupts der A/D-Wandleranordnung vorgesehen ist, und daß die Steuereinrichtung (8) derart ausgestaltet ist, daß sie m Abhängigkeit von dem jeweils zu wandelnden Signalkanal (2) die Interrupterzeugung durch die Interrupterzeugungseinrichtung (15) kanalspezifisch steuert.
24. A/D-Wandleranordnung nach einem der Ansprüche 19-23, d a d u r c h g e k e n n z e i c h n e t, daß die Steuereinrichtung (8) derart ausgestaltet ist, daß sie m Abhängigkeit von dem jeweils zu wandelnden Signalkanal (2) kanalspezifisch Steuersignale zur Ansteuerung eines externen Multiplexers erzeugt.
25. A/D-Wandleranordnung nach einem der Ansprüche 19-24, d a d u r c h g e k e n n z e i c h n e t, daß eine Einrichtung (17) zur Kurzschluß- und/oder Leiter- bruchuberwachung vorgesehen ist, und daß die Steuereinrichtung (8) derart ausgestaltet ist, daß sie die Einrichtung (17) zur Kurzschluß- und/oder Leiter- bruchuberwachung m Abhängigkeit von dem jeweils zu wandelnden Signalkanal (2) kanalspezifisch aktiviert.
26. A/D-Wandleranordnung nach einem der Ansprüche 19-25, d a d u r c h g e k e n n z e i c h n e t, daß die Steuereinrichtung (8) derart ausgestaltet ist, daß sie in Abhängigkeit von dem jeweils zu wandelnden Signalkanal (2) kanalspezifisch em Anforderungssignal für eine andere A/D-Wandleranordnung zur Durchfuhrung einer synchronen A/D- Wandlung erzeugt.
27. A/D-Wandleranordnung nach einem der Ansprüche 19-26, d a d u r c h g e k e n n z e i c h n e t, daß die Steuereinrichtung (8) derart ausgestaltet ist, daß sie m Abhängigkeit von dem jeweils zu wandelnden Signalkanal (2) eine mehrmalige Durchfuhrung der A/D-Wandlung des analogen Signals dieses Signalkanals (2) veranlaßt und anschließend den Mittelwert der einzelnen Wandlungsergebnisse bildet.
28. A/D-Wandleranordnung nach einem der Ansprüche 19-27, d a d u r c h g e k e n n z e i c h n e t, daß die Steuereinrichtung (8) eine Ereignisuberwachungsein- πchtung (11) umfaßt, um m Abhängigkeit von dem jeweils zu wandelnden Signalkanal (2) das Auftreten eines bestimmten Er- eignisses nach der A/D-Wandlung des analogen Signals dieses
Signalkanals (2) zu erfassen, wobei die Steuereinrichtung (8) derart ausgestaltet ist, daß sie nach Erkennen des Auftretens des bestimmten Ereignisses die Wandlung eines anderen Signalkanals (2) anfordert und/oder ein Steuersignal für eine ex- terne Baugruppenemheit erzeugt.
29. A/D-Wandleranordnung nach einem der Ansprüche 19-28, d a d u r c h g e k e n n z e i c h n e t, daß eine Vielzahl von Anforderungsmitteln (1) zum Anfordern von A/D-Wandlungen der einzelnen Signalkanale (2) vorgesehen sind, und daß die Steuereinrichtung (8) eine Priorisierungsemπchtung (10) umfaßt, welche jeder Anforderung eines Anforderungsmittels (1) eine bestimmte Priorität zuweist und bei gleichzeitigem Vorliegen mehrerer Anforderungen die einzelnen Anforde- rungen prioπtatsabhangig abarbeitet, wobei die Steuereinrichtung (8) derart ausgestaltet ist, daß sie bei Vorliegen einer Anforderung für eine A/D-Wandlung eines Signalkanals (2) wahrend einer laufenden A/D-Wandlung eines anderen Signalkanals (2), welche auf eine Anforderung mit niedrigerer Priorität als die vorliegende Anforderung zurückgeht, kanalspezifisch entscheidet, ob die laufende A/D- Wandlung beendet oder zugunsten eines Starts der durch die vorliegende Anforderung mit der höheren Priorität angeforderten A/D-Wandlung sofort unterbrochen wird.
30. A/D-Wandleranordnung nach einem der Ansprüche 19-29, d a d u r c h g e k e n n z e i c h n e t, daß eine Vielzahl von Anforderungsmitteln (1) zum Anfordern von A/D-Wandlungen der einzelnen Signalkanale (2) vorgesehen sind, und daß die Steuereinrichtung (8) derart ausgestaltet ist, daß sie bei Vorliegen mehrerer Anforderungen von unterschiedlichen Anforderungsmitteln (1) für einen A/D-Wandlung desselben Signalkanals (2) m Abhängigkeit von diesem Signalkanal (2) festlegt, ob das analoge Signal dieses Signalkanals (2) einmal oder mehrmals einer A/D-Wandlung unterzogen wird.
31. A/D-Wandleranordnung nach einem der Ansprüche 19-30, d a d u r c h g e k e n n z e i c h n e t, daß jedem Signalkanal (2) kanalspezifische Einstellungen für die einzustellenden Betriebsparameter der A/D- Wandleranordnung zugeordnet und m einer entsprechenden Spei- cheremπchtung (13) gespeichert sind, und daß die Steuereinrichtung (8) derart ausgestaltet ist, daß sie bei Anforderung einer A/D-Wandlung eines bestimmten Signalkanals (2) die Betriebsparameter der A/D-Wandleranordnung Übereinstimmung mit den αiesem Signalkanal (2) zugeordne- ten und m der Speicheremrichtung (13) gespeicherten Einstellungen einstellt.
32. A/D-Wandleranordnung nach einem der Ansprüche 19-31, d a d u r c h g e k e n n z e i c h n e t, daß eine Vielzahl von Anforderungsmitteln (1) zum Anfordern von A/D-Wandlungen der einzelnen Signalkanale (2) vorgesehen sind, wobei jedem Anforderungsmittel (1) bestimmte Einstellungen der einzustellenden Betriebsparameter der A/D- Wandleranordnung zugeordnet und in einer Speicheremrichtung (13) gespeichert sind, und daß die Steuereinrichtung (8) derart ausgestaltet ist, daß sie für eine von einem bestimmten Anforderungsmittel (1) angeforderte A/D-Wandlung eines Signalkanals (2) die emzustel- lenden Betriebsparameter der A/D-Wandleranordnung in Übereinstimmung mit den diesem anfordernden Anforderungsmittel (1) zugeordneten und m der Speicheremrichtung (13) gespeicherten Einstellungen einstellt.
32. A/D-Wandleranordnung nach Anspruch 30 und 31, d a d u r c h g e k e n n z e i c h n e t, daß die Steuereinrichtung (8) derart ausgestaltet ist, daß sie die Betriebsparameter der A/D-Wandleranordnung m Übereinstimmung mit den dem zu wandelnden Signalkanal (2) zuge- ordneten Einstellungen einstellt bis eine Anforderung für eine A/D-Wandlung von einem Anforderungsmittel (1) vorliegt, für das in der Speichereinrichtung (13) eigene Einstellungen für die einzustellenden Betriebsparameter der A/D- Wandleranordnung gespeichert sind, wobei die Steueremπch- tung (8) in diesem Fall die Betriebsparameter der A/D- Wandleranordnung in Übereinstimmung mit den dem anfordernden Anforderungsmittel (1) zugeordneten Einstellungen einstellt.
PCT/DE2000/002566 1999-08-02 2000-08-02 Verfahren zum a/d-wandeln analoger signale und entsprechende a/d-wandleranordnung WO2001010031A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/048,346 US6653963B1 (en) 1999-08-02 2000-08-02 Method and apparatus for the A/D conversion of analog signals and corresponding A/D converter arrangement

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19936329.3 1999-08-02
DE19936329A DE19936329B4 (de) 1999-08-02 1999-08-02 Verfahren zum A/D-Wandeln analoger Signale und entsprechende A/D-Wandleranordnung

Publications (2)

Publication Number Publication Date
WO2001010031A2 true WO2001010031A2 (de) 2001-02-08
WO2001010031A3 WO2001010031A3 (de) 2002-09-19

Family

ID=7916906

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2000/002566 WO2001010031A2 (de) 1999-08-02 2000-08-02 Verfahren zum a/d-wandeln analoger signale und entsprechende a/d-wandleranordnung

Country Status (3)

Country Link
US (1) US6653963B1 (de)
DE (1) DE19936329B4 (de)
WO (1) WO2001010031A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1304807A1 (de) * 2001-10-19 2003-04-23 Microchip Technology Incorporated Verfahren und Vorrichtung zur flexiblen Analog-/Digitalwandlung
WO2003085834A1 (de) * 2002-04-08 2003-10-16 Robert Bosch Gmbh Verfahren und vorrichtung zur funktionsprüfung eines analog-digital-wandlers sowie analog-digital-wandler

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10296743B4 (de) * 2002-01-31 2014-02-06 Mitsubishi Denki K.K. Analogeinheit
DE10229186B4 (de) * 2002-06-28 2011-04-14 Robert Bosch Gmbh Messdatenerfassungsschaltung und Verfahren zur Messdatenerfassung
GB2403858B (en) * 2003-07-10 2007-08-22 Samsung Electronics Co Ltd Analog-to-digital interfacing device and method of analog-to-digital interfacing
EP1652304A1 (de) * 2003-07-31 2006-05-03 Philips Intellectual Property & Standards GmbH Verfahren und anordnung zur mehrkanal-analog-digital wandlung
JP2005303575A (ja) * 2004-04-09 2005-10-27 Nec Electronics Corp Ａｄ変換装置とａｄ変換方法
US7428159B2 (en) * 2005-03-31 2008-09-23 Silicon Laboratories Inc. Digital PWM controller
US7426123B2 (en) * 2004-07-27 2008-09-16 Silicon Laboratories Inc. Finite state machine digital pulse width modulator for a digitally controlled power supply
US7142140B2 (en) * 2004-07-27 2006-11-28 Silicon Laboratories Inc. Auto scanning ADC for DPWM
FR2885239B1 (fr) * 2005-04-29 2007-07-27 Eurosmart Sa Boitier formant interface de connexion multivoies
US7212143B1 (en) * 2006-01-20 2007-05-01 Stmicroelectronics S.R.L. Circuit for selectively analog signals into digital codes
US7688560B2 (en) * 2006-03-24 2010-03-30 Ics Triplex Technology Limited Overload protection method
US7747405B2 (en) * 2006-03-24 2010-06-29 Ics Triplex Technology Ltd. Line frequency synchronization
US7729098B2 (en) * 2006-03-24 2010-06-01 Ics Triplex Technology Limited Overload protection method
US8166362B2 (en) * 2006-03-24 2012-04-24 Rockwell Automation Limited Fault detection method and apparatus for analog to digital converter circuits
US7476891B2 (en) * 2006-03-24 2009-01-13 Ics Triplex Technology, Ltd. Fault detection method and apparatus
EP1837991B1 (de) * 2006-03-24 2010-03-31 ICS Triplex Technology Limited Verfahren und Vorrichtung für Ausgangsstromsteuerung
US7504975B2 (en) * 2006-03-24 2009-03-17 Ics Triplex Technology Limited Method and apparatus for output current control
US7613974B2 (en) * 2006-03-24 2009-11-03 Ics Triplex Technology Limited Fault detection method and apparatus
JP5245211B2 (ja) * 2006-05-08 2013-07-24 富士通株式会社 監視システム
DE102006021411A1 (de) * 2006-05-09 2007-11-15 Semikron Elektronik Gmbh & Co. Kg A/D-Wandlerschaltung
DE102006038409B4 (de) 2006-08-17 2009-07-09 Infineon Technologies Ag Verfahren und Vorrichtung zum Erfassen eines Analogsignals unter Verwendung einer Auswahlschaltung
EP2068549A3 (de) * 2007-11-28 2012-12-26 Siemens Aktiengesellschaft Verfahren und Anordnung zur ortsbezogenen und zeitgenauen Abtastung von einem Drehkörper mit variabler Drehgeschwindigkeit
JP5155012B2 (ja) * 2008-05-23 2013-02-27 ルネサスエレクトロニクス株式会社 Ａｄ変換器及びデータ処理装置
US8299802B2 (en) * 2008-10-31 2012-10-30 Altera Corporation Method to digitize analog signals in a system utilizing dynamic analog test multiplexer for diagnostics
US8004442B2 (en) * 2009-04-23 2011-08-23 Infineon Technologies Ag Analog to digital converter (ADC) with comparator function for analog signals
ITMI20110926A1 (it) * 2011-05-24 2012-11-25 St Microelectronics Srl Arbitro per sequenze di conversioni analogico digitali.
US8633844B2 (en) * 2012-01-31 2014-01-21 Silicon Laboratories Inc. Performing digital windowing in an analog-to-digital converter (ADC)
US9024794B2 (en) * 2012-02-20 2015-05-05 Infineon Technologies Ag Virtual analog to digital converter
US9831889B1 (en) 2016-10-31 2017-11-28 Silicon Laboratories Inc. Converting large input analog signals in an analog-to-digital converter without input attenuation
US9742423B1 (en) 2016-10-31 2017-08-22 Silicon Laboratories Inc Separating most significant bits and least significant bits in charge storage elements of an analog-to-digital converter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532601A (en) * 1982-08-19 1985-07-30 Westinghouse Electric Corp. Automatic temperature calibration method and apparatus
US4654632A (en) * 1984-05-11 1987-03-31 Mitsubishi Denki Kabushiki Kaisha Analog-to-digital converter
DE4103240A1 (de) * 1991-02-02 1992-08-06 Licentia Gmbh Verfahren und anordnung zur umsetzung mehrerer, zugleich anliegender analoger signale in entsprechende digitale werte
US5736949A (en) * 1997-01-17 1998-04-07 Tritech Microelectronics International Pte, Ltd. Multiplexed analog-to-digital converter for relative and absolute voltage measurements

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016557A (en) 1975-05-08 1977-04-05 Westinghouse Electric Corporation Automatic gain controlled amplifier apparatus
JPS549563A (en) * 1977-06-24 1979-01-24 Toshiba Corp A-d converter
DE3303798A1 (de) * 1983-02-04 1984-08-09 Siemens AG, 1000 Berlin und 8000 München Verfahren zum einstellen von referenzspannungen an einem a/d-wandler
US5151866A (en) * 1990-03-30 1992-09-29 The Dow Chemical Company High speed power analyzer
JP3538867B2 (ja) 1993-03-19 2004-06-14 株式会社デンソー 内燃機関用ａ／ｄ変換制御装置
US5742513A (en) * 1996-05-15 1998-04-21 Abb Power T&D Company Inc. Methods and systems for automatic testing of a relay
DE19847662A1 (de) * 1998-10-15 2000-04-20 Siemens Ag A/D-Wandler

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532601A (en) * 1982-08-19 1985-07-30 Westinghouse Electric Corp. Automatic temperature calibration method and apparatus
US4654632A (en) * 1984-05-11 1987-03-31 Mitsubishi Denki Kabushiki Kaisha Analog-to-digital converter
DE4103240A1 (de) * 1991-02-02 1992-08-06 Licentia Gmbh Verfahren und anordnung zur umsetzung mehrerer, zugleich anliegender analoger signale in entsprechende digitale werte
US5736949A (en) * 1997-01-17 1998-04-07 Tritech Microelectronics International Pte, Ltd. Multiplexed analog-to-digital converter for relative and absolute voltage measurements

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1304807A1 (de) * 2001-10-19 2003-04-23 Microchip Technology Incorporated Verfahren und Vorrichtung zur flexiblen Analog-/Digitalwandlung
WO2003085834A1 (de) * 2002-04-08 2003-10-16 Robert Bosch Gmbh Verfahren und vorrichtung zur funktionsprüfung eines analog-digital-wandlers sowie analog-digital-wandler
US7307561B2 (en) 2002-04-08 2007-12-11 Robert Bosch Gmbh Method and device for functionally testing an analog to-digital converter and a corresponding analog-to-digital converter

Also Published As

Publication number Publication date
WO2001010031A3 (de) 2002-09-19
DE19936329B4 (de) 2008-03-27
US6653963B1 (en) 2003-11-25
DE19936329A1 (de) 2001-03-08

Similar Documents

Publication Publication Date Title
WO2001010031A2 (de) Verfahren zum a/d-wandeln analoger signale und entsprechende a/d-wandleranordnung
DE3902313C2 (de) Analog /Digitalwandler
DE3039901C2 (de) Digital-Analog-Wandler
EP1575013B1 (de) Sensor mit Multiplex-Datenausgang
DE3114924C2 (de) Schneller Zeittaktsignalgenerator
DE69520960T2 (de) Zeitgeber für ein automatisches testsystem mit hohen datenraten
EP1076847B1 (de) Verfahren zum a/d-wandeln analoger signale sowie entsprechende a/d-wandleranordnung
DE19725710A1 (de) Verfahren und Vorrichtung zur Leistungs- und Datenübermittlung auf gemeinsamen Leitungen
DE102016100643A1 (de) Analog-Digital-Wandler-Schaltungen und Verfahren zum Betreiben derselben
DE4121637C2 (de) Verfahren zur Prüfung von Steuergeräten und Prüfeinrichtung zur Durchführung des Verfahrens
WO1985000257A1 (en) Method and circuitry for reading the signal to be detected according to the signal value and independently from the frequency range
EP1315337A2 (de) Bus-Interface
DE3050784C2 (de) Binärkodierungsschaltung
DE102010018042A1 (de) Analog-Digital-Wandler (A/D-Wandler) mit Vergleichsfunktion für analoge Signale
EP1038357B1 (de) A/d-wandler
DE102006039900B4 (de) Signalausgabeeinheit und elektronische Steuereinheit
DE102018200379B4 (de) Sensoranordnung und Verfahren zum Betreiben einer Sensoranordnung
DE102005039450B4 (de) Verfahren und Netzwerk zur synchronen Bearbeitung und Bereitstellung von Daten
DE102019130765B4 (de) ADC-Abtastung und Verfahren für Optimierung der Ressourcennutzung unter Verwendung activer variabler Abtastung und activer variabler Phasensteuerung
DE102004027854B4 (de) Testvorrichtung und Verfahren zum Testen von zu testenden Schaltungseinheiten
EP3244325B1 (de) Verfahren zur zeitlich synchronisierten ausgabe und/oder zeitlich synchronisierten verarbeitung von signalen
DE10324940B4 (de) Verfahren und Steuergerät zum Ansteuern einer Mehrzahl von Kraftstoffventilen einer Brennkraftmaschine
EP0955582B1 (de) Zeitgeber für einen A/D-Wandler
DE602005004652T2 (de) Signal Generator
EP0831301B1 (de) Schaltungsanordnung und Verfahren zur Erzeugung mehrerer Analogsignale

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 10048346

Country of ref document: US

AK Designated states

Kind code of ref document: A3

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP