WO2000030166A1 - Verfahren zur herstellung von nanostrukturen in dünnen filmen - Google Patents

Verfahren zur herstellung von nanostrukturen in dünnen filmen Download PDF

Info

Publication number
WO2000030166A1
WO2000030166A1 PCT/DE1999/003683 DE9903683W WO0030166A1 WO 2000030166 A1 WO2000030166 A1 WO 2000030166A1 DE 9903683 W DE9903683 W DE 9903683W WO 0030166 A1 WO0030166 A1 WO 0030166A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
substrate
mask
formation
state reaction
Prior art date
Application number
PCT/DE1999/003683
Other languages
English (en)
French (fr)
Inventor
Siegfried Mantl
Ludger Kappius
Qing-Tai Zhao
Armin Antons
Original Assignee
Forschungszentrum Jülich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Jülich GmbH filed Critical Forschungszentrum Jülich GmbH
Priority to US09/831,456 priority Critical patent/US6648987B1/en
Priority to EP99962057A priority patent/EP1138064A1/de
Publication of WO2000030166A1 publication Critical patent/WO2000030166A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66643—Lateral single gate silicon transistors with source or drain regions formed by a Schottky barrier or a conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment

Definitions

  • the invention relates to a method for producing a layer having a sub-micro structure according to the preamble of claim 1. Furthermore, the invention relates to a component according to the preamble of claim 10.
  • Patent application PCT / DE 96/00172 describes a method for structuring silicide films which is based on the local oxidation of suicides. The method is disadvantageous only for single-crystal silicide layers. In the polycrystalline silicide layers form disadvantageously morphologically holes during the necessary oxidation at high temperatures.
  • the object is achieved by a method according to the entirety of the features according to claim 1.
  • the object is further achieved by a component according to the entirety of the features according to claim 10. Further expedient or advantageous embodiments or variants can be found in the references to one of these claims Subclaims.
  • a layer is first formed on a substrate. It was then recognized that suitable stresses were then used to form elastic tensions in at least one position of this layer that was predetermined for structuring. In the context of the invention, it was recognized that the layer should then be subjected to a voltage-dependent solid-state reaction.
  • the elastic tensions are formed in such a way that in the subsequent solid-state reaction via diffusion processes, de-stressing of the layer material at precisely this position is brought about due to the stress orientation. As a result, the layer is dissolved, which includes structuring the layer.
  • the type of structuring can be set depending on the choice of parameters, for example layer thickness, layer material and solid-state reaction parameters such as temperature and atmosphere. It may be sufficient that the solid-state reaction analogous to the publication "Karen Maex, Materials Science and Engineering, Rll (1993) 53-153", examples according to FIG. 49 (Ti on Si0 2 , Co on Si0 2 ), on a few monolayers limited.
  • a mask with one or more mask edges can be formed on the layer to be structured.
  • the tensions according to the invention are consequently formed in the layer near the respective mask edge as a prerequisite for structuring by the solid-state reaction.
  • the diffusion processes during the solid state reaction are modified by the elastic tension profile of the mask in such a way that a narrow line (for example 50 nm) forms in the thin film along the mask edge in a self-adjusting manner.
  • the method proposed here is used to produce the smallest, critical structures in the sub-micrometer range.
  • the method according to the invention can be used to form microelectronic or optoelectronic circuits.
  • the larger structures typically larger than 0.2 micrometers
  • the method according to the invention is suitable for producing the nanostructures directly — self-adjusting at the mask edges.
  • a cobalt disilicide (CoSi 2 ) layer formed on a silicon substrate can be structured using the method according to the invention. Due to the excellent conductivity, the high thermal stability and the compatibility with silicon, CoSi 2 is, in addition to TiSi 2, a particularly important material for contacting microchips. Source, drain and gate contacts can be carried out with these polycrystalline suicides. For the steadily smaller structure sizes, CoSi 2 shows considerable advantages over TiSi 2 , since the resistance of the conductor tracks is independent of the line width (at least up to 100 nm). Suicides as a material for structured layer formation can also be used for other microelectronic or optoelectronic applications. The use in Schottky barrier photodetectors may be mentioned as an example.
  • the method according to the invention is a method for structuring layers for nanotechnology, with which structures with a minimum dimension, in particular in the range of 50 nm or even smaller, can be realized.
  • the method advantageously uses conventional optical lithography for structuring a mask formed on a thin film (in particular Nitride layer) and a voltage-dependent solid-state action in the ultra-thin film formed on a substrate.
  • the solid-state reaction e.g. silicide formation
  • the line widths can be set within the scope of the method according to the invention.
  • the adjustability of the dimensioning of the structures shows a dependence of the film thickness, the thermal treatment and the mask structure. It is conceivable to form structures with dimensions in the range from 50 to 100 nm.
  • the advantages of the method according to the invention thus lie in the high resolving power of the structuring.
  • the process allows a high throughput, since the process is not dependent on the size of the substrate carrying the film to be structured.
  • the process includes technologically simple processes and therefore good reproducibility.
  • it is advantageously not necessary to use sub-micrometer masks that are complex to produce to form the sub-micrometer structures, in particular nanostructures.
  • the use of silicon-semiconductor standard processes is sufficient, without the need for further complex processes.
  • the method according to the invention is also applicable to others
  • the invention can be used in the field of nanoelectronics to form circuits, for example to form a NanoMOSFET. Furthermore, the invention can be used for the production of sensors having nanostructures, in particular in the field of optical components. But it is also adjustable to produce masks for nanostructuring using the method.
  • the starting structure is a layer system as shown in FIG. 1.
  • a thin 8 nm cobalt (co) layer and a 4 nm thick silicon layer were deposited with sputtering (or vapor deposition) and then with the layers serving as a mask, a thin Si0 2 layer (10 nm) and a silicon nitride Layer (eg 300 nm), covered.
  • the nitride layer was structured using conventional optical lithography and dry etching. The minimum structure size is, for example, 1 ⁇ m.
  • This structured nitride layer serves as a mask for the subsequent annealing process.
  • This masking technique is called 'LOCOS technology' in silicon technology and is used for the production of field oxides in MOSFET production [p.
  • the silicide-free line forms self-aligning along the mask edge ( Figure 1).
  • the width of the line is typically 30 to 200 nm. This can be set or varied by the choice of the layer thickness of the suicide which is formed, by the heat treatment and by the mask material and its structure. The line width is extremely even.
  • the thickness of the resulting silicide layer is 20 nm. This layer thickness is ideal for contacting nano-MOSFETs with gate lengths of less than 100 nm.
  • Example 2 Nanostructures in a titanium film on glass
  • a thin 20 nm thick titanium layer is placed on a Glass substrate (eg Si0 2 on Si) applied. This can be done by sputtering or vapor deposition.
  • the nitride mask is then produced, as in Example 1.
  • the layer structure is then annealed at a sufficiently high temperature until lines have formed in the titanium layer along the mask edges. The line width in the titanium film depends on the original titanium layer and the temperature treatment.
  • this method can be used to produce silicide nanostructures (FIG. 1), which are the basis for MOSFET transistors with ultra-short channel lengths (50-100 nm).
  • the processing of the component is particularly simple with the method according to the invention.
  • the structure shown in FIG. 1 below can be used directly for this.
  • the gate - the structured 50-100 nm wide line - of the transistor was pre-structured in the silicide layer (eg CoSi 2 ) using the method according to the invention.
  • a Schottky barrier MOSFET such as from JPSA Rishton, K. Ismail, J. 0. Chu and K. Chan, Microelectr. Closely.
  • the left silicide contact produced according to the invention can be used as the source and the middle one as the drain, since CoSi 2 forms a Schottky contact to the substrate silicon (Schottky barrier height 0.42 eV on p-Si).
  • the gate oxide can then be generated by thermal oxidation (eg high pressure oxidation).
  • the gate contact can also be manufactured using customary methods.
  • the nitride mask is used for isolation and passivation.
  • the method according to the invention can be used to produce nano-structures in thin films, lines being formed in an ultra-thin film, for example in the range from 1 to 100 nm, by local, elastic stresses and thermal treatment.
  • These linear structuring can have a width of a few nanometers to 300 nm or more.
  • a substrate in the sense of the invention is also understood to be a layer lying below the layer to be structured, which layer is indirectly or directly connected to a carrier.
  • a metal such as Co, Ti, Ni, Pd, Pt, W, Ta or Nb on silicon can be used as the material of the layer.
  • a silicide is formed during the thermal treatment, which is laterally structured by the local stresses.
  • a photolithographically structured mask for example in the form of an Si 3 N 4 / Si0 2 layer, can be formed on the film to be structured.
  • the method according to the invention can alternatively be designed such that a locally limited solid-state reaction takes place in the region of the exposed layer through an opening in the mask.
  • temperature treatment it can be used as
  • Tempering atmosphere N 2 or 0 2 are used.
  • the local solid-state reaction has the consequence that the film is locally depleted and this (due to the structuring) of the original in the area covered by the mask.
  • the layer formed as a thin film can be covered by a thin protective layer (eg silicon) in order to avoid oxidation, for example.
  • a thin protective layer eg silicon
  • an SiO 2 layer and an Si 3 N 4 layer can be formed on the layer to be structured and the latter can be structured photolithographically.
  • the method according to the invention for producing a layer having a sub-micrometer structure can be formed on a substrate in such a way that a layer or a multiple layer is first formed on a substrate, and means for forming elastic stresses are formed at at least one predetermined position of this layer and then the following thermally induced layer formation - by reaction with the substrate or by reaction within the multiple layers - is locally modified by the stresses applied so that a new, directly structured alloy layer is formed, as in Example 1.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer eine Sub-Mikrometerstruktur aufweisenden Schicht auf einem Substrat, wobei zunächst auf einem Substrat eine Schicht gebildet wird. Des weiteren werden Mittel zur Ausbildung elastischer Spannungen an wenigstens einer vorgegebenen Position dieser Schicht gebildet und sodann die Schicht mit einer spannungsabhängigen Festkörperreaktion beaufschlagt. Hierbei kommt es zu einer Materialtrennung und folglich zu einer Strukturierung der Schicht an dieser Position.

Description

B e s c h r e i b u n g
Verfahren zur Herstellung von Nanostrukturen in dünnen Filmen
Die Erfindung betrifft ein Verfahren zur Herstellung einer eine Sub- ikro eterstruktur aufweisenden Schicht gemäß dem Oberbegriff des Anspruchs 1. Desweiteren betrifft die Erfindung ein Bauelement gemäß dem Oberbegriff des Anspruchs 10.
Als Stand der Technik ist es bekannt, zur Herstellung von Submi- krometerstrukturen, die optische Lithographie einzusetzen. Dabei wird mit Hilfe einer Maskentechnik beleuchtungsunterstützt die gewünschte Nanostrukturierung gebildet. Die Verwendung von kurz- welligem UV-Licht erlaubt in Projektionsbelichtung mit aufwendigen Steppern eine Auflösung von bis zu 180 nm.
Bekannte Verfahren mit besserer Auflösung, wie die Röntgenlithographie, die Elektronenstrahl-Projektionslithographie, die Io- nenstrahllithographie oder Imprint-Verfahren sind in Entwicklung (L.R. Harriott, Materials Science in Semiconductor Processing 1 (1998) 93 -97) . Diese Verfahren bedingen nachteilig einen sehr hohen technischen Aufwand und damit verbundene hohe Kosten.
Man ist deshalb bestrebt, Verfahren zu entwickeln, die auf
Selbstorganisation oder anderen selbststeuernden Prozessen beruhen. Zur Erzielung eines hohen Durchsatzes solcher Strukturen in der Produktion ist es zudem erwünscht, parallel arbeitende Verfahren bereitzustellen. In der Patentanmeldung PCT/DE 96/00172 wird ein Verfahren zur Strukturierung von Silizidfilmen beschrieben, das auf der lokalen Oxidation von Suiziden beruht. Nachteilig findet das Verfahren nur für einkristalline Silizid- schichten praktische Anwendung. In den polykristallinen Silizid- schichten bilden sich während der dafür nötigen Oxidation bei hohen Temperaturen nachteilig morphologisch Löcher.
Es ist deshalb Aufgabe der Erfindung, ein Verfahren zur Herstel- lung einer Nanostruktur bereitzustellen, das es erlaubt, Nano- strukturen auch in polykristallinen Schichten mit einem selbststeuernden Prozess, d. h. ohne die kleinen Strukturen direkt zu schreiben, herzustellen.
Die Aufgabe wird gelöst durch ein Verfahren gemäß der Gesamtheit der Merkmale nach Anspruch 1. Die Aufgabe wird ferner gelöst durch ein Bauelement gemäß der Gesamtheit der Merkmale nach Anspruch 10. Weitere zweckmäßige oder vorteilhafte Ausführungsformen oder Varianten finden sich in den auf jeweils einen dieser Ansprüche rückbezogenen Unteransprüchen.
Gemäß Patentanspruch 1 wird zur Herstellung einer eine Sub-Mi- krometerstruktur aufweisenden Schicht auf einem Substrat, zunächst auf einem Substrat eine Schicht gebildet. Es wurde er- kannt, sodann mit geeigneten Mitteln elastische Spannungen an wenigstens einer zur Strukturierung vorgegebenen Position dieser Schicht zu bilden. Im Rahmen der Erfindung wurde erkannt, sodann die Schicht mit einer spannungsabhängigen Festkörperreaktion zu beaufschlagen.
Die elastischen Spannungen werden derart gebildet, damit in der Schicht bei der anschließenden Festkörperreakion über Diffusionsprozesse eine durch die Spannungsorientierung bedingte Entreicherung des Schichtmaterials an eben dieser Position her- beigeführt wird. Damit wird im Ergebnis die Schicht aufgelöst, was eine Strukturierung der Schicht beinhaltet. Je nach Wahl der Parameter, beispielsweise Schichtdicke, Schichtmaterial und Festkörperreaktionsparameter wie Temperatur und Atmosphäre, kann die Art der Strukturierung eingestellt werden. Es kann hinreichend sein, daß sich die Festkörperreaktion analog zur Druckschrift „Karen Maex, Materials Science and Engeneering, Rll (1993) 53-153", Beispiele gemäß Fig. 49 (Ti auf Si02 , Co auf Si02) , auf wenige Monolagen beschränkt.
Zur Bildung der elastischen Spannungen kann auf der zu strukturierenden Schicht eine Maske mit einer oder mehreren Maskenkanten gebildet werden. Dabei werden nahe der jeweiligen Maskenkante folglich die erfindungsgemäßen Spannungen in der Schicht gebildet als Voraussetzung für die Strukturierung durch die Festkörperreaktion. Es ist aber auch vorstellbar, alternativ oder kummulativ in dem die Schicht tragenden Substrat das Substratmaterial lokal so zu modifizieren, daß an den entsprechenden Schichtpositionen die Spannungen gebildet werden. Eine sol- ehe Modifikation kann in Form einer Ionenimplantation oder durch thermische Behandlung (Laserbehandlung) entweder vor oder nach der Bildung der Schicht auf dem Substrat erfolgen.
Es wurde im Rahmen der Erfindung erkannt, zur Strukturierung einer auf einem Film gebildeten Maske, die konventionelle optische Lithographie einzusetzen. Es wurde erkannt, daß an der li- nienförmig verlaufenden Maskenkante einer solchen Maske einerseits Spannungslinien oder Spannungspunkte auf dem zu strukturierenden Film gebildet und andererseits demzufolge bei Beauf- schlagung mit einer Festkörperreaktion diese Reaktion spannungsabhängig in dem dünnen Film erfolgt.
Dabei wurde zudem erkannt, daß die Diffusionsvorgänge während der Festkörperreaktion, beispielsweise als Legierungsbildung, insbesondere als Silizidbildung, durch das elastische Spannungsprofil der Maske so modifiziert werden, daß sich eine schmale Linie (z.B. 50 nm) im dünnen Film entlang der Maskenkante selbstjustierend bildet. Das hier vorgeschlagene Verfahren dient der Herstellung kleinster, kritischer Strukturen im Sub-Mikrometerbereich. Angewendet werden kann das erfindungsgemäße Verfahren zur Bildung von mikroelektronischen oder optoelektronischen Schaltungen. Die größeren Strukturen (typischerweise größer 0.2 Mikrometer) können mittels bekannter photolithographischer Verfahren gebildet werden. Das erfindungsgemäße Verfahren ist geeignet, die Nano- strukturen direkt - selbstjustierend an den Maskenkanten - zu erzeugen.
Besonders vorteilhaft ist der Einsatz des erfindungsgemäßen Verfahrens für das Materialsystem Suizide auf Silizium. Beispielsweise kann mit Hilfe des erfindungsgemäßen Verfahrens eine auf einem Silizium-Substrat gebildete Kobaltdisilizid (CoSi2) -Schicht strukturiert werden. Aufgrund der ausgezeichneten Leitfähigkeit, der hohen thermischen Stabilität und der Kompatiblität mit Silizium ist CoSi2 neben TiSi2 ein besonders wichtiges Material zur Kontaktierung von Mikrochips. Source, Drain und Gatekontakte können mit diesen polykristallinen Suiziden ausgeführt werden. Für die stetig kleiner werdenden Strukturgrößen zeigt CoSi2 gegenüber TiSi2 erhebliche Vorteile, da der Widerstand der Leiterbahnen unabhängig von der Linienbreite (mindestens bis 100 nm) ist. Suizide als Material zur strukturierten Schichtbildung können auch für andere mikroelektronische oder optoelektronische Anwendungen eingesetzt werden. Beispielhaft sei der Einsatz in Schottky-Barrieren-Photodetektoren erwähnt .
Im Ergebnis handelt es sich bei dem erfindungsgemäßen Verfahren um Verfahren zur Strukturierung von Schichten für die Nanotech- nologie, mit dem Strukturen mit einer minimalen Abmessung, insbesondere im Bereich von 50 nm oder sogar noch kleiner, realisiert werden können. Das Verfahren bedient sich in vorteilhafter Weise der konventionellen optischen Lithographie zur Strukturierung einer auf einem dünnen Film gebildeten Maske (insbesondere Nitridschicht) und einer spannungsabhängigen Festkörper eaktion in dem auf einem Substrat gebildeten ultradünnen Film. Die Festkörperreaktion (z. B. Silizidbildung) wird durch das elastische Spannungsprofil der Maske (Nitridschicht) so modifiziert, daß sich eine schmale gleichförmige Linie im dünnen Film (z.B. Suizid) entlang der Maskenkante selbstjustierend bildet. Die Linienbreiten sind im Rahmen des erfindungsgemäßen Verfahrens einstellbar. Dabei zeigt die Einstellbarkeit der Dimensionierung der Strukturen eine Abhängigkeit der Filmdicke, der thermischen Behandlung und dem Maskenaufbau. Es ist vorstellbar, Strukturen mit Abmessungen im Bereich von 50 bis 100 nm zu bilden.
Die Vorteile des erfindungsgemäßen Verfahrens liegen somit in einem hohen Auflösungsvermögen der Strukturierungen. Zudem er- laubt das Verfahren einen hohen Durchsatz, da das Verfahren nicht abhängig ist von der Größe des den zu strukturierenden Film tragenden Substrats. Darüber hinaus beinhaltet das Verfahren technologisch einfache Prozesse und daher gute Reproduzierbarkeit. Insbesondere ist es in vorteilhafter Weise nicht erfor- derlich, aufwendig herstellbare Sub-Mikrometer-Masken zur Bildung der Sub-Mikrometer-Strukturen, insbesondere Nanostrukturen, einzusetzen. Zur Anwendung des Verfahrens in der Silizium-Technologie genügt der Einsatz von Silizium-Halbleiter-Standardprozessen, ohne daß weitere aufwendige Prozesse erforderlich sind. Schließlich ist das erfindungsgemäße Verfahren auch auf andere
Materialsysteme und andere spannungsabhängige Festkörperreaktionen übertragbar.
Die Erfindung kann Einsatz finden im Bereich der Nanoelektronik zur Bildung von Schaltungen, wie zum Beispiel zur Bildung eines NanoMOSFET. Desweiteren kann die Erfindung zur Herstellung von Nanostrukturen aufweisenden Sensoren, insbesondere im Bereich optischer Bauelemente, eingesetzt werden. Es ist aber auch vor- stellbar, mittels des Verfahrens Masken für die Nanostrukturie- rung herzustellen.
Die Erfindung ist im weiteren an Hand von Figur 1 und Ausfüh- rungsbeispielen näher erläutert.
Ausführungsbeispiele
Im folgenden finden sich mehrere Ausführungsbeispiele im Rahmen der Erfindung beschrieben.
1. Herstellung von Nanostrukturen in ultradünnen Kobaltdisili- zidfilmen auf Silizium
Ausgangsstruktur ist ein Schichtsystem wie in Figur 1 darge- stellt. Eine dünne 8 nm Kobalt- (Co-) Schicht und eine 4 nm dicke Siliziumschicht wurden mit Sputtern (oder Aufdampfen) abgeschieden und anschließend mit den als Maske dienenden Schichten, einer dünnen Si02-Schicht (10 nm) und einer Silizium-Nitrid- Schicht (z.B. 300 nm) , abgedeckt. Die Nitridschicht wurde mit konventioneller optischer Lithographie und Trockenätzen strukturiert. Die minimale Strukturgröße beträgt beispielsweise 1 μm. Diese strukturierte Nitridschicht dient als Maske für den folgenden Temperprozess . Diese Maskentechnik wird in der Siliziumtechnologie 'LOCOS-Technologie' genannt und wird für die Her- Stellung von Feldoxiden bei der MOSFET-Produktion verwendet [S. Wolf und R. N. Tauber, Silicon Processing for the VLSI Era Vol. 1, Lattice Press, Sunset Beach, California 1989) . Anschließend wurde die Probe bei 750°C 1 min lang in Stickstoff getempert, um das Metall Kobalt (Co) durch Festkörperreaktion in das Silizid CoSi2 umzuwandeln. Das Metall reagiert bei diesen Temperaturen mit dem darunterliegenden Silicium. Diese Silizid- bildung ist ein Standardprozess in der Halbleiterbauelementefertigung und wird meist in Quarzlampenöfen (rapid ther al annealing (RTA) ) ausgeführt (K. Maex, Materials Science and Engineering Rll (1993) 53-153) . Im Rahmen der Erfindung wird aufgrund der hohen punktuellen Spannungen an der Maskenkante im dünnen Film (Figur 1) eine sehr gleichmäßige Linie in der Sili- zidschicht parallel zur Maskenkante (selbstjustierend) ausgebildet und diese dadurch strukturiert. Das Silizid entsteht wegen der hohen elastischen Spannungen an diesen Stellen erst gar nicht. Es wurde erkannt, daß die elastischen Spannungen das Dif- fusionsverhalten der Atome modifizieren. Das Spannungsprofil erzeugt einen Gradienten für die Diffusion der an der Reaktion beteiligten Atome. Dies führt im Ergebnis zu einer linienförmigen Strukturierung der Silizidschicht .
Die silizidfreie Linie bildet sich selbstjustierend entlang der Maskenkante (Figur 1) . Die Breite der Linie beträgt typischerweise 30 bis 200 nm. Diese läßt sich durch die Wahl der Schichtdicke des entstehenden Suizides, durch die Temperaturbehandlung und durch das Maskenmaterial und deren Aufbau einstellen oder variieren. Die Linienbreite ist äußerst gleichmäßig. Die Dicke der entstandenen Silizidschicht beträgt 20 nm. Diese Schichtdicke ist ideal für die Kontaktierung von Nano-MOSFETs mit Gatelängen kleiner 100 nm.
2. Beispiel: Nanostrukturen in einem Titanfilm auf Glas
Vergleichbar wie in Figur 1 für das vorangegangene Beispiel skizziert, wird eine dünne 20 nm dicke Titanschicht auf einem Glas-Substrat (z.B. Si02 auf Si) aufgebracht. Dies kann durch Aufsputtern oder Aufdampfen geschehen. Anschließend wird - wie in Beispiel 1 - die Nitridmaske hergestellt. Die Schichtstruktur wird dann bei ausreichend hoher Temperatur so lange getempert, bis entlang der Maskenkanten Linien in der Titanschicht entstanden sind. Die Linienbreite im Titanfilm hängt von der ursprünglichen Titanschicht und der Temperaturbehandlung ab.
3. Anwendungsbeispiel: Ultrakurzkanal - Schottky-Barrieren- MOSFET
Wie in Beispiel 1 gezeigt, können mit diesem Verfahren Silizid- Nanostrukturen (Figur 1) hergestellt werden, die Basis für MOSFET-Transistoren mit ultrakurzen Kanallängen (50 - 100 nm) sind. Die Prozessierung des Bauelementes wird mit dem erfindungsgemäßen Verfahren besonders einfach. Die in Figur 1 unten dargestellte Struktur kann hierfür direkt verwendet werden. Das Gate - die strukturierte 50 - 100 nm breite Linie - des Transi- stors wurde mit dem erfindungsgemäßen Verfahren in der Silizidschicht (z.B. CoSi2) vorstrukturiert. Für einen Schottky-Barrie- ren MOSFET wie zum Beispiel aus J.P. S.A. Rishton, K. Ismail, J. 0. Chu und K. Chan, Microelectr. Eng. 35 (1997) 361 bekannt ist, kann der erfindungsgemäß hergestellte linke Silizidkontakt als Source und der mittlere als Drain verwendet werden, da CoSi2 einen Schottky-Kontakt zum Substrat-Silizium bildet (Schottky- Barrierenhöhe 0.42 eV auf p-Si) . Das Gateoxid kann anschließend durch thermische Oxidation (z.B. Hochdruck-Oxidation) erzeugt werden. Ebenso kann der Gatekontakt mit üblichen Verfahren ge- fertigt werden. Die Nitridmaske dient der Isolation und Passi- vierung. Im Rahmen der Erfindung wird noch ausgeführt:
Das erfindungsgemäße Verfahren kann zur Herstellung von Nano- Strukturen in dünnen Filmen Einsatz finden, wobei in einem ultradünnen Film, beispielsweise im Bereich von 1 bis 100 nm durch lokale, elastische Spannungen und thermische Behandlung - gleichförmige - Linien gebildet werden. Diese linienförmigen Strukturierungen können eine Breite von wenigen Nanometer bis 300 nm oder mehr aufweisen.
Als Substrat im Sinne der Erfindung wird auch eine unterhalb der zu strukturierenden Schicht liegende Schicht verstanden, die mittelbar oder unmittelbar mit einem Träger verbunden ist.
Als Material der Schicht, kann ein Metall, wie zum Beispiel Co, Ti, Ni, Pd, Pt, W, Ta oder Nb auf Silicium eingesetzt werden. Auf diese Weise bildet sich während der thermischen Behandlung ein Silizid, das durch die lokalen Spannungen lateral struktu- riert wird.
Zur Bildung der elastischen Spannungen kann eine photolithographisch strukturierte Maske, beispielsweise in Form einer Si3N4/Si02-Schicht auf dem zu strukturierenden Film gebildet wer- den.
Das erfindungsgemäße Verfahren kann alternativ so ausgebildet sein, daß durch eine Öffnung in der Maske vorgegeben eine lokal begrenzte Festkörperreaktion im Bereich der freiliegenden Schicht erfolgt. Im Falle einer Temperaturbehandlung kann als
Temperatmosphäre N2 oder 02 zum Einsatz kommen. Die lokal verlaufende Festkörperreaktion hat zur Folge, daß dadurch der Film lokal abgereichert und dieser (durch die Strukturierung) vom ur- sprünglichen Film im Bereich, der von der Maske abgedeckt ist, getrennt wird.
Die als dünner Film ausgebildete Schicht kann durch eine dünne Schutzschicht (z.B. Silicium) abgedeckt werden, um z.B. eine Oxidation zu vermeiden. Zur Bildung einer Maske kann auf der zu strukturierenden Schicht eine Si02-Schicht und auf dieser eine Si3N4-Schicht gebildet werden und letztere photolithographisch strukturiert werden.
Im Rahmen der Erfindung kann das erfindungsgemäße Verfahren zur Herstellung einer eine Sub-Mikrometerstruktur aufweisenden Schicht auf einem Substrat so ausgebildet sein, daß zunächst auf einem Substrat eine Schicht oder eine Mehrfachschicht gebildet wird, Mittel zur Ausbildung elastischer Spannungen an wenigsten einer vorgegebenen Position dieser Schicht gebildet werden und sodann die folgende thermisch induzierte Schichtbildung - durch Reaktion mit dem Substrat oder durch Reaktion innerhalb der Mehrfachschichten - durch die aufgeprägten Spannungen lokal so modifiziert wird, daß eine neue, unmittelbar strukturierte Legierungsschicht entsteht, wie im Beispiel 1.
Es ist im Rahmen der Erfindung auch vorstellbar, wie in Beispiel 2 beispielhaft mit Titan auf Glas ausgeführt, sodann die Selbstdiffusion in der Schicht auf einem inerten Substrat während einer Temperbehandlung durch die aufgeprägten Spannungen lokal so zu modifizieren, daß die Schicht (ohne chemische Festkörperreaktion) an den Spannungspunkten auseinanderfließt oder sich anreichert und sich dabei selbst strukturiert.

Claims

Patentansprüche
1. Verfahren zur Herstellung einer eine Sub-Mikrometerstruktur aufweisenden Schicht auf einem Substrat, wobei zunächst auf einem Substrat eine Schicht gebildet wird, dadurch gekennzeichnet, daß
- Mittel zur Ausbildung elastischer Spannungen an wenigstens einer vorgegebenen Position dieser Schicht gebildet werden und
- sodann die Schicht mit einer spannungsabhängigen Festkörperreaktion beaufschlagt wird.
2. Verfahren nach Anspruch 1, gekennzeichnet durch die Bildung einer Maske auf der Schicht, wobei die Schicht zur Ausbildung elastischer Spannungen an wenigstens einer Position der Schicht im Bereich dieser Position eine Kante mit einer der vorgesehenen Strukturierung der Schicht entspre- chenden, insbesondere linienförmigen Form aufweist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Substrat in dem Substratbereich, der an diese Position angrenzt, oder in den Substratbereichen, die an jeweils diesen Positionen angrenzen, zur Ausbildung elastischer Spannungen in dieser Schicht lokal modifiziert wird.
Verfahren nach Anspruch 3, gekennzeichnet durch Ionenimplantation oder Laserbehandlung zur lokalen Modifikation des Substrats.
Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch ein Metall, insbesondere Co, Ti, Ni, Pd, Pt, W, Ta oder Nb, als Material zur Bildung der Schicht auf dem Substrat.
6. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Legierungsbildung als spannungsabhängige Festkörperreaktion.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur Legierungsbildung als spannungsabhängige Festkörperreaktion eine Silizid- bildung vorgesehen wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch CoSi2 oder TiSi2 als Material zur Silizidbildung.
9. Verfahren nach einem der Ansprüche 2 bis 6, gekennzeichnet durch Si02 und Si3N4 als Materialien zur Bildung der Maske.
10. Bauelement, insbesondere Sensor, Schaltung oder optisches Bauelement, mit einer oder mehrerer nach einem der Verfahren gemäß einem der Ansprüche 1 bis 10 hergestellter Strukturen.
PCT/DE1999/003683 1998-11-18 1999-11-18 Verfahren zur herstellung von nanostrukturen in dünnen filmen WO2000030166A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US09/831,456 US6648987B1 (en) 1998-11-18 1999-11-18 Method for producing nanostructures in thin films
EP99962057A EP1138064A1 (de) 1998-11-18 1999-11-18 Verfahren zur herstellung von nanostrukturen in dünnen filmen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19853023.4 1998-11-18
DE19853023A DE19853023A1 (de) 1998-11-18 1998-11-18 Verfahren zur Herstellung von Nanostrukturen in dünnen Filmen

Publications (1)

Publication Number Publication Date
WO2000030166A1 true WO2000030166A1 (de) 2000-05-25

Family

ID=7888106

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1999/003683 WO2000030166A1 (de) 1998-11-18 1999-11-18 Verfahren zur herstellung von nanostrukturen in dünnen filmen

Country Status (4)

Country Link
US (1) US6648987B1 (de)
EP (1) EP1138064A1 (de)
DE (1) DE19853023A1 (de)
WO (1) WO2000030166A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1707994A1 (de) * 2005-03-28 2006-10-04 Matsushita Electric Works, Ltd. Laser-Oberflächenbehandlung

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10110234A1 (de) * 2001-03-02 2002-09-05 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung von Strukturen im Nanometerbereich
DE10157627A1 (de) 2001-11-26 2003-06-12 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer Schicht auf einem Substrat
US8597089B2 (en) * 2005-07-08 2013-12-03 Praxair Technology, Inc. System and method for treating live cargo such as poultry with gas

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131487A (en) * 1977-10-26 1978-12-26 Western Electric Company, Inc. Gettering semiconductor wafers with a high energy laser beam
WO1999005711A1 (fr) * 1997-07-22 1999-02-04 Commissariat A L'energie Atomique Realisation de microstructures ou de nanostructures sur un support

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4227944A (en) * 1979-06-11 1980-10-14 General Electric Company Methods of making composite conductive structures in integrated circuits
JPS59210642A (ja) * 1983-05-16 1984-11-29 Hitachi Ltd 半導体装置の製造方法
DE19503641A1 (de) * 1995-02-06 1996-08-08 Forschungszentrum Juelich Gmbh Schichtstruktur mit einer Silicid-Schicht, sowie Verfahren zur Herstellung einer solchen Schichtstruktur
GB2320134A (en) * 1996-12-04 1998-06-10 United Microelectronics Corp Salicide electrodes for semiconductor devices
JPH1126458A (ja) * 1997-06-30 1999-01-29 Sanyo Electric Co Ltd 半導体装置とその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131487A (en) * 1977-10-26 1978-12-26 Western Electric Company, Inc. Gettering semiconductor wafers with a high energy laser beam
WO1999005711A1 (fr) * 1997-07-22 1999-02-04 Commissariat A L'energie Atomique Realisation de microstructures ou de nanostructures sur un support

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
FORNARA P ET AL: "MODELING OF LOCAL REDUCTION IN TISI2 AND COSI2 GROWHT NEAR SPACERS IN MOS TECHNOLOGIES: INFLUENCE OF MECHANICAL STRESS AND MAIN DIFFUSING SPECIES", INTERNATIONAL ELECTRON DEVICES MEETING (IEDM),US,NEW YORK, IEEE, 1996, pages 73 - 76, XP000753734, ISBN: 0-7803-3394-2 *
KLINKHAMMER F ET AL: "Submicrometer patterning of epitaxial CoSi2/Si(111) by local oxidation", THIN SOLID FILMS,CH,ELSEVIER-SEQUOIA S.A. LAUSANNE, vol. 318, no. 1-2, 15 April 1998 (1998-04-15), pages 163 - 167, XP004138588, ISSN: 0040-6090 *
MAJNI ET AL: "Lateral growth of platinum and palladium silicifdes on an SiO2 layer", THIN SOLID FILMS, vol. 125, 1985, LAUSANNE CH, pages 313 - 320, XP002135632 *
SONGSIRIRITTHIGULK ET AL: "Strain induced defects in SiGe alloy layers formed by solid phase epitaxial growth of 40 keV Ge+ ion implanted silicon", NUCLEAR INSTRUMENTS & METHODS IN PHYSICS RESEARCH, SECTION - B: BEAM INTERACTIONS WITH MATERIALS AND ATOMS., vol. 124, 1997, NORTH-HOLLAND PUBLISHING COMPANY. AMSTERDAM., NL, pages 55 - 65, XP002135631, ISSN: 0168-583X *
VIA LA F ET AL: "STRESS-INDUCED PRECIPITITION OF DOPANTS DIFFUSED INTO FROM TISI2 AND COSI2 IMPLANTED LAYERS", SEMICONDUCTOR SCIENCE AND TECHNOLOGY,GB,INSTITUTE OF PHYSICS. LONDON, vol. 8, no. 7, 1 July 1993 (1993-07-01), pages 1196 - 1203, XP000403236, ISSN: 0268-1242 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1707994A1 (de) * 2005-03-28 2006-10-04 Matsushita Electric Works, Ltd. Laser-Oberflächenbehandlung
US8026459B2 (en) 2005-03-28 2011-09-27 Institute For Laser Technology Laser surface treatment

Also Published As

Publication number Publication date
US6648987B1 (en) 2003-11-18
EP1138064A1 (de) 2001-10-04
DE19853023A1 (de) 2000-05-31

Similar Documents

Publication Publication Date Title
DE112004000586B4 (de) Fin Fet-Bauelement und Verfahren zur Herstellung von Strukturen in Fin Fet-Bauelementen
DE102012214559B4 (de) Graphen- und Nanoröhrchen-/Nanodraht-Transistor mit einer selbstausgerichteten Gate-Elektrodenstruktur auf transparenten Substraten und Verfahren zur Herstellung desselben
EP0600063B1 (de) Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit 'local interconnects'
DE112011100326B4 (de) P-FET mit einem verspannten Nanodraht-Kanal und eingebetteten SiGe-Source- und Drain-Stressoren und Verfahren
DE102005020133B4 (de) Verfahren zur Herstellung eines Transistorelements mit Technik zur Herstellung einer Kontaktisolationsschicht mit verbesserter Spannungsübertragungseffizienz
DE3751219T2 (de) Verfahren zur Herstellung eines Schottky-Barriere- Feldeffekttransistors.
DE3885375T2 (de) Verfahren zur Herstellung einer Maskenbildung und MESFET mit gelagertem Gatter.
DE112006000133T5 (de) Eine dielektrische Schicht mit hoher dielektrischer Konstante nutzender Quantentopf-Transistor
EP0780888B1 (de) Verfahren zur Herstellung einer Gateelektrode für eine MOS-Struktur
DE102020100942B4 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
WO2000021118A2 (de) Verfahren zur herstellung eines vertikalen mosfets
DE102013201076A1 (de) Gestalten einer grenzfläche zum optimieren von metall-iii-v-kontakten
WO2005015629A1 (de) Verfahren zur herstellung eines kontaktes und elektro­nische bauelement, umfassend derartige kontakte
DE102005046977A1 (de) Technik zum Erzeugen einer unterschiedlichen mechanischen Verformung mittels Kontaktätzstoppschichtstapels mit einer dazwischen liegenden Ätzstoppschicht
WO2000030166A1 (de) Verfahren zur herstellung von nanostrukturen in dünnen filmen
EP1364394B1 (de) Verfahren zur herstellung von strukturen im nanometerbereich
DE10157627A1 (de) Verfahren zur Herstellung einer Schicht auf einem Substrat
DE60032269T2 (de) Methode, einheitliche Silizidbereiche herzustellen
US5387548A (en) Method of forming an etched ohmic contact
DE102008043929A1 (de) Elektronisches Bauelement
DE10217875B4 (de) Verfahren zur Herstellung einer sublithographischen Maske
DE3888672T2 (de) Gaas-halbleiterschaltungsanordnungen mit isolierender langmuir-blodgett-schicht.
DE102004031111B4 (de) Verfahren zum Herstellen sublithografischer Gate-Strukturen eines Feldeffekttransistoren
DE4409007C1 (de) Verfahren zur Herstellung eines Bauelementes mittels Molekularstrahlepitaxie
DE102020117171A1 (de) Lateral-transistor mit selbstausrichtendem body-implantat

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CA JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1999962057

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09831456

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1999962057

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1999962057

Country of ref document: EP