WO1998048378A2 - Karteneinlage für chipkarten - Google Patents

Karteneinlage für chipkarten Download PDF

Info

Publication number
WO1998048378A2
WO1998048378A2 PCT/DE1998/001111 DE9801111W WO9848378A2 WO 1998048378 A2 WO1998048378 A2 WO 1998048378A2 DE 9801111 W DE9801111 W DE 9801111W WO 9848378 A2 WO9848378 A2 WO 9848378A2
Authority
WO
WIPO (PCT)
Prior art keywords
carrier
chip
connection
card insert
coil
Prior art date
Application number
PCT/DE1998/001111
Other languages
English (en)
French (fr)
Other versions
WO1998048378A3 (de
Inventor
Frank PÜSCHNER
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO1998048378A2 publication Critical patent/WO1998048378A2/de
Publication of WO1998048378A3 publication Critical patent/WO1998048378A3/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07752—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna using an interposer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10818—Flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Definitions

  • the invention relates to a card insert which has an antenna area.
  • contactless chip cards are also used as chip cards, which means card-like carrier material provided with a semiconductor chip.
  • the energy required to operate the semiconductor chip contained in the chip card is transmitted in the most general form by means of electromagnetic waves from a terminal to the chip card.
  • the data traffic between the terminal and the chip card also takes place in this way.
  • antennas are provided both in the terminal and on the chip card, which transmit and receive the electromagnetic waves.
  • the chip card must be accommodated as a transponder unit consisting of the semiconductor chip and the antenna unit connected to it. Since the manufacturer of the chip card is usually not the manufacturer of the actual semiconductor chip or the transponder unit at the same time, the transponder unit is arranged on a carrier element, which together form a so-called card inlay. This card inlay is integrated into the card by the card manufacturer in such a way that it is surrounded by the actual card parts.
  • a chip card is known from EP 0 481 776 A3, in which the card inlay consists of a film-like material on which a semiconductor chip is arranged and a line arrangement in the form of a coil surrounding the semiconductor chip is provided.
  • the coil is arranged in a spiral around the semiconductor chip.
  • This arrangement has the disadvantage that in the spiral coil arrangement around the semiconductor chip there is a coil end inside the spiral and thus easily accessible for connection to the semiconductor chip is that the second coil end is on the outer edge of the spiral, so that it is difficult to connect to the semiconductor chip. Such a connection can only be created by means of insulating bridges.
  • the coil is placed on the carrier material from a very thin wire and attached there using adhesive technology.
  • the carrier material consists of a copper-coated film and the coil arrangement is produced using etching technology.
  • the first method has the disadvantage that the laying and gluing is very expensive as a manufacturing process.
  • the second method again has the disadvantage that it is only an insignificant one for the antenna
  • a fraction of the actual surface of the substrate is required and the majority of the copper coating is thus generated as waste in the etching process.
  • the object of the invention is therefore to provide a card insert which is as simple to manufacture as possible, or to provide a method for producing such a card insert which can be carried out with as little effort as possible. This object is achieved with the in claim
  • FIG. 1 shows a detail from a top view of a card insert according to the invention
  • FIG. 2 shows the card insert shown in FIG. 1 in cross section along the line A-A
  • FIG. 1 shows a top view of a section of a card insert according to the invention. Regardless of the size of this card insert, it has a semiconductor chip
  • a line arrangement is provided, which in the exemplary embodiment provided is designed as a coil arrangement 10.
  • This coil arrangement 10 has coil connections 11 which are connected to chip carrier connections 8a, 8b.
  • the coil arrangement 10 is arranged on the upper side of the carrier, the chip carrier connections 8a, 8b are arranged on the opposite side of the carrier 1.
  • a with Chip carrier 3 connected to chip carrier connections 8a, 8b carries semiconductor chip 2, which is located in chip opening 7.
  • FIG. 2 the same arrangement is shown schematically in section along the line A-A in FIG. 1.
  • the semiconductor chip 2 can be seen in the chip opening 7, the semiconductor chip 2 being fastened on the chip carrier 3 by means of an adhesive 4.
  • bond wires 5 are provided, which connect contacts (not shown) on the semiconductor chip 1 to chip carrier connections 8a and 8b of the chip carrier 3. Finally, the semiconductor chip 2 including the bond wires 5 is surrounded by a cover 6.
  • chip carrier 3 carrying the semiconductor chip 2 is fastened to the underside of the carrier 1, chip carrier connections 8a and 8b reaching as far as contact openings 9 which are formed in the carrier 1.
  • the chip carrier connections 8a and 8b have an inverted Z-shape at their ends and each protrude into a contact opening 9 of the carrier 1.
  • the antenna coil 10 and coil connections 11 are formed on the upper side of the carrier 1.
  • the antenna coil 10 and the coil connections 11 are made of the same material and are formed on the surface of the carrier 1 by means of printing technology.
  • the contact openings 9 are also filled with this material and envelop the
  • Chip carrier connections 8a and 8b Since the material that forms both the antenna coil 10 and the coil connections 11 is a conductive material, an electrical contact is thus made to the chip carrier connections 8a and 8b, which are also electrically conductive via the bond wires to the contact surfaces (not shown) generate on the semiconductor chip 2.
  • the arrangement shown can be produced most simply by gluing the semiconductor chip onto the chip carrier 3.
  • the bond connection to the chip carrier connections 8a and 8b then takes place.
  • the chip and the bonding wires 5 are then enclosed with the cover 6. Then this arrangement is arranged from one side, namely the underside of the carrier 1, the semiconductor chip protruding into the chip opening 7 and the chip carrier connections 8a and 8b on the other their ends also protrude into corresponding contact openings 9 of the carrier.
  • the antenna coil with conductive material is printed, with coil antenna 11 being produced at the same time as the antenna coil 10 being printed, through which the contact openings 9 are filled.
  • the chip carrier connection 8 is bulged in the arrangement according to (C).
  • the underside of the contact opening 9 is completely covered in the direction of extension, but the bulging and protruding into the contact opening 9 largely ensure that the chip carrier 8 is surrounded by the material of the coil connection 11, which fills the contact opening 9.
  • Chip connections 18a and 18b are applied to the card insert, for example by means of hot stamping processes.
  • a Electrically conductive, mostly metallic, hot stamping foil is pressed onto the card insert 1 by means of a heated stamp, on which the chip connections 18a and 18d are applied.
  • the film is sheared off along embossed edges and adhesively connected to the card insert 1 by a heat-activatable adhesive.
  • the contact openings 9 in the card insert can be pierced by the tool in the same work step and, as in FIGS. 4 to 6, can also be designed as in FIG. 3.
  • the semiconductor chip 2 is attached to the card insert 1 by means of an adhesive 4.
  • the position of the semiconductor chip 2 relative to the chip connections 18a and 18b can be chosen almost arbitrarily, whereby a closely spaced arrangement is made possible in any case.
  • the semiconductor chip 2 is then electrically conductively connected to the chip connections 18a and 18b by means of wire bond connections. A conventional wire bonding process can be used.
  • the semiconductor chip 2 is inserted in a recess or recess 7 in the card insert 1, otherwise the arrangement shown in FIG. 5 essentially corresponds to the arrangement shown in FIG. 4.
  • the cover 6 shown in FIG. 5 can also be used in accordance with an arrangement which is shown in FIG. 4.
  • the advantage of the arrangement shown in FIG. 5 compared to the arrangement shown in FIG. 4 lies in a smaller overall thickness of the card insert connected to the carrier.
  • FIG. 6 shows a third modification of the second exemplary embodiment.
  • the semiconductor chip 2 is placed directly on the chip connections 18a and 18b, similar to a flip-chip technique.
  • the contacts are used to contact the contacts, not shown, on the Semiconductor chip 2 with the chip connections 18a and 18b connecting elements 15 used.
  • FIG. 6 could also be recessed overall in a recess, wherein the chip connections 18a and 18b can be stamped into such a recess by hot stamping.
  • connection between the coil 10 and the chip connections 18a and 18b takes place when the antenna coil 10 is formed by means of printing technology and the contact opening 9 is simultaneously filled with the coil connections 11. It follows that the chip connections are made before the antenna coil 10 is applied 18a and 18b must already have been applied.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

Es ist eine Karteneinlage aus einem Träger (1) vorgesehen, der eine erste und eine zweite Oberfläche aufweist, die einander gegenüberliegen. Ein Halbleiterchip (2) ist mittels eines Chipträgers (3) an dem Träger (1) angeordnet. Auf der gegenüberliegenden Seite ist eine Leitungsanordnung (10) mittels Drucktechnik aufgetragen, wobei ein Anschluß (11) vorgesehen ist, der eine Kontaktöffnung (9) im Träger (1) ausfüllt und dabei gleichzeitig einen elektrisch leitenden Kontakt zu einem Chipträgeranschluß (8) herstellt.

Description

Beschreibung
Karteneinlage für Chipkarten
Die Erfindung betrifft eine Karteneinlage, die einen Antennenbereich aufweist.
Als Chipkarten, darunter versteht man kartenartiges Trägermaterial, das mit einem Halbleiterchip versehen ist, werden heutzutage auch kontaktlose Chipkarten verwendet. Bei diesen wird die zum Betreiben des in der Chipkarte enthaltenen Halbleiterchips nötige Energie in allgemeinster Form mittels elektromagnetischer Wellen von einem Terminal zur Chipkarte übertragen. Auch der Datenverkehr zwischen dem Terminal und der Chipkarte erfolgt auf diesem Weg. Zu diesem Zweck sind sowohl im Terminal als auch auf der Chipkarte Antennen vorgesehen, die die elektromagnetischen Wellen senden und empfangen. In die Chipkarte muß als eine aus dem Halbleiterchip und der damit verbundenen Antenneneinheit bestehende Transponder- einheit untergebracht werden. Da in der Regel der Hersteller der Chipkarte nicht gleichzeitig der Hersteller des eigentlichen Halbleiterchips bzw. der Transpondereinheit ist, wird die Transpondereinheit auf einem Trägerelement angeordnet, die zusammen ein sogenanntes Karteninlay bilden. Dieses Kar- teninlay wird vom Kartenhersteller in der Karte derart integriert, daß es von den eigentlichen Kartenteilen umgeben wird.
Aus der EP 0 481 776 A3 ist eine Chipkarte bekannt, bei der das Karteninlay aus einem folienartigen Material besteht, auf dem ein Halbleiterchip angeordnet ist, und eine Leitungsanordnung in Form einer den Halbleiterchip umgebenden Spule vorgesehen ist. Die Spule ist spiralförmig um den Halbleiterchip angeordnet. Diese Anordnung weist den Nachteil auf, daß bei der spiralförmigen Spulenanordnung um den Halbleiterchip herum ein Spulenende im Inneren der Spirale und somit leicht zugänglich für einen Anschluß zum Halbleiterchip vorzufinden ist, daß zweite Spulenende jedoch am Außenrand der Spirale liegt, so daß es nur schwer mit dem Halbleiterchip verbindbar ist. Eine derartige Verbindung kann nur mittels isolierender Brücken erzeugt werden.
Für die Herstellung der Spule sind derzeit zwei Verfahren bekannt. Bei dem einen wird die Spule aus einem sehr dünnen Draht auf das Trägermaterial gelegt und dort mittels Klebetechnik befestigt. Bei dem zweiten Herstellungsverfahren besteht das Trägermaterial aus einer kupferbeschichteten Folie und die Spulenanordnung wird mittels Ätztechnik hergestellt. Das erste Verfahren weist den Nachteil auf, daß das Legen und Festkleben als Herstellungsverfahren sehr aufwendig ist. Das zweite Verfahren weist wiederum den Nachteil auf, daß für die Antenne nur ein unbedeutender
Bruchteil der eigentlichen Trägermaterialoberfläche benötigt wird und somit der überwiegende Teil der Kupferbeschichtung als Abfall beim Ätzverfahren anfällt.
Weiterhin ist aus der US 5,519,201 eine Anordnung bekannt, bei der auf einem Trägermaterial mittels eines Lithographieverfahrens eine Leiterbahnanordnung als Antennenspule aufgebracht ist, die Anschlußelemente aufweist, auf denen Koppelelemente aufgetragen sind. Weiterhin ist ein Modul vorge- sehen, daß aus einem Chipträger besteht, auf dem Leiterbahnen und ein Halbleiterchip angeordnet sind. Der Halbleiterchip ist mittels Bondtechnik mit den Leiterbahnen elektrisch leitend verbunden. Es ist nunmehr vorgesehen, daß das Modul mit Teilen seiner Leiterbahnen auf die Koppelelemente aufge- setzt wird.
Daher liegt der Erfindung die Aufgabe zugrunde, eine Karteneinlage vorzusehen, die möglichst einfach herstellbar ist, bzw. ein Verfahren zur Herstellung einer derartigen Karten- einlage zur Verfügung zu stellen, das mit möglichst geringem Aufwand durchführbar ist. Diese Aufgabe wird erfindungsgemäß mit den im Patentanspruch
1 angegebenen Mitteln bzw. den im Patentanspruch 8 angegebenen Maßnahmen gelöst. Dadurch, daß die Leitungsanordnung mittels Drucktechnik auf der Oberfläche des Trägermaterials auf- getragen wird, und das aufgetragene Material gleichzeitig zur Kontaktierung mit dem Koppelbereich verwendet wird, wird bei der erfindungsgemäßen Karteneinlage bzw. Verfahren zur Herstellung dieser Karteneinlage ein zusätzlicher Übergang vom Spulenende zum Chipkontakt bzw. ein zusätzlicher Herstel- lungsschritt eingespart.
Weitere Ausgestaltungen der Erfindung sind in den untergeordneten Ansprüchen angegeben.
Es zeigen:
Fig. 1 einen Ausschnitt aus einer Draufsicht auf eine erfindungsgemäße Karteneinlage, Fig. 2 die in Fig. 1 dargestellte Karteneinlage im Querschnitt entlang der Linie A-A,
Fig. 3 unterschiedliche Ausführungsbeispiele von
Chipträgeranschlüssen und Fig. 4-6 Modifikationen eines zweiten Ausführungsbeispiels einer erfindungsgemäßen Karteneinlage.
In Fig. 1 ist in Draufsicht ein Ausschnitt aus einer erfindungsgemäßen Karteneinlage dargestellt. Unabhängig von der Größe dieser Karteneinlage, weist diese einen Halbleiterchip
2 auf, der sich in einer Chipöffnung 7 der Karteneinlage 1 befindet. Weiterhin ist eine Leitungsanordnung vorgesehen, die bei dem vorgesehenen Ausführungsbeispiel als Spulenanordnung 10 ausgebildet ist. Diese Spulenanordnung 10 weist Spulenanschlüsse 11 auf, die mit Chipträgeranschlüssen 8a, 8b verbunden sind. Bezüglich der Draufsicht auf den Träger 1 ist die Spulenanordnung 10 auf der Oberseite des Trägers angeordnet, die Chipträgeranschlüsse 8a, 8b sind auf der gegenüberliegenden Seite des Trägers 1 angeordnet. Ein mit den Chipträgeranschlüssen 8a, 8b verbundener Chipträger 3 trägt den Halbleiterchip 2, der sich in der Chipöffnung 7 befindet .
In der Querschnittdarstellung nach Fig. 2 ist die gleiche Anordnung schematisch im Schnitt entlang der Linie A-A in Fig. 1 dargestellt. Es ist der Halbleiterchip 2 in der Chipöffnung 7 zu erkennen, wobei der Halbleiterchip 2 mittels eines Klebstoffes 4 auf dem Chipträger 3 befestigt ist.
Weiterhin sind Bonddrähte 5 vorgesehen, die nicht dargestellte Kontakte auf dem Halbleiterchip 1 mit Chipträgeranschlüssen 8a und 8b des Chipträgers 3 verbinden. Schließlich ist der Halbleiterchip 2 einschließlich der Bonddrähte 5 von einer Abdeckung 6 umgeben.
Der den Halbleiterchip 2 tragende Chipträger 3 ist an der Unterseite des Trägers 1 befestigt, wobei Chipträgeranschlüsse 8a und 8b bis zu Kontaktöffnungen 9 reichen, die im Träger 1 ausgebildet sind.
In den dargestellten Ausführungsbeispielen weisen die Chipträgeranschlüsse 8a und 8b an ihren Enden umgekehrte Z-Form auf und ragen jeweils in eine Kontaktöffnung 9 des Trägers 1 hinein. Auf der Oberseite des Trägers 1 ist die Antennenspule 10 und Spulenanschlüsse 11 ausgebildet. Die Antennenspule 10 und die Spulenanschlüsse 11 sind aus dem selben Material hergestellt und werden mittels Drucktechnik auf der Oberfläche des Trägers 1 ausgebildet. Dabei sind die Ko.ntaktöffnungen 9 von diesem Material ebenfalls ausgefüllt und umhüllen die
Chipträgeranschlüsse 8a und 8b. Da es sich bei dem Material, das sowohl die Antennenspule 10 und die Spulenanschlüsse 11 bildet, um ein leitfähiges Material handelt wird somit ein elektrischer Kontakt zu den Chipträgeranschlüssen 8a und 8b hergestellt, die ebenfalls elektrisch leitend über die Bonddrähte einen Anschluß zu den nicht dargestellten Kontaktflächen auf dem Halbleiterchip 2 erzeugen. Die dargestellte Anordnung läßt sich am einfachsten dadurch herstellen, daß der Halbleiterchip auf dem Chipträger 3 festgeklebt wird. Anschließend erfolgt die Bondverbindung zu den Chipträgeranschlüssen 8a und 8b. Danach erfolgt das Einschließen des Chips und der Bonddrähte 5 mit der Abdeckung 6. Danach wird diese Anordnung von einer Seite, nämlich der Unterseite des Trägers 1, angeordnet, wobei der Halbleiterchip zum einen in die Chipöffnung 7 hineinragt und die Chipträgeranschlüsse 8a und 8b andererseits an ihren Enden ebenfalls in entsprechende Kontaktöffnungen 9 des Trägers hineinragen. Anschließend wird auf der gegenüberliegenden Seite, nämlich der Oberfläche des Trägers 1, die Antennenspule mit leitfähigem Material aufgedruckt, wobei gleich- zeitig mit dem Aufdrucken der Antennenspule 10 Spulenanschlüsse 11 erzeugt werden, durch die die Kontaktöffnungen 9 ausgefüllt werden.
Mit dem beschriebenen Verfahren ist es somit möglich, daß ge- genüber früheren Verfahren, bei denen zwischen den Chipträgeranschlüssen und der Antennenspule in einem zusätzlichen Arbeitsprozeß ein Kontakt hergestellt werden muß, in ein und demselben Herstellungsprozeß die Antennenspule 10, die Spulenanschlüsse 11 herzustellen und mit den Chipträgeranschlüs- sen 8a und 8b zu verbinden sind.
In Fig. 3 sind weitere Ausgestaltungen der Chipträgeranschlüsse dargestellt.
Hierbei ist in (A) eine Anordnung gezeigt, bei der ein Chipträgeranschluß eine Kontaktöffnung 9 zumindest in Erstrek- kungsrichtung auf der Unterseite vollständig abdeckt, wobei das Material des Spulenanschlusses 11, das die Kontaktöffnung 9 ausfüllt nur allein einen Kontakt zur Oberfläche des Chipträgeranschlusses 8 bildet. In der Anordnung nach (B) ist der Chipträgeranschluß 8 derart abgewinkelt, daß das Ende in die Kontaktöffnung 9 hineinragt. Somit wird der Trägeranschluß 8 ebenfalls teilweise von dem Material des Spulenanschlusses 11 umgeben.
Schließlich ist in der Anordnung nach (C) der Chipträgeranschluß 8 aufgewölbt. Hierbei wird zwar die Unterseite der Kontaktöffnung 9 vollständig in Erstreckungsrichtung abgedeckt, aber durch die Aufwölbung und das Hineinragen in die Kontaktöffnung 9 ist ein weitgehendes Umschließen des Chipträgers 8 durch das Material des Spulenanschlusses 11, das die Kontaktöffnung 9 ausfüllt, gewährleistet.
Aus dem Vorangegangenen ist ersichtlich, daß unterschied- lichste Ausgestaltungen der Chipträgeranschlüsse 8 denkbar sind, wobei nicht Voraussetzung ist, daß wie in Fig. 2 dargestellt für beide Kontaktöffnungen 9 die selben Ausgestaltungen der Chipträgeranschlüsse 8a und 8b verwendet werden. Ergänzend sei noch darauf hingewiesen, daß in der Darstellung nach Fig. 1 und Fig. 2 eine spulenförmige Leitungsanordnung ausgewählt ist. Diese Anordnung ist jedoch nicht zwangsweise notwendig. Es ist gleichfalls jede beliebige Leitungsanordnung denkbar, solange sie sich mittels Drucktechnik auf der einen Oberfläche des Trägers 1 ausbilden läßt. Dies eröffnet auch die Möglichkeit, daß nur ein einzelner Chipträgeranschluß mit einem Spulenanschluß 11 kontaktiert ist.
Fig. 4, 5 und 6 zeigen Modifikationen eines zweiten Ausführungsbeispiels einer erfindungsgemäßen Karteneinlage 1. Hierbei sind gleiche Teile mit gleichem Bezugszeichen versehen. Zusätzlich zu der Möglichkeit, die in Verbindung mit Fig. 2 beschrieben wurde, nämlich den Chipträger mit den Chipträgeranschlüssen vorzumontieren und mit der Karte zu befestigen, besteht eine weitere im nachfolgenden be- schriebene Möglichkeit. Es werden auf der Karteneinlage Chipanschlüsse 18a und 18b beispielsweise mittels Heißprägeverfahren aufgetragen. Bei diesem Verfahren wird eine elektrisch leitende, meist metallische, Heißprägefolie mittels eines beheizten Stempels, auf dem die Chipanschlüsse 18a und 18d aufgebracht sind, auf die Karteneinlage 1 gepreßt. Dabei wird die Folie entlang Prägekannten abgeschert und durch einen hitzereaktivierbaren Klebstoff mit der Karteneinlage 1 adhesiv verbunden. Die Kontaktöffnungen 9 in der Karteneinlage können dabei von dem Werkzeug im selben Arbeitsgang durchstoßen und wie in Fig. 4 bis 6 aber auch wie in Fig. 3 ausgestaltet werden.
Anschließend wird der Halbleiterchip 2, wie in Fig. 4 dargestellt ist, auf der Karteneinlage 1 mittels eines Klebstoffes 4 befestigt. Dabei kann die Lage des Halbleiterchips 2 zu den Chipanschlüssen 18a und 18b nahezu beliebig gewählt werden, wobei in jedem Fall ein dicht beieinanderliegendes Anordnen ermöglicht ist. Der Halbleiterchip 2 wird anschließend mittels Draht-Bondverbindungen elektrisch mit den Chipanschlüssen 18a und 18b elektrisch leitend verbunden. Dabei kann ein übliches Draht-Bondver- fahren verwendet werden.
Entsprechend einer zweiten Modifikation gemäß Fig. 5 ist der Halbleiterchip 2 in einer Vertiefung bzw. Ausnehmung 7 in der Karteneinlage 1 eingesetzt, ansonsten entspricht die in Fig. 5 dargestellte Anordnung im wesentlichen der in Fig. 4 dargestellten Anordnung. Die gemäß Fig.5 dargestellte Abdeckung 6 kann ebenfalls gemäß einer Anordnung, die in Fig. 4 dargestellt ist, verwendet werden. Der Vorteil der in Fig. 5 dargestellten Anordnung gegenüber der in Fig. 4 dargestellten Anordnung liegt in einer geringeren Gesamtdicke der mit dem Träger verbundenen Karteneinlage.
Gemäß Fig. 6 ist eine dritte Modifikation des zweiten Ausführungsbeispiels dargestellt. Hierbei ist der Halb- leiterchip 2 ähnlich einer Flip-Chip-Technik direkt auf die Chipanschlüsse 18a und 18b aufgesetzt. Hierbei werden zur Kontaktierung der nicht dargestellten Kontakte auf dem Halbleiterchip 2 mit den Chipanschlüssen 18a und 18b Verbindungselemente 15 verwendet.
Auch die in Fig. 6 dargestellte Anordnung könnte insgesammt in einer Ausnehmung eingelassen sein, wobei die Chipanschlüsse 18a und 18b mit dem Heißprägeauftragen in eine derartige Ausnehmung hineingeprägt werden können.
In allen drei zuletzt genannten Ausführungsbeispielen erfolgt die Verbindung zwischen Spule 10 und den Chipanschlüssen 18a und 18b beim mittels Drucktechnik Ausbilden der Antennenspule 10 und dem gleichzeitigen Ausfüllen der Kontaktöffnung 9 mit den Spulenanschlüssen 11. Daraus ergibt sich, daß vor dem Auftragen der Antennenspule 10 die Chipanschlüsse 18a und 18b bereits aufgetragen sein müssen.

Claims

Patentansprüche
1. Karteneinlage aus einem Träger (1), der eine erste und eine zweite Oberfläche aufweist, die einander gegenüberliegen, zumindest einem Anschlußbereich (8, 18), der auf einer Oberfläche des Trägers (1) angeordnet ist, und einem Halbleiter-Chip (2), der an dem Träger (1) angeordnet ist, g e k e n n z e i c h n e t d u r c h eine Leitungsanordnung (10), die mittels Drucktechnik auf einer der Oberflächen des Trägers (1) aufgetragen ist, wobei die Leitungsanordnung (10) zumindest einen Koppelbereich (11) aufweist, der zusammen mit der Leitungsanordnung (10) auf der ersten Oberfläche aufgedruckt ist, wobei der Koppelbereich (11) einen elektrischen Kontakt mit dem zumindest einen Anschlußbereich (8) bildet.
2. Karteneinlage nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß die Leitungsanordnung (10) eine auf dem Träger (1) aufgedrucke Antenne ist.
3. Karteneinlage nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, daß die Antenne aus einer Spule (10) besteht, die an ihren zwei Enden jeweils einen Koppelbereich (11) aufweist.
4. Karteneinlage nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß zumindest zwei einen Chipträger (3) bildende
Anschlußbereiche (8a, 8b) vorgesehen sind und daß die zumindest zwei Anschlußbereiche zumindest über den Rand zweier Durchgangsöffnungen hinausragen.
5. Karteneinlage nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t, daß der zumindest eine Anschlußbereich (18) mittels Prägetechnik am Träger (1) aufgetragen ist.
6. Karteneinlage nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t, daß beide Koppelbereiche (11) einen Kontakt mit jeweils einem der Anschlußbereiche (8a, 8b) bilden.
7. Karteneinlage nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß zumindest ein Anschlußbereich (8) in Richtung der zweiten Oberfläche in die Durchgangsöffnung (9) hineinragt.
8. Karteneinlage nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß ein von der zweiten Oberfläche her aufgedruckter Koppelbereich (9) einen Anschlußbereich (8) umschließt.
9. Verfahren zur Herstellung einer Karteneinlage, bei dem - Anschlußbereiche (8, 18) auf einer ersten Seite eines
Trägers (1) aufgetragen werden,
- auf einer zweiten Seite des Trägers (1) zusammen mit einer Leiteranordnung zumindest ein Koppelbereich mittels Drucktechnik aufgetragen wird, so daß der Koppelbereich mit einem Anschlußbereich einen Kontakt bildet und
- ein Halbleiterchip (2) an einer Seite des Trägers angeordnet und elektrisch mit dem zumindest einen Anschlußbereich verbunden wird.
PCT/DE1998/001111 1997-04-21 1998-04-21 Karteneinlage für chipkarten WO1998048378A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19716673 1997-04-21
DE19716673.3 1997-04-21

Publications (2)

Publication Number Publication Date
WO1998048378A2 true WO1998048378A2 (de) 1998-10-29
WO1998048378A3 WO1998048378A3 (de) 1999-01-28

Family

ID=7827199

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1998/001111 WO1998048378A2 (de) 1997-04-21 1998-04-21 Karteneinlage für chipkarten

Country Status (1)

Country Link
WO (1) WO1998048378A2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19916781A1 (de) * 1999-04-14 2000-10-26 Austria Card Gmbh Wien Dünn-Transponder-Chip-Karte und Herstellverfahren dazu
DE19947596A1 (de) * 1999-10-04 2001-04-12 Multitape Consulting Gmbh Chipkarte und Verfahren zum Herstellen einer Chipkarte sowie ein Halbzeug
WO2010058109A3 (fr) * 2008-11-24 2010-07-15 Rfideal Procede de fabrication d'objets portatifs sans contact avec pont dielectrique et objets portatifs
DE102020119688A1 (de) 2020-07-27 2022-01-27 Infineon Technologies Ag Halbleitervorrichtungen mit drahtlosen Sendern und/oder drahtlosen Empfängern

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519201A (en) * 1994-04-29 1996-05-21 Us3, Inc. Electrical interconnection for structure including electronic and/or electromagnetic devices
EP0756244A2 (de) * 1995-07-26 1997-01-29 Giesecke & Devrient GmbH Schaltungseinheit und Verfahren zur Herstellung einer Schaltungseinheit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519201A (en) * 1994-04-29 1996-05-21 Us3, Inc. Electrical interconnection for structure including electronic and/or electromagnetic devices
EP0756244A2 (de) * 1995-07-26 1997-01-29 Giesecke & Devrient GmbH Schaltungseinheit und Verfahren zur Herstellung einer Schaltungseinheit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19916781A1 (de) * 1999-04-14 2000-10-26 Austria Card Gmbh Wien Dünn-Transponder-Chip-Karte und Herstellverfahren dazu
DE19916781B4 (de) * 1999-04-14 2006-02-16 Austria Card Gmbh Kontaktlose Chip-Karte und Herstellverfahren dazu
DE19947596A1 (de) * 1999-10-04 2001-04-12 Multitape Consulting Gmbh Chipkarte und Verfahren zum Herstellen einer Chipkarte sowie ein Halbzeug
WO2010058109A3 (fr) * 2008-11-24 2010-07-15 Rfideal Procede de fabrication d'objets portatifs sans contact avec pont dielectrique et objets portatifs
US8723744B2 (en) 2008-11-24 2014-05-13 Rfideal Method for making contactless portable devices with dielectric bridge and portable devices
DE102020119688A1 (de) 2020-07-27 2022-01-27 Infineon Technologies Ag Halbleitervorrichtungen mit drahtlosen Sendern und/oder drahtlosen Empfängern

Also Published As

Publication number Publication date
WO1998048378A3 (de) 1999-01-28

Similar Documents

Publication Publication Date Title
EP1271399B1 (de) Datenträger mit integriertem Schaltkreis
DE69839276T2 (de) Verfahren zum herstellen einer chipkarte, geeignet zum kontaktbehafteten oder kontaktlosen betrieb
EP0852040B1 (de) Ic-kartenmodul zur herstellung einer ic-karte sowie verfahren zur herstellung einer ic-karte
EP0796477B1 (de) Folienausführung für die montage von chipkarten mit spulen
DE19500925A1 (de) Chipkarte zur kontaktlosen Datenübertragung
DE10325569A1 (de) IC Karte und Verfahren zu ihrer Herstellung
EP0891603B1 (de) Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist
EP2338207A1 (de) Rfid-transponderantenne
EP0902973A1 (de) Trägerelement für einen halbleiterchip
EP0976104A2 (de) Chipkarte, verbindungsanordnung und verfahren zum herstellen einer chipkarte
DE19709985A1 (de) Chipkarte, Verbindungsanordnung und Verfahren zum Herstellen einer Chipkarte
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE19848821C1 (de) Verfahren zur Herstellung eines Transponders
DE69930227T2 (de) Verfahren zum Herstellen eines elektronischen Bauelementes
EP0810547B1 (de) Verfahren zur Herstellung eines kartenförmigen Datenträgers
DE60116378T2 (de) Elektronischer datenträger
DE19701163C2 (de) Elektrische Schaltung insbesondere für eine Chipkarte
WO2008138531A1 (de) Kontaktloses übertragungssystem und verfahren zum herstellen desselben
WO1998048378A2 (de) Karteneinlage für chipkarten
DE19637214C2 (de) Verfahren zur Herstellung einer elektrischen und mechanischen Verbindung eines in einer Ausnehmung eines Kartenträgers einer Chipkarte eingesetzten Moduls
DE19732644C1 (de) Verfahren zur Herstellung einer Chipkarte für kontaktlose Daten- und/oder Energieübertragung sowie Chipkarte
DE60037717T2 (de) Datenträger mit integriertem schaltkreis und übertragungsspule
EP1116180B1 (de) Verfahren zur kontaktierung eines schaltungschips
DE19915050B4 (de) Verfahren zur Herstellung einer Chipkarte und Chipkarte, erhalten unter Verwendung des Verfahrens
WO2005053366A1 (de) Elektrische schaltungsanordnung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): BR CN JP KR MX RU UA US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
AK Designated states

Kind code of ref document: A3

Designated state(s): BR CN JP KR MX RU UA US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: JP

Ref document number: 1998544729

Format of ref document f/p: F

122 Ep: pct application non-entry in european phase