WO1996008924A1

WO1996008924A1 - Data output device and data output method

Info

Publication number: WO1996008924A1
Application number: PCT/JP1995/001854
Authority: WO
Inventors: Noboru Asamizuya
Original assignee: Sony Corporation
Priority date: 1994-09-16
Filing date: 1995-09-18
Publication date: 1996-03-21
Also published as: EP0730380A4; US5844897A; KR960706266A; DE69532631T2; KR100208300B1; EP0730380A1; JP3887824B2; US6009098A; DE69532631D1; EP0730380B1

Description

明細データ送出装置およびデータ送出方法技術分野

本発明は、たとえば、任意の時刻に発生する要求に応じて画像データを配信することができるビデオ ·オン ·デマンドなどの装置に用いて好適な、データ送出装置およびデータ送出方法に関する。背景技術

受信者の要求に応じて番組データを即時的に提供するビデオ ·オン 'デマンド

(V O D) システムの実用化が望まれている。しかし、任意の時刻に発生する要求に個別に対応する V 0 Dシステムにおいては、非常に大規模で複雑な処理を行うデー夕送出装置が必要となる。

そこで、 V O Dシステムと同様の機能を実現しながら、データ送出装置の構成を簡単にできるニァ · ビデオ ·オン 'デマンド（N V O D ) システムが提案されている。 NV O Dシステムは、番組データを所定の時間間隔で複数チャネルに送出しておき、ある時間帯に発生した要求に対して次の時間帯から始まる番組のチャネルを選択してその番組を提供するようなシステムである。

しかし、その NV O Dシステムに用いられるデータ送出装置も、大量の A Vデ一夕（オーディオデータおよび映像データ）を高速に処理しなければならない。たとえば、まず、種々のデータが記録されている大容量の記録装置より、供給しようとする映像データを高速アクセス可能な記録装置に転送しておく。そして、その記録装置に記録されているデ一夕を、その映像デー夕の実時間の数分の一以下の時間で高速アクセスし、複数の箇所に記録されている所定時間ずつ離れたデ一夕を同時的に再生する。さらに、その再生された各データにエラー訂正符号を付加し、所定の伝送フォーマツ卜に変換して各伝送路に送出する。

したがって、このような処理をより簡単な装置構成で行えるデ一夕送出装置、および、より効率よく行えるデータ送出方法が望まれている。発明の開示

本発明の目的は、より簡単な装置構成で、より簡易な処理で所望のデータの送出が可能であり、さらに、簡易な処理のために高速処理が可能で、したがって伝送速度の高速化ができ、多チャネル化が容易に行えるようなデータ送出装置を提供することにある。

また、伝送のためにデータのフォーマツト変換を行う手段が大規模になり高速処理が必要となるのは、エラー訂正符号を生成するためであることに着目し、本発明は、特に、フォーマット変換を行う手段の構成を簡単にし処理を簡易にすることを目的とする。したがって、本発明のデータ送出装置およびデ一夕送出方法においては、好ましくは、データを送出用のデータとして記録装置に記録する際に、伝送のためのエラー訂正符号を付加してそのデータを記録するようにし、デ一夕送出時に伝送用のエラ一訂正符号を生成しなくてもよいような構成にする。また、記録装置へのデータの入出力を行う記録手段は、複雑で高速なアクセスを要求されるため、記録装置を制御するためのプロセッサを有する装置も多い。そのような場合には、そのプロセッサにより予めエラー訂正符号を付加して、デ一夕とともに伝送形式で記録媒体に記録するようにする。

したがって、本発明のデータ送出装置は、所定の伝送方式によりビデオデータを伝送する際の伝送エラ一を訂正するためのエラ一訂正符号を前記ビデオデータに予め付加し、エラ一訂正符号付加データを生成するェラー訂正符号付加手段と、前記エラー訂正符号付加データを記憶し、複数のチャネルに並行して出力可能な記憶手段と、前記記憶手段の前記各チャネルごとに設けられ、各チャネルより出力される前記ェラー訂正符号付加データを所定の伝送方式に基づいた伝送フォ一マツ卜の伝送データに変換する複数のフォーマツト変換手段と、前記伝送デー夕を前記所定の伝送方式に基づいて伝送路に送出する送出手段とを有する。好適には、前記記憶手段は、前記ビデオデータ、および、前記エラー訂正符号を、前記フォーマツト変換手段によるフォーマツト変換に対応する配列に並び換えて記憶する。

さらに好適には、前記記憶手段は、前記並び換えられた前記ビデオデータ、および、前記エラ一訂正符号を、所定単位のデ一夕ごとにブロック化したブロックデータを生成し、該ブロックデ一夕ごとに記憶媒体に記憶する。

さらに好適には、前記フォーマツト変換手段は、前記記憶手段から出力される前記プロックデータを一時的に記憶するバッファメモリ手段を少なくとも 1つ有する。

特定的には、前記エラ一訂正符号付加手段は、前記ビデオデータに対してリードソロモン符号を前記ェラ一訂正符号として付加する。

また特定的には、前記各フォーマツト変換手段は、前記記憶手段の前記各チヤネルより出力されるエラー訂正符号付加データを、所定の単位ごとに分割し、該分割された各デー夕に所定のへッダ情報を付加し、前記伝送データを生成する。さらに特定的には、前記各フォーマツト変換手段は、非同期転送モード（A T M) によるデータ伝送方式に基づいて、前記エラー訂正符号付加データを所定の単位ごとに分割する。

好適には、前記記億手段は、前記ビデオデータを複数のチャネルに並行して出力し、前記データ送出装置は、さらに、前記各フォーマツト変換手段からの伝送データを多重化して多重化デ一夕を生成する多重化手段を有し、前記送出手段は、前記多重化データを前記伝送データとして伝送路に送出する。

特定的には、前記記憶手段は同一のビデオデータの所定時間間隔ずつ離れた複数の前記データを複数のチャネルに並行して出力し、前記各フォーマツト変換手段は前記各チャネルより出力される前記デ一夕を所定の伝送方式に基づいた伝送 P /JP95/01 54

フォーマツ卜の伝送データに変換し、前記多重化手段は前記各フォーマツト変換手段からの伝送データを多重化して多重化データを生成し、前記送出手段は前記多重化データを送出し、本発明のデータ送出装置は、任意の時間帯に発生した要求に対して、前記多重化された複数の伝送データより 1の伝送データを選択し、前記要求にほぼ即時的に応じて前記ビデオデー夕を配信する。

また、本発明のデータ送出方法は、所定の伝送方式によりビデオデ一夕を伝送する際の伝送エラーを訂正するためのエラー訂正符号を前記ビデオデータに付加することでエラー訂正符号付加デー夕を生成するステップと、前記ェラ一訂正符号付加デー夕を複数のチャネルに並行して記憶データを出力可能な記憶手段に記憶するステップと、前記記憶手段の各チャネルより出力される前記ェラ一訂正符号付加デー夕を所定の伝送方式に基づいた伝送フォーマットの伝送データに変換するステップと、前記伝送データを前記所定の伝送方式に基づいて伝送するステップとを有する。図面の簡単な説明

本発明の上述した目的および特徴は、添付図面に関連づけて述べる下記の記述から一層明瞭になるのであって、

図 1は、本発明に係わるデータ送出装置の構成を示す図であり、

図 2は、本発明の第 1実施例に係わる図 1に示したデータ送出装置のフォーマッ夕部の構成を示す図であり、

図 3は、本発明の第 2実施例に係わり、本発明のデータ送出方法を説明するフローチャートであり、

図 4は、本発明の第 2実施例に係わる図 1に示したデータ送出装置の送出器の構成を示す図であり、

図 5は、図 4に示した送出器のマス ·ストレージの記録領域の構成を示す図であり、図 6は、本発明の第 2実施例に係わる図 1に示したデータ送出装置のフォーマッタ部の構成を示す図であり、

図 7は、 A A Lタイプ 1における情報フィールドを示す図であり、

図 8は、図 4に示した送出器の C P Uの動作を説明するフローチヤ一卜であり図 9は、図 4に示した送出器の C P Uにおける割り込み処理の動作を説明するフローチヤ一トであり、

図 1 0は、送出データの並びを示す図であり、

図 1 1は、送出データとエラー訂正コードの関係を示す図であり、

図 1 2は、図 4に示した送出器のマス ·ストレージに対する転送データの並びを示す図であり、

図 1 3は、 A TMセル内の送出データの配置を示す図であり、

図 1 4は、本発明の第 3実施例に係わる図 1に示したデータ送出装置の送出器の構成を示す図である。発明を実施するための最良の形態

第 1実施例

本発明に係わるデータ送出装置の第 1実施例を、図 1および図 2を参照して説明する。

本実施例のデータ送出装置は、 N V O Dシステムにおけるデータ送出のために用いられ、番組の受信を要求した受信者がほぼその要求の時刻からその番組を受信可能なように番組を送出するデータ送出装 itである。

図 1は、本実施例のデータ送出装置の構成を示す図である。

データ送出装置 1は、スィッチヤー 4 0、送出部 1 0、フォーマッタ部 2 0、データ交換機 6 0および送出コントローラ 5 0を有する。

まず、データ送出装置 1を構成する各部の動作の概略を、図 1を参照して説明する。

スィッチヤー 4 0は、図示せぬ番組ライブラリからの番組データを、送出部 1 0の m個の送出器 1 0 - ,〜 1 0 -„のいずれかの送出器に入力する。前記番組ライブラリには、提供可能な複数の番組デー夕が記録されている。

送出部 1 0は、 m個の送出器 1 り—！〜〗 0 ιより構成され、個々の送出器 1 0 - ,〜 1 0 -Jまさらに各々 n個の出力チャネルを有する。個々の送出器 1 0 - i ( i = 1〜m) は、スィツチヤー 4 0を介して入力された番組データを、所定の伝送方式に対応した形式で格納し、一定時間ずつずれた複数の番組データストリー厶を生成し、 n個の出力チャネルより同時的に出力する。

フォーマッタ部 2 0は、 m個の送出器 1 0 -,〜 1 0 ^に対応した m個のフォーマッタ 2 0 — ,〜2 0 ιより構成される。フォーマッタ部 2 0は送出部 1 0の各チャネルからの出力データにエラー訂正符号を付し、宛先情報などのへッダを付加し、 ATM (非同期転送モード， Asynchronous Transfer Mode) により伝送するための ATMセルを組み立て、多数の ATMセルを多重化した後データ交換機 6 0に出力する。

データ交換機 6 0は、各種伝送路に接続され、データ送出装置 1からのデ一夕を伝送する。

送出コントローラ 5 0は、送出部 1 0、フォーマッタ部 2 0およびデータ交換機 6 0が所望の動作をするように制御し、たとえば、前記番組ライブラリから送出部 1 0への番組データの転送、送出部 1 0からフォーマッタ部 2 0へのデータの転送、要求元への番組データの送出などを所定のタイミングで実行させる。前記フォーマツ夕部 2 0について図 2を参照して説明する。

図 2は、フォーマッタ部 2 0のフォーマッタ 2 0 - i ( i = 1〜m) の構成を示す図である。

図 2に示すフォーマッタ 2 0 は、順次入力されるデータに、前方エラ一訂正符号（リードソロモン符号）を付与し、 ATMにより転送するための AT [セルを生成する。

図 2に示したフォーマツ夕 2 0 において、 nチャンネルの伝送データ D , 〜 D„ は n個のフォーマッタ 'ブロック 7 1 〜ァ 1 -_nで各々フォーマツト変換される。

各フォーマッタ 'ブロック 7 1 ( i = 1〜！ 1 ) においては、入力されたデータは第 1のスィッチ 7 2を介して順次第 1および第 2のバッファメモリ 7 3 , 7 4に格納され、エラー訂正コード生成部 7 5によりエラー訂正符号が付与されるエラ一訂正符号が付与されたデータは、 4 7バイトずつ順次読み出され、第 2 のスィッチ 7 7を介してヘッダ情報付加部 7 8に入力される。そして、ヘッダ情報付加部 7 8において 6バイトのヘッダ情報（A TMヘッダ 5バイト、プロトコルタイプによるヘッダ 1バイト）が付与され、 5 3バイトの A TMセルが生成される。

n個のフォーマッ夕 ·ブロック 7 1 - ,〜7 1 -_nで各々生成された A TMセルはマルチプレクサ 8 0で多重化され、データ交換機 6 0に出力される。

なお、バッファメモリコントローラ 7 6は、第 1および第 2のバッファメモリ 7 3 , 7 4を制御し、フォーマツ夕ブロック制御部 7 9は、第 1および第 2のスイッチ 7 2 , 7 7、ノくッファメモリコントローラ 7 6およびへッダ情報付加部 7 8を制御し、制御部 8 1は、 n個のフォーマッタ 'ブロック 7 1 - ,〜 7 1 -_nおよびマルチプレクサ 8 0を制御する。

また、第 1および第 2のバッファメモリ 7 3， 7 4は、エラ一訂正コード生成部 7 5がエラー訂正コードを付与するために参照するデータを格納できるだけの容量を各々有している。本実施例においては各々 1 2 8 x 4 7バイ卜の容量を有する。

このようなデータ送出装置を用いて、番組データを所定時間間隔離れた複数のストリームとして再生することにより、所定の時間帯に発生した要求に対して、ほぼ即時的に番組データを送出することのできるデータ送出装置が構成できる。第 2実施例

前述した第 1実施例のデータ送出装置においては、フォーマツト変換回路で伝送用のエラー訂正符号の付与を行っている。しかし、このエラー訂正符号を生成する処理は複雑な処理なので、フォーマツト変換回路には高性能な演算手段が必要である。また、そのエラー訂正符号の生成のためには多量のデータを参照しなければならないため、フォーマツト変換回路内のメモリの容量を十分大きくしなければならない。さらに、映像データなどの実時間再生が必要なデータを処理する場合には高速処理が要求されるため、一層高性能な演算手段とメモリを使用しなければならない。

そのような問題を解決し、装置構成をより簡単にすることのできるデータ送出装置について、本発明の第 2実施例として説明する。

第 2実施例のデータ送出装置も第 1実施例のデータ送出装置と同じく、 N V O Dシステムに用いられるデータ送出装置であり、その全体的な構成は、図 1に示した第 1実施例の構成とほぼ同じである。

しかし、第 2実施例のデータ送出装置においては、図 3に示すような処理手順によりデータを送出する。すなわち、供給されたデ一夕に対して、まず予めエラ —訂正コードを付与する（ステップ S 1 ) 。そのエラー訂正コードを付与されたデータを高速アクセス可能な記録媒体に蓄積しておき（ステップ S 2 ) 、データの配信時において伝送フォーマツ卜に変換し（ステップ S 3 ) 、 N V O D送出する（ステップ S 4 ) 。

そして、前述した動作を行うために、第 2実施例のデータ送出装置は、送出部 1 0およびフォーマッタ部 2 0の構成が第 1実施例とは異なる。

その送出部 1 0およびフォーマッタ部 2 0の構成および動作について図 4〜図 6を参照して詳細に説明する。まず、送出部 1 0の構成および動作について説明する。

送出部 1 0は、 n個の送出器 1 0-, 1 0-_nから構成される。

図 4は、その送出器 1 0- i ( i = 1 1) の構成を示す図である。

送出器 1 0- iは、 ROM 1 1 CPU 1 2 RAM 1 3、外部制御インターフェイス 1 4、入カインタ一フェイス 1 5 ッファメモリ部 1 6、マス ' ストレージ 1 7、出カインターフェイス 1 8 FEC (Forward Error Correction Cod e ) 生成部 9 0、および、それらを接続するバス 1 9を有する。

ROM 1 1は、 CPU 1 2で実行するプログラムを記憶する。

RAM I 3は、 CPU 1 2が各種の演算を実行する際に用いるメインメモリでのる。

外部制御インターフェイス 1 4は、送出コントローラ 5 0.とのインタ一フェイスである。 CPU 1 2はこの送出コントローラ 5 0からの命令に基づき種々の処理を実行する。

入力イン夕一フェイス 1 5は、スィッチヤー 4 0からの番組データを受け取るイン夕一フヱイスである。入力された番組データは、一旦 RAM I 3に格納された後、バッファメモリ部 1 6を介してマス ·ストレージ 1 7に記憶される。なお、入力 I ZF 1 5は、バッファメモリ部 1 6と直接的にデータ転送を行うこともできる。したがって、入力された番組データをバッファメモリ部 1 6を介して直接マス ·ストレージ 1 7に記録することも可能である。

マス ·ストレ一ジ 1 7は、ドディスク装置や、光磁気ディスク（MO) 装置などで構成される大容量でランダムアクセス可能なデータ蓄積装置である。このマス ·ストレージ 1 7では図 5に示すように 1 0 24バイトを 1セクタとし、このセクタを単位としてデータの転送が行われる。

このマス ·ストレージ 1 7としては、たとえば、本出願人によって先に出願された特願平 6 - 1 1 9 34 2号に記載されたものが適用可能である。

ッファメモリ部 1 6は、マス ' ストレージ 1 7と、入力インターフェイス 1 5、出力インターフェイス 1 8およびバス 1 9との番組データの転送を制御する。バッファメモリ部 1 6により、マス ·ストレージ 1 7に対するデータ転送が、論理上は所定の単位で行われる。なお、本実施例において、マス 'ストレージ 1 7は物理的には 1セクタ（= 1 024バイト）単位でデータの転送を行う。したがって、バッファメモリ部 1 6は少なくとも 1セクタの記憶領域を有する。

出カインターフェイス 1 8は、マス ' ストレージ 1 7からバッファメモリ 1 6 を介して出力された番組デ一夕を、フォーマッタ部 20へ転送する。

バス 1 9は、送出器 1 0内の各部のデータの転送を行うためのデータバスである。たとえば、 C PU 1 2と RAM 1 3の間のデータ転送、入力 IZF 1 5に入力されたデータの RAM I 3への転送、 RAM I 3からバッファメモリ部 1 6へのデータの転送などがこのバス 1 9を介して行われる。

F EC生成部 9 0は、送出器 1 0 に入力された伝送用のデータに対して、ェラー訂正符号の付加を行う。本実施例においては、エラー訂正符号として前方ェラー訂正符号（リードソロモン符号）を用いる。なお， FEC生成部 9 0で生成されるエラー訂正符号は、そのデータが伝送される時に用いられる伝送エラーを訂正するための符号である。このデータをマス 'ストレージ 1 7に記録および再生する際のエラーを訂正するための符号ではない。

CPU 1 2は、送出コントローラ 5 0からの命令に基づき、 ROM 1 1に格納されているプログラムにしたがって、入力インターフェイス 1 5、ノくッファメモリ部 1 6、および、出力インターフェイス 1 8に各種の命令を実行させる。具体的には、スィッチヤー 4 0から入力された番組データをマス 'ストレージ 1 7へ所定の形式で記憶させる。この際の番組デ一夕の記憶形式、および、 CPU 1 2 の動作については後述する。また、 CPU 1 2は、マス 'ストレ一ジ 1 7に記憶されているデータのフォーマッタ部 20への転送を制御する。

次に、フォーマッタ部 20の構成および動作について説明する。

フォーマッタ部 20は、 n個のフォーマッタ 20 〜20"から構成される。図 6は、そのフォーマッタ 2 0- i ( i = 1〜η) の構成を示す図である。フォーマツ夕 2 0— iは、 n個のフォーマツ夕 'ブロック 2 1—,〜2 1 _。、マルチブレクサ 2 9および制御部 3 0を有する。また、各フォーマッタ ·ブロック 2 1 - i ( i = 1〜！ 1) は、第 1のスィッチ 2 2、第 1のバッファメモリ 2 3、第 2 のバッファメモリ 24、ノくッファメモリコントローラ 2 5、第 2のスィッチ 2 6 、ヘッダ情報付加部 2 7およびフォーマッタブロック制御部 2 8を有する。

n個のフォーマツ夕 'ブロック 2 1 〜2 1 -_nは、各送出器 1 0—!〜 1 0-„>ごとの n個の出力チャネルに対応して設けられている。各フォーマッタ .プロック 2 1— ,〜2 1—_nにおいては、各出力データより ATMセルを形成し、マルチプレクサ 2 9に出力する。まず、そのフォーマッタ 'ブロック 2 1 -,〜2 1 -_πの各部の動作について説明する。

第 1のスィツチ 2 2は、フォーマツタブ口ック制御部 2 8からの制御信号に基づいて、送出器 1 0 から供給されるデータを、第 1のバッファメモリ 2 3と第 2のバッファメモリ 24に交互に入力する。

第 1のバッファメモリ 2 3、および、第 2のバッファメモリ 24は送出器 1 0 から入力されたデータを記憶する。第 1のバッファメモリ 2 3、および、第 2 のバッファメモリ 2 4は各々 1 0 24バイト、すなわち転送単位である 1セクタ分の容量を有する。また、第 1のバッファメモリ 2 3、および、第 2のバッファメモリ 24は、ノくッファメモリコントローラ 2 5により制御される。

ノくッファメモリコントローラ 2 5は、フォーマツ夕ブロック制御部 2 8からの制御信号に基づいて、第 1および第 2のバッファメモリ 2 3, 2 4を制御する。ノくッファメモリコントローラ 2 5は、第 1のパ'ッファメモリ 2 3に格納されたデ一夕が送出されている場合には、送出器 1 0-,からのデータを第 2のバッファメモリ 24に格納し、その第 2のバッファメモリ 24に格納されたデ一夕を送出する場合には、送出器 1 0-,からのデータを第 1のバッファメモリ 2 3に格納するというように、第 1および第 2のバッファメモリ 2 3, 24へのデ一夕の書き込 9 54

み、および、読み出しを順次交互に行い連続的にデータの送出を可能にする。また、ッファメモリコントローラ 2 5は、第 1および第 2のバッファメモリ 2 3 , 2 4から 4 7バイトずつを単位として順次のデータの読み出しを行う。

第 2のスィッチ 2 6は、フォーマッタブロック制御部 2 8からの制御信号に基づいて、第 1および第 2のバッファメモリ 2 3 , 2 4から読み出されるデータを適宜選択し、ヘッダ情報付加部 2 7に出力する。

へッダ情報付加部 2 7は、第 1および第 2のバッファメモリ 2 3 , 2 4から読み出される 4 7バイ卜ずつのデータに、ヘッダ情報を付加し A TMセルを生成する。本実施例においては、デ一夕の伝送は、後述する A TMァダプテーシヨンレィャ（A A L ) のプロトコルタイプ 1により行う。したがって、ヘッダ情報付加部 2 7は順次供給される 4 7バイトのデ一夕に、 4 ビットのシーケンス番号デ一夕と 4ビットのシーケンス番号保護データよりなる 1バイトの S A R— P D Uへッダと、セルの転送先の宛名情報などが含まれる A TMヘッダ 5バイトを付加し 5 3バイトの A TMセルを生成する。

フォーマツタブ口ック制御部 2 8は、制御部 3 0からの制御信号に基づいて、第 1のスィッチ 2 2 ッファメモリコントローラ 2 5、および、へッダ情報付加部 2 7を制御し、所望の動作を実行させる。

フォーマツ夕 'ブロック 2 1 - , 2 1 -„から並列に出力される各 A T Mセルはマルチプレクサ 2 9に入力される。

マルチプレクサ 2 9は、 η個のフォーマッタ ·ブロック 2 1—, 2 1 -_ηから並列に出力される各 A TMセルを時分割多重化し、データ交換機 6 0に出力する。制御部 3 0は、 n個のフォーマッタ 'ブロック 2 1―】〜 2 1 "およびマルチプレクサ 2 9を制御する。

次に、本実施例のデ一夕送出装置より送出されるデータのフォーマツト、および、その構成方法について図 7〜図 1 3を参照して説明する。

まず、本実施例のデータ送出装置より送出されるデータのフォーマツトについて、図 7を参照して説明する。

本実施例のデータ送出装置 1では、 ATM (非同期転送モード）を転送モードとし、 ATMァダプテーシヨンレイヤ（AAL) のプロトコルタイプ 1により番組データを伝送する。その ATMセルのフォーマツトおよび A A Lタイプ 1のセルのフォーマツトについて図 7を参照して説明する。

ATMにおいては、全ての情報をセルと呼ぶ 5 3バイ卜のバケツトに分割し伝送する。図 7にこのセルのフォーマットを示す。 1つのセルは、 ATMヘッダ 5 バイトと情報フィールド 4 8バイ卜で構成される。 ATMヘッダにはセルの転送先の宛名情報などが含まれ、このセルを単位として時分割多重化なども施されネットワーク内を転送される。

AALタイプ 1は、音声ノ画像などの固定速度の情報を対象とした擬似回線モードのサービスである。図 7に示すように、 AAL夕イブ 1における情報フィールド 4 8バイトは、 S AR— PDU (セル分割 ·組立サブレイヤープロトコル · デ一夕 .ユニット）フォーマツトである。この最初の 1バイトは、 4ビットのシ —ゲンス番号データと 4ビットのシーケンス番号保護デ一夕よりなる SAR— P D Uへッダであり、伝送デー夕の抜けや順番の誤りを検出するための情報である。残りの 4 7バイトが S AR— PDUペイロードと呼ばれる転送するデータを格納する領域である。

次に、入力される番組データを、前述したような ATMセルを構成するのに適した状態で、送出部 1 0内の任意の送出器 1 0 ( i = 1〜m) のマス，ストレージ 1 6に記録する動作について、図 8〜図 1 3を参照して説明する。前記処理は、送出器 1 Ο- i内の CPU 1 2により行われるため、その CPU 1 2の動作を示す図 8および図 9のフローチャートを参照して前記動作について説明する。図 8および図 9において、配列 D Iは入力データを一時的に格納する 4 7 X 1 24の配列、配列 Dは入力データを蓄積する 4 7 X 1 24の配列、配列 EC Cは前方エラー訂正符号を格納する 4 7 X 4の配列、配列 MDはマス ·ストレージに記録するデ一夕を格納する 6 x 1 024の配列である。また、フラグ DC Fは配列 D Iに全てデータが格納されたこと、すなわち、 47 X 1 24のデ一夕が入力されたことを示すフラグであり、変数し jは配列上のデータのアドレスを示す変数である。

まず、送出器 1 0— i (i = l〜n) の CPU 1 2は、処理をスタートすると（ステップ S 1 0) 、イニシャライズ処理を行い（ステップ S 1 1) 、さらに変数 i, jおよびフラグ DC Fをリセッ卜する（ステップ S 1 2) 。ステップ S 1 1 のイニシャライズ処理は、たとえば、データを記録するためにマス 'ストレージ 1 7上にファイルをオープンしたり、前記配列などを RAMI 3上に確保したりする処理を含む。

次に、 CPU 1 2は割り込みをオンにする（ステップ S 1 3) 。これにより、送出器 1 0 へデータが入力されると、 CPU 1 2の処理は、図 9にそのフローチャートを示すような割り込み処理によりそのデー夕を処理する。

その割り込み処理について図 9を参照して説明する。

まず、割り込み信号が入力されたら（ステップ S 30) 、フラグ DC Fをチェックし、フラグ DCFが 0でない場合は（ステップ S 3 1) 、直ちに割り込み処理を終了する（ステップ S 39)。これは、配列 D Iが既に満杯状態でありながら配列 Dへの転送が終了してないため、新たに入力されたデータを配列 D Iに格納できない状態を示す。この場合、配列 D Iのデータの配列 Dへの転送が終了するまで、入力されたデータの格納は待機させられる。

ステップ S 3 1において、フラグ DCFが 0だった場合には、入力された 1バィトのデータを配列 D I ( j, i ) に格納する（ステップ S 32) 。そして、変数 iが 1 23か否かを判定し（ステップ S 33) 、変数 iが 1 23と等しくない場合、すなわち変数 iが 1 23より小さい場合には、変数 iを 1カウントアップして（ステップ S 34) 、割り込み処理を終了する（ステップ S 39) 。

ステップ S 33において、変数 iが 1 23と等しい場合は、変数 iをリセットし（ステップ S 35) 、変数 jが 4 6と等しいか否かをチヱックする（ステップ S 3 6) 。変数 jが 4 6と等しく無い場合、すなわち変数 jが 4 6より小さい場合は、変数 jを 1カウントアップして（ステップ S 37) 、割り込み処理を終了する（ステップ S 3 9) 。

ステップ S 3 6において、変数 jが 4 6と等しい場合は、変数 jをリセッ卜し、さらに、 4 7 X 1 24の配列 D Iが入力されたデータで満杯になったことを意味するフラグ DC Fに 1をセットし（ステップ S 3 8) 、割り込み処理を終了する（ステップ S 3 9) 。

再び、図 8を参照して CPU 1 2のメインプロセスについて説明する。

ステップ S 1 3で割り込みをオンにしたら、データの入力の終了を検出するためのタイマーを有効にする（ステップ S 1 4) 。すなわち、通常の動作で 4 7 X 1 24バイトのデ一夕が入力されてくるべき時間間隔の最大時間に相当する時間を検出可能にタイマーをセットしておく。そして、フラグ DCFが 1でない状態、すなわち 4 7 X 1 24バイ卜のデータが入力されていない状態で（ステップ S 1 5) 、前記セットされた時間以上の時間が経過した場合には、タイムオーバと判定して（ステップ S 23) 、終了処理（ステップ S 24) に入る。この終了処理とは、データを記録したマス 'ストレージ 1 7上のファイルをクローズしたり、 RAM 1 3上の領域を開放したりする処理を含む。

このような処理の中で、前述した割り込み処理により入力されたデ一夕が順次配列 D Iに格納され、フラグ DCFが 1になったら（ステップ S 1 5) 、配列 D Iの内容を配列 Dに移す（ステップ S 1 6) 。その結果、配列 Dには、図 1 0に示すような 5 827バイ卜のデータが格納される。なお、図 1 0〜図 1 3において配列 Dは一次元で記述しているが、 2次元で記述した配列 Dと全く同じ配列である。これらの記述の間の変換式を式 1に、対応関係を図 1 1に示す。

D ( I ) =D ( [ 1/124] , I -124 x [ 1/124] ) … ( 1 )

D ( j， i ) =D (124 x j + i ) ただし、 [a] は、 aを越えない最大の整数である。データの移動が終了したら、フラグ DCFを 0にリセットする（ステップ S 1 7) 。これにより、再び入力されたデータの配列 D Iへの格納が可能になる。また、前記配列 Dへのデータの移動が終了したら、 CPU 1 2は、 FEC生成部 90にエラー訂正符号の生成を指示し（ステップ S 1 8) 、その処理の終了を待つ（ステップ S 1 9)。これにより FEC生成部 90は、配列 Dに格納されているデータに対して前方エラー訂正符号を生成する。

エラー訂正符号の生成が終了したら（ステップ S 1 9)、 CPU 1 2はその生成されたエラ一訂正符号を配列 EC Cに移す（ステップ S 20) 。そのデータ D と、エラー訂正符号 ECCとの関係を図 1 1に示す。そして、その配列 Dおよび配列 EC Cのデータを、マス ·ストレージ 1 7へのデータ転送に適した配列 MD に移す（ステップ S 21) 。その配列 MDへの並び換えは、図 1 1のように配置された配列 Dおよび配列 EC Cのデータを、図 1 2に示すような配列に移す並び換えであり、式 2および式 3に示すような変換式によりデータが移動される。

MD (s, t ) =D ( j + 1 24 X ( i - 47 X j ) ) (2) ただし、 i = t + 1 024 x s、

j = [i/47] .

[a] は、 aを越えない最大の整数

である。 MD (s, t) =ECC (k- 4 7 x l , 1 ) · · · (3) ただし、 k = t一 70 8、

1 = [k/4 7] 、

[a] は、 aを越えない最大の整数

である。そして、 C PU 1 2は、配列 MDに移されたデータを 1 024バイトを単位として、マス ·ストレージ 1 7にシーケンシャルに記録する（ステップ S 22) 。図 1 2における各行ごとの 1 0 24バイトのデ一夕をマス ·ストレ一ジ 1 7に記録する。

データの記録が終了したら、ステップ S 1 4以下の処理を操り返す。

そして入力データが終了すると、前述したようにタイムオーバとなり（ステツプ S 23) 、処理を終了する。

次に、マス ·ストレージ 1 7に記録されたデータを読み出し、 ATMセルを生成して送信する場合のデータの構成方法について説明する。

データを送信する場合には、先頭のデータより順次 4 7バイトのデータを 1つ. の ATMセルの S AR— PDUペイロードとする。すなわち、マス ·ストレージ 1 7からは、図 1 2に示した配列 MDの各行ごとの 1 0 24バイトのデ一夕が一度にフォーマッタ 20 に転送される。フォーマッタ 20 においては、順次 4 7バイトのデータが 1つのブロックとして読み出され、フォーマッタ 20 内のヘッダ情報付加部 27で ATMヘッダ 5バイト、および、 SAR— PDUヘッダ 1バイトが付加され、 5 3バイトの ATMセルが組み立てられ出力される。その組み立てられた ATMセルのデータと、配列 D, ECC, MDの関係を図 1 3に示す。

図 1 3は、 ATMセル内の送出データの配置を示す図である。このように、各セルは ATMヘッダ 5バイ卜と、 S AR— PDUヘッダ 1バイトの後、マス 'ストレージ 1 7に記憶されているデータの順番と等しい順番で 4 7バイトのデ一夕が付加され構成される。

このように、第 2実施例のデータ送出装置 1によれば、番組データを送出器 1 0 に記憶する段階で送出デ一夕に対応したフォーマツ卜で記憶し、エラー訂正符号も付している。その結果、たとえば第 1実施例のデータ送出装置においては、 m個のフォーマッタの各々 n個のフォーマッタ ·ブロックに設けられていたため mxn個必要であったエラ一訂正コード生成回路が、第 2実施例のデータ送出装置では m個の送出器に 1つずつ設けられればよいため m個で済み、装置構成が大幅に簡単になる。

そして、エラー訂正コードの生成などの複雑なデータアクセスや難しい演算処理をすることがなくなるため、実時間処理が要求されるデータ送出の処理をより高速に行うことが可能となる。換言すれば、要求に対するデータ送出の応答が早くなる。したがって、たとえば番組の早送りや巻き戻しなどの、要求により記憶装置からデータを再生して送出するような機能も、要求からの時間差がほとんどなく即時に対応可能になる。

第 3実施例

前述した第 2実施例においては、送出器 1 0— > ( i = l〜n) におけるエラー訂正符号の付加の処理を、専用回路である F EC生成部 90において行っている。しかし、このエラー訂正符号付加の処理を、送出器 1 Ο- i内の CPU 1 2において行うような構成にしてもよい。そのような構成のデ一夕送出装置を第 3実施例として説明する。

第 3実施例のデータ送出装置における送出器 1 Ο- iの構成を図 1 4に示す。図 1 4の送出器 1 Ο- iは、図 4に示した第 2実施例の送出器の FEC生成部を削除した構成であり、その他の各部の構成はほぼ同じである。

そして、第 3実施例の送出器 1 0 の〇？111 2は、図 8および図 9にフローチヤ一トを示した動作の、ステップ S 1 8およびステップ 1 9に相当するステツブで、自らエラ一訂正符号を付加する処理を行う。

このような構成および動作においても、第 2実施例と同様の動作をするデータ送出装置が実現できる。そして、この第 3実施例のデータ送出装置においては、送出器内の CPUの負荷は増えるものの、第 2実施例のデータ送出装置では m個の送出器に 1つずつ設けられていたエラー訂正コード生成回路が、全く必要なくなり、装置構成がより一層簡単になる。

したがって、 CPU 1 2が要求される仕様内でエラー訂正符号を生成可能な程度の性能を有しており、ハード構成を少しでも簡単にしたい場合などに、第 3実施例のデータ送出装置が好適である。

以上第 1実施例〜第 3実施例により説明したように、本発明のデータ送出装置によれば、フォーマット変換手段を簡易な構成にすることができる。その結果、伝送速度を高速にすることができる。また、装置の小型化ができ安価にすることができたので、多チャネル化が容易に行えるデータ送出装置を提供できる。産業上の利用可能性

本発明のデータ送出装置およびデータ送出方法は、ビデオ ·オン 'デマンド（ VOD) システム、および、ニァ · ビデオ 'オン 'デマンド（NVOD) システ厶に供するデータ送出装置に適用できる。

Claims

請求の範囲

1 . 所定の伝送方式によりビデオデータを伝送する際の伝送エラーを訂正するためのエラ一訂正符号を前記ビデオデー夕に予め付加し、エラー訂正符号付加デ一夕を生成するエラー訂正符号付加手段と、

前記エラー訂正符号付加デー夕を記憶し、複数のチャネルに並行して出力可能な記憶手段と、

前記記憶手段の前記各チャネルごとに設けられ、各チャネルより出力される前記エラー訂正符号付加データを所定の伝送方式に基づいた伝送フォーマツトの伝送データに変換する複数のフォーマツト変換手段と、

前記伝送データを前記所定の伝送方式に基づいて伝送路に送出する送出手段と

を有するデータ送出装置。

2 . 前記記憶手段は.、前記ビデオデータ、および、前記エラー訂正符号を、前記フォーマツト変換手段によるフォーマツト変換に対応する配列に並び換えて記憶する

請求項 1記載のデータ送出装置。

3 . 前記記憶手段は、前記並び換えられた前記ビデオデータ、および、前記ェラー訂正符号を、所定単位のデータごとにプロック化したプロックデータを生成し、該ブロックデータごとに記憶媒体に記憶する

請求項 2記載のデータ送出装置。

4 . 前記フォーマット変換手段は、前記記憶手段から出力される前記ブロックデータを一時的に記憶するバッファメモリ手段を少なくとも 1つ有する

請求項 3記載のデータ送出装置。

5 . 前記エラ一訂正符号付加手段は、前記ビデオデータに対してリードソロモン符号を前記エラー訂正符号として付加する

請求項 1記載のデータ送出装置。

6 . 前記各フォーマット変換手段は、前記記憶手段の前記各チャネルより出力されるエラー訂正符号付加データを、所定の単位ごとに分割し、該分割された各データに所定のへッダ情報を付加し、前記伝送デー夕を生成する

請求項 1記載のデータ送出装置。

7 . 前記各フォーマツト変換手段は、非同期転送モード（A T M) によるデ— 夕伝送方式に基づレ、て、前記ェラ一訂正符号付加デー夕を所定の単位ごとに分割する

請求項 6記載のデータ送出装置。

8 ..前記記憶手段は、前記ビデオデー夕を複数のチャネルに並行して出力し、前記データ送出装置は、さらに、前記各フォーマツト変換手段からの伝送デー夕を多重化して多重化デ一タを生成する多重化手段を有し、

前記送出手段は、前記多重化データを前記伝送データとして伝送路に送出する

請求項 1記載のデータ送出装置。

9 . 前記記憶手段は、同一のビデオデータの所定時間間隔ずつ離れた複数の前記データを複数のチャネルに並行して出力し、

前記各フォーマツト変換手段は、前記各チャネルより出力される前記デ一夕を所定の伝送方式に基づいた伝送フォーマツ卜の伝送データに変換し、

前記多重化手段は、前記各フォーマツト変換手段からの伝送データを多重化して多重化データを生成し、

前記送出手段は前記多重化デ一タを送出し、

任意の時間帯に発生した要求に対して、前記多重化された複数の伝送デー夕より 1の伝送データを選択することにより、前記要求にほぼ即時的に応じて前記ビデオデータが配信される請求項 8記載のデータ送出装置。

1 0 . 所定の伝送方式によりビデオデータを伝送する際の伝送エラ一を訂正するためのエラー訂正符号を前記ビデオデータに付加することでエラー訂正符号付加データを生成するステップと、

前記ェラー訂正符号付加デー夕を複数のチャネルに並行して記憶デ一夕を出力可能な記憶手段に記憶するステップと、

前記記憶手段の各チャネルより出力される前記ェラ一訂正符号付加デー夕を所定の伝送方式に基づいた伝送フォーマツトの伝送データに変換するステップと、

前記伝送データを前記所定の伝送方式に基づレ、て伝送するステップとを有するデータ伝送方法。