TWM622451U - 同步整流控制器和同步整流系統 - Google Patents

Abstract

本創作公開了一種同步整流控制器和同步整流系統。該同步整流控制器包括：汲極電壓檢測VD腳，用於接收表徵同步整流電晶體的汲極電壓的汲極電壓表徵信號；輸出驅動GATE腳，用於向同步整流電晶體提供閘極驅動信號，以驅動同步整流電晶體的導通與關斷；以及檢測和控制電路，其第一端連接至VD腳、第二端連接至GATE腳，用於基於VD腳處的電壓來生成閘極驅動信號。根據本創作實施例提供的同步整流控制器，能夠主動適應不同的同步整流MOS管，具有效率高、抗干擾性強、自我調整能力好的特點。

Description

同步整流控制器和同步整流系統

本創作屬於積體電路領域，尤其涉及一種同步整流控制器和同步整流系統。

隨著時代的發展，對能效要求越來越高，如何提升電源產品能效，是各大積體電路(Integrate Circuit，IC)廠商和電源廠商努力的方向。對於傳統的反激電源來說，由於其架構特點，輸出整流損耗較高，尤其是在大電流輸出時，這種損耗更為明顯。通過採用同步整流控制器，來驅動低壓金屬氧化物半導體場效應電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)(簡稱MOS管)，替代傳統的整流二極體，可以明顯降低輸出整流損耗，大幅提升系統效率。

反激架構存在多種工作模式，例如其可以工作在連續導通模式，也可以工作在非連續導通模式和間歇模式等，且低壓MOS管的種類也分很多種，然而，在現有技術中，無法適配反激電源不同的工作狀態和不同導通阻抗的低壓MOS管。

本創作實施例提供了一種同步整流控制器和同步整流系統，能夠主動適應不同的同步整流MOS管，具有效率高、抗干擾性強、自我調整能力好的優勢。

第一方面，本創作實施例提供了一種同步整流控制器，包括：汲極電壓檢測VD腳，用於接收表徵同步整流電晶體的漏極電壓的汲極電壓表徵信號；輸出驅動GATE腳，用於向所述同步整流電晶體提供閘極驅動信號，以驅動所述同步整流電晶體的導通與關斷；以及檢測和控 制電路，其第一端連接至所述VD腳、第二端連接至所述GATE腳，用於基於所述VD腳處的電壓來生成所述閘極驅動信號。

根據本創作提供的同步整流控制器，還包括供電單元，其中：所述供電單元，其第一端連接至所述VD腳、第二端連接至所述檢測和控制電路，用於為所述檢測和控制電路供電。

根據本創作提供的同步整流控制器，所述檢測和控制電路包括導通檢測和控制單元、關斷檢測和控制單元、以及驅動單元，其中：所述導通檢測和控制單元的第一端連接至所述VD腳，第二端連接至所述驅動單元的第一端，用於基於所述VD腳處的電壓來控制所述同步整流電晶體的導通；所述關斷檢測和控制單元的第一端連接至所述VD腳，第二端連接至所述驅動單元的第二端，用於基於所述VD腳處的電壓來控制所述同步整流電晶體的關斷；所述驅動單元的第三端連接至所述GATE腳。

根據本創作提供的同步整流控制器，所述導通檢測和控制單元包括第一VD電壓檢測模組、第一VD波形斜率檢測模組、以及第一導通控制模組，其中：所述第一VD電壓檢測模組和所述第一VD波形斜率檢測模組的第一端均連接至所述VD腳，第二端均連接至所述第一導通控制模組的第一端，所述第一導通控制模組的第二端連接至所述驅動單元的第一端。

根據本創作提供的同步整流控制器，所述導通檢測和控制單元包括第二VD電壓檢測模組、第一VD電壓與時間積分模組、以及第二導通控制模組，其中：所述第二VD電壓檢測模組和所述第一VD電壓與時間積分模組的第一端均連接至所述VD腳，第二端均連接至所述第二導通控制模組的第一端，所述第二導通控制模組的第二端連接至所述驅動單元的第一端。

根據本創作提供的同步整流控制器，所述導通檢測和控制單元包括第三VD電壓檢測模組、第二VD波形斜率檢測模組、第二VD電壓與時間積分模組、以及第三導通控制模組，其中：所述第三VD電壓 檢測模組、所述第二VD波形斜率檢測模組以及所述第二VD電壓與時間積分模組的第一端均連接至所述VD腳，第二端均連接至所述第三導通控制模組的第一端，所述第三導通控制模組的第二端連接至所述驅動單元的第一端。

根據本創作提供的同步整流控制器，所述關斷檢測和控制單元包括預關斷模組、第三VD波形斜率檢測模組以及第一關斷控制模組，其中：所述預關斷模組和所述第三VD波形斜率檢測模組的第一端均連接至所述VD腳，第二端均連接至所述第一關斷控制模組的第一端，所述第一關斷控制模組的第二端連接至所述驅動單元的第二端。

根據本創作提供的同步整流控制器，所述關斷檢測和控制單元包括預關斷模組、第四VD電壓檢測模組以及第二關斷控制模組，其中：所述預關斷模組和所述第四VD電壓檢測模組的第一端均連接至所述VD腳，第二端均連接至所述第二關斷控制模組的第一端，所述第二關斷控制模組的第二端連接至所述驅動單元的第二端。

根據本創作提供的同步整流控制器，所述關斷檢測和控制單元包括預關斷模組、第四VD波形斜率檢測模組、第五VD電壓檢測模組以及第三關斷控制模組，其中：所述預關斷模組、所述第四VD波形斜率檢測模組、所述第五VD電壓檢測模組的第一端均連接至所述VD腳，第二端均連接至所述第三關斷控制模組的第一端，所述第三關斷控制模組的第二端連接至所述驅動單元的第二端。

根據本創作提供的同步整流控制器，所述預關斷模組包括第一VD電壓調節控制子模組和第二VD電壓調節控制子模組，其中：所述第一VD電壓調節控制子模組用於將VD電壓維持在第一閾值的預設範圍之內，所述第二VD電壓調節控制子模組用於將所述VD電壓從所述第一閾值下拉至第二閾值，以將所述VD電壓維持在所述第二閾值的預設範圍之內，進而使所述GATE腳處的電壓降低，以對所述同步整流電晶體進行預關斷。

第二方面，本創作提供了一種同步整流系統，其特徵在於，包括同步整流電晶體、如第一方面所述的同步整流控制器。

本創作實施例提供的同步整流控制器和同步整流系統，能夠主動適應不同的同步整流MOS管，具有效率高、抗干擾性強、自我調整能力好的優勢。

100:同步整流控制器

1101:導通檢測和控制單元

1102:關斷檢測和控制單元

110:檢測和控制電路(單元)

120:IC供電單元

M1:同步整流MOS管

R1:電阻

Drain:同步整流MOS管M1的汲極

Source:同步整流MOS管M1的源極

C1:電容

130:內部比較器

140:基準電壓和電流單元

1103:驅動單元(模組)

210:VD電壓檢測模組

220:VD波形斜率檢測模組

230:導通控制模組

240:VD電壓與時間積分模組

310:預關斷模組

320:VD波形斜率檢測模組

330:關斷控制模組

340:VD電壓檢測模組

3101:第一VD電壓調節控制子模組

3102:第二VD電壓調節控制子模組

Treg2:第二VD電壓調節控制信號

VD_th1:第一調節閾值

TSR_n:第n週期GATE ON時間

VD_th2:第二調節閾值

Toff,TSR:信號

Tblank:計時信號

Toff_n:第n週期GATE OFF時間

VD腳:汲極電壓檢測腳

VDD腳:IC供電腳

GATE腳:輸出驅動腳

GND腳:接地腳

為了更清楚地說明本創作實施例的技術方案，下面將對本創作實施例中所需要使用的附圖作簡單的介紹，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1示出了本創作一個實施例提供的同步整流控制器100的架構示意圖；圖2示出了本創作的第一實施例提供的同步整流系統的電路示意圖；圖3示出了本創作的第二實施例提供的同步整流系統的電路示意圖；圖4示出了本創作實施例提供的圖1所示的同步整流控制器的結構示意圖；圖5示出了本創作的第一實施例提供的導通檢測和控制單元1101的電路示意圖；圖6示出了本創作的第二實施例提供的導通檢測和控制單元1101的電路示意圖；圖7示出了本創作的第三實施例提供的導通檢測和控制單元1101的電路示意圖；圖8示出了本創作的第一實施例提供的關斷檢測和控制單元1102的電路示意圖；圖9示出了本創作的第二實施例提供的關斷檢測和控制單元1102的電路示意圖；圖10示出了本創作的第三實施例提供的關斷檢測和控制單元1102的 電路示意圖；圖11示出了本創作實施例提供的圖4所示的同步整流控制器的結構示意圖；以及圖12示出了圖11所示的同步整流控制器的控制邏輯的波形示意圖。

下面將詳細描述本創作的各個方面的特徵和示例性實施例，為了使本創作的目的、技術方案及優點更加清楚明白，以下結合附圖及具體實施例，對本創作進行進一步詳細描述。應理解，此處所描述的具體實施例僅被配置為解釋本創作，並不被配置為限定本創作。對於本領域技術人員來說，本創作可以在不需要這些具體細節中的一些細節的情況下實施。下面對實施例的描述僅僅是為了通過示出本創作的示例來提供對本創作更好的理解。

需要說明的是，在本文中，諸如第一和第二等之類的關係術語僅僅用來將一個實體或者操作與另一個實體或操作區分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關係或者順序。而且，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句“包括......”限定的要素，並不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。

為了解決現有技術問題，本創作實施例提供了一種同步整流控制器。下面首先對本創作實施例提供的同步整流控制器進行介紹。圖1示出了本創作一個實施例提供的同步整流控制器100的架構示意圖。

作為一個示例，如圖1所示，同步整流控制器100可以包括檢測和控制電路110、IC供電單元120，同步整流控制器100可以包括以下引腳：汲極電壓檢測VD腳、輸出驅動GATE腳、接地GND腳和IC供 電VDD腳等，應注意，在其他實施例中，同步整流控制器100的引腳數量大於四個，圖1所示實施例僅作為示例提供，並不旨在對本創作進行限制。

其中，VD腳可以用於接收表徵同步整流電晶體(以下簡稱同步整流MOS管)的汲極電壓的汲極電壓表徵信號，GATE腳可以用於向同步整流MOS管提供閘極驅動信號，以驅動同步整流MOS管的導通與關斷，檢測和控制電路110的輸人端可以連接至VD腳、輸出端可以連接至GATE腳，可以用於基於VD腳處的電壓來生成閘極驅動信號，以控制同步整流MOS管的導通與關斷。

此外，檢測和控制電路110的輸入端還可以連接至IC供電單元120的輸出端，該IC供電單元120的輸入端可以連接至VDD腳，可以用於為檢測和控制電路110中的一個或多個元件進行供電。

為了更好地理解本創作提供的同步整流控制器，以下對同步整流控制器所處的同步整流系統進行介紹，圖2示出了本創作的第一實施例提供的同步整流系統的電路示意圖。

作為一個示例，如圖2所示，該同步整流系統可以包括同步整流控制器100和同步整流MOS管M1，該同步整流控制器100可以用於控制同步整流MOS管M1的導通與關斷，具體地，同步整流控制器100的VD腳可以經由電阻R1連接至同步整流MOS管M1的汲極(標記為Drain)，以檢測同步整流MOS管M1的汲極電壓；同步整流控制器100的GATE腳可以連接至同步整流MOS管M1的閘極，以基於上述汲極電壓表徵信號來向同步整流MOS管M1提供閘極驅動信號，以驅動同步整流MOS管M1的導通與關斷；同步整流控制器100的GND腳可以連接至同步整流MOS管M1的源極(標記為Source)，作為同步整流控制器100的參考地；並且同步整流控制器100的VDD腳可以經由電容C1連接至GND腳，以為同步整流控制器100進行供電。

作為一個示例，圖2所示的同步整流系統可以是反激同步整流系統，應理解，在不脫離本創作的精神和範圍的情況下，本創作提 供的同步整流控制器可以應用於任何合適的同步整流系統。

作為另一示例，如圖3所示，圖3示出了本創作的第二實施例提供的同步整流系統的電路示意圖。

在一些實施例中，如圖3所示，該同步整流系統可以包括同步整流控制器100和同步整流MOS管M1，該同步整流控制器100可以用於控制同步整流MOS管M1的導通與關斷，具體地，同步整流控制器100的VD腳可以經由電阻R1連接至同步整流MOS管M1的汲極(標記為Drain)，以檢測同步整流MOS管M1的汲極電壓；同步整流控制器100的GATE腳可以連接至同步整流MOS管M1的閘極，以基於上述汲極電壓表徵信號來向同步整流MOS管M1提供閘極驅動信號，以驅動同步整流MOS管M1的導通與關斷；同步整流控制器100的GND腳可以連接至同步整流MOS管M1的源極(標記為Source)，作為同步整流控制器100的參考地；並且同步整流控制器100的VDD腳可以經由電容C1連接至GND腳，以為同步整流控制器100進行供電。

作為一個示例，圖3所示的同步整流系統可以是反激同步整流系統，應理解，在不脫離本創作的精神和範圍的情況下，本創作提供的同步整流控制器可以應用於任何合適的同步整流系統。

以下通過具體示例的方式對本創作提供的同步整流控制器進行詳細介紹。如圖4所示，圖4示出了本創作實施例提供的圖1所示的同步整流控制器的結構示意圖。

作為一個示例，圖4所示的同步整流器可以包括檢測和控制單元110和IC供電單元120、內部比較器130、基準電壓和電流單元140。其中，該檢測和控制單元110可以包括導通檢測和控制單元1101、關斷檢測和控制單元1102和驅動單元1103。具體地，導通檢測和控制單元1101的輸入端可以連接至VD腳，輸出端可以連接至驅動單元1103的第一輸入端，可以用於基於VD腳處的電壓來控制同步整流MOS管的導通；關斷檢測和控制單元1102的輸入端可以連接至VD腳，輸出端可以連 接至驅動單元1103的第二輸入端，可以用於基於VD腳處的電壓來控制同步整流MOS管的關斷，並且驅動單元1103的輸出端可以連接至GATE腳，以基於來自導通檢測和控制單元1101和關斷檢測和控制單元1102的驅動信號來控制同步整流MOS管的導通和關斷。

作為一個示例，IC供電單元120可以用於為檢測和控制電路110中的每個元件(例如，導通檢測和控制單元1101、關斷檢測和控制單元1102和驅動單元1103)進行供電。

以下通過具體示例的方式對圖4中的導通檢測和控制單元1101進行詳細介紹，參見圖5，圖5示出了本創作的第一實施例提供的導通檢測和控制單元1101的電路示意圖。

作為一個示例，導通檢測和控制單元1101可以包括VD電壓檢測模組210、VD波形斜率檢測模組220、以及導通控制模組230，其中，VD電壓檢測模組210和VD波形斜率檢測模組220的輸入端可以連接至VD腳，輸出端可以連接至導通控制模組230的輸入端，導通控制模組230的輸出端可以連接至驅動單元1103的輸入端。

作為一個示例，利用VD波形斜率檢測模組220來檢測VD波形下降沿斜率，並且利用VD電壓檢測模組210來檢測VD腳處的電壓，當檢測到VD波形下降沿斜率滿足要求，並且VD腳處的電壓下降到負壓閾值之後，同步整流控制器可以輸出閘極驅動信號，驅動同步整流MOS管導通。

參見圖6，圖6示出了本創作的第二實施例提供的導通檢測和控制單元1101的電路示意圖。

作為一個示例，導通檢測和控制單元1101可以包括VD電壓檢測模組210、VD電壓與時間積分模組240、以及導通控制模組230，應注意，圖6與圖5中相同的元件採用相同的附圖標記，其中，VD電壓檢測模組210和VD電壓與時間積分模組240的輸入端可以連接至VD腳，輸出端可以連接至導通控制模組230的輸入端，導通控制模組230的輸出端 可以連接至驅動單元1103的輸入端。

作為一個示例，在同步整流關斷階段，利用VD電壓與時間積分模組240對VD電壓和時間進行積分取樣運算，並對積分結果進行即時更新，並且利用VD電壓檢測模組210來檢測VD腳處的電壓，當檢測到VD電壓與時間積分結果滿足要求，並且VD腳處的電壓下降到負壓閾值之後，同步整流控制器可以輸出閘極驅動信號，驅動同步整流MOS管導通。

參見圖7，圖7示出了本創作的第三實施例提供的導通檢測和控制單元1101的電路示意圖。

作為一個示例，導通檢測和控制單元1101可以包括VD電壓檢測模組210、VD波形斜率檢測模組220、VD電壓與時間積分模組240、以及導通控制模組230，應注意，圖7與圖5和圖6相同的元件採用相同的附圖標記，其中，VD電壓檢測模組210、VD波形斜率檢測模組220和VD電壓與時間積分模組240的輸入端可以連接至VD腳，輸出端可以連接至導通控制模組230的輸入端，導通控制模組230的輸出端可以連接至驅動單元1103的輸入端。

作為一個示例，可以利用VD電壓檢測模組210和VD波形斜率檢測模組220來控制同步整流MOS管的導通，或者利用VD電壓檢測模組210和VD電壓與時間積分模組240來控制同步整流MOS管的導通，這將在下面詳細介紹。

以下通過具體示例的方式對圖4中的關斷檢測和控制單元1102進行詳細介紹，參見圖8，圖8示出了本實用新型的第一實施例提供的關斷檢測和控制單元1102的電路示意圖。

作為一個示例，如圖8所示，關斷檢測和控制單元1102可以包括預關斷模組310、VD波形斜率檢測模組320以及關斷控制模組330，其中，預關斷模組310和VD波形斜率檢測模組320的輸入端可以連接至VD腳，輸出端可以連接至關斷控制模組330的輸入端，關斷控制模 組330的輸出端可以連接至驅動單元1103的輸入端。

其中，預關斷模組310可以包括第一VD電壓調節(Voltage regulation)控制子模組和第二VD電壓調節控制子模組，其中，第一VD電壓調節控制子模組可以用於將VD電壓維持在第一閾值的預設範圍之內，第二VD電壓調節控制子模組可以用於將VD電壓從第一閾值下拉至第二閾值，以將VD電壓維持在第二閾值的預設範圍之內，進而使GATE腳處的電壓降低，以對同步整流MOS管進行預關斷。

作為一個示例，利用預關斷模組310來降低閘極驅動電壓，有利於在最終關斷同步整流MOS管階段，加快MOS管的關斷速度。利用VD波形斜率檢測模組320對VD波形上升沿正斜率進行檢測，在檢測到VD電壓上升沿正斜率大於預設閾值之後，將閘極驅動電壓從經降低的閘極驅動電壓快速下拉，以將同步整流MOS管關斷。

參見圖9，圖9示出了本創作的第二實施例提供的關斷檢測和控制單元1102的電路示意圖，應注意，圖9與圖8相同的元件採用相同的附圖標記。

關斷檢測和控制單元1102可以包括預關斷模組310、VD電壓檢測模組340以及關斷控制模組330，其中，預關斷模組310和VD電壓檢測模組340的輸入端可以連接至VD腳，輸出端可以連接至關斷控制模組330的輸入端，關斷控制模組330的輸出端可以連接至驅動單元1103的輸入端。

作為一個示例，利用預關斷模組310來降低閘極驅動電壓，有利於在最終關斷同步整流MOS管階段，加快MOS管的關斷速度。利用VD電壓檢測模組340對VD電壓進行檢測，在檢測測到VD電壓大於關斷閾值之後，將閘極驅動電壓從經降低的閘極驅動電壓快速下拉，以將同步整流MOS管關斷。

參見圖10，圖10示出了本創作的第三實施例提供的關斷檢測和控制單元1102的電路示意圖，應注意，圖10與圖9和圖8相同的 元件採用相同的附圖標記。

關斷檢測和控制單元1102可以包括預關斷模組310、VD波形斜率檢測模組320、VD電壓檢測模組340以及關斷控制模組330，其中，預關斷模組310、VD波形斜率檢測模組320和VD電壓檢測模組340的輸入端可以連接至VD腳，輸出端可以連接至關斷控制模組330的輸入端，關斷控制模組330的輸出端可以連接至驅動單元1103的輸入端。

作為一個示例，利用預關斷模組310來降低閘極驅動電壓，有利於在最終關斷同步整流MOS管階段，加快MOS管的關斷速度。可以利用VD波形斜率檢測模組320對VD電壓上升沿正斜率進行檢測，在檢測到VD電壓上升沿正斜率大於預設閾值之後，或者利用VD電壓檢測模組340對VD電壓進行檢測，在檢測到VD電壓大於關斷閾值之後，將閘極驅動電壓從經降低的閘極驅動電壓快速下拉，以將同步整流MOS管關斷。

以上對導通檢測和控制單元1101和關斷檢測和控制單元1102的具體實現方式分別進行了介紹，以下對同步整流控制器100的一種具體實現方式進行詳細介紹，以便更好地理解同步整流控制器100的工作原理。

參考圖11和圖12，圖11示出了本創作實施例提供的圖4所示的同步整流控制器的結構示意圖，圖12示出了圖11所示的同步整流控制器的控制邏輯的波形示意圖。

作為一個示例，如圖11所示，該檢測和控制電路110可以包括VD電壓檢測模組210，可以用於對VD負電壓進行檢測，並與內部閾值進行比較；VD波形斜率檢測模組220，可以用於對VD波形的下降沿負斜率進行檢測；VD電壓與時間積分模組240，可以用於將VD電壓和時間進行積分，並得到積分結果；導通控制模組230，可以用於接收來自VD電壓檢測模組210、VD波形斜率檢測模組220和VD電壓與時間積分模組240的輸出信號，以基於這些信號來使得驅動模組1103輸出控制MOS管 導通的閘極驅動信號；以及預關斷模組310(包括第一VD電壓調節控制子模組3101和第二VD電壓調節控制子模組3102)，用於對同步整流MOS管進行預關斷；VD波形斜率檢測模組320，可以用於對VD波形的上升沿正斜率進行檢測；VD電壓檢測模組340，可以用於對VD電壓進行檢測，並與內部閾值進行比較；關斷控制模組330，可以用於接收來自預關斷模組310、VD波形斜率檢測模組320和VD電壓檢測模組340的輸出信號，以基於這些信號來使得驅動模組1103輸出控制MOS管關斷的閘極驅動信號。

應注意，圖11所示實施例僅僅是其中一種實現方式，本創作提供的同步整流控制器可以具有多種不同的實現方式，例如可以對圖5至圖7中的任一者與圖8至圖10中的任一者進行組合，形成檢測和控制電路110，本文為了簡單起見，不再贅述。

作為一個示例，如圖12所示，其中對所示各個信號的功能說明如下：VD信號為對VD腳進行取樣而得到的同步整流MOS管的汲極電壓波形；GATE信號為閘極驅動信號波形；TSR信號為同步整流控制器內部閘極驅動上拉計時，即GATE ON時間；Toff信號為同步整流控制器內部閘極驅動下拉計時，即GATE OFF時間；Tblank信號為同步整流MOS管關斷後的遮罩時間，即在這段遮罩時間內閘極不能再次上拉輸出，MOS管不能導通；Treg2為第二VD電壓調節控制信號，在GATE ON時間內，如果Treg2置低，則VD電壓調節控制從第一調節控制切換到第二調節控制。

以下對圖11所示的電路的各階段上作原理進行詳細介紹，第一，針對MOS管的導通控制進行介紹：在例如反激同步整流系統中，尤其是在非連續導通模式下，通常需要區分是原邊MOS管導通還是原邊變壓器電感和寄生電容發生諧振，然後才能準確地控制MOS管的導通時機，以防止誤導通問題的發生。此處，可以通過兩種判斷機制來控制MOS管導通，具體如下： 第一種，在同步整流GATE OFF階段，對VD電壓和時間做積分取樣運算，並對積分結果進行即時更新，當檢測到VD電壓下降到負電壓閾值，並且上述VD電壓和時間的積分結果滿足要求時，使同步整流控制器輸出閘極驅動信號，以驅動同步整流MOS管導通。

第二種，通過檢測VD波形下降沿負斜率，當檢測到VD波形下降沿負斜率滿足要求，並且檢測到VD電壓下降到負壓閾值之後，使同步整流控制器輸出閘極驅動信號，以驅動同步整流MOS管導通。

第二，針對MOS管的預關斷控制進行介紹。針對預關斷控制的第一階段，參考圖12，隨著退磁電流的逐漸減小，VD電壓逐漸上升，當VD電壓上升到第一調節閾值(VD_th1)時，同步整流控制器將閘極電壓緩慢下拉，利用MOS導通阻抗隨著閘極驅動電壓的降低而增大的特性，將VD電壓維持在第一調節閾值附近。針對預關斷控制的第二階段，Treg2信號可以用於控制在GATE ON時間內，預關斷電路從第一調節控制切入第二調節控制的時間點，該Treg2信號為前一個週期GATE ON時間按照一定比例關係鏡像保存下來的計時信號，其公式可以表示為如下：Treg2_n+1=β×TSR_n

其中，β範圍為：0.75<η<0.95，TSR_n為第n週期GATE ON時間。

在GATE ON時間內，當Treg2信號置低之後，預關斷電路會切入第二調節控制，因此第二調節閾值(例如，VD_th2)低於第一調節閾值(例如，VD_th1)，故會將閘極驅動電壓下拉至更低電平，這樣有利於在最終關斷MOS階段，加快MOS管的關斷速度。

第三，針對同步整流MOS管的關斷控制。在如前所述的在對MOS管進行預關斷之後，對VD電壓進行檢測，或者對VD電壓上升沿正斜率進行檢測，當檢測到VD電壓大於關斷閾值，或者檢測到VD電壓上升沿正斜率大於預設閾值之後，將閘極電壓快速下拉以將MOS管快速關斷。

第四，針對同步整流MOS管的導通遮罩。在例如反激同步整流系統中，當退磁結束後，變壓器電感和變壓器寄生電容、MOS寄生電容發生諧振，諧振波形可能會導致同步整流控制器發生誤判斷，從而誤輸出閘極驅動信號，導致同步整流MOS管的誤導通。因此，為了防止上述同步整流MOS管誤導通的情況發生，本創作提供的同步整流控制器在閘極電壓被下拉，MOS管被關斷之後，會進行一定時間的導通遮罩，如圖12所示，在Tblank信號置高時間內，同步整流控制器不能輸出高電平閘極驅動信號，該Tblank信號為前一個週期GATE OFF時間按照一定比例關係鏡像保存下來的計時信號，其公式如下所示：Tblank_n+1=η×Toff_n其中，η範圍為：0.2<η<1，Toff_n為第n週期GATE OFF時間。

應注意，除了本創作實施例提供的上述同步整流控制器和控制方法之外，控制器和MOS管可以被封裝在一個封裝件中。

可見，本創作實施例提供的同步整流控制器和同步整流系統，可以主動適應不同的MOS管，具有更好的自我調整控制能力和保護糾錯能力，同時還具有諸如效率高、抗干擾性強、自我調整能力較好等之類的優點，能夠有效提升系統的效率和可靠性。

綜上，本創作提供的同步整流控制器可以應用於例如反激同步整流系統中，其可以通過對同步整流MOS管的汲極電壓值、汲極電壓持續時間和汲極電壓波形邊沿斜率進行檢測，結合內部的控制邏輯電路，還採用了VD兩級調節控制和同步整流關斷後自我調整時間遮罩等，可以實現高效的自我調整控制，能夠主動適應反激電源不同的工作狀態和各種導通阻抗的低壓MOS管，實現高效且安全的輸出整流控制。

需要明確的是，本創作並不局限于上文所描述並在圖中示出的特定配置和處理。為了簡明起見，這裡省略了對已知方法的詳細描述。在上述實施例中，描述和示出了若干具體的步驟作為示例。但是，本創作的方法過程並不限於所描述和示出的具體步驟，本領域的技術人員可 以在領會本創作的精神後，作出各種改變、修改和添加，或者改變步驟之間的順序。

以上所述的結構框圖中所示的功能塊可以實現為硬體、軟體、固件或者它們的組合。當以硬體方式實現時，其可以例如是電子電路、專用積體電路(ASIC)、適當的固件、外掛程式、功能卡等等。當以軟體方式實現時，本創作的元素是被用於執行所需任務的程式或者程式碼片段。程式或者程式碼片段可以存儲在機器可讀介質中，或者通過載波中攜帶的資料信號在傳輸介質或者通信鏈路上傳送。“機器可讀介質”可以包括能夠存儲或傳輸資訊的任何介質。機器可讀介質的例子包括電子電路、半導體記憶體設備、ROM、快閃記憶體、可擦除ROM(Erasable Read Only Memory,EROM)、軟碟、CD-ROM(Compact Disc Read-Only Memory)、光碟、硬碟、光纖介質、射頻(Radio Frequency,RF)鏈路，等等。程式碼片段可以經由諸如網際網路、內聯網等的電腦網路被下載。

還需要說明的是，本創作中提及的示例性實施例，基於一系列的步驟或者裝置描述一些方法或系統。但是，本創作不局限於上述步驟的順序，也就是說，可以按照實施例中提及的循序執行步驟，也可以不同於實施例中的順序，或者若干步驟同時執行。

以上所述，僅為本創作的具體實施方式，所屬領域的技術人員可以清楚地瞭解到，為了描述的方便和簡潔，上述描述的系統、模組和單元的具體工作過程，可以參考前述方法實施例中的對應過程，在此不再贅述。應理解，本創作的保護範圍並不局限於此，任何熟悉本技術領域的技術人員在本創作揭露的技術範圍內，可輕易想到各種等效的修改或替換，這些修改或替換都應涵蓋在本創作的保護範圍之內。

100:同步整流控制器

110:檢測和控制電路

120:IC供電單元

VD腳:汲極電壓檢測腳

VDD腳:IC供電腳

GATE腳:輸出驅動腳

GND腳:接地腳

Claims (11)

1. 一種同步整流控制器，其特徵在於，包括：汲極電壓檢測VD腳，用於接收表徵同步整流電晶體的汲極電壓的汲極電壓表徵信號；輸出驅動GATE腳，用於向所述同步整流電晶體提供閘極驅動信號，以驅動所述同步整流電晶體的導通與關斷；以及檢測和控制電路，其第一端連接至所述VD腳、第二端連接至所述GATE腳，用於基於所述VD腳處的電壓來生成所述閘極驅動信號。
2. 如請求項1所述的同步整流控制器，其特徵在於，還包括供電單元，其中：所述供電單元，其第一端連接至所述VD腳、第二端連接至所述檢測和控制電路，用於為所述檢測和控制電路供電。
3. 如請求項1所述的同步整流控制器，其特徵在於，所述檢測和控制電路包括導通檢測和控制單元、關斷檢測和控制單元、以及驅動單元，其中：所述導通檢測和控制單元的第一端連接至所述VD腳，第二端連接至所述驅動單元的第一端，用於基於所述VD腳處的電壓來控制所述同步整流電晶體的導通；所述關斷檢測和控制單元的第一端連接至所述VD腳，第二端連接至所述驅動單元的第二端，用於基於所述VD腳處的電壓來控制所述同步整流電晶體的關斷；所述驅動單元的第三端連接至所述GATE腳。
4. 如請求項3所述的同步整流控制器，其特徵在於，所述導通檢測和控制單元包括第一VD電壓檢測模組、第一VD波形斜率檢測模組、以及第一導通控制模組，其中：所述第一VD電壓檢測模組和所述第一VD波形斜率檢測模組的第一端均連接至所述VD腳，第二端均連接至所述第一導通控制模組的第一端， 所述第一導通控制模組的第二端連接至所述驅動單元的第一端。
5. 如請求項3所述的同步整流控制器，其特徵在於，所述導通檢測和控制單元包括第二VD電壓檢測模組、第一VD電壓與時間積分模組、以及第二導通控制模組，其中：所述第二VD電壓檢測模組和所述第一VD電壓與時間積分模組的第一端均連接至所述VD腳，第二端均連接至所述第二導通控制模組的第一端，所述第二導通控制模組的第二端連接至所述驅動單元的第一端。
6. 如請求項3所述的同步整流控制器，其特徵在於，所述導通檢測和控制單元包括第三VD電壓檢測模組、第二VD波形斜率檢測模組、第二VD電壓與時間積分模組、以及第三導通控制模組，其中：所述第三VD電壓檢測模組、所述第二VD波形斜率檢測模組以及所述第二VD電壓與時間積分模組的第一端均連接至所述VD腳，第二端均連接至所述第三導通控制模組的第一端，所述第三導通控制模組的第二端連接至所述驅動單元的第一端。
7. 如請求項3所述的同步整流控制器，其特徵在於，所述關斷檢測和控制單元包括預關斷模組、第三VD波形斜率檢測模組以及第一關斷控制模組，其中：所述預關斷模組和所述第三VD波形斜率檢測模組的第一端均連接至所述VD腳，第二端均連接至所述第一關斷控制模組的第一端，所述第一關斷控制模組的第二端連接至所述驅動單元的第二端。
8. 如請求項3所述的同步整流控制器，其特徵在於，所述關斷檢測和控制單元包括預關斷模組、第四VD電壓檢測模組以及第二關斷控制模組，其中：所述預關斷模組和所述第四VD電壓檢測模組的第一端均連接至所述VD腳，第二端均連接至所述第二關斷控制模組的第一端，所述第二關斷控制模組的第二端連接至所述驅動單元的第二端。
9. 如請求項3所述的同步整流控制器，其特徵在於，所述關斷檢測和 控制單元包括預關斷模組、第四VD波形斜率檢測模組、第五VD電壓檢測模組以及第三關斷控制模組，其中：所述預關斷模組、所述第四VD波形斜率檢測模組、所述第五VD電壓檢測模組的第一端均連接至所述VD腳，第二端均連接至所述第三關斷控制模組的第一端，所述第三關斷控制模組的第二端連接至所述驅動單元的第二端。
10. 如請求項7、8或9中任一項所述的同步整流控制器，其特徵在於，所述預關斷模組包括第一VD電壓調節控制子模組和第二VD電壓調節控制子模組，其中：所述第一VD電壓調節控制子模組用於將VD電壓維持在第一閾值的預設範圍之內，所述第二VD電壓調節控制子模組用於將所述VD電壓從所述第一閾值下拉至第二閾值，以將所述VD電壓維持在所述第二閾值的預設範圍之內，進而使所述GATE腳處的電壓降低，以對所述同步整流電晶體進行預關斷。
11. 一種同步整流系統，其特徵在於，包括同步整流電晶體、如請求項1至10中任一項所述的同步整流控制器。

Images