TWM565404U - 功率半導體元件 - Google Patents

Abstract

一種功率半導體元件包括：基底、第一磊晶層以及第二磊晶層。基底定義有主動區與終端區。終端區圍繞主動區。第一磊晶層配置在主動區與終端區的基底上。第二磊晶層配置在基底與第一磊晶層之間。第二磊晶層中包括：第一終端溝槽與第二終端溝槽。第一終端溝槽具有第一電極，其配置在終端區中且鄰近主動區。第二終端溝槽具有第二電極，其配置在終端區中。第一電極的電位與第二電極的電位介於源極電位與汲極電位之間。

Description

功率半導體元件

本新型創作是有關於一種半導體元件，且特別是有關於一種功率半導體元件。

功率半導體元件是一種廣泛使用在類比電路的半導體元件。由於功率半導體元件具有非常低的導通電阻與非常快的切換速度，因此，功率半導體元件可應用在電源切換（Power switch）電路上，使得電源管理技術（power management techniques）更有效率。

隨著科技進步，電子元件朝著輕薄化的趨勢發展。由於電子元件的尺寸不斷地縮小，維持功率半導體元件的低導通阻抗（Conductance Resistance）、高崩潰電壓（Breakdown voltage）也愈發困難。因此，如何在一定的元件尺寸下改善功率半導體元件的導通阻抗及崩潰電壓將成為重要的一門課題。

本新型創作提供一種功率半導體元件，其於基板上配置有兩層磊晶層，並使得終端區中至少兩個溝槽電極的電位介於源極電位以及汲極電位之間，藉此改善終端區中溝槽電極邊緣處的電場扭曲現象，進而提升功率半導體元件的崩潰電壓。

本新型創作提供一種功率半導體元件包括：基底、第一磊晶層以及第二磊晶層。基底定義有主動區與終端區。終端區圍繞主動區。第一磊晶層配置在主動區與終端區的基底上。第二磊晶層配置在基底與第一磊晶層之間。第二磊晶層中包括：第一終端溝槽與第二終端溝槽。第一終端溝槽具有第一電極，其配置在終端區中且鄰近主動區。第二終端溝槽具有第二電極，其配置在終端區中。第一電極的電位與第二電極的電位介於源極電位與汲極電位之間。

在本新型創作的一實施例中，第一電極的電位介於第二電極的電位與源極電位之間。

在本新型創作的一實施例中，功率半導體元件更包括第三終端溝槽，其具有第三電極，並配置在第一終端溝槽與第二終端溝槽之間。第三電極的電位介於第一電極的電位與第二電極的電位之間。

在本新型創作的一實施例中，功率半導體元件更包括電阻元件，其配置在源極與汲極之間，並電性連接第一電極以及第二電極。

在本新型創作的一實施例中，電阻元件為串聯在一起的多個電阻，第一電極以及第二電極分別電性連接多個電阻之間的節點。

在本新型創作的一實施例中，電阻元件為線形，環繞終端區。

在本新型創作的一實施例中，電阻元件配置在第一磊晶層中的溝槽中。

在本新型創作的一實施例中，電阻元件為導電層，其配置於第一磊晶層上。導電層與第一磊晶層電性隔離。

在本新型創作的一實施例中，電阻元件為位於第一磊晶層中的摻雜區，摻雜區的導電型與第一磊晶層的導電型不同。

在本新型創作的一實施例中，第一磊晶層的摻雜濃度大於第二磊晶層的摻雜濃度。

基於上述，本新型創作藉由雙重磊晶結構（double epitaxial structure）來降低功率半導體元件的導通阻抗。另外，再將終端區中的至少兩個溝槽電極的電位介於源極電位以及汲極電位之間，藉此減緩，甚至消除終端區中的溝槽電極的邊緣處的電場扭曲現象，從而改善功率半導體元件的崩潰電壓。如此一來，本新型創作之功率半導體元件可在一定的元件尺寸下具有良好的元件特性。

為讓本新型創作的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

參照本實施例之圖式以更全面地闡述本新型創作。然而，本新型創作亦可以各種不同的形式體現，而不應限於本文中之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之標號表示相同或相似之元件，以下段落將不再一一贅述。

圖1是根據本新型創作一實施例的一種功率半導體元件的上視示意圖。圖2是圖1的線I-I’的剖面示意圖。在以下的實施例中，是以第一導電型為N型，第二導電型為P型為例來說明，但本新型創作並不以此為限。本領域具有通常知識者應了解，第一導電型也可以為P型，而第二導電型為N型。

請參照圖1與圖2，本新型創作一實施例的功率半導體元件1包括基底100，其定義有主動區AR與終端區TR。終端區TR環繞主動區AR，以防止電壓崩潰的現象發生。在本實施例中，基底100是具有第一導電型的半導體基底，例如N型摻雜的矽基底。

如圖2所示，磊晶層102配置在主動區AR與終端區TR的基底100上。在一實施例中，磊晶層102為具有第一導電型的磊晶層，例如是N型輕摻雜的磊晶層。磊晶層104配置在磊晶層102上。也就是說，磊晶層102（亦可稱為第二磊晶層）配置在基底100與磊晶層104（亦可稱為第一磊晶層）之間。在一實施例中，磊晶層104為具有第一導電型的磊晶層，例如是N型輕摻雜的磊晶層。磊晶層104的摻雜濃度大於磊晶層102的摻雜濃度，以形成雙重磊晶結構。此雙重磊晶結構可降低功率半導體元件1的導通阻抗。

如圖1所示，主動區AR具有多個主動溝槽10。多個主動溝槽10配置在主動區AR的磊晶層104中（未繪示）。主動溝槽10包括條狀溝槽10a與環狀溝槽10b。條狀溝槽10a沿第一方向D1延伸且沿第二方向D2排列。如圖1所示，環狀溝槽10b環繞條狀溝槽10a，以將條狀溝槽10a的端部連接在一起。在一實施例中，條狀溝槽10a以等距離的方式排列，而互相分離。在一實施例中，條狀溝槽10a的至少一端面實質上是對齊的。在替代實施例中，主動溝槽10亦可只包括條狀溝槽10a，而不具有環狀溝槽10b。第一方向D1與第二方向D2相交。在一實施例中，第一方向D1垂直於第二方向D2。雖然圖1與圖2未繪示，但在一些實施例中，各主動溝槽10中具有導電層與包圍導電層的絕緣層，以形成溝槽閘極結構。

如圖1所示，終端區TR具有三個終端溝槽20。終端區TR包括第一終端溝槽22、第二終端溝槽24以及第三終端溝槽26。第一終端溝槽22、第二終端溝槽24以及第三終端溝槽26彼此分離而不相連。第一終端溝槽22配置在終端區TR的磊晶層104中。第一終端溝槽22環繞主動區AR中的主動溝槽10，以形成封閉式的環形溝槽。如圖1所示，第一終端溝槽22鄰近主動區AR的主動溝槽10且與主動溝槽10彼此分離，而不相連。在本實施例中，主動溝槽10可用以當作元件溝槽（cell trench）以容納溝槽閘極結構；而第一終端溝槽22、第二終端溝槽24以及第三終端溝槽26皆可用以容納終端結構。雖然圖1繪示了三個終端溝槽20，但本新型創作不以此為限。在其他實施例中，終端區TR可僅包括兩個終端溝槽20（例如第一終端溝槽22與第二終端溝槽24）。在替代實施例中，終端區TR亦可包括三個以上的終端溝槽20，例如是4個、5個或更多個終端溝槽20。

如圖2所示，第一終端溝槽22中具有第一電極122與絕緣層118，以形成終端結構。絕緣層118環繞第一電極122，以電性絕緣第一電極122與磊晶層104。在一實施例中，第一電極122的材料包括摻雜多晶矽。絕緣層118的材料包括氧化矽。

如圖1所示，第二終端溝槽24配置在終端區TR中且環繞第一終端溝槽22，以形成封閉式的環形溝槽。第三終端溝槽26配置在第一終端溝槽22與第二終端溝槽24之間，其亦形成封閉式的環形溝槽。

如圖2所示，第二終端溝槽24中具有第二電極124與絕緣層118，以形成終端結構。在一實施例中，絕緣層118環繞第二電極124，以電性絕緣第二電極124與磊晶層104。相似地，第三終端溝槽26中具有第三電極126與絕緣層118，以形成終端結構。在一實施例中，絕緣層118環繞第三電極126，以電性絕緣第三電極126與磊晶層104。在一實施例中，第二電極124與第三電極126的材料分別包括摻雜多晶矽。絕緣層118的材料包括氧化矽。

如圖1所示，本新型創作的功率半導體元件1更包括電阻元件30，耦接於源極S與汲極D之間。電阻元件30與第一電極122、第二電極124以及第三電極126電性連接，如圖2所示。具體來說，電阻元件30可以是串聯在一起的多個電阻R1、R2、R3、R4。第一電極122電性連接至電阻R1、R2之間的節點N1；第二電極124電性連接至電阻R3、R4之間的節點N2；第三電極126電性連接至電阻R2、R3之間的節點N3。在此配置下，即可利用電阻分壓的方式，使第一電極122的電位V1、第二電極124的電位V2以及第三電極126的電位V3介於源極電位與汲極電位之間。如此一來，便可將終端區TR內的電力線平均分布，以減緩，甚至消除第三電極126的邊緣處的電場扭曲現象，進而改善功率半導體元件1的崩潰電壓。

在一實施例中，如圖2所示，第一電極122靠近源極S；而第二電極124靠近汲極D。因此，第一電極122的電位V1介於第二電極124的電位V2與源極電位之間。另外，第三電極126介於第一電極122與第二電極124之間。相似地，第三電極126的電位V3則介於第一電極122的電位V1與第二電極124的電位V2之間。也就是說，終端區TR中的溝槽電極的電位由源極S往汲極D的方向漸變。在本實施例中，終端區TR中的溝槽電極的電位由源極S往汲極D的方向增加。換言之，第二電極124的電位V2大於第三電極126的電位V3，且第三電極126的電位V3大於第一電極122的電位V1。但本新型創作的不以此為限。

在一實施例中，從上視角度來看，電阻元件30可以是線形，其沿著一螺旋形路徑環繞終端區TR，如圖1所示。第一電極122、第二電極124以及第三電極126可在不同線段處與電阻元件30相連。本新型創作可藉由線形電阻元件30的長度來調整電阻R1、R2、R3、R4的電阻值。詳細地說，當線形的電阻元件30的長度愈長，則其電阻值則愈高。在一實施例中，電阻元件30的材料可例如是摻雜多晶矽或非摻雜多晶矽。

圖3是圖1的線II-II’的剖面示意圖。

請參照圖3，請參照圖4與圖3，基本上，圖3的功率半導體元件1a與圖2的功率半導體元件1相似。上述兩者不同之處在於：功率半導體元件1a更包括溝槽28配置在磊晶層104中。在一實施例中，溝槽28可與第一終端溝槽22、第二終端溝槽24以及第三終端溝槽26同時形成，但本新型創作不以此為限。在其他實施例中，溝槽28的底面可高於或低於第一終端溝槽22的底面、第二終端溝槽24的底面以及第三終端溝槽26的底面。另外，溝槽28與第二終端溝槽24之間的距離d可依元件的操作電壓的需求來調整，本新型創作不以此為限。

如圖3所示，溝槽28中具有導電層128與絕緣層118，以形成電阻元件30a。絕緣層118環繞導電層128，使得導電層128與磊晶層104電性隔離。在一實施例中，導電層128的材料可例如是摻雜多晶矽或非摻雜多晶矽。絕緣層118的材料包括氧化矽。另一方面，如圖1所示，電阻元件30a沿著一螺旋形路徑環繞第二終端溝槽24。在一實施例中，電阻元件30a可配置於終端區TR的外圍。但本新型創作不以此為限，在其他實施例中，電阻元件30a亦可配置於終端區TR中。另外，電阻元件30a（或導電層128）與第二終端溝槽24之間的距離d可依元件的操作電壓的需求來調整，本新型創作不以此為限。此外，雖然圖3的剖面上並未繪示出電阻元件30a（或導電層128）與第一電極122、第二電極124或是第三電極126電性連接，但在其他剖面上，電阻元件30a可在節點N1、N2、N3處分別與第一電極122、第二電極124以及第三電極126電性連接。

圖4是圖1的線II-II’的剖面示意圖。

請參照圖4與圖3，基本上，圖4的功率半導體元件1b與圖3的功率半導體元件1a相似。上述兩者不同之處在於：圖4的功率半導體元件1b以具有第二導電型的摻雜區228來取代圖3的電阻元件30a。也就是說，摻雜區228是一種電阻元件30b，其配置在磊晶層104中。在一實施例中，摻雜區228可以是P型摻雜區，其與磊晶層104具有不同導電型。雖然圖4所繪示的摻雜區228的底面高於第一終端溝槽22的底面、第二終端溝槽24的底面以及第三終端溝槽26的底面。但本新型創作不以此為限，另一方面，如圖1所示，電阻元件30b可沿著一螺旋形路徑環繞第二終端溝槽24。在一實施例中，電阻元件30b可配置於終端區TR的外圍。但本新型創作不以此為限，在其他實施例中，電阻元件30b亦可配置於終端區TR中。另外，雖然圖4的剖面上並未繪示出電阻元件30b（或摻雜區228）與第一電極122、第二電極124或是第三電極126電性連接，但在其他剖面上，電阻元件30b可在節點N1、N2、N3處分別與第一電極122、第二電極124以及第三電極126電性連接。

圖5是圖1的線I-I’的剖面示意圖。

請參照圖5與圖2，基本上，圖5的功率半導體元件1c與圖2的功率半導體元件1相似。上述兩者不同之處在於：圖5的功率半導體元件1c更包括介電層318、導電層328以及插塞320。具體來說，介電層318配置在磊晶層104上，其覆蓋磊晶層104的頂面、第一電極122的頂面、第二電極124的頂面以及第三電極126的頂面。在一實施例中，介電層318的材料包括氧化矽。導電層328配置在介電層318上，其藉由介電層318中的插塞320與第二電極124電性連接。在本實施例中，導電層328與插塞320的組合可以視為電阻元件30c，其配置在磊晶層104上，且與磊晶層104電性隔離。換言之，電阻元件30c與第一電極122、第二電極124以及第三電極126可配置在不同水平面。

在一實施例中，由於電阻元件30c配置在磊晶層104上，因此，電阻元件30c可經由佈線（route）或內連線（interconnect）的方式配置在終端區TR的磊晶層104上，更甚至是在主動區AR的磊晶層104上。另外，雖然圖5所繪示的插塞320僅配置在導電層328與第二電極124之間，藉此電性連接導電層328與第二電極124。但在其他剖面上，仍有其他插塞（未繪示）配置在導電層328與第一電極122或第三電極126之間。在此情況下，插塞320可視為節點N2。

綜上所述，本新型創作藉由雙重磊晶結構來降低功率半導體元件的導通阻抗。另外，再將終端區中的至少兩個溝槽電極的電位介於源極電位以及汲極電位之間，藉此減緩，甚至消除終端區中的溝槽電極的邊緣處的電場扭曲現象，從而改善功率半導體元件的崩潰電壓。如此一來，本新型創作之功率半導體元件可在一定的元件尺寸下具有良好的元件特性

雖然本新型創作已以實施例揭露如上，然其並非用以限定本新型創作，任何所屬技術領域中具有通常知識者，在不脫離本新型創作的精神和範圍內，當可作些許的更動與潤飾，故本新型創作的保護範圍當視後附的申請專利範圍所界定者為準。

1、1a、1b、1c‧‧‧功率半導體元件
10‧‧‧主動溝槽
10a‧‧‧條狀溝槽
10b‧‧‧環狀溝槽
20‧‧‧終端溝槽
22‧‧‧第一終端溝槽
24‧‧‧第二終端溝槽
26‧‧‧第三終端溝槽
28‧‧‧溝槽
30、30a、30b、30c‧‧‧電阻元件
100‧‧‧基底
102、104‧‧‧磊晶層
118‧‧‧絕緣層
122‧‧‧第一電極
124‧‧‧第二電極
126‧‧‧第三電極
128‧‧‧導電層
228‧‧‧摻雜區
318‧‧‧介電層
320‧‧‧插塞
328‧‧‧導電層
AR‧‧‧主動區
TR‧‧‧終端區
d‧‧‧距離
D1‧‧‧第一方向
D2‧‧‧第二方向
D‧‧‧汲極
S‧‧‧源極
N1、N2、N3‧‧‧節點
R1、R2、R3、R4‧‧‧電阻
V1、V2、V3‧‧‧電位

圖1是根據本新型創作一實施例的一種功率半導體元件的上視示意圖。 圖2是圖1的線I-I’的剖面示意圖。 圖3是圖1的線II-II’的剖面示意圖。 圖4是圖1的線II-II’的剖面示意圖。 圖5是圖1的線I-I’的剖面示意圖。

Claims (10)

1. 一種功率半導體元件，包括： 基底，定義有主動區與終端區，所述終端區圍繞所述主動區； 第一磊晶層，配置在所述主動區與所述終端區的所述基底上；以及 第二磊晶層，配置在所述基底與所述第一磊晶層之間； 其中所述第二磊晶層中包括： 第一終端溝槽，具有第一電極，其配置在所述終端區中且鄰近所述主動區；以及 第二終端溝槽，具有第二電極，配置在所述終端區中，其中所述第一電極的電位與所述第二電極的電位介於源極電位與汲極電位之間。
2. 如申請專利範圍第1項所述的功率半導體元件，其中所述第一電極的所述電位介於所述第二電極的所述電位與所述源極電位之間。
3. 如申請專利範圍第1項所述的功率半導體元件，更包括第三終端溝槽，具有第三電極，配置在所述第一終端溝槽與所述第二終端溝槽之間，其中所述第三電極的電位介於所述第一電極的所述電位與所述第二電極的所述電位之間。
4. 如申請專利範圍第1項所述的功率半導體元件，更包括電阻元件，配置在源極與汲極之間，電性連接所述第一電極以及所述第二電極。
5. 如申請專利範圍第4項所述的功率半導體元件，其中所述電阻元件為串聯在一起的多個電阻，所述第一電極以及所述第二電極分別電性連接所述多個電阻之間的節點。
6. 如申請專利範圍第4項所述的功率半導體元件，其中所述電阻元件為線形，環繞所述終端區。
7. 如申請專利範圍第4項所述的功率半導體元件，其中所述電阻元件配置在所述第一磊晶層中的溝槽中。
8. 如申請專利範圍第4項所述的功率半導體元件，其中所述電阻元件為導電層，配置於所述第一磊晶層上，其中所述導電層與所述第一磊晶層電性隔離。
9. 如申請專利範圍第4項所述的功率半導體元件，其中所述電阻元件為位於所述第一磊晶層中的摻雜區，所述摻雜區雜區的導電型與所述第一磊晶層的導電型不同。
10. 如申請專利範圍第1項所述的功率半導體元件，其中所述第一磊晶層的摻雜濃度大於所述第二磊晶層的摻雜濃度。