TWM480160U - 內嵌式多晶片封裝(eMCP)的測試治具 - Google Patents
內嵌式多晶片封裝(eMCP)的測試治具 Download PDFInfo
- Publication number
- TWM480160U TWM480160U TW102222815U TW102222815U TWM480160U TW M480160 U TWM480160 U TW M480160U TW 102222815 U TW102222815 U TW 102222815U TW 102222815 U TW102222815 U TW 102222815U TW M480160 U TWM480160 U TW M480160U
- Authority
- TW
- Taiwan
- Prior art keywords
- emcp
- chip package
- circuit board
- test fixture
- embedded
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 35
- 239000000853 adhesive Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 238000010998 test method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
本創作係有關一種內嵌式多晶片封裝(eMCP)，特別是關於一種內嵌式多晶片封裝(eMCP)的測試治具。
內嵌式多媒體卡(embedded MultiMediaCard,eMMC)為一種普遍使用的快閃記憶卡標準，其含有記憶體控制器並使用球格陣列(BGA)的封裝型式。內嵌式多晶片封裝(embedded multi-chip package,eMCP)則是一種新近提出的標準，其整合隨機存取記憶體(例如低功率雙倍速率(low-power double data rate,LPDDR)動態隨機存取記憶體)於內嵌式多媒體卡(eMMC)的同一封裝結構內。使用內嵌式多晶片封裝(eMCP)的架構可讓記憶體架構更為薄化，非常適用於行動電子裝置(例如手機)。
第一圖顯示傳統內嵌式多晶片封裝(eMCP)100的架構示意圖，主要包含雙倍速率(DDR)動態隨機存取記憶體(以下簡稱隨機存取記憶體)11與內嵌式多媒體卡(eMMC)12。隨機存取記憶體11與內嵌式多媒體卡(eMMC)12分別經由介面13與14而連接至主機或處理器101。處理器101於進行
內嵌式多媒體卡(eMMC)12的開機程序之前，必須調整隨機存取記憶體11的時序。由於隨機存取記憶體11有各種廠牌規格，其時序各不相同。一般來說，處理器101僅能針對被認證過的已知隨機存取記憶體11才能成功調整其時序。對於待測內嵌式多晶片封裝(eMCP)，由於其隨機存取記憶體11的規格尚未被支援，因此處理器101往往無法成功調整其時序，因而無法進入內嵌式多媒體卡(eMMC)12的開機程序。
因此，亟需提出一種機制用以驗證待測內嵌式多晶片封裝(eMCP)之內嵌式多媒體卡(eMMC)的功能。
鑑於上述，本創作實施例的目的之一在於提出一種內嵌式多晶片封裝(eMCP)的測試治具，即使待測內嵌式多晶片封裝(eMCP)之隨機存取記憶體在尚未被支援前，也可直接進行內嵌式多媒體卡(eMMC)的功能測試。
根據本創作的實施例，內嵌式多晶片封裝(eMCP)的測試治具包含至少一電路板、硬體介面、複數第一導線與複數第二導線。電路板的表面設有第一承載區與第二承載區，該第一承載區用以承載已認證eMCP，且該第二承載區用以承載待測eMCP。其中，已認證eMCP包含第一隨機存取記憶體與第一內嵌式非揮發性記憶體，且待測eMCP包含第二隨機存取記憶體與第二內嵌式非揮發性記憶體。硬體介面設於電路板的表面，用以連接至主機。第一導線將第一隨機存取記憶體經由電路板、硬體介面而電性連接於主機的隨機存取記憶體介面。第二導線將第二內嵌式非揮發性記憶體經由電路板、硬體介面而電性連接於主機的內嵌式非揮發性記憶體介面。
100‧‧‧內嵌式多晶片封裝
101‧‧‧處理器
11‧‧‧雙倍速率(DDR)動態隨機存取記憶體
12‧‧‧內嵌式多媒體卡(eMMC)
13‧‧‧介面
14‧‧‧介面
200‧‧‧測試治具
21‧‧‧電路板
210‧‧‧第一表面
210A‧‧‧第一承載區
210B‧‧‧第二承載區
211‧‧‧第二表面
22‧‧‧已認證內嵌式多晶片封裝(eMCP)
22A‧‧‧(第一)隨機存取記憶體
22B‧‧‧(第一)內嵌式非揮發性記憶體
23‧‧‧第一連接器
24‧‧‧待測內嵌式多晶片封裝(eMCP)
24A‧‧‧(第二)隨機存取記憶體
24B‧‧‧(第二)內嵌式非揮發性記憶體
25‧‧‧第二連接器
26‧‧‧硬體介面
27‧‧‧主機
271‧‧‧隨機存取記憶體介面
272‧‧‧內嵌式非揮發性記憶體介面
28‧‧‧第一導線
29‧‧‧第二導線
400‧‧‧測試治具
41‧‧‧第一電路板
410‧‧‧第一表面
42‧‧‧第二電路板
420‧‧‧第一表面
421‧‧‧第二表面
43‧‧‧板間連接器
51‧‧‧取得裝置訊息
52‧‧‧調整時序
53‧‧‧進行測試程序
第一圖顯示傳統內嵌式多晶片封裝(eMCP)的架構示意圖。
第二A圖、第二B圖及第二C圖分別顯示本創作第一實施例之內嵌式多晶片封裝(eMCP)的測試治具的側視圖、俯視圖及仰視圖。
第三圖顯示本實施例之測試治具與主機的連接示意圖。
第四圖顯示本創作第二實施例之內嵌式多晶片封裝(eMCP)的測試治具的側視圖。
第五圖顯示本創作實施例之內嵌式多晶片封裝(eMCP)之測試方法的流程圖。
第二A圖、第二B圖及第二C圖分別顯示本創作第一實施例之內嵌式多晶片封裝(eMCP)的測試治具(test fixture)200的側視圖、俯視圖及仰視圖。在本實施例中，測試治具200包含至少一電路板21，例如印刷電路板(PCB)，其具有第一表面210(例如上表面)及第二表面211(例如下表面)。於第一表面210設有第一承載區210A與第二承載區210B。其中，第一承載區210A用以承載已認證內嵌式多晶片封裝(eMCP)22，而第二承載區210B則用以承載待測內嵌式多晶片封裝(eMCP)24。
已認證內嵌式多晶片封裝(eMCP)22包含(第一)隨機存取記憶體22A，其可為低功率雙倍速率(LPDDR)動態隨機存取記憶體(DRAM)。已認證內嵌式多晶片封裝(eMCP)22還包含(第一)內嵌式非揮發性記憶
體22B，其可為內嵌式多媒體卡(eMMC)，其包含有快閃記憶體及記憶體控制器。類似的情形，待測內嵌式多晶片封裝(eMCP)24包含(第二)隨機存取記憶體24A，其可為低功率雙倍速率(LPDDR)動態隨機存取記憶體。待測內嵌式多晶片封裝(eMCP)24還包含(第二)內嵌式非揮發性記憶體24B，其可為內嵌式多媒體卡(eMMC)，其包含有快閃記憶體及記憶體控制器。
參閱第二A圖與第二B圖，上述已認證內嵌式多晶片封裝(eMCP)22可藉由表面黏著(surface mount)元件(例如球格陣列(BGA))而承載於第一承載區210A。在其他變型實施例中，已認證內嵌式多晶片封裝(eMCP)22也可藉由第一連接器23(例如插座(socket))而承載於第一承載區210A。類似的情形，上述待測內嵌式多晶片封裝(eMCP)24可藉由表面黏著元件(例如球格陣列(BGA))而承載於第二承載區210B。在其他變型實施例中，待測內嵌式多晶片封裝(eMCP)24也可藉由第二連接器25(例如插座(socket))而承載於第二承載區210B。
參閱第二A圖與第二C圖，本實施例之測試治具200還包含一硬體介面26，可設於電路板21的第二表面211，用以連接至主機(host)27，例如處理器。硬體介面26可為連接器，例如插座(socket)。雖然第二A圖所示硬體介面26的位置係相對於第一承載區210A的已認證內嵌式多晶片封裝(eMCP)22，然而硬體介面26的位置不限定於此。甚者，在其他變型實施例中，硬體介面26也可設於電路板21的第一表面210。
參閱第二A圖及第三圖所示測試治具200與主機27的連接示意圖，根據本實施例的特徵之一，已認證內嵌式多晶片封裝(eMCP)22的隨機存取記憶體22A藉由複數第一導線28並經由電路板21、硬體介面26(還可經由第一連接器23)而電性連接於主機27的隨機存取記憶體(例如DDR)介面(或連接
埠)271。此外，待測內嵌式多晶片封裝(eMCP)24的內嵌式非揮發性記憶體24B藉由複數第二導線29並經由電路板21、硬體介面26(還可經由第二連接器25)而電性連接於主機27的內嵌式非揮發性記憶體(例如eMMC)介面(或連接埠)272。
第四圖顯示本創作第二實施例之內嵌式多晶片封裝(eMCP)的測試治具400的側視圖。與第一實施例相同的元件使用相同的元件符號，其細節不再贅述。與第一實施例不同的地方主要在於，本實施例使用疊設的二電路板，亦即，第一電路板41與第二電路板42。待測內嵌式多晶片封裝(eMCP)24可承載於第一電路板41的第一表面410(例如上表面)，已認證內嵌式多晶片封裝(eMCP)22可承載於第二電路板42的第一表面420，硬體介面26可設於第二電路板42的第二表面421。在其他變型實施例中，待測內嵌式多晶片封裝(eMCP)24也可改承載於第二電路板42，已認證內嵌式多晶片封裝(eMCP)22也可改承載於第一電路板41，硬體介面26也可改承載於第一電路板41。
在本實施例中，測試治具400還包含至少一板間(board-to-board)連接器43，連接於第一電路板41與第二電路板42之間，使得複數第二導線29可經由第一電路板41、板間連接器43、第二電路板42、硬體介面26(還可經由第二連接器25)而電性連接於主機27的內嵌式非揮發性記憶體(例如eMMC)介面(或連接埠)272。
第五圖顯示本創作實施例之內嵌式多晶片封裝(eMCP)之測試方法的流程圖。同時參閱第五圖與第三圖，於步驟51，取得已認證內嵌式多晶片封裝(eMCP)22的裝置訊息(device information)，例如CID(Device
Identification)及EXT_CSD(Extended Device Specific Data)，用以作為內嵌式多晶片封裝(eMCP)的辨識之用。於步驟52，主機27根據所得到的裝置訊息設定調整(第一)隨機存取記憶體22A的時序。接著，於步驟53，主機27可針對待測內嵌式多晶片封裝(eMCP)24進行測試程序，用以驗證待測內嵌式多晶片封裝(eMCP)24之內嵌式非揮發性記憶體24B(例如eMMC)的功能。根據上述實施例，即使主機27尚未支援待測內嵌式多晶片封裝(eMCP)24之隨機存取記憶體24A(例如DDR)，本實施例於完成步驟52的時序調整後，即可直接進行待測內嵌式多晶片封裝(eMCP)24的功能測試。
以上所述僅為本創作之較佳實施例而已，並非用以限定本創作之申請專利範圍；凡其它未脫離創作所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。
200‧‧‧測試治具
21‧‧‧電路板
210‧‧‧第一表面
211‧‧‧第二表面
22‧‧‧已認證內嵌式多晶片封裝(eMCP)
22A‧‧‧(第一)隨機存取記憶體
22B‧‧‧(第一)內嵌式非揮發性記憶體
23‧‧‧第一連接器
24‧‧‧待測內嵌式多晶片封裝(eMCP)
24A‧‧‧(第二)隨機存取記憶體
24B‧‧‧(第二)內嵌式非揮發性記憶體
25‧‧‧第二連接器
26‧‧‧硬體介面
27‧‧‧主機
28‧‧‧第一導線
29‧‧‧第二導線
Claims (13)
- 一種內嵌式多晶片封裝(eMCP)的測試治具，包含：至少一電路板，其表面設有第一承載區與第二承載區，該第一承載區用以承載已認證eMCP，且該第二承載區用以承載待測eMCP，其中該已認證eMCP包含第一隨機存取記憶體與第一內嵌式非揮發性記憶體，且該待測eMCP包含第二隨機存取記憶體與第二內嵌式非揮發性記憶體；一硬體介面，設於該電路板的表面，用以連接至主機；複數第一導線，藉以將該第一隨機存取記憶體經由該電路板、該硬體介面而電性連接於該主機的一隨機存取記憶體介面；及複數第二導線，藉以將該第二內嵌式非揮發性記憶體經由該電路板、該硬體介面而電性連接於該主機的一內嵌式非揮發性記憶體介面。
- 根據申請專利範圍第1項所述內嵌式多晶片封裝(eMCP)的測試治具，其中該電路板包含一印刷電路板。
- 根據申請專利範圍第1項所述內嵌式多晶片封裝(eMCP)的測試治具，其中該第一隨機存取記憶體包含低功率雙倍速率(LPDDR)動態隨機存取記憶體，且該第一內嵌式非揮發性記憶體包含內嵌式多媒體卡(eMMC)。
- 根據申請專利範圍第1項所述內嵌式多晶片封裝(eMCP)的測試治具，其中該第二隨機存取記憶體包含低功率雙倍速率(LPDDR)動態隨機存取 記憶體(DRAM)，且該第二內嵌式非揮發性記憶體包含內嵌式多媒體卡(eMMC)。
- 根據申請專利範圍第1項所述內嵌式多晶片封裝(eMCP)的測試治具，其中該已認證eMCP藉由表面黏著元件而承載於該第一承載區。
- 根據申請專利範圍第1項所述內嵌式多晶片封裝(eMCP)的測試治具，其中該待測eMCP藉由表面黏著元件而承載於該第二承載區。
- 根據申請專利範圍第1項所述內嵌式多晶片封裝(eMCP)的測試治具，更包含第一連接器，藉此使得該已認證eMCP得以承載於該第一承載區。
- 根據申請專利範圍第1項所述內嵌式多晶片封裝(eMCP)的測試治具，更包含第二連接器，藉此使得該待測eMCP得以承載於該第二承載區。
- 根據申請專利範圍第1項所述內嵌式多晶片封裝(eMCP)的測試治具，其中該硬體介面包含一連接器。
- 根據申請專利範圍第9項所述內嵌式多晶片封裝(eMCP)的測試治具，其中該連接器包含一插座。
- 根據申請專利範圍第1項所述內嵌式多晶片封裝(eMCP)的測試治具，其中該第一承載區與第二承載區設於該電路板的第一表面，且該硬體介面 設於該電路板的第二表面。
- 根據申請專利範圍第1項所述內嵌式多晶片封裝(eMCP)的測試治具，其中該至少一電路板包含疊設的第一電路板與第二電路板，分別承載該已認證eMCP與該待測eMCP。
- 根據申請專利範圍第12項所述內嵌式多晶片封裝(eMCP)的測試治具，更包含至少一板間連接器，連接於該第一電路板與該第二電路板之間，用以通過該複數第一導線或第二導線。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102222815U TWM480160U (zh) | 2013-12-04 | 2013-12-04 | 內嵌式多晶片封裝(eMCP)的測試治具 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102222815U TWM480160U (zh) | 2013-12-04 | 2013-12-04 | 內嵌式多晶片封裝(eMCP)的測試治具 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWM480160U true TWM480160U (zh) | 2014-06-11 |
Family
ID=51395450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102222815U TWM480160U (zh) | 2013-12-04 | 2013-12-04 | 內嵌式多晶片封裝(eMCP)的測試治具 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWM480160U (zh) |
-
2013
- 2013-12-04 TW TW102222815U patent/TWM480160U/zh not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8080874B1 (en) | Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween | |
| US20160327591A1 (en) | Probe card for testing wafer | |
| JP2015524155A5 (zh) | ||
| JP2016012693A (ja) | 半導体装置 | |
| KR20080089374A (ko) | 연결 검증 기법 | |
| US20100032820A1 (en) | Stacked Memory Module | |
| US20120104543A1 (en) | High-speed memory sockets and interposers | |
| TW200825931A (en) | Memory packaging element and insert card module using the memory packaging element | |
| TW201303882A (zh) | 記憶體 | |
| TW200638428A (en) | Memory application tester having vertically-mounted motherboard | |
| KR20160098444A (ko) | 다수의 메모리 기술들에 대한 플랫폼 지원을 제공하는 장치, 시스템 및 방법 | |
| US20220272880A1 (en) | High speed grid array module | |
| US20140185226A1 (en) | Multi-channel memory module | |
| KR20150132523A (ko) | 인-패키지 플라이-바이 시그널링 | |
| US10342132B2 (en) | Memory device with insertable portion | |
| US20100020515A1 (en) | Method and system for manufacturing micro solid state drive devices | |
| US9972568B2 (en) | Stretchable semiconductor packages and semiconductor devices including the same | |
| TWI519800B (zh) | 測試裝置 | |
| US11587597B2 (en) | Connector retention mechanism for improved structural reliability | |
| US8159244B2 (en) | Method and system for testing a semiconductor package | |
| KR101990974B1 (ko) | 시스템-온 칩의 동작 방법 및 이를 포함하는 장치들 | |
| TWM480160U (zh) | 內嵌式多晶片封裝(eMCP)的測試治具 | |
| CN203760427U (zh) | 内嵌式多晶片封装的测试治具 | |
| TW201409873A (zh) | 用於高速板上印刷電路板測試、確認及驗證之積體電路組合 | |
| US9786332B2 (en) | Semiconductor device package with mirror mode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4K | Expiration of patent term of a granted utility model |