CN203760427U - 内嵌式多晶片封装的测试治具 - Google Patents

Abstract

本实用新型有关于一种内嵌式多晶片封装的测试治具，包含至少一块电路板，承载已认证内嵌式多晶片封装与待测内嵌式多晶片封装。测试治具还包含硬件接口，设于电路板的表面，用以连接至主机。多条第一导线将已认证内嵌式多晶片封装的第一随机存取存储器电性连接于主机的随机存取存储器接口，且多条第二导线将待测内嵌式多晶片封装的第二内嵌式非易失性存储器电性连接于主机的内嵌式非易失性存储器接口。借由本实用新型提出的内嵌式多晶片封装的测试治具，可以达到即使主机尚未支援待测内嵌式多晶片封装的随机存取存储器，亦可进行待测内嵌式多晶片封装的功能测试的效果。

Description

内嵌式多晶片封装的测试治具

技术领域

本实用新型涉及一种内嵌式多晶片封装（eMCP），特别是涉及一种内嵌式多晶片封装（eMCP）的测试治具。

背景技术

内嵌式多媒体卡（embedded MultiMedia Card,eMMC）为一种普遍使用的快闪内存卡标准，其含有内存控制器并使用球格阵列（BGA）的封装型式。内嵌式多晶片封装（embedded multi-chip package,eMCP）则是一种新近提出的标准，其整合随机存取存储器（例如低功率双倍速率（low-powerdouble data rate,LPDDR）动态随机存取存储器）在内嵌式多媒体卡（eMMC）的同一封装结构内。使用内嵌式多晶片封装（eMCP）的架构可让存储器架构更为薄化，非常适用于移动电子装置（例如手机）。

图1显示传统内嵌式多晶片封装（eMCP）100的架构示意图，主要包含双倍速率（DDR）动态随机存取存储器（以下简称随机存取存储器）11与内嵌式多媒体卡（eMMC）12。随机存取存储器11与内嵌式多媒体卡（eMMC）12分别经由接口13与14而连接至主机或处理器101。处理器101在进行内嵌式多媒体卡（eMMC）12的开机程序之前，必须调整随机存取存储器11的时序。由于随机存取存储器11有各种厂牌规格，其时序各不相同。一般来说，处理器101仅能针对被认证过的已知随机存取存储器11才能成功调整其时序。对于待测内嵌式多晶片封装（eMCP），由于其随机存取存储器11的规格尚未被支援，因此处理器101往往无法成功调整其时序，因而无法进入内嵌式多媒体卡（eMMC）12的开机程序。

因此，急需提出一种机制用以验证待测内嵌式多晶片封装（eMCP）的内嵌式多媒体卡（eMMC）的功能。

有鉴于上述现有的内嵌式多晶片封装存在的问题，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的内嵌式多晶片封装的测试治具，能够解决现有的内嵌式多晶片封装存在的问题，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本实用新型。

发明内容

本实用新型的目的是在提供一种内嵌式多晶片封装（eMCP）的测试治具，即使待测内嵌式多晶片封装（eMCP）的随机存取存储器尚未被支援，也可直接进行内嵌式多媒体卡（eMMC）的功能测试。

本实用新型的目的是采用以下的技术方案来实现的。本实用新型一种内嵌式多晶片封装（eMCP）的测试治具，包含：至少一块电路板，其表面设有第一承载区与第二承载区，该第一承载区用以承载已认证内嵌式多晶片封装，且该第二承载区用以承载待测内嵌式多晶片封装，其中该已认证内嵌式多晶片封装包含第一随机存取存储器与第一内嵌式非易失性存储器，且该待测内嵌式多晶片封装包含第二随机存取存储器与第二内嵌式非易失性存储器；硬件接口，设于该电路板的表面，用以连接至主机；多条第一导线，借以将该第一随机存取存储器经由该电路板、该硬件接口而电性连接于该主机的随机存取存储器接口；及多条第二导线，借以将该第二内嵌式非易失性存储器经由该电路板、该硬件接口而电性连接于该主机的内嵌式非易失性存储器接口。

本实用新型的目的还可以采用以下的技术措施来进一步实现。

前述的内嵌式多晶片封装的测试治具，其中所述的，该电路板包含印刷电路板。

前述的内嵌式多晶片封装的测试治具，其中所述的，该第一随机存取存储器包含低功率双倍速率（LPDDR）动态随机存取存储器，且该第一内嵌式非易失性存储器包含内嵌式多媒体卡（eMMC）。

前述的内嵌式多晶片封装的测试治具，其中所述的，该第二随机存取存储器包含低功率双倍速率（LPDDR）动态随机存取存储器（DRAM），且该第二内嵌式非易失性存储器包含内嵌式多媒体卡（eMMC）。

前述的内嵌式多晶片封装的测试治具，其中所述的，该已认证内嵌式多晶片封装借由表面粘着元件而承载于该第一承载区。

前述的内嵌式多晶片封装的测试治具，其中所述的，该待测内嵌式多晶片封装借由表面粘着元件而承载于该第二承载区。

前述的内嵌式多晶片封装的测试治具，其中所述的，更包含第一连接器，借此使得该已认证内嵌式多晶片封装得以承载于该第一承载区。

前述的内嵌式多晶片封装的测试治具，其中所述的，更包含第二连接器，借此使得该待测内嵌式多晶片封装得以承载于该第二承载区。

前述的内嵌式多晶片封装的测试治具，其中所述的，该硬件接口包含连接器。

前述的内嵌式多晶片封装的测试治具，其中所述的，该连接器包含插座。

前述的内嵌式多晶片封装的测试治具，其中所述的，该第一承载区与第二承载区设于该电路板的第一表面，且该硬件接口设于该电路板的第二表面。

前述的内嵌式多晶片封装的测试治具，其中所述的，该至少一块电路板包含叠设的第一电路板与第二电路板，分别承载该待测内嵌式多晶片封装与该已认证内嵌式多晶片封装。

前述的内嵌式多晶片封装的测试治具，其中所述的，更包含至少一个板间连接器，连接于该第一电路板与该第二电路板之间，用以通过该多条第一导线或第二导线。

本实用新型与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本实用新型内嵌式多晶片封装的测试治具至少具有下列优点及有益效果：根据本实用新型的实施例，内嵌式多晶片封装（eMCP）的测试治具包含至少一块电路板、硬件接口、多条第一导线与多条第二导线。电路板的表面设有第一承载区与第二承载区，该第一承载区用以承载已认证内嵌式多晶片封装，且该第二承载区用以承载待测内嵌式多晶片封装。其中，已认证内嵌式多晶片封装包含第一随机存取存储器与第一内嵌式非易失性存储器，且待测内嵌式多晶片封装包含第二随机存取存储器与第二内嵌式非易失性存储器。硬件接口设于电路板的表面，用以连接至主机。第一导线将第一随机存取存储器经由电路板、硬件接口而电性连接于主机的随机存取存储器接口。第二导线将第二内嵌式非易失性存储器经由电路板、硬件接口而电性连接于主机的内嵌式非易失性存储器接口。借由本实用新型提出的内嵌式多晶片封装的测试治具，即使主机尚未支援待测内嵌式多晶片封装的随机存取存储器，亦可进行待测内嵌式多晶片封装的功能测试。

上述说明仅是本实用新型技术方案的概述，为了能够更清楚了解本实用新型的技术手段，而可依照说明书的内容予以实施，并且为了让本实用新型的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例,并配合附图,详细说明如下。

附图说明

图1显示传统内嵌式多晶片封装（eMCP）的架构示意图。

图2A、图2B及图2C分别显示本实用新型第一实施例的内嵌式多晶片封装（eMCP）的测试治具的侧视图、俯视图及仰视图。

图3显示本实施例的测试治具与主机的连接示意图。

图4显示本实用新型第二实施例的内嵌式多晶片封装（eMCP）的测试治具的侧视图。

图5显示本实用新型实施例的内嵌式多晶片封装（eMCP）的测试方法的流程图。

【主要元件符号说明】

100：内嵌式多晶片封装

101：处理器

11：双倍速率（DDR）动态随机存取存储器

12：内嵌式多媒体卡（eMMC）

13：接口

14：接口

200：测试治具

21：电路板

210：第一表面

210A：第一承载区

210B：第二承载区

211：第二表面

22：已认证内嵌式多晶片封装（eMCP）

22A：第一随机存取存储器

22B：第一内嵌式非易失性存储器

23：第一连接器

24：待测内嵌式多晶片封装（eMCP）

24A：第二随机存取存储器

24B：第二内嵌式非易失性存储器

25：第二连接器

26：硬件接口

27：主机

271：随机存取存储器接口

272：内嵌式非易失性存储器接口

28：第一导线

29：第二导线

400：测试治具

41：第一电路板

410：第一表面

42：第二电路板

420：第一表面

421:第二表面

43:板间连接器

51:取得装置信息

52:调整时序

53:进行测试程序

具体实施方式

为更进一步阐述本实用新型为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本实用新型提出的一种内嵌式多晶片封装的测试治具其具体实施方式、结构、特征及其功效，详细说明如后。

如图2A、图2B及图2C分别显示本实用新型第一实施例的内嵌式多晶片封装（eMCP）的测试治具（test fixture）200的侧视图、俯视图及仰视图。在本实施例中，测试治具200包含至少一块电路板21，例如印刷电路板（PCB），其具有第一表面210（例如上表面）及第二表面211（例如下表面）。在第一表面210设有第一承载区210A与第二承载区210B。其中，第一承载区210A用以承载已认证内嵌式多晶片封装（eMCP）22，而第二承载区210B则用以承载待测内嵌式多晶片封装（eMCP）24。

已认证内嵌式多晶片封装（eMCP）22包含第一随机存取存储器22A，其可为低功率双倍速率（LPDDR）动态随机存取存储器（DRAM）。已认证内嵌式多晶片封装（eMCP）22还包含第一内嵌式非易失性存储器22B，其可为内嵌式多媒体卡（eMMC），其包含有快闪内存及内存控制器。类似的情形，待测内嵌式多晶片封装（eMCP）24包含第二随机存取存储器24A，其可为低功率双倍速率（LPDDR）动态随机存取存储器。待测内嵌式多晶片封装（eMCP）24还包含第二内嵌式非易失性存储器24B，其可为内嵌式多媒体卡（eMMC），其包含有快闪内存及内存控制器。

请参阅图2A与图2B，上述已认证内嵌式多晶片封装（eMCP）22可借由表面粘着（surface mount）元件（例如球格阵列（BGA））而承载于第一承载区210A。在其他变型实施例中，已认证内嵌式多晶片封装（eMCP）22也可借由第一连接器23（例如插座（socket））而承载于第一承载区210A。类似的情形，上述待测内嵌式多晶片封装（eMCP）24可借由表面粘着元件（例如球格阵列（BGA））而承载于第二承载区210B。在其他变型实施例中，待测内嵌式多晶片封装（eMCP）24也可借由第二连接器25（例如插座（socket））而承载于第二承载区210B。

请参阅图2A与图2C，本实施例的测试治具200还包含硬件接口26，可设于电路板21的第二表面211，用以连接至主机（host）27，例如处理器。硬件接口26可为连接器，例如插座（socket）。虽然图2A所示硬件接口26的位置是相对于第一承载区210A的已认证内嵌式多晶片封装（eMCP）22，然而硬件接口26的位置不限定于此。甚至，在其他变型实施例中，硬件接口26也可设于电路板21的第一表面210。

请参阅图2A及图3所示测试治具200与主机27的连接示意图，根据本实施例的特征之一，已认证内嵌式多晶片封装（eMCP）22的随机存取存储器22A借由多条第一导线28并经由电路板21、硬件接口26（还可经由第一连接器23）而电性连接于主机27的随机存取存储器（例如双倍速率(DDR）随机存取存储器）接口（或连接埠）271。此外，待测内嵌式多晶片封装（eMCP）24的内嵌式非易失性存储器24B借由多条第二导线29并经由电路板21、硬件接口26（还可经由第二连接器25）而电性连接于主机27的内嵌式非易失性存储器（例如eMMC）接口（或连接埠）272。

图4显示本实用新型第二实施例的内嵌式多晶片封装（eMCP）的测试治具400的侧视图。与第一实施例相同的元件使用相同的元件符号，其细节不再赘述。与第一实施例不同的地方主要在于，本实施例使用叠设的两块电路板，亦即，第一电路板41与第二电路板42。待测内嵌式多晶片封装（eMCP）24可承载于第一电路板41的第一表面410（例如上表面），已认证内嵌式多晶片封装（eMCP）22可承载于第二电路板42的第一表面420，硬件接口26可设于第二电路板42的第二表面421。在其他变型实施例中，待测内嵌式多晶片封装（eMCP）24也可改承载于第二电路板42，已认证内嵌式多晶片封装（eMCP）22也可改承载于第一电路板41，硬件接口26也可改承载于第一电路板41。

在本实施例中，测试治具400还包含至少一个板间（board-to-board）连接器43，连接于第一电路板41与第二电路板42之间，使得多条第二导线29可经由第一电路板41、板间连接器43、第二电路板42、硬件接口26（还可经由第二连接器25）而电性连接于主机27的内嵌式非易失性存储器（例如eMMC）接口（或连接埠）272。

图5显示本实用新型实施例的内嵌式多晶片封装（eMCP）的测试方法的流程图。同时请参阅图5与图3，在步骤51，取得已认证内嵌式多晶片封装（eMCP）22的装置信息（device information），例如装置标识(DeviceIdentification)及扩展装置特定数据(Extended Device Specific Data)，用以作为内嵌式多晶片封装（eMCP）的辨识之用。在步骤52，主机27根据所得到的装置信息设定调整第一随机存取存储器22A的时序。接着，在步骤53，主机27可针对待测内嵌式多晶片封装（eMCP）24进行测试程序，用以验证待测内嵌式多晶片封装（eMCP）24的内嵌式非易失性存储器24B（例如eMMC）的功能。根据上述实施例，即使主机27尚未支援待测内嵌式多晶片封装（eMCP）24的随机存取存储器24A（例如双倍速率(DDR）随机存取存储器），本实施例在完成步骤52的时序调整后，即可直接进行待测内嵌式多晶片封装（eMCP）24的功能测试。

以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，虽然本实用新型已以较佳实施例揭露如上，然而并非用以限定本实用新型,任何熟悉本专业的技术人员，在不脱离本实用新型技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。

Claims (13)

1.一种内嵌式多晶片封装的测试治具，其特征在于其包括：

电路板，其表面设有用以承载已认证内嵌式多晶片封装的第一承载区与用以承载待测内嵌式多晶片封装的第二承载区，其中该已认证内嵌式多晶片封装包含第一随机存取存储器与第一内嵌式非易失性存储器，且该待测内嵌式多晶片封装包含第二随机存取存储器与第二内嵌式非易失性存储器；

用以连接至主机的硬件接口，设于该电路板的表面；

多条第一导线，将该第一随机存取存储器经由该电路板、该硬件接口而电性连接于该主机的随机存取存储器接口；及

多条第二导线，将该第二内嵌式非易失性存储器经由该电路板、该硬件接口而电性连接于该主机的内嵌式非易失性存储器接口。

2.如权利要求1所述的内嵌式多晶片封装的测试治具，其特征在于，该电路板包含印刷电路板。

3.如权利要求1所述的内嵌式多晶片封装的测试治具，其特征在于，该第一随机存取存储器包含低功率双倍速率动态随机存取存储器，且该第一内嵌式非易失性存储器包含内嵌式多媒体卡。

4.如权利要求1所述的内嵌式多晶片封装的测试治具，其特征在于，该第二随机存取存储器包含低功率双倍速率动态随机存取存储器，且该第二内嵌式非易失性存储器包含内嵌式多媒体卡。

5.如权利要求1所述的内嵌式多晶片封装的测试治具，其特征在于，该已认证内嵌式多晶片封装借由表面粘着元件而承载于该第一承载区。

6.如权利要求1所述的内嵌式多晶片封装的测试治具，其特征在于，该待测内嵌式多晶片封装借由表面粘着元件而承载于该第二承载区。

7.如权利要求1所述的内嵌式多晶片封装的测试治具，其特征在于更包含第一连接器，该已认证内嵌式多晶片封装通过该第一连接器承载于该第一承载区。

8.如权利要求1所述的内嵌式多晶片封装的测试治具，其特征在于更包含第二连接器，该待测内嵌式多晶片封装通过该第二连接器承载于该第二承载区。

9.如权利要求1所述的内嵌式多晶片封装的测试治具，其特征在于，该硬件接口包含连接器。

10.如权利要求9所述的内嵌式多晶片封装的测试治具，其特征在于，该连接器包含插座。

11.如权利要求1所述的内嵌式多晶片封装的测试治具，其特征在于，该第一承载区与第二承载区设于该电路板的第一表面，且该硬件接口设于该电路板的第二表面。

12.如权利要求1所述的内嵌式多晶片封装的测试治具，其特征在于，该电路板包含叠设的第一电路板与第二电路板，分别承载该待测内嵌式多晶片封装与该已认证内嵌式多晶片封装。

13.如权利要求12所述的内嵌式多晶片封装的测试治具，其特征在于更包含用来通过该多条第一导线或第二导线的板间连接器，连接于该第一电路板与该第二电路板之间。