TWI845157B - 畫素電路 - Google Patents

Abstract

一種畫素電路。畫素電路包括一發光元件及一驅動區塊。 發光元件具有一陽極及接收一系統低電壓的一陰極。驅動區塊耦接發光元件的陽極，且接收至少一顯示資料，以基於至少一顯示資料於一發光期間提供一驅動電流至發光元件。發光期間分為多個子發光期間，並且在這些子發光期間的一主要子發光期間中驅動電流的電流值大於在這些子發光期間的其餘子發光期間的每一者中驅動電流的電流值。

Description

畫素電路

本發明是有關於一種畫素電路，且特別是有關於一種具有主動發光元件的畫素電路。

在現代，由於發光二極體顯示器具備自發光的特性，可省略背光模組，進而降低體積與重量而趨於薄型化，更具有未來競爭力。由於，發光二極體顯示器相對有機發光二極體顯示器(Organic Light-Emitting Diode，OLED)更具備材料穩定性高、使用壽命長、高亮度、奈秒等級的高速響應、高速調變及承載信號的優勢，因此逐漸成為新一代顯示器的開發主流。

在具備發光二極體的畫素電路中，一般具有薄膜電晶體變異、電阻壓降(IR drop)、色度變異等問題。目前常見的解決方案為搭配脈衝寬度調變(Pulse Width Modulation，PWM)電路。但是，在低灰階顯示時，因灰階的顯示時間過短，搭配脈衝寬度調變電路的顯示面板容易有低灰階面板亮度不均勻(mura)的問題等。此外，也有同時結合脈衝寬度調變電路及脈衝振幅調變(Pulse-amplitude modulation，PAM)電路的畫素電路，但是此種 畫素電路使用較多的電路元件，因此應用在高解析度面板中時，會有佈局(layout)空間不足的情況，導致畫素電路不易設計。基於上述問題，應用發光二極體的畫素電路仍需有新的解決方案，以符合不同的應用環境。

本發明提供一種畫素電路，可以改善畫素電路的灰階色偏變異。

本發明的畫素電路，包括一發光元件及一驅動區塊。發光元件具有一陽極及接收一系統低電壓的一陰極。驅動區塊耦接發光元件的陽極，且接收至少一顯示資料，以基於至少一顯示資料於一發光期間提供一驅動電流至發光元件。發光期間分為多個子發光期間，並且在這些子發光期間的一主要子發光期間中驅動電流的電流值大於在這些子發光期間的其餘子發光期間的每一者中驅動電流的電流值。

基於上述，本發明實施例的畫素電路，是將單個發光期間分為多個子發光期間，並且獨立設定各個子發光期間中驅動電流的電流值，進而使至少一個子發光期間的電流值是較高的，藉此可改善畫素電路的灰階色偏變異。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100、100a~100f:畫素電路

110、110a~110f:驅動區塊

C1:第一電容

C2:第二電容

C3:第三電容

C4:第四電容

CS:控制信號

Data:顯示資料

Data_m:主顯示資料

Data_s:子顯示資料

EM:第一發光信號

EM_m:第二發光信號

EM_s:第三發光信號

Idr:驅動電流

Imain:主電流

Isub:子電流

Pem:發光期間

Pm:主要子發光期間

PN-1、PN:期間

Px、Py:子發光期間

SN:第二掃描信號

SN-1:第一掃描信號

T1:第一電晶體

T10:第十電晶體

T11:第十一電晶體

T12:第十二電晶體

T13:第十三電晶體

T14:第十四電晶體

T15:第十五電晶體

T16:第十六電晶體

T17:第十七電晶體

T18:第十八電晶體

T19:第十九電晶體

T2:第二電晶體

T20:第二十電晶體

T21:第二十一電晶體

T22:第二十二電晶體

T23:第二十三電晶體

T24:第二十四電晶體

T25:第二十五電晶體

T26:第二十六電晶體

T3:第三電晶體

T4:第四電晶體

T5:第五電晶體

T6:第六電晶體

T7:第七電晶體

T8:第八電晶體

T9:第九電晶體

uLED:微型發光二極體

Vcom:共同電壓

Vdd:系統高電壓

Vp:控制電壓

Vss:系統低電壓

圖1為依據本發明一實施例的畫素電路的系統示意圖。

圖2A為依據本發明第一實施例的畫素電路的系統示意圖。

圖2B為依據本發明第一實施例的畫素電路的驅動波形示意圖。

圖3A為依據本發明第二實施例的畫素電路的系統示意圖。

圖3B為依據本發明第二實施例的畫素電路的驅動波形示意圖。

圖4A為依據本發明第三實施例的畫素電路的系統示意圖。

圖4B為依據本發明第三實施例的畫素電路的驅動波形示意圖。

圖5A為依據本發明第四實施例的畫素電路的系統示意圖。

圖5B為依據本發明第四實施例的畫素電路的驅動波形示意圖。

圖6A為依據本發明第五實施例的畫素電路的系統示意圖。

圖6B為依據本發明第五實施例的畫素電路的驅動波形示意圖。

圖7A為依據本發明第六實施例的畫素電路的系統示意圖。

圖7B為依據本發明第六實施例的畫素電路的驅動波形示意圖。

除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。

應當理解，儘管術語”第一”、”第二”、”第三”等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的”第一元件”、”部件”、”區域”、”層”或”部分”可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。

這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式”一”、”一個”和”該”旨在包括複數形式，包括”至少一個”。”或”表示”及/或”。如本文所使用的，術語”及/或”包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語”包括”及/或”包括”指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件，但不排除一個或多個其它特徵、區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。

圖1為依據本發明一實施例的畫素電路的系統示意圖。請參照圖1，在本實施例中，畫素電路100包括發光元件(在此以為微型發光二極體uLED為例)以及驅動區塊110。微型發光二極體uLED具有陽極及接收系統低電壓Vss的陰極。驅動區塊110耦接微型發光二極體uLED的陽極，且接收至少一顯示資料Data，以基於所接收到的顯示資料Data於各個發光期間Pem提供驅動電流Idr至微型發光二極體uLED。

在本實施例中，單個發光期間Pem分為多個子發光期間(如Pm、Px、Py)，並且在各個子發光期間(如Pm、Px、Py)中，驅動電流Idr為固定電流準位。在這些子發光期間Pm、Px、Py的主要子發光期間Pm中驅動電流Idr的電流值大於在子發光期間(如Pm、Px、Py)中其餘子發光期間Px、Py的每一者中驅動電流Idr的電流值，並且在這些子發光期間Pm、Px、Py中驅動電流Idr的電流值可以依序遞減。舉例來說，主要子發光期間Pm中驅動電流Idr的電流值可以大於子發光期間Px中驅動電流Idr的電流值，並且子發光期間Px中驅動電流Idr的電流值可以大於等於子發光期間Py中驅動電流Idr的電流值，其餘則以此類推。

一般而言，由於微型發光二極體uLED的色點會隨電流大小改變，因此在隨灰階改變時，微型發光二極體uLED基於美國國家電視系統委員會(National Television System Committee，為NTSC)制定的彩色電視廣播標準的色域會變小，並且灰階色度會改變。依據上述，由於微型發光二極體uLED的亮度是由各個 子發光期間(如Pm、Px、Py)中驅動電流Idr的電流值的積分來決定但微型發光二極體uLED的灰階色偏變異是由驅動電流Idr的改變程度(亦即與最大值間差異)來決定，透過時間的分割來讓至少一子發光期間(如Pm、Px、Py)中驅動電流Idr的電流值是較高的，藉此可改善畫素電路100的灰階色偏變異。

圖2A為依據本發明第一實施例的畫素電路的系統示意圖。請參照圖1及圖2A，畫素電路100a可作為畫素電路100的進一步說明，其中相同或相似元件使用相同或相似標號。在本實施例中，驅動區塊110a包括第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5、第六電晶體T6、第七電晶體T7、第八電晶體T8、第九電晶體T9、第十電晶體T10、第十一電晶體T11以及第十二電晶體T12，其中第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5、第六電晶體T6、第七電晶體T7、第八電晶體T8、第九電晶體T9、第十電晶體T10、第十一電晶體T11以及第十二電晶體T12在此以N型電晶體為例，但本發明實施例不以此為限。

第一電晶體T1包括接收第一掃描信號SN-1的第一端、接收第一掃描信號SN-1的控制端、以及第二端。第二電晶體T2包括第一端、接收第一掃描信號SN-1的控制端、以及耦接第一電晶體T1的第二端的第二端。第三電晶體T3包括耦接第一電晶體T1的第二端的第一端、接收第二掃描信號SN的控制端、以及第二端，其中第二掃描信號SN例如晚於第一掃描信號SN-1。

第四電晶體T4包括耦接第二電晶體T2的第一端的第一端、接收第二掃描信號SN的控制端、以及第二端。第五電晶體T5包括耦接第三電晶體T3的第二端的第一端、接收第二掃描信號SN的控制端、以及耦接微型發光二極體uLED的陽極的第二端。第六電晶體T6包括耦接第四電晶體T4的第二端的第一端、接收第二掃描信號SN的控制端、以及耦接微型發光二極體uLED的陽極的第二端。

第七電晶體T7包括接收系統高電壓Vdd的第一端、接收第一發光信號EM的控制端、以及第二端。第八電晶體T8包括耦接第七電晶體T7的第二端的第一端、耦接第一電晶體T1的第二端的控制端、以及耦接第三電晶體T3的第二端的第二端。第九電晶體T9包括耦接第七電晶體T7的第二端的第一端、接收第二掃描信號SN的控制端、以及接收子顯示資料Data_s的第二端。

第十電晶體T10包括接收系統高電壓Vdd的第一端、接收第二發光信號EM_m的控制端、以及第二端。第十一電晶體T11包括耦接第十電晶體T10的第二端的第一端、接收第二掃描信號SN的控制端、以及接收主顯示資料Data_m的第二端。第十二電晶體T12包括耦接第十電晶體T10的第二端的第一端、耦接第二電晶體T2的第一端的控制端、以及耦接第四電晶體T4的第二端的第二端。

圖2B為依據本發明第一實施例的畫素電路的驅動波形示意圖。請參照圖1、圖2A及圖2B，在本發明實施例中，單個發 光期間Pem分為兩個子發光期間Pm及Px，其中第一發光信號EM在整個發光期間Pem中致能(例如為高電壓準位)，並且第二發光信號EM_m只在主要子發光期間Pm中致能。

在第一掃描信號SN-1致能的期間PN-1時，第二掃描信號SN、第一發光信號EM以及第二發光信號EM_m為禁能(例如為低電壓準位)。此時，第一電晶體T1、第二電晶體T2、第八電晶體T8以及第十二電晶體T12呈現導通，並且第三電晶體T3、第四電晶體T4、第五電晶體T5、第六電晶體T6、第七電晶體T7、第九電晶體T9、第十電晶體T10以及第十一電晶體T11呈現截止。藉此，可對畫素電路100a進行重置。

在第二掃描信號SN致能的期間PN時，第一掃描信號SN-1、第一發光信號EM以及第二發光信號EM_m為禁能。此時，第三電晶體T3、第四電晶體T4、第八電晶體T8、第九電晶體T9、第十一電晶體T11以及第十二電晶體T12呈現導通，並且第一電晶體T1、第二電晶體T2、第五電晶體T5、第六電晶體T6、第七電晶體T7以及第十電晶體T10呈現截止。藉此，可基於主顯示資料Data_m及子顯示資料Data_s對畫素電路100a進行資料寫入，並且對第八電晶體T8及第十二電晶體T12的臨界電壓進行補償。

在主要子發光期間Pm期間中，第一發光信號EM及第二發光信號EM_m致能，並且第一掃描信號SN-1及第二掃描信號SN為禁能。此時，第五電晶體T5、第六電晶體T6、第七電晶體T7、第八電晶體T8、第十電晶體T10以及第十二電晶體T12呈現 導通，並且第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第九電晶體T9、第十一電晶體T11呈現截止。藉此，導通的第六電晶體T6、第十電晶體T10以及第十二電晶體T12基於主顯示資料Data_m提供主電流Imain至微型發光二極體uLED的陽極，並且導通的第五電晶體T5、第七電晶體T7以及第八電晶體T8基於子顯示資料Data_s提供子電流Isub至微型發光二極體uLED的陽極，亦即此時的驅動電流Idr會主電流Imain及子電流Isub的總和。

在子發光期間Px期間中，第一發光信號EM致能，並且第一掃描信號SN-1、第二掃描信號SN以及第二發光信號EM_m為禁能。此時，第五電晶體T5、第六電晶體T6、第七電晶體T7、第八電晶體T8以及第十電晶體T10呈現導通，並且第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第九電晶體T9、第十一電晶體T11以及第十二電晶體T12呈現截止。藉此，主電流Imain會消失，僅由導通的第五電晶體T5、第七電晶體T7以及第八電晶體T8基於子顯示資料Data_s提供子電流Isub至微型發光二極體uLED的陽極，亦即此時的驅動電流Idr僅包括子電流Isub。藉此，本實施例是利用第二發光信號EM_m控制子發光期間Pm及Px的比例。

圖3A為依據本發明第二實施例的畫素電路的系統示意圖。請參照圖2A及圖3A，畫素電路100b大致相同於畫素電路100a，其中相同或相似元件使用相同或相似標號。在本實施例中， 畫素電路100b更括第十三電晶體T13。在本實施例中，第十三電晶體T13包括接收系統低電壓Vss的第一端、接收第三發光信號EM_s的控制端、以及耦接第二電晶體T2的第一端的第二端，並且第十電晶體T10接收第一發光信號EM而非第二發光信號EM_m。

圖3B為依據本發明第二實施例的畫素電路的驅動波形示意圖。請參照圖2A、圖2B、圖3A及圖3B，在本發明實施例中，單個發光期間Pem仍以兩個子發光期間Pm及Px為例，並且在期間PN-1及PN以及主要子發光期間Pm中畫素電路100b的操作大致相同於畫素電路100a。在子發光期間Px期間中，第三發光信號EM_s會致能以導通第十三電晶體T13，而系統低電壓Vss會藉由導通的第十三電晶體T13傳導到第十二電晶體T12的控制端，以截止第十二電晶體T12。藉此，主電流Imain會消失，僅由導通的第五電晶體T5、第七電晶體T7以及第八電晶體T8基於子顯示資料Data_s提供子電流Isub至微型發光二極體uLED的陽極，亦即此時的驅動電流Idr僅包括子電流Isub。藉此，本實施例是利用第三發光信號EM_s控制子發光期間Pm及Px的比例。

圖4A為依據本發明第三實施例的畫素電路的系統示意圖。請參照圖1及圖4A，畫素電路100c可作為畫素電路100的進一步說明，其中相同或相似元件使用相同或相似標號。在本實施例中，驅動區塊110c包括第十四電晶體T14、第十五電晶體T15、第十六電晶體T16、第十七電晶體T17、第十八電晶體T18、 第十九電晶體T19、第二十電晶體T20、第二十一電晶體T21、第一電容C1以及第二電容C2，其中第十四電晶體T14、第十五電晶體T15、第十六電晶體T16、第十七電晶體T17、第十八電晶體T18、第十九電晶體T19、第二十電晶體T20以及第二十一電晶體T21在此以N型電晶體為例，但本發明實施例不以此為限。

第十四電晶體T14包括接收系統高電壓Vdd的第一端、接收第一掃描信號SN-1的控制端、以及第二端。第一電容C1耦接於第十四電晶體T14的第二端與共同電壓Vcom之間。第十五電晶體T15包括耦接第十四電晶體T14的第二端的第一端、接收控制信號CS的控制端、以及第二端。第二電容C2耦接於第十五電晶體T15的第二端與共同電壓Vcom之間。

第十六電晶體T16包括接收子顯示資料Data_s的第一端、接收第二掃描信號SN的控制端、以及耦接第十五電晶體T15的第二端的第二端。第十七電晶體T17包括接收主顯示資料Data_m的第一端、接收第二掃描信號SN的控制端、以及第二端。第十八電晶體T18包括接收系統高電壓Vdd的第一端、接收第一發光信號EM的控制端、以及耦接第十七電晶體T17的第二端的一第二端。

第十九電晶體T19包括耦接第十七電晶體T17的第二端的第一端、耦接第十四電晶體T14的第二端的控制端、以及第二端。第二十電晶體T20包括耦接第十四電晶體T14的第二端的第一端、接收第二掃描信號SN的控制端、以及耦接第十九電晶體 T19的第二端的第二端。第二十一電晶體T21包括耦接第十九電晶體T19的第二端的第一端、接收第一發光信號EM的控制端、以及耦接微型發光二極體uLED的陽極的第二端。

圖4B為依據本發明第三實施例的畫素電路的驅動波形示意圖。請參照圖1、圖4A及圖4B，在本發明實施例中，單個發光期間Pem分為兩個子發光期間Pm及Px，其中第一發光信號EM在整個發光期間Pem中致能(例如為高電壓準位)。

在第一掃描信號SN-1致能的期間PN-1時，第二掃描信號SN、第一發光信號EM以及控制信號CS為禁能(例如為低電壓準位)。此時，第十四電晶體T14為導通，並且第十五電晶體T15、第十六電晶體T16、第十七電晶體T17、第十八電晶體T18、第二十電晶體T20、第二十一電晶體T21為截止。藉此，可對畫素電路100c進行重置。

在第二掃描信號SN致能的期間PN時，第一掃描信號SN-1、第一發光信號EM以及以及控制信號CS為禁能(例如為低電壓準位)。此時，第十六電晶體T16、第十七電晶體T17、第十九電晶體T19、第二十電晶體T20為導通，並且第十四電晶體T14、第十五電晶體T15、第十八電晶體T18、第二十一電晶體T21為截止。藉此，可基於主顯示資料Data_m及子顯示資料Data_s對畫素電路100c進行資料寫入，並且對第十九電晶體T19的臨界電壓進行補償。

在主要子發光期間Pm期間中，第一發光信號EM致能， 並且第一掃描信號SN-1、第二掃描信號SN以及控制信號CS為禁能。此時，第十六電晶體T16、第十八電晶體T18、第十九電晶體T19為導通，並且第十四電晶體T14、第十五電晶體T15、第十七電晶體T17、第二十電晶體T20、第二十一電晶體T21為截止。藉此，第十九電晶體T19的控制電壓Vp會等於主顯示資料Data_m所提供的電壓準位，因此驅動區塊110c可基於主顯示資料Data_m提供驅動電流Idr。

在子發光期間Px期間中，第一發光信號EM以及控制信號CS致能，並且第一掃描信號SN-1以及第二掃描信號SN為禁能。此時，第十五電晶體T15、第十六電晶體T16、第十八電晶體T18、第十九電晶體T19為導通，並且第十四電晶體T14、第十五電晶體T15、第十七電晶體T17、第二十電晶體T20、第二十一電晶體T21為截止。藉此，第十九電晶體T19的控制電壓Vp會約為主顯示資料Data_m及子顯示資料Data_s所提供的電壓準位的平均值，因此驅動區塊110c可基於主顯示資料Data_m及子顯示資料Data_s所提供的電壓準位的平均值提供驅動電流Idr。

圖5A為依據本發明第四實施例的畫素電路的系統示意圖。請參照圖4A及圖5A，畫素電路100d大致相同於畫素電路100c，其中相同或相似元件使用相同或相似標號。在本實施例中，畫素電路100d的第十六電晶體T16的第一端是接收共同電壓Vcom。

圖5B為依據本發明第四實施例的畫素電路的驅動波形 示意圖。請參照圖4A、圖4B、圖5A及圖5B，在本發明實施例中，單個發光期間Pem仍以兩個子發光期間Pm及Px為例，並且在期間PN-1及PN以及主要子發光期間Pm中畫素電路100d的操作大致相同於畫素電路100c。在子發光期間Px期間中，控制信號CS會致能以導通第十六電晶體T16。藉此，第十九電晶體T19的控制電壓Vp會約為主顯示資料Data_m所提供的電壓準位與共同電壓Vcom的平均值，因此驅動區塊110d可基於主顯示資料Data_m所提供的電壓準位與共同電壓Vcom的平均值提供驅動電流Idr。

圖6A為依據本發明第五實施例的畫素電路的系統示意圖。請參照圖1及圖6A，畫素電路100e可作為畫素電路100的進一步說明，其中相同或相似元件使用相同或相似標號。在本實施例中，驅動區塊110e包括第二十二電晶體T22、第二十三電晶體T23、第二十四電晶體T24、第二十五電晶體T25、第二十六電晶體T26、第三電容C3以及第四電容C4，其中第二十二電晶體T22、第二十三電晶體T23、第二十四電晶體T24、第二十五電晶體T25以及第二十六電晶體T26在此以N型電晶體為例，但本發明實施例不以此為限。

第二十二電晶體T22包括接收主顯示資料Data_m的第一端、接收第二掃描信號SN的控制端、以及第二端。第三電容C3耦接於第二十二電晶體T22的第二端與共同電壓Vcom之間。第二十三電晶體T23包括耦接第二十二電晶體T22的第二端的第一 端、接收控制信號CS的控制端、以及第二端。第四電容C4耦接於第二十三電晶體T23的第二端與共同電壓Vcom之間。

第二十四電晶體T24包括接收子顯示資料Data_s的第一端、接收第二掃描信號SN的控制端、以及耦接第二十三電晶體T23的第二端的第二端。第二十五電晶體T25包括接收系統高電壓Vdd的第一端、接收第一發光信號EM的控制端、以及第二端。第二十六電晶體T26包括耦接第二十五電晶體T25的第二端的第一端、耦接第二十二電晶體T22的第二端的控制端、以及耦接微型發光二極體uLED的陽極的第二端。

圖6B為依據本發明第五實施例的畫素電路的驅動波形示意圖。請參照圖1、圖6A及圖6B，在本發明實施例中，單個發光期間Pem分為兩個子發光期間Pm及Px，其中第一發光信號EM在整個發光期間Pem中致能(例如為高電壓準位)。

在第二掃描信號SN致能的期間PN時，第一發光信號EM以及以及控制信號CS為禁能(例如為低電壓準位)。此時，第二十二電晶體T22、第二十四電晶體T24為導通，並且第二十三電晶體T23、第二十五電晶體T25為截止。藉此，可基於主顯示資料Data_m及子顯示資料Data_s對畫素電路100e進行資料寫入。

在主要子發光期間Pm期間中，第一發光信號EM致能，並且第二掃描信號SN以及控制信號CS為禁能。此時，第二十五電晶體T25以及第二十六電晶體T26為導通，並且第二十二電晶體T22、第二十三電晶體T23以及第二十四電晶體T24為截止。 藉此，第二十六電晶體T26的控制電壓Vp會等於主顯示資料Data_m所提供的電壓準位，因此驅動區塊110e可基於主顯示資料Data_m提供驅動電流Idr。

在子發光期間Px期間中，第一發光信號EM以及控制信號CS致能，並且第二掃描信號SN為禁能。此時，第二十三電晶體T23、第二十五電晶體T25以及第二十六電晶體T26為導通，並且第二十二電晶體T22以及第二十四電晶體T24為截止。藉此，第二十六電晶體T26的的控制電壓Vp會約為主顯示資料Data_m及子顯示資料Data_s所提供的電壓準位的平均值，因此驅動區塊110e可基於主顯示資料Data_m及子顯示資料Data_s所提供的電壓準位的平均值提供驅動電流Idr。

圖7A為依據本發明第六實施例的畫素電路的系統示意圖。請參照圖6A及圖7A，畫素電路100f大致相同於畫素電路100e，其中相同或相似元件使用相同或相似標號。在本實施例中，畫素電路100f的第二十四電晶體T24的第一端是接收共同電壓Vcom。

圖7B為依據本發明第六實施例的畫素電路的驅動波形示意圖。請參照圖6A、圖6B、圖6A及圖6B，在本發明實施例中，單個發光期間Pem仍以兩個子發光期間Pm及Px為例，並且在期間PN以及主要子發光期間Pm中畫素電路100f的操作大致相同於畫素電路100e。在子發光期間Px期間中，控制信號CS會致能以導通第二十四電晶體T24。藉此，第二十四電晶體T24的 控制電壓Vp會約為主顯示資料Data_m所提供的電壓準位與共同電壓Vcom的平均值，因此驅動區塊110f可基於主顯示資料Data_m所提供的電壓準位與共同電壓Vcom的平均值提供驅動電流Idr。

綜上所述，本發明實施例的畫素電路，是將單個發光期間分為多個子發光期間，並且獨立設定各個子發光期間中驅動電流的電流值，進而使至少一個子發光期間的電流值是較高的，藉此可改善畫素電路的灰階色偏變異。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100:畫素電路

110:驅動區塊

Data:顯示資料

Idr:驅動電流

Pem:發光期間

Pm:主要子發光期間

Px、Py:子發光期間

uLED:微型發光二極體

Vss:系統低電壓

Claims (7)

1. 一種畫素電路，包括：一發光元件，具有一陽極及接收一系統低電壓的一陰極；一驅動區塊，耦接該發光元件的該陽極，且接收至少一顯示資料，以基於該至少一顯示資料於一發光期間提供一驅動電流至該發光元件，其中該發光期間分為多個子發光期間，該驅動電流在該發光期間中大於0，並且在該些子發光期間的一主要子發光期間中該驅動電流的電流值大於在該些子發光期間的其餘子發光期間的每一者中該驅動電流的電流值。
2. 如請求項1所述的畫素電路，其中該驅動區塊包括：一第一電晶體，包括接收一第一掃描信號的一第一端、接收該第一掃描信號的一控制端、以及一第二端；一第二電晶體，包括一第一端、接收該第一掃描信號的一控制端、以及耦接該第一電晶體的該第二端的一第二端；一第三電晶體，包括耦接該第一電晶體的該第二端的一第一端、接收一第二掃描信號的一控制端、以及一第二端；一第四電晶體，包括耦接該第二電晶體的該第一端的一第一端、接收該第二掃描信號的一控制端、以及一第二端；一第五電晶體，包括耦接該第三電晶體的該第二端的一第一端、接收該第二掃描信號的一控制端、以及耦接該發光元件的該陽極的一第二端； 一第六電晶體，包括耦接該第四電晶體的該第二端的一第一端、接收該第二掃描信號的一控制端、以及耦接該發光元件的該陽極的一第二端；一第七電晶體，包括接收一系統高電壓的一第一端、接收一第一發光信號的一控制端、以及一第二端；一第八電晶體，包括耦接該第七電晶體的該第二端的一第一端、耦接該第一電晶體的該第二端的一控制端、以及耦接該第三電晶體的該第二端的一第二端；一第九電晶體，包括耦接該第七電晶體的該第二端的一第一端、接收該第二掃描信號的一控制端、以及接收一子顯示資料的一第二端；一第十電晶體，包括接收該系統高電壓的一第一端、接收一第二發光信號的一控制端、以及一第二端；一第十一電晶體，包括耦接該第十電晶體的該第二端的一第一端、接收該第二掃描信號的一控制端、以及接收一主顯示資料的一第二端；以及一第十二電晶體，包括耦接該第十電晶體的該第二端的一第一端、耦接該第二電晶體的該第一端的一控制端、以及耦接該第四電晶體的該第二端的一第二端。
3. 如請求項2所述的畫素電路，其中該驅動區塊更包括：一第十三電晶體，包括接收該系統低電壓的一第一端、接收 一第三發光信號的一控制端、以及耦接該第二電晶體的該第一端的一第二端。
4. 如請求項1所述的畫素電路，其中該驅動區塊包括：一第十四電晶體，包括接收一系統高電壓的一第一端、接收一第一掃描信號的一控制端、以及一第二端；一第一電容，耦接於該第十四電晶體的該第二端與一共同電壓之間；一第十五電晶體，包括耦接該第十四電晶體的該第二端的一第一端、接收一控制信號的一控制端、以及一第二端；一第二電容，耦接於該第十五電晶體的該第二端與該共同電壓之間；一第十六電晶體，包括一第一端、接收一第二掃描信號的一控制端、以及耦接該第十五電晶體的該第二端的一第二端，其中該第十六電晶體的該第一端為接收一子顯示資料及該共同電壓中的一者；一第十七電晶體，包括接收一主顯示資料的一第一端、接收該第二掃描信號的一控制端、以及一第二端；一第十八電晶體，包括接收該系統高電壓的一第一端、接收一發光信號的一控制端、以及耦接該第十七電晶體的該第二端的一第二端；一第十九電晶體，包括耦接該第十七電晶體的該第二端的一第一端、耦接該第十四電晶體的該第二端的一控制端、以及一第 二端；一第二十電晶體，包括耦接該第十四電晶體的該第二端的一第一端、接收該第二掃描信號的一控制端、以及耦接該第十九電晶體的該第二端的一第二端；以及一第二十一電晶體，包括耦接該第十九電晶體的該第二端的一第一端、接收該發光信號的一控制端、以及耦接該發光元件的該陽極的一第二端。
5. 如請求項1所述的畫素電路，其中該驅動區塊包括：一第二十二電晶體，包括接收一主顯示資料的一第一端、接收一掃描信號的一控制端、以及一第二端；一第三電容，耦接於該第二十二電晶體的該第二端與一共同電壓之間；一第二十三電晶體，包括耦接該第二十二電晶體的該第二端的一第一端、接收一控制信號的一控制端、以及一第二端；一第四電容，耦接於該第二十三電晶體的該第二端與該共同電壓之間；一第二十四電晶體，包括一第一端、接收該掃描信號的一控制端、以及耦接該第二十三電晶體的該第二端的一第二端，其中該第二十四電晶體的該第一端為接收一子顯示資料及該共同電壓中的一者；一第二十五電晶體，包括接收一系統高電壓的一第一端、接收一發光信號的一控制端、以及一第二端；以及 一第二十六電晶體，包括耦接該第二十五電晶體的該第二端的一第一端、耦接該第二十二電晶體的該第二端的一控制端、以及耦接該發光元件的該陽極的一第二端。
6. 如請求項1所述的畫素電路，其中在各該些子發光期間中，該驅動電流為固定電流準位。
7. 如請求項1所述的畫素電路，其中在該發光元件為一微型發光二極體。

Images