TWI713011B - 畫素電路 - Google Patents

畫素電路 Download PDF

Info

Publication number
TWI713011B
TWI713011B TW108130532A TW108130532A TWI713011B TW I713011 B TWI713011 B TW I713011B TW 108130532 A TW108130532 A TW 108130532A TW 108130532 A TW108130532 A TW 108130532A TW I713011 B TWI713011 B TW I713011B
Authority
TW
Taiwan
Prior art keywords
transistor
terminal
scan signal
coupled
receiving
Prior art date
Application number
TW108130532A
Other languages
English (en)
Other versions
TW202109492A (zh
Inventor
林志隆
張瑞宏
林捷安
鄭貿薰
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW108130532A priority Critical patent/TWI713011B/zh
Priority to CN202010115031.7A priority patent/CN111243528B/zh
Application granted granted Critical
Publication of TWI713011B publication Critical patent/TWI713011B/zh
Publication of TW202109492A publication Critical patent/TW202109492A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一種畫素電路，包括一第一電晶體、一第二電晶體、一第三電晶體、一第四電晶體、一第五電晶體、一第六電晶體、一第一電容、一有機發光二極體、及一漏電流平衡電路。第一電晶體、第三電晶體、第六電晶體及有機發光二極體串接於系統高電壓與系統低電壓之間。第二電晶體傳送資料電壓至第三電晶體。第五電晶體傳送系統低電壓至第三電晶體。第一電容耦接系統高電壓與第三電晶體的控制端。第四電晶體耦接第三電晶體的控制端與第二端。漏電流平衡電路向第三電晶體的控制端提供多個漏電流。

Description

畫素電路
本發明是有關於一種畫素電路，且特別是有關於一種自發光顯示面板的畫素電路。
在顯示面板中，透過面板製程所形成的電晶體會有漏電流的產生，導致電容中電荷的流失比預期的快，影響畫素電路中的發光元件所產生之亮度。因此，需要一種新穎的畫素電路來改善或抑制漏電流的影響。
本發明提供一種畫素電路，透過產生流入的漏電流來對流出的漏電流進行補償，藉此改善或抑制漏電流對亮度顯示的影響。
本發明的畫素電路，包括一第一電晶體、一第二電晶體、一第三電晶體、一第四電晶體、一第五電晶體、一第六電晶體、一有機發光二極體、一第一電容及一漏電流平衡電路。第一電晶體具有接收一系統高電壓的一第一端、一第二端、及接收一發光信號的一控制端。第二電晶體具有耦接第一電晶體的第二端的一第一端、接收一資料電壓的一第二端及接收一第一掃描信號的一控制端。第三電晶體具有耦接第一電晶體的第二端的一第一端、一第二端及一控制端。第一電容具有接收系統高電壓的一第一端及耦接第三電晶體的控制端的一第二端。第四電晶體具有耦接第二電晶體的控制端的一第一端、耦接第二電晶體的第二端的一第二端及接收一第二掃描信號的一控制端。第五電晶體具有耦接第二電晶體的第二端的一第一端、接收一系統低電壓的一第二端及接收一第三掃描信號的一控制端。第六電晶體具有耦接第三電晶體的第二端的一第一端、一第二端及接收發光信號的一控制端。有機發光二極體具有耦接第三電晶體的第二端的一陽極及接收一系統低電壓的一陰極。漏電流平衡電路耦接第三電晶體的第一端、第三電晶體的控制端及有機發光二極體的陽極，且接收第二掃描信號及第三掃描信號，以在一發光期間提供流向第三電晶體的控制端的多個漏電流。
基於上述，本發明實施例的畫素電路，透過漏電流平衡電路產生流入第三電晶體的控制端的漏電流來對第四電晶體的漏電流進行補償，藉此改善或抑制漏電流對亮度顯示的影響。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
應當理解，儘管術語”第一”、”第二”、”第三”等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的”第一元件”、”部件”、”區域”、”層”或”部分”可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式”一”、”一個”和”該”旨在包括複數形式，包括”至少一個”。”或”表示”及/或”。如本文所使用的，術語”及/或”包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語”包括”及/或”包括”指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件，但不排除一個或多個其它特徵、區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。
圖1為依據本發明一實施例的畫素電路的電路示意圖。請參照圖1，在本實施例中，畫素電路100包括第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5、第六電晶體T6、第七電晶體T7、第八電晶體T8、第九電晶體T9、有機發光二極體OLED、第一電容C1及第二電容C2，其中第八電晶體T8、第九電晶體T9及第二電容C2可視為漏電流平衡電路110，並且第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5、第六電晶體T6、第七電晶體T7、第八電晶體T8及第九電晶體T9可以分別是低溫多晶矽（LTPS）電晶體。
第一電晶體T1具有接收系統高電壓OVDD的第一端、第二端、及接收發光信號EM[n]的控制端。第二電晶體T2具有耦接第一電晶體T1的第二端的第一端、接收資料電壓V DATA的第二端及接收第一掃描信號S1[n+1]的控制端。第三電晶體T3具有耦接第一電晶體T1的第二端的第一端、第二端及控制端。第一電容C1具有接收系統高電壓OVDD的第一端及耦接第三電晶體T3的控制端的第二端。
第四電晶體T4具有耦接第二電晶體T2的控制端的第一端、耦接第二電晶體T2的第二端的第二端及接收第二掃描信號S2[n]的控制端。第五電晶體T5具有耦接第二電晶體T2的第二端的第一端、接收系統低電壓OVSS的第二端及接收第三掃描信號S1[n]的控制端。第六電晶體T6具有耦接第三電晶體T3的第二端的第一端、第二端及接收發光信號EM[n]的控制端。有機發光二極體OLED具有耦接第三電晶體T3的第二端的陽極及接收系統低電壓OVSS的陰極。
第七電晶體T7具有耦接第一電容C1的第二端的第一端、耦接第一電晶體T1的第二端的第二端及接收第三掃描信號S1[n]的控制端。第八電晶體T8具有耦接第三電晶體T3的控制端的第一端、第二端及接收第二掃描信號S2[n]的控制端。第二電容C2具有耦接第八電晶體T8的第二端的第一端及耦接有機發光二極體OLED的陽極的第二端。第九電晶體T9具有耦接有機發光二極體OLED的陽極的第一端、接收系統低電壓OVSS的第二端及接收第二掃描信號S2[n]的控制端。
在本實施例中，漏電流平衡電路110耦接第三電晶體T3的第一端（即節點B）、第三電晶體T3的控制端（即節點A）及有機發光二極體OLED的陽極（即節點E），且接收第二掃描信號S2[n]及第三掃描信號S1[n]，以在發光期間提供流向第三電晶體T3的控制端的多個漏電流。藉此，可補償第四電晶體T4在發光期間流向第三電晶體T3的第二端（即節點C）的漏電流，以抑制/消除第四電晶體T4的漏電流對節點A（亦即第一電容C1的第二端）的影響。
圖2為依據本發明一實施例的畫素電路的驅動波形示意圖。請參照圖1及圖2，在本實施例中，僅示驅動畫素電路100的重置期間PRT、寫入期間PWT及發光期間PEM，但本發明實施例不以此為限，其中圖2所示僅為單一畫面期間中的部份期間的驅動波形。並且，在本實施例中，重置期間PRT、寫入期間PWT及發光期間PEM為依序配置，亦即重置期間PRT早於寫入期間PWT之前，且寫入期間PWT早於發光期間PEM。
在重置期間PRT中，第二掃描信號S2[n]及第三掃描信號S1[n]致能（例如為閘極低電壓V GL），第一掃描信號S1[n+1]及發光信號EM[n]禁能（例如為閘極高電壓V GH）。此時，第三電晶體T3、第四電晶體T4、第五電晶體T5、第七電晶體T7、第八電晶體T8及第九電晶體T9導通，第一電晶體T1、第二電晶體T2及第六電晶體T6截止，第三電晶體T3的導通狀態取決於節點A的電壓。系統低電壓OVSS經由導通的第四電晶體T4、第五電晶體T5傳送至節點A及C，以改善電晶體的遲滯效應。並且，經由導通的第七電晶體T7及第八電晶體T8，節點B及D會被重置為系統低電壓OVSS。有機發光二極體OLED的陽極端（即節點E）也被重置為系統低電壓OVSS，以獲得更高的畫面對比度。
在寫入期間PWT中，第一掃描信號S1[n+1]及第二掃描信號S2[n]致能（例如為閘極低電壓V GL），第三掃描信號S1[n]及發光信號EM[n]禁能（例如為閘極高電壓V GH）。此時，第二電晶體T2、第三電晶體T3、第四電晶體T4、第八電晶體T8及第九電晶體T9導通，第一電晶體T1、第五電晶體T5、第六電晶體T6及第七電晶體T7截止，第三電晶體T3的導通狀態取決於節點A的電壓。節點B的電壓等於資料電壓V DATA，節點E的電壓等於系統低電壓OVSS，節點A、C、D的電壓等於資料電壓V DATA-第三電晶體T3的臨界電壓。透過將第三電晶體T3的控制端的電壓補償到資料電壓VDATA減去第三電晶體T3的臨界電壓，可提高畫面顯示的均勻度。
在發光期間PEM中，發光信號EM[n]致能（例如為閘極低電壓V GL），第一掃描信號S1[n+1]、第二掃描信號S2[n]及第三掃描信號S1[n]禁能（例如為閘極高電壓V GH）。此時，第一電晶體T1、第三電晶體T3及第六電晶體T6導通，第二電晶體T2、第四電晶體T4、第五電晶體T5、第七電晶體T7、第八電晶體T8及第九電晶體T9截止，第三電晶體T3的導通狀態取決於節點A的電壓。節點A的電壓等於資料電壓V DATA-第三電晶體T3的臨界電壓，節點B的電壓等於系統高電壓OVDD，節點C、E的電壓等於有機發光二極體OLED的發光臨界電壓，節點D的電壓等於資料電壓V DATA-第三電晶體T3的臨界電壓-系統低電壓OVSS+有機發光二極體OLED的發光臨界電壓。
在發光期間PEM中，節點D的電壓透過第二電容C2的耦合而提高。並且，截止的第四電晶體T4產生流向節點C的漏電流，截止的第七電晶體T7及第八電晶體T8產生流向節點A的漏電流，藉此可補償第四電晶體T4的漏電流，以改善或抑制漏電流對亮度顯示的影響。詳細來說，當節點A的電壓下降，第七電晶體T7及第八電晶體T8的漏電壓會因為壓差而上升，並且第四電晶體T4的漏電流會因為壓差而下降，因此可拉提節點A的電壓；當節點A的電壓上升，第七電晶體T7及第八電晶體T8的漏電壓會因為壓差而下降，並且第四電晶體T4的漏電流會因為壓差而上什，因此可拉低節點A的電壓。藉此，可使節點A的電壓大致維持於資料電壓V DATA-第三電晶體T3的臨界電壓。
在本實施例中，第二掃描信號S2[n]的致能期間對齊第一掃描信號S1[n+1]的致能期間與第三掃描信號S1[n]的致能期間，並且第二掃描信號S2[n]的致能期間等於第一掃描信號S1[n+1]的致能期間與第三掃描信號S1[n]的致能期間的總和。但在其他實施例中，第二掃描信號S2[n]的致能期間可大於第一掃描信號S1[n+1]的致能期間與第三掃描信號S1[n]的致能期間的總和，此依據電路設計而定。
綜上所述，本發明實施例的畫素電路，透過漏電流平衡電路產生流入第三電晶體的控制端的漏電流來對第四電晶體的漏電流進行補償，藉此改善或抑制漏電流對亮度顯示的影響。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:畫素電路
110:漏電流平衡電路
A~E:節點
C1:第一電容
C2:第二電容
EM[n]:發光信號
OLED:有機發光二極體
OVDD:系統高電壓
OVSS:系統低電壓
PEM:發光期間
PRT:重置期間
PWT:寫入期間
S1[n]:第三掃描信號
S1[n+1]:第一掃描信號
S2[n]:第二掃描信號
T1:第一電晶體
T2:第二電晶體
T3:第三電晶體
T4:第四電晶體
T5:第五電晶體
T6:第六電晶體
T7:第七電晶體
T8:第八電晶體
T9:第九電晶體
VDATA:資料電壓
VGH:閘極高電壓
VGL:閘極低電壓
圖1為依據本發明一實施例的畫素電路的電路示意圖。 圖2為依據本發明一實施例的畫素電路的驅動波形示意圖。
100:畫素電路
110:漏電流平衡電路
A~E:節點
C1:第一電容
C2:第二電容
EM[n]:發光信號
OLED:有機發光二極體
OVDD:系統高電壓
OVSS:系統低電壓
S1[n]:第三掃描信號
S1[n+1]:第一掃描信號
S2[n]:第二掃描信號
T1:第一電晶體
T2:第二電晶體
T3:第三電晶體
T4:第四電晶體
T5:第五電晶體
T6:第六電晶體
T7:第七電晶體
T8:第八電晶體
T9:第九電晶體
VDATA:資料電壓

Claims (7)

  1. 一種畫素電路，包括：一第一電晶體，具有接收一系統高電壓的一第一端、一第二端、及接收一發光信號的一控制端；一第二電晶體，具有耦接該第一電晶體的該第二端的一第一端、接收一資料電壓的一第二端及接收一第一掃描信號的一控制端；一第三電晶體，具有耦接該第一電晶體的該第二端的一第一端、一第二端及一控制端；一第一電容，具有接收該系統高電壓的一第一端及耦接該第三電晶體的該控制端的一第二端；一第四電晶體，具有耦接該第二電晶體的該控制端的一第一端、耦接該第二電晶體的該第二端的一第二端及接收一第二掃描信號的一控制端；一第五電晶體，具有耦接該第二電晶體的該第二端的一第一端、接收一系統低電壓的一第二端及接收一第三掃描信號的一控制端；一第六電晶體，具有耦接該第三電晶體的該第二端的一第一端、一第二端及接收該發光信號的一控制端；一有機發光二極體，具有耦接該第三電晶體的該第二端的一陽極及接收該系統低電壓的一陰極；以及一漏電流平衡電路，耦接該第三電晶體的該第一端、該第三 電晶體的該控制端及該有機發光二極體的該陽極，且接收該第二掃描信號及第三掃描信號，以在一發光期間提供流向該第三電晶體的該控制端的多個漏電流。
  2. 如申請專利範圍第1項所述的畫素電路，其中該漏電流平衡電路包括：一第七電晶體，具有耦接該第一電容的該第二端的一第一端、耦接該第一電晶體的該第二端的一第二端及接收該第三掃描信號的一控制端；一第八電晶體，具有耦接該第三電晶體的該控制端的一第一端、一第二端及接收該第二掃描信號的一控制端；以及一第二電容，具有耦接該第八電晶體的該第二端的一第一端及耦接有機發光二極體的該陽極的一第二端。
  3. 如申請專利範圍第2項所述的畫素電路，其中該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體、該第五電晶體、該第六電晶體、該第七電晶體及該第八電晶體分別為低溫多晶矽(LTPS)電晶體。
  4. 如申請專利範圍第2項所述的畫素電路，其中該第三掃描信號致能於一重置期間，該第一掃描信號致能於一寫入期間，該第二掃描信號致能於該重置期間及該寫入期間，並且該發光信號致能於該發光期間。
  5. 如申請專利範圍第4項所述的畫素電路，其中該重置期間早於該寫入期間之前，且該寫入期間早於該發光期間。
  6. 如申請專利範圍第4項所述的畫素電路，其中該第二掃描信號的致能期間大於等於該第一掃描信號的致能期間與該第三掃描信號的致能期間的總和。
  7. 如申請專利範圍第1項所述的畫素電路，更包括：一第九電晶體，具有耦接有機發光二極體的該陽極的一第一端、接收該系統低電壓的一第二端及接收該第二掃描信號的一控制端。
TW108130532A 2019-08-27 2019-08-27 畫素電路 TWI713011B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108130532A TWI713011B (zh) 2019-08-27 2019-08-27 畫素電路
CN202010115031.7A CN111243528B (zh) 2019-08-27 2020-02-25 像素电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108130532A TWI713011B (zh) 2019-08-27 2019-08-27 畫素電路

Publications (2)

Publication Number Publication Date
TWI713011B true TWI713011B (zh) 2020-12-11
TW202109492A TW202109492A (zh) 2021-03-01

Family

ID=70867734

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108130532A TWI713011B (zh) 2019-08-27 2019-08-27 畫素電路

Country Status (2)

Country Link
CN (1) CN111243528B (zh)
TW (1) TWI713011B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115312011A (zh) * 2022-04-26 2022-11-08 友达光电股份有限公司 像素电路及其关机供电顺序的供电方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111696484B (zh) * 2020-07-10 2021-10-08 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、阵列基板及显示装置
CN114822379B (zh) * 2021-04-20 2023-06-06 友达光电股份有限公司 像素阵列
CN113920941B (zh) * 2021-11-16 2023-02-24 京东方科技集团股份有限公司 显示模组、驱动方法及显示装置
CN115035854A (zh) * 2022-06-24 2022-09-09 惠科股份有限公司 像素驱动电路、驱动方法和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201804452A (zh) * 2016-07-01 2018-02-01 三星顯示器有限公司 像素、級電路及包含像素及級電路之有機發光顯示裝置
US20190164491A1 (en) * 2017-11-30 2019-05-30 Lg Display Co., Ltd. Electroluminescent display device
TW201921751A (zh) * 2011-05-13 2019-06-01 日商半導體能源研究所股份有限公司 顯示裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104715712B (zh) * 2013-12-11 2018-05-25 昆山工研院新型平板显示技术中心有限公司 一种像素电路及其驱动方法和应用
TWI556211B (zh) * 2015-05-15 2016-11-01 友達光電股份有限公司 畫素電路及其驅動方法
KR102383741B1 (ko) * 2015-09-10 2022-04-08 삼성디스플레이 주식회사 화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법
CN107886898B (zh) * 2016-09-30 2019-12-03 昆山国显光电有限公司 一种oled像素补偿电路及其控制方法
CN107610640A (zh) * 2017-09-28 2018-01-19 京东方科技集团股份有限公司 一种阵列基板及驱动方法、显示面板和显示设备
CN109785797B (zh) * 2019-03-14 2020-11-17 电子科技大学 一种amoled像素电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201921751A (zh) * 2011-05-13 2019-06-01 日商半導體能源研究所股份有限公司 顯示裝置
TW201804452A (zh) * 2016-07-01 2018-02-01 三星顯示器有限公司 像素、級電路及包含像素及級電路之有機發光顯示裝置
US20190164491A1 (en) * 2017-11-30 2019-05-30 Lg Display Co., Ltd. Electroluminescent display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115312011A (zh) * 2022-04-26 2022-11-08 友达光电股份有限公司 像素电路及其关机供电顺序的供电方法
CN115312011B (zh) * 2022-04-26 2023-10-24 友达光电股份有限公司 像素电路及其关机供电顺序的供电方法

Also Published As

Publication number Publication date
TW202109492A (zh) 2021-03-01
CN111243528B (zh) 2021-05-25
CN111243528A (zh) 2020-06-05

Similar Documents

Publication Publication Date Title
TWI713011B (zh) 畫素電路
WO2016119304A1 (zh) Amoled像素驱动电路及像素驱动方法
US9514680B2 (en) OLED pixel driving circuit with compensation circuitry for uniform brightness
WO2016165529A1 (zh) 像素电路及其驱动方法、显示装置
WO2016070477A1 (zh) 有机发光显示器像素驱动电路
US8937489B2 (en) Inverter and scan driver using the same
TWI693589B (zh) 畫素電路
KR102637292B1 (ko) 유기 발광 다이오드 표시 장치
WO2017012075A1 (zh) 像素电路及其驱动方法、显示面板
WO2016119305A1 (zh) Amoled像素驱动电路及像素驱动方法
TWI669697B (zh) 畫素電路
TW202001846A (zh) 發光二極體裝置及其控制方法
WO2023216552A1 (zh) 驱动控制电路和显示装置
TW202027056A (zh) 畫素電路及其驅動方法
US9589498B2 (en) Display driver and display device
TWI766639B (zh) 自發光畫素電路
JP6899965B2 (ja) Ａｍｏｌｅｄ画素駆動回路及びその駆動方法
JP5899292B2 (ja) 画素駆動回路及びディスプレイ装置
TWI688934B (zh) 畫素電路
TW202121372A (zh) 發光二極體裝置及其控制方法
JP2013033253A (ja) 表示システム
US8810559B2 (en) Pixel structure and display system utilizing the same
US11170711B1 (en) Pixel driving circuit and display panel
TWI721561B (zh) 畫素電路
WO2020199774A1 (zh) 像素驱动电路及其驱动方法以及显示面板